図面 (/)

技術 薄膜トランジスタアレイ、画像表示装置および薄膜トランジスタアレイの製造方法

出願人 凸版印刷株式会社
発明者 石崎守
出願日 2016年3月17日 (4年9ヶ月経過) 出願番号 2017-506102
公開日 2017年12月28日 (3年0ヶ月経過) 公開番号 WO2016-147672
状態 特許登録済
技術分野 要素組合せによる可変情報用表示装置2 要素組合せによる可変情報用表示装置1 薄膜トランジスタ
主要キーワード 最大許容出力 キャパシタ電源 フッ素系樹脂溶液 焼き切れ フレキシブル薄膜トランジスタ 最大許容電流 電気泳動体 コモン電源
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2017年12月28日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (20)

課題・解決手段

ゲート配線キャパシタ配線間に短絡があっても、ゲートドライバ電源故障を防ぐことができる、薄膜トランジスタアレイおよびその製造方法を提供する。薄膜トランジスタアレイは、絶縁基板と、ゲート絶縁膜と、ゲート電極、ゲート電極に接続されたゲート配線、キャパシタ電極、及びキャパシタ電極に接続されたキャパシタ配線と、これらとの間にゲート絶縁膜を挟む、ソース電極、ソース電極に接続されたソース配線ドレイン電極、及びドレイン電極に接続された画素電極とを備え、画素電極がゲート絶縁膜を介してキャパシタ電極と重なって蓄積容量を有し、ソース電極とドレイン電極とがゲート絶縁膜を介してゲート電極と重なっており、ソース電極とドレイン電極との間に半導体層を有し、キャパシタ配線の途中に抵抗を有する。

概要

背景

薄膜トランジスタアレイが開発され、これを用いた液晶表示装置電気泳動表示装置が開発されている。従来、薄膜トランジスタアレイの電極パターニングには、フォトリソグラフィが用いられてきた。

近年、より安価な薄膜トランジスタアレイとして、あるいは低温プロセスが可能でプラスチック基板に適した薄膜トランジスタアレイとして、印刷による薄膜トランジスタアレイが注目されている(特許文献1)。

しかし、印刷ではフォトリソグラフィよりもパターニングの歩留まりが小さいので、ゲート配線キャパシタ配線との間で短絡が起きることがある。

概要

ゲート配線・キャパシタ配線間に短絡があっても、ゲートドライバ電源故障を防ぐことができる、薄膜トランジスタアレイおよびその製造方法を提供する。薄膜トランジスタアレイは、絶縁基板と、ゲート絶縁膜と、ゲート電極、ゲート電極に接続されたゲート配線、キャパシタ電極、及びキャパシタ電極に接続されたキャパシタ配線と、これらとの間にゲート絶縁膜を挟む、ソース電極、ソース電極に接続されたソース配線ドレイン電極、及びドレイン電極に接続された画素電極とを備え、画素電極がゲート絶縁膜を介してキャパシタ電極と重なって蓄積容量を有し、ソース電極とドレイン電極とがゲート絶縁膜を介してゲート電極と重なっており、ソース電極とドレイン電極との間に半導体層を有し、キャパシタ配線の途中に抵抗を有する。

目的

この問題は、フォトリソグラフィで電極を形成していた時には起こらなかった、印刷による薄膜トランジスタアレイ製造特有の課題である

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

絶縁基板と、ゲート絶縁膜と、ゲート電極、前記ゲート電極に接続されたゲート配線キャパシタ電極、前記キャパシタ電極に接続されたキャパシタ配線と、これらとの間に前記ゲート絶縁膜を挟む、ソース電極、前記ソース電極に接続されたソース配線ドレイン電極、前記ドレイン電極に接続された画素電極とを備え、前記画素電極は前記ゲート絶縁膜を介して前記キャパシタ電極と重なっていて蓄積容量を有し、前記ソース電極と前記ドレイン電極とが前記ゲート絶縁膜を介して前記ゲート電極と重なっており、前記ソース電極と前記ドレイン電極との間に半導体層を有し、前記キャパシタ配線の途中に抵抗を有する、薄膜トランジスタアレイ

請求項2

前記ゲート電極、前記ゲート配線、キャパシタ電極、及び前記キャパシタ配線は、前記絶縁基板上に形成され、前記ゲート絶縁膜は、前記絶縁基板、前記ゲート電極、前記ゲート配線、前記キャパシタ電極、及び前記キャパシタ配線上に形成され、前記ソース電極、前記ソース配線、ドレイン電極、及び前記画素電極は、前記ゲート絶縁層膜上に形成される、請求項1に記載の薄膜トランジスタアレイ。

請求項3

前記ソース電極、前記ソース配線、ドレイン電極、及び前記画素電極は、前記絶縁基板上に形成され、前記ゲート絶縁膜は、前記絶縁基板、前記ソース電極、前記ソース配線、前記ドレイン電極、及び前記画素電極上に形成され、前記ゲート電極、前記ゲート配線、キャパシタ電極、及び前記キャパシタ配線は、前記ゲート絶縁膜上に形成される、請求項1に記載の薄膜トランジスタアレイ。

請求項4

少なくとも前記ゲート電極と、前記ゲート配線と、前記キャパシタ電極と、前記キャパシタ配線とが、同一材料からなる、請求項1〜3のいずれかに記載の薄膜トランジスタアレイ。

請求項5

前記抵抗の電気抵抗値が、フレーム時間を、前記キャパシタ配線に接続された全蓄積容量で割った値より小さい、請求項1〜4のいずれかに記載の薄膜トランジスタアレイ。

請求項6

前記抵抗の電気抵抗値が、前記ゲート配線と前記キャパシタ配線との間の電圧の絶対値を、ゲートドライバ最大許容出力電流で割った値より大きい、請求項1〜5のいずれかに記載の薄膜トランジスタアレイ。

請求項7

前記抵抗が、前記キャパシタ配線の途中に形成された長配線部である、請求項1〜6のいずれかに記載の薄膜トランジスタアレイ。

請求項8

前記抵抗が、キャパシタ配線の途中に挿入された別部品である、請求項1〜6のいずれかに記載の薄膜トランジスタアレイ。

請求項9

請求項1〜8のいずれかに記載の薄膜トランジスタアレイを組み込んだことを特徴とする画像表示装置

請求項10

絶縁基板上に、ゲート電極、前記ゲート電極に接続されたゲート配線、キャパシタ電極、前記キャパシタ電極に接続されたキャパシタ配線を印刷法により形成する工程と、前記キャパシタ配線の途中に抵抗を形成する工程と、前記ゲート電極、前記ゲート配線、前記キャパシタ電極、及び前記キャパシタ配線上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜の上にソース電極、前記ソース電極に接続されたソース配線、ドレイン電極、及び前記ドレイン電極に接続された画素電極とを形成する工程と、前記ソース電極、及びドレイン電極の間に半導体層を形成する工程とを含む、薄膜トランジスタアレイの製造方法。

請求項11

絶縁基板上に、ソース電極、前記ソース電極に接続されたソース配線、ドレイン電極、及び前記ドレイン電極に接続された画素電極とを形成する工程と、前記ソース電極、及びドレイン電極の間に半導体層を形成する工程と、前記ソース電極、前記ソース配線、前記ドレイン電極、及び前記画素電極の上に、前記画素電極上に開口を有するゲート絶縁膜を形成する工程と、前記ゲート絶縁膜の上にゲート電極、前記ゲート電極に接続されたゲート配線、キャパシタ電極、前記キャパシタ電極に接続されたキャパシタ配線を印刷法により形成する工程と、前記キャパシタ配線の途中に抵抗を形成する工程と、前記ゲート絶縁膜、前記ゲート電極、前記ゲート配線、前記キャパシタ電極、及び前記キャパシタ配線の上に、前記ゲート絶縁膜開口上に開口を有する層間絶縁膜を形成する工程と、前記層間絶縁膜の上に上部画素電極を形成する工程とを含む、薄膜トランジスタアレイの製造方法。

請求項12

前記抵抗を形成する工程は、前記抵抗となる長配線部の形成を、前記キャパシタ配線を形成する工程と同時に行う、請求項10または11記載の薄膜トランジスタアレイの製造方法。

請求項13

前記抵抗を形成する工程は、前記キャパシタ配線を形成する工程の後に前記抵抗となる別部品を挿入することにより行う、請求項10または11記載の薄膜トランジスタアレイの製造方法。

技術分野

0001

本発明は、薄膜トランジスタアレイ画像表示装置およびその製造方法に関する。

背景技術

0002

薄膜トランジスタアレイが開発され、これを用いた液晶表示装置電気泳動表示装置が開発されている。従来、薄膜トランジスタアレイの電極パターニングには、フォトリソグラフィが用いられてきた。

0003

近年、より安価な薄膜トランジスタアレイとして、あるいは低温プロセスが可能でプラスチック基板に適した薄膜トランジスタアレイとして、印刷による薄膜トランジスタアレイが注目されている(特許文献1)。

0004

しかし、印刷ではフォトリソグラフィよりもパターニングの歩留まりが小さいので、ゲート配線キャパシタ配線との間で短絡が起きることがある。

先行技術

0005

特開2008−235861号公報

発明が解決しようとする課題

0006

ゲート配線・キャパシタ配線間に短絡があると、ゲートドライバ大電流が流れて、ゲートドライバや電源が壊れてしまうという問題があった。この問題は、フォトリソグラフィで電極を形成していた時には起こらなかった、印刷による薄膜トランジスタアレイ製造特有の課題である。

0007

本発明の目的は、ゲート配線・キャパシタ配線間に短絡があっても、ゲートドライバや電源を壊すことのない、薄膜トランジスタアレイおよびその製造方法を提供することにある。

課題を解決するための手段

0008

上述の課題を解決するための本発明の一局面は、絶縁基板と、ゲート絶縁膜と、ゲート電極、ゲート電極に接続されたゲート配線、キャパシタ電極、及びキャパシタ電極に接続されたキャパシタ配線と、これらとの間にゲート絶縁膜を挟む、ソース電極、ソース電極に接続されたソース配線ドレイン電極、及びドレイン電極に接続された画素電極とを備え、画素電極がゲート絶縁膜を介してキャパシタ電極と重なって蓄積容量を有し、ソース電極とドレイン電極とがゲート絶縁膜を介してゲート電極と重なっており、ソース電極とドレイン電極との間に半導体層を有し、キャパシタ配線の途中に抵抗を有する、薄膜トランジスタアレイである。
なお、ゲート電極、ゲート電極に接続されたゲート配線、キャパシタ電極、及びキャパシタ電極に接続されたキャパシタ配線は、ソース電極とドレイン電極よりも下部(絶縁基板側)に形成しても良いし(ボトムゲート型)、上部に形成しても良い(トップゲート型)。

0009

また、少なくともゲート電極と、ゲート配線と、キャパシタ電極と、キャパシタ配線とが、同一材料で形成されていてもよい。

0010

また、抵抗の電気抵抗値が、フレーム時間を、キャパシタ配線に接続された全蓄積容量で割った値より小さくてもよい。

0011

また、抵抗の電気抵抗値が、ゲート配線とキャパシタ配線との間の電圧の絶対値を、ゲートドライバの最大許容出力電流で割った値より大きくてもよい。

0012

また、抵抗が、キャパシタ配線の途中に形成された長配線部であってもよい。

0013

また、抵抗が、キャパシタ配線の途中に挿入された別部品であってもよい。

0014

また、本発明の他の局面は、上述の薄膜トランジスタアレイの製造方法であって、絶縁基板上に、ゲート電極、ゲート電極に接続されたゲート配線、キャパシタ電極、及びキャパシタ電極に接続されたキャパシタ配線とを印刷法により形成する工程と、ゲート絶縁膜を形成する工程と、ゲート絶縁膜を挟んでソース電極、ソース電極に接続されたソース配線、ドレイン電極、及びドレイン電極に接続された画素電極とを形成する工程と、ソース電極、及びドレイン電極の間に半導体層を形成する工程とを含む薄膜トランジスタアレイの製造方法である。
なお、ゲート電極、ゲート電極に接続されたゲート配線、キャパシタ電極、及びキャパシタ電極に接続されたキャパシタ配線は、ソース電極とドレイン電極よりも下部(絶縁基板側)に形成しても良いし(ボトムゲート型)、上部に形成しても良い(トップゲート型)。

0015

また、抵抗を形成する工程は、抵抗となる長配線部の形成を、キャパシタ配線を形成する工程と同時に行ってもよい。

0016

また、抵抗を形成する工程は、キャパシタ配線を形成する工程の後に抵抗となる別部品を挿入することにより行ってもよい。

発明の効果

0017

本発明によれば、印刷法を用いることで安価で低温なプロセスを実現しながら、ゲート配線とキャパシタ配線との短絡によるゲートドライバや電源の破壊を防止することができる。これにより、ゲートドライバや電源の流用が可能となる薄膜トランジスタアレイを提供することができる。

図面の簡単な説明

0018

図1は、本発明の一実施形態に係る薄膜トランジスタアレイを示す配線図である。
図2Aは、本発明の一実施形態に係る薄膜トランジスタアレイを示す配線図である。
図2Bは、本発明の一実施形態に係る薄膜トランジスタアレイを示す配線図である。
図3Aは、本発明の一実施形態に係る薄膜トランジスタアレイの製造方法を示す模式図である。
図3Bは、本発明の一実施形態に係る薄膜トランジスタアレイの製造方法を示す模式図である。
図3Cは、本発明の一実施形態に係る薄膜トランジスタアレイの製造方法を示す模式図である。
図3Dは、本発明の一実施形態に係る薄膜トランジスタアレイの製造方法を示す模式図である。
図3Eは、本発明の一実施形態に係る薄膜トランジスタアレイの製造方法を示す模式図である。
図3Fは、本発明の一実施形態に係る薄膜トランジスタアレイの製造方法を示す模式図である。
図3Gは、本発明の一実施形態に係る薄膜トランジスタアレイの製造方法を示す模式図である。
図4は、本発明の一実施形態に係る薄膜トランジスタアレイを示す配線図である。
図5Aは、本発明の一実施形態に係る薄膜トランジスタアレイの製造方法を示す模式図である。
図5Bは、本発明の一実施形態に係る薄膜トランジスタアレイの製造方法を示す模式図である。
図5Cは、本発明の一実施形態に係る薄膜トランジスタアレイの製造方法を示す模式図である。
図5Dは、本発明の一実施形態に係る薄膜トランジスタアレイの製造方法を示す模式図である。
図5Eは、本発明の一実施形態に係る薄膜トランジスタアレイの製造方法を示す模式図である。
図5Fは、本発明の一実施形態に係る薄膜トランジスタアレイの製造方法を示す模式図である。
図5Gは、本発明の一実施形態に係る薄膜トランジスタアレイの製造方法を示す模式図である。
図5Hは、本発明の一実施形態に係る薄膜トランジスタアレイの製造方法を示す模式図である。
図6Aは、本発明の一実施形態に係る薄膜トランジスタアレイの製造方法を示す模式図である。
図6Bは、本発明の一実施形態に係る薄膜トランジスタアレイの製造方法を示す模式図である。
図6Cは、本発明の一実施形態に係る薄膜トランジスタアレイの製造方法を示す模式図である。
図6Dは、本発明の一実施形態に係る薄膜トランジスタアレイの製造方法を示す模式図である。
図6Eは、本発明の一実施形態に係る薄膜トランジスタアレイの製造方法を示す模式図である。
図6Fは、本発明の一実施形態に係る薄膜トランジスタアレイの製造方法を示す模式図である。
図6Gは、本発明の一実施形態に係る薄膜トランジスタアレイの製造方法を示す模式図である。
図7は、従来技術に係る薄膜トランジスタアレイを示す配線図である。

0019

本発明の一実施形態について、以下に図面を参照して詳細に説明する。なお、以下に使用する図面では、説明を判り易くするために縮尺は正確には描かれていない。

0020

(第1の実施形態)
図1に、第1の実施形態に係る薄膜トランジスタアレイ100を示す。薄膜トランジスタアレイ100は、絶縁基板1と、絶縁基板1上に形成された、複数のゲート電極2、ゲート電極2に接続された複数のゲート配線2’、複数のキャパシタ電極10、及びキャパシタ電極10に接続された複数のキャパシタ配線10’と、絶縁基板1、ゲート電極2、ゲート配線2’、キャパシタ電極10、及びキャパシタ電極10上に形成されたゲート絶縁膜3と、ゲート絶縁膜3上に形成された複数のソース電極4、ソース電極4に接続された複数のソース配線4’、複数のドレイン電極5、及びドレイン電極5に接続された複数の画素電極7とを有し、画素電極7はゲート絶縁膜3を介してキャパシタ電極10と重なっていて蓄積容量を有し、ソース電極4とドレイン電極5とがゲート絶縁膜3を介してゲート電極2と重なっており、ソース電極4とドレイン電極5との間に半導体層6を有し、キャパシタ配線10’の途中には抵抗12を備える。ただし図1では、わかりやすいように配線図の形で記載している。

0021

通常、ゲート配線2’はゲートドライバの個々の出力に接続され、ゲートドライバにはゲート電源が接続されている。ソース配線4’はソースドライバの個々の出力に接続され、ソースドライバにはソース電源が接続されている。対向電極31はコモン電源11aに接続されている。キャパシタ配線10’は全ての蓄積容量に接続された配線が1つになってキャパシタ電源11に接続されている。ただし、キャパシタ電源11をコモン電源11aが兼ねる場合や、キャパシタ電源11なしで直接接地電位(GND)に接続される場合もある。また一般に、所望の電圧が正確に印加されるよう、配線抵抗は小さい方が望ましいと考えられている。

0022

図7は従来の薄膜トランジスタアレイ500におけるゲート配線2’及びキャパシタ配線10’を示す配線図である。従来の薄膜トランジスタアレイ500では、ゲート配線2’とキャパシタ配線10’との間に短絡20がある場合、あるいは後天的に短絡20が発生した場合、ゲート電源→ゲートドライバ→ゲート配線2’→キャパシタ配線10’→キャパシタ電源11に大電流が流れて、ゲート電源、ゲートドライバ、またはキャパシタ電源11が壊れる。キャパシタ電源11をコモン電源11aが兼ねている場合、ゲート電源、ゲートドライバ、またはコモン電源11aが壊れる。キャパシタ電源11が接地(GND)の場合、ゲート電源またはゲートドライバが壊れる。

0023

しかし、薄膜トランジスタアレイ100では、キャパシタ配線10’の途中に抵抗12を有することにより、ゲート配線2’とキャパシタ配線10’との間に短絡20があっても、ゲートドライバに流れる電流を制限することができ、ゲート電源、ゲートドライバ、キャパシタ電源11の破壊を防止できる。キャパシタ配線10’の途中の抵抗12は、複数のキャパシタ配線10’が集まって1本になっている部分に設けるのが望ましい。そうすれば、1個の抵抗12で全てのゲートドライバを保護できる。

0024

ゲート配線2’とキャパシタ配線10’との間の短絡20は、ゲート電極2、ゲート配線2’、キャパシタ電極10、及びキャパシタ配線10’を、一括で印刷した場合に、生じることがある。これは、フォトリソグラフィに比べて印刷法の歩留まりが悪いためであり、フォトリソグラフィでは通常起こりえないことである。しかし、フォトリソグラフィが、成膜レジスト塗布プリベーク露光現像ポストベークエッチングレジスト剥離という多くの工程が必要なのに対し、印刷法では、印刷→ベークという単純な工程で済むため、安価であり、低温プロセスを実現でき、プラスチック基板を用いたフレキシブル薄膜トランジスタアレイが可能である。即ち印刷法を用いて製造された薄膜トランジスタアレイは、フォトリソグラフィを用いて製造された薄膜トランジスタアレイとは異なる利点を有している。そして本発明は、このような印刷を用いた薄膜トランジスタアレイの場合に特有かつ有効な技術である。しかしながら、本発明をフォトリソグラフィによる薄膜トランジスタアレイに適用してもよい。

0025

抵抗12の電気抵抗値Rは、フレーム時間を、キャパシタ配線10’に接続された全ての蓄積容量Csの和で割った値より小さいことが求められる。フレーム時間Tf、1画素の蓄積容量Cs、1行の画素数M、走査線数Nとすると、R<Tf/(MNCs)となる。これは、ゲート配線2’やキャパシタ配線10’の抵抗を無視した場合に、1行の蓄積容量を充電する時定数RMCsが、選択時間Tf/Nより小さいことによる。

0026

また、抵抗12の電気抵抗値Rとしては、ゲート配線とキャパシタ配線との間の電圧の絶対値を、ゲートドライバの最大許容出力電流で割った値より大きいことが求められる。ゲートキャパシタ間電圧Vgc、ゲートドライバの最大許容出力電流Ig(max)とすると、R>|Vgc|/Ig(max)となる。

0027

薄膜トランジスタアレイ100の具体的な形態の例は、図2A図2Bに模式的に示すように、キャパシタ配線10’の途中に抵抗12を挿入したものである。図2Aでは、基板1上のキャパシタ配線10’の途中に実装部を設け、別部品であるチップ抵抗12をAgペーストを用いて接続している。図2Bでは、基板1上のキャパシタ配線10’に接続されたフレキシブルプリント基板13のキャパシタ配線の途中に、別部品であるチップ抵抗12を半田実装している。

0028

薄膜トランジスタアレイ100の製造方法一例を、図3A図3Gに示す。左が薄膜トランジスタアレイ100全体の配線図、中央が薄膜トランジスタアレイ100を構成する薄膜トランジスタ単体に対応する1画素の平面図、右が1画素をA−B線で切断した断面図である。ただし全体の配線図では、ゲート配線2’、キャパシタ配線10’、抵抗12を記載しているが、ゲート電極2、キャパシタ電極10、ゲート絶縁膜3、ソース電極4、ソース配線4’、ドレイン電極5、画素電極7、半導体層6、保護層6’の記載を省略している。

0029

はじめに、絶縁基板1上に、ゲート電極2、ゲート電極2に接続されたゲート配線2’、キャパシタ電極10、キャパシタ電極10に接続され、抵抗12の実装部を有するキャパシタ配線10’を、印刷法によって形成した(図3A)。絶縁基板1の材料としては、ガラス等の無機物や、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルスルホン(PES)、ポリイミド(PI)、ポリエーテルイミド(PEI)等の有機物を用いることができる。ゲート電極2、ゲート配線2’、キャパシタ電極10、キャパシタ配線10’の材料としては、Ag、Cu、Au、Pt等の金属が好適であるが、カーボンやITO等を使用することもできる。印刷法としては、オフセット印刷凸版印刷凹版印刷スクリーン印刷インクジェット印刷等が使用可能であるが、オフセット印刷が好適であり、特に反転オフセット印刷グラビアオフセット印刷が好適である。

0030

次に、絶縁基板1、ゲート電極2、ゲート配線2’、キャパシタ電極10、及びキャパシタ配線10’上にゲート絶縁膜3を形成する(図3B)。ゲート絶縁膜3は、ほぼ全面に形成するが、ゲート接続部やキャパシタ接続部上には形成しない。ゲート絶縁膜3の材料としては、SiO2、SiN等の無機絶縁膜や、ポリビニルフェノールエポキシ等の有機絶縁膜を用いることができる。その形成は、スパッタや、液剤の塗布および焼成で行うことができる。

0031

次に、ゲート絶縁膜3上にソース電極4、ソース電極4に接続されたソース配線4’、ドレイン電極5、ドレイン電極5に接続された画素電極7を印刷法により形成する(図3C)。ソース電極4およびドレイン電極5は、ゲート絶縁膜3を介して、ゲート電極2と重なっている。また、画素電極7は、ゲート絶縁膜3を介して、キャパシタ電極10と重なっている。ソース電極4、ソース配線4’、ドレイン電極5、画素電極7の材料としては、Ag、Cu、Au、Pt等の金属が好適であるが、カーボンやITO等を使用することもできる。印刷法としては、オフセット印刷、凸版印刷、凹版印刷、スクリーン印刷、インクジェット印刷等が使用可能であるが、オフセット印刷が好適であり、特に反転オフセット印刷やグラビアオフセット印刷が好適である。

0032

次に、ゲート絶縁膜3、ソース電極4及びドレイン電極5上であってソース電極4及びドレイン電極5間を含む領域に、半導体層6を形成し(図3D)、さらに、半導体層6を覆うように保護層6’を形成する(図3E)。半導体層6の材料としては、シリコン半導体酸化物半導体有機半導体等を用いることができる。その形成は、CVDやスパッタ、または印刷法で行うことができる。保護層6’の材料としては、SiO2やSiN、またはフッ素系樹脂を用いることができる。その形成は、CVDやスパッタ、または印刷法を用いることができる。図3Eに示すように保護層6’がソース電極4およびソース配線4’を完全に覆う場合、層間絶縁膜8および上部画素電極9は、なくてもよい。この場合、画素電極7が、表示を行う有効領域となる。

0033

次に、キャパシタ配線10’の途中に、抵抗12を実装する(図3F)。抵抗12の実装は、Agペースト等を用いることで容易に行うことができる。

0034

次に、こうして作製した薄膜トランジスタアレイ100と、別途作製した対向基板30上の対向電極31との間に表示媒体32を挟み込み、画像表示装置(パネル)とする(図3G)。表示媒体32の材料としては、液晶電気泳動体エレクトロクロミック材料等を用いることができる。液晶の場合は、通常、偏光板組合わせて光の制御を行う。ポリマー分散液晶、電気泳動体、エレクトロクロミック材料の場合、偏光板は不要である。

0035

(第2の実施形態)
図4に、第2の実施形態に係る薄膜トランジスタアレイ200を示す。薄膜トランジスタアレイ200は、絶縁基板1と、絶縁基板1上に形成された、複数のゲート電極2、ゲート電極2に接続された複数のゲート配線2’、複数のキャパシタ電極10、及びキャパシタ電極10に接続された複数のキャパシタ配線10’と、絶縁基板1、ゲート電極2、ゲート配線2’、キャパシタ電極10、及びキャパシタ電極10上に形成されたゲート絶縁膜3と、ゲート絶縁膜3上に形成された複数のソース電極4、ソース電極4に接続された複数のソース配線4’、複数のドレイン電極5、及びドレイン電極5に接続された複数の画素電極7とを有し、画素電極7はゲート絶縁膜3を介してキャパシタ電極10と重なっていて蓄積容量を有し、ソース電極4とドレイン電極5とがゲート絶縁膜3を介してゲート電極2と重なっており、ソース電極4とドレイン電極5との間に半導体層6を有し、キャパシタ配線10’の途中には抵抗12を備え、抵抗12は、ゲート電極2、ゲート配線2’、キャパシタ電極10、キャパシタ配線10’と同時に印刷で形成される。なお、薄膜トランジスタアレイ200と薄膜トランジスタアレイ100とは、抵抗12の形成方法及び構造が異なり、その他の構造については同様であるため、図4では、ゲート配線2’、キャパシタ配線10’、抵抗12のみを示して、それ以外の構成の記載を省略する。

0036

薄膜トランジスタアレイ200は、抵抗12が、ゲート電極2、ゲート配線2’、キャパシタ電極10、キャパシタ配線10’と同一材料・同一プロセスで形成できるため、工程を増やすことなく、ゲート電源、ゲートドライバ、キャパシタ電源11を保護することができる。

0037

抵抗12の電気抵抗値Rが、フレーム時間を、キャパシタ配線10’に接続された全ての蓄積容量Csの和で割った値より小さいことや、ゲート・キャパシタ間電圧の絶対値を、ゲートドライバの最大許容出力電流で割った値より大きいことは、第1の実施形態と同様である。

0038

薄膜トランジスタアレイ200の製造方法を、図5A図5Hに示す。左が薄膜トランジスタアレイ200全体の配線図、中央が薄膜トランジスタアレイ200を構成する薄膜トランジスタ単体に対応する1画素の平面図、右が1画素をA−B線で切断した断面図である。ただし全体の配線図では、ゲート配線2’、キャパシタ配線10’、抵抗12を記載しているが、ゲート電極2、キャパシタ電極10、ゲート絶縁膜3、ソース電極4、ソース配線4’、ドレイン電極5、画素電極7、半導体層6、保護層6’の記載を省略している。

0039

はじめに、絶縁基板1上に、ゲート電極2、ゲート電極2に接続されたゲート配線2’、キャパシタ電極10、キャパシタ電極10に接続されたキャパシタ配線10’、抵抗12を、印刷法によって形成した(図5A)。抵抗12は、複数のキャパシタ配線10’が集まって1本になってからのキャパシタ配線10’を蛇行配線させてその長さを調整した長配線部を形成することで、電気抵抗値Rを満たすようにしたものである。ただし、蛇行配線に限定するものではなく、抵抗値が所定の値であれば蛇行していなくてもよい。なお、抵抗12部分の幅をキャパシタ配線10’の幅よりも細くすることも可能であるが、細くしすぎると、電流によって焼き切れてしまう恐れがあるので注意が必要である。

0040

絶縁基板1の材料としては、ガラス等の無機物や、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルスルホン(PES)、ポリイミド(PI)、ポリエーテルイミド(PEI)等の有機物を用いることができる。ゲート電極2、ゲート配線2’、キャパシタ電極10、キャパシタ配線10’、抵抗12の材料としては、Ag、Cu、Au、Pt等の金属が好適であるが、カーボンやITO等を使用することもできる。印刷法としては、オフセット印刷、凸版印刷、凹版印刷、スクリーン印刷、インクジェット印刷等が使用可能であるが、オフセット印刷が好適であり、特に反転オフセット印刷やグラビアオフセット印刷が好適である。

0041

次に、絶縁基板1、ゲート電極2、ゲート配線2’、キャパシタ電極10、及びキャパシタ配線10’上にゲート絶縁膜3を形成する(図5B)。ゲート絶縁膜3は、ほぼ全面に形成するが、ゲート接続部やキャパシタ接続部上には形成しない。ゲート絶縁膜3の材料としては、SiO2、SiN等の無機絶縁膜や、ポリビニルフェノール、エポキシ等の有機絶縁膜を用いることができる。その形成は、スパッタや、液剤の塗布および焼成で行うことができる。

0042

次に、ゲート絶縁膜3上にソース電極4、ソース電極4に接続されたソース配線4’、ドレイン電極5、ドレイン電極5に接続された画素電極7を印刷法により形成する(図5C)。ソース電極4およびドレイン電極5は、ゲート絶縁膜3を介して、ゲート電極2と重なっている。また、画素電極7は、ゲート絶縁膜3を介して、キャパシタ電極10と重なっている。ソース電極4、ソース配線4’、ドレイン電極5、画素電極7の材料としては、Ag、Cu、Au、Pt等の金属が好適であるが、カーボンやITO等を使用することもできる。印刷法としては、オフセット印刷、凸版印刷、凹版印刷、スクリーン印刷、インクジェット印刷等が使用可能であるが、オフセット印刷が好適であり、特に反転オフセット印刷やグラビアオフセット印刷が好適である。

0043

次に、ゲート絶縁膜3、ソース電極4及びドレイン電極5上であってソース電極4及びドレイン電極5間を含む領域に、半導体層6を形成し(図5D)、さらに、半導体層6を覆うように保護層6’を形成する(図5E)。半導体層6の材料としては、シリコン半導体、酸化物半導体、有機半導体等を用いることができる。その形成は、CVDやスパッタ、または印刷法で行うことができる。保護層6’の材料としては、SiO2やSiN、またはフッ素系樹脂を用いることができる。その形成は、CVDやスパッタ、または印刷法を用いることができる。

0044

次に、画素電極7上に開口を有する層間絶縁膜8を形成する(図5F)。保護層6’がソース電極4およびソース配線4’を完全には覆っていない場合、その部分を層間絶縁膜8が覆うことが好ましい。層間絶縁膜8の材料としては、エポキシ等の有機絶縁膜が好適である。層間絶縁膜8は、スクリーン印刷等の印刷法で形成できる。

0045

次に、層間絶縁膜8上に上部画素電極9を形成する(図5G)。上部画素電極9は、層間絶縁膜8の開口を介して画素電極7に接続されている。上部画素電極9の材料としては、Agペーストやカーボンペースト等が好適である。上部画素電極9は、スクリーン印刷等の印刷法で形成できる。

0046

薄膜トランジスタアレイ200が上部画素電極9を有する場合、上部画素電極9が、有効な表示領域となる。なお、層間絶縁膜8まで形成し、上部画素電極9を形成しない場合、層間絶縁膜8の開口が、有効な表示領域となる。

0047

次に、こうして作製した薄膜トランジスタアレイ200と、別途作製した対向基板30上の対向電極31との間に表示媒体32を挟み込み、画像表示装置(パネル)とする(図5H)。表示媒体32の材料としては、液晶、電気泳動体、エレクトロクロミック材料等を用いることができる。液晶の場合は、通常、偏光板と組合わせて光の制御を行う。ポリマー分散液晶、電気泳動体、エレクトロクロミック材料の場合、偏光板は不要である。

0048

なお、薄膜トランジスタアレイ100、200およびその製造方法は、ゲート電極2がソース電極4・ドレイン電極5よりも基板1側にあるボトムゲート構造に限定されるものではなく、ソース電極4・ドレイン電極5がゲート電極2よりも基板1側にあるトップゲート構造にも適用できる。また、ソース電極4・ドレイン電極5の上に半導体層6を形成するボトムコンタクト構造に限定されるものではなく、半導体層6の上にソース電極4・ドレイン電極5を形成するトップコンタクト構造にも適用できる。

0049

薄膜トランジスタアレイ200がトップゲートの場合の製造方法の一例を、図6A図6Gに示す。左が薄膜トランジスタアレイ200全体の配線図、中央が薄膜トランジスタアレイ200を構成する薄膜トランジスタ単体に対応する1画素の平面図、右が1画素をA−B線で切断した断面図である。ただし全体の配線図では、ゲート配線2’、キャパシタ配線10’、抵抗12を記載しているが、ゲート電極2、キャパシタ電極10、ゲート絶縁膜3、ソース電極4、ソース配線4’、ドレイン電極5、画素電極7、半導体層6、保護層6’の記載を省略している。

0050

はじめに、絶縁基板1上に、ソース電極4、ソース電極4に接続されたソース配線4’、ドレイン電極5、ドレイン電極5に接続された画素配線7を、印刷法によって形成した(図6A)。

0051

絶縁基板1の材料としては、ガラス等の無機物や、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルスルホン(PES)、ポリイミド(PI)、ポリエーテルイミド(PEI)等の有機物を用いることができる。ソース電極4、ソース配線4’、ドレイン電極5、画素電極7の材料としては、Ag、Cu、Au、Pt等の金属が好適であるが、カーボンやITO等を使用することもできる。印刷法としては、オフセット印刷、凸版印刷、凹版印刷、スクリーン印刷、インクジェット印刷等が使用可能であるが、オフセット印刷が好適であり、特に反転オフセット印刷やグラビアオフセット印刷が好適である。

0052

次に、ソース電極4及びドレイン電極5間を含む領域に、半導体層6を形成する(図6B)。半導体層6の材料としては、シリコン半導体、酸化物半導体、有機半導体等を用いることができる。その形成は、CVDやスパッタ、または印刷法で行うことができる。

0053

次に、絶縁基板1、ソース電極4、ソース配線4’、ドレイン電極5、画素電極7、及び半導体6上にゲート絶縁膜3を形成する(図6C)。ただし、ゲート絶縁膜3は、画素電極7上に開口を有する。また、ゲート接続部やキャパシタ接続部上には形成しない。ゲート絶縁膜3の材料としては、SiO2、SiN等の無機絶縁膜や、ポリビニルフェノール、エポキシ等の有機絶縁膜を用いることができる。その形成は、スパッタや、液剤の塗布および焼成で行うことができる。この膜に、フォトリソグラフィを用いて開口を設けることで、ゲート絶縁膜3を形成する。あるいは、感光性樹脂を塗布・露光・現像して、ゲート絶縁膜3として用いてもよい。

0054

次に、ゲート絶縁膜3上にゲート電極2、ゲート電極2に接続されたゲート配線2’、キャパシタ電極10、キャパシタ電極10に接続されたキャパシタ配線10’、抵抗12を印刷法により形成する(図6D)。ゲート電極2は、ゲート絶縁膜3を介して、ソース電極4、ドレイン電極5と重なっている。また、キャパシタ電極10は、ゲート絶縁膜3を介して、画素電極7と重なっている。抵抗12は、複数のキャパシタ配線10’が集まって1本になってからのキャパシタ配線10’を蛇行配線させてその長さを調整した長配線部を形成することで、電気抵抗値Rを満たすようにしたものである。ただし、蛇行配線に限定するものではなく、抵抗値が所定の値であれば蛇行していなくてもよい。なお、抵抗12部分の幅をキャパシタ配線10’の幅よりも細くすることも可能であるが、細くしすぎると、電流によって焼き切れてしまう恐れがあるので注意が必要である。

0055

ゲート電極2、ゲート配線2’、キャパシタ電極10、キャパシタ配線10’、抵抗12の材料としては、Ag、Cu、Au、Pt等の金属が好適であるが、カーボンやITO等を使用することもできる。印刷法としては、オフセット印刷、凸版印刷、凹版印刷、スクリーン印刷、インクジェット印刷等が使用可能であるが、オフセット印刷が好適であり、特に反転オフセット印刷やグラビアオフセット印刷が好適である。

0056

次に、画素電極7上に開口を有する層間絶縁膜8を形成する(図6E)。層間絶縁膜8の開口は、ゲート絶縁膜3の開口と重なるように設ける。層間絶縁膜8の材料としては、エポキシ等の有機絶縁膜が好適である。層間絶縁膜8は、スクリーン印刷等の印刷法で形成できる。

0057

次に、層間絶縁膜8上に上部画素電極9を形成する(図6F)。上部画素電極9は、層間絶縁膜8の開口およびゲート絶縁膜3の開口を介して画素電極7に接続されている。上部画素電極9の材料としては、Agペーストやカーボンペースト等が好適である。上部画素電極9は、スクリーン印刷等の印刷法で形成できる。

0058

薄膜トランジスタアレイ200が上部画素電極9を有する場合、上部画素電極9が、有効な表示領域となる。

0059

次に、こうして作製した薄膜トランジスタアレイ200と、別途作製した対向基板30上の対向電極31との間に表示媒体32を挟み込み、画像表示装置(パネル)とする(図6G)。表示媒体32の材料としては、液晶、電気泳動体、エレクトロクロミック材料等を用いることができる。液晶の場合は、通常、偏光板と組合わせて光の制御を行う。ポリマー分散液晶、電気泳動体、エレクトロクロミック材料の場合、偏光板は不要である。

0060

(実施例1)
具体的な実施例について説明する。実施例1として、図2Aに示す薄膜トランジスタアレイ100を、図3A図3Gに示す工程で作製した。まず、絶縁基板1としてガラス基板を用意し、Agインキをオフセット印刷・焼成して、ゲート電極2、ゲート配線2’、キャパシタ電極10、キャパシタ配線10’を形成した(図3A)。

0061

次に、ポリビニルフェノール溶液ダイコート・焼成して、ゲート絶縁膜3を形成した(図3B)。

0062

次に、Agインキをオフセット印刷・焼成して、ソース電極4、ソース配線4’、ドレイン電極5、画素電極7を形成した(図3C)。次に、ポリチオフェン系有機半導体溶液フレキソ印刷・焼成して、半導体層6を形成した(図3D)。次に、フッ素系樹脂溶液をスクリーン印刷・焼成して、保護層6’を形成した(図3E)。

0063

次に、キャパシタ配線10’の実装部に、10kΩのチップ抵抗12を、Agペーストを用いて実装した(図3F)。

0064

別途、対向基板30としてPEN基板を用意し、ITOをスパッタして対向電極31を形成した。次に、対向基板30の対向電極31側と、薄膜トランジスタアレイ部との間に、表示媒体32としてポリマー分散液晶材料を挟み込み、紫外線硬化させた(図3G)。

0065

同様の工程にて複数のパネルを作製し、フレーム時間16.7msで駆動を行った。なお、画素数は640×480、蓄積容量は1画素当りpFゲート電圧は+10V(非選択時)または−10V(選択時)、キャパシタ電圧対向電圧と同じく+3Vとした。ゲートドライバの最大許容電流は5mA程度であった。ゲート配線2’・キャパシタ配線10’間に短絡がないパネルでは、正常な表示が得られた。一部のパネルにおいては、ゲート配線2’・キャパシタ配線10’間の短絡20があったため、表示品質は悪かった。しかし、ゲート電源、ゲートドライバ、キャパシタ電源11が壊れることはなく、別の正常なパネルへの流用が可能であった。

0066

(実施例2)
実施例2として、図4に示す薄膜トランジスタアレイ200を、図5A図5Hに示す工程で作製した。まず、絶縁基板1としてPEN基板を用意し、Agインキをオフセット印刷・焼成して、ゲート電極2、ゲート配線2’、キャパシタ電極10、キャパシタ配線10’、抵抗12を形成した(図5A)。抵抗12の値は10kΩであった。

0067

次に、ポリビニルフェノール溶液をダイコート・焼成して、ゲート絶縁膜3を形成した(図5B)。

0068

次に、Agインキをオフセット印刷・焼成して、ソース電極4、ソース配線4’、ドレイン電極5、画素電極7を形成した(図5C)。次に、ポリチオフェン系の有機半導体溶液をフレキソ印刷・焼成して、半導体層6を形成した(図5D)。さらに、フッ素系樹脂溶液をスクリーン印刷・焼成して、保護層6’を形成した(図5E)。

0069

次に、エポキシ溶液をスクリーン印刷・焼成して、層間絶縁膜8を形成した(図5F))。次に、Agペーストをスクリーン印刷・焼成して、上部画素電極9を形成し(図5G)、薄膜トランジスタアレイ200とした。

0070

別途、対向基板30としてPEN基板を用意し、ITOをスパッタして対向電極31を形成した。次に、対向基板30の対向電極31側と、薄膜トランジスタアレイ部との間に、表示媒体32としてポリマー分散液晶材料を挟み込み、紫外線硬化させた(図5H)。

0071

同様の工程にて複数のパネルを作製し、フレーム時間16.7msで駆動を行った。なお、画素数は640×480、蓄積容量は1画素当り1pF、ゲート電圧は+10V(非選択時)または−10V(選択時)、キャパシタ電圧は対向電圧と同じく+3Vとした。ゲートドライバの最大許容電流は5mA程度であった。ゲート配線2’・キャパシタ配線10’間に短絡がないパネルでは、正常な表示が得られた。一部のパネルにおいては、ゲート配線2’・キャパシタ配線10’間の短絡20があったため、表示品質は悪かった。しかし、ゲート電源、ゲートドライバ、キャパシタ電源11が壊れることはなく、別の正常なパネルへの流用が可能であった。

0072

(実施例3)
実施例3として、図4に示す薄膜トランジスタアレイ200を、図6A図6Gに示す工程で作製した。まず、絶縁基板1としてPEN基板を用意し、Agインキをオフセット印刷・焼成して、ソース電極4、ソース配線4’、ドレイン電極5、画素電極7を形成した(図6A)。

0073

次に、ポリチオフェン系の有機半導体溶液をフレキソ印刷・焼成して、半導体層6を形成した(図6B)。

0074

次に、フォトレジストスピンコート・露光・現像・焼成して、ゲート絶縁膜3を形成した(図6C)。

0075

次に、Agインキをオフセット印刷・焼成して、ゲート電極2、ゲート配線2’、キャパシタ電極10、キャパシタ配線10’、抵抗12を形成した(図6D)。抵抗12の値は10kΩであった。

0076

次に、エポキシ溶液をスクリーン印刷・焼成して、層間絶縁膜8を形成した(図6E)。次に、Agペーストをスクリーン印刷・焼成して、上部画素電極9を形成し(図6F)、薄膜トランジスタアレイ200とした。

0077

別途、対向基板30としてPEN基板を用意し、ITOをスパッタして対向電極31を形成した。次に、対向基板30の対向電極31側と、薄膜トランジスタアレイ部との間に、表示媒体32としてポリマー分散液晶材料を挟み込み、紫外線硬化させた(図6G)。

0078

同様の工程にて複数のパネルを作製し、フレーム時間16.7msで駆動を行った。なお、画素数は640×480、蓄積容量は1画素当り1pF、ゲート電圧は+10V(非選択時)または−10V(選択時)、キャパシタ電圧は対向電圧と同じく+3Vとした。ゲートドライバの最大許容電流は5mA程度であった。ゲート配線2’・キャパシタ配線10’間に短絡がないパネルでは、正常な表示が得られた。一部のパネルにおいては、ゲート配線2’・キャパシタ配線10’間の短絡20があったため、表示品質は悪かった。しかし、ゲート電源、ゲートドライバ、キャパシタ電源11が壊れることはなく、別の正常なパネルへの流用が可能であった。

0079

(比較例1)
抵抗12を挿入しなかったこと以外は、実施例1と同様の工程にて、薄膜トランジスタアレイを作製した。キャパシタ配線10’を1本にまとめた部分からキャパシタ給電部10sまでのキャパシタ配線10’の抵抗値をテスターで測ると、50Ωであった。

0080

同様の工程にて複数のパネルを作製し、同様の駆動を行った。ゲート配線2’・キャパシタ配線10’間に短絡がないパネルでは、正常な表示が得られた。しかし、一部のパネルにおいては、ゲート配線2’・キャパシタ配線10’間の短絡20があったため、ゲート電源、ゲートドライバ、またはキャパシタ電源11が壊れてしまった。

0081

(比較例2)
抵抗12の値が100kΩであったこと以外は、実施例1と同様の工程にて、薄膜トランジスタアレイを作製した。

0082

同様の工程にて複数のパネルを作製し、同様の駆動を行った。ゲート配線2’・キャパシタ配線10’間の短絡20があったパネルでも、ゲート電源、ゲートドライバ、キャパシタ電源11が壊れることはなかった。しかし、ゲート配線2’・キャパシタ配線10’間に短絡がないパネルでも、正常な表示が得られなかった。

実施例

0083

以上説明したように、本発明によれば、印刷法を用いることで安価で低温なプロセスを実現しながら、ゲート配線とキャパシタ配線との短絡によるゲートドライバや電源の故障を防止することでゲートドライバや電源の流用が可能な薄膜トランジスタアレイおよびその製造方法を提供することができる。

0084

本発明は、薄膜トランジスタアレイ等に有用である。

0085

1絶縁基板
2ゲート電極
2’ゲート配線
3ゲート絶縁膜
4ソース電極
4’ソース配線
5ドレイン電極
6半導体層
6’ 保護層
7画素電極
8層間絶縁膜
9 上部画素電極
10キャパシタ電極
10’キャパシタ配線
10sキャパシタ給電部
11キャパシタ電源
11aコモン電源
12抵抗
13フレキシブルプリント基板
14ゲートドライバ
20短絡部
30対向基板
31対向電極
32表示媒体
100、200、500 薄膜トランジスタアレイ

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 日東電工株式会社の「 光学的表示装置を製造する方法」が 公開されました。( 2020/10/29)

    【課題】粘着剤層の筋状変形、先端部の貼りズレまたは浮き等が生じない、光学的表示装置を製造する方法を提供する。【解決手段】パネル貼合位置100に、帯状の光学フィルム積層体1のキャリアフィルム2から粘着剤... 詳細

  • 信越エンジニアリング株式会社の「 貼合デバイスの貼り合わせ装置及び貼り合わせ方法並びに貼合デバイス」が 公開されました。( 2020/10/29)

    【課題】封入空間に対するフィル材の供給量を多くしても、フィル材の伸展圧力でシールが決壊せず、複数の素子の有効封止領域をフィル材より無気泡で封止する貼り合わせ装置を提供する。【解決手段】複数の素子Eが配... 詳細

  • 日本精機株式会社の「 放熱構造」が 公開されました。( 2020/10/29)

    【課題・解決手段】熱伝導部材の位置ズレが抑制され、良好な放熱機能を得ることが可能な放熱構造を提供する。所定情報を表示する表示部11aを備えた表示素子11と表示素子11に照明光を供給する発熱電子部品とし... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ