図面 (/)

この項目の情報は公開日時点(2017年4月20日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (20)

課題・解決手段

信号にノイズ重畳しにくい表示装置を提供する。表示装置(10)は、複数の信号線(SL)と、複数のゲート線(GL)と、駆動部とを備える。複数のゲート線は、複数の信号線と交差する。駆動部は、複数のゲート線に接続され、複数のゲート線の電位を制御する。駆動部は、複数のゲートドライバ(11)と、複数の配線とを含む。複数のゲートドライバは、表示領域内に配置され、複数のゲート線の各々に少なくとも1つ接続される。複数の配線には、複数のゲートドライバの何れかを動作させるための電位が与えられる。複数の配線は、複数の信号線の何れかと交差し、第1配線(17A)と、第2配線(17B)とを含む。駆動部は、所定のタイミングで、第1配線の電位を切り替える。駆動部は、第1配線の電位を切り替えるタイミングで、第1配線の電位を切り替える方向とは反対の方向に、第2配線の電位を切り替える。

概要

背景

近年、例えば、意匠性を向上させる観点から、表示領域が矩形以外の形状を有する表示装置が提案されている。このような表示装置として、例えば、特許第5299730号に記載の面表示装置がある。

上記面表示装置においては、表示装置要素が、一筆書き要領で、表示装置基板上に連続して配置されている。表示装置要素は、単位回路と、画素回路とを含む。単位回路は、走査回路を構成する。画素回路は、単位回路の出力ノードに接続されている。

概要

信号にノイズ重畳しにくい表示装置を提供する。表示装置(10)は、複数の信号線(SL)と、複数のゲート線(GL)と、駆動部とを備える。複数のゲート線は、複数の信号線と交差する。駆動部は、複数のゲート線に接続され、複数のゲート線の電位を制御する。駆動部は、複数のゲートドライバ(11)と、複数の配線とを含む。複数のゲートドライバは、表示領域内に配置され、複数のゲート線の各々に少なくとも1つ接続される。複数の配線には、複数のゲートドライバの何れかを動作させるための電位が与えられる。複数の配線は、複数の信号線の何れかと交差し、第1配線(17A)と、第2配線(17B)とを含む。駆動部は、所定のタイミングで、第1配線の電位を切り替える。駆動部は、第1配線の電位を切り替えるタイミングで、第1配線の電位を切り替える方向とは反対の方向に、第2配線の電位を切り替える。

目的

本発明の目的は、画像の表示に寄与する信号にノイズが重畳しにくい表示装置を提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

表示領域に画像を表示する表示装置であって、前記画像の表示に寄与する電位が与えられる複数の信号線と、前記複数の信号線とは別に設けられた複数のゲート線と、前記複数のゲート線に接続され、前記複数のゲート線の電位を制御する駆動部とを備え、前記駆動部は、前記表示領域内に配置され、前記複数のゲート線の各々に少なくとも1つ接続される複数のゲートドライバと、前記複数のゲートドライバの何れかを動作させるための電位が与えられ、前記複数の信号線の何れかと交差する複数の配線とを含み、前記複数の配線は、第1配線と、前記第1配線と交差する信号線に対して、前記第1配線とは異なる位置で交差する第2配線とを含み、前記駆動部は、所定のタイミングで、前記第1配線の電位を切り替え、前記第1配線の電位を切り替えるタイミングで、前記第1配線において電位を切り替える方向とは反対の方向に、前記第2配線の電位を切り替える、表示装置。

請求項2

請求項1に記載の表示装置であって、前記第1配線及び前記第2配線と交差する信号線は、画像の表示に用いられるデータ信号伝送するデータ線である、表示装置。

請求項3

請求項1又は2に記載の表示装置であって、さらに、前記表示領域内に形成された複数の画素と、前記複数の画素の各々に配置された薄膜トランジスタと、前記薄膜トランジスタに接続された画素電極と、前記画素電極との間で補助容量を形成する補助容量配線とを備え、前記第1配線及び前記第2配線と交差する信号線は、前記補助容量配線である、表示装置。

請求項4

請求項1又は2に記載の表示装置であって、さらに、前記表示領域内に形成された複数の画素と、前記複数の画素の各々に配置された薄膜トランジスタと、前記薄膜トランジスタに接続された画素電極と、前記画素電極が形成された基板に設けられ、前記画素電極との間に画素容量を形成するコモン配線とを備え、前記第1配線及び前記第2配線と交差する信号線は、前記コモン配線である、表示装置。

請求項5

請求項4に記載の表示装置であって、前記コモン配線は、透明導電層と、前記透明導電層上に形成され、前記コモン配線に沿って延び、且つ、前記コモン配線の幅方向に所定の間隔で並ぶ複数の金属配線とを含む、表示装置。

請求項6

請求項1〜5の何れか1項に記載の表示装置であって、前記第1配線と前記第1配線が交差する信号線との交点には、第1寄生容量が形成されており、前記第1配線が交差する信号線と前記第2配線との交点には、第2寄生容量が形成されており、前記第1寄生容量と前記第1配線における電位変化量との積と、前記第2寄生容量と前記第2配線における電位変化量との積との総和の絶対値が、前記第1寄生容量と前記第1配線における電位変化量との積の絶対値、又は、前記第2寄生容量と前記第2配線における電位変化量との積の絶対値よりも小さい、表示装置。

請求項7

請求項1〜5の何れか1項に記載の表示装置であって、前記複数の配線は、前記第1配線と同じ数の前記第2配線を含む、表示装置。

請求項8

請求項1〜5の何れか1項に記載の表示装置であって、前記駆動部は、さらに、前記複数のゲートドライバの各々に対して、第1クロック信号と、前記第1クロック信号とは逆位相の第2クロック信号とを供給する信号供給部と、前記第1クロック信号を伝送する複数の第1クロック信号線と、前記第2クロック信号を伝送する複数の第2クロック信号線とを含み、前記複数のゲートドライバの何れかに接続された第1クロック信号線は、前記複数の信号線の何れかと交差する第1配線部を含み、前記複数のゲートドライバの何れかに接続された第2クロック信号線は、前記第1配線部が交差する信号線に対して、前記第1配線部とは異なる位置で交差する第2配線部を含み、前記第1配線部が、前記第1配線であり、前記第2配線部が、前記第2配線である、表示装置。

請求項9

請求項8に記載の表示装置であって、前記信号供給部は、前記第1クロック信号及び前記第2クロック信号を生成する生成部と、前記複数の第1クロック信号線の何れかと前記生成部とを接続し、前記第1クロック信号を伝送する第1信号供給線と、前記第1信号供給線に配置され、前記第1クロック信号線と前記生成部とが電気的に接続された状態と接続されていない状態とを切り替える第1スイッチと、前記複数の第2クロック信号線の何れかと前記生成部とを接続し、前記第2クロック信号を伝送する第2信号供給線と、前記第2信号供給線に配置され、前記第2クロック信号線と前記生成部とが電気的に接続された状態と接続されていない状態とを切り替える第2スイッチと、前記第1信号供給線と前記第2信号供給線とを接続する接続線と、前記接続線に配置された抵抗と、前記接続線に配置され、前記第1信号供給線と前記第2信号供給線とが電気的に接続された状態と接続されていない状態とを切り替える第3スイッチと、前記第1スイッチ、前記第2スイッチ及び前記第3スイッチの動作を制御し、前記第1クロック信号及び前記第2クロック信号の位相を切り替えるタイミングでは、前記第1クロック信号線及び前記第2クロック信号線が前記生成部と電気的に接続されておらず、且つ、第1信号供給線が第2信号供給線と電気的に接続された状態とし、前記第1クロック信号及び前記第2クロック信号の位相を切り替えるタイミング以外では、前記第1クロック信号線及び前記第2クロック信号線が前記生成部と電気的に接続され、且つ、前記第1信号供給線が前記第2信号供給線と電気的に接続されていない状態とする制御部とを備える、表示装置。

請求項10

請求項1〜5の何れか1項に記載の表示装置であって、前記複数の配線は、さらに、前記第1配線及び前記第2配線が交差する信号線に対して、前記第1配線及び前記第2配線とは異なる位置で交差する第3配線を含み、前記第1配線が交差する信号線と前記第1配線との交点には、第1寄生容量が形成されており、前記第1配線が交差する信号線と前記第2配線との交点には、第2寄生容量が形成されており、前記第1配線が交差する信号線と前記第3配線との交点には、第3寄生容量が形成されており、前記複数のゲートドライバは、前記複数のゲート線の何れかに接続され、前記第1配線を含む第1ゲートドライバと、前記第1ゲートドライバが接続されたゲート線とは異なるゲート線に接続され、前記第2配線を含む第2ゲートドライバと、前記第1ゲートドライバが接続されたゲート線、及び、前記第2ゲートドライバが接続されたゲート線とは異なるゲート線に接続され、前記第3配線を含む第3ゲートドライバとを含み、前記駆動部は、前記第1配線の電位を低くし、前記第1配線の電位を低くするタイミングで、前記第2配線の電位を高くし、前記第1配線の電位を低くするタイミングで、前記第3配線の電位を高くし、前記第1寄生容量と前記第1配線における電位変化量との積と、前記第2寄生容量と前記第2配線における電位変化量との積と、前記第3寄生容量と前記第3配線における電位変化量との積との総和の絶対値が、前記第1寄生容量と前記第1配線における電位変化量との積の絶対値、前記第2寄生容量と前記第2配線における電位変化量との積の絶対値、及び、前記第3寄生容量と前記第3配線における電位変化量との積の絶対値の何れかよりも小さい、表示装置。

請求項11

請求項1〜5の何れか1項に記載の表示装置であって、前記複数の配線は、N本の前記第1配線と、(N−1)本の前記第2配線とからなる配線群を含み、前記駆動部は、N本の前記第1配線の何れかについては、残りの前記第1配線及び前記第2配線において電位を切り替えるタイミングで、電位を切り替えない、表示装置。

請求項12

請求項1〜5の何れか1項に記載の表示装置であって、前記駆動部は、さらに、前記複数のゲートドライバの各々に対して、クロック信号を供給する信号供給部と、前記クロック信号を伝送する複数のクロック信号線とを含み、前記複数の信号線は、所定の方向に並んで配置され、前記複数のクロック信号線の各々は、前記所定の方向で隣り合う2つの信号線の間に配置される信号線部を含み、前記所定の方向において、前記隣り合う2つの信号線の一方と前記信号線部との離隔距離は、前記隣り合う2つの信号線の他方と前記信号線部との離隔距離と同じである、表示装置。

技術分野

0001

本発明は、表示装置に関し、詳しくは、画像の表示に寄与する信号のノイズ対策に関する。

背景技術

0002

近年、例えば、意匠性を向上させる観点から、表示領域が矩形以外の形状を有する表示装置が提案されている。このような表示装置として、例えば、特許第5299730号に記載の面表示装置がある。

0003

上記面表示装置においては、表示装置要素が、一筆書き要領で、表示装置基板上に連続して配置されている。表示装置要素は、単位回路と、画素回路とを含む。単位回路は、走査回路を構成する。画素回路は、単位回路の出力ノードに接続されている。

0004

上記面表示装置においては、走査回路を駆動するためのクロック信号伝送する配線と、画素階調を示すデータ信号を伝送する配線との交点が多数存在する。当該交点は、寄生容量を形成する。当該寄生容量により、データ信号が影響を受ける。つまり、上記面表示装置においては、データ信号にノイズ重畳しやすい。

0005

本発明の目的は、画像の表示に寄与する信号にノイズが重畳しにくい表示装置を提供することである。

0006

本発明の実施の形態による表示装置は、複数の信号線と、複数のゲート線と、駆動部とを備える。複数の信号線には、画像の表示に寄与する電位が与えられる。複数のゲート線は、複数の信号線とは別に設けられている。駆動部は、複数のゲート線に接続され、複数のゲート線の電位を制御する。駆動部は、複数のゲートドライバと、複数の配線とを含む。複数のゲートドライバは、表示領域内に配置され、複数のゲート線の各々に少なくとも1つ接続される。複数の配線には、複数のゲートドライバの何れかを動作させるための電位が与えられる。複数の配線は、複数の信号線の何れかと交差する。複数の配線は、第1配線と、第2配線とを含む。第2配線は、第1配線と交差する信号線に対して、第1配線とは異なる位置で交差する。駆動部は、所定のタイミングで、第1配線の電位を切り替える。駆動部は、第1配線の電位を切り替えるタイミングで、第1配線の電位を切り替える方向とは反対の方向に、第2配線の電位を切り替える。

0007

本発明の実施の形態による表示装置は、画像の表示に寄与する信号にノイズが重畳しにくい。

図面の簡単な説明

0008

第1の実施の形態による液晶表示装置概略構成を示す模式図である。
図1に示すアクティブマトリクス基板の概略構成を示す模式図である。
図1に示すアクティブマトリクス基板の概略構成を示す模式図である。
ゲートドライバの等価回路の一例を示す図である。
図4に示すゲートドライバの表示領域内での配置を示す模式図である。
図5の一部を拡大して示す模式図である。
図5の一部であって、図5Aとは異なる部分を拡大して示す模式図である。
図5の一部であって、図5A及び図5Bとは異なる部分を拡大して示す模式図である。
図4に示すゲートドライバがゲート線の電位を制御するときのタイミングチャートである。
複数のソース線と、複数の配線とが交差している状態を示す模式図である。
図7に示す複数のソース線のうちj番目のソース線と、複数の配線とが交差している状態を示す模式図である。
クロック信号CKAを伝送する配線から延びだす配線のみがソース線と交差する状態を示す模式図である。
図9に示す状態でのクロック信号CKA、CKBとノイズとの関係を示すタイミングチャートである。
クロック信号CKAを伝送する配線から延びだす配線、及び、クロック信号CKBを伝送する配線から延びだす配線が、ソース線と交差する状態を示す模式図である。
図11に示す状態でのクロック信号CKA、CKBとノイズとの関係を示すタイミングチャートである。
図4に示すゲートドライバがゲート線の電位を制御するときのタイミングチャートであって、図6に示す場合とは異なる制御をするときのタイミングチャートである。
4相のクロック信号CKA、CKB、CKC、CKDとノイズとの関係を示すタイミングチャートである。
クロック信号CKA、CKBが入力されることで駆動され、ゲート線GL(k)の電位を制御するゲートドライバ11(k)の等価回路の一例を示す図である。
クロック信号CKC、CKDが入力されることで駆動され、ゲート線GL(k+1)の電位を制御するゲートドライバ11(k+1)の等価回路の一例を示す図である。
図15に示すゲートドライバの表示領域内での配置を示す模式図である。
図16に示すゲートドライバの表示領域内での配置を示す模式図である。
図17Aの一部を拡大して示す模式図である。
図17Aの一部であって、図18Aとは異なる部分を拡大して示す模式図である。
図17Aの一部であって、図18A及び図18Bとは異なる部分を拡大して示す模式図である。
図17Bの一部を拡大して示す模式図である。
図17Bの一部であって、図19Aとは異なる部分を拡大して示す模式図である。
図17Bの一部であって、図19A及び図19Bとは異なる部分を拡大して示す模式図である。
図4に示すゲートドライバの表示領域内での配置を示す模式図である。
図20の一部を拡大して示す模式図である。
複数のnetAがソース線と交差する状態を示す模式図である。
図21に示す状態でのnetA(k−1)、netA(k)及びnetA(k+1)の電位とノイズとの関係を示すタイミングチャートである。
図4に示すゲートドライバの表示領域内での配置を示す模式図である。
図23の一部を拡大して示す模式図である。
複数のnetBがソース線と交差する状態を示す模式図である。
図24に示す状態でのnetB(k−1)、netB(k)、netB(k+1)及びnetB(k+2)の電位とノイズとの関係を示すタイミングチャートである。
図4に示すゲートドライバの表示領域内での配置を示す模式図である。
図26の一部を拡大して示す模式図である。
図4に示すゲートドライバの表示領域内での配置を示す模式図である。
図27の一部を拡大して示す模式図である。
netB(k)及びnetB(k+2)がソース線と交差し、且つ、クロック信号を伝送する配線から延びだす配線がソース線と交差する状態を示す模式図である。
図28に示す状態でのnetB(k+2)及びnetB(k)の電位と、クロック信号と、ノイズとの関係を示すタイミングチャートである。
複数のnetBがソース線と交差し、且つ、クロック信号CKAを伝送する配線から延びだす配線がソース線と交差する状態を示す模式図である。
複数のnetBがソース線と交差し、且つ、クロック信号CKBを伝送する配線から延びだす配線がソース線と交差する状態を示す模式図である。
netB(1)〜netB(8)の電位と、クロック信号と、ノイズとの関係を示すタイミングチャートである。
画素内における配線の配置例を示す模式図である。
画素内における配線の配置例を示す模式図である。
液晶の動作モードがVA方式である場合の画素の等価回路を示す図面である。
液晶の動作モードがIPS方式又はFFS方式である場合の画素の等価回路を示す図面である。
コモン配線が透明な導電層のみからなる場合を示す説明図である。
コモン配線における電位の変動が局所的にとどまり、互いに逆位相のノイズを相殺できない場合を示す説明図である。
コモン配線が透明な導電層及び金属配線からなる場合を示す説明図である。
コモン配線において互いに逆位相のノイズを相殺できる場合を示す説明図である。
本発明の第8の実施の形態でのクロック信号の位相切替を示すタイミングチャートである。
図38に示すクロック信号の位相の切替を実現するための回路の一例を示す図面である。

実施例

0009

本発明の実施の形態による表示装置は、複数の信号線と、複数のゲート線と、駆動部とを備える。複数の信号線には、画像の表示に寄与する電位が与えられる。複数のゲート線は、複数の信号線とは別に設けられている。駆動部は、複数のゲート線に接続され、複数のゲート線の電位を制御する。駆動部は、複数のゲートドライバと、複数の配線とを含む。複数のゲートドライバは、表示領域内に配置され、複数のゲート線の各々に少なくとも1つ接続される。複数の配線には、複数のゲートドライバの何れかを動作させるための電位が与えられる。複数の配線は、複数の信号線の何れかと交差する。複数の配線は、第1配線と、第2配線とを含む。第2配線は、第1配線と交差する信号線に対して、第1配線とは異なる位置で交差する。駆動部は、所定のタイミングで、第1配線の電位を切り替える。駆動部は、第1配線の電位を切り替えるタイミングで、第1配線の電位を切り替える方向とは反対の方向に、第2配線の電位を切り替える。

0010

上記表示装置においては、第1配線と信号線との交点、及び、第2配線と信号線との交点に、寄生容量が形成される。当該寄生容量は、信号線に与えられる電位に影響を及ぼす。この点について、以下に詳しく説明する。

0011

画像の表示に寄与する電位は、例えば、画素の階調を示すものであってもよいし、画素の階調を維持するために与えられるものであってもよい。このような電位は、例えば、画像の表示に寄与する信号として出力される。つまり、画像の表示に寄与する信号は、例えば、信号線に与えられる電位によって規定される。上記寄生容量により、信号線に与えられる電位が変化する。つまり、信号にノイズが重畳する。そのため、例えば、画像の表示に寄与する電位が画素の階調を示すものである場合、当該電位が変化すると、画素の階調が、所期の階調とならない。その結果、輝度ムラが発生する。

0012

上記表示装置においては、第1配線と交差する信号線に対して、第2配線が交差する。第1配線の電位と第2配線の電位とが同じタイミングで切り替わる。第1配線の電位と第2配線の電位とは、反対の方向に切り替わる。例えば、第1配線の電位が高くなれば、第2配線の電位が低くなる。第1配線の電位が低くなれば、第2配線の電位が高くなる。そのため、第1配線と信号線との交点に形成される寄生容量に起因する信号のノイズと、第2配線と信号線との交点に形成される寄生容量に起因する信号のノイズとが、互いに打ち消しあうように作用する。つまり、信号にノイズが重畳し難くなる。

0013

上記第1配線及び第2配線と交差する信号線は、例えば、画像の表示に用いられるデータ信号を伝送するデータ線であってもよい。

0014

本発明の実施の形態による表示装置は、さらに、複数の画素と、薄膜トランジスタと、画素電極と、補助容量配線とを備えていてもよい。複数の画素は、表示領域内に形成されている。薄膜トランジスタは、複数の画素の各々に配置されている。画素電極は、薄膜トランジスタに接続されている。補助容量配線は、画素電極との間で補助容量を形成する。この場合、第1配線及び第2配線と交差する信号線は、例えば、補助容量配線であってもよい。

0015

本発明の実施の形態による表示装置は、さらに、複数の画素と、薄膜トランジスタと、画素電極と、コモン配線とを備えていてもよい。複数の画素は、表示領域内に形成されている。薄膜トランジスタは、複数の画素の各々に配置されている。画素電極は、薄膜トランジスタに接続されている。コモン配線は、画素電極が形成された基板と同じ基板に配置され、画素電極との間に画素容量を形成する。この場合、第1配線及び第2配線と交差する信号線は、例えば、コモン配線であってもよい。

0016

上記態様において、コモン配線は、好ましくは、透明導電層と、複数の金属配線とを含む。複数の金属配線は、透明導電層上に形成されている。複数の金属配線は、コモン配線に沿って延びている。複数の金属配線は、コモン配線の幅方向に所定の間隔で並んでいる。

0017

この場合、コモン配線が透明導電層のみで形成される場合と比べて、互いに逆位相のノイズを低減することができる。その理由は、以下のとおりである。

0018

コモン配線が透明導電層のみで形成される場合、コモン配線のシート抵抗が大きくなり、電位変動が局所的に留まる。そのため、互いに逆位相のノイズを低減できないおそれがある。

0019

これに対して、上記態様では、コモン配線のシート抵抗を下げることができる。そのため、電位変動が局所的に留まるのを回避できる。その結果、互いに逆位相のノイズを低減することができる。

0020

本発明の実施の形態による表示装置には、第1寄生容量と、第2寄生容量とが形成されていてもよい。第1寄生容量は、第1配線とデータ線との交点に形成される。第2寄生容量は、第1配線が交差するデータ線と、第2配線との交点に形成される。好ましくは、第1寄生容量と第1配線における電位変化量との積と、第2寄生容量と第2配線における電位変化量との積との総和の絶対値が、第1寄生容量と第1配線における電位変化量との積の絶対値、又は、第2寄生容量と第2配線における電位変化量との積の絶対値よりも小さい。

0021

この場合、寄生容量に起因するノイズを低減することができる。なお、上記総和は、ゼロ又は略ゼロであることが好ましい。

0022

本発明の実施の形態による表示装置において、好ましくは、複数の配線は、第1配線と同じ数の第2配線を含む。この場合、第1配線と信号線との交点に形成される寄生容量の数と、第2配線と信号線との交点に形成される寄生容量の数とを同じにすることができる。そのため、寄生容量に起因するノイズを低減することができる。

0023

本発明の実施の形態による表示装置において、駆動部は、信号供給部と、複数の第1クロック信号線と、複数の第2クロック信号線とをさらに含んでいてもよい。信号供給部は、複数のゲートドライバの各々に対して、第1クロック信号と、第1クロック信号とは逆位相の第2クロック信号とを供給する。複数の第1クロック信号線は、第1クロック信号を伝送する。複数の第2クロック信号線は、第2クロック信号を伝送する。複数のゲートドライバの何れかに接続された第1クロック信号線は、複数の信号線の何れかと交差する第1配線部を含む。複数のゲートドライバの何れかに接続された第2クロック信号線は、第1配線部が交差する信号線に対して、第1配線部とは異なる位置で交差する第2配線部を含む。第1配線部が、第1配線である。第2配線部が、第2配線である。

0024

上記態様において、信号供給部は、好ましくは、生成部と、第1信号供給線と、第1スイッチと、第2信号供給線と、第2スイッチと、接続線と、抵抗と、第3スイッチと、制御部とを備える。生成部は、第1クロック信号及び第2クロック信号を生成する。第1信号供給線は、複数の第1クロック信号線の何れかと生成部とを接続し、第1クロック信号を伝送する。第1スイッチは、第1信号供給線に配置され、第1クロック信号線と生成部とが電気的に接続された状態と接続されていない状態とを切り替える。第2信号供給線は、複数の第2クロック信号線の何れかと生成部とを接続し、第2クロック信号を伝送する。第2スイッチは、第2信号供給線に配置され、第2クロック信号線と生成部とが電気的に接続された状態と接続されていない状態とを切り替える。接続線は、第1信号供給線と第2信号供給線とを接続する。抵抗は、接続線に配置されている。第3スイッチは、接続線に配置され、第1信号供給線と第2信号供給線とが電気的に接続された状態と接続されていない状態とを切り替える。制御部は、第1スイッチ、第2スイッチ及び第3スイッチの動作を制御する。第1クロック信号及び第2クロック信号の位相を切り替えるタイミングでは、第1クロック信号線及び第2クロック信号線が生成部と電気的に接続されておらず、且つ、第1信号供給線が第2信号供給線と電気的に接続された状態とする。第1クロック信号及び第2クロック信号の位相を切り替えるタイミング以外では、第1クロック信号線及び第2クロック信号線が生成部と電気的に接続され、且つ、第1信号供給線が第2信号供給線と電気的に接続されていない状態とする。

0025

この場合、第1信号供給線と第2信号供給線との間で電荷を移動させることにより、第1クロック信号及び第2クロック信号の位相の切替を補助することができる。そのため、電力消費を抑えることができる。

0026

本発明の実施の形態による表示装置において、複数の配線は、第3配線をさらに含んでいてもよい。第3配線は、第1配線及び第2配線が交差する信号線に対して、第1配線及び第2配線とは異なる位置で交差する。表示装置には、第1寄生容量、第2寄生容量及び第3寄生容量が形成されていてもよい。第1寄生容量は、第1配線と信号線との交点に形成される。第2寄生容量は、第1配線が交差する信号線と、第2配線との交点に形成される。第3寄生容量は、第1配線が交差する信号線と、第3配線との交点に形成される。複数のゲートドライバは、第1ゲートドライバと、第2ゲートドライバと、第3ゲートドライバとを含む。第1ゲートドライバは、複数のゲート線の何れかに接続され、第1配線を含む。第2ゲートドライバは、第1ゲートドライバが接続されたゲート線とは異なるゲート線に接続され、第2配線を含む。第3ゲートドライバは、第1ゲートドライバが接続されたゲート線、及び、第2ゲートドライバが接続されたゲート線とは異なるゲート線に接続され、第3配線を含む。駆動部は、第1配線の電位を低くする。駆動部は、第1配線の電位を低くするタイミングで、第2配線の電位を高くする。駆動部は、第1配線の電位を低くするタイミングで、第3配線の電位を高くする。好ましくは、第1寄生容量と第1配線における電位変化量との積と、第2寄生容量と第2配線における電位変化量との積と、第3寄生容量と第3配線における電位変化量との積との総和の絶対値が、第1寄生容量と第1配線における電位変化量との積の絶対値、第2寄生容量と第2配線における電位変化量との積の絶対値、及び、第3寄生容量と第3配線における電位変化量との積の絶対値の何れかよりも小さい。

0027

この場合、寄生容量に起因するノイズを低減することができる。なお、上記総和は、ゼロ又は略ゼロであることが好ましい。

0028

本発明の実施の形態による表示装置において、複数の配線は、配線群を含んでいてもよい。配線群は、N本の第1配線と、(N−1)本の第2配線とからなる。好ましくは、駆動部は、N本の第1配線の何れかについては、残りの第1配線及び第2配線において電位を切り替えるタイミングで、電位を切り替えない。

0029

この場合、寄生容量に起因するノイズを低減することができる。

0030

駆動部は、信号供給部と、複数のクロック信号線とを含んでいてもよい。信号供給部は、複数のゲートドライバの各々に対して、クロック信号を供給する。複数のクロック信号線は、クロック信号を伝送する。複数のデータ線は、所定の方向に並んで配置される。複数のクロック信号線の各々は、信号線部を含む。信号線部は、所定の方向で隣り合う2つの信号線の間に配置される。好ましくは、所定の方向において、隣り合う2つの信号線の一方と信号線部との離隔距離が、隣り合う2つの信号線の他方と信号線部との離隔距離と同じである。

0031

この場合、一方の信号線と信号線部との間に形成される寄生容量と、他方の信号線と信号線部との間に形成される寄生容量とを同じにすることができる。そのため、信号にノイズが重畳しにくくなる。

0032

以下、図面を参照し、本発明の実施の形態を詳しく説明する。図中同一又は相当部分には同一符号を付してその説明は繰り返さない。

0033

[第1の実施の形態]
[液晶表示装置]
図1を参照しながら、本発明の第1の実施の形態による表示装置としての液晶表示装置1について説明する。図1は、液晶表示装置1の概略構成を示す図面である。

0034

液晶表示装置1は、表示パネル2、ソースドライバ3、表示制御回路4及び電源5を備える。表示パネル2は、アクティブマトリクス基板20aと、対向基板20bと、これらの基板間に封入された液晶層(図示略)とを含む。

0035

アクティブマトリクス基板20aは、ソースドライバ3に対して、電気的に接続されている。ソースドライバ3は、例えば、フレキシブル基板に形成されている。表示制御回路4は、表示パネル2、ソースドライバ3及び電源5に対して、電気的に接続されている。表示制御回路4は、ソースドライバ3と、ゲートドライバ11(図3参照)とに対して、制御信号を出力する。ゲートドライバ11は、アクティブマトリクス基板20aに形成されている。制御信号には、例えば、リセット信号(CLR)、クロック信号(CKA,CKB)、データ信号等が含まれる。電源5は、表示パネル2、ソースドライバ3及び表示制御回路4に対して、電気的に接続されている。電源5は、表示パネル2、ソースドライバ3及び表示制御回路4に対して、電源電圧(VSS)を供給する。

0036

[アクティブマトリクス基板]
図2及び図3を参照しながら、アクティブマトリクス基板20aについて説明する。図2は、アクティブマトリクス基板20aの概略構成を示す図面である。図3は、ソース線SLの図示を省略したアクティブマトリクス基板20aと、アクティブマトリクス基板20aに接続されている各部の概略構成を示す図面である。

0037

図2に示すように、アクティブマトリクス基板20aにおいては、複数(本実施形態では、n本)のゲート線GLがY方向に略一定の間隔で形成されている。アクティブマトリクス基板20aにおいては、複数のデータ線としての複数のソース線SLがX方向に略一定の間隔で形成されている。複数のソース線SLは、複数のゲート線GLと交差する。Y方向で隣り合う2つのゲート線GLと、X方向で隣り合う2つのソース線SLとで囲まれる領域が、1つの画素を形成している。対向基板20bが、例えば、赤(R)、緑(G)、青(B)の3色のカラーフィルタを含む場合、各画素は、カラーフィルタのいずれかの色に対応して配置される。つまり、複数のゲート線GL及び複数のソース線SLにより、表示領域が規定されている。

0038

図3に示すように、ゲートドライバ11は、Y方向で隣り合う2つのゲート線GLの間に形成されている。各ゲート線GLに対して、4つのゲートドライバ11が接続されている。4つのゲートドライバ11は、略等間隔に配置されている。

0039

アクティブマトリクス基板20aの額縁領域には、端子部12gが形成されている。端子部12gは、制御回路4及び電源5と接続されている。端子部12gには、制御回路4から出力される制御信号や、電源5から出力される電源電圧が入力される。端子部12gに入力された制御信号及び電源電圧は、配線15Lを介して各ゲートドライバ11に供給される。

0040

ゲートドライバ11は、供給される制御信号に応じて、接続されているゲート線GLに対し、状態信号を出力する。状態信号は、ゲートドライバ11に接続されているゲート線GLが選択された状態であるか否かを示す。また、ゲートドライバ11は、次段のゲート線GLに対し、上記状態信号を出力する。1つのゲート線GLに接続されている4つのゲートドライバ11の動作は、同期している。

0041

アクティブマトリクス基板20aの額縁領域には、ソースドライバ3とソース線SLとを接続する端子部12sが形成されている。ソースドライバ3は、表示制御回路4から入力される制御信号に応じて、各ソース線SLにデータ信号を出力する。

0042

[ゲートドライバの構成]
図4を参照しながら、ゲートドライバ11の構成について説明する。図4は、ゲート線GL(k)とゲート線GL(k−1)の間に配置され、ゲート線GL(k)に接続されているゲートドライバ11(以下、ゲートドライバ11(k)とする)の等価回路の一例を示す図である。ここで、kは、1〜nまでの任意の整数である。

0043

ゲートドライバ11は、複数のスイッチング素子として、アルファベットA〜Jで示す薄膜トランジスタ(以下、TFT−A〜TFT-J)を含む。ゲートドライバ11は、キャパシタCbstと、内部配線としてのnetA及びnetBをさらに含む。ここで、netAは、TFT-Aのドレインと、TFT−Bのドレインと、TFT−Cのドレインと、キャパシタCbstの一方の電極と、TFT−Fのゲートとを接続する。netBは、TFT−Cのゲートと、TFT−Gのドレインと、TFT−Hのドレインと、TFT−Iのドレインと、TFT−Jのドレインとを接続する。

0044

TFT−Aにおいて、ゲートには、リセット信号CLRが入力される。ドレインには、netAが接続されている。ソースには、電源電圧VSSが入力される。

0045

TFT−Bにおいて、ゲート及びソースには、前段のゲート線GL(k−1)が接続されている。つまり、ゲート及びソースには、セット信号SSが入力される。なお、ゲート線GL(1)を駆動するゲートドライバ11のTFT−Bにおいては、セット信号SSとして、表示制御回路4から出力されるゲートスタートパルス信号が入力される。TFT−Bにおいて、ドレインには、netAが接続されている。

0046

TFT−Cにおいて、ゲートには、netBが接続されている。ドレインには、netAが接続されている。ソースには、電源電圧VSSが入力される。

0047

TFT−Dにおいて、ゲートには、クロック信号CKBが入力される。ドレインには、ゲート線GL(k)が接続されている。ソースには、電源電圧VSSが入力される。

0048

TFT−Eにおいて、ゲートには、リセット信号CLRが入力される。ドレインには、ゲート線GL(k)が接続されている。ソースには、電源電圧VSSが入力される。

0049

TFT−Fにおいて、ゲートには、netAが接続されている。ドレインには、ゲート線GL(k)が接続されている。ソースには、クロック信号CKAが入力される。

0050

TFT−Gにおいて、ゲート及びソースには、クロック信号CKBが入力される。ドレインには、netBが接続されている。

0051

TFT−Hにおいて、ゲートには、クロック信号CKAが入力される。ドレインには、netBが接続されている。ソースには、電源電圧VSSが入力される。

0052

TFT−Iにおいて、ゲートには、リセット信号CLRが入力される。ドレインには、netBが接続されている。ソースには、電源電圧VSSが入力される。

0053

TFT−Jにおいて、ゲートには、前段のゲート線GL(k−1)が接続されている。つまり、ゲートには、セット信号SSが入力される。ドレインには、netBが接続されている。ソースには、電源電圧VSSが入力される。

0054

ここで、TFT−Jは、TFT−Gよりも能力が大きく設定されている。具体的には、例えば、以下の(1)〜(3)の何れかである。
(1)TFT−Jのチャネル幅がTFT−Gのチャネル幅より大きい。
(2)TFT−Jのチャネル長がTFT−Gのチャネル長より短い。
(3)TFT−Jのチャネル幅がTFT−Gのチャネル幅より大きく、且つ、TFT−Jのチャネル長がTFT−Gのチャネル長より短い。

0055

キャパシタCbstにおいて、一方の電極は、netAと接続されている。他方の電極は、ゲート線GL(k)と接続されている。

0056

クロック信号CKAとクロック信号CKBは、一水平走査期間毎に位相が反転する2相のクロック信号である(図6参照)。図4は、ゲートドライバ11(k)を示しているが、後段のゲートドライバ11(k+1)及び前段のゲートドライバ11(k−1)では、TFT−Dのゲートに入力されるクロック信号は、クロック信号CKAである。TFT−Fのソースに入力されるクロック信号は、クロック信号CKBである。TFT−Gのゲート及びソースに入力されるクロック信号は、クロック信号CKAである。TFT−Hのゲートに入力されるクロック信号は、クロック信号CKBである。

0057

[ゲートドライバの配置]
図5を参照しながら、表示領域内でのゲートドライバ11の配置について説明する。図5は、表示領域内でのゲートドライバ11の配置を示す模式図である。なお、図5におけるアルファベットA〜Jは、図4に示すTFT−A〜TFT−Jに対応している。

0058

隣り合う2つのゲート線GLの間には、ゲートドライバ11を構成する各素子が分散して配置されている。図5に示す例では、ゲートドライバ11(k−1)を構成する各素子と、ゲートドライバ11(k)を構成する各素子と、ゲートドライバ11(k+1)を構成する各素子と、ゲートドライバ11(k+2)を構成する各素子とは、同じ列の画素PIXに配置されている。ゲートドライバ11(k−1)を構成するTFT−A〜TFT−Jは、配線15Lを介して、ゲートドライバ11(k)を構成するTFT−A〜TFT−Jと、ゲートドライバ11(k+1)を構成するTFT−A〜TFT−Jと、ゲートドライバ11(k+2)を構成するTFT−A〜TFT−Jとに接続されている。配線L、netA及びnetBは、例えば、層間コンタクトを介して、ソース線SLが形成された層と、ソース線SLが形成された層とは異なる層とに形成される。これにより、配線L、netA及びnetBと、ソース線SLとの電気的な短絡が回避される。

0059

[ゲートドライバの動作]
図4及び図6を参照しながら、ゲートドライバ11の動作について説明する。図6は、ゲートドライバ11(k)がゲート線GL(k)の電位を制御するときのタイミングチャートである。

0060

ゲートドライバ11(k)には、表示制御回路4から供給され、一水平走査期間(1H)毎に位相が反転するクロック信号CKA、CKBが入力される。なお、図6では図示を省略しているが、ゲートドライバ11(k)には、表示制御回路4から供給され、一垂直走査期間毎に一定期間H(High)レベルとなるリセット信号CLRが入力される。リセット信号CLRが入力されることにより、netA、netB及びゲート線GL(k)の電位は、L(Low)レベルになる。

0061

図6時刻t0からt1において、Lレベルのクロック信号CKAがTFT−Fのソース及びTFT−Hのゲートに入力される。また、Hレベルのクロック信号CKBがTFT−Dのゲート、及び、TFT−Gのゲート及びソースに入力される。これにより、TFT−Gがオンになり、TFT−Hがオフになる。その結果、netBの電位がHレベルになる。また、TFT−Cがオンになることで、netAの電位がLレベルになる。さらに、TFT−Dがオンになり、且つ、TFT−Fがオフになることで、ゲート線GL(k)の電位がLレベルになる。つまり、ゲート線GL(k)が非選択の状態となる。

0062

図6の時刻t1において、クロック信号CKAがHレベルとなり、クロック信号CKBがLレベルになる。これにより、TFT−Gがオフになり、TFT−Hがオンになる。その結果、netBの電位がLレベルになる。また、TFT−Cがオフになることで、netAの電位がLレベルに維持される。さらに、TFT−Dがオフになることで、ゲート線GL(k)の電位がLレベルに維持される。

0063

図6の時刻t2において、クロック信号CKAがLレベル、クロック信号CKBがHレベルになる。このタイミングで、ゲート線GL(k−1)を介して、セット信号SSが、TFT−Bのゲート及びソースと、TFT−Jのゲートとに、入力される。その結果、TFT−Bがオンになり、netAの電位がHレベルからTFT−Bの閾値電圧Vthを差し引いたレベルになる。また、TFT−J及びTFT−Gがオンになり、TFT−Hがオフになる。ここで、TFT−Jは、TFT−Gよりも能力が大きい。そのため、netBの電位がLレベルに維持される。また、TFT−C及びTFT−Fはオフになる。これにより、netAの電位が維持される。このとき、TFT−Dはオンになっている。これにより、ゲート線GL(k)の電位がLレベルに維持される。

0064

図6の時刻t3において、クロック信号CKAがHレベルとなり、クロック信号CKBがLレベルとなる。これにより、TFT−Fがオンになり、TFT−Dがオフになる。netAとゲート線GL(k)との間には、キャパシタCbstが配置されている。そのため、TFT−Fのドレインの電位が上昇するのに伴って、netAの電位はクロック信号CKAのHレベルよりも高くなる。このとき、TFT−G及びTFT−Jがオフになり、TFT−Hがオンになる。これにより、netBの電位がLレベルに維持される。また、TFT−Cはオフである。これにより、ゲート線GL(k)の電位がHレベルになる。つまり、ゲート線GL(k)が選択された状態となる。

0065

図6の時刻t4において、クロック信号CKAがLレベルとなり、クロック信号CKBがHレベルになる。これにより、TFT−Gがオンになり、TFT−Hがオフになる。その結果、netBの電位がHレベルになる。netBの電位がHレベルになることにより、TFT−Cがオンになり、netAの電位がLレベルになる。このとき、TFT−Dがオンになり、TFT−Fがオフになる。これにより、ゲート線GL(k)の電位がLレベルになる。つまり、ゲート線GL(k)が選択されていない状態となる。

0066

このようにして、ゲートドライバ11(k)からセット信号SSがゲート線GL(k)に出力されることにより、ゲート線GL(k)が選択された状態となる。液晶表示装置1は、複数のゲートドライバ11によって複数のゲート線GLを順次走査し、ソースドライバ3によって各ソース線SLにデータ信号を供給することにより表示パネル2に画像を表示する。

0067

[データ信号のノイズ対策]
図5Aは、図5の一部を拡大して示す模式図である。図5Bは、図5の一部であって、図5Aとは異なる部分を拡大して示す模式図である。図5Cは、図5の一部であって、図5A及び図5Bとは異なる部分を拡大して示す模式図である。

0068

ゲートドライバ11を表示領域内に配置する場合、図5A図5B及び図5Cにおいて破線で囲んだ部分に示すように、クロック信号CKAを伝送する配線17A、及び、クロック信号CKBを伝送する配線17Bは、ソース線SLと交差する。配線17Aは、クロック信号CKAを伝送する配線15LからX方向に延び出している。配線17Bは、クロック信号CKBを伝送する配線15LからX方向に延び出している。配線17Aとソース線SLとの交点には、寄生容量Cs−cl(A)が形成されている。配線17Bとソース線SLとの交点には、寄生容量Cs−cl(B)が形成されている。

0069

本実施形態では、各ソース線SLについて、以下の式(1)を満たすように、クロック信号CKAの振幅、つまり、配線17Aにおける電位の変化量ΔV(A)と、クロック信号CKBの振幅、つまり、配線17Bにおける電位の変化量ΔV(B)と、寄生容量Cs−cl(A)と、寄生容量Cs−cl(B)とを設定する。

0070

0071

本実施形態では、ΔV(A)と、ΔV(B)とは同じ大きさである。Cs−cl(A)と、Cs−cl(B)とは同じ大きさである。したがって、寄生容量Cs−cl(A)の数と寄生容量Cs−cl(B)の数、つまり、1つのソース線SLに対して、配線17Aが交わる回数と、配線17Bが交わる回数とを同じにすることにより、寄生容量Cs−cl(A)に起因するノイズと、寄生容量Cs−cl(B)に起因するノイズとが打ち消しあう。その結果、複数のソース線SLのうち、配線17A及び配線17Bと交差するソース線SLが伝送するデータ信号にノイズが重畳しにくくなる。以下、その理由について説明する。

0072

図7は、複数のソース線SLと、複数の配線17Lとが交差している状態を示す模式図である。図8は、図7に示す複数のソース線SLのうちj番目のソース線SL(以下、ソース線SL(j)とする)と、複数の配線17Lとが交差している状態を示す模式図である。ここで、配線17Lは、所定のタイミングで電位が切り替わる配線である。具体的には、例えば、上記の配線17A又は配線17Bである。

0073

図8に示すように、ソース線SLにおいては、各配線17Lとの交点に、寄生容量Cjiが形成される。ソース線SL(j)と、対向基板20bに配置される共通電極との間に、寄生容量Cparajが形成される。ソース線SL(j)の寄生容量のうち、i番目の配線17L(以下、配線17L(i)とする)との寄生容量を除いたものは、以下の式(2)で表される。

0074

0075

ソース線SL(j)において、配線17L(i)に起因するノイズは、以下の式(3)で表される。

0076

0077

ソース線SL(j)において、複数の配線17Lに起因するノイズは、以下の式(4)で表される。

0078

0079

配線17Lの数が多い場合や、共通電極との寄生容量が大きい場合には、任意のiに対して、以下の式(5)が成立する。

0080

0081

このとき、寄生容量をiに因らないものとすることが近似できる。その結果、以下の式(6)が成立する。

0082

0083

このとき、ソース線SL(j)において、複数の配線17Lに起因するノイズは、以下の式(7)で表される。

0084

0085

つまり、ノイズを低減するためには、以下の式(8)が成立すればよい。

0086

0087

ここで、全てのiについて、ソース線SLと各配線17Lとの交点に形成される寄生容量の大きさが等しい場合には、以下の式(9)が成立する。

0088

0089

このとき、ソース線SL(j)において、複数の配線17Lに起因するノイズは、以下の式(10)で表される。

0090

0091

つまり、ノイズを低減するためには、以下の式(11)が成立すればよい。

0092

0093

図9は、配線17Aのみがソース線SLと交差する状態を示す模式図である。図10は、図9に示す状態でのクロック信号CKA、CKBとノイズとの関係を示すタイミングチャートである。図11は、配線17A及び配線17Bがソース線SLと交差する状態を示す模式図である。図12は、図11に示す状態でのクロック信号CKA、CKBとノイズとの関係を示すタイミングチャートである。

0094

図9に示すように、配線17Aのみがソース線SLと交差する場合を想定する。この場合、図10に示すように、ソース線SLが伝送するデータ信号には、寄生容量Cs−cl(A)に起因するノイズだけがのる。当該ノイズは、クロック信号CKAが切り替わるときに発生する。

0095

続いて、図11に示すように、配線17A及び配線17Bがソース線SLと交差する場合を想定する。この場合図12に示すように、ソース線SLが伝送するデータ信号には、寄生容量Cs−cl(A)に起因するノイズと、寄生容量Cs−cl(B)に起因するノイズとがのる。

0096

ここで、クロック信号CKAの電位が高くなるときには、クロック信号CKBの電位が低くなる。クロック信号CKAの電位が低くなるときには、クロック信号CKBの電位が高くなる。寄生容量Cs−cl(A)に起因するノイズは、クロック信号CKAが切り替わるときに発生する。寄生容量Cs−cl(B)に起因するノイズは、クロック信号CKBが切り替わるときに発生する。したがって、寄生容量Cs−cl(A)に起因するノイズと、寄生容量Cs−cl(B)に起因するノイズとは、同じタイミングで発生し、一方が他方を打ち消すように作用する。

0097

上述のように、本実施形態では、クロック信号CKAの振幅ΔV(A)と、クロック信号CKBの振幅ΔV(B)とは同じ大きさである。寄生容量Cs−cl(A)と、寄生容量Cs−cl(B)とは同じ大きさである。寄生容量Cs−cl(A)の数と寄生容量Cs−cl(B)の数とが同じである。したがって、寄生容量Cs−cl(A)に起因するノイズと、寄生容量Cs−cl(B)に起因するノイズとの総和は、図12に示すように、ゼロになる。

0098

本実施形態では、図5A図5B及び図5Cにおいて一点鎖線で囲んだ部分に示すように、配線17Aを延長してソース線SLと交差させ、且つ、配線17Bを延長してソース線SLと交差させる。これにより、図5A図5B及び図5Cにおいて二点鎖線で囲んだ部分に示すように、1つのソース線SLにおいて、配線17Aが交差する回数と、配線17Bが交差する回数とを同じにすることができる。つまり、1つのソース線SL上における寄生容量Cs−cl(A)の数と寄生容量Cs−cl(B)の数とを同じにすることができる。

0099

[第1の実施の形態の応用例1]
第1の実施の形態では、クロック信号CKA、CKBの電位は、HレベルとLレベルしかなかったが、例えば、図13に示すように、Hレベル及びLレベルに加えて、HレベルとLレベルとの中間の電位に設定されてもよい。

0100

[第1の実施の形態の応用例2]
第1の実施の形態では、2相のクロック信号CKA、CKBをゲートドライバ11に供給する場合について説明したが、例えば、4相のクロック信号CKA、CKB、CKC、CKDをゲートドライバ11に供給してもよい。

0101

この場合、図14に示すように、各クロック信号CKA、CKB、CKC、CKDは、2水平期間(2H)ごとにHレベルとLレベルとを繰り返す。クロック信号CKAと、クロック信号CKBとは、互いに逆位相となる。クロック信号CKCと、クロック信号CKDとは、互いに逆位相となる。クロック信号CKAと、クロック信号CKCとは、位相が1/4ずれている。クロック信号CKBと、クロック信号CKDとは、位相が1/4ずれている。

0102

図15には、クロック信号CKA、CKBが入力されることで駆動され、ゲート線GL(k)の電位を制御するゲートドライバ11(k)が示されている。図15に示すゲートドライバ11(k)は、図4に示すゲートドライバと比べて、セット信号SSがゲート線GL(k−2)から入力される。つまり、クロック信号CKA、CKBが入力されることで駆動されるゲートドライバには、2段前のゲート線GLからセット信号SSが入力される。

0103

図16には、クロック信号CKC、CKDが入力されることで駆動され、ゲート線GL(k+1)の電位を制御するゲートドライバ11(k+1)が示されている。図16に示すゲートドライバ11(k+1)は、図4に示すゲートドライバ11と比べて、クロック信号CKAの代わりに、クロック信号CKCが入力される。クロック信号CKBの代わりに、クロック信号CKDが入力される。セット信号SSがゲート線GL(k−1)から入力される。つまり、クロック信号CKC、CKCが入力されることで駆動されるゲートドライバには、2段前のゲート線GLからセット信号SSが入力される。

0104

図17Aには、クロック信号CKA、CKBが入力されることで駆動されるゲートドライバ11(k)、11(k+2)の表示領域内での配置が示されている。なお、図17AにおけるアルファベットA〜Jは、図15に示すTFT−A〜TFT−Jに対応している。

0105

ゲートドライバ11(k)は、ゲート線GL(k)の電位を制御する。ゲートドライバ11(k+2)は、ゲート線GL(k+2)の電位を制御する。隣り合う2つのゲート線GL(k)とゲート線GL(k−1)との間には、ゲートドライバ11(k)を構成する各素子が分散して配置されている。隣り合う2つのゲート線GL(k+2)とゲート線GL(k+1)との間には、ゲートドライバ11(k+2)を構成する各素子が分散して配置されている。ゲートドライバ11(k)を構成する各素子と、ゲートドライバ11(k+2)を構成する各素子とは、同じ列の画素PIXに配置されている。ゲートドライバ11(k)を構成するTFT−A〜TFT−Jは、配線15Lを介して、ゲートドライバ11(k+2)を構成するTFT−A〜TFT−Jと接続されている。

0106

図17Bには、クロック信号CKC、CKDが入力されることで駆動されるゲートドライバ11(k−1)、11(k+1)の表示領域内での配置が示されている。なお、図17BにおけるアルファベットA〜Jは、図16に示すTFT−A〜TFT−Jに対応している。

0107

ゲートドライバ11(k−1)は、ゲート線GL(k−1)の電位を制御する。ゲートドライバ11(k+1)は、ゲート線GL(k+1)の電位を制御する。隣り合う2つのゲート線GL(k−1)とゲート線GL(k−2)との間には、ゲートドライバ11(k−1)を構成する各素子が分散して配置されている。隣り合う2つのゲート線GL(k+1)とゲート線GL(k)との間には、ゲートドライバ11(k+1)を構成する各素子が分散して配置されている。ゲートドライバ11(k−1)を構成する各素子と、ゲートドライバ11(k+1)を構成する各素子とは、同じ列の画素PIXに配置されている。ゲートドライバ11(k−1)を構成するTFT−A〜TFT−Jは、配線15Lを介して、ゲートドライバ11(k+1)を構成するTFT−A〜TFT−Jと接続されている。

0108

図17A及び図17Bに示すように、クロック信号CKA、CKBが入力されることで駆動されるゲートドライバ11を構成する各素子は、クロック信号CKC、CKDが入力されることで駆動されるゲートドライバ11を構成する各素子とは、異なる列の画素PIXに配置されている。

0109

図18Aは、図17Aの一部を拡大して示す模式図である。図18Bは、図17Aの一部であって、図18Aとは異なる部分を拡大して示す模式図である。図18Cは、図17Aの一部であって、図18A及び図18Bとは異なる部分を拡大して示す模式図である。図19Aは、図17Bの一部を拡大して示す模式図である。図19Bは、図17Bの一部であって、図19Aとは異なる部分を拡大して示す模式図である。図19Cは、図17Bの一部であって、図19A及び図19Bとは異なる部分を拡大して示す模式図である。

0110

本応用例では、図18A図18B及び図18Cにおいて一点鎖線で囲んだ部分に示すように、配線17Aを延長してソース線SLと交差させ、且つ、配線17Bを延長してソース線SLと交差させる。これにより、図18A図18B及び図18Cにおいて二点鎖線で囲んだ部分に示すように、1つのソース線SLにおいて、配線17Aが交差する回数と、配線17Bが交差する回数とを同じにすることができる。つまり、1つのソース線SL上における寄生容量Cs−cl(A)の数と寄生容量Cs−cl(B)の数とを同じにすることができる。したがって、上述の式(1)を満たすように、クロック信号CKAの振幅、つまり、クロック信号CKAにおける電位の変化量ΔV(A)と、クロック信号CKBの振幅、つまり、クロック信号CKBにおける電位の変化量ΔV(B)と、寄生容量Cs−cl(A)と、寄生容量Cs−cl(B)とを設定することにより、寄生容量Cs−cl(A)に起因するノイズと、寄生容量Cs−cl(B)に起因するノイズとが打ち消しあう。その結果、複数のソース線SLのうち、配線17A及び配線17Bと交差するソース線SLが伝送するデータ信号にノイズが重畳しにくくなる。

0111

本応用例では、図19A図19B及び図19Cにおいて一点鎖線で囲んだ部分に示すように、配線17Cを延長してソース線SLと交差させ、且つ、配線17Dを延長してソース線SLと交差させる。配線17Cは、クロック信号CKCを伝送する配線15LからX方向に延び出している。配線17Dは、クロック信号CKDを伝送する配線15LからX方向に延び出している。配線17Cとソース線SLとの交点には、寄生容量Cs−cl(C)が形成されている。配線17Dとソース線SLとの交点には、寄生容量Cs−cl(D)が形成されている。上述のように、配線17Cを延長してソース線SLと交差させ、且つ、配線17Dを延長してソース線SLと交差させることにより、図19A図19B及び図19Cにおいて二点鎖線で囲んだ部分に示すように、1つのソース線SLにおいて、配線17Cが交差する回数と、配線17Dが交差する回数とを同じにすることができる。つまり、1つのソース線SL上における寄生容量Cs−cl(C)の数と寄生容量Cs−cl(D)の数とを同じにすることができる。

0112

本応用例では、各ソース線SLについて、以下の式(12)を満たすように、クロック信号CKCの振幅、つまり、配線17Cにおける電位の変化量ΔV(C)と、クロック信号CKDの振幅、つまり、配線17Dにおける電位の変化量ΔV(D)と、寄生容量Cs−cl(C)と、寄生容量Cs−cl(D)とを設定する。

0113

0114

本応用例では、ΔV(C)と、ΔV(D)とは同じ大きさである。Cs−cl(C)と、Cs−cl(D)とは同じ大きさである。寄生容量Cs−cl(C)の数と寄生容量Cs−cl(D)の数、つまり、1つのソース線SLに対して、配線17Cが交わる回数と、配線17Dが交わる回数とは同じである。そのため、寄生容量Cs−cl(C)に起因するノイズと、寄生容量Cs−cl(D)に起因するノイズとが打ち消しあう。その結果、複数のソース線SLのうち、配線17C及び配線17Dと交差するソース線SLが伝送するデータ信号にノイズが重畳しにくくなる。

0115

[第2の実施の形態]
第1の実施の形態では、クロック信号CKA、CKBを伝送する配線15Lから延びだす配線17A、17Bとソース線SLとが交差する場合について説明した。第2の実施の形態では、netAがソース線SLと交差する場合のノイズ対策について説明する。

0116

[ゲートドライバの配置]
図20を参照しながら、表示領域内でのゲートドライバ11の配置について説明する。図20は、表示領域内でのゲートドライバ11の配置を示す模式図である。なお、図20におけるアルファベットA〜Jは、図4に示すTFT−A〜TFT−Jに対応している。

0117

隣り合う2つのゲート線GLの間には、ゲートドライバ11を構成する各素子が分散して配置されている。図20に示す例では、ゲートドライバ11(k−1)を構成する各素子と、ゲートドライバ11(k)を構成する各素子と、ゲートドライバ11(k+1)を構成する各素子と、ゲートドライバ11(k+2)を構成する各素子とは、同じ列の画素PIXに配置されている。ゲートドライバ11(k−1)を構成するTFT−A〜TFT−Jは、配線15Lを介して、ゲートドライバ11(k)を構成するTFT−A〜TFT−Jと、ゲートドライバ11(k+1)を構成するTFT−A〜TFT−Jと、ゲートドライバ11(k+2)を構成するTFT−A〜TFT−Jと接続されている。

0118

図20Aに示すように、ゲートドライバ11(k−1)のnetA(以下、netA(k−1)とする)は、ソース線SLと交差する。ゲートドライバ11(k)のnetA(以下、netA(k)とする)は、ソース線SLと交差する。ゲートドライバ11(k+1)のnetA(以下、netA(k+1)とする)は、ソース線SLと交差する。ゲートドライバ11(k+2)のnetA(以下、netA(k+2)とする)は、ソース線SLと交差する。つまり、本実施形態では、図21に示すように、各ゲートドライバ11のnetAとソース線SLとの交点に、寄生容量Cs−netAが形成されている。

0119

[データ信号のノイズ対策]
上述のように、本実施形態では、各ゲートドライバ11のnetAとソース線SLとの交点に、寄生容量Cs−netAが形成されている。そのため、このままでは、ソース線SLが伝送するデータ信号に対して、寄生容量Cs−netAに起因するノイズがのる。

0120

そこで、本実施形態では、1つのソース線SLと交差する複数のnetAのうち、3つのnetAにおいて、1つのnetAの電位が低くなるタイミングで、他の2つのnetAの電位を高くする。具体的には、例えば、図22において破線で囲んだ部分に示すように、netA(k−1)の電位が低くなるタイミング(図22中の時刻t2)で、netA(k)の電位を高くし、且つ、netA(k+1)の電位を高くする。このとき、netA(k−1)の電位変化量と、netA(k)の電位変化量と、netA(k+1)の電位変化量との総和をゼロにする。つまり、電位を低くしたnetAの電位変化量と、電位を高くしたnetAの電位変化量との総和をゼロにする。

0121

また、上記3つのnetAの各々とソース線SLとの交点に形成される寄生容量Cs−netAの大きさを同じにする。具体的には、上記の例では、netA(k−1)とソース線SLとの交点に形成される寄生容量Cs−netA(以下、寄生容量Cs−netA(k−1)とする)の大きさと、netA(k)とソース線SLとの交点に形成される寄生容量Cs−netA(以下、寄生容量Cs−netA(k)とする)の大きさと、netA(k+1)とソース線SLとの交点に形成される寄生容量Cs−netA(以下、寄生容量Cs−netA(k+1)とする)の大きさとを同じにする。

0122

これにより、図22中の時刻t2の時点では、寄生容量Cs−netA(k−1)に起因するノイズに対して、寄生容量Cs−netA(k)に起因するノイズと、寄生容量Cs−netA(k+1)に起因するノイズとが打ち消しあうように作用する。同様に、他の時刻においても、寄生容量Cs−netAに起因するノイズが打ち消しあう。したがって、本実施形態では、netAとソース線SLとが交差していても、ソース線SLが伝送するデータ信号にノイズがのり難くなる。

0123

[第3の実施の形態]
第1の実施の形態では、クロック信号CKA、CKBを伝送する配線15Lから延びだす配線17A、17Bとソース線SLとが交差する場合について説明した。第3の実施の形態では、netBがソース線SLと交差する場合のノイズ対策について説明する。

0124

[ゲートドライバの配置]
図23を参照しながら、表示領域内でのゲートドライバ11の配置について説明する。図23は、表示領域内でのゲートドライバ11の配置を示す模式図である。なお、図23におけるアルファベットA〜Jは、図4に示すTFT−A〜TFT−Jに対応している。

0125

隣り合う2つのゲート線GLの間には、ゲートドライバ11を構成する各素子が分散して配置されている。図23に示す例では、ゲートドライバ11(k−1)を構成する各素子と、ゲートドライバ11(k)を構成する各素子と、ゲートドライバ11(k+1)を構成する各素子と、ゲートドライバ11(k+2)を構成する各素子とは、同じ列の画素PIXに配置されている。ゲートドライバ11(k−1)を構成するTFT−A〜TFT−Jは、配線15Lを介して、ゲートドライバ11(k)を構成するTFT−A〜TFT−Jと、ゲートドライバ11(k+1)を構成するTFT−A〜TFT−Jと、ゲートドライバ11(k+2)を構成するTFT−A〜TFT−Jとに接続されている。

0126

図23Aに示すように、ゲートドライバ11(k−1)のnetB(以下、netB(k−1)とする)は、ソース線SLと交差する。ゲートドライバ11(k)のnetB(以下、netB(k)とする)は、ソース線SLと交差する。ゲートドライバ11(k+1)のnetB(以下、netB(k+1)とする)は、ソース線SLと交差する。ゲートドライバ11(k+2)のnetB(以下、netB(k+2)とする)は、ソース線SLと交差する。つまり、本実施形態では、図24に示すように、各ゲートドライバ11のnetBとソース線SLとの交点に、寄生容量Cs−netBが形成されている。

0127

[データ信号のノイズ対策]
上述のように、本実施形態では、各ゲートドライバ11のnetBとソース線SLとの交点に、寄生容量Cs−netBが形成されている。そのため、このままでは、ソース線SLが伝送するデータ信号に対して、寄生容量Cs−netBに起因するノイズがのる。

0128

そこで、本実施形態では、図25に示すように、netB(k−1)、netB(k)、netB(k+1)及びnetB(k+2)の何れか2つにおいて、一方の電位が高くなるタイミングで、他方の電位を低くする。例えば、図25の時刻t1では、netB(k−1)及びnetB(k+1)の電位が低くなり、netB(k)及びnetB(k+2)の電位が高くなる。例えば、図25の時刻t6では、netB(k−1)の電位が高くなり、netB(k+2)の電位が低くなる。

0129

本実施形態では、netB(k−1)、netB(k)、netB(k+1)及びnetB(k+2)の何れか2つにおいて、一方の電位変化量と、他方の電位変化量との総和をゼロにする。また、netB(k−1)とソース線SLとの交点に形成される寄生容量Cs−netB(以下、寄生容量Cs−netB(k−1)とする)の大きさと、netB(k)とソース線SLとの交点に形成される寄生容量Cs−netB(以下、寄生容量Cs−netB(k)とする)の大きさと、netB(k+1)とソース線SLとの交点に形成される寄生容量Cs−netB(以下、寄生容量Cs−netB(k+1)とする)の大きさと、netB(k+2)とソース線SLとの交点に形成される寄生容量Cs−netB(以下、寄生容量Cs−netB(k+2)とする)の大きさとを同じにする。

0130

これにより、寄生容量Cs−netB(k−1)、寄生容量Cs−netB(k)、寄生容量Cs−netB(k+1)及び寄生容量Cs−netB(k+2)のうちの何れか2つにおいて、一方の寄生容量Cs−netBに起因するノイズと、他方の寄生容量Cs−netBに起因するノイズとが打ち消しあうように作用する。例えば、図25の時刻t1では、寄生容量Cs−netB(k−1)に起因するノイズと、寄生容量Cs−netB(k)に起因するノイズとが打ち消しあい、寄生容量Cs−netB(k+1)に起因するノイズと、寄生容量Cs−netB(k+2)に起因するノイズとが打ち消しあう。したがって、本実施形態では、netBとデータ線SLとが交差していても、データ線SLが伝送するデータ信号にノイズがのり難くなる。

0131

[第3の実施の形態の応用例1]
本応用例では、図26に示すように、隣り合う2つのゲート線GL(k)とゲート線GL(k−1)との間に、ゲートドライバ11(k)を構成する各素子が分散して配置されている。隣り合う2つのゲート線GL(k+2)とゲート線GL(k+1)との間に、ゲートドライバ11(k+2)を構成する各素子が分散して配置されている。なお、図26におけるアルファベットA〜C、F〜Jは、図4に示すTFT−A〜TFT−C、TFT−F〜TFT−Jに対応している。図26では、TFT−D及びTFT−Eの図示は省略している。

0132

ゲートドライバ11(k)を構成する各素子と、ゲートドライバ11(k+2)を構成する各素子とは、同じ列の画素PIXに配置されている。ゲートドライバ11(k)を構成するTFT−A〜TFT−Jは、配線15Lを介して、ゲートドライバ11(k+2)を構成するTFT−A〜TFT−Jと接続されている。

0133

本応用例では、隣り合う2つのゲート線GL(k−1)とゲート線GL(k−2)との間に、ゲートドライバ11(k−1)を構成する各素子が分散して配置されている。隣り合う2つのゲート線GL(k+1)とゲート線GL(k)との間に、ゲートドライバ11(k+1)を構成する各素子が分散して配置されている。

0134

ゲートドライバ11(k−1)を構成する各素子と、ゲートドライバ11(k+1)を構成する各素子とは、同じ列の画素PIXに配置されている。ゲートドライバ11(k−1)を構成するTFT−A〜TFT−Jは、配線15Lを介して、ゲートドライバ11(k+1)を構成するTFT−A〜TFT−Jと接続されている。

0135

ゲートドライバ11(k)、11(k+2)を構成する各素子と、ゲートドライバ11(k−1)、11(k+1)を構成する各素子とは、異なる列の画素PIXに配置されている。

0136

本応用例において、netB(k−1)、netB(k)、netB(k+1)及びnetB(k+2)の電位は、図25に示すとおりである。そのため、このままでは、netB(k+2)及びnetB(k)と交差するソース線SLが伝送するデータ信号に対して、netB(k+2)とソース線SLとの交点に形成される寄生容量Cs−netBに起因するノイズと、netB(k)とソース線SLとの交点に形成される寄生容量Cs−netBに起因するノイズとが、互いに強めあうように作用する。netB(k+1)及びnetB(k−1)と交差するソース線SLが伝送するデータ信号に対して、netB(k+1)とソース線SLとの交点に形成される寄生容量Cs−netBに起因するノイズと、netB(k−1)とソース線SLとの交点に形成される寄生容量Cs−netBに起因するノイズとが、互いに強めあうように作用する。

0137

そこで、本応用例では、図26Aに示すように、netB(k−1)及びnetB(k+1)を延長して、一点鎖線で囲んだ部分に示すように、netB(k)及びnetB(k+2)が交差するソース線SLと交差させる。netB(k)及びnetB(k+2)を延長して、一点鎖線で囲んだ部分に示すように、netB(k−1)及びnetB(k+1)が交差するソース線SLと交差させる。つまり、図24に示すように、1つのソース線SLに対して、netB(k−1)、netB(k)、netB(k+1)及びnetB(k+2)を交差させる。これにより、第3の実施の形態と同様に、netBとデータ線SLとが交差していても、データ線SLが伝送するデータ信号にノイズがのり難くなる。

0138

[第4の実施の形態]
第1の実施の形態では、クロック信号CKA、CKBを伝送する配線15Lから延びだす配線17A、17Bとソース線SLとが交差する場合について説明した。第4の実施の形態では、netBがソース線SLと交差する場合のノイズ対策について説明する。

0139

[ゲートドライバの配置]
図27を参照しながら、表示領域内でのゲートドライバ11の配置について説明する。図27は、表示領域内でのゲートドライバ11の配置を示す模式図である。なお、図27におけるアルファベットA〜C、F〜Jは、図4に示すTFT−A〜TFT−C、TFT−F〜TFT−Jに対応している。図27では、TFT−D及びTFT−Eの図示は省略している。

0140

隣り合う2つのゲート線GL(k)とゲート線GL(k−1)との間に、ゲートドライバ11(k)を構成する各素子が分散して配置されている。隣り合う2つのゲート線GL(k+2)とゲート線GL(k+1)との間に、ゲートドライバ11(k+2)を構成する各素子が分散して配置されている。

0141

ゲートドライバ11(k)を構成する各素子と、ゲートドライバ11(k+2)を構成する各素子とは、同じ列の画素PIXに配置されている。ゲートドライバ11(k)を構成するTFT−A〜TFT−Jは、配線15Lを介して、ゲートドライバ11(k+2)を構成するTFT−A〜TFT−Jと接続されている。

0142

図示はしていないが、隣り合う2つのゲート線GL(k−1)とゲート線GL(k−2)との間に、ゲートドライバ11(k−1)を構成する各素子が分散して配置されている。隣り合う2つのゲート線GL(k+1)とゲート線GL(k)との間に、ゲートドライバ11(k+1)を構成する各素子が分散して配置されている。

0143

図示はしていないが、ゲートドライバ11(k−1)を構成する各素子と、ゲートドライバ11(k+1)を構成する各素子とは、同じ列の画素PIXに配置されている。ゲートドライバ11(k−1)を構成するTFT−A〜TFT−Jは、配線15Lを介して、ゲートドライバ11(k+1)を構成するTFT−A〜TFT−Jと接続されている。

0144

ゲートドライバ11(k)、11(k+2)を構成する各素子と、ゲートドライバ11(k−1)、11(k+1)を構成する各素子とは、異なる列の画素PIXに配置されている。

0145

図27Aに示すように、ゲートドライバ11(k)のnetB(以下、netB(k)とする)は、ソース線SLと交差する。ゲートドライバ11(k+2)のnetB(以下、netB(k+2)とする)は、ソース線SLと交差する。つまり、本実施形態では、図28に示すように、netB(k)とソース線SLとの交点、及び、netB(k+2)とソース線SLとの交点に、寄生容量Cs−netBが形成されている。

0146

図示はしていないが、ゲートドライバ11(k−1)のnetB(以下、netB(k−1)とする)は、ソース線SLと交差する。ゲートドライバ11(k+1)のnetB(以下、netB(k+1)とする)は、ソース線SLと交差する。つまり、本実施形態では、netB(k−1)とソース線SLとの交点、及び、netB(k+1)とソース線SLとの交点に、寄生容量Cs−netBが形成されている。

0147

本実施形態において、netB(k)及びnetB(k+2)の電位は、図29に示すとおりである。そのため、このままでは、netB(k+2)及びnetB(k)と交差するソース線SLが伝送するデータ信号に対して、netB(k+2)とソース線SLとの交点に形成される寄生容量Cs−netBに起因するノイズと、netB(k)とソース線SLとの交点に形成される寄生容量Cs−netBに起因するノイズとが、互いに強めあうように作用する。同様に、netB(k+1)及びnetB(k−1)と交差するソース線SLが伝送するデータ信号に対して、netB(k+1)とソース線SLとの交点に形成される寄生容量Cs−netBに起因するノイズと、netB(k−1)とソース線SLとの交点に形成される寄生容量Cs−netBに起因するノイズとが、互いに強めあうように作用する。

0148

そこで、本実施形態では、図27Aに示すように、隣り合う2つのゲート線GL(k)、GL(k+1)の間、及び、隣り合う2つのゲート線GL(k−1)、GL(k−2)の間に、配線19Aを形成する。配線19Aは、クロック信号CKAを伝送する配線15Lから延びだす。配線19Aは、netB(k+2)及びnetB(k)が交差するソース線SLと交差する。これにより、図29において破線で囲んだ部分に示すように、1つの配線19Aに起因するノイズのみが、netB(k+2)及びnetB(k)と交差するソース線SLが伝送するデータ信号にのる。つまり、本実施形態では、netBとデータ線SLとが交差していても、データ線SLが伝送するデータ信号にノイズがのり難くなる。

0149

[第4の実施の形態の応用例]
本応用例では、図30Aに示すように、netB(1)とnetB(3)との間、netB(3)とnetB(5)との間、及び、netB(5)とnetB(7)との間に、配線19Aが形成されている。配線19Aは、クロック信号CKAを伝送する配線15Lから延び、データ信号を伝送するソース線SLと交差する。netB(1)と、netB(3)と、netB(5)と、netB(7)と、3つの配線19Aとにより、1つの配線群21Aが形成されている。

0150

本応用例では、図30Bに示すように、netB(2)とnetB(4)との間、netB(4)とnetB(6)との間、及び、netB(6)とnetB(8)との間に、配線19Bが形成されている。配線19Bは、クロック信号CKBを伝送する配線15Lから延び、データ信号を伝送するソース線SLと交差する。netB(1)と、netB(3)と、netB(5)と、netB(7)と、3つの配線19Bとにより、1つの配線群21Bが形成されている。

0151

なお、図30A及び図30Bにおいて、ソース線SLは同じものを示している。つまり、本応用例では、1つのソース線SLに対して、8つのnetB、3つの配線19A及び3つの配線19Bが交差している。

0152

図31は、netBの電位と、クロック信号CKA、CKBとの関係を示すタイミングチャートである。なお、図31上段には、配線群21AにおけるnetBの電位とクロック信号CKAとの関係を示している。図31下段には、配線群21BにおけるnetBの電位とクロック信号CKBとの関係を示している。

0153

図31に示すように、配線群21Aにおいては、表示期間のうち、時刻t1及び時刻t2において、netB(3)の電位が変化しない。そのため、時刻t1及び時刻t2においては、ノイズが相殺される。時刻t3及び時刻t4において、netB(5)の電位が変化しない。そのため、時刻t3及び時刻t4においては、ノイズが相殺される。時刻t5及び時刻t6において、netB(7)の電位が変化しない。そのため、時刻t5及び時刻t6においては、ノイズが相殺される。時刻t7及びt8においては、破線で囲んだ部分に示すように、netB(7)の電位変化に起因するノイズのみが、ソース線SLが伝送するデータ信号にのる。

0154

図31に示すように、配線群21Bにおいては、表示期間のうち、時刻t1において、netB(2)の電位が変化しない。そのため、時刻t1においては、ノイズが相殺される。時刻t2及び時刻t3において、netB(4)の電位が変化しない。そのため、時刻t2及び時刻t3においては、ノイズが相殺される。時刻t4及び時刻t5において、netB(6)の電位が変化しない。そのため、時刻t4及び時刻t5においては、ノイズが相殺される。時刻t6及びt7においては、netB(8)の電位が変化しない。そのため、ノイズが相殺される。時刻t8においては、破線で囲んだ部分に示すように、netB(8)の電位変化に起因するノイズのみが、ソース線SLが伝送するデータ信号にのる。

0155

したがって、本応用例においては、第4の実施の形態と同様に、netBとデータ線SLとが交差していても、データ線SLが伝送するデータ信号にノイズがのり難くなる。

0156

[第5の実施の形態]
第1の実施の形態では、クロック信号CKA、CKBを伝送する配線15Lから延びだす配線17A、17Bとソース線SLとが交差する場合について説明した。第5の実施の形態では、ソース線SLと配線15Lとの間に形成される寄生容量に起因するノイズの対策について説明する。

0157

図32は、配線15Lの配置例を示す模式図である。配線15Lは、隣り合う2つのソース線SLからの距離が略同じとなる位置に配置される。この場合、一方のソース線SLと配線15Lとの間に形成される寄生容量と、他方のソース線SLと配線15Lとの間に形成される寄生容量とを同じにすることができる。そのため、これらの寄生容量に起因するノイズを低減することができる。なお、ソース線SL及び配線15Lは、図33に示すように、屈曲していてもよい。

0158

[第6の実施の形態]
第1の実施の形態では、クロック信号CKA、CKBを伝送する配線15Lから延びだす配線17A、17Bとソース線SLとが交差する場合について説明した。第6の実施の形態では、クロック信号CKA、CKBを伝送する配線15Lと補助容量配線とが交差する場合について説明する。

0159

図34は、液晶の動作モードがVA方式である場合の画素の等価回路を示す。VA方式では、図34に示すように、補助容量配線70が形成されている。

0160

補助容量配線70は、画素電極72との間に、補助容量74を形成する。補助容量74は、画像を表示するときに、画素電極72の電位を所望の電位に維持するための電荷を蓄える。補助容量配線70には、補助容量74に電荷を蓄えるための電位が与えられる。

0161

補助容量配線70は、クロック信号CKAを伝送する配線15Lと、クロック信号CKBを伝送する配線15Lと交差する。クロック信号CKAを伝送する配線15Lと、補助容量配線70との交点には、寄生容量Csl−cl(A)が形成される。クロック信号CKBを伝送する配線15Lと、補助容量配線70との交点には、寄生容量Csl−cl(B)が形成される。

0162

本実施形態では、補助容量配線70について、以下の式(13)を満たすように、クロック信号CKAの振幅、つまり、クロック信号CKAを伝送する配線15Lにおける電位の変化量ΔV(A)と、クロック信号CKBの振幅、つまり、クロック信号CKBを伝送する配線15Bにおける電位の変化量ΔV(B)と、寄生容量Csl−cl(A)と、寄生容量Csl−cl(B)とを設定する。

0163

0164

本実施形態では、ΔV(A)と、ΔV(B)とは同じ大きさである。Csl−cl(A)と、Csl−cl(B)とは同じ大きさである。したがって、寄生容量Csl−cl(A)の数と寄生容量Csl−cl(B)の数、つまり、1つの補助容量配線70に対して、クロック信号CKAを伝送する配線15Lが交わる回数と、クロック信号CKBを伝送する配線15Lが交わる回数とを同じにすることにより、寄生容量Csl−cl(A)に起因するノイズと、寄生容量Csl−cl(B)に起因するノイズとが打ち消しあう。その結果、クロック信号CKAを伝送する配線15L及びクロック信号CKBを伝送する配線15Lと交差する補助容量配線70に印加される電位にノイズが重畳しにくくなる。

0165

ここで、補助容量配線70の電位は、補助容量74を介して、画素電極72の電位に影響を与える。そのため、補助容量配線70の電位にノイズが重畳しにくくなると、画素電極72の電位がノイズの影響を受け難くなる。つまり、液晶層に印加される電圧がノイズの影響を受け難くなる。

0166

[第7の実施の形態]
第1の実施の形態では、クロック信号CKA、CKBを伝送する配線15Lから延びだす配線17A、17Bとソース線SLとが交差する場合について説明した。第7の実施の形態では、クロック信号CKA、CKBを伝送する配線15Lとコモン配線とが交差する場合について説明する。

0167

図35は、液晶の動作モードがIPS方式又はFFS方式である場合の画素の等価回路を示す。これらの方式では、図35に示すように、コモン配線80が形成されている。

0168

コモン配線80は、アクティブマトリクス基板20aに形成されている。コモン配線80は、コモン電極と電気的に接続されている。コモン電極は、画素電極84との間で横電界を形成する。コモン配線80は、画素電極84との間に、画素容量86を形成する。画素容量86は、画像を表示するときに、画素電極84の電位を所望の電位に維持するための電荷を蓄える。コモン配線80には、画素容量86に電荷を蓄えるための電位が与えられる。

0169

コモン配線80は、クロック信号CKAを伝送する配線15Lと、クロック信号CKBを伝送する配線15Lと交差する。クロック信号CKAを伝送する配線15Lと、コモン配線80との交点には、寄生容量Cc−cl(A)が形成される。クロック信号CKBを伝送する配線15Lと、コモン配線80との交点には、寄生容量Cc−cl(B)が形成される。

0170

本実施形態では、コモン配線80について、以下の式(14)を満たすように、クロック信号CKAの振幅、つまり、クロック信号CKAを伝送する配線15Lにおける電位の変化量ΔV(A)と、クロック信号CKBの振幅、つまり、クロック信号CKBを伝送する配線15Bにおける電位の変化量ΔV(B)と、寄生容量Cc−cl(A)と、寄生容量Cc−cl(B)とを設定する。

0171

0172

本実施形態では、ΔV(A)と、ΔV(B)とは同じ大きさである。Cc−cl(A)と、Cc−cl(B)とは同じ大きさである。したがって、寄生容量Cc−cl(A)の数と寄生容量Cc−cl(B)の数、つまり、1つのコモン配線80に対して、クロック信号CKAを伝送する配線15Lが交わる回数と、クロック信号CKBを伝送する配線15Lが交わる回数とを同じにすることにより、寄生容量Cc−cl(A)に起因するノイズと、寄生容量Cc−cl(B)に起因するノイズとが打ち消しあう。その結果、クロック信号CKAを伝送する配線15L及びクロック信号CKBを伝送する配線15Lと交差するコモン配線80に印加される電位にノイズが重畳しにくくなる。

0173

ここで、コモン配線80の電位は、液晶層82及び画素容量86を介して、画素電極84の電位に影響を与える。そのため、コモン配線80の電位にノイズが重畳しにくくなると、画素電極84の電位がノイズの影響を受け難くなる。つまり、液晶層82に印加される電圧がノイズの影響を受け難くなる。

0174

[第7の実施の形態の応用例]
図35に示すように、コモン配線80は、アクティブマトリクス基板20aに形成され、画素電極84との間で画素容量86を形成する。そのため、コモン配線80は、透明な導電膜で形成される。

0175

ここで、図36Aに示すように、コモン配線80が透明な導電層80Aのみからなる場合、コモン配線80のシート抵抗が大きくなる。そのため、図36Bに示すように、電位の変動が局所的にとどまり、互いに逆位相のノイズを相殺できない場合がある。

0176

そこで、本応用例では、図37Aに示すように、コモン配線80は、透明な導電層80Aと、複数の金属配線80Bとを備える。導電層80Aは、例えば、インジウム酸化錫膜である。金属配線80Bは、導電層80Aに接して形成されている。金属配線80Bは、導電層80Aよりも高い導電率を有しており、例えば、アルミニウム等の金属からなる。金属配線80Bは、コモン配線80に沿って延びている。つまり、金属配線80Bは、導電層80Aに沿って延びている。複数の金属配線80Bは、導電層80Aの幅方向(コモン配線80の幅方向)に所定の間隔で並んでいる。

0177

本応用例では、コモン配線80のシート抵抗を下げることができる。その結果、コモン配線80において、電位の変動が局所的にとどまるのを回避して、互いに逆位相のノイズを相殺することができる。

0178

[第8の実施の形態]
図38及び図39を参照しながら、本発明の第8の実施の形態について説明する。クロック信号CKA及びクロック信号CKBを切り替えるときの波形は、図38に示すものであってもよい。このような波形は、例えば、図39に示す回路90によって実現される。

0179

回路90は、表示制御回路4(図3参照)内に配置される。回路90は、生成部92と、信号供給線941と、信号供給線942と、スイッチ94Aと、スイッチ94Bと、端子94Cと、端子94Dと、接続線98と、抵抗98Aと、スイッチ98Bと、制御部100とを含む。

0180

生成部92は、クロック信号CKA及びクロック信号CKBを生成する。生成部92には、信号供給線941及び信号供給線942が接続されている。

0181

信号供給線941には、端子94Cが接続されている。端子94Cは、クロック信号CKAを伝送する配線15Lに接続されている。信号供給線941には、スイッチ94Aが配置されている。スイッチ94Aは、クロック信号CKAを伝送する配線15Lと生成部92とが電気的に接続された状態と接続されていない状態とを切り替える。

0182

信号供給線942には、端子94Dが接続されている。端子94Dは、クロック信号CKBを伝送する配線15Lに接続されている。信号供給線942には、スイッチ94Bが配置されている。スイッチ94Bは、クロック信号CKBを伝送する配線15Lと生成部92とが電気的に接続された状態と接続されていない状態とを切り替える。

0183

接続線98は、信号供給線941と信号供給線942とを接続する。接続線98には、抵抗98Aと、スイッチ98Bとが配置されている。スイッチ98Bは、信号供給線941と信号供給線942とが電気的に接続された状態と接続されていない状態とを切り替える。

0184

制御部100は、スイッチ94A、スイッチ94B及びスイッチ98Bの動作を制御する。具体的には、以下のとおりである。

0185

クロック信号CKA及びクロック信号CKBの位相を切り替えるタイミングでは、クロック信号CKAを伝送する配線15L及びクロック信号CKBを伝送する配線15Lが生成部92と電気的に接続されていない状態にする。また、信号供給線941が信号供給線942と電気的に接続されている状態にする。

0186

クロック信号CKA及びクロック信号CKBの位相を切り替えるタイミング以外では、クロック信号CKAを伝送する配線15L及びクロック信号CKBを伝送する配線15Lが生成部92と電気的に接続されている状態にする。また、信号供給線941が信号供給線942と電気的に接続されていない状態にする。

0187

本実施の形態では、信号供給線941と信号供給線942との間で電荷を移動させることにより、クロック信号CKA及びクロック信号CKBの位相の切替を補助することができる。そのため、電力の消費を抑えることができる。

0188

以上、本発明の実施の形態を説明したが、上述した実施の形態は本発明を実施するための例示に過ぎない。よって、本発明は上述した実施の形態に限定されることなく、その趣旨を逸脱しない範囲内で上述した実施の形態を適宜変形、又は組み合わせて実施することが可能である。

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • セイコーエプソン株式会社の「 電気光学装置及び電子機器」が 公開されました。( 2019/05/30)

    【課題】高解像度で多階調の高品位な画像を低消費電力で表示でき、より高速で動作しより明るい表示が得られる電気光学装置を実現すること。【解決手段】電気光学装置10は、走査線42と、信号線43と、走査線42... 詳細

  • 住友化学株式会社の「 有機電子デバイスの製造方法及び有機電子デバイス」が 公開されました。( 2019/05/23)

    【課題】生産性が向上し、性能劣化を抑制できる有機電子デバイスの製造方法基板及び有機電子デバイスを提供する。【解決手段】一形態に係る有機電子デバイスの製造方法は、可撓性基板10に、第1方向に沿って設定さ... 詳細

  • シャープ株式会社の「 タッチパネル付き表示装置」が 公開されました。( 2019/05/23)

    【課題・解決手段】タッチパネル付き表示装置は、アクティブマトリクス基板1と、対向基板と、アクティブマトリクス基板1と対向基板との間に設けられた液晶層とを備え、アクティブマトリクス基板1側にタッチ面を有... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ