図面 (/)

技術 送信装置、受信装置、及び通信システム

出願人 ザインエレクトロニクス株式会社
発明者 秋田浩伸小沢誠一石曽根洋平三浦賢
出願日 2009年10月27日 (11年2ヶ月経過) 出願番号 2010-536739
公開日 2012年4月5日 (8年8ヶ月経過) 公開番号 WO2010-053021
状態 特許登録済
技術分野 通信制御
主要キーワード 変更通知信号 パラレル受信 高速シリアル信号 パラレル受信データ 差動信号対 リカバリクロック パラレルデータ信号 判断信号
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2012年4月5日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (5)

課題・解決手段

簡易な構成で、且つ変更後のビットレートの確認を確実に実行できる送信装置受信装置通信ステムを提供する。通信システム1では、送信装置2においてシリアルデータ信号Sdataのビットレートが変更される際に、クロック周期一定数倍の期間に亘って一定値とされたシリアルデータ信号Sdataを受信装置3へと送出する。そして、そのシリアルデータ信号Sdataを受信した受信装置3では、クロックの周期の一定数倍の期間に亘ってシリアルデータ信号Sdataが一定値であると判断された場合に、送信装置2からトレーニングデータTdataを受信して変更後のビットレートを確認する処理に移行する。

概要

背景

従来から、クロックデータリカバリCDR:Clock Data Recovery)技術が知られている。このCDR技術では、送信装置及び受信装置の間に単方向の高速シリアル信号線及び低速制御信号線が設けられたシステムにおいて、高速シリアル信号線によってクロックが埋め込まれたシリアルデータ信号を送信装置から送出し、受信装置においてシリアルデータ信号に基づいてデータ及びクロックの復元を行う。そして、復元したクロック(リカバリクロック)を再生し、データとクロックとのエッジ位相の比較を行い位相調整を行うことで、正確なデータを取得するものである。

ところで、送信装置から送出されるシリアルデータ信号のビットレートが変更された場合、受信装置において異常なクロックが再生され、誤ったデータが取得されることがある。このような問題を解消するために、受信装置では、送信装置から送信される変更後のビットレートを確認する処理を実施し、送信装置では、その処理の後に変更後のビットレートを含むシリアルデータ信号を受信装置へと送信する。

上記のような処理を実施するために、送信装置と受信装置との間では、ビットレートの変更通知等のコマンドを送受信する必要がある。そこで、例えば非特許文献1に記載のディスプレイポートでは、高速シリアル信号線及び双方向通信可能な低速の制御信号線を設けている。この引用文献1に記載のディスプレイポートでは、双方向通信の制御信号線により、ビットレート確認のためのコマンドの送受信が可能となっている。

概要

簡易な構成で、且つ変更後のビットレートの確認を確実に実行できる送信装置、受信装置、通信システムを提供する。通信システム1では、送信装置2においてシリアルデータ信号Sdataのビットレートが変更される際に、クロックの周期一定数倍の期間に亘って一定値とされたシリアルデータ信号Sdataを受信装置3へと送出する。そして、そのシリアルデータ信号Sdataを受信した受信装置3では、クロックの周期の一定数倍の期間に亘ってシリアルデータ信号Sdataが一定値であると判断された場合に、送信装置2からトレーニングデータTdataを受信して変更後のビットレートを確認する処理に移行する。

目的

本発明は、上記問題点を解消する為になされたものであり、簡易な構成で、且つ変更後のビットレートの確認を確実に実行できる送信装置、受信装置、通信システムを提供する

効果

実績

技術文献被引用数
0件
牽制数
1件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

クロックが埋め込まれたシリアルデータ信号受信装置送出する信号送信部と、前記信号送出部により送出されるべきシリアルデータ信号のビットレートが変更される際に、前記クロックの周期一定数倍の期間に亘って一定値とされたシリアルデータ信号を前記信号送信部により前記受信装置へと送出させるように、制御信号を前記信号送出部に出力する変更通知送信指示部と、前記変更通知送信指示部により前記制御信号が出力された後に、前記受信装置において変更後のビットレートを確認するためのトレーニングデータを生成し、このトレーニングデータを前記信号送信部により前記受信装置へ送出させるトレーニングデータ生成部と、を備えることを特徴とする送信装置

請求項2

前記受信装置から前記変更後のビットレートを確認するための前記トレーニングデータを要求する旨を示すトレーニング開始要求信号を前記受信装置から受信して入力するトレーニング開始判断部を更に備え、前記トレーニングデータ生成部は、前記トレーニング開始要求信号を前記受信装置から前記トレーニング開始判断部により受信した場合に、前記トレーニングデータを前記信号送信部により前記受信装置に送出させることを特徴とする請求項1記載の送信装置。

請求項3

前記信号送信部は、前記変更後のビットレートの確認が完了した旨を示すトレーニング完了信号を前記受信装置から前記トレーニング開始判断部により受信した場合に、前記変更後のビットレートのシリアルデータ信号を前記受信装置へ送出することを特徴とする請求項2記載の送信装置。

請求項4

パラレルデータ信号を入力し、このパラレルデータ信号のビットレートに変化があるか否かを判断して、前記パラレルデータ信号のビットレートが変化したと判断した場合にビットレート変化情報を前記変更通知送信指示部に出力するビットレート判断部を更に備え、前記変更通知送信指示部は、前記ビットレート判断部から前記ビットレート変化情報を受け取った場合に、前記制御信号を前記信号送出部に出力することを特徴とする請求項1〜3のいずれか一項記載の送信装置。

請求項5

前記ビットレート判断部は、位相同期回路PLL)によって構成されていることを特徴とする請求項4記載の送信装置。

請求項6

前記位相同期回路のロック信号を前記ビットレート変化情報として用いることを特徴とする請求項5記載の送信装置。

請求項7

クロックが埋め込まれたシリアルデータ信号を送信装置から受信する信号受信部と、前記信号受信部により受信された前記シリアルデータ信号が、前記クロックの周期の一定数倍の期間に亘って一定値であるか否かを判断する受信信号一定値判断部と、前記受信信号一定値判断部によって前記シリアルデータ信号が一定値であると判断された場合に、前記送信装置から変更後のビットレートを確認するためのトレーニングデータを受信して前記変更後のビットレートを確認するクロックリカバリ部と、を備えることを特徴とする受信装置。

請求項8

前記シリアルデータ信号が前記クロックの周期の一定数倍の期間に亘って一定値であると前記受信信号一定値判断部により判断された場合に、前記変更後のビットレートを確認するためのトレーニングデータを要求するトレーニング開始要求信号を送出して、前記トレーニングデータを前記送信装置に要求するトレーニング開始信号要求部を更に備えることを特徴とする請求項7記載の受信装置。

請求項9

前記前記トレーニング開始信号要求部は、前記クロックリカバリ部から出力された前記変更後のビットレートの確認が完了した旨を示す完了通知信号を入力し、この完了通知信号に応じてトレーニング完了信号を前記送信装置に送出して、前記変更後のビットレートの確認の完了を前記送信装置に通知することを特徴とする請求項8記載の受信装置。

請求項10

請求項1に記載の送信装置と、請求項7に記載の受信装置と、を備えることを特徴とする通信ステム

請求項11

請求項2に記載の送信装置と、請求項8に記載の受信装置と、を備えることを特徴とする通信システム。

請求項12

請求項3に記載の送信装置と、請求項9に記載の受信装置と、を備えることを特徴とする通信システム。

技術分野

0001

本発明は、送信装置受信装置、及びそれらを備える通信ステムに関するものである。

背景技術

0002

従来から、クロックデータリカバリCDR:Clock Data Recovery)技術が知られている。このCDR技術では、送信装置及び受信装置の間に単方向の高速シリアル信号線及び低速制御信号線が設けられたシステムにおいて、高速シリアル信号線によってクロックが埋め込まれたシリアルデータ信号を送信装置から送出し、受信装置においてシリアルデータ信号に基づいてデータ及びクロックの復元を行う。そして、復元したクロック(リカバリクロック)を再生し、データとクロックとのエッジ位相の比較を行い位相調整を行うことで、正確なデータを取得するものである。

0003

ところで、送信装置から送出されるシリアルデータ信号のビットレートが変更された場合、受信装置において異常なクロックが再生され、誤ったデータが取得されることがある。このような問題を解消するために、受信装置では、送信装置から送信される変更後のビットレートを確認する処理を実施し、送信装置では、その処理の後に変更後のビットレートを含むシリアルデータ信号を受信装置へと送信する。

0004

上記のような処理を実施するために、送信装置と受信装置との間では、ビットレートの変更通知等のコマンドを送受信する必要がある。そこで、例えば非特許文献1に記載のディスプレイポートでは、高速シリアル信号線及び双方向通信可能な低速の制御信号線を設けている。この引用文献1に記載のディスプレイポートでは、双方向通信の制御信号線により、ビットレート確認のためのコマンドの送受信が可能となっている。

先行技術

0005

VESA DisplayPort Standard”、図1−1、図3−10、[online]、平成20年1月11日、Video Electronics StandardsAssociation、[平成20年11月4日検索]、インターネット<URL:https://fs16.formsite.com./VESA/form608559305/secure_index.html>

発明が解決しようとする課題

0006

しかしながら、上記従来の技術では、双方向通信を可能とするためのコントロール回路を必要とし、回路規模が増大すると共に、送信装置及び受信装置から送信された信号(コマンド)が伝送線路上で衝突しないような複雑なプロトコルを設定しなければならないといった問題がある。これに対し、送信装置から受信装置、及び受信装置から送信装置といった方向の2本の制御信号線を別々に設ける構成を採用したものがあるが、制御信号線の増加は、コスト及び電力増加に繋がるため好ましくない。

0007

本発明は、上記問題点を解消する為になされたものであり、簡易な構成で、且つ変更後のビットレートの確認を確実に実行できる送信装置、受信装置、通信システムを提供することを目的とする。

課題を解決するための手段

0008

本発明の通信システムは、以下の送信装置と受信装置とを備えることを特徴とする。すなわち、本発明の送信装置は、クロックが埋め込まれたシリアルデータ信号を受信装置へ送出する信号送信部と、信号送出部により送出されるべきシリアルデータ信号のビットレートが変更される際に、クロックの周期一定数倍の期間に亘って一定値とされたシリアルデータ信号を信号送信部により受信装置へと送出させるように、制御信号を信号送出部に出力する変更通知送信指示部と、変更通知送信指示部により制御信号が出力された後に、受信装置において変更後のビットレートを確認するためのトレーニングデータを生成し、このトレーニングデータを信号送信部により受信装置へ送出させるトレーニングデータ生成部と、を備えることを特徴とする。

0009

また、本発明の受信装置は、クロックが埋め込まれたシリアルデータ信号を送信装置から受信する信号受信部と、信号受信部により受信されたシリアルデータ信号が、クロックの周期の一定数倍の期間に亘って一定値であるか否かを判断する受信信号一定値判断部と、受信信号一定値判断部によってシリアルデータ信号が一定値であると判断された場合に、送信装置から変更後のビットレートを確認するためのトレーニングデータを受信して変更後のビットレートを確認するクロックリカバリ部と、を備えることを特徴とする。

0010

上記の送信装置及び受信装置を備える通信システムでは、送信装置においてシリアルデータ信号のビットレートが変更される際に、クロックの周期の一定数倍の期間に亘って一定値とされたシリアルデータ信号を受信装置へと送出する。そして、そのシリアルデータ信号を受信した受信装置では、クロックの周期の一定数倍の期間に亘ってシリアルデータ信号が一定値であると判断された場合に、送信装置からトレーニングデータを受信して変更後のビットレートを確認する処理に移行する。従って、受信装置では、送信装置からビットレートが変更される旨の信号を受信しなくとも、シリアルデータ信号を受信することでビットレートの変更を認識し、変更後のビットレートを確認する処理に移行することができる。そのため、制御信号線を増やしたり、双方向通信可能にしなくとも、従来の簡易な構成によって変更後のビットレートの確認を確実に実行できる。

0011

また、本発明の通信システムは、以下の送信装置と受信装置とを備えることを特徴とする。すなわち、本発明の送信装置は、受信装置から変更後のビットレートを確認するためのトレーニングデータを要求する旨を示すトレーニング開始要求信号を受信装置から受信して入力するトレーニング開始判断部を更に備え、トレーニングデータ生成部は、トレーニング開始要求信号を受信装置からトレーニング開始判断部により受信した場合に、トレーニングデータを信号送信部により受信装置に送出させることを特徴とする。

0012

また、本発明の受信装置は、シリアルデータ信号がクロックの周期の一定数倍の期間に亘って一定値であると受信信号一定値判断部により判断された場合に、変更後のビットレートを確認するためのトレーニングデータを要求するトレーニング開始要求信号を送出して、トレーニングデータを送信装置に要求するトレーニング開始信号要求部を更に備えることを特徴とする。

0013

上記の送信装置及び受信装置を備える通信システムでは、受信装置がシリアルデータ信号が一定値であると判断、すなわちビットレートの変更を確認した上で、トレーニング開始要求信号を送信装置に送出し、送信装置がそのトレーニング開始要求信号を受信してトレーニングデータを受信装置に送出する。これにより、受信装置においてビットレートの変更が確実に認識された後、送信装置がトレーニングデータを受信装置に送出することになる。従って、受信装置がビットレートの変更を認識する前に、送信装置が誤ってトレーニングデータや変更された後のビットレートのデータを送出することを防止できる。

0014

また、本発明の通信システムは、以下の送信装置と受信装置とを備えることを特徴とする。すなわち、本発明の送信装置に含まれる信号送信部は、変更後のビットレートの確認が完了した旨を示すトレーニング完了信号を受信装置からトレーニング開始判断部により受信した場合に、変更後のビットレートのシリアルデータ信号を受信装置へ送出することを特徴とする。

0015

また、本発明の受信装置に含まれるトレーニング開始信号要求部は、クロックリカバリ部から出力された変更後のビットレートの確認が完了した旨を示す完了通知信号を入力し、この完了通知信号に応じてトレーニング完了信号を送信装置に送出して、変更後のビットレートの確認の完了を送信装置に通知することを特徴とする。

0016

上記の送信装置及び受信装置を備える通信システムでは、受信装置がビットレートの確認の完了を示すトレーニング完了信号を送信装置に送出し、送信装置がそのトレーニング完了信号を受信した後に、変更後のビットレートのシリアルデータ信号を送出することになる。従って、ビットレートの確認の完了前に、送信装置が誤って変更後のビットレートのシリアルデータ信号を受信装置に送出することを防止できる。

0017

また、本発明の送信装置は、パラレルデータ信号を入力し、このパラレルデータ信号のビットレートに変化があるか否かを判断して、パラレルデータ信号のビットレートが変化したと判断した場合にビットレート変化情報を変更通知送信指示部に出力するビットレート判断部を更に備え、変更通知送信指示部は、ビットレート判断部からビットレート変化情報を受け取った場合に、制御信号を信号送出部に出力することを特徴とする。

0018

また、本発明の送信装置においては、ビットレート判断部を位相同期回路PLL)によって構成することができる。この場合、位相同期回路のロック信号をビットレート変化情報として用いることが好ましい。

発明の効果

0019

本発明によれば、簡易な構成で、且つ変更後のビットレートの確認を確実に実行できる。

図面の簡単な説明

0020

図1は、本実施形態に係る通信システムの構成図である。
図2は、データ及びクロックの復元の一例を示すタイミングチャートである。
図3は、通信システムの処理を示すシーケンス図である。
図4は、変形例に係る信号線の構成を示す図である。

実施例

0021

以下、添付図面を参照して、本発明を実施するための最良の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。

0022

図1は、本実施形態に係る通信システムの構成図である。この図に示される通信システム1は、送信装置2と、受信装置3を備える。送信装置2及び受信装置3は、高速シリアル信号線R1及びこの高速シリアル信号線R1よりも低速の制御信号線R2によって接続されている。なお、高速シリアル信号線R1は、送信装置2から送出される信号を受信装置3へ伝送する信号線である。また、低速の制御信号線R2は、受信装置3から送出される信号を送信装置2へ伝送する信号線である。

0023

送信装置2は、ビットレート判断部21と、変更通知信号指示部22と、トレーニング開始判断部23と、トレーニングデータ生成部24と、信号送信部25とを備えている。送信装置2は、受信装置3に例えば画像(映像)データを送信する装置である。

0024

ビットレート判断部21は、送信装置2に入力されたパラレルデータ信号Pdataを入力し、このパラレルデータ信号Pdataのビットレートを判断して、そのビットレートに関するビットレート情報Sclockを信号送信部25に出力する。また、ビットレート判断部21は、パラレルデータ信号Pdataのビットレートに変化があるか否かを判断し、パラレルデータ信号Pdataのビットレートが変化したと判断した場合には、ビットレート変化情報Schangeを変更通知信号指示部22に出力する。なお、パラレルデータ信号Pdataは、複数本の信号線によって構成される信号線(パラレルバス)によって送信装置2に入力されており、1本の信号線において送信されるデータは、1クロックあたり1bitに限定されず、1クロックあたり複数bitであってもよい。

0025

変更通知信号指示部22は、ビットレート判断部21から出力されたビットレート変化情報Schangeを入力し、受信装置3に送出されるシリアルデータ信号Sdataをクロックの周期の一定倍数に亘って一定値とするように制御する制御信号Snotiを信号送信部25に出力する。

0026

トレーニング開始判断部23は、受信装置3から制御信号線R2を介して送出されたトレーニング開始要求信号Treqを受信して入力し、このトレーニング開始要求信号Treqに従ってトレーニング開始であると判断し、トレーニング開始信号Tstartをトレーニングデータ生成部24に出力する。また、トレーニング開始判断部23は、受信装置3から制御信号線R2を介して送出されたトレーニング完了信号RTendを受信して入力し、このトレーニング完了信号RTendをトレーニングデータ生成部24を介して信号送信部25に出力する。なお、トレーニングについては後述する。

0027

トレーニングデータ生成部24は、トレーニング開始判断部23から出力されたトレーニング開始信号Tstartを入力し、このトレーニング開始信号Tstartに応じてトレーニング用のトレーニングデータTdataを信号送信部25に出力する。トレーニング用のトレーニングデータTdataは、より詳細にはビットレートに対応する信号であり、例えば「1」と「0」とが「1010・・・」のように連続するデータ(トレーニングパターン)である。

0028

信号送信部25は、送信装置2に入力されたパラレルデータ信号Pdataを入力し、ビットレート判断部21から出力されたビットレート情報Sclockに従ってパラレルデータ信号Pdataをシリアルデータ信号Sdataに変換して高速シリアル信号線R1を介して受信装置3に送出する。また、信号送信部25は、変更通知信号指示部22から出力された制御信号Snotiを入力し、この制御信号Snotiに従ってクロックの周期の一定倍数の期間に亘って一定値とするシリアルデータ信号Sdataを生成して、高速シリアル信号線R1を介して受信装置3に送出する。具体的に、信号送信部25は、クロックの周期の一定数倍に亘って例えばローレベルとなるように、シリアルデータ信号Sdataを設定する。一定数倍の期間は、構成されるシステムによって適宜設定され、例えばシリアルデータ信号のローレベルの最大期間がクロックの6周期に設定されている場合には、その6周期の数倍程度に設定される。

0029

また、信号送信部25は、トレーニングデータ生成部24から出力されたトレーニングデータTdataを入力することでシリアルデータ信号Sdataの送出を停止し、トレーニングデータTdataを高速シリアル信号線R1を介して受信装置3に送出する。また、信号送信部25は、トレーニング開始判断部23から出力されたトレーニング完了信号RTendをトレーニングデータ生成部24を介して入力すると、トレーニングデータTdataの送出を停止し、シリアルデータ信号Sdataの送出を再開する。

0030

受信装置3は、信号受信部31と、受信信号一定値判断部32と、クロックリカバリ部33と、トレーニング開始信号要求部34とを含んで構成されている。受信部3は、送信部2から画像データを受信して画像データを出力する。受信部3は、例えばLCD(Liquid Crystal Display)パネルの一部を構成している。

0031

信号受信部31は、送信装置2から高速シリアル信号線R1を介して送出されたシリアルデータ信号Sdataを受信して入力し、このシリアルデータ信号Sdataからクロックリカバリ部33から出力されるリカバリクロックRclock(後述)に基づいてデータを取得してパラレル受信データRPdataを生成する。具体的に、信号受信部31は、リカバリクロックRclockが示すクロックを用いてシリアルデータ信号Sdataから正確なデータを取得し、この取得したデータ及びクロックをパラレル受信データRPdataとして生成する。このパラレル受信データRPdataは、例えば画像データとしてLCDの表示部に出力される。また、信号受信部31は、入力したシリアルデータ信号Sdataを判断信号Rsignalとして受信信号一定値判断部32に出力する。

0032

受信信号一定値判断部32は、信号受信部31から出力された判断信号Rsignalを入力し、この判断信号Rsignalに基づいてクロックの周期の一定数倍の期間に亘ってシリアルデータ信号Sdataが一定値であるかどうかを判断する。受信信号一定値判断部32は、シリアルデータ信号Sdataが一定値であると判断した場合は、トレーニング開始信号RTstartをクロックリカバリ部33及トレーニング開始信号要求部34に出力する。

0033

クロックリカバリ部33は、送信装置2から高速シリアル信号線R1を介して送出されたクロックが埋め込まれたシリアルデータ信号Sdataを受信して入力し、この入力されたシリアルデータ信号SdataからリカバリクロックRclockを復元して再生する。具体的には、図2を参照しながら説明する。図2は、データ及びクロックの復元の一例を示すタイミングチャートである。同図に示すように、クロックリカバリ部34は、復元されたリカバリクロックのエッジ(図示矢印部分)とデータのエッジとの位相比較を行うことで、位相の調整を行い、データのビットレートと同じクロックの周波数を再生する。リカバリクロックRclockは、信号受信部31においてシリアルデータ信号Sdataからパラレル受信信号RPdataを生成するためサンプリングクロックとして用いられる。

0034

また、クロックリカバリ部33は、受信信号一定値判断部32からトレーニング開始信号RTstartが出力された場合には、そのトレーニング開始信号RTstartを入力し、トレーニングモード切り換わる。そして、クロックリカバリ部33は、送信装置2から高速シリアル信号線R1を介して送出されたトレーニングデータTdataを受信して入力し、このトレーニングデータTdataに基づいてトレーニングを実施する。トレーニングは、トレーニングデータTdataに表されるトレーニングパターン(例えば、「1010…」)を認識することにより、変更後のビットレートのシリアルデータ信号Sdataに対応するための学習である。クロックリカバリ部33は、トレーニングが完了すると、トレーニング開始信号要求部34にトレーニングが完了した旨を示す完了通知信号Tendを出力する。

0035

トレーニング開始信号要求部34は、受信信号一定値判断部32から出力されたトレーニング開始信号RTstartを入力し、このトレーニング開始信号RTstartに応じてトレーニング開始要求信号Treqを制御信号線R2を介して送信装置2に送出する。また、トレーニング開始信号要求部34は、クロックリカバリ部33から出力された完了通知信号Tendを入力し、この完了通知信号Tendに応じてトレーニング完了信号RTendを制御信号線R2を介して送信装置2に送出する。

0036

続いて、上記のような構成を有する送信装置2及び受信装置3を含む通信システム1の処理について説明する。図3は、通信システムの処理を示すシーケンス図である。

0037

図3において、まず送信装置2の信号送出部25により送出されるべきシリアルデータ信号Sdataのビットレートの変更がビットレート判断部21により検出される(S01)。そして、ビットレートが変更される際、クロックの周期の一定数倍の期間に亘って一定値とされたシリアルデータ信号Sdataが信号送信部25により受信装置3へと送出させる(S02)。

0038

続いて、受信装置3の信号受信部31によりシリアルデータ信号Sdataが受信され、受信されたシリアルデータ信号Sdataに基づいて、クロックの周期の一定数倍の期間に亘ってシリアルデータ信号Sdataが一定値であるか否かが受信信号一定値判断部32により判断される(S03)。

0039

シリアルデータ信号Sdataが一定値であると判断されると、変更後のビットレートを確認するためのトレーニングデータTdataを要求するレーニング開始要求信号Treqを、トレーニング開始信号要求部34により送信装置2に送出させる(S04)。

0040

受信装置3から送出されたレーニング開始要求信号Treqは、送信装置2のトレーニング開始判断部23より受信され(S05)、このレーニング開始要求信号Treqに応じてレーニングデータTdataが信号送信部25により受信装置3に送出される(S06)。続いて、送信装置2から送出されたレーニングデータTdataは、受信装置3のクロックリカバリ部33により受信され、ビットレートの確認が実施される(S07)。そして、クロックリカバリ部33によるトレーニングが完了した後に、トレーニング完了信号RTendがトレーニング開始信号要求部34により送信装置2に送出される(S08)。

0041

以上、本実施形態に係る送信装置2及び受信装置3を含む通信システム1では、送信装置2においてシリアルデータ信号Sdataのビットレートが変更される際に、クロックの周期の一定数倍の期間に亘って一定値とされたシリアルデータ信号Sdataを受信装置3へと送出する。そして、そのシリアルデータ信号Sdataを受信した受信装置3では、クロックの周期の一定数倍の期間に亘ってシリアルデータ信号Sdataが一定値であると判断された場合に、送信装置2からトレーニングデータTdataを受信して変更後のビットレートを確認する処理に移行する。従って、受信装置3では、送信装置2からビットレートが変更される旨の信号を別経路で受信しなくとも、シリアルデータ信号Sdataを受信することでビットレートの変更を認識し、変更後のビットレートを確認する処理に移行することができる。そのため、制御信号線を増やしたり、双方向通信可能にしなくとも、従来の簡易な構成によって変更後のビットレートの確認を確実に実行できる。

0042

また、受信装置3がシリアルデータ信号Sdataが一定値、すなわちビットレートの変更を確認した上で、トレーニング開始要求信号Treqを送信装置2に送出し、送信装置2がそのトレーニング開始要求信号Treqを受信してトレーニングデータTdataを受信装置3に送信する。これにより、受信装置3においてビットレートの変更が確実に認識された後、送信装置2がトレーニングデータTdataを受信装置3に送出することになる。従って、受信装置3がビットレートの変更を認識する前に、送信装置2が誤ってトレーニングデータTdataを送出することを防止できる。

0043

また、受信装置3がビットレートの確認の完了を示すトレーニング完了信号RTendを送信装置2に送出し、送信装置2がそのトレーニング完了信号RTendを受信した後に、変更後のビットレートを含むシリアルデータ信号Sdataを送出することになる。従って、ビットレートの確認の完了前に、送信装置2が誤って変更後のビットレートのシリアルデータ信号Sdataを受信装置3に送出することを防止できる。

0044

なお、本発明は上記実施形態に限定されるものではない。例えば、上記実施形態では、ビットレート判断部21によってビットレート変化を検出してビットレートの変更を判断しているが、送信装置2は、ビットレートが変更される旨の通知を受けることで、ビットレートの変更を検出してもよい。

0045

また、上記実施形態において、ビットレート判断部21がPLL(Phase Locked Loop:位相同期回路)によって構成されてもよい。この場合には、PLLのロック判定機能を用いることにより、PLLのロック信号をビットレート変化情報として用いることができる。PLLでは、入力されるパラレルデータ信号Pdataのビットレートが変更された場合に、アンロック状態となる。PLLにおけるアンロック状態の検出は公知のものであり、詳細な説明を省略するが、例えば以下の通りである。PLLにおける位相比較器(PD:Phase Detector)では、入力したパラレルデータ信号Pdataに埋め込まれたクロックとVCO(Voltage Controlled Oscillator:電圧制御発振器)から出力されるクロックとの位相を比較し、例えばパラレルデータ信号Pdataに埋め込まれたクロックにおいてハイレベルまたはローレベルの状態が続いた場合やVCOから出力されたクロックのみが入力された場合には、アンロック状態を検出してデータレートが変更されたと判断する。そして、位相比較器は、パラレルデータ信号Pdataのビットレートが変化したと判断した(アンロック状態を検出した)場合には、変更通知信号指示部22にビットレート変化情報Schangeを出力する。

0046

また、送信装置2が送信する一定値のシリアルデータSdataとして、通常データ送信状態である、0や1の状態以外にも、差動信号対が同じ電位である状態や、両方ともハイインピーダンスの状態、コモンボルテージが大きく異なる状態でも、受信装置3において、解像度変更されたと認識されるので、本発明の実施例として適用する事ができる。さらに、一定値のシリアルデータSdataを一定期間送信すれば、受信装置3が確実にRTstartを出力する事がわかっている場合は、送信装置2は一定値のシリアルデータSdataを一定期間送信した後、Treqを受けるより前にTdataを出力してもよい。

0047

また、上記実施形態では、送信装置2及び受信装置3を高速シリアル信号線R1及び低速の制御信号線R2によって接続しているが、例えば図4に示すような構成としてもよい。図4に示す信号線R3は、2つの容量C1及び容量C2が第1信号線R4上に直列に接続されている。そして、その第1信号線L4の容量C1と容量C2との間に、送信装置2に接続される第2信号線R5及び受信装置3に接続される第2信号線R6のそれぞれの一端が接続されている。第2信号線R5上には、インダクタL1が直列に接続されている。また、第2信号線R6上には、インダクタL2が直列に接続されている。このような構成とすることにより、1本の信号線R3において、送信装置3から受信装置4へとシリアルデータ信号Sdataを送信できると共に、受信装置3から送信装置2へと制御信号等を送信できる。なお、インダクタL1,L2に代えて、抵抗素子を接続してもよい。

0048

また、上記実施形態では、有線通信としているが、無線通信にも適用することができる。

0049

1…通信システム、2…送信装置、3…受信装置、21…ビットレート判断部、22…変更通知信号指示部(変更通知送信指示部)、23…トレーニング開始判断部、24…トレーニングデータ生成部、25…信号送信部、31…信号受信部、32…受信信号一定値判断部、33…クロックリカバリ部、34…トレーニング開始信号要求部、Sdata…シリアルデータ信号、Snoti…制御信号、Tdata…トレーニングデータ、Treq…トレーニング開始要求信号、Tend…完了通知信号、RTend…トレーニング完了信号。

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い技術

関連性が強い 技術一覧

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ