図面 (/)

技術 機能デバイス及びその製造方法

出願人 国立大学法人東北大学
発明者 田中秀治江刺正喜
出願日 2009年7月9日 (11年7ヶ月経過) 出願番号 2010-519822
公開日 2012年1月5日 (9年1ヶ月経過) 公開番号 WO2010-005062
状態 不明
技術分野
  • -
主要キーワード 絶縁層付き基板 融合デバイス スイッチ構造体 スイッチ用電極 紫外線剥離型 LSIウェハ 所定配線 静電駆動用
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2012年1月5日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (20)

課題・解決手段

機能デバイス1は、多層配線層3を表面に有し、かつ多層配線層3の最上層11aに接続用電極4aを有する集積回路基板5と、接続用電極7を有するマイクロマシン6と、集積回路基板5上で隔離してマイクロマシン6を支持する接続部8と、を備えて構成されており、接続部8が柱状の金属でなり、接続部8が集積回路基板5の接続用電極4aとマイクロマシン6の接続用電極7とを電気的に接続している。

概要

背景

従来、集積回路(LSI)上にMEMS(Micro Electro Mechanical System)と称されるマイクロマシン直接形成する方法として、LSIの表面に形成した多結晶シリコン(Si)を形成し、この多結晶Siを加工してMEMSを作製するという加工方法が知られている。この方法では、多結晶Siの応力緩和するために、高温での熱処理、例えば1100℃で30分間の熱処理が必要である。したがって、この手法は、このような熱処理に耐えるデザインルールの大きいLSI、例えばデザインルール3μmのLSIにしか利用できない。また、この手法では、LSIの横にMEMSを形成できるだけであり、LSIの直上にはMEMSを形成することはできない。

多結晶Siをシリコンゲルマニウム(Ge)からなる多結晶SiGeに変えれば、多結晶SiGeは約400℃で堆積でき、その応力はSiとGeの組成比で制御できるので、高温処理が不要になる。また、表面マイクロマシニング犠牲層として、H2O2によって選択的に除去できるGeを利用すれば、LSIの多層配線層の上にMEMSを形成できる。しかし、多結晶SiGeの組成制御を精密に行う必要があり、しかも多結晶SiGeの組成結晶成長に合わせて膜厚方向に変化させる必要もあるので、非常に高度な製造技術を必要とする。

絶縁膜上にシリコン結晶を形成した所謂SOI(Silicon On Insulator)ウェハを用いる方法も知られている。この方法では、SOIウェハ表面の単結晶SiをMEMSの構造材料に用いる。単結晶Siは機械的特性に優れる理想的なMEMS材料である。しかし、SOIウェハ表面の一部をLSIに、その他の部分をMEMSに利用するので、LSIの直上ではなく、LSIの横にしかMEMSを形成できない。したがって、小形化限界がある上、特に最先端LSIを用いるとコストが高くなるという問題がある。

MEMSの構造材料としてスパッタ堆積やめっきによる金属を用いると、表面マイクロマシニングによって最先端LSIの直上にMEMSを形成することができる。しかし、金属は多結晶Si又は単結晶Siと比べて機械的特性に劣り、共振駆動アナログ的制御を必要とするMEMSには適さない。

これらに対して、単結晶Si層LSIウェハ上に貼り付け、この単結晶Si層を材料にしてMEMSをLSIの直上に形成する方法が知られている(非特許文献1参照)。
図29は、非特許文献1で報告されたLSIウェハ上に貼り付けた単結晶Si層上にMEMSを形成する方法を模式的に示す断面図である。
図29(A)に示すように、LSIウェハ101の表面をSiО2層又はスピンオングラス102で覆い、平坦化した後、SOIウェハ105を低温直接接合する(図29(B)参照)。SOIウェハ105は、Siハンドル層105aとSiO2等からなる絶縁層105bと単結晶SiからなるSiデバイス層105cとから構成されている。
次に、SOIウェハ105のSiハンドル層105aと絶縁層105bとを除去して、LSIウェハ101上にSiデバイス層105cが貼り付けられたLSIウェハ101を得る(図29(C)参照)。
得られたSiデバイス層105cをエッチング等で加工し、MEMSを形成する(図29(D)参照)。
MEMSを形成後、金属層107でMEMSとLSIウェハ101との接続箇所電気的に接続する(図29(E)参照)。
最後にSiデバイス層105cの下面側のSiO2層又はスピンオングラス102を犠牲層として除去し、MEMSを可動にする(図29(E)参照)。この方法を用いれば、デザインルールの小さいLSIウェハ101の直上に理想的な材料である単結晶SiからなるMEMSを形成することができる。

以上に述べた公知技術は、LSIウェハにSiを材料とするMEMSを集積化するためのものであった。これらに対して、発光ダイオードLEDアレイプリンタヘッドとして用いるための「エピフィルムボンディング」という製造技術が知られている(非特許文献2参照)。
図30は、非特許文献2で報告されたエピフィルムボンディング方法を模式的に示す断面図である。
先ず、図30(A)に示すように、GaAsからなるウェハ上にAlGaAs薄膜エピタキシャル成長させ、AlGaAs薄膜をパターニングしたAlGaAs薄膜付きGaAs基板112を、ICを部分的に形成したSiウェハ114のICがない部分に低温で直接接合する。
次に、図30(B)に示すように、AlGaAs薄膜付きGaAs基板112からGaAs基板を除去し、Siウェハ114上にAlGaAs薄膜の小片を残し、これらを発光ダイオード(Light Emitting Diode、以下、LEDと称する。)112aとして用いる。最後に、図30(C)に示すように、LED112aとSiウェハ114の電極116とを金属配線118で接続し、ドライバICを集積化したLEDアレイプリンタヘッドを作製することができる。

概要

機能デバイス1は、多層配線層3を表面に有し、かつ多層配線層3の最上層11aに接続用電極4aを有する集積回路基板5と、接続用電極7を有するマイクロマシン6と、集積回路基板5上で隔離してマイクロマシン6を支持する接続部8と、を備えて構成されており、接続部8が柱状の金属でなり、接続部8が集積回路基板5の接続用電極4aとマイクロマシン6の接続用電極7とを電気的に接続している。

目的

本発明は、上記課題に鑑み、最先端の微細加工寸法で製造される集積回路基板とこの集積回路基板に搭載されるマイクロマシンとからなる機能デバイスを提供する

効果

実績

技術文献被引用数
- 件
牽制数
- 件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

該当するデータがありません

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

多層配線層を表面に有し、かつ該多層配線層の最上層接続用電極を有する集積回路基板と、接続用電極を有するマイクロマシンと、上記集積回路基板上で隔離して上記マイクロマシンを支持する接続部と、を備える、機能デバイス

請求項2

前記接続部が柱状の金属でなり、該接続部が前記集積回路基板の接続用電極と前記マイクロマシンの接続用電極とを電気的に接続している、請求の範囲1に記載の機能デバイス。

請求項3

前記マイクロマシンの素材が、単結晶シリコンを含む、請求の範囲1又は2に記載の機能デバイス。

請求項4

前記マイクロマシンの素材が、絶縁体からなる層を含む、請求の範囲1又は2に記載の機能デバイス。

請求項5

前記マイクロマシンの素材が、圧電材料を含む、請求の範囲1又は2に記載の機能デバイス。

請求項6

前記マイクロマシンの素材が、Si単結晶圧電結晶圧電材料薄膜ダイヤモンド層及び絶縁膜層の何れかの組合せからなる、請求の範囲1又は2に記載の機能デバイス。

請求項7

前記マイクロマシンが、表面弾性波素子又はバルク弾性波素子である、請求の範囲1又は2に記載の機能デバイス。

請求項8

前記表面弾性波素子又はバルク弾性波素子が、圧電結晶、圧電材料薄膜及びダイヤモンドとの何れかの組み合わせからなる、請求の範囲7に記載の機能デバイス。

請求項9

多層配線層を表面に有しかつ該多層配線層の最上層に接続用電極を有する集積回路基板と、接続用電極を有するマイクロマシンと、上記集積回路基板上で隔離して上記マイクロマシンを支持する接続部と、を備える、機能デバイスの製造方法であって、上記マイクロマシンが形成される基板又は膜の一方の表面と、上記集積回路基板の多層配線層の最上層と、を樹脂層接合する第一のステップと、上記基板又は膜の他方の表面にマイクロマシンを形成する第二のステップと、上記樹脂層のうち上記マイクロマシンの接続用電極と上記集積回路基板の多層配線層の接続用電極との間に配設されている部位をエッチングする第三のステップと、上記マイクロマシンの接続用電極と上記集積回路基板の接続用電極とを接続する接続部を形成する第四のステップと、上記マイクロマシンと上記集積回路基板との間に配設されている樹脂層をエッチングし、上記マイクロマシンの上記接続部によって接続される接続用電極以外を上記集積回路基板から分離する第五のステップと、を含んでいることを特徴とする、機能デバイスの製造方法。

請求項10

前記樹脂層は、パリレンポリイミド樹脂、BCB、紫外線硬化樹脂及びレジストの何れかであることを特徴とする、請求の範囲9に記載の機能デバイスの製造方法。

請求項11

前記第一のステップにおいて、上記マイクロマシンが形成される基板を、Siハンドル層酸化膜Siデバイス層とからなるSOI基板とし、該Siデバイス層、前記集積回路基板の多層配線層の最上層の何れか一方の面又は両面に樹脂層を形成し、上記Siデバイス層と上記多層配線層の最上層とを樹脂層で接合し、上記Siハンドル層と上記酸化膜とを除去し、前記第二のステップにおいて、前記マイクロマシンを上記Siデバイス層に形成することを特徴とする、請求の範囲9に記載の機能デバイスの製造方法。

請求項12

前記第一のステップにおいて、前記マイクロマシンが形成される基板を圧電結晶基板とし、上記圧電結晶基板の一方の面と前記集積回路基板の多層配線層の最上層とを前記樹脂層で接合し、上記圧電結晶基板を他方の面側から所定の厚さまで薄く研削し、前記第二のステップにおいて、前記マイクロマシンを上記圧電結晶基板に形成することを特徴とする、請求の範囲9に記載の機能デバイスの製造方法。

請求項13

前記第一のステップにおいて、前記マイクロマシンが形成される基板を圧電結晶基板とし、上記圧電結晶基板の一方の面に絶縁層又はダイヤモンド層を形成し、上記絶縁層又はダイヤモンド層と前記集積回路基板の多層配線層の最上層とを前記樹脂層で接合し、上記圧電結晶基板を他方の面側から所定の厚さまで薄く研削し、前記第二のステップにおいて、前記マイクロマシンを上記圧電結晶基板に形成することを特徴とする、請求の範囲9に記載の機能デバイスの製造方法。

請求項14

前記第一のステップにおいて、前記マイクロマシンが形成される基板を圧電結晶基板とし、上記圧電結晶基板の一方の面にダイヤモンド層と絶縁層とを順に形成し、上記絶縁層と前記集積回路基板の多層配線層の最上層とを前記樹脂層で接合し、上記圧電結晶基板を他方の面側から所定の厚さまで薄く研削し、前記第二のステップにおいて、上記圧電結晶基板に上記マイクロマシンを形成することを特徴とする請求の範囲9に記載の機能デバイスの製造方法。

請求項15

前記第一のステップにおいて、圧電材料薄膜用基板の一方の面に圧電材料薄膜とダイヤモンド層とを順に形成し、上記ダイヤモンド層と前記集積回路基板の多層配線層の最上層とを前記樹脂層で接合した後、上記圧電材料薄膜用基板を除去し、前記第二のステップにおいて、上記圧電材料薄膜に上記マイクロマシンを形成することを特徴とする、請求の範囲9に記載の機能デバイスの製造方法。

請求項16

前記第一のステップにおいて、圧電材料薄膜用基板の一方の面にダイヤモンド層と圧電材料薄膜とを順に形成し、上記圧電材料薄膜上にテープを貼り付け、上記圧電材料薄膜用基板を除去して、ダイヤモンド層と圧電材料薄膜とを上記テープに転移し、上記ダイヤモンド層と前記集積回路基板の多層配線層の最上層とを前記樹脂層で接合した後、上記テープを除去し、前記第二のステップにおいて、上記圧電材料薄膜に上記マイクロマシンを形成することを特徴とする、請求の範囲9に記載の機能デバイスの製造方法。

請求項17

前記第一のステップにおいて、圧電材料薄膜用基板の一方の面に圧電材料薄膜とダイヤモンド層と絶縁層とを順に形成し、上記絶縁層と前記集積回路基板の多層配線層の最上層とを前記樹脂層で接合した後、上記圧電材料薄膜用基板を除去し、前記第二のステップにおいて、上記圧電材料薄膜に上記マイクロマシンを形成することを特徴とする、請求の範囲9に記載の機能デバイスの製造方法。

請求項18

前記第一のステップにおいて、圧電材料薄膜用基板の一方の面にダイヤモンド層と圧電材料薄膜とを順に形成し、上記圧電材料薄膜上にテープを貼り付け、上記圧電材料薄膜用基板を除去して、ダイヤモンド層と圧電材料薄膜とを上記テープに転移し、上記ダイヤモンド層に絶縁層を形成し、上記絶縁層と前記集積回路基板の多層配線層の最上層とを前記樹脂層で接合した後、上記テープを除去し、前記第二のステップにおいて、上記圧電材料薄膜に上記マイクロマシンを形成することを特徴とする、請求の範囲9に記載の機能デバイスの製造方法。

請求項19

多層配線層を表面に有しかつ該多層配線層の最上層に接続用電極を有する集積回路基板と、接続用電極を有するマイクロマシンと、上記集積回路基板上で隔離して上記マイクロマシンを支持する接続部とを備える、機能デバイスの製造方法であって、上記マイクロマシンが形成される基板又は膜の一方の表面と、上記集積回路基板の多層配線層の最上層と、を樹脂層で接合する第一のステップと、上記基板又は膜の他方の表面にマイクロマシンを形成する第二のステップと、上記樹脂層のうち上記マイクロマシンの接続用電極と上記集積回路基板の多層配線層の接続用電極との間に配設されている部位をエッチングする第三のステップと、上記マイクロマシンの接続用電極と上記集積回路基板の接続用電極とを接続する接続部を形成する第四のステップと、上記マイクロマシンと上記集積回路基板との間に配設されている樹脂層をエッチングし、上記マイクロマシンの上記接続部によって接続される接続用電極以外を上記集積回路基板から分離する第五のステップと、を含み、上記第1ステップの前に、上記マイクロマシンが形成される基板又は膜に該マイクロマシンの一部を形成するステップを備えることを特徴とする、機能デバイスの製造方法。

請求項20

前記マイクロマシンが形成される基板が、Siハンドル層と酸化膜とSiデバイス層とからなるSOI基板であることを特徴とする、請求の範囲19に記載の機能デバイスの製造方法。

請求項21

前記マイクロマシンが形成される基板は、基板の少なくとも一方の表面に絶縁体からなる層を備え、上記絶縁体からなる層の表面と、前記集積回路基板の多層配線層の最上層と、を樹脂層で接合する第一のステップの後で、前記マイクロマシンが形成される基板を除去し、前記第二のステップにおいて、上記絶縁体からなる層に前記マイクロマシンを形成することを特徴とする、請求の範囲19に記載の機能デバイスの製造方法。

技術分野

0001

本発明は、集積回路マイクロマシンとが一体化された機能デバイス及びその製造方法に関し、さらに詳しくは、集積回路の直上に単結晶材料圧電材料を用いたマイクロシステムを配設した機能デバイス及びその製造方法に関するものである。

背景技術

0002

従来、集積回路(LSI)上にMEMS(Micro Electro Mechanical System)と称されるマイクロマシンを直接形成する方法として、LSIの表面に形成した多結晶シリコン(Si)を形成し、この多結晶Siを加工してMEMSを作製するという加工方法が知られている。この方法では、多結晶Siの応力緩和するために、高温での熱処理、例えば1100℃で30分間の熱処理が必要である。したがって、この手法は、このような熱処理に耐えるデザインルールの大きいLSI、例えばデザインルール3μmのLSIにしか利用できない。また、この手法では、LSIの横にMEMSを形成できるだけであり、LSIの直上にはMEMSを形成することはできない。

0003

多結晶Siをシリコンゲルマニウム(Ge)からなる多結晶SiGeに変えれば、多結晶SiGeは約400℃で堆積でき、その応力はSiとGeの組成比で制御できるので、高温処理が不要になる。また、表面マイクロマシニング犠牲層として、H2O2によって選択的に除去できるGeを利用すれば、LSIの多層配線層の上にMEMSを形成できる。しかし、多結晶SiGeの組成制御を精密に行う必要があり、しかも多結晶SiGeの組成結晶成長に合わせて膜厚方向に変化させる必要もあるので、非常に高度な製造技術を必要とする。

0004

絶縁膜上にシリコン結晶を形成した所謂SOI(Silicon On Insulator)ウェハを用いる方法も知られている。この方法では、SOIウェハ表面の単結晶SiをMEMSの構造材料に用いる。単結晶Siは機械的特性に優れる理想的なMEMS材料である。しかし、SOIウェハ表面の一部をLSIに、その他の部分をMEMSに利用するので、LSIの直上ではなく、LSIの横にしかMEMSを形成できない。したがって、小形化限界がある上、特に最先端LSIを用いるとコストが高くなるという問題がある。

0005

MEMSの構造材料としてスパッタ堆積やめっきによる金属を用いると、表面マイクロマシニングによって最先端LSIの直上にMEMSを形成することができる。しかし、金属は多結晶Si又は単結晶Siと比べて機械的特性に劣り、共振駆動アナログ的制御を必要とするMEMSには適さない。

0006

これらに対して、単結晶Si層LSIウェハ上に貼り付け、この単結晶Si層を材料にしてMEMSをLSIの直上に形成する方法が知られている(非特許文献1参照)。
図29は、非特許文献1で報告されたLSIウェハ上に貼り付けた単結晶Si層上にMEMSを形成する方法を模式的に示す断面図である。
図29(A)に示すように、LSIウェハ101の表面をSiО2層又はスピンオングラス102で覆い、平坦化した後、SOIウェハ105を低温直接接合する(図29(B)参照)。SOIウェハ105は、Siハンドル層105aとSiO2等からなる絶縁層105bと単結晶SiからなるSiデバイス層105cとから構成されている。
次に、SOIウェハ105のSiハンドル層105aと絶縁層105bとを除去して、LSIウェハ101上にSiデバイス層105cが貼り付けられたLSIウェハ101を得る(図29(C)参照)。
得られたSiデバイス層105cをエッチング等で加工し、MEMSを形成する(図29(D)参照)。
MEMSを形成後、金属層107でMEMSとLSIウェハ101との接続箇所電気的に接続する(図29(E)参照)。
最後にSiデバイス層105cの下面側のSiO2層又はスピンオングラス102を犠牲層として除去し、MEMSを可動にする(図29(E)参照)。この方法を用いれば、デザインルールの小さいLSIウェハ101の直上に理想的な材料である単結晶SiからなるMEMSを形成することができる。

0007

以上に述べた公知技術は、LSIウェハにSiを材料とするMEMSを集積化するためのものであった。これらに対して、発光ダイオードLEDアレイプリンタヘッドとして用いるための「エピフィルムボンディング」という製造技術が知られている(非特許文献2参照)。
図30は、非特許文献2で報告されたエピフィルムボンディング方法を模式的に示す断面図である。
先ず、図30(A)に示すように、GaAsからなるウェハ上にAlGaAs薄膜エピタキシャル成長させ、AlGaAs薄膜をパターニングしたAlGaAs薄膜付きGaAs基板112を、ICを部分的に形成したSiウェハ114のICがない部分に低温で直接接合する。
次に、図30(B)に示すように、AlGaAs薄膜付きGaAs基板112からGaAs基板を除去し、Siウェハ114上にAlGaAs薄膜の小片を残し、これらを発光ダイオード(Light Emitting Diode、以下、LEDと称する。)112aとして用いる。最後に、図30(C)に示すように、LED112aとSiウェハ114の電極116とを金属配線118で接続し、ドライバICを集積化したLEDアレイプリンタヘッドを作製することができる。

先行技術

0008

T. Bakke, 2005 SUSSMicroTec Seminar in Japan, 6 Oct., 2005
荻原光彦、「エピフィルムオンディングによる異種材料融合デバイス」、OKIテクカルレビュー、Vol.74, No.3, pp.98-103、2007年10月

発明が解決しようとする課題

0009

しかしながら、LSIウェハ101の表面にSOIウェハ105を直接接合するためには、LSIウェハ101の表面は極めて平滑かつ清浄でなくてはならないが、その実現は容易ではなく、歩留まりに限界がある。また、LSIウェハ101の上に形成するMEMSにSiO2が使われていると、Siデバイス層105cの下面にあるSiO2層又はスピンオングラス102をHF(フッ化水素酸)によって犠牲層をエッチングし、MEMS構造を可動にする際、損傷する恐れがある。

0010

従来の低温直接接合によってSi以外の単結晶材料を用いたMEMS、具体的にはICが部分的に形成されているSiウェハ114にLED112aを集積化することができる。しかし、この方法では、LSIの直上にLED112aのようなMEMSを形成できない。また、単結晶材料、上記の例ではAlGaAs薄膜をSiウェハ114に直接接合するため、その下に犠牲層がなく、MEMSをLSIウェハから浮かして、可動構造等を形成できない。さらに、LSIウェハに接合する材料の熱膨張率がSiと大きく異なると、特に接合した材料の面積が大きい場合、少しの温度上昇で両者が剥離する恐れがある。

0011

本発明は、上記課題に鑑み、最先端の微細加工寸法で製造される集積回路基板とこの集積回路基板に搭載されるマイクロマシンとからなる機能デバイスを提供することを第1の目的とし、その製造方法を提供することを第2の目的としている。

課題を解決するための手段

0012

上記第1の目的を達成するため、本発明の機能デバイスは、多層配線層を表面に有し、かつ多層配線層の最上層接続用電極を有する集積回路基板と、接続用電極を有するマイクロマシンと、集積回路基板上で隔離してマイクロマシンを支持する接続部と、を備えている。
上記構成において、好ましくは、接続部が柱状の金属でなり、接続部が集積回路基板の接続用電極とマイクロマシンの接続用電極とを電気的に接続している。
マイクロマシンの素材は、好ましくは、単結晶シリコン又は絶縁体からなる層を含む。マイクロマシンの素材は、好ましくは、単結晶シリコン、圧電材料、または圧電結晶圧電材料薄膜ダイヤモンド層及び絶縁膜層の何れかの組合せからなる。
マイクロマシンは、表面弾性波素子又はバルク弾性波素子であってよい。表面弾性波素子又はバルク弾性波素子の素材は、好ましくは、圧電結晶、圧電材料薄膜及びダイヤモンドとの何れかの組合せからなる。

0013

上記第2の目的を達成するため、本発明の機能デバイスの製造方法は、多層配線層を表面に有しかつ多層配線層の最上層に接続用電極を有する集積回路基板と、接続用電極を有するマイクロマシンと、集積回路基板上で隔離してマイクロマシンを支持する接続部と、を備えた機能デバイスの製造方法であって、マイクロマシンが形成される基板又は膜の一方の表面と、集積回路基板の多層配線層の最上層と、を樹脂層で接合する第一のステップと、基板又は膜の他方の表面にマイクロマシンを形成する第二のステップと、樹脂層のうちマイクロマシンの接続用電極と集積回路基板の多層配線層の接続用電極との間に配設されている部位をエッチングする第三のステップと、マイクロマシンの接続用電極と集積回路基板の接続用電極とを接続する接続部を形成する第四のステップと、マイクロマシンと集積回路基板との間に配設されている樹脂層をエッチングし、マイクロマシンの接続部によって接続される接続用電極以外を集積回路基板から分離する第五のステップと、を含んでいることを特徴とする。

0014

上記構成において、好ましくは、樹脂層は、パリレンポリイミド樹脂、BCB、紫外線硬化樹脂及びレジストの何れかである。

0015

上記第一のステップにおいて、マイクロマシンが形成される基板を、Siハンドル層と酸化膜とSiデバイス層とからなるSOI基板とし、SOI基板のSiデバイス層及び集積回路基板の多層配線層の最上層の何れか一方の面又は両面に樹脂層を形成し、Siデバイス層と多層配線層の最上層とを樹脂層で接合し、SOI基板のSiハンドル層と酸化膜とを除去し、第二のステップにおいて、マイクロマシンをSiデバイス層に形成するようにしてもよい。

0016

上記第一のステップにおいて、マイクロマシンが形成される基板を圧電結晶基板とし、圧電結晶基板の一方の面と集積回路基板の多層配線層の最上層とを樹脂層で接合し、圧電結晶基板を他方の面側から所定の厚さまで薄く研削し、第二のステップにおいて、マイクロマシンを圧電結晶基板に形成するようにしてもよい。

0017

上記第一のステップにおいて、マイクロマシンが形成される基板を圧電結晶基板とし、圧電結晶基板の一方の面に絶縁層又はダイヤモンド層を形成し、絶縁層又はダイヤモンド層と集積回路基板の多層配線層の最上層とを樹脂層で接合し、圧電結晶基板を他方の面側から所定の厚さまで薄く研削し、第二のステップにおいて、マイクロマシンを圧電結晶基板に形成するようにしてもよい。

0018

上記第一のステップにおいて、マイクロマシンが形成される基板を圧電結晶基板とし、圧電結晶基板の一方の面にダイヤモンド層と絶縁層とを順に形成し、絶縁層と集積回路基板の多層配線層の最上層とを樹脂層で接合し、圧電結晶基板を他方の面側から所定の厚さまで薄く研削し、第二のステップにおいて、圧電結晶基板にマイクロマシンを形成するようにしてもよい。

0019

上記第一のステップにおいて、圧電材料薄膜用基板の一方の面に圧電材料薄膜とダイヤモンド層とを順に形成し、ダイヤモンド層と集積回路基板の多層配線層の最上層とを樹脂層で接合した後、圧電材料薄膜用基板を除去し、第二のステップにおいて、圧電材料薄膜に上記マイクロマシンを形成するようにしてもよい。

0020

上記第一のステップにおいて、圧電材料薄膜用基板の一方の面にダイヤモンド層と圧電材料薄膜とを順に形成し、圧電材料薄膜上にテープを貼り付け、圧電材料薄膜用基板を除去して、ダイヤモンド層と圧電材料薄膜とをテープに転移し、ダイヤモンド層と集積回路基板の多層配線層の最上層とを樹脂層で接合した後、テープを除去し、第二のステップにおいて、圧電材料薄膜にマイクロマシンを形成するようにしてもよい。

0021

上記第一のステップにおいて、圧電材料薄膜用基板の一方の面に圧電材料薄膜とダイヤモンド層と絶縁層とを順に形成し、絶縁層と集積回路基板の多層配線層の最上層とを樹脂層で接合した後、圧電材料薄膜用基板を除去し、第二のステップにおいて、圧電材料薄膜に上記マイクロマシンを形成するようにしてもよい。

0022

或いは、上記第一のステップにおいて、圧電材料薄膜用基板の一方の面にダイヤモンド層と圧電材料薄膜とを順に形成し、圧電材料薄膜上にテープを貼り付け、圧電材料薄膜用基板を除去して、ダイヤモンド層と圧電材料薄膜とをテープに転移し、ダイヤモンド層に絶縁層を形成し、絶縁層と集積回路基板の多層配線層の最上層とを樹脂層で接合した後、テープを除去し、第二のステップにおいて、電材料薄膜にマイクロマシンを形成するようにしてもよい。

0023

本発明の機能デバイスの製造方法の他の構成は、上記した第1ステップの前に、マイクロマシンが形成される基板又は膜にマイクロマシンの一部を形成するステップを備えていることを特徴とする、
上記の製造方法において、マイクロマシンが形成される基板は、Siハンドル層と酸化膜とSiデバイス層とからなるSOI基板であってもよい。
マイクロマシンが形成される基板は、基板の少なくとも一方の表面に絶縁体からなる層を備え、絶縁体からなる層の表面と、集積回路基板の多層配線層の最上層と、を樹脂層で接合する第一のステップの後で、マイクロマシンが形成される基板を除去し、第二のステップにおいて、絶縁体からなる層にマイクロマシンを形成してもよい。

0024

上記構成によれば、この樹脂層を犠牲層として用いることでマイクロマシンを集積回路基板ウェハから浮かして、可動構造等を形成できる。さらに、接合する材料の種類が異なる場合、樹脂がある程度の熱膨張率差を吸収するので、温度変化による剥離を防止することができる。樹脂としては、その後の製造工程で損傷を受けないもの、例えば、パリレン、ポリイミド、BCB(benzoycyclobutene)、紫外線硬化樹脂及びレジスト等などが利用できる。

発明の効果

0025

本発明の機能デバイスによれば、マイクロマシンが集積回路の直上に間隔を開けて配置でき、最先端の微細加工による集積回路と単結晶シリコンや表面弾性波素子又はバルク弾性波素子からなるマイクロマシンとの一体化が実現される。

0026

本発明の機能デバイスの製造方法によれば、最先端の微細加工による集積回路と単結晶シリコンや表面弾性波素子又はバルク弾性波素子からなるマイクロマシンとを犠牲層となる樹脂層で接合し、集積回路とマイクロマシンとの電極を接続電極で接続した後で、犠牲層をエッチングすることにより製造することができる。

図面の簡単な説明

0027

本発明に従った機能デバイスの第1の実施形態の構成を示す概略平面図である。
図1のA−A線に沿った模式的な断面図である。
本発明に従った機能デバイスの第2の実施形態の構成を示す概略平面図である。
図3のB−B線に沿った模式的な断面図である。
本発明に従った機能デバイスの第2の実施形態の変形例1の構成を示す概略断面図である。
本発明に従った機能デバイスの第2の実施形態の変形例2の構成を示す概略断面図である。
本発明に従った機能デバイスの第2の実施形態の変形例3の構成を示す概略断面図である。
本発明に従った機能デバイスの第2の実施形態の変形例4の構成を示す概略断面図である。
本発明に従った機能デバイスの第2の実施形態の変形例5の構成を示す概略断面図である。
(A)〜(J)は図1に示した機能デバイスの製造方法を順次に示す概略断面図である。
(A)〜(H)は図3に示した機能デバイスの製造方法を順次に示す概略断面図である。
(A)〜(C)は図5に示した機能デバイスの製造方法に係る他の実施形態を示す断面図である。
(A)〜(C)は図6に示した機能デバイスの製造方法の各工程を示す断面図である。
(A)〜(D)は図7に示した機能デバイスの製造方法の各工程を示す断面図である。
(A)〜(D)は図8に示した機能デバイスの製造方法の各工程を示す断面図である。
(A)〜(F)は図8に示した機能デバイスの製造方法の各工程を示す断面図である。
(A)〜(E)は図9に示した機能デバイスの製造方法の各工程を示す断面図である。
(A)〜(G)は図9に示した機能デバイスの製造方法の各工程を示す断面図である。
本発明に従った機能デバイスの第3の実施形態の構成を示す概略断面図である。
(A)〜(E)は図19に示した機能デバイスの製造方法の各工程を示す断面図である。
(A)〜(J)は図19に示した機能デバイスの製造方法の各工程を示す断面図である。
製作した機能デバイスの走査型電子顕微鏡(SEM)像を示す図である。
本発明による機能デバイスの第4の実施形態の構成を示し、(A)は模式的な断面図、(B)及び(C)は斜視図である。
(A)〜(P)は図23に示した機能デバイスの製造方法の各工程を示す断面図である。
(A)〜(L)は図23に示した機能デバイスの製造方法の各工程を示す断面図である。
(A)〜(D)は図23に示した機能デバイスの製造方法の各工程を示す断面図である。
(A)〜(I)は図23に示した機能デバイスの別の製造方法の各工程を示す断面図である。
(A)〜(I)は図23に示した機能デバイスの別の製造方法の各工程を示す断面図である。
(A)〜(F)は非特許文献1で報告されたLSIウェハ上にMEMSを形成する従来方法を模式的に示す断面図である。
(A)〜(C)は非特許文献2で報告されたエピフィルムボンディングの従来方法を模式的に示す断面図である。

実施例

0028

以下、図面に示した幾つかの実施形態に基づいて本発明を詳細に説明する。
(第1の実施形態)
図1は、本発明による機能デバイス1の第1の実施形態の構成を示す概略平面図であり、図2は、図1のA−A線に沿った模式的な断面図である。
図1及び図2に示すように、機能デバイス1は、多層配線層3を表面に有し、かつ多層配線層3の最上層11aに接続用電極4aを有する集積回路基板5と、接続用電極7を有するマイクロマシン6と、集積回路基板5上で隔離してマイクロマシン6を支持する接続部8と、を備えている。以下、マイクロマシンをMEMSと略称する。接続部8は、例えば柱状の金属でなる接続電極部8から構成することができる。この接続電極部8が集積回路基板5の接続用電極4aとMEMSの接続用電極7とを電気的に接続している。
なお、機能デバイス1の構成によっては、集積回路基板5の接続用電極4aとMEMSの接続用電極7とは、それぞれが集積回路基板5やMEMS6の電極を兼用しなくてもよい。

0029

半導体基板2はSiや化合物半導体からなる基板であり、半導体基板2の表面側に多層配線層3を含む集積回路(図示せず)が形成されている。集積回路の多層配線層3は、集積回路を構成しているトランジスタ等の配線領域であり、その最上層には接続用電極4aを含む電極4が形成されている。多層配線層3は、例えば開口部を有する絶縁膜11と、開口部が埋め込みされ、かつ、絶縁膜11上に被覆される金属膜が配設され、これらの層が交互に積層されて構成されている。多層配線層3の半導体基板2側から最上層11aの表側まで金属配線12が形成されている。
ここで、層間絶縁層11はSiO2や窒化シリコン等から成る。金属配線12は、銅(Cu)やアルミニウム(Al)等から成る。金属配線12は、一層以上の層間絶縁層11を貫通するように配設されていてもよい。

0030

MEMS6は、シリコン(Si)基板等のMEMS用基板14を微細加工して構築され、センサ、スイッチ、可変容量等の各種の機能を有する。例えば、図1のMEMS6は、静電駆動の片持ち梁部6a,6bを有している。図示のMEMS6では、集積回路と接続するための接続用電極7がMEMS用基板14の開口部14aに形成され、接続用電極7が接続電極部8と接続されている。MEMS6の素材としては、単結晶シリコン以外には、多結晶Siを用いてもよい。

0031

MEMS6が可変容量素子等である場合、層間絶縁層の最上層11aには、さらに、容量用電極4bや可変容量の駆動用電極4c等からなる複数の電極4が形成されていてもよい。これらの電極4の内、所定の接続用電極4aがMEMS6と接続される。

0032

(第2の実施形態)
図3は、本発明による機能デバイスの第2の実施形態の構成を示す概略平面図であり、図4は、図3のB−B線に沿った模式的な断面図である。
図3及び図4に示す機能デバイス20が、図1に示した機能デバイス1と異なるのは、MEMS6を圧電材料で形成した点にある。他の構成は、図1の場合と同じであるので説明は省略する。

0033

MEMS6は、例えば圧電材料を用いた表面弾性波素子等である。表面弾性波素子6は共振器フィルタの機能を有しており、図示の表面弾性波素子6は、MEMS用基板16となる圧電材料からなる結晶基板(以下、「圧電単結晶基板」と呼ぶ。)上に微細加工された櫛形電極からなる入出力電極反射部18が形成されており、表面弾性波素子6の接続用電極7,7が接続電極部8を介して集積回路の所定の接続用電極4aと接続されている。圧電結晶基板16として、水晶タンタル酸リチウム(LiTaO3)、ニオブ酸リチウム(LiNbO3)等の結晶基板を用いることができる。

0034

(第2の実施形態の変形例1)
表面弾性波素子6の構成は種々の構成とすることができる。
図5は、本発明による機能デバイスの第2の実施形態の変形例1の構成を示す概略断面図である。図5に示す機能デバイス25は、MEMS6において圧電結晶基板16の下部表面に絶縁層27を形成した点で、図3に示す機能デバイス20と異なる。絶縁層27は、例えばSiO2層から成る。

0035

機能デバイス25では、SiO2層27は正の周波数温度依存性、すなわち温度変化によって振動周波数が上がる特性を有するので、負の周波数温度依存性を有する圧電結晶基板16と組み合わせることで、表面弾性波素子6の振動周波数の温度特性を改善できる。

0036

(第2の実施形態の変形例2)
図6は、本発明による機能デバイスの第2の実施形態の変形例2の構成を示す概略断面図である。図6に示す機能デバイス30は、表面弾性波素子6において圧電結晶基板16の下部表面にダイヤモンド層32を形成している点で、図3に示す機能デバイス20と異なる。

0037

機能デバイス30では、ダイヤモンド層32をその表面に形成した表面弾性波素子6と集積回路基板5とを接合部8で接続している。ダイヤモンド層32に用いるダイヤモンドは最も高い音速を有する材料であり、表面弾性波素子6の高周波化を図ることができる。

0038

(第2の実施形態の変形例3)
図7は、本発明による機能デバイスの第2の実施形態の変形例3の構成を示す概略断面図である。
図7に示す機能デバイス35は、MEMS6の圧電結晶基板16の下部表面にダイヤモンド層32とSiO2層27とを順に積層している点で、図3に示す機能デバイス20と異なる。機能デバイス35では、ダイヤモンド層32を配設しているので表面弾性波素子6の高周波化することができると共に、SiO2層27によって表面弾性波素子6の温度特性を改善することができる。

0039

(第2の実施形態の変形例4)
図8は、本発明による機能デバイスの第2の実施形態の変形例4の構成を示す概略断面図である。
図8に示す機能デバイス40は、表面弾性波素子6において、圧電結晶基板16の代わりに圧電材料からなる薄膜(以下、「圧電材料薄膜」と呼ぶ。)42を用い、圧電材料薄膜42の下部表面にダイヤモンド層32を積層している点で、図3に示す機能デバイス20と異なる。機能デバイス40では、圧電材料薄膜42を用いているので製造が容易となり、ダイヤモンド層32を配設しているので表面弾性波素子6の高周波化を図ることができる。

0040

(第2の実施形態の変形例5)
図9は、本発明による機能デバイス45の第2の実施形態の変形例5の構成を示す概略断面図である。
図9に示す機能デバイス45は、表面弾性波素子6において、圧電結晶基板16の代わりに圧電材料薄膜42を用い、圧電材料薄膜42の下部表面にさらにダイヤモンド層32とSiO2層27とを順に積層した点で、図3に示す機能デバイス20と異なる。
機能デバイス45では、各層が何れも薄膜から構成されているので製造が容易となり、ダイヤモンド層32を配設しているので表面弾性波素子6の高周波化が図れると共に、SiO2層27によって表面弾性波素子6の温度特性を改善することができる。

0041

本発明の機能デバイス1,20,30,35,40,45は、最先端の微細加工による集積回路と単結晶シリコンや表面弾性波素子又はバルク弾性波素子からなるマイクロマシンとを一体化することができる。

0042

次に、第1及び第2の実施形態に係る機能デバイスの製造方法について説明する。
(機能デバイスの第1の製造方法)
図10は、図1に示した機能デバイス1の製造方法における各工程を示す概略断面図である。
図10(A)において、SOI基板52を用意する。このSOI基板52は、上側から順に、Siデバイス層52a,SiO2層52b,Siハンドル層52cから構成されている。このSOI基板52の表面に、パリレン等からなる樹脂層54を、スパッタ法蒸着法、化学的気相堆積法等により成膜する。樹脂層54の材料としては、パリレン以外には、ポリイミド樹脂、BCB、紫外線硬化樹脂及びフォトレジストインプリントレジスト等のレジストを用いることができる。パリレンからなる樹脂層54の場合には、蒸着重合法によって形成することができる。パリレン以外の樹脂層54の場合には、スピンコーティング法等で形成してもよい。

0043

図10(B)に示すように、集積回路基板5を別に用意して、集積回路基板5の多層配線層3の表面にパリレン等からなる樹脂層56を、蒸着重合法などにより成膜する。樹脂層56の材料としては、パリレン以外には、ポリイミド樹脂、BCB、紫外線硬化樹脂及びレジスト等を用いることができる。

0044

次に、図10(C)に示すように、SOI基板52を上下反転させて集積回路基板5の上に載置し、SOI基板52の樹脂層54と集積回路基板5の樹脂層56とを熱圧着等の方法で接合する。SOI基板52の樹脂層54と集積回路基板5は、樹脂層54,56同士の変形によって接合が容易になるので、歩留まりが向上する。

0045

続いて、図10(D)に示すように、SOI基板52のSiハンドル層52cを研削及びドライエッチングによって除去する。

0046

Siハンドル層52cを除去した後、図10(E)に示すように、上面に露出しているSiO2層52bをエッチングによって除去し、Siデバイス層52aを露出させる。このエッチングは、ウェットエッチングで行うことができる。

0047

図10(F)に示すように、露出したSiデバイス層52aを、フォトリソグラフィ法で加工し、図示しない電極等を有する目的のMEMS6の構造を形成する。この場合、Siデバイス層52aのエッチングには、ハロゲンを含むガスプラズマによってエッチングしてもよい。場合によっては、図8(E)で除去したSiO2層52bを、図8(F)の工程におけるマスクとして使用してもよい。

0048

図10(G)に示すように、露出した樹脂層54をエッチングによって除去する。樹脂層54のエッチングは、酸素ガスを用いたRIEやプラズマエッチングで行うことができる。

0049

次に、図10(H)に示すように、MEMS6の構造が形成されたSiデバイス層52a上の全面に後述するめっき工程の下地層となるCu、Au等からなるシード層58を形成し、シード層58上全面にフォトレジスト層60を形成する。このフォトレジスト層60の内、MEMS6の貫通口が形成される箇所を露光現像を行うことによって開口する。このMEMSの開口部14aを、フォトレジスト層60をマスクとして、接続電極部8となるめっき層を形成する。接続電極部8によって、集積回路基板5の接続用電極4aとMEMS6の接続用電極7とが接続される。

0050

次に、図10(I)に示すように、フォトレジスト層60とシード層58とをエッチングによって除去する。

0051

最後に、図10(J)に示すように、集積回路基板5の多層配線層3とMEMS6との間に残留している犠牲層である樹脂層54,56を、酸素プラズマオゾン処理等によって除去する。
これにより、集積回路基板5とMEMS6とは、それらの接続箇所である接続用電極4a,接続用電極7と接続電極部8以外の箇所は完全に分離されるので、MEMS6を可動できる状態にできる。

0052

上記製造方法によれば、集積回路基板5と最初に用いたSOI基板52との接続に樹脂層54,56を用いることによって、集積回路基板5の多層配線層3の損傷を無くすことができる。よって、スイッチ、可変容量、センサなどに利用できる静電駆動の片持ち梁を有するMEMS6等を集積回路基板5の直上に形成することができる。こうして、最先端の加工寸法からなる集積回路基板5の直上にMEMS材料として最適な単結晶Siから成るMEMS6を、高い歩留まりで形成できる。

0053

以下、MEMS6が表面弾性波素子からなる機能デバイス20,25,30,35,40,45の製造方法について説明する。
(機能デバイスの第2の製造方法)
図11は、図3に示した機能デバイス20の製造方法を順次に示す概略断面図である。
図11(A)において、圧電材料からなる単結晶基板16を用意する。以下、圧電材料からなる単結晶基板16をLiTaO3基板として説明する。

0054

図11(B)に示すように、集積回路基板5とLiTaO3基板16とを、厚膜レジスト等からなる樹脂層54を介して接着する。この接着には、熱圧着等を使用することができる。できるだけ低温で接着することが望ましい。この接着の低温化のためには、室温で紫外線照射によって硬化する紫外線硬化樹脂を用いてもよい。この熱圧着等の工程において、集積回路基板5とLiTaO3基板16との熱膨張率の違いによる不整合を緩和するために樹脂層54の厚さは適度に厚くしておくことが望ましい。しかしながら、樹脂層54の厚さが厚すぎると、後述する最終工程における樹脂層54の除去に時間が掛かることを考慮して、適当な厚さとすることが好ましい。

0055

次に、図11(C)に示すように、荒削り工程や研磨工程によってLiTaO3基板16を薄くする。表面弾性波素子6では、表面弾性波エネルギーはLiTaO3基板16の最表面に集中しているので、LiTaO3基板16の厚さは性能にあまり関係しない。しかしながら、後述するLiTaO3基板16の分離エッチングを容易に行うために最小限の厚さとすることが望ましい。

0056

図11(D)に示すように、薄くしたLiTaO3基板16の最表面へ所望の表面弾性波素子6となるように、入出力側の櫛形電極や必要に応じて反射部18等の微細電極パターンを形成する。

0057

次に、図11(E)に示すように、LiTaO3基板16の表面において表面弾性波素子6と開口部14aとなる領域以外のLiTaO3基板16をエッチングするためのマスク62で被覆する。マスク62としては、フォトレジスト等からなるレジストパターンを用いることができる。例えば、図示の場合、LiTaO3基板16から上方へ樹脂層62a及びNi等の金属層62bとからなる2層マスクを使用している。このマスク62を用いて、余分なLiTaO3基板16と開口部14aとなる領域をエッチングによって除去する。

0058

図11(F)に示すように、上記マスク62のNi層62bをウェットエッチング等で、樹脂層62aを酸素プラズマ等によって除去する。

0059

次に、図11(G)に示すように、集積回路基板5の接続用電極4aと表面弾性波素子6の開口部14aをめっき法等によって埋め込み、銅(Cu)等からなる接続電極部8を形成する。この工程は、図10(H)で説明したように、めっき工程の下地層となるCu、Au等からなるシード層58とシード層58上に形成したフォトレジスト層60をマスクとした選択めっき工程によって行うことができる。

0060

最後に、図11(H)に示すように、表面弾性波素子6と集積回路基板5の多層配線層3との間に残留している樹脂層54を、酸素プラズマやオゾン処理等によって除去する。これにより、表面弾性波素子6と集積回路基板5とは、それらの接続箇所である接続用電極7,4aと接続電極部8で繋がっている箇所以外の箇所は完全に分離され、表面弾性波素子6を集積回路基板5から浮かすことができる。集積回路基板5のSi基板と表面弾性波素子6の圧電単結晶とは異なる熱膨張率を有しているので、表面弾性波素子6を集積回路基板5から浮かすことで、熱膨張率差による破壊や表面弾性波素子6の特性変動を抑えることができる。

0061

上記製造方法によれば、集積回路基板5と最初に用いた表面弾性波素子6となるLiTaO3基板16との接続に樹脂層54を用いることによって、集積回路基板5の多層配線層3の損傷を無くすことができる。

0062

(機能デバイスの第2の製造方法の変形例1)
図12は、図5に示した機能デバイス25の製造方法の各工程を示す断面図である。
図12(A)に示すように、圧電結晶基板16の下面側にSiO2層27を成膜する。以下、圧電結晶基板16をLiTaO3基板として説明する。
次に、図12(B)に示すように、集積回路基板5とLiTaO3基板16の下面に形成されたSiO2層27とを、厚膜レジスト等からなる樹脂層54を介して接着する。この接着には、熱圧着等を使用することができる。できるだけ低温で接着することが望ましい。
次に、図12(C)に示すように、荒削り工程や研磨工程によってLiTaO3基板16を薄くする。
図12(C)以降の工程は、図11の(D)〜(H)の工程と共通のため、説明は省略する。以上の工程を経ることによって、機能デバイス25を製造することができる。

0063

上記製造方法によれば、犠牲層となる樹脂層54をエッチングする際に、SiO2層27がエッチングされない。したがって、図29に示した公知技術のように、SiO2又はスピンオングラスで平坦化したLSIウェハへの低温直接接合を利用すると、最後にSiO2又はスピンオングラスの犠牲層をエッチングする際、圧電結晶基板16に堆積したSiO2層もエッチングされてしまうことがなくなる。

0064

(機能デバイスの第2の製造方法の変形例2)
図13は、図6に示した機能デバイス30の製造方法の各工程を示す断面図である。
先ず、図13(A)に示すように、LiTaO3基板16の下面側にプラズマCVD法等を用いてダイヤモンド層32を成膜する。
図13(B)に示すように、LiTaO3基板16の下面に形成したダイヤモンド層32と集積回路基板5とを、厚膜レジスト等からなる樹脂層54を介して接着する。この接着には、熱圧着等を使用することができる。できるだけ低温で接着することが望ましい。
次に、図13(C)に示すように、荒削り工程や研磨工程によってLiTaO3基板16を薄くする。
図13(C)以降の工程は、図11の(D)〜(H)の工程と共通のため、説明は省略する。以上の工程を経ることによって、機能デバイス30を製造することができる。

0065

(機能デバイスの第2の製造方法の変形例3)
図14は、図7に示した集積回路とMEMSとが一体化された機能デバイス35の製造方法の各工程を示す断面図である。
先ず、図14(A)に示すようにLiTaO3基板16の下面側にプラズマCVD法等を用いてダイヤモンド層32を成膜し、その後、図14(B)に示すようにダイヤモンド層32の下側にSiO2層27を成膜する。
次に、図14(C)に示すように、LiTaO3基板16の下面に形成されたダイヤモンド層32と集積回路基板5とを、厚膜レジスト等からなる樹脂層54を介して接着する。この熱圧着等の工程において、集積回路基板5とダイヤモンド層32が配設されたLiTaO3基板16との熱膨張率の違いによる不整合を緩和するために樹脂層54の厚さは適度に厚くしておくことが望ましい。
そして、図14(D)に示すように、荒削り工程や研磨工程によってLiTaO3基板16を薄くする。
図14(D)以降の工程は、図11の(D)〜(H)の工程と共通のため、説明は省略する。以上の工程を経ることによって、機能デバイス35を製造することができる。

0066

(機能デバイスの第2の製造方法の変形例4)
図15は、図8に示した機能デバイス40の製造方法の各工程を示す断面図である。
先ず、圧電材料薄膜用基板64の表面にCVD法等を用いて、AlN等からなる圧電材料薄膜42(図15(A)参照)とダイヤモンド層32(図15(B)参照)と、を順次成膜する。圧電材料薄膜用基板64としては、Si基板等を用いることができる。
図15(A)及び(B)を経て製作した、圧電材料薄膜42とダイヤモンド層32とを形成したSi基板64を、図15(C)に示すように、集積回路基板5の上に上下反転させて載置し、集積回路基板5の樹脂層56とSi基板64の表面に配設されたダイヤモンド層32とを、厚膜レジスト等からなる樹脂層54を介して接着する。この接着には、熱圧着等を使用することができるが、できるだけ低温で接着することが望ましい。
次に、図15(D)に示すように、荒削り工程やエッチング法によってSi基板64を除去する。
図15(D)以降の工程は、図11の(D)〜(H)の工程と共通のため、説明は省略する。以上の工程を経ることによって、機能デバイス40を製造することができる。

0067

上記製造方法によれば、通常ダイヤモンド層上に配向したAlN層を形成するのが困難であるのに対して、(111)面Si基板64上に、又は表面に金属層が形成されたSi基板64上に容易に配向したAlN層42を形成できるという利点がある。

0068

(機能デバイスの第2の製造方法の変形例5)
図16は、図8に示した機能デバイス40の製造方法の各工程を示す断面図である。
先ず、図16(A)に示すように、Si基板64の表面にCVD法等を用いてダイヤモンド層32を成膜し、ダイヤモンド層32を研磨して厚さを10〜30μmにする。
図16(B)に示すように、ダイヤモンド層32上にCVD法等を用いてZnO層等の圧電材料薄膜42を成膜する。
図16(C)に示すように、ZnO層42上にテープ66を接着する。テープ66の代わりにガラス支持基板のような薄い基板を用いてもよい。
そして、図16(D)に示すように、荒削り工程やエッチング法によってSi基板64を除去する。
次に、図16(E)に示すように、テープ66に貼り付けられたダイヤモンド層32を、厚膜レジスト等からなる樹脂層54を介して集積回路基板5に接着する。この接着には、熱圧着等を使用することができるが、できるだけ低温で接着することが望ましい。
次に、図16(F)に示すように、ZnO層42上のテープ66を剥離する。テープ66として、紫外線剥離型のテープ(紫外線剥離型支持テープとも呼ぶ)を用いた場合には、テープ66の剥離は、紫外線照射で行うことができる。
図16(F)以降の工程は、図11の(D)〜(H)の工程と共通のため、説明は省略する。
以上の工程を経ることによって、ダイヤモンド層32とZnO層42を成膜し、ZnO層42上に形成した表面弾性波素子6を集積回路基板5に接合し、機能デバイス40を製造することができる。

0069

(機能デバイスの第2の製造方法の変形例6)
図17は、図9に示した機能デバイス45の製造方法の各工程を示す断面図である。
先ず、Si基板64の表面にCVD法等を用いて、AlN等からなる圧電材料薄膜42とダイヤモンド層32と、を順次成膜する(図17(A)及び(B))。
図17(C)に示すように、ダイヤモンド層32上にSiO2層27を成膜する。
次に、図17(D)に示すように、図17(A)〜(C)で製作した、圧電材料薄膜42とダイヤモンド層32とSiO2層27とを形成したSi基板64を、集積回路基板5の上に上下反転させ、Si基板64の表面に配設されたSiO2層27と集積回路基板5とを、レジスト等からなる樹脂層54を介して接着する。この接着には、熱圧着等を使用することができるが、できるだけ低温で接着することが望ましい。
次に、図17(E)に示すように、荒削り工程やエッチング法によってSi基板64を除去する。
図17(E)以降の工程は、図11の(D)〜(H)の工程と共通のため、説明は省略する。
以上の工程を経ることによって、Si基板64に成膜した圧電材料薄膜42とダイヤモンド層32とSiO2層27とからなる表面弾性波素子6を集積回路基板5に接合し、機能デバイス45を製造することができる。

0070

(機能デバイスの第2の製造方法の変形例7)
図18は、図9に示した集積回路とMEMSとが一体化された機能デバイス45の製造方法の各工程を示す断面図である。
先ず、図18(A)に示すように、Si基板64の表面にCVD法等を用いてダイヤモンド層32を成膜し、ダイヤモンド層32を研磨して厚さを10〜30μmにする。
図18(B)に示すように、ダイヤモンド層32上にCVD法等を用いてZnO層等の圧電材料薄膜42を成膜する。
成膜したZnO層42上に、図18(C)に示すように紫外線剥離型支持テープ66を接着する。
そして、図18(D)に示すように、荒削り工程やエッチング法によってSi基板64を除去する。
次に、図18(E)に示すように、ダイヤモンド層32上にCVD法等を用いて温度補償用のSiO2層27を形成する。
次に、図18(F)に示すように、紫外線剥離型支持テープ66に貼り付けられたZnO層42とダイヤモンド層32とSiO2層27とからなる層を、厚膜レジスト等からなる樹脂層54を介して集積回路基板5に接着する。この接着には、熱圧着等を使用するこができるが、できるだけ低温で接着することが望ましい。
そして、図18(G)に示すように、ZnO層42上の紫外線剥離型支持テープ66を剥離する。
図18(G)以降の工程は、図11の(D)〜(H)の工程と共通のため、説明は省略する。
以上の工程を経ることによって、Si基板64に成膜した圧電材料薄膜42とダイヤモンド層32とSiO2層27とからなる表面弾性波素子6を集積回路基板5に接合し、機能デバイス45を製造することができる。

0071

上記製造方法によれば、犠牲層54となる樹脂層をエッチングする際に、集積回路基板5に配設されたSiO2層がエッチングされない。したがって、図29に示した公知技術のように、SiO2又はスピンオングラスで平坦化したLSIウェハへの低温直接接合を利用すると、最後にSiO2又はスピンオングラスの犠牲層54をエッチングする際、圧電結晶基板16に堆積したSiO2層もエッチングされてしまうということが無くなる。

0072

(第3の実施形態)
機能デバイス1のMEMS6の接続電極部8は、MEMS6の表面に設けられた接続用電極7と、集積回路基板5の接続用電極4aと、を接続している。MEMS6に設ける電極は、表面側に設けられる接続用電極7以外に、MEMS6を形成する基板の裏面側に形成される電極や、接続用電極7に接続して基板裏面に接続される電極等の種々の電極として形成することができる。
図19は、本発明に従った機能デバイスの第3の実施形態の構成を示す概略断面図である。
図19に示す機能デバイス50が、図1に示した機能デバイス1と異なるのは、MEMS6側に接続電極部8以外にさらに、MEMS用電極9を備えて構成されている点にある。MEMS用電極9は、MEMS6側の表面から裏面へ貫通する開口部に形成される電極部9aとこの開口部を埋める埋め込み電極部9bとから構成されている。このようなMEMS6の一例としては、MEMS用電極9を例えばスイッチの一方の接点として使用する方法が挙げられる。MEMS6を、機能デバイス50の集積回路基板5の所定の配線を断続するスイッチとして機能させる場合には、MEMS6を静電駆動型として、MEMS用電極9を、集積回路基板5の所定配線との間のスイッチ用電極とすることができる。

0073

次に、第3の実施形態に係る機能デバイス50の製造方法について説明する。
(機能デバイスの第3の製造方法)
図20及び図21は、図19に示した機能デバイス50の製造方法の各工程を示す断面図である。
先ず、図20(A)に示すように、集積回路基板5の最上層11aとなるSiO2等からなる絶縁層をP−TEOS(プラズマ−Tetraethyl orthsilicate)等を用いたCVD法で堆積する。SiO2層11aの厚さは例えば250nmである。
図20(B)に示すように、SiO2層11a上にTiとPtとAuの順に積層された接続用電極となる電極パターン(以下、Au/Pt/Tiと表記する。)4aを形成する。Au/Pt/Ti層の厚さは、例えば、Auが150nm、Ptが40nm、Tiが10nmである。
次に、図20(C)に示すように、SOI基板52を上下反転させて集積回路基板5の上に載置し、図20(D)に示すように、SOI基板52のSiデバイス層52a上に被覆した樹脂層54と集積回路基板5の表面に被覆した樹脂層56とを熱圧着等の方法で接合する。樹脂層54,56の材料としては、パリレン、ポリイミド樹脂、BCB、レジスト等を用いることができる。ここで、SOI基板52の各層の厚さとして、Siデバイス層52aを2μm、SiO2層52bを1μm、Siハンドル層52cを450μmとすることができる。

0074

次に、図20(E)に示すように、SOI基板52のSiハンドル層52cを研削やSF6ガスを用いたドライエッチングによって除去する。
図20(F)に示すように、上面に露出したSiO2層52bを緩衝弗酸(BHF)等のエッチング液によって除去し、Siデバイス層52aを露出させる。
露出させたSiデバイス層52aに、図20(G)に示すように、接続電極部8を形成するためのレジストパターン62を形成する。このレジストには、東京応化工業株式会社製のOFPR−800を用いることができる。
次いで、図20(H)に示すように、Siデバイス層52aの接続電極部8を形成するために、Siデバイス層52aの第1の貫通孔となる領域のSiをSF6ガスを用いたドライエッチング等によって選択エッチングを行う。この場合、図に点線で示すように、後述する樹脂層54のエッチングのためにSiデバイス層52aに複数の貫通孔を設けてもよい。
図20(I)に示すように、不要となったレジストパターン62と露出している樹脂層54,56とを酸素ガスを用いたドライエッチング等によってエッチングする。

0075

そして、図20(J)に示すように、Siデバイス層52aにMEMS用電極9を形成するために第2の貫通孔を形成するレジストパターン62を形成する。このレジストには、東京応化工業株式会社製のOFPR−800を用いることができる。
次に、図20(K)に示すように、上記Siデバイス層52aの第2の貫通孔となる領域のSiをSF6ガスを用いたドライエッチング等によって選択エッチングを行う。

0076

図21(A)に示すように、不要となったレジストパターン62と、Siデバイス層52aの第2の貫通孔の下部に露出している樹脂層54,56と、を酸素ガスを用いたドライエッチング等によってエッチングする。
そして、図21(B)に示すように、Siデバイス層52aに樹脂層54を、例えば1μmの厚さで被覆する。
図21(C)に示すように、Siデバイス層52aの第2の貫通孔となる領域とSiデバイス層52a表面の貫通孔の周囲とを被覆するレジストパターン62を形成する。
そして、図21(D)に示すように、樹脂層54,56を酸素ガスを用いたドライエッチング等によってエッチングする。この樹脂層54,56のエッチングによって、Siデバイス層52aの表面では、レジストパターン62で被覆された領域以外の樹脂層54,56はエッチングされる。
エッチング後、図21(E)に示すように、レジストパターン62をアセトン等の有機溶媒によって除去する。ここまでの工程で、Siデバイス層52aにおいて、第1の貫通部と第2の貫通部が形成される。Siデバイス層52aの第1の貫通部以外は、その裏面と集積回路基板5との間には、樹脂層54,56が挿入されている。

0077

次に、図21(F)に示すように、MEMS6の構造が形成されたSiデバイス層52a上の全面に、後述するめっき工程の下地層となるCu等からなるシード層58を形成する。Cuシード層58の厚さは、例えば250nmである。
次に、図21(G)に示すように、MEMS6の貫通口が形成される箇所だけを開口するレジストパターン62を形成する。この開口部へレジストパターン62をマスクとして、接続電極部8及びMEMS用電極9となるめっき層を形成する(図21(H)参照)。接続電極部8によって、集積回路基板5の接続用電極4aとMEMS6の接続用電極7とが接続される。
その後、図21(I)に示すように、レジストパターン62とシード層58とをエッチングによって除去する。
最後に、図21(J)に示すように、集積回路基板5の最上層とMEMS6との間に残留している犠牲層である樹脂層54,56を、酸素プラズマ等によって除去する。これにより、集積回路基板5とMEMS6とは、それらの接続箇所である図示しない接続用電極(図2の4a参照)と接続電極部8以外の箇所は完全に分離されるので、MEMS6を可動にすることができる。

0078

上記製造方法によれば、集積回路基板5と最初に用いたSOI基板52との接続に樹脂層54,56を用いることによって、集積回路基板5の多層配線層3の損傷を無くすことができる。よって、スイッチ、可変容量、センサなどに利用できる静電駆動の片持ち梁を有するMEMS6等を集積回路基板5の直上に形成することができる。こうして、最先端の加工寸法からなる集積回路基板5の直上にMEMS材料として最適な単結晶Siから成るMEMS6を、高い歩留まりで形成できる。

0079

図22は、製作した機能デバイス50の走査型電子顕微鏡(SEM)像を示す図である。高周波用リレーとなる機能デバイス50がMEMS6を用いることで精度よく製造できることが分かった。

0080

(第4の実施形態)
本発明による機能デバイス1のMEMS6において、電極はMEMS6を構成する層の表面上に形成されているが、作製するMEMS6の構造に応じて、電極はMEMS6の表面に限らず裏面側に設けてもよい。ここで、電極は、配線パターンも含み、電極が複数配設されてもよい。
図23は、本発明による機能デバイスの第4の実施形態の構成を示し、(A)は模式的な断面図、(B)及び(C)は斜視図である。
図23(A)に示すように、第4の実施形態に係る機能デバイス55は、高周波スイッチの一例を示している。図23(B)はMEMS6の表面側と、集積回路基板5の斜視図である。MEMS6は、3本の片持ち梁部6a,6b,6cと、この3本の片持ち梁部6a,6b,6cに接続されるる静電駆動部6dとが、SiO2等の絶縁体からなる層で構成されると共に、接続電極8部(8a、8b、8c)と、スイッチ用電極9等から構成されている。

0081

図23(C)は、集積回路基板5とMEMS6の裏面側との斜視図である。MEMS6の3本の片持ち梁部6a,6b,6cの内、中央の片持ち梁部6bとこの片持ち梁部6bに接続される静電駆動部6dには、スイッチ用電極9とこのスイッチ用電極9と接続電極部8bとを接続する信号線となるスイッチ用電極9cとが形成されている。
MEMS6の中央の片持ち梁部6bの上下側に離れて配置されている片持ち梁部6a,6cと、この上下側の片持ち梁部6a,6cに接続される静電駆動部6dと、には、静電駆動用電極パターン9dが形成されている。この静電駆動用電極パターン9dの右端が接続電極部8a,8cに接続され、これらの接続電極部8a,8cが集積回路基板5に接続され、静電駆動用電圧印加される。

0082

機能デバイス55の集積回路基板5において、MEMS6のスイッチ用電極9の下部には、高周波信号が入力される信号用電極10が形成されている。図示の場合、高周波信号が入力される信号用電極10の左側が高周波信号が入力される第1の信号線路10aである。この第1の信号線路10aの上部及び下部側には、離隔して接地線グランド)70パターンが形成されている。第1の信号線路10aの延長線上でかつ、中央の片持ち梁部6bに接続される接続電極部8bには、第2の信号線路10bが形成されている。

0083

これにより、MEMS6の静電駆動部6dが、集積回路基板5から供給される駆動信号で駆動されると、MEMS6のスイッチ用電極9と第1の信号線路10aとが導通し、第1の信号線路10aと第2の信号線路10bとを導通させる。機能デバイス55によれば、従来のリレーと比較すると、例えば、MEMS6として機械特性に優れた高温堆積SiO2を用いてスイッチ構造体作れるので、スイッチング動作信頼性を向上し得ると共に、寄生容量や誘電損失による信号の損失を抑えることができる。

0084

MEMS6を構成する素材としては、半導体の単結晶や多結晶、絶縁体からなる層を使用することができる。これらの素材としては、Si単結晶、Si多結晶、SiO2層等を用いることができる。

0085

次に、第4の実施形態に係る機能デバイス55の製造方法について説明する。
(機能デバイスの第4の製造方法)
図24及び図25は、図23に示した機能デバイス55の製造方法の各工程を示す断面図である。
先ず、図24(A)〜(L)は、集積回路基板5の製造工程を示している。図24(A)に示すように、集積回路基板5の最上層11aとなるSiO2等の絶縁膜と、裏面に絶縁層13とを堆積する。
図24(B)に示すように、集積回路基板5の表面側のSiO2層11a上にレジストパターン62を形成し、次にSiO2層11aの選択エッチングを行う(図24(C)参照)。
図24(D)に示すように、SiO2層11a上にレジストパターン62を形成し、開口部にAu/Pt/Ti層12をリフトオフ工程によって形成する(図24(E)参照)。
次に、図24(F)に示すように、Si基板2の裏面側にレジストパターン62を形成し、開口部にAu/Cr層をリフトオフ工程によって形成し、このパターンニングしたAu/Cr層をアライメントマーク75とする(図23(G)参照)。
次に、図24(H)に示すように、SiO2層11a表面にCu層58をスパッタリング法等によって堆積する。
図24(I)に示すように、レジストパターン62を形成し、レジストパターン62の開口部に金めっきを施し信号用電極10のパッド部等を形成し(図24(J)参照)、次に、図24(K)に示すように、不要なCu層58を除去する。次に、図24(L)に示すように、集積回路基板5の上に樹脂層56を堆積する。

0086

以上の工程によって、SiO2層11a上に金属配線12となる電極パターンが形成される。電極パターン12は、SiO2層11a上だけに形成されるパターンと、SiO2層11aの下部側の電極層と接続される電極パターンと、からなる。集積回路基板5の裏面の表面には、アライメントマーク75が形成されている。上記したように、アライメントマーク75は、CrとAuを順次堆積した金属層をパターンニングして形成することができる。

0087

図24(M)〜(O)は、MEMS6の部分的な製作工程を示している。図24(M)に示すように、Si基板78aを用意し、Si基板78aの表面にCVD法等でSiO2等からなる絶縁層78bを形成する。この基板を絶縁層付きSi基板78と呼ぶ。この絶縁層78bが最終的には、MEMS6が形成される領域となる。
図24(N)に示すように、SiO2層78b上にAu/Pt/Ti層からなるMEMS用電極9のパターンを形成する。
図24(O)に示すように、Si基板78aの裏面側にはCr/Auからなるアライメントマーク75を形成する。そして、図24(P)に示すように、SiO2層78bの表面に樹脂層54を被覆する。

0088

次に、図25(A)に示すように、絶縁層付きSi基板78を上下反転させて集積回路基板5の上に載置し、絶縁層付きSi基板78のSiO2層78b上に被覆した樹脂層54と集積回路基板5の表面に被覆した樹脂層56とを熱圧着等の方法で接合する。
図25(B)に示すように、絶縁層付きSi基板78のSi基板78aを研削やSF6ガスを用いたドライエッチングにより除去する。これにより、集積回路基板5には、樹脂層54,56を介して、MEMS6となるSiO2層78bが載置された構造となる。

0089

図25(C)〜図26(C)は、SiO2層78bに接続電極部8を形成する工程である。
図25(C)に示すように、上面に露出しているSiO2層78bにレジストパターン62を形成する。次に、図25(D)に示すように、Au/Crからなる金属層79を蒸着し、リフトオフ工程によって、Au/Cr層79のパターンニングを行い、図25(E)に示すように、レジストパターン62を除去する。
次に、図25(F)に示すように、Au/Crからなる金属層79をマスクとして、SiO2層78bのエッチングを行う。このSiO2層78bのエッチングによって後述する接続電極部8が形成される開口部が形成される。この開口部と共に、SiO2層78bへは、後述する樹脂層54,56のエッチングのために複数の開口部を形成してもよい。
次に、図25(G)に示すように、SiO2層78bにレジストパターン62を形成し、接続電極部8が形成される領域だけを開口する。
そして、図25(H)に示すように、接続電極部8が形成される領域の下部にあるAu/Pt/Ti層9のエッチングを行う。
図25(I)に示すように、接続電極部8の下部にある樹脂層54,56を酸素ガスを用いたドライエッチング等によってエッチングする。
図25(J)に示すように、レジストパターン62とレジストパターン62の下部にあるAu/Cr層79のエッチングを行う。
そして、図25(K)に示すように、表面の全面にめっきの下地となるCu層58をスパッタや蒸着等の方法で堆積する。
次に、図25(L)に示すように、Cu層58上にレジストパターン62を形成し、接続電極部8だけを開口する。

0090

次いで、図26(A)に示すように、接続電極部8となる領域にAuめっきを施す。
図26(B)に示すように、レジストパターン62をエッチングによって除去し、シード層58をエッチングによって除去する(図26(C)参照)。
最後に、図26(D)に示すように、集積回路基板5の多層配線層3とMEMS6との間に残留している犠牲層である樹脂層54,56を、酸素プラズマ等によって除去する。これにより、集積回路基板5とMEMS6とは、接続電極部8以外の箇所は完全に分離され、MEMS6を可動できる状態にでき、さらにMEMS6の裏面側にスイッチ用電極9を形成することができる。

0091

次に、第4の実施形態に係る機能デバイス55の別の製造方法について説明する。
(機能デバイスの第4の製造方法の変形例)
図27及び図28は、図23に示した機能デバイス55の別の製造方法の各工程を示す断面図である。集積回路基板5を用意する工程は、図24(A)〜(L)と同じであるので説明は省略する。
先ず、図27(A)に示すように、Si基板78a上にLP−CVD法でSiO2層78bを堆積し、絶縁層付きSi基板78を作製する。
次に、図27(B)に示すように、Si基板78aの裏面側にCr/Auからなるアライメントマーク75を形成する。
そして、図27(C)に示すように、SiO2層78b上にレジストパターン62を形成し、次に、図27(D)に示すように、SiO2層78b上へCrからなる金属層79を蒸着し、リフトオフ工程によってCr層79のパターンニングを行う。
図27(E)に示すように、レジストパターン62をエッチングする。また、図27(F)に示すように、SiO2層78bをBHFによってエッチングする。
次に、図27(G)に示すように、Cr層79をエッチングする。ここまでの工程で、SiO2層7のエッチングによって接続電極部8が形成される開口部が形成される。この開口部と共に、SiO2層78bへは、後述する樹脂層54,56のエッチングのために複数の開口部を形成してもよい。
次に、図27(H)に示すように、SiO2層78b上にAu/Pt/Ti層のパターンをリフトオフによって形成し、SiO2層78b上に図示しない樹脂層を堆積する。ここでAu/Pt/Ti層は、MEMS6の裏側のスイッチ用電極9となる。
そして、図27(I)に示すように、樹脂層54を堆積した絶縁層付きSi基板78を上下反転させて集積回路基板5の上に載置し、集積回路基板5の最上層上に被覆された樹脂層56に貼り付ける。

0092

図28(A)に示すように、絶縁層付きSi基板78のSi基板78aを、エッチングして除去する。
次に、図28(B)に示すように、SiO2層78bにレジストパターン62を形成し、接続電極部8が形成される領域だけを開口する。
そして、図28(C)に示すように、接続電極部8が形成される領域の下部にある樹脂層54,56を酸素ガスを用いたドライエッチング等によってエッチングし、レジストパターン62を除去する。
次に、図28(D)に示すように、めっきの下地となシード層となるCu層58をスパッタ堆積法等で堆積する。
図28(E)に示すように、Cu層58上にレジストパターン62を形成し、接続電極部8だけを開口する。
そして、図28(F)に示すように、接続電極部8となる領域にAuめっきを施す。次に、図28(G)に示すように、レジストパターン62をエッチングによって除去し、Cu層58をエッチングによって除去する(図28(H)参照)。
最後に、図28(I)に示すように、集積回路基板5の多層配線層3とMEMS6との間に残留している犠牲層である樹脂層54,56を、酸素プラズマ等によって除去する。これにより、集積回路基板5とMEMS6とは、接続電極部8以外の箇所は完全に分離され、MEMS6を可動できる状態にでき、さらにMEMS6の裏面側にスイッチ用電極9を形成することができる。

0093

上記製造方法によれば、集積回路基板5とMEMS6となる絶縁体等からなる層78bを堆積したSi基板78aとの接続に樹脂層54,56を用いることによって、集積回路基板5の多層配線層3の損傷を無くすことができる。よって、高周波スイッチ、可変容量、センサなどに利用できる静電駆動の片持ち梁を有するMEMS6等を集積回路基板5の直上に形成することができる。このようにして、最先端の加工寸法からなる集積回路基板5の直上にMEMS材料として最適な高温で堆積したSiО2層等から成るMEMS6を、高い歩留まりで形成することができる。

0094

本発明はその趣旨を逸脱しない範囲において様々な形態で実施することができる。例えば、上述した実施形態においては、MEMS6は、受動部品としてインダクタンス等の受動部品を内蔵することも可能である。

0095

1,20,25,30,35,40,45、50,55:機能デバイス
2:半導体基板
3:多層配線層
4:電極
4a:接続用電極
4b:容量用電極
4c:駆動用電極
5:集積回路基板
6:マイクロマシン(表面弾性波素子)
6a,6b、6c:片持ち梁部
7:マイクロマシンの接続用電極
8:接続電極部(接続部)
9,9c:マイクロマシンのスイッチ用電極
9d:静電駆動用電極パターン
10:信号用電極
10a:第1の信号線路
10b:第2の信号線路
11:層間絶縁層
11a:最上層
12:金属配線
13:絶縁層
14:MEMS用基板(Si基板)
14a:開口部
16:MEMS用基板(圧電結晶基板)
18:反射部
27:SiO2層
32:ダイヤモンド層
42:圧電材料薄膜
52:SOI基板
52a:Siデバイス層
52b:SiO2層
52c:Siハンドル層
54,56:樹脂層
58:シード層
60:フォトレジスト層
62:マスク
62a:樹脂層
62b:金属層
64:圧電材料薄膜用基板
66:テープ
70:グランド
75:アライメントマーク
78:絶縁層付き基板
78a:Si基板
78b:SiO2層
79:金属層

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

該当するデータがありません

関連する公募課題

該当するデータがありません

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

該当するデータがありません

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

この 技術と関連性が強い技術

該当するデータがありません

この 技術と関連性が強い法人

該当するデータがありません

この 技術と関連性が強い人物

該当するデータがありません

この 技術と関連する社会課題

該当するデータがありません

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ