図面 (/)

技術 情報伝送装置、情報伝送方法

出願人 富士通株式会社
発明者 日比道夫
出願日 2005年3月22日 (15年9ヶ月経過) 出願番号 2007-509108
公開日 2008年8月28日 (12年4ヶ月経過) 公開番号 WO2006-100754
状態 特許登録済
技術分野 デバッグ/監視 情報転送方式
主要キーワード 搭載スロット 監視ボード 専用LSI 監視インタフェース 受信部出力 Pコネクタ IOピン 自動チューニング
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2008年8月28日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (12)

課題・解決手段

構成要素の制御と監視を行う制御監視部を備えた情報処理装置において、構成要素に備えられ、構成要素間の通信を行う情報伝送装置であって、送信パラメータを記憶する送信制御部と、第1の伝送速度、または第1の伝送速度より低い第2の伝送速度で送信データが入力され、送信データを送信パラメータに従って調整し、送信信号として接続先の情報伝送装置へ送信する送信部と、受信パラメータを記憶する受信制御部と、接続先の情報伝送装置から受信した受信信号を受信パラメータに従って調整し、受信データとして第1の伝送速度、または前記第2の伝送速度で出力する受信部とを備えた。

概要

背景

サーバ装置ストレージ装置等の情報処理装置では、制御監視ボードが備えられており、この制御監視ボードが情報処理装置の構成要素である各ボードの制御と監視を行っている。このため、制御監視ボードとその他のボードは制御監視用インタフェースを持ち、専用の伝送路で接続され、制御監視のための通信を行う。また、情報処理装置の高性能化、高速化に伴い、情報処理装置内及び情報処理装置間データ伝送速度の高速化が進んでおり、上述した情報処理装置では、制御監視のための通信とは別に、1Gbpsを超える高速データ伝送であるマルチギガビット伝送系が用いられている。

ここで、従来のマルチギガビット伝送系を用いた情報処理装置の構成について説明する。図10は、従来の情報処理装置の構成の一例を示すブロック図である。この情報処理装置は、制御監視伝送路11、マルチギガビット伝送路12、制御監視ボード131、クロスバスイッチボード132、CPU(Central Processing Unit)ボード133、IO(Input/Output)制御ボード134、SCSI(Small Computer System Interface)制御ボード135、LAN(Local Area Network)制御ボード136、USB(Universal Serial Bus)制御ボード137を備える。

制御監視ボード131は、情報処理装置の他の構成要素のボードであるクロスバスイッチボード132、CPUボード133、IO制御ボード134、SCSI制御ボード135、LAN制御ボード136、USB制御ボード137の制御監視を行う。このため、制御監視ボード131は制御監視インタフェース13を備え、各ボードは制御監視インタフェース13を備え、制御監視インタフェース13同士は、制御監視伝送路11で接続されている。更に、各ボードは、他のボードとのマルチギガビット伝送を行うための、マルチギガビット伝送インタフェース138を備える。マルチギガビット伝送インタフェース138同士は、マルチギガビット伝送路12で接続されている。

次に、従来のマルチギガビット伝送系の構成について説明する。図11は、従来のマルチギガビット伝送系の構成の一例を示すブロック図である。このマルチギガビット伝送系は、バックプレーン21、BP(バックプレーン)コネクタ22、情報処理装置の構成要素のいずれかであるボード139a,139bを備える。ボード139a,139bはそれぞれ、マルチギガビット伝送インタフェース138a,138bを備える。マルチギガビット伝送インタフェース138a,138bは、上述したマルチギガビット伝送インタフェース138に対応する。また、バックプレーン21とBPコネクタ22は、上述したマルチギガビット伝送路12の構成要素であり、その配線長は各ボードの搭載スロットにより異なる。

ボード139aからの送信データは、マルチギガビット伝送インタフェース138aで送信され、マルチギガビット伝送路12を介してマルチギガビット伝送インタフェース138bで受信され、ボード139bへ受信データとして出力される。同様に、ボード139bからの送信データは、マルチギガビット伝送インタフェース138bで送信され、マルチギガビット伝送路12を介してマルチギガビット伝送インタフェース138aで受信され、ボード139aへ受信データとして出力される。

図12は、従来のマルチギガビット伝送インタフェースの構成の一例を示すブロック図である。このマルチギガビット伝送インタフェース138は、送信部41、送信パラメータ記憶部42、送信パラメータ制御部143、受信部51、受信パラメータ記憶部52、受信パラメータ制御部153を備える。送信パラメータ制御部143は、送信パラメータ記憶部42に送信パラメータを設定する。送信部41は、送信パラメータ記憶部42の送信パラメータに従って、ボードから入力された送信データの波形を調整し、マルチギガビット伝送路12へ送信する。受信パラメータ制御部153は、受信パラメータ記憶部52に受信パラメータを設定する。受信部51は、受信パラメータ記憶部52の受信パラメータに従って、マルチギガビット伝送路12から受信した波形を調整し、受信データとしてボードへ出力する。

概要

構成要素の制御と監視を行う制御監視部を備えた情報処理装置において、構成要素に備えられ、構成要素間の通信を行う情報伝送装置であって、送信パラメータを記憶する送信制御部と、第1の伝送速度、または第1の伝送速度より低い第2の伝送速度で送信データが入力され、送信データを送信パラメータに従って調整し、送信信号として接続先の情報伝送装置へ送信する送信部と、受信パラメータを記憶する受信制御部と、接続先の情報伝送装置から受信した受信信号を受信パラメータに従って調整し、受信データとして第1の伝送速度、または前記第2の伝送速度で出力する受信部とを備えた。

目的

本発明は上述した問題点を解決するためになされたものであり、制御監視用伝送系とマルチギガビット伝送系を共通のハードウェアで実現すると共に、マルチギガビット伝送系の最適化を容易にする情報伝送装置、情報伝送方法を提供することを目的とする。

効果

実績

技術文献被引用数
1件
牽制数
1件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

構成要素の制御と監視を行う制御監視部を備えた情報処理装置において、前記構成要素に備えられ、前記構成要素間の通信を行う情報伝送装置であって、送信パラメータを記憶する送信制御部と、第1の伝送速度、または前記第1の伝送速度より低い第2の伝送速度で送信データが入力され、前記送信データを前記送信パラメータに従って調整し、送信信号として接続先の情報伝送装置へ送信する送信部と、受信パラメータを記憶する受信制御部と、接続先の情報伝送装置から受信した受信信号を前記受信パラメータに従って調整し、受信データとして前記第1の伝送速度、または前記第2の伝送速度で出力する受信部と、を備えてなる情報伝送装置。

請求項2

請求項1に記載の情報伝送装置において、前記送信部と前記受信部は、前記制御と監視のデータに対して前記第2の伝送速度を用いることを特徴とする情報伝送装置。

請求項3

請求項2に記載の情報伝送装置において、前記情報伝送装置を備える前記構成要素において電源投入リセット活性挿入のいずれかが行われた場合、前記送信部と前記受信部は、まず、前記第2の伝送速度による通信を行い、該通信が終了した後、前記第1の伝送速度による通信を行うことを特徴とする情報伝送装置。

請求項4

請求項3に記載の情報伝送装置において、前記送信部は、前記第2の伝送速度の送信データが入力されると、前記第1の伝送速度のパターンで前記第2の伝送速度の送信データを変調し、送信信号として送信し、前記受信部は、前記第1の伝送速度のパターンで変調された前記第2の伝送速度の受信信号を復調し、前記第2の伝送速度の受信データを出力することを特徴とする情報伝送装置。

請求項5

請求項4に記載の情報伝送装置において、前記送信パラメータは、出力振幅エンファシス強度駆動インピーダンス、AC/DC結合の選択、伝送速度、のいずれかを含み、前記受信パラメータは、イコライザ係数ゲインのいずれかを含むことを特徴とする情報伝送装置。

請求項6

請求項5に記載の情報伝送装置において、前記送信部は、前記第1の伝送速度でテストパターンを接続先の情報伝送装置へ送信し、前記受信部は、前記接続先の情報伝送装置により、前記テストパターンが受信され、前記テストパターンの誤り率が測定され、前記第2の伝送速度で前記誤り率の測定結果が送信されると、前記誤り率の測定結果を受信し、前記送信制御部は、前記誤り率の測定結果に基づいて送信パラメータを変更することを特徴とする情報伝送装置。

請求項7

請求項5に記載の情報伝送装置において、前記受信部は、接続先の情報伝送装置により前記第1の伝送速度で送信されたテストパターンを受信し、受信した前記テストパターンの誤り率を測定し、前記受信制御部は、前記誤り率の測定結果に基づいて受信パラメータを変更し、前記送信部は、前記第2の伝送速度で前記誤り率の測定結果を前記接続先の情報伝送装置へ送信することを特徴とする情報伝送装置。

請求項8

構成要素の制御と監視を行う制御監視部を備えた情報処理装置において、情報処理装置の構成要素間の通信を行う情報伝送方法であって、送信パラメータを記憶する送信制御ステップと、第1の伝送速度、または前記第1の伝送速度より低い第2の伝送速度で送信データが入力され、前記送信データを前記送信パラメータに従って調整し、送信信号として接続先の前記構成要素へ送信する送信ステップと、受信パラメータを記憶する受信制御ステップと、接続先の前記構成要素から受信した受信信号を前記受信パラメータに従って調整し、受信データとして前記第1の伝送速度、または前記第2の伝送速度で出力する受信ステップと、を実行する情報伝送方法。

請求項9

請求項8に記載の情報伝送方法において、前記送信ステップと前記受信ステップは、前記制御と監視のデータに対して前記第2の伝送速度を用いることを特徴とする情報伝送方法。

請求項10

請求項9に記載の情報伝送方法において、前記構成要素において電源投入、リセット、活性挿入のいずれかが行われた場合、前記送信ステップと前記受信ステップは、まず、前記第2の伝送速度による通信を行い、該通信が終了した後、前記第1の伝送速度による通信を行うことを特徴とする情報伝送方法。

請求項11

請求項10に記載の情報伝送方法において、前記送信ステップは、前記第2の伝送速度の送信データが入力されると、前記第1の伝送速度のパターンで前記第2の伝送速度の送信データを変調し、送信信号として送信し、前記受信ステップは、前記第1の伝送速度のパターンで変調された前記第2の伝送速度の受信信号を復調し、前記第2の伝送速度の受信データを出力することを特徴とする情報伝送方法。

請求項12

請求項11に記載の情報伝送方法において、前記送信パラメータは、出力振幅、エンファシス強度、駆動インピーダンス、AC/DC結合の選択、伝送速度、のいずれかを含み、前記受信パラメータは、イコライザ係数、ゲインのいずれかを含むことを特徴とする情報伝送方法。

請求項13

請求項12に記載の情報伝送方法において、前記送信ステップは、前記第1の伝送速度でテストパターンを接続先の前記構成要素へ送信し、前記受信ステップは、前記接続先の構成要素により、前記テストパターンが受信され、前記テストパターンの誤り率が測定され、前記第2の伝送速度で前記誤り率の測定結果が送信されると、前記誤り率の測定結果を受信し、前記送信制御ステップは、前記誤り率の測定結果に基づいて送信パラメータを変更することを特徴とする情報伝送方法。

請求項14

請求項12に記載の情報伝送方法において、前記受信ステップは、接続先の前記構成要素により前記第1の伝送速度で送信されたテストパターンを受信し、受信した前記テストパターンの誤り率を測定し、前記受信制御ステップは、前記誤り率の測定結果に基づいて受信パラメータを変更し、前記送信ステップは、前記第2の伝送速度で前記誤り率の測定結果を前記接続先の構成要素へ送信することを特徴とする情報伝送方法。

技術分野

0001

本発明は、構成要素間で高速通信を行うと共に、構成要素の制御監視を行うための情報伝送装置情報伝送方法に関するものである。

背景技術

0002

サーバ装置ストレージ装置等の情報処理装置では、制御監視ボードが備えられており、この制御監視ボードが情報処理装置の構成要素である各ボードの制御と監視を行っている。このため、制御監視ボードとその他のボードは制御監視用インタフェースを持ち、専用の伝送路で接続され、制御監視のための通信を行う。また、情報処理装置の高性能化、高速化に伴い、情報処理装置内及び情報処理装置間データ伝送速度の高速化が進んでおり、上述した情報処理装置では、制御監視のための通信とは別に、1Gbpsを超える高速データ伝送であるマルチギガビット伝送系が用いられている。

0003

ここで、従来のマルチギガビット伝送系を用いた情報処理装置の構成について説明する。図10は、従来の情報処理装置の構成の一例を示すブロック図である。この情報処理装置は、制御監視伝送路11、マルチギガビット伝送路12、制御監視ボード131、クロスバスイッチボード132、CPU(Central Processing Unit)ボード133、IO(Input/Output)制御ボード134、SCSI(Small Computer System Interface)制御ボード135、LAN(Local Area Network)制御ボード136、USB(Universal Serial Bus)制御ボード137を備える。

0004

制御監視ボード131は、情報処理装置の他の構成要素のボードであるクロスバスイッチボード132、CPUボード133、IO制御ボード134、SCSI制御ボード135、LAN制御ボード136、USB制御ボード137の制御監視を行う。このため、制御監視ボード131は制御監視インタフェース13を備え、各ボードは制御監視インタフェース13を備え、制御監視インタフェース13同士は、制御監視伝送路11で接続されている。更に、各ボードは、他のボードとのマルチギガビット伝送を行うための、マルチギガビット伝送インタフェース138を備える。マルチギガビット伝送インタフェース138同士は、マルチギガビット伝送路12で接続されている。

0005

次に、従来のマルチギガビット伝送系の構成について説明する。図11は、従来のマルチギガビット伝送系の構成の一例を示すブロック図である。このマルチギガビット伝送系は、バックプレーン21、BP(バックプレーン)コネクタ22、情報処理装置の構成要素のいずれかであるボード139a,139bを備える。ボード139a,139bはそれぞれ、マルチギガビット伝送インタフェース138a,138bを備える。マルチギガビット伝送インタフェース138a,138bは、上述したマルチギガビット伝送インタフェース138に対応する。また、バックプレーン21とBPコネクタ22は、上述したマルチギガビット伝送路12の構成要素であり、その配線長は各ボードの搭載スロットにより異なる。

0006

ボード139aからの送信データは、マルチギガビット伝送インタフェース138aで送信され、マルチギガビット伝送路12を介してマルチギガビット伝送インタフェース138bで受信され、ボード139bへ受信データとして出力される。同様に、ボード139bからの送信データは、マルチギガビット伝送インタフェース138bで送信され、マルチギガビット伝送路12を介してマルチギガビット伝送インタフェース138aで受信され、ボード139aへ受信データとして出力される。

0007

図12は、従来のマルチギガビット伝送インタフェースの構成の一例を示すブロック図である。このマルチギガビット伝送インタフェース138は、送信部41、送信パラメータ記憶部42、送信パラメータ制御部143、受信部51、受信パラメータ記憶部52、受信パラメータ制御部153を備える。送信パラメータ制御部143は、送信パラメータ記憶部42に送信パラメータを設定する。送信部41は、送信パラメータ記憶部42の送信パラメータに従って、ボードから入力された送信データの波形を調整し、マルチギガビット伝送路12へ送信する。受信パラメータ制御部153は、受信パラメータ記憶部52に受信パラメータを設定する。受信部51は、受信パラメータ記憶部52の受信パラメータに従って、マルチギガビット伝送路12から受信した波形を調整し、受信データとしてボードへ出力する。

発明が解決しようとする課題

0008

上述したように、制御監視ボード131による制御監視は、低い伝送速度で良いが、確実に通信を行うために制御監視伝送路11と各ボードにおける制御監視インタフェース13が必要となる。また、制御監視伝送路11にはIICやUSB等を用いており、制御監視インタフェース13には専用LSIが必要であると共に、配線輻輳する問題があった。

0009

また、高速伝送保証するためには、実際の装置において伝送波形観測して振幅波形及びジッタマージンを確認する必要がある。特に、マルチギガビット伝送系では、LSI(Large Scale IntegratedCircuit)パッケージの配線、LSIチップ保護回路等の回路や配線が、受信波形に大きく影響する。しかし、LSIのIOピンを用いてLSIパッケージ外から観測できる波形は、LSIパッケージ内の受信回路入力点での受信波形とは異なることから、振幅及びジッタマージンを適切に評価し、判定するには、多くの工数が必要になる。また、実際の装置評価において、LSIパッケージを開封してLSIチップに直接プローブを当てることは困難であり、非現実的である。

0010

また、情報処理装置に用いられるマルチギガビット伝送系においては、バックプレーンやケーブルを使用する多様な伝送路に対応するために、送信部/受信部をチューニングする必要がある。そのためには、伝送路の条件が変わる度に、送信部41が用いる送信パラメータである出力振幅エンファシス強度駆動インピーダンス、AC/DC結合の選択、信号スピード等や、受信部51が用いる受信パラメータであるイコライザ設定ゲイン等を適切な値に設定しなければならない。更に、バックプレーンにおける各ボードの搭載スロットやケーブルの接続先によって、各パラメータの適切な設定値が異なる。また、部品の特性のばらつき、温度や電源に依存する特性変化によっても、各パラメータの適切な設定値が異なる。

0011

そこで、搭載スロットとケーブル長を固定にすることが行われていた。また、予め搭載スロットやケーブル長毎に各パラメータの設定値を決めておき、電源投入時や装置リセット時にファームウェアドライバで設定することが行われていた。これらの対策は、装置構成の自由度が低くなると共に、部品の特性のばらつきに対する許容範囲が狭くなることから、設定値を決めるために多大な工数を必要としていた。例えば、同一機能のボードを異なる搭載スロットに搭載する場合、搭載スロットの違いにより伝送路の条件が変わることから、その都度、送信機受信機のパラメータを最適化するための工数が必要となっていた。

0012

本発明は上述した問題点を解決するためになされたものであり、制御監視用伝送系とマルチギガビット伝送系を共通のハードウェアで実現すると共に、マルチギガビット伝送系の最適化を容易にする情報伝送装置、情報伝送方法を提供することを目的とする。

課題を解決するための手段

0013

上述した課題を解決するため、本発明は、構成要素の制御と監視を行う制御監視部を備えた情報処理装置において、前記構成要素に備えられ、前記構成要素間の通信を行う情報伝送装置であって、送信パラメータを記憶する送信制御部と、第1の伝送速度、または前記第1の伝送速度より低い第2の伝送速度で送信データが入力され、前記送信データを前記送信パラメータに従って調整し、送信信号として接続先の情報伝送装置へ送信する送信部と、受信パラメータを記憶する受信制御部と、接続先の情報伝送装置から受信した受信信号を前記受信パラメータに従って調整し、受信データとして前記第1の伝送速度、または前記第2の伝送速度で出力する受信部とを備えたものである。

0014

また、本発明に係る情報伝送装置において、前記送信部と前記受信部は、前記制御と監視のデータに対して前記第2の伝送速度を用いることを特徴とするものである。

0015

また、本発明に係る情報伝送装置において、前記情報伝送装置を備える前記構成要素において電源投入、リセット活性挿入のいずれかが行われた場合、前記送信部と前記受信部は、まず、前記第2の伝送速度による通信を行い、該通信が終了した後、前記第1の伝送速度による通信を行うことを特徴とするものである。

0016

また、本発明に係る情報伝送装置において、前記送信部は、前記第2の伝送速度の送信データが入力されると、前記第1の伝送速度のパターンで前記第2の伝送速度の送信データを変調し、送信信号として送信し、前記受信部は、前記第1の伝送速度のパターンで変調された前記第2の伝送速度の受信信号を復調し、前記第2の伝送速度の受信データを出力することを特徴とするものである。

0017

また、本発明に係る情報伝送装置において、前記送信パラメータは、出力振幅、エンファシス強度、駆動インピーダンス、AC/DC結合の選択、伝送速度、のいずれかを含み、前記受信パラメータは、イコライザ係数、ゲインのいずれかを含むことを特徴とするものである。

0018

また、本発明に係る情報伝送装置において、前記送信部は、前記第1の伝送速度でテストパターンを接続先の情報伝送装置へ送信し、前記受信部は、前記接続先の情報伝送装置により、前記テストパターンが受信され、前記テストパターンの誤り率が測定され、前記第2の伝送速度で前記誤り率の測定結果が送信されると、前記誤り率の測定結果を受信し、前記送信制御部は、前記誤り率の測定結果に基づいて送信パラメータを変更することを特徴とするものである。

0019

また、本発明に係る情報伝送装置において、前記受信部は、接続先の情報伝送装置により前記第1の伝送速度で送信されたテストパターンを受信し、受信した前記テストパターンの誤り率を測定し、前記受信制御部は、前記誤り率の測定結果に基づいて受信パラメータを変更し、前記送信部は、前記第2の伝送速度で前記誤り率の測定結果を前記接続先の情報伝送装置へ送信することを特徴とするものである。

0020

また、本発明は、構成要素の制御と監視を行う制御監視部を備えた情報処理装置において、情報処理装置の構成要素間の通信を行う情報伝送方法であって、送信パラメータを記憶する送信制御ステップと、第1の伝送速度、または前記第1の伝送速度より低い第2の伝送速度で送信データが入力され、前記送信データを前記送信パラメータに従って調整し、送信信号として接続先の前記構成要素へ送信する送信ステップと、受信パラメータを記憶する受信制御ステップと、接続先の前記構成要素から受信した受信信号を前記受信パラメータに従って調整し、受信データとして前記第1の伝送速度、または前記第2の伝送速度で出力する受信ステップとを実行するものである。

0021

また、本発明に係る情報伝送方法において、前記送信ステップと前記受信ステップは、前記制御と監視のデータに対して前記第2の伝送速度を用いることを特徴とするものである。

0022

また、本発明に係る情報伝送方法において、前記構成要素において電源投入、リセット、活性挿入のいずれかが行われた場合、前記送信ステップと前記受信ステップは、まず、前記第2の伝送速度による通信を行い、該通信が終了した後、前記第1の伝送速度による通信を行うことを特徴とするものである。

0023

また、本発明に係る情報伝送方法において、前記送信ステップは、前記第2の伝送速度の送信データが入力されると、前記第1の伝送速度のパターンで前記第2の伝送速度の送信データを変調し、送信信号として送信し、前記受信ステップは、前記第1の伝送速度のパターンで変調された前記第2の伝送速度の受信信号を復調し、前記第2の伝送速度の受信データを出力することを特徴とするものである。

0024

また、本発明に係る情報伝送方法において、前記送信パラメータは、出力振幅、エンファシス強度、駆動インピーダンス、AC/DC結合の選択、伝送速度、のいずれかを含み、前記受信パラメータは、イコライザ係数、ゲインのいずれかを含むことを特徴とするものである。

0025

また、本発明に係る情報伝送方法において、前記送信ステップは、前記第1の伝送速度でテストパターンを接続先の前記構成要素へ送信し、前記受信ステップは、前記接続先の構成要素により、前記テストパターンが受信され、前記テストパターンの誤り率が測定され、前記第2の伝送速度で前記誤り率の測定結果が送信されると、前記誤り率の測定結果を受信し、前記送信制御ステップは、前記誤り率の測定結果に基づいて送信パラメータを変更することを特徴とするものである。

0026

また、本発明に係る情報伝送方法において、前記受信ステップは、接続先の前記構成要素により前記第1の伝送速度で送信されたテストパターンを受信し、受信した前記テストパターンの誤り率を測定し、前記受信制御ステップは、前記誤り率の測定結果に基づいて受信パラメータを変更し、前記送信ステップは、前記第2の伝送速度で前記誤り率の測定結果を前記接続先の構成要素へ送信することを特徴とするものである。

図面の簡単な説明

0027

本発明に係る情報処理装置の構成の一例を示すブロック図である。
本発明に係るマルチギガビット伝送系の構成の一例を示すブロック図である。
本発明に係るマルチギガビット伝送インタフェースの構成の一例を示すブロック図である。
本発明に係るマルチギガビット伝送インタフェースの動作の一例を示すフローチャートである。
本発明に係る自動チューニングの動作の一例を示すフローチャートである。
本発明に係る送信パラメータ最適化の動作の一例を示すフローチャートである。
本発明に係る受信パラメータ最適化の動作の一例を示すフローチャートである。
本発明に係る低速伝送モードによる送信の動作の一例を表す波形である。
本発明に係る低速伝送モードによる受信の動作の一例を表す波形である。
従来の情報処理装置の構成の一例を示すブロック図である。
従来のマルチギガビット伝送系の構成の一例を示すブロック図である。
従来のマルチギガビット伝送インタフェースの構成の一例を示すブロック図である。

発明を実施するための最良の形態

0028

以下、本発明の実施の形態について図面を参照しつつ説明する。

0029

本発明に係る情報処理装置は、マルチギガビット伝送インタフェースとマルチギガビット伝送路において、マルチギガビット伝送を用いることにより、送信パラメータと受信パラメータの最適化が必要となる高速伝送モードと、マルチギガビット伝送より低い伝送速度を用いることにより、送信パラメータと受信パラメータの最適化が不要となる低速伝送モードとを切り替えて使用するものである。更に、この低速伝送モードで制御監視を行うことにより、制御監視インタフェースと制御監視伝送路を削減するものである。

0030

まず、本発明に係る情報処理装置の構成について説明する。

0031

図1は、本発明に係る情報処理装置の構成の一例を示すブロック図である。図1において、図10と同一符号は図10に示された対象と同一又は相当物を示しており、ここでの説明を省略する。図10と比較すると図1は、制御監視ボード131の代わりに制御監視ボード31を備え、クロスバスイッチボード132の代わりにクロスバスイッチボード32を備え、CPUボード133の代わりにCPUボード33を備え、IO制御ボード134の代わりにIO制御ボード34を備え、SCSI制御部135の代わりにSCSI制御部35を備え、LAN制御ボード136の代わりにLAN制御ボード36を備え、USB制御ボード137の代わりにUSB制御ボード37を備え、マルチギガビット伝送インタフェース138の代わりにマルチギガビット伝送インタフェース38を備える。

0032

また、本発明に係る情報処理装置において、CPUボード33と制御監視ボード31の間は、従来と同様、制御監視インタフェース13と制御監視伝送路11で接続されている。しかし、その他のボードである、クロスバスイッチボード32、IO制御ボード34、SCSI制御ボード35、LAN制御ボード36、USB制御ボード37の各ボードと、制御監視ボード31の間は、制御監視伝送路11と制御監視インタフェース13を必要としない。従って、制御監視伝送路11と制御監視インタフェース13を大幅に削減することができる。

0033

次に、本発明に係るマルチギガビット伝送系の構成について説明する。

0034

図2は、本発明に係るマルチギガビット伝送系の構成の一例を示すブロック図である。図2において、図11と同一符号は図11に示された対象と同一又は相当物を示しており、ここでの説明を省略する。図11と比較すると図2は、ボード139a,139bの代わりにボード39a,39bを備える。また、ボード39a,39bはそれぞれ、マルチギガビット伝送インタフェース138a,138bの代わりにマルチギガビット伝送インタフェース38a,38bを備える。マルチギガビット伝送インタフェース38a,38bは、上述したマルチギガビット伝送インタフェース38に対応する。また、マルチギガビット伝送インタフェース38a,38bの一方がホスト側、他方がIO側となって通信を行う。

0035

ボード39aにおいて高速伝送モードの送信データである高速送信データは、マルチギガビット伝送インタフェース38aで送信され、マルチギガビット伝送路12を介してマルチギガビット伝送インタフェース38bで受信され、ボード39bへ高速伝送モードの受信データである高速受信データとして出力される。同様に、ボード39bにおいて高速伝送モードの送信データである高速送信データは、マルチギガビット伝送インタフェース38bで送信され、マルチギガビット伝送路12を介してマルチギガビット伝送インタフェース38aで受信され、ボード39aへ高速伝送モードの受信データである高速受信データとして出力される。

0036

また、ボード39aにおいて低速伝送モードの送信データである低速送信データは、マルチギガビット伝送インタフェース38aで送信され、マルチギガビット伝送路12を介してマルチギガビット伝送インタフェース38bで受信され、ボード39bへ低速伝送モードの受信データである低速受信データとして出力される。同様に、ボード39bにおいて低速伝送モードの送信データである低速送信データは、マルチギガビット伝送インタフェース38bで送信され、マルチギガビット伝送路12を介してマルチギガビット伝送インタフェース38aで受信され、ボード39aへ低速伝送モードの受信データである低速受信データとして出力される。

0037

図3は、本発明に係るマルチギガビット伝送インタフェースの構成の一例を示すブロック図である。図3において、図12と同一符号は図12に示された対象と同一又は相当物を示しており、ここでの説明を省略する。マルチギガビット伝送インタフェース138と比較するとマルチギガビット伝送インタフェース38は、送信パラメータ制御部143の代わりに送信パラメータ制御部43を備え、受信パラメータ制御部153の代わりに受信パラメータ制御部53を備え、新たに、テストパターン生成部44、変調部45、SW(スイッチ)46、テストパターン生成部54、復調部55、BER(Bit Error Rate)測定部56を備える。

0038

次に、本発明に係るマルチギガビット伝送インタフェースの動作について説明する。

0039

図4は、本発明に係るマルチギガビット伝送インタフェースの動作の一例を示すフローチャートである。このフローは、マルチギガビット伝送インタフェース38aの動作であり、マルチギガビット伝送インタフェース38aとマルチギガビット伝送インタフェース38bにおいて高速伝送モードによる通信を行うための動作を示す。また、このフローは、マルチギガビット伝送インタフェース38aを備えたボード39aの電源投入、リセット、活性挿入のいずれかにより開始される。

0040

まず、マルチギガビット伝送インタフェース38aの各部は初期設定を行う(S11)。ここで、マルチギガビット伝送インタフェース38aがホスト側、マルチギガビット伝送インタフェース38bがIO側となる。また、送信パラメータと受信パラメータはそれぞれ、送信パラメータ記憶部42と受信パラメータ記憶部52に格納された前回の値とする。次に、送信部41は、受信側であるマルチギガビット伝送インタフェース38bを検出する(S12)。次に、マルチギガビット伝送インタフェース38aは、低速伝送モードでマルチギガビット伝送インタフェース38bを介して制御監視ボード31と通信を行うことにより、制御監視ボード31による制御監視が行われる(S13)。ここで、低速伝送モードで制御監視ボード31からマルチギガビット伝送インタフェース38aを備えたボードの初期設定を行っても良い。

0041

本実施の形態において、マルチギガビット伝送インタフェース38aを備えたボードがCPUボード33以外のボードであれば、マルチギガビット伝送路12、CPUボード33、制御監視伝送路11を介して制御監視ボード31と通信を行うことにより、制御監視が行われる。マルチギガビット伝送路12は低速伝送モードを用いる。一方、マルチギガビット伝送インタフェース38aを備えたボード39aがCPUボード33であれば、従来と同様、制御監視伝送路11を介して制御監視ボード31と通信を行うことにより、制御監視が行われる。なお、制御監視ボード31とクロスバスイッチボード32またはその他のボードを、マルチギガビット伝送インタフェース38とマルチギガビット伝送路12で接続し、制御監視伝送路11と制御監視インタフェース13をなくし、全てのボードが低速伝送モードで通信を行う構成としても良い。

0042

次に、送信パラメータ制御部43と受信パラメータ制御部53は、送信パラメータと受信パラメータの設定を行い、それぞれ送信パラメータ記憶部42と受信パラメータ記憶部52に格納する(S21)。次に、送信部41と受信部51は、それぞれ送信パラメータ記憶部42と受信パラメータ記憶部52に従って、高速伝送モードによる通信を行う(S22)。この状態が通常の高速伝送モードである。次に、BER測定部56は、伝送品質が所定の閾値を満たすか否かの判断を行う(S23)。ここで、伝送品質は、CRC(Cyclic Redundancy Check)等を用いて行う。伝送品質が所定の閾値を満たさない場合(S23,Y)、処理S21へ戻り、再び送信パラメータと受信パラメータの設定を行う。

0043

一方、伝送品質が所定の閾値を満たす場合(S23,N)、送信部41と受信部51は、高速伝送モードによる伝送が行われない状態が所定の時間続いたか否かの判断を行う(S24)。伝送が行われない状態が続いた場合(S24,Y)、送信部41と受信部51は、低速伝送モードでマルチギガビット伝送インタフェース38bを介して制御監視ボード31と通信を行うことにより、制御監視ボード31による制御監視が行われ(S25)、処理S26へ移行する。

0044

一方、伝送が行われない状態が続いていない場合(S24,N)、送信部41と受信部51は、搭載されているボードが他のボードの下位にある場合で、ボードの状態の変更があるか否かの判断を行う(S26)。状態の変更がある場合(S26,Y)、低速伝送モードにより上位のボードに対して状態の変更の通知を行い(S27)、処理S28へ移行する。ここで例えば、上位のボードとはIO制御ボード34であり、下位のボードとはIO制御ボード34にマルチギガビット伝送路12で接続されているSCSI制御ボード35、LAN制御ボード36、USB制御ボード37である。一方、状態の変更がない場合(S26,N)、送信部41と受信部51は通信を終了するか否かの判断を行う(S28)。通信を終了しない場合(S28,N)、処理S22へ戻り、引き続き高速伝送モードによる通信を行う。通信を終了する場合(S28,Y)、このフローを終了する。

0045

上述した送信パラメータと受信パラメータの設定において、マルチギガビット伝送インタフェース38aとマルチギガビット伝送インタフェース38bは、送信パラメータと受信パラメータの自動チューニングを行う。

0046

次に、本発明に係る自動チューニングの動作について説明する。

0047

図5は、本発明に係る自動チューニングの動作の一例を示すフローチャートである。ここでは、マルチギガビット伝送インタフェース38aとマルチギガビット伝送インタフェース38bの動作について示す。まず、マルチギガビット伝送インタフェース38aにおいて、SW46は、テストパターン生成部44から入力されるBER測定用のテストパターンを送信部41へ出力することにより、マルチギガビット伝送インタフェース38bへテストパターンを送信する(S31)。テストパターンを受信したマルチギガビット伝送インタフェース38bにおいて、BER測定部56はBERを測定し、SW46と送信部41は、BER測定結果をマルチギガビット伝送インタフェース38aへ送信する。次に、マルチギガビット伝送インタフェース38aにおいて、受信部51はBER測定結果を受信し(S32)、送信パラメータ制御部43は送信パラメータ最適化を行う(S33)。受信パラメータ制御部53は受信パラメータ最適化を行う(S34)。
マルチギガビット伝送インタフェース38aの送信側パラメータ最適化完了後、マルチギガビット伝送インタフェース38bの受信パラメータ制御部53は受信パラメータ最適化を行う(S34)。同様にしてマルチギガビット伝送インタフェース38bの送信側パラメータ最適化、マルチギガビット伝送インタフェース38aの受信パラメータ最適化を行う。次に、送信パラメータ制御部43と受信パラメータ制御部53は、最適化された送信パラメータと受信パラメータを、低速伝送モードにより制御監視ボード31へ送信し、制御監視ボード31は送信パラメータと受信パラメータを格納し(S35)、このフローを終了する。

0048

次に、送信パラメータ最適化の動作について説明する。

0049

図6は、本発明に係る送信パラメータ最適化の動作の一例を示すフローチャートである。ここでは、マルチギガビット伝送インタフェース38aにおける送信パラメータ最適化の動作について示す。また、送信パラメータi(iは1から送信パラメータ数までの整数)の変化量として、1回目の変化量をs_tiステップ、2回目以降の変化量の絶対値をt_tiステップとする。また、iの初期値を1とする。また、上述したようにマルチギガビット伝送インタフェース38aからマルチギガビット伝送インタフェース38bへ高速伝送モードでテストパターンが送信されている。

0050

まず、マルチギガビット伝送インタフェース38aの送信パラメータ制御部43は、送信パラメータiをs_tiステップ変化させる。(S51)。次に、マルチギガビット伝送インタフェース38bにおいて、BER測定部56はBERを測定し、BER測定結果は変調部45、SW46、送信部41により低速伝送モードでマルチギガビット伝送インタフェース38aへ送信される。次に、マルチギガビット伝送インタフェース38aにおいて、受信部51は低速伝送モードによりBER測定結果を受信し(S53)、送信パラメータ制御部43は前回のBER測定結果と比較することにより、BER測定結果が減少したか否かの判断を行う(S54)。BER測定結果が減少した場合(S54,Y)、送信パラメータ制御部43は送信パラメータiを前回と同符号でt_tiステップ変化させ(S55)、処理S61へ移行する。一方、BER測定結果が減少しない場合(S54,N)、送信パラメータ制御部43は送信パラメータiを前回と逆符号でt_tiステップ変化させ(S56)、処理S61へ移行する。

0051

次に、送信パラメータ制御部43は、逆符号の変化が所定の回数だけ連続したか否かの判断を行う(S61)。連続しない場合(S61,N)、処理S53へ戻る。一方、連続した場合(S61,Y)、送信パラメータ制御部43は、送信パラメータiの変化前の値と変化後の値の中央値を送信パラメータiの最適値として決定する(S62)。次に、送信パラメータ制御部43は、全ての送信パラメータの最適化が終了したか、即ちiが送信パラメータ数と一致したか否かの判断を行う(S63)。最適化が終了していない場合(S63,N)、送信パラメータ制御部43は、iを1増加させ(S64)、処理S51へ戻る。最適化が終了した場合(S63,Y)、このフローを終了する。

0052

次に、受信パラメータの最適化の動作について説明する。

0053

図7は、本発明に係る受信パラメータ最適化の動作の一例を示すフローチャートである。ここでは、マルチギガビット伝送インタフェース38bにおける受信パラメータ最適化の動作について示す。また、受信パラメータi(iは1から受信パラメータ数までの整数)の変化量として、1回目の変化量をs_riステップ、2回目以降の変化量の絶対値をt_riステップとする。また、iの初期値を1とする。また、上述したようにマルチギガビット伝送インタフェース38aからマルチギガビット伝送インタフェース38bへ高速伝送モードでテストパターンが送信されている。

0054

まず、マルチギガビット伝送インタフェース38bにおいて、受信パラメータ制御部53は、受信パラメータiをs_riステップ変化させる。(S71)。次に、BER測定部56は、受信したテストパターンによりBERを測定する(S73)。次に、受信パラメータ制御部53は、前回のBER測定結果と比較することにより、BER測定結果が減少したか否かの判断を行う(S74)。BER測定結果が減少した場合(S74,Y)、受信パラメータ制御部53は、受信パラメータiを前回と同符号でt_riステップ変化させ(S75)、処理S81へ移行する。一方、BER測定結果が減少しない場合(S74,N)、受信パラメータ制御部53は、受信パラメータiを前回と逆符号でt_riステップ変化させ(S76)、処理S81へ移行する。

0055

次に、受信パラメータ制御部53は、逆符号の変化が所定の回数だけ連続したか否かの判断を行う(S81)。連続しない場合(S81,N)、処理S73へ戻る。一方、連続した場合(S81,Y)、受信パラメータ制御部53は、受信パラメータiの変化前の値と変化後の値の中央値を受信パラメータiの最適値として決定する(S82)。次に、受信パラメータ制御部53は、全ての受信パラメータの最適化が終了したか、即ちiが受信パラメータ数と一致したか否かの判断を行う(S83)。最適化が終了していない場合(S83,N)、受信パラメータ制御部53は、iを1増加させ(S84)、処理S71へ戻る。最適化が終了した場合(S83,Y)、このフローを終了する。

0056

上述したように送信パラメータと受信パラメータの設定において、自動チューニングを行うことにより、送信パラメータと受信パラメータを、BERが最小となる値に近づけることができる。なお、本実施の形態においては、マルチギガビット伝送インタフェース38が自動チューニングを行うとしたが、外部からルチギガビット伝送インタフェース38の送信パラメータと受信パラメータの設定を行っても良い。また、送信パラメータ最適化または受信パラメータ最適化において収束しない場合、制御監視ボード11と低速伝送モードによる通信を行うことにより、制御監視ボード11が格納している送信パラメータと受信パラメータをマルチギガビット伝送インタフェース38へ伝送し、送信パラメータ記憶部42や受信パラメータ記憶部52に格納するようにしても良い。

0057

次に、低速伝送モードと高速伝送モードの送信の動作について説明する。

0058

低速伝送モードにおいて、変調部45は、“01”の繰り返しパターンを高速伝送モードの伝送速度で生成し、入力された低速データを繰り返しパターンで変調し、SW46へ出力する。SW46は、変調部45からの入力を送信部41へ出力する。送信部41は、SW46からの入力を送信パラメータに従って調整された状態で送信し、マルチギガビット伝送路12へ出力する。図8は、本発明に係る低速伝送モードによる送信の動作の一例を表す波形である。上から、繰り返しパターン波形、低速送信データ波形、変調部出力波形を表す。また、高速伝送モードにおいて、SW46は、ボード39から入力される高速送信データを送信部41へ出力する。送信部41は、SW46からの入力を送信パラメータに従って調整された状態で送信し、マルチギガビット伝送路12へ出力する。

0059

次に、低速伝送モードと高速伝送モードの受信の動作について説明する。

0060

低速伝送モードにおいて、受信部51は、マルチギガビット伝送路12から受信した波形を受信パラメータに従って調整された状態で受信し、復調部55へ出力する。復調部55は、BPF(バンドパスフィルタ)により“01”の繰り返しの高速データのみを通過させ、コンパレータでBPF通過信号レベルが所定の値を超えたか否かの判定を行い、判定結果を低速受信データとしてボード39と送信パラメータ制御部43へ出力する。図9は、本発明に係る低速伝送モードによる受信の動作の一例を表す波形である。上から、受信部出力波形、復調部出力波形を表す。また、高速伝送モードにおいて、受信部51は、マルチギガビット伝送路12から受信した波形を受信パラメータに従って調整された状態で受信し、高速受信データとしてボード39へ出力する。

0061

ここでは、“01”の繰り返しパターンを用いたが、“0011”の繰り返しパターン、“000111”の繰り返しパターン、“00001111”の繰り返しパターン、等を用いても良い。

0062

上述した低速伝送モードの動作により、マルチギガビット伝送インタフェース38とマルチギガビット伝送路12を用いて、送信パラメータと受信パラメータの最適化が不要な低速データを伝送することができ、制御監視やパラメータ設定に用いることができる。

0063

なお、情報伝送装置は、実施の形態におけるマルチギガビット伝送インタフェースに対応する。また、制御監視部とは、実施の形態における制御監視ボードに対応する。また、送信制御部とは、実施の形態における送信パラメータ制御部と送信パラメータ記憶部に対応する。また、受信制御部とは、実施の形態における受信パラメータ制御部と受信パラメータ記憶部に対応する。また、送信部とは、実施の形態における変調部とSWと送信部とテストパターン生成部に対応する。また、受信部とは、実施の形態における受信部と復調部とBER測定部とテストパターン生成部に対応する。

0064

以上説明したように、制御監視インタフェースと制御監視伝送路を削減することにより、情報処理装置における配線スペース回路部品を大幅に削減することができると共に、伝送路間の輻輳を低減することができる。送信パラメータと受信パラメータの自動チューニングを行うことにより、伝送路条件が変わっても高品質の伝送を実現することができる。

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 富士通株式会社の「 情報管理装置及び情報管理プログラム」が 公開されました。( 2020/10/29)

    【課題】ログの保管に用いられるディスクサイズの見積もりの労力を削減する情報管理装置及び情報管理プログラムを提供する。【解決手段】ログ情報収集部11は、収集設定にしたがって動作履歴が取得される管理対象装... 詳細

  • ローム株式会社の「 ウォッチドッグタイマ」が 公開されました。( 2020/10/29)

    【課題】適切に周波数異常を検出する。【解決手段】ウォッチドッグタイマ173は、トリガ型の第1周波数異常検出部173aと、通信断絶検知型の第2周波数異常検出部173bと、Q&A型の第3周波数異常検出部1... 詳細

  • ローム株式会社の「 監視装置」が 公開されました。( 2020/10/29)

    【課題】故障検出率の高い監視装置を提供する。【解決手段】監視装置100は、監視対象(例えばDIN1〜DIN4)の異常検出を行う監視部(例えばコンパレータ152〜159)と、監視部が正常であるか否かを診... 詳細

この 技術と関連性が強い技術

関連性が強い 技術一覧

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ