図面 (/)

技術 半導体装置の配線回路、半導体装置の配線回路の制御方法、半導体装置、電力変換装置、並びに鉄道車両用電気システム

出願人 株式会社日立パワーデバイス
発明者 増田徹早川誠一高柳雄治嶋田尊衛和田崇
出願日 2020年3月11日 (1年11ヶ月経過) 出願番号 2020-041617
公開日 2021年9月24日 (5ヶ月経過) 公開番号 2021-145432
状態 未査定
技術分野 電子的スイッチ1 電力変換一般
主要キーワード 系統配線 複数仕様 非短絡状態 直列寄生抵抗 ゲートル RC直列回路 ゲート部位 寄生振動
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2021年9月24日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (12)

課題

スイッチング動作高速化もしくは低損失化しながらもノイズによる誤動作を防止できる、半導体装置配線回路、半導体装置の配線回路の制御方法、半導体装置、電力変換装置、並びに鉄道車両用電気システムを提供する。

解決手段

半導体装置の配線回路(4,5)は、電力変換装置におけるアームを構成する半導体装置(1,2)と、半導体装置を駆動する駆動回路(3)との間に接続されるものであって、インダクタ(11,12,13,14)と、スイッチ(15,16,17,18)を含みインダクタに並列接続されるインピーダンス回路(51,52,53,54)と、を備える。

概要

背景

産業機器電気鉄道車両ハイブリッド自動車電気自動車などの機器において、電力制御モータ制御のために、電力変換装置が広く用いられている。電力変換装置は、電気部品であるパワー半導体モジュールパワー半導体素子およびコンデンサなどと、電気部品間を接続する配線と、電気部品の電力損失により生じる発熱放熱する放熱器とによって構成され、モータ系統配線などの負荷電力を与える。

電力変換装置の主回路を構成するパワー半導体モジュールやパワー半導体素子では、これらが電力変換装置の出力電流を制御するため、導通損失スイッチング損失が発生する。これらの電力損失を低減すると、放熱器サイズが削減される。これにより、電力変換装置が小型化されたり、空いたスペースに高機能化のための追加部品を配置できたりする。例えば、電気鉄道車両床下に配置される電力変換装置の体積を削減して、できた空きスペース蓄電池を配置して、エネルギー回生性能を向上させることができる。このため、導通損失とスイッチング損失をより一層低減することが求められている。

スイッチング損失を低減する一手段として、スイッチング時のゲート駆動電流を増加させる手段がある。この場合、ゲート駆動抵抗の値を小さく設定する。しかし、ゲート駆動抵抗値低抵抗化によって、ゲート駆動回路の出力電流定格の増加が必要になったり、ゲート駆動回路からパワー半導体モジュールやパワー半導体素子までの経路における共振に対する抵抗ダンピング効果が弱くなり共振が発生し易くなったりする。共振が成長すると、パワー半導体モジュールやパワー半導体素子において最も電圧定格が小さいゲート電圧超過する電圧振動が発生する。その結果、半導体素子ゲート部位劣化もしくは損傷し、パワー半導体モジュールやパワー半導体素子の信頼性が低下する。

このような損失低減や共振に対する、ゲート駆動に関する従来技術として、特許文献1および特許文献2に記載の技術が知られている。

特許文献1に記載の技術では、スイッチング素子ゲートソース間可変制御容量を接続し、ゲート駆動パルス回路が発生するゲート駆動信号をタイミングの基準として、ゲート・ソース間の容量を動作期間に応じて変化させる。ゲート電流が最大となる期間には容量の値を低減して最大電流値を抑制し、ゲートループ回路の共振に対する安定性が損なわれる期間では容量の値を増加して共振を抑制する。

特許文献2に記載の技術では、電圧制御型トランジスタ電圧制御端子駆動回路との間に、共振用インダクタと抵抗を直列に接続する。電圧制御型トランジスタの入力容量とのLCR共振現象により、高い駆動電圧、もしくは負電圧が得られる。また、回路のコンパクト化やゲート配線長が大幅に小さくなることによるリンギング抑制が可能となる。

概要

スイッチング動作高速化もしくは低損失化しながらもノイズによる誤動作を防止できる、半導体装置配線回路、半導体装置の配線回路の制御方法、半導体装置、電力変換装置、並びに鉄道車両用電気システムを提供する。 半導体装置の配線回路(4,5)は、電力変換装置におけるアームを構成する半導体装置(1,2)と、半導体装置を駆動する駆動回路(3)との間に接続されるものであって、インダクタ(11,12,13,14)と、スイッチ(15,16,17,18)を含みインダクタに並列接続されるインピーダンス回路(51,52,53,54)と、を備える。

目的

本発明は、スイッチング動作を高速化もしくは低損失化しながらもノイズによる誤動作を防止できる、半導体装置の配線回路、半導体装置の配線回路の制御方法、半導体装置、電力変換装置、並びに鉄道車両用電気システムを提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

電力変換装置におけるアームを構成する半導体装置と前記半導体装置を駆動する駆動回路との間に接続される半導体装置の配線回路において、インダクタと、スイッチを含み、前記インダクタに並列接続されるインピーダンス回路と、を備えることを特徴とする半導体装置の配線回路。

請求項2

請求項1に記載の半導体装置の配線回路において、前記アームのうち駆動アームターンオンするときに、前記アームのうち対アームにおいて、前記スイッチがオン状態であり、前記インピーダンス回路が前記インダクタを短絡することを特徴とする半導体装置の配線回路。

請求項3

請求項2に記載の半導体装置の配線回路において、前記アームのうち駆動アームがターンオンするときに、前記駆動アームにおいて、前記スイッチがオフ状態であることを特徴とする半導体装置の配線回路。

請求項4

請求項2に記載の半導体装置の配線回路において、前記インピーダンス回路は、前記スイッチとダイオード直列回路を備え、前記インピーダンス回路は、前記ダイオードによって前記インダクタを短絡することを特徴とする半導体装置の配線回路。

請求項5

請求項2に記載の半導体装置の配線回路において、前記インピーダンス回路は、前記スイッチと抵抗の直列回路を備え、前記インピーダンス回路は、前記抵抗によって前記インダクタを短絡することを特徴とする半導体装置の配線回路。

請求項6

請求項2に記載の半導体装置の配線回路において、前記インピーダンス回路は、前記スイッチによって前記インダクタを短絡することを特徴とする半導体装置の配線回路。

請求項7

請求項1に記載の半導体装置の配線回路において、前記インダクタは、互いに直列接続される第1インダクタおよび第2インダクタを含み、前記第1インダクタに並列接続される第1スイッチと、前記第2インダクタに並列接続される第2スイッチと、を備えることを特徴とする半導体装置の配線回路。

請求項8

電力変換装置におけるアームを構成する半導体装置と前記半導体装置を駆動する駆動回路との間に接続されるインダクタを有する半導体装置の配線回路の制御方法において、前記アームのうち駆動アームがターンオンするときに、前記アームのうち対アームにおいて、前記インダクタを短絡することを特徴とする半導体装置の配線回路の制御方法。

請求項9

請求項8に記載の半導体装置の配線回路の制御方法において、前記駆動アームがターンオンする前に、前記対アームにおいて、前記インダクタを、非短絡状態から短絡状態切り替えることを特徴とする半導体装置の配線回路の制御方法。

請求項10

請求項8に記載の半導体装置の配線回路の制御方法において、前記駆動アームがターンオンするときに、前記駆動アームにおいて、前記インダクタが非短絡状態であることを特徴とする半導体装置の配線回路の制御方法。

請求項11

電力変換装置におけるアームを備える半導体装置において、前記アームと、前記アームを駆動する駆動回路との間に接続される配線回路を備え、前記配線回路は、請求項1に記載の半導体装置の配線回路であることを特徴とする半導体装置。

請求項12

一対の上下アームを有する主回路と前記アームを駆動する駆動回路と、を備える電力変換装置において、前記アームと、前記アームを駆動する駆動回路との間に接続される配線回路を備え、前記配線回路は、請求項1に記載の半導体装置の配線回路であることを特徴とする電力変換装置。

請求項13

鉄道車両を駆動する電動機を駆動する鉄道車両用電気システムにおいて、パンタグラフと、前記パンタグラフに接続される遮断器と、前記遮断器に接続されるリアクトルと、前記リアクトルに接続される電力変換装置と、前記電力変換装置に接続される電動機と、を備え、前記電力変換装置は、請求項12に記載の電力変換装置であることを特徴とする鉄道車両用電気システム。

技術分野

0001

本発明は、半導体装置駆動回路とを接続する配線回路およびその制御方法、それを用いる半導体装置、電力変換装置および鉄道車両用電気システムに関する。

背景技術

0002

産業機器電気鉄道車両ハイブリッド自動車電気自動車などの機器において、電力制御モータ制御のために、電力変換装置が広く用いられている。電力変換装置は、電気部品であるパワー半導体モジュールパワー半導体素子およびコンデンサなどと、電気部品間を接続する配線と、電気部品の電力損失により生じる発熱放熱する放熱器とによって構成され、モータ系統配線などの負荷電力を与える。

0003

電力変換装置の主回路を構成するパワー半導体モジュールやパワー半導体素子では、これらが電力変換装置の出力電流を制御するため、導通損失スイッチング損失が発生する。これらの電力損失を低減すると、放熱器サイズが削減される。これにより、電力変換装置が小型化されたり、空いたスペースに高機能化のための追加部品を配置できたりする。例えば、電気鉄道車両床下に配置される電力変換装置の体積を削減して、できた空きスペース蓄電池を配置して、エネルギー回生性能を向上させることができる。このため、導通損失とスイッチング損失をより一層低減することが求められている。

0004

スイッチング損失を低減する一手段として、スイッチング時のゲート駆動電流を増加させる手段がある。この場合、ゲート駆動抵抗の値を小さく設定する。しかし、ゲート駆動抵抗値低抵抗化によって、ゲート駆動回路の出力電流定格の増加が必要になったり、ゲート駆動回路からパワー半導体モジュールやパワー半導体素子までの経路における共振に対する抵抗ダンピング効果が弱くなり共振が発生し易くなったりする。共振が成長すると、パワー半導体モジュールやパワー半導体素子において最も電圧定格が小さいゲート電圧超過する電圧振動が発生する。その結果、半導体素子ゲート部位劣化もしくは損傷し、パワー半導体モジュールやパワー半導体素子の信頼性が低下する。

0005

このような損失低減や共振に対する、ゲート駆動に関する従来技術として、特許文献1および特許文献2に記載の技術が知られている。

0006

特許文献1に記載の技術では、スイッチング素子ゲートソース間可変制御容量を接続し、ゲート駆動パルス回路が発生するゲート駆動信号をタイミングの基準として、ゲート・ソース間の容量を動作期間に応じて変化させる。ゲート電流が最大となる期間には容量の値を低減して最大電流値を抑制し、ゲートループ回路の共振に対する安定性が損なわれる期間では容量の値を増加して共振を抑制する。

0007

特許文献2に記載の技術では、電圧制御型トランジスタ電圧制御端子と駆動回路との間に、共振用インダクタと抵抗を直列に接続する。電圧制御型トランジスタの入力容量とのLCR共振現象により、高い駆動電圧、もしくは負電圧が得られる。また、回路のコンパクト化やゲート配線長が大幅に小さくなることによるリンギング抑制が可能となる。

先行技術

0008

特開2018−7373号公報
特開2011−188383号公報

発明が解決しようとする課題

0009

しかしながら、特許文献1に記載の技術では、ゲート・ソース間の入力容量を増加させるため、スイッチング時間が増加する。

0010

また、特許文献2に記載の技術では、電圧制御端子と駆動回路との間に、共振用インダクタと抵抗が直列に接続されているため、電圧制御型トランジスタをオフ状態に維持する期間におけるノイズ耐性が低下する。このため、ノイズが発生すると、誤ターンオン寄生振動などの誤動作が発生する。

0011

電力変換装置の主回路におけるハーフブリッジ回路を構成する一対の複数のパワー半導体モジュールは、一方のパワー半導体モジュールをスイッチングする際に、他方のパワー半導体モジュールはオフ状態に維持される。このとき、他方のパワー半導体モジュールが誤ターンオンすると、アーム短絡を起こしてしまう。したがって、ノイズ耐性の低下の問題は、電力変換装置、ハーフブリッジ回路、パワー半導体モジュールにおいて顕著である。

0012

また、ノイズによる誤動作の問題は、IGBT(Insulated Gate Bipolar Transistor)やMOSFET(Metal Oxide Semiconductor Field Effect Transistor)などの高速動作が可能な電圧制御型のパワー半導体素子や、シリコン(Si)からなるパワー半導体素子よりも低損失性かつ高速性に優れる炭化シリコン(SiC)などのワイドギャップ半導体からなるパワー半導体素子において、顕著である。

0013

そこで、本発明は、スイッチング動作を高速化もしくは低損失化しながらもノイズによる誤動作を防止できる、半導体装置の配線回路、半導体装置の配線回路の制御方法、半導体装置、電力変換装置、並びに鉄道車両用電気システムを提供する。

課題を解決するための手段

0014

上記課題を解決するために、本発明による半導体装置の配線回路は、電力変換装置におけるアームを構成する半導体装置と、半導体装置を駆動する駆動回路との間に接続されるものであって、インダクタと、スイッチを含みインダクタに並列接続されるインピーダンス回路と、を備える。

0015

また、上記課題を解決するために、本発明による半導体装置の配線回路の制御方法は、電力変換装置におけるアームを構成する半導体装置と、半導体装置を駆動する駆動回路との間に接続されるインダクタを有する半導体装置の配線回路の制御方法であって、アームのうち駆動アームがターンオンするときに、アームのうち対アームにおいて、インダクタを短絡する。

0016

また、上記課題を解決するために、本発明による半導体装置は、電力変換装置におけるアームを備えるものであって、アームと、アームを駆動する駆動回路との間に接続される配線回路を備え、この配線回路は、上記本発明による半導体装置の配線回路である。

0017

また、上記課題を解決するために、本発明による電力変換装置は、一対の上下アームを有する主回路と、アームを駆動する駆動回路とを備えるものであって、アームと、アームを駆動する駆動回路との間に接続される配線回路を備え、この配線回路は、上記本発明による半導体装置の配線回路である。

0018

また、上記課題を解決するために、本発明による鉄道車両用電気システムは、鉄道車両を駆動する電動機を駆動するものであって、パンタグラフと、パンタグラフに接続される遮断器と、遮断器に接続されるリアクトルと、リアクトルに接続される電力変換装置と、電力変換装置に接続される電動機と、を備え、この電力変換装置は、上記本発明による電力変換装置である。

発明の効果

0019

本発明によれば、半導体装置のスイッチング損失を増大させずに誤動作を防止することができる。これにより、半導体装置、電力変換装置、鉄道車両用電気システムの信頼性が向上する。

0020

上記した以外の課題、構成および効果は、以下の実施形態の説明により明らかにされる。

図面の簡単な説明

0021

実施例1である電力変換装置の構成を示す回路図である。
図1に示すゲート駆動回路およびゲート配線回路における各スイッチの動作を示すタイムチャートである。
実施例1の回路動作を示す、パワー半導体モジュールのターンオン波形例を示す。
図3における主電圧(Vds2)および主電流(Is2)の波形を、時間軸方向に拡大した波形を示す。
実施例1においてオフ状態を維持するパワー半導体モジュールのゲート・ソースセンス間電圧(Vgs1)の波形例を示す。
パワー半導体モジュール2のスイッチング損失と、総インダクタンス値との関係を示す図、パワー半導体モジュール1のゲート・ソースセンス間電圧のピーク値と、総インダクタンス値との関係を示す図(下図)である。
実施例6である鉄車両用電気システムの回路構成を示すブロック図である。
実施例2である電力変換装置の構成を示す回路図である。
実施例3である電力変換装置の構成を示す回路図である。
実施例4であるゲート配線回路基板の構成を示す回路図および平面図である。
実施例5であるゲート配線回路の構成を示す回路図である。

0022

以下、本発明の実施形態について、下記の実施例1〜6により、図面を用いながら説明する。なお、各図において、参照番号が同一のものは同一の構成要件あるいは類似の機能を備えた構成要件を示している。

0023

図1図6を用いて、本発明の実施例1について説明する。

0024

図1は、本発明の実施例1である電力変換装置の構成を示す回路図である。

0025

レグ回路100は、電力変換装置、例えば電気鉄道用3相インバータ(後述の図7参照)の構成要素であり、上下一対のアームを構成する半導体装置すなわちパワー半導体モジュール1,2と、パワー半導体モジュール1,2を駆動するゲート駆動回路3と、パワー半導体モジュール1,2とゲート駆動回路3とを接続するゲート配線回路4,5と、を備えている。ここで、パワー半導体モジュール1,2の各々は、半導体スイッチング素子図1ではMOSFET)と還流ダイオードとの並列接続回路からなる一つのアームを構成する。

0026

パワー半導体モジュール1,2は、互いに直列に接続されて、ハーフブリッジ回路を構成する。レグ回路100の高電位直流端子nP、低電位直流端子nNおよび交流端子nACは、それぞれ、ハーフブリッジ回路の高電位側、低電位側および中間電位(パワー半導体モジュール1,2の直列接続点)に接続される。なお、高電位直流端子nP、低電位直流端子nNおよび交流端子nACは、それぞれ、電力変換装置の高電圧直流電位、電力変換装置の低電圧直流電位および負荷(例えば、モータのような誘導性負荷)に接続される。なお、レグ回路100の動作は、外部の制御回路からレグ回路100の制御信号端子nCNTへ与えられる制御信号によって制御される。

0027

ゲート駆動回路3は、パワー半導体モジュール1,2を、ゲート配線回路4,5を介して駆動する。ゲート駆動回路3は、上アームを構成するパワー半導体モジュール1を駆動する上アーム駆動回路と、下アームを構成するパワー半導体モジュール2を駆動する下アーム駆動回路と、後述するインピーダンス回路のインピーダンス切り替えるスイッチ15〜18を制御する制御信号を発生する駆動制御回路30と、を備えている。

0028

ゲート配線回路4,5は、ゲート駆動回路3とパワー半導体モジュール1,2を接続するためのゲート配線25〜28(図1中、インダクタンス成分として記す)と、ゲート配線に所定のインダクタンスを付加するインダクタ11〜14と、インダクタ11〜14にそれぞれ並列接続されるインピーダンス回路51〜54を備えている。インピーダンス回路51〜54は、駆動制御回路30によって発生されゲート駆動回路3から出力される制御信号によって、自インピーダンス回路のインピーダンスの値を変化させる機能を有する。

0029

なお、図1中では、ゲート配線25〜28はインダクタンス成分(配線インダクタンス)として記しているが、ゲート配線25〜28は、インダクタンス成分のほか、インダンタンス成分に直列接続される、図示しない抵抗成分(直列寄生抵抗)を有する。

0030

ゲート駆動回路3の上アームゲート駆動端子GDg1は、ゲート配線25を介してインダクタ11の一端に接続される。インダクタ11の他端は、上アームを構成するパワー半導体モジュール1のゲート端子nTg1に接続される。また、ゲート駆動の基準電位となるソースセンスについては、上アームソースセンス駆動端子nGDss1は、ゲート配線26を介してインダクタ12の一端に接続され、インダクタ12の他端は、パワー半導体モジュール1のソースセンス端子nTss1に接続される。なお、下アームを構成するパワー半導体モジュール2とゲート駆動回路3との接続の様子は、前述のパワー半導体モジュール1とゲート駆動回路3との接続の様子と同様であるため説明を省略する。

0031

以下、ゲート駆動回路3およびゲート配線回路4,5の構成について、図1を用いて、さらに詳細に説明する。

0032

ゲート駆動回路3は、回路素子(31〜36)で構成される上アーム駆動回路と、回路素子(37〜42)で構成される下アーム駆動回路と、を有する。図1に示すように、本実施例では、上アーム駆動回路および下アーム駆動回路は、同様の回路構成および回路定数を有する。そこで、上アーム駆動回路を例にとって、回路構成を説明する。

0033

上アーム駆動回路において、コンデンサ31,32は、上アーム駆動回路の電源ノードnGDpp1,nGDnn1間の電位差を容量比分圧し、上アームソースセンス駆動端子nGDss1に基準電圧として与えるソースセンス電圧を生成する。抵抗35および抵抗36は、それぞれ、オン用ゲート駆動抵抗(RgON)とオフ用ゲート駆動抵抗(RgOFF)である。

0034

上アームゲート駆動端子nGDg1は、スイッチ33,34を相補的にオン・オフ制御することによって、抵抗35および抵抗36を介してそれぞれ電源ノードnGDpp1および電源ノードnGDnn1に接続される。電源ノードnGDpp1,nGDnn1の電位は、ゲート駆動端子nGDg1からゲート配線回路4へ与えられる。図1においては、スイッチ33が開状態であり、かつスイッチ34が閉状態であるから、ゲート駆動端子nGDg1は、抵抗36(RgOFF)を介して、低電位である電源ノードnGDnn1に接続されている。この場合、パワー半導体モジュール1はオフ状態である。

0035

なお、下アーム駆動回路では、図1に示すように、スイッチ39が閉状態であり、かつスイッチ40が開状態であるから、ゲート駆動端子nGDg2は、抵抗41(RgON)を介して高電位である電源ノードnGDpp2に接続されている。したがって、パワー半導体モジュール2はオン状態である。

0036

このように、パワー半導体モジュール1,2の一方がオン状態に制御されるとき、他方はオフ状態に制御される。これにより、上下アームの短絡による過電流が防止される。なお、一対の上下アームのうち、オン状態に制御されるアームは駆動アームと呼ばれ、オフ状態に制御されるアームは対アームと呼ばれる。

0037

ゲート配線回路4,5は、本実施例では、図1に示すように、インダクタ(11〜14)と、インダクタ(11〜14)に並列接続されるインピーダンス回路(51〜54)を有する。図1に示すように、本実施例では、上アームのゲート配線回路4および下アームのゲート配線回路5は、同様の回路構成および回路定数を有する。そこで、図1に示すように、半導体スイッチング素子がオン状態である場合の下アームのゲート配線回路5、および半導体スイッチング素子がオフ状態である上アームのゲート配線回路4について説明する。

0038

インピーダンス回路53は、スイッチ17に直列接続したダイオード23で構成される。ダイオード23のアノード端子は、パワー半導体モジュール2側に配置され、パワー半導体モジュール2のゲート端子nTg2に接続される。また、インピーダンス回路54は、スイッチ18に直列接続したダイオード24で構成される。ダイオード24のカソード端子は、パワー半導体モジュール2側に配置され、パワー半導体モジュール2のソースセンス端子nTss2に接続される。

0039

なお、図1に示すように、上アームのゲート配線回路4におけるインピーダンス回路51およびインピーダンス回路52の構成は、それぞれ上述の下アームのインピーダンス回路53およびインピーダンス回路54と同様である。

0040

駆動アームである下アームのゲート配線回路5におけるスイッチ17およびスイッチ18はいずれも開状態であるため、下アームのゲート駆動信号(電流)経路(オンゲート駆動信号(電流)経路)において、ダイオード23およびダイオード24は機能せず、インダクタ13およびインダクタ14は、短絡されずに、インダクタンス成分を与える。したがって、図1の状態では、下アームのゲート駆動信号(電流)経路は、順に、オンゲート信号を与える状態にある下アームのゲート駆動回路のゲート駆動端子nGDg2、ゲート配線27、インダクタ13、パワー半導体モジュール2のゲート端子nTg2、パワー半導体モジュール2のソースセンス端子nTss2、インダクタ14、ゲート配線28(ソースセンス配線)、ゲート駆動回路のソースセンス駆動端子nGDss2を通る。このため、ゲート駆動抵抗41(RgON)と、インダクタ13およびインダクタ14が与えるインダクタンス成分、パワー半導体モジュール2における半導体スイッチング素子の入力容量からなるRLC直列回路が構成される。なお、本実施例1においては、インダクタ(13,14)が与えるインダクタンス成分は、ゲート配線(27,28)のインダクタンス成分よりも十分大としている(上アームにおいても同様)。

0041

なお、図1において、対アームである上アームのゲート駆動回路は、パワー半導体モジュール1の半導体スイッチング素子がオフ状態となるように動作している。この場合、ゲート配線回路4におけるスイッチ15およびスイッチ16はいずれも閉状態であるため、上アームのゲート駆動信号(電流)経路(オフゲート駆動信号(電流)経路)において、インダクタ11およびインダクタ12は、それぞれダイオード21およびダイオード22によって短絡されるため、インダクタンス素子として機能せず、またダイオード21およびダイオード22は容量性低インピーダンスを与える。したがって、図1の状態では、上アームのゲート駆動信号(電流)経路は、順に、オフゲート信号を与える状態にある上アームのゲート駆動回路のソースセンス駆動端子nGDss1、ゲート配線26(ソースセンス配線)、スイッチ16、ダイオード22、パワー半導体モジュール1のソースセンス端子nTss1、パワー半導体モジュール1のゲート端子nTg1、ダイオード21、スイッチ15、ゲート配線25、上アームのゲート駆動回路のゲート駆動端子nGDg1を通る。このため、ゲート駆動信号(電流)経路のインダクタンス成分が、インダクタ11およびインダクタ12の分、低減されるので、ゲート駆動信号(電流)経路においては、ゲート駆動抵抗36(RgOFF)、ダイオード21およびダイオード22が与える容量性インピーダンス、そして、パワー半導体モジュール1における半導体スイッチング素子の入力容量からなるRC直列回路とみなせる。

0042

すなわち、本実施例1において、パワー半導体モジュール(1,2)は、オン状態では、RLC直列回路を介してゲート駆動回路の電源電圧が与えられて駆動され、オフ状態では、インダクタンス(L)を低減して、実効的にRC直列回路を介して電源電圧が与えられて駆動される。なお、ダイオード(21〜24)は、その順方向がオフゲート駆動電流の方向にとなるように、スイッチ(15〜18)を介してインダクタ(11〜14)に並列に接続される。本実施例1では、上述のようにスイッチをオンしてダイオードによってインダクタを短絡するため、順方向電圧オン電圧)の定格値ができるだけ低いダイオードを用いることが好ましい。

0043

なお、ダイオードとインダクタを並列接続すれば、ダイオードによりインダクタは短絡されるが、本実施例では、ダイオードにスイッチを直列接続し、パワー半導体モジュール(1,2)をオン駆動する場合は、スイッチをオフして、ダイオードとインダクタの並列接続を解除する。これにより、パワー半導体モジュール(1,2)をオン駆動時において、ダイオードの寄生容量とインダクタとによる共振の発生を防止している。

0044

次に、本実施例1の動作について説明する。

0045

図2は、図1に示すゲート駆動回路およびゲート配線回路における各スイッチの動作を示すタイムチャートである。

0046

図1では、下アームを駆動アーム、上アームを対アームとし、駆動アームがスイッチング(オン・オフ)制御され、対アームがオフ状態を維持するように制御される例を示している。

0047

したがって、図2に示すように、駆動アーム(下アーム)側のゲート駆動回路におけるスイッチ39およびスイッチ40は、相補的にオン・オフされる。時刻t2において、スイッチ39およびスイッチ40は、それぞれターンオンおよびターンオフされる。さらに、時刻t3において、スイッチ39およびスイッチ40は、それぞれターンオフおよびターンオンされる。また、対アーム(上アーム)側のゲート駆動回路におけるスイッチ33およびスイッチ34は、対アームのスイッチング素子をオフ状態に維持するため、それぞれオフ状態およびオン状態に維持される。

0048

ここで、図2中、時刻t2までの期間では、駆動アーム(下アーム)はオフ状態であり、駆動アームには負荷電流は流れないが、対アーム(上アーム)のダイオードに還流電流として負荷電流が流れる。時刻t2〜t3の期間では、駆動アーム(下アーム)はオン状態であり、駆動アーム(下アーム)には負荷電流が流れるが、対アーム(上アーム)のダイオードには過渡的にリカバリ電流が流れる。時刻t3から時刻t4の期間では、時刻t1から時刻t2までの期間の状態に戻る。

0049

ゲート配線回路(4,5)におけるスイッチ(15〜18)は、時刻t2よりも前の時刻t1、並びに時刻t3よりも後の時刻t4で、オン・オフ制御される。

0050

具体的には、スイッチ39がターンオンされるとともにスイッチ40がターンオフされる時刻t2よりも前の時点t1、すなわち駆動アーム(下アーム)のスイッチング素子がターンオン制御される前の時点(t1)で、駆動アーム(下アーム)のゲート配線回路5のスイッチ17およびスイッチ18はターンオフされるとともに、対アーム(上アーム)のゲート配線回路4のスイッチ15およびスイッチ16はターンオンされる。

0051

さらに、スイッチ39がターンオフされるとともにスイッチ40がターンオンされる時刻t3よりも後の時点t4、すなわち駆動アーム(下アーム)のスイッチング素子がターンオフ制御された後の時点(t4)で、駆動アーム(下アーム)のゲート配線回路5のスイッチ17およびスイッチ18はターンオンされるとともに、対アーム(上アーム)のゲート配線回路4のスイッチ15およびスイッチ16はターンオフされる。

0052

このようなスイッチ(15〜18)のオン・オフ制御により、駆動アーム(下アーム)がオン・オフ制御される期間(t2〜t3)において、対アーム(上アーム)のゲート配線回路4におけるインダクタ(11,12)が、ダイオード(21,22)によって確実に短絡できる。これにより、駆動アーム(下アーム)がオン・オフ制御される期間(t2〜t3)において、対アーム(上アーム)の誤ターンオンを確実に防止できる。また、駆動アーム(下アーム)のゲート配線回路5におけるインダクタ(11,12)とダイオード(21,22)との並列接続が確実に解除された状態で、駆動アーム(下アーム)をオン・オフ制御できる。したがって、駆動アーム(下アーム)の高速性や低損失性を損なうことなく、駆動アーム(下アーム)をオン・オフ制御することができる。

0053

図3は、本実施例1の回路動作を示す、パワー半導体モジュールのターンオン波形例を示す。なお、本波形例は、本発明者による検討(シミュレーション)結果である。

0054

図3に示す波形例は、駆動アーム(下アーム)を構成するパワー半導体モジュール2のスイッチング素子(図中「トランジスタ2a」と記す)がターンオン制御される時点、すなわち図2における時刻t2の周辺時刻におけるパワー半導体モジュール2のターンオン動作を示している。

0055

図3においては、上から、パワー半導体モジュール2のスイッチング素子のゲート・ソース間電圧(Vgs2)の波形、同スイッチング素子のゲート電流(Ig2)の波形、同スイッチング素子のドレイン・ソース間電圧(Vds2)およびソース電流(Is2)の波形、を示している。また、オンゲート駆動信号(電流)経路におけるゲートループインダクタンスの値を総インダクタンス値(Lgg1,Lgg2,Lgg3)と称し、パラメータとしている。ここで、Lgg1<Lgg2<Lgg3である。なお、本実施例1においては、インダクタ(13,14)のインダクタンス成分がゲート配線(27,28)よりも十分大きく、総インダクタンス値は、実質、インダクタ13およびインダクタ14の各インダクタンスの総和に等しい。したがって、総インダクタンス値は、インダクタ(13,14)のインダクタンス値により変化させている。

0056

なお、図3において、Lgg1、Lgg2およびLgg3に対する波形は、それぞれ、破線実線および一点鎖線で表している。

0057

パワー半導体モジュール2のスイッチング素子はターンオン制御されるので、ドレイン・ソース間電圧Vds2は、時刻t2aからt2cまでの期間において、高電圧Vddから低電圧Vonへと変化し、ソース電流Is2は、0()からIs2へと立ち上がる。

0058

ゲート・ソース間電圧Vgs2は、期間t2a〜t2cでは、Lgg1,Lgg2,Lgg3の各場合で、ほぼ同等の電圧波形を有している。

0059

これに対し、ゲート電流Ig2の波形は、総インダクタンス値(Lgg1,Lgg2,Lgg3)に応じて大きく変化する。Lgg1の場合、Ig2は、t2a以前の時点で比較的大きな電流ピーク値を有し、電流ピーク値の時点以降に大きく減衰し、Vds2およびIs2、すなわち主電圧および主電流が変化するt2bからt2cにかけての期間では、ゲート抵抗(RgON)によって設定される一定電流になる。Lgg2(>Lgg1)、Lgg3(>Lgg2>Lgg1)の場合、Ig2は、電流ピーク値はLgg1の場合よりも小さくなるが、主電圧・主電流の変化期間(t2a〜t2c)では、Lgg1の場合よりも大きなゲート電流値を有する。

0060

これは、Ig2が、Lgg1の場合には、総インダクタンス値が小さいため、ゲート駆動抵抗(RgON)とスイッチング素子のゲート入力容量とによるRC過渡応答が支配的であるのに対し、Lgg2およびLgg3の場合、さらにLgg2,Lgg3を付加したRLC直列共振回路の過渡応答が支配的となるためである。

0061

上述のように、Lgg2,Lgg3の場合、主電圧・主電流の変化期間(t2a〜t2c)でLgg1の場合よりも大きなゲート電流値が得られるので、ターンオン特性(ターンオン(フォール)時間、ターンオン損失)を向上することができる。ここで、Lgg2の場合とLgg3の場合とを比較すると、Ig2は、期間t2a〜t2cの前半の期間t2a〜t2bでは、Lgg2の場合の方がLgg3の場合よりも大きく、後半の期間t2b〜t2cでは、Lgg2の場合とLgg3の場合とでほぼ同等である。したがって、総インダクタンス値を大きくすれば、ターンオン特性を向上できるが、後述するように、総インダクタンス値にはターンオン特性に対して最適値がある。

0062

図4は、図3における主電圧(Vds2)および主電流(Is2)の波形を、時間軸方向に拡大した波形を示す。

0063

図4に示すように、Lgg1,Lgg2およびLgg3の場合の内、Lgg2(Lgg1<Lgg2<Lgg3)の場合に、Vds2が最も急峻に立ち下がり、Is2が最も急峻に立ち上がる。Lgg3の場合は、Vdsは、Lgg2の場合と同様に急峻に立ち下がるが、期間t2aからt2bでのIgsの立ち上がりがLgg2の場合よりも緩やかである。これは、図3に示したように、Ig2が、期間t2a〜t2bでは、Lgg2の場合の方がLgg3の場合よりも大きいためである。

0064

図5は、本実施例1においてオフ状態を維持するパワー半導体モジュール1のゲート・ソースセンス間電圧(Vgs1)の波形例を示す。なお、図5の波形例は、図3の波形例と同様に、本発明者による検討(シミュレーション)結果である。

0065

図5の左図の場合、パワー半導体モジュール1が構成する上アームのゲート配線回路4におけるスイッチ15およびスイッチ16が、オン・オフ制御しない比較例を示しており、オフ状態に維持されている。これにより、インダクタ11,12により上アームのゲート駆動信号経路にゲート配線のインダクタンスよりも大きなインダクタンス成分が与えられる。このため、図5の左図が示すように、下アーム(駆動アーム)がターンオンする期間t2b〜t2cで、Vgs1に、正電圧方向に比較的大きなノイズが重畳する。そして、総インダクタンス値(Lgg1<Lgg2<Lgg3)が大きいほど、Vgs1のピーク電圧が大きくなるとともに、Vgs1に電圧ノイズが重畳する期間が長くなる。

0066

このように、Vgs1にノイズが重畳することによって、Vgs1が持ち上がり、Vgs1が、オフ状態であるパワー半導体モジュール1のスイッチング素子のゲート閾値を超過すると、パワー半導体モジュール1のスイッチング素子が誤ターンオンする可能性がある。誤ターンオンが発生すると、アーム短絡状態となり、上下アームに過大電流が発生してしまう。

0067

これに対し、本実施例1では、図2に示したように、対アーム(上アーム)のスイッチ15およびスイッチ16を閉状態とし、インダクタ11およびインダクタ12を、低インピーダンスのダイオード21およびダイオード22によってそれぞれ短絡する。この場合のVgs1が、図5の右図に示される。図5の右図に示すように、総インダクタンスを増大させても、インダクタ11およびインダクタ12がインダクタンス成分として機能しないので、期間t2b〜t2cでのノイズ重畳が抑えられる。

0068

図6は、パワー半導体モジュール2のスイッチング損失と、総インダクタンス値との関係を示す図(上図)、パワー半導体モジュール1のゲート・ソースセンス間電圧(図5におけるVgs1)のピーク値と、総インダクタンス値との関係を示す図(下図)である。なお、これらの関係は、本発明者による検討(シミュレーション)結果である。

0069

図6の上図が示すように、総インダクタンス値をLgg1から線形に増加すると、ターンオン損失Eonは最大18%減少し、ターンオフ損失Eoffは、低減の度合いはEonよりも小さいものの、最大7%減少する。なお、図3に示すように、総インダクタンス値には、スイッチング損失が極小となる最適値がある。

0070

また、図6の下図に示すように、オフ状態を維持する対アームのゲート配線回路4におけるスイッチ15およびスイッチ16を閉状態にしてインダクタ11およびインダクタ12を無効化することにより、Vgs1のピーク値を低減できる。

0071

上述のように、本実施例1によれば、電力変換装置が備える上下アームを構成する半導体パワー半導体モジュールとゲート駆動回路とを接続するゲート配線回路が有するインダクタにスイッチを介してダイオードを並列接続し、上下アームのうち駆動アームがターンオンするときに、上下アームのうち対アームにおいて、スイッチをオン状態にしてインピーダンス回路でインダクタを短絡することにより、誤ターンオンを防止することができる。さらに、駆動アームがターンオンするときに、駆動アームにおいて、スイッチをオフ状態としてインダクタを非短絡(接続された状態)にすることで、パワー半導体モジュールのスイッチング特性を損なうことなく、例えば、スイッチング損失を増大させなくできる。

0072

図8は、本発明の実施例2である電力変換装置の構成を示す回路図である。以下、実施例1と異なる点について説明する。

0073

本実施例2においては、一つのパワー半導体モジュール1aが、一対の上下アームを有する。各アームは、半導体スイッチング素子と還流ダイオードの並列接続回路から構成される。すなわち、パワー半導体モジュール1aは、いわゆる2in1型である。このようなパワー半導体モジュール1aによれば、モジュール内の短い配線距離で、2個のアームの直列接続を含むハーフブリッジ回路を構成できる。このため、電力変換装置における主回路の寄生インダクタンス主回路インダクタンス)を低減できるので、アームのスイッチング素子のスイッチング時に発生するサージ電圧を抑制できる。したがって、パワー半導体モジュールの高速化が可能になる。

0074

また、パワー半導体モジュール1aは、上下アームのスイッチング素子とゲート駆動回路3との間に接続されるゲート配線回路を構成するインダクタ(11〜14)およびインダクタ(11〜14)に並列接続されるインピーダンス回路(51〜54)を備えている。これにより、パワー半導体モジュールとゲート駆動回路3との間に位置するゲート配線回路(4,5)は、ゲート配線(25〜28)のみになる。したがって、パワー半導体モジュール1aが2in1型であることと相俟って、パワー半導体モジュール1aを含むレグ回路100の組み立て結線が簡素化され、電力変換装置の組み立て工数を低減できる。

0075

図8に示すように、本実施例2におけるインピーダンス回路(51〜54)は、スイッチ(15〜18)と抵抗(61〜64)の直列接続によって構成される。なお、インピーダンス回路の制御手段は、実施例1(図2)と同様である。

0076

本実施例2におけるインピーダンス回路(51〜54)によれば、抵抗によってインダクタを短絡するので、ダイオードに比べてインピーダンス回路(51〜54)のインピーダンスの温度依存性を低減することができる。このため、アームのスイッチング素子などの発熱によりインピーダンス回路の温度が変化しても、インダクタ(11〜14)を安定に短絡することができる。したがって、誤ターンオンに対するマージンが向上するので、信頼性高く、誤ターンオンを防止することができる。また、パワー半導体モジュール内にゲート配線回路を内蔵する場合は、温度による影響を受けやすいが、実施例1のダイオードに代えて抵抗を用いたので、信頼性を低下させることなく、パワー半導体モジュール内にゲート配線回路を内蔵することができる。ここで、温度による影響が許容できるのであれば、実施例2において、抵抗に代えて実施例1のようなダイオードを用いる構成としてもよい。また、実施例1において、ダイオードに代えて実施例2のように抵抗を用いる構成としてもよい。その場合でも、ダイオードの整流効果は得られないが、対アームにおける誤ターンオンを防止する効果は得られる。

0077

なお、抵抗(61〜64)は、ポリシリコン金属皮膜などの温度依存性が比較的少ない抵抗体から構成されることが好ましい。また、抵抗の端子間電圧が、実施例1におけるダイオードのオン電圧と同程度もしくはオン電圧よりも小さくなるように、抵抗値を設定することが好ましい。

0078

上述の実施例2によれば、実施例1と同様に、パワー半導体モジュールのスイッチング特性を損なうことなく、誤ターンオンを防止することができる。さらに、本実施例2によれば、電力変換装置の主回路インダクタを低減できるとともに、電力変換装置の組み立て工数を低減できる。また、本実施例2によれば、パワー半導体モジュールにおいて誤ターンオンが発生するリスクを低減できる。

0079

図9は、本発明の実施例3である電力変換装置の構成を示す回路図である。以下、実施例1と異なる点について説明する。

0080

本実施例3では、実施例1(図1)におけるゲート配線回路と同様に、ゲート配線回路が、インダクタとインダクタに並列接続されるインピーダンス回路(51〜54)を備えている。インダクタは、複数(図9では2個)のインダクタの直列回路で構成し、各インダクタにスイッチが並列接続される。

0081

図9に示すように、ゲート配線回路4では、nGDg1とnTg1との間で、インダクタ11aとインダクタ11bが直列接続されている。インダクタ11aおよびインダクタ11bには、それぞれ、スイッチ41aおよびスイッチ41bが並列接続されている。さらに、インダクタ11aとインダクタ11bとの直列接続回路には、この直列接続回路を短絡するスイッチ15が並列接続される。

0082

また、図9に示すように、ゲート配線回路4では、nGDsg1とnTss1との間で、インダクタ12aとインダクタ12bが直列接続されている。インダクタ12aおよびインダクタ12bには、それぞれ、スイッチ42aおよびスイッチ42bが並列接続されている。さらに、インダクタ12aとインダクタ12bとの直列接続回路には、この直列接続回路を短絡するスイッチ16が並列接続される。

0083

なお、スイッチ41a,41b,42a,42bを制御する配線は、図9では4本のバスとしてまとめて図示している。

0084

ゲート配線回路5の構成は、ゲート配線回路4と同様である。また、本実施例3におけるゲート配線回路におけるスイッチ15〜18の制御手段は、実施例1(図2)と同様である。スイッチ15〜18には、ダイオード(実施例1参照)または抵抗(実施例2参照)が直列接続されてもよい。なお、本実施例3では、インピーダンス回路(51〜54)が、回路素子として、スイッチ(15〜18)のみを有するのでインダクタを短絡する時のインピーダンス回路のインピーダンスを低減できる。また、実施例1のダイオード、実施例2の抵抗を、実施例3のように省略してもよい。この場合でも、対アームにおける誤ターンオン防止の効果は得られる。

0085

なお、インダクタの直列接続数は、図9に示す2個に限らず、任意の複数個でよい。

0086

本実施例3のゲート配線回路によれば、スイッチ41a,41b,42a,42b,43a,43b,44a,44bを適宜、オン状態およびオフ状態のいずれかに制御することにより、ゲート配線回路のインダクタンスの値を変更することができる。これにより、パワー半導体モジュールの特性に応じて、ゲート配線回路のインダクタンスを適切な値に設定できる。したがって、パワー半導体モジュールのスイッチング損失を確実に低減できる。また、複数仕様のパワー半導体モジュールに対して、同じ回路構成のゲート配線回路を適用できるので、ゲート配線回路の汎用性が向上する。

0087

上述の実施例3によれば、実施例1と同様に、パワー半導体モジュールのスイッチング特性を損なうことなく、誤ターンオンを防止することができる。さらに、本実施例3によれば、パワー半導体モジュールのスイッチング損失を確実に低減できる。また、本実施例3によれば、ゲート配線回路の汎用性が向上する。

0088

図10は、本発明の実施例4であるゲート配線回路基板の構成を示す回路図(上図)および平面図(下図)である。

0089

図10における回路図が示すように、本実施例4であるゲート配線回路基板には、実施例1と同様のゲート配線回路、すなわち、インダクタ11と、インダクタ11に並列接続されるインピーダンス回路51とが搭載される。同回路図に示すように、インピーダンス回路51は、スイッチとして機能するMOSFET15aとダイオード21との直列接続から構成されている。

0090

図10の平面図が示すように、図10の回路図が示すゲート配線回路が、プリント基板を用いて構成される。プリント基板上では、図10の回路図におけるインダクタ11の一端node1、インダクタ11の他端node2、MOSFET15aのオン・オフを切り替える制御信号が入力されるMOSFET15aのゲート端子node3、ダイオード21とMOSFET15aの直列接続点node4が、図10における平面図に示すように配線パターンとして構成される。

0091

図10の平面図が示すように、インダクタ11およびダイオード21としては、それぞれ、面実装型チップインダクタおよびチップダイオードが用いられる。また、MOSFET15aとしては、面実装型のディスクリートMOSFETが用いられる。このような回路部品を使用することで、ゲート配線回路基板を小型化できる。

0092

これらの回路部品の各々は、リード端子部を介して、node1〜4に対応する導体パターン上に、半田などの導電性接着部材によって接着される。これにより、プリント基板上にゲート配線回路が搭載されたゲート配線回路基板が構成される。

0093

なお、ゲート配線基板に搭載されるゲート配線回路としては、前述の実施例1〜3におけるゲート配線回路の内のいずれかが適用される。

0094

本実施例4によれば、パワー半導体モジュールや電力変換装置においてゲート配線回路が占めるスペースや面積を低減できる。したがって、パワー半導体モジュールや電力変換装置のサイズの増大を抑制しながら、パワー半導体モジュールや電力変換装置にゲート配線回路を実装することが可能になる。

0095

図11は、本発明の実施例5であるゲート配線回路の構成を示す回路図である。

0096

インダクタ11およびインダクタ12は、自己インダクタンスの大きさが等しく、かつ一つの磁性コアへの巻きつけや磁心材の塗布などの手段により互いに磁気結合(71)している。磁気結合の方向は、インダクタ11とインダクタ12へ同相電流が流れ込む場合に、インダクタ11およびインダクタ12によってゲート駆動信号経路に付与されるインピーダンスが高まり、同相ノイズ除去比が向上する方向に設定される。

0097

上述の実施例5によれば、実施例1と同様に、パワー半導体モジュールのスイッチング特性を損なうことなく、誤ターンオンを防止することができる。さらに、本実施例5によれば、ゲート駆動信号経路に混入する同相ノイズの影響を軽減することが可能となる。

0098

図7は、本発明の実施例6である鉄車両用電気システムの回路構成を示すブロック図である。

0099

本実施例6の鉄道車両電気システムは、パンタグラフ110と、遮断器120と、リアクトル130と、電力変換装置150と、負荷となる電動機140と、によって構成される。ここで、電動機140は、鉄道車両を駆動する3相交流電動機である。

0100

電力変換装置150は、パワー半導体モジュールによって構成される一対の上下アームを含むレグ回路と、コンデンサ160と、制御回路170とを備えている。なお、電力変換装置150は、交流相数に等しい3個のレグ回路100a,100b,100cを備えている。

0101

電力変換装置150は、コンデンサ160により主電圧(Vcc)を保持し、制御回路170によりゲート駆動回路3a,3b,3cへの各制御信号を生成し、それぞれゲート駆動回路3a,3b,3cに入力する。

0102

レグ回路100a,100b,100cは、それぞれ第1相のインバータレグ、第2相のインバータレグ、第3相のインバータレグを構成する。各インバータレグの出力が電動機140と接続される。

0103

本実施例では、レグ回路100a,100b,100cは、同じ回路構成を有している。そこで、レグ回路100aを例にとって回路構成について説明する。

0104

レグ回路100aは、直列接続されるパワー半導体モジュール1a,2aによって構成される一対の上下アームと、パワー半導体モジュール1a,2aをオン・オフ制御するゲート駆動回路3aと、パワー半導体モジュール1aのゲート端子およびソースセンス端子とゲート駆動回路3aとの間に接続されるゲート配線回路4aと、パワー半導体モジュール2aのゲート端子およびソースセンス端子とゲート駆動回路3aとの間に接続されるゲート配線回路5aと、を備えている。ゲート配線回路4a,5aとしては、前述の実施例1〜5におけるゲート配線回路が適用される。

0105

本実施例6によれば、電力変換装置や鉄車両用電気システムにおけるスイッチング特性を損なうことなく、パワー半導体モジュールの誤ターンオンに伴う電力変換装置や鉄車両用電気システムの誤動作を防止できる。したがって、電力変換装置や鉄車両用電気システムの信頼性が向上する。また、パワー半導体モジュールのスイッチング損失が低減され発熱が抑制されるため、電力変換装置が備える放熱器を小型化できる。したがって、電力変換装置や鉄道車両電気システムを小型化できる。

0106

なお、本発明は前述した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、前述した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、各実施例の構成の一部について、他の構成の追加・削除・置き換えをすることが可能である。

0107

例えば、インピーダンス回路における抵抗やインダクタの回路定数値や形態は任意でよい。また、上下アームを構成するスイッチング素子としては、MOSFETのほか、JFET型(Junction Field Effect Transistor)などのユニポーラデバイスや、IGBTなどのバイポーラデバイスのいずれでもよい。また、半導体スイッチング素子と還流ダイオードの並列接続の構成は、これに限定されるものではなく、半導体スイッチング素子がMOSFETの場合は還流ダイオードに替えて、MOSFETに内蔵されるボディダイオードを用いる構成でもよい。インピーダンス回路やゲート駆動回路におけるスイッチについても、同様に、種々のユニポーラデバイスおよびバイポーラデバイスが適用できる。なお、デバイスに応じて、主端子が、上述の「ドレイン」および「ソース」のほか、「コレクタ」および「エミッタ」と呼称される。

0108

また、パワー半導体モジュールの形態は、1in1や2in1のほか、電力変換装置の主回路を構成する三相フルブリッジ回路を内蔵するものでもよい。

実施例

0109

また、ゲート配線回路を適用する電力変換装置は、鉄道車両電気システムのほか、太陽光発電装置におけるPCS(Power Conditioning System)や電気自動車などにも適用できる。

0110

1,1a,1b,1c,2,2a,2b,2cパワー半導体モジュール
3ゲート駆動回路
4,4a,4b,4c,5,5a,5b,5cゲート配線回路
11,11a,11b,12,12a,12b,13,13a,13b,14,14a,14bインダクタ
15,16,17,18 スイッチ
21,22,23,24ダイオード
25,26,27,28 ゲート配線、
30駆動制御回路
31,32コンデンサ
33,34 スイッチ
35,36抵抗
37,38 コンデンサ
39,40 スイッチ
41,42 抵抗
51,52,53,54インピーダンス回路
61,62,63,64 抵抗
100,100a,100b,100cレグ回路
110パンタグラフ
120遮断器
130リアクトル
140電動機
150電力変換装置
160 コンデンサ
170 制御回路

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ