図面 (/)

技術 半導体装置

出願人 株式会社村田製作所
発明者 西田晃一竹内雅樹竹島裕井上和裕
出願日 2020年1月17日 (1年10ヶ月経過) 出願番号 2020-006117
公開日 2021年8月5日 (3ヶ月経過) 公開番号 2021-114532
状態 未査定
技術分野 半導体集積回路
主要キーワード 略錐体形状 略三角錐形状 略多角錐形状 略楔形状 楕円錐形状 略四角錐形状 略二等辺三角形 六方最密充填
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2021年8月5日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (14)

課題

製造過程においてクラックの生じにくい半導体装置を提供すること。

解決手段

厚さ方向に相対する第1主面及び第2主面を有し、上記第1主面にトレンチが形成された半導体基板と、上記トレンチの表面に設けられた絶縁層と、上記絶縁層上に設けられた第1電極層と、上記第1電極層上に設けられた誘電体層と、上記誘電体層上に設けられた第2電極層と、を備えた半導体装置であって、上記トレンチは、上記半導体基板の上記厚さ方向に所定の深さを有し、互いに対向するが平行ではない第1側面及び第2側面と、互いに対向し略平行な第1端面及び第2端面を有する略楔形状であり、上記第1側面及び上記第2側面が交わる線又は上記第1側面及び上記第2側面を上記厚さ方向に延長した延長面が交わる線が伸びる第1の方向が、上記半導体基板のへき開面に沿った方向と一致しない、ことを特徴とする半導体装置。

概要

背景

半導体基板の表面に微細な溝(トレンチともいう)を形成して表面積を向上させて、その表面にキャパシタとなるMIM(Metal Insulator Metal)を形成することによって、静電容量を増加させたキャパシタが知られている。

特許文献1には、基体にV字状のトレンチを形成し、トレンチの表面に絶縁層を介してMIMを形成したキャパシタが開示されている。

特許文献2には、基板材料の表面に形成された溝によって生じる凹凸面にMIMを形成するにあたって、深さ5μm、幅を3μm、間隔2μmのストライプ状の溝を設けることで、同一容量を得るためのチップサイズを約1/3に低減することができることが開示されている。

特許文献3には、半導体基板の表面をエッチングしてトレンチを形成し、そのトレンチの表面に熱酸化CVD法により酸化シリコン膜を形成する方法が開示されている。

特許文献4には、平面視において多角形のトレンチを規則的に配置することや、多角形の任意の辺を長くすることが開示されている。

概要

製造過程においてクラックの生じにくい半導体装置を提供すること。厚さ方向に相対する第1主面及び第2主面を有し、上記第1主面にトレンチが形成された半導体基板と、上記トレンチの表面に設けられた絶縁層と、上記絶縁層上に設けられた第1電極層と、上記第1電極層上に設けられた誘電体層と、上記誘電体層上に設けられた第2電極層と、を備えた半導体装置であって、上記トレンチは、上記半導体基板の上記厚さ方向に所定の深さを有し、互いに対向するが平行ではない第1側面及び第2側面と、互いに対向し略平行な第1端面及び第2端面を有する略楔形状であり、上記第1側面及び上記第2側面が交わる線又は上記第1側面及び上記第2側面を上記厚さ方向に延長した延長面が交わる線が伸びる第1の方向が、上記半導体基板のへき開面に沿った方向と一致しない、ことを特徴とする半導体装置。

目的

本発明は、上記問題を解決するためになされたものであり、製造過程においてクラックの生じにくい半導体装置を提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

厚さ方向に相対する第1主面及び第2主面を有し、前記第1主面にトレンチが形成された半導体基板と、前記トレンチの表面に設けられた絶縁層と、前記絶縁層上に設けられた第1電極層と、前記第1電極層上に設けられた誘電体層と、前記誘電体層上に設けられた第2電極層と、を備えた半導体装置であって、前記トレンチは、前記半導体基板の前記厚さ方向に所定の深さを有し、互いに対向するが平行ではない第1側面及び第2側面と、互いに対向し略平行な第1端面及び第2端面とを有する略楔形状であり、前記第1側面及び前記第2側面が交わる線又は前記第1側面及び前記第2側面を前記厚さ方向に延長した延長面が交わる線が伸びる第1の方向が、前記半導体基板のへき開面に沿った方向と一致しない、ことを特徴とする半導体装置。

請求項2

前記第1側面及び前記第2側面が交わる線又は前記第1側面及び前記第2側面を前記厚さ方向に延長した延長面が交わる線の長さが、前記第1側面及び前記第2側面が交わる線又は前記第1側面及び前記第2側面を前記厚さ方向に延長した延長面が交わる線を延長した延長線上に存在する前記半導体基板の長さの50%以上である請求項1に記載の半導体装置。

請求項3

前記第1側面及び前記第2側面が交わる線又は前記第1側面及び前記第2側面を前記厚さ方向に延長した延長面が交わる線の長さが、前記第1側面及び前記第2側面が交わる線又は前記第1側面及び前記第2側面を前記厚さ方向に延長した延長面が交わる線を延長した延長線上に存在する前記半導体基板の長さの90%以下である請求項1又は2に記載の半導体装置。

請求項4

前記半導体基板の前記第1主面には複数のトレンチが形成されており、前記複数のトレンチにおいて、前記第1の方向が一致している請求項1〜3のいずれか1項に記載の半導体装置。

請求項5

前記第1端面及び前記第2端面に平行な方向における前記トレンチの断面形状は、テーパー形状である請求項1〜4のいずれか1項に記載の半導体装置。

請求項6

前記第1端面及び前記第2端面に平行な方向における前記半導体基板の切断面において、前記第1側面及び前記第2側面が前記半導体基板の前記厚さ方向に延在する長さは、前記第1端面及び前記第2端面が前記半導体基板の前記厚さ方向に延在する延在する長さよりも短く、前記半導体基板の前記第1主面と前記第1側面との間には、第3側面が設けられており、前記半導体基板の前記第1主面と前記第2側面との間には、前記第3側面と対向する第4側面が設けられている請求項1〜4のいずれか1項に記載の半導体装置。

請求項7

前記第1端面及び前記第2端面に平行な方向における前記半導体基板の切断面において、前記第1側面と前記第2側面とのなす角が30°以下である請求項1〜6のいずれか1項に記載の半導体装置。

請求項8

前記トレンチの最深部における前記第1側面と前記第2側面との距離は、2μm以下である請求項1〜7のいずれか1項に記載の半導体装置。

請求項9

前記トレンチ内には、前記第1側面の表面に設けられた前記絶縁層と、前記第2側面の表面に設けられた前記絶縁層とが接触する界面が存在する、請求項1〜8のいずれか1項に記載の半導体装置。

請求項10

前記第1の方向は、前記第1主面において前記半導体基板のへき開面に沿った方向から、5°以上、85°以下の範囲で傾斜している、請求項1〜9のいずれか1項に記載の半導体装置。

請求項11

厚さ方向に相対する第1主面及び第2主面を有し、前記第1主面に複数のトレンチが形成された半導体基板と、前記トレンチの表面に設けられた絶縁層と、前記絶縁層上に設けられた第1電極層と、前記第1電極層上に設けられた誘電体層と、前記誘電体層上に設けられた第2電極層と、を備えた半導体装置であって、前記複数のトレンチは、前記半導体基板の前記厚さ方向に所定の深さを有し、前記第1主面に平行な面における断面積が、前記第1主面から前記第2主面に向かって減少する部分を少なくとも有する略錐体形状であり、最近接する前記トレンチにおける前記略錐体形状の頂点同士を接続する第1の方向が、前記半導体基板のへき開面に沿った方向と一致しない、ことを特徴とする半導体装置。

請求項12

前記第1の方向に直交し、かつ、前記半導体基板の厚さ方向に平行な断面において、前記トレンチの断面形状は、互いに平行でない第1線分及び第2線分を有する形状であり、前記第1線分と前記第2線分との距離は、前記第1主面から前記第2主面に向かって短くなっており、前記第1線分と前記第2線分とのなす角が30°以下である、請求項11に記載の半導体装置。

請求項13

前記第1の方向に直交し、かつ、前記半導体基板の厚さ方向に平行な断面において、前記トレンチの断面形状は、互いに平行でない第1線分及び第2線分を有する形状であり、前記トレンチの最深部における前記第1線分と前記第2線分との距離は、2μm以下である、請求項11又は12に記載の半導体装置。

請求項14

前記第1の方向に直交し、かつ、前記半導体基板の厚さ方向に平行な断面において、前記トレンチの断面形状は、互いに平行でない第1線分及び第2線分を有する形状であり、前記トレンチ内には、前記第1線分の表面に設けられた前記絶縁層と、前記第2線分の表面に設けられた前記絶縁層とが接触する界面が存在する、請求項11〜13のいずれか1項に記載の半導体装置。

請求項15

前記半導体基板の前記第1主面には、3個以上の前記トレンチが形成されており、2番目近接する前記トレンチにおける前記略錐体形状の頂点同士を接続する第2の方向が、前記半導体基板のへき開面に沿った方向と一致しない、請求項11〜14のいずれか1項に記載の半導体装置。

請求項16

前記第2の方向は、前記第1主面において前記半導体基板のへき開面に沿った方向から、5°以上、85°以下の範囲で傾斜している、請求項15に記載の半導体装置。

請求項17

前記絶縁層の厚さは、1μm以上である、請求項1〜16のいずれか1項に記載の半導体装置。

請求項18

前記絶縁層は、前記半導体基板を構成する材料の酸化物で構成されている請求項1〜17のいずれか1項に記載の半導体装置。

請求項19

前記半導体基板はシリコン基板であり、前記第1主面は、Si{100}面であり、前記へき開面は、Si{111}面である、請求項1〜18のいずれか1項に記載の半導体装置。

請求項20

前記絶縁層は、シリコン酸化物である、請求項19に記載の半導体装置。

技術分野

0001

本発明は、半導体装置に関する。

背景技術

0002

半導体基板の表面に微細な溝(トレンチともいう)を形成して表面積を向上させて、その表面にキャパシタとなるMIM(Metal Insulator Metal)を形成することによって、静電容量を増加させたキャパシタが知られている。

0003

特許文献1には、基体にV字状のトレンチを形成し、トレンチの表面に絶縁層を介してMIMを形成したキャパシタが開示されている。

0004

特許文献2には、基板材料の表面に形成された溝によって生じる凹凸面にMIMを形成するにあたって、深さ5μm、幅を3μm、間隔2μmのストライプ状の溝を設けることで、同一容量を得るためのチップサイズを約1/3に低減することができることが開示されている。

0005

特許文献3には、半導体基板の表面をエッチングしてトレンチを形成し、そのトレンチの表面に熱酸化CVD法により酸化シリコン膜を形成する方法が開示されている。

0006

特許文献4には、平面視において多角形のトレンチを規則的に配置することや、多角形の任意の辺を長くすることが開示されている。

先行技術

0007

米国特許出願公開第2018/0315550号明細書
特許第5967153号
特開平08−88321号公報
特開2006−261416号公報

発明が解決しようとする課題

0008

しかしながら、特許文献1に記載されたキャパシタを作製する過程において、基体にクラックが生じてしまうことがあった。

0009

発明者らがこの問題について鋭意研究したところ、トレンチの表面に膜を形成する際に発生するひずみによって引き起こされているものと推測された。トレンチの内面に絶縁層を設ける場合、特許文献3に示すように、熱酸化法やCVD法により絶縁層を形成することとなる。熱酸化法の場合、熱酸化膜が溝の表面から膨張するように成長していくため、特許文献1のように先端が先細り形状のトレンチでは、成長した熱酸化膜がトレンチの先端部において互いに接触し、接触点において外側方向への応力が生じると考えられる。

0010

トレンチを設ける基板は本来所定の剛性を有しているため、トレンチを形成することによってクラックが生じることはない。また、各トレンチの深部において熱酸化膜同士が接触して生じる応力はわずかであるため、トレンチの表面に熱酸化膜を形成しただけで基材にクラックが生じることはない。しかしながら、基体がへき開面を有する場合に、熱酸化膜同士の接触によって生じる応力の発生点が、基体のへき開面方向と一致した場合に、クラックが生じやすくなると考えられる。

0011

例えば、特許文献4に示したように、トレンチが規則的に配置された場合や、単一のトレンチであっても所定の方向に延在している場合には、応力の係る方向とへき開面とが一致した場合に、へき開面に沿って基材にクラックが生じやすくなるものと考えられる。

0012

本発明は、上記問題を解決するためになされたものであり、製造過程においてクラックの生じにくい半導体装置を提供することを目的とする。

課題を解決するための手段

0013

本発明の半導体装置の第一実施形態は、厚さ方向に相対する第1主面及び第2主面を有し、上記第1主面にトレンチが形成された半導体基板と、上記トレンチの表面に設けられた絶縁層と、上記絶縁層上に設けられた第1電極層と、上記第1電極層上に設けられた誘電体層と、上記誘電体層上に設けられた第2電極層と、を備えた半導体装置であって、上記トレンチは、上記半導体基板の上記厚さ方向に所定の深さを有し、互いに対向するが平行ではない第1側面及び第2側面と、互いに対向し略平行な第1端面及び第2端面を有する略楔形状であり、上記第1側面及び上記第2側面が交わる線又は上記第1側面及び上記第2側面を上記厚さ方向に延長した延長面が交わる線が伸びる第1の方向が、上記半導体基板のへき開面に沿った方向と一致しない、ことを特徴とする。

0014

また、本発明の半導体装置の第二実施形態は、厚さ方向に相対する第1主面及び第2主面を有し、上記第1主面に複数のトレンチが形成された半導体基板と、上記トレンチの表面に設けられた絶縁層と、上記絶縁層上に設けられた第1電極層と、上記第1電極層上に設けられた誘電体層と、上記誘電体層上に設けられた第2電極層と、を備えた半導体装置であって、上記複数のトレンチは、上記半導体基板の上記厚さ方向に所定の深さを有し、上記第1主面に平行な面における断面積が、上記第1主面から上記第2主面に向かって減少する部分を少なくとも有する略錐体形状であり、最近接する上記トレンチにおける上記略錐体形状の頂点同士を接続する第1の方向が、上記半導体基板のへき開面に沿った方向と一致しない、ことを特徴とする。

発明の効果

0015

本発明によれば、製造過程においてクラックの生じにくい半導体装置を提供することができる。

図面の簡単な説明

0016

図1は、本発明の半導体装置の第一実施形態の一例を模式的に示す斜視図である。
図2は、図1におけるA−A線断面図である。
図3は、図2に示す半導体基板に形成されたトレンチを模式的に示す斜視図である。
図4は、図2に示す半導体基板を模式的に示す上面図である。
図5は、本発明の半導体装置の第一実施形態におけるトレンチの別の一例を模式的に示す斜視図である。
図6は、本発明の半導体装置の第一実施形態におけるトレンチのさらに別の一例を模式的に示す斜視図である。
図7は、図6におけるX−X断面図である。
図8は、本発明の半導体装置の第二実施形態におけるトレンチの一例を模式的に示す斜視図である。
図9は、図8に示すトレンチを半導体基板に配置するレイアウトの一例を示す上面図である。
図10は、図9に示すトレンチのB−B線に直交する方向における断面図である。
図11は、本発明の半導体装置の第二実施形態におけるトレンチの別の一例を模式的に示す斜視図である。
図12は、図11に示すトレンチを半導体基板に配置するレイアウトの一例を示す上面図である。
図13は、図12に示すトレンチのE−E線に直交する方向における断面図である。

実施例

0017

以下、本発明の半導体装置について説明する。
しかしながら、本発明は、以下の構成に限定されるものではなく、本発明の要旨を変更しない範囲において適宜変更して適用することができる。なお、以下において記載する本発明の各実施形態の望ましい構成を2つ以上組み合わせたものもまた本発明である。

0018

[半導体装置]
本発明の半導体装置の第一実施形態は、厚さ方向に相対する第1主面及び第2主面を有し、上記第1主面にトレンチが形成された半導体基板と、上記トレンチの表面に設けられた絶縁層と、上記絶縁層上に設けられた第1電極層と、上記第1電極層上に設けられた誘電体層と、上記誘電体層上に設けられた第2電極層と、を備えた半導体装置であって、上記トレンチは、上記半導体基板の上記厚さ方向に所定の深さを有し、互いに対向するが平行ではない第1側面及び第2側面と、互いに対向し略平行な第1端面及び第2端面を有する略楔形状であり、上記第1側面及び上記第2側面が交わる線又は上記第1側面及び上記第2側面を上記厚さ方向に延長した延長面が交わる線が伸びる第1の方向が、上記半導体基板のへき開面に沿った方向と一致しない、ことを特徴とする。

0019

図1は、本発明の半導体装置の第一実施形態の一例を模式的に示す斜視図である。また図2は、図1におけるA−A線断面図である。
図1及び図2に示すように、半導体装置1は、厚さ方向に相対する第1主面10a及び第2主面10bを有し、第1主面10aにトレンチ20が形成された半導体基板10と、トレンチ20の表面に設けられた絶縁層30と、絶縁層30上に設けられた第1電極層40と、第1電極層40上に設けられた誘電体層50と、誘電体層50上に設けられた第2電極層60とを備える。

0020

第1電極層40には、第1引出部45を介して電気的に接続された第1外部電極80が設けられている。
第2電極層60には、第2引出部65を介して電気的に接続された第2外部電極90が設けられている。
なお、本発明の半導体装置の第一実施形態において、第1外部電極及び第2外部電極は複数個設けられていてもよい。

0021

図2に示すように、トレンチ20内には、第1側面20aの表面に設けられた絶縁層30と、第2側面20bの表面に設けられた絶縁層30とが接触する界面30aが存在していてもよい。
トレンチ20内に、第1側面20aの表面に設けられた絶縁層30と第2側面20bの表面に設けられた絶縁層30とが接触する界面30aが存在していると、絶縁層同士の干渉によって半導体基板に応力がかかりクラックが生じるおそれが高まるが、本発明の半導体装置の第一実施形態においては、第1の方向が半導体基板のへき開面に沿った方向と一致していないため、絶縁層同士の干渉による応力が基板に付加されてもクラックが生じることを抑制することができる。

0022

図3は、図2に示す半導体基板に形成されたトレンチを模式的に示す斜視図である。
トレンチ20は、第1側面20a、第2側面20b、第1端面20c及び第2端面20dで構成されている略楔形状であり、半導体基板10の第1主面10aから第2主面10bに向かって伸びている。
第1側面20a及び第2側面20bは、厚さ方向に対して直交する方向に対向しつつ、第1主面10aから第2主面10bに向かって互いの距離が短くなっており、互いに平行ではない。一方、第1端面20c及び第2端面20dは、厚さ方向に対して直交しつつ第1側面20aと第2側面20bとが対向する方向に対しても直交する方向で、互いに対向するように離間して配置され、互いに略平行である。なお、第1側面20a、第2側面20b、第1端面20c及び第2端面20dはいずれも、半導体基板10の第1主面10aに平行ではない。

0023

略楔形状とは、互いに対向しつつ平行ではない第1側面及び第2側面と、互いに対向し略平行な第1端面及び第2端面とを有する形状である。第1側面及び第2側面の一方の端部は第1端面と接続されており、他方の端部は第2端面と接続されている。
第1側面及び第2側面の形状は略矩形であることが好ましく、第1端面及び第2端面の形状は略二等辺三角形であることが好ましい。この場合、第1端面及び第2端面となる略二等辺三角形を構成する略同じ長さ2つの辺がそれぞれ、第1側面及び第2側面となる略矩形の辺と共有される。
なお、略二等辺三角形には、二等辺三角形の2つの底角が厳密に同じでない場合、及び、二等辺三角形の2つの等辺の長さが厳密に同じでない場合を含む。さらに、略二等辺三角形には、二等辺三角形の頂角を含む一部分を取り除いた台形形状を含む。

0024

第1側面20a及び第2側面20bが交わる線20eが伸びる方向が第1の方向αである。すなわち、トレンチ20は、第1主面10aから上面視した際に長方形のような略矩形の開口と、厚さ方向に沿った断面において、第1主面10aから第2主面10bに向かって互いの距離が短くなり、開口の長辺に対応する第1側面20a及び第2側面20bと、第1主面10aから第2主面10bに向かって互いの距離が一定である、開口の短辺に対応する第1端面20c及び第2端面20dと、を有する。
なお、図3では、第1の方向αが半導体基板10の第1主面10a及び第2主面10bに略平行な場合を示しているが、第1の方向αは、半導体基板10の第1主面10a及び第2主面10bに平行でなくてもよい。

0025

トレンチ20の深さd20は、300nm以上、10000nm以下であることが好ましい。また、トレンチの深さd20は、半導体基板10の厚さt10の0.1%以上、50%以下であることが好ましい。

0026

また、図3に示すように、第1端面20c及び第2端面20dに平行な方向におけるトレンチ20の断面形状は、テーパー形状である。
テーパー形状は、図3に示すように、半導体基板10の第1主面10aに平行な方向における第1側面20aと第2側面20bとの距離が、第1主面10aから第2主面10bに向かって減少している形状であることが好ましい。

0027

第1側面20aと第2側面20bとのなす角θ1は特に限定されないが、30°以下であってもよい。
θ1が30°以下であると、第1側面20aの表面に形成される絶縁層30と第2側面20bの表面に形成される絶縁層30とが接触する界面が生じやすくなり、絶縁層同士の干渉によって半導体基板に応力がかかりクラックが生じるおそれが高まるが、本発明の半導体基板の第一実施形態においては、第1の方向が半導体基板のへき開面に沿った方向と一致していないため、絶縁層同士の干渉による応力が基板に付加されてもクラックが生じることを抑制することができる。

0028

第1側面20aと第2側面20bとのなす角θ1は、半導体基板を第1端面20c及び第2端面20dに平行な方向に切断した半導体基板10の切断面をSEM等で観察することによって確認することができる。また、第1側面20aと第2側面20bとのなす角θ1は、第1端面20c及び第2端面20dを略二等辺三角形とみなした場合の頂角の角度と一致する。
なお、第1側面20a及び第2側面20bは必ずしも平滑な面である必要はなく、凹凸が形成されていてもよい。

0029

第1側面及び/又は第2側面に凹凸が形成されている場合、以下の方法で第1側面と第2側面とのなす角を求めることができる。
まず、第1端面及び第2端面に平行な方向に半導体基板を切断した切断面においてトレンチを観察する。続いて、該切断面において、第1側面からの距離の変位量二乗和が最小となる線分、及び、第2側面からの距離の変位量の二乗和が最小となる線分をそれぞれを求める。
2つの線分のなす角が、第1側面と第2側面とのなす角である。上記の方法は、トレンチが底面を有する場合であっても適用することができる。

0030

トレンチを構成する各面は、例えば、半導体基板の断面を走査型電子顕微鏡(SEM)で観察することにより確認することができる。SEMによりトレンチの表面を構成する半導体基板の表面、又は、半導体基板とトレンチの表面に形成された絶縁層との界面を観察することによって、トレンチを構成する各面を確認することができる。なお、半導体基板と絶縁層との界面が確認できない場合には、絶縁層の厚さを無視してトレンチを構成する各面を認定してよい。一方、半導体基板と絶縁層との界面が確認できる場合には、半導体基板と絶縁層との界面をトレンチを構成する各面と認定する。

0031

図4は、図2に示す半導体基板を模式的に示す上面図である。
図4に示すように、トレンチ20を構成する第1側面20aと第2側面20bとが交わる線20e及び線20eを延長した延長線20e’の伸びる方向である第1の方向αは、半導体基板10のへき開面に沿った方向[図4中、Si(111)で示す方向]と一致していない。第1の方向αは、半導体基板10のへき開面に沿った方向に対してθ2だけ傾斜している。θ2は、5°以上、85°以下であることが好ましい。

0032

トレンチ20の第1側面20aと第2側面20bとが交わる線20eの長さL2は、線20eを延長した延長線20e’上に存在する半導体基板10の長さL1の50%以上であることが好ましく、90%以下であることが好ましい。
なお、トレンチ20の第1側面20aと第2側面20bとが交わる線20eは、必ずしも半導体基板10の第1主面10a及び第2主面10bに平行である必要はない。

0033

なお、図4に示す半導体基板10は、第1の方向αに沿ってトレンチが1つだけ形成されている場合の例であるが、本発明の半導体装置の第一実施形態では、第1の方向αに沿って2つ以上のトレンチが並ぶように配置されていてもよい。
この場合、複数のトレンチにおいて第1の方向αが一致していることが好ましい。
さらに、第1の方向αに沿って一直線上に並ぶ全てのトレンチの、第1側面と第2側面とが交わる線の長さの合計が、第1の方向αにおける半導体基板10の長さの50%以上、90%以下であることが好ましい。

0034

トレンチの最深部においては、第1側面及び第2側面に設けられた絶縁層、第1電極層、誘電体層及び第2電極層が互いに接触することによる応力が発生しやすい。そのため、第1の方向αが半導体基板のへき開面に沿った方向であると、半導体基板にへき開面に沿ったクラックが発生しやすくなる。
本発明の半導体装置の第一実施形態においては、第1の方向が半導体基板のへき開面に沿った方向と一致していないため、上記クラックの発生を抑制することができる。

0035

本発明の半導体装置の第一実施形態において、トレンチを構成する第1側面及び第2側面は直接接触していなくてもよい。トレンチを構成する第1側面及び第2側面が直接接触している状態とは、第1側面と第2側面がトレンチ最底部において接触している場合をいう。一方、トレンチを構成する第1側面及び第2側面が直接接触していない状態とは、トレンチの底部に、第1側面及び第2側面ではない底面が存在し、該底面によって第1側面と第2側面が接続されている場合をいう。

0036

図5は、本発明の半導体装置の第一実施形態におけるトレンチの別の一例を模式的に示す斜視図である。
トレンチ21は、第1側面21a、第2側面21b、第1端面21c、第2端面21d及び第1底面21eからなる略楔形状である。
第1側面21aと第2側面21bとの間には第1底面21eが設けられており、第1側面21aと第2側面21bは直接接触していない。第1側面21aを厚さ方向に延長した面と第2側面21bを厚さ方向に延長した面とが交わる線21fが伸びる方向が、第1の方向αである。
第1側面21aと第2側面21bとのなす角θ3は、30°以下であってもよい。

0037

単位面積あたりのトレンチ数を増やすため、トレンチ21の最深部(第1底面21eが設けられている位置)における第1側面21aと第2側面21bとの距離W1は、2μm以下に設定されることが好ましい。
トレンチ21の最深部における第1側面21a及び第2側面21bとの距離W1が2μm以下であると、トレンチの表面に形成される絶縁層によって半導体基板にクラックが生じやすくなるが、本発明の半導体装置の第一実施形態では、このクラックの発生を抑制することができる。

0038

本発明の半導体装置の第一実施形態では、第1端面及び第2端面に平行な方向における半導体基板の切断面において、トレンチの第1側面及び第2側面が半導体基板の厚さ方向に延在する長さは、第1端面及び第2端面が半導体基板の厚さ方向に延在する長さよりも短くてもよい。
上記切断面において、トレンチの第1側面及び第2側面が半導体基板の厚さ方向に延在する長さが、第1端面及び第2端面が半導体基板の厚さ方向に延在する長さよりも短い場合について、図6及び図7を参照しながら説明する。

0039

図6は、本発明の半導体装置の第一実施形態におけるトレンチのさらに別の一例を模式的に示す斜視図であり、図7は、図6におけるX−X線断面図である。図7は、図6に示すトレンチを第1端面及び第2端面に平行な断面からみた断面図でもある。
図6に示すように、第1端面22c及び第2端面22dに平行な方向における半導体基板10の切断面におけるトレンチ22の形状は、第1側面22a、第2側面22b、第1端面22c、第2端面22d、第3側面22e、第4側面22fを有する略楔形状である。
図7に示すように、第1側面22a及び第2側面22bが半導体基板10の厚さ方向に延在する長さは、両矢印d1で示される長さである。一方、第1端面22c及び第2端面22dが半導体基板10の厚さ方向に延在する長さは、両矢印d2で示される長さである。長さd1は長さd2よりも短い。第1主面10aと第1側面22aとの間には、第3側面22eが設けられている。また、第1主面10aと第2側面22bとの間には、第4側面22fが設けられている。
第3側面22eは、第1側面22aにおける第1主面10a側の辺を半導体基板10の厚さ方向に沿って第1主面10aまで移動させた軌跡によって形成される略矩形形状である。第4側面22fは、第2側面22bにおける第1主面10a側の辺を半導体基板10の厚さ方向に沿って第1主面10aまで移動させた軌跡によって形成される略矩形形状である。
第1側面22a及び第2側面22bが交わる線22gが伸びる方向が、第1の方向αである。

0040

第1側面21aと第2側面22bとのなす角θ4は特に限定されず、例えば30°以下であってもよい。

0041

第3側面22e及び第4側面22fは互いに略平行で対向しており、それぞれ、第1主面10aと第1側面22a、及び、第1主面10aと第2側面22bを接続している。従って、第3側面22eは第1側面11aよりも第1主面10a側に配置されており、第4側面22fは第2側面22bよりも第1主面10a側に配置されている。

0042

第3側面22e及び第4側面22fは、互いに略平行であってもよいし、平行でなくてもよい。
第3側面22eと第4側面22fとが平行ではない場合としては、例えば、第3側面22eと第4側面22fとの間の距離が、第1主面10aから第2主面10bに向かって減少する場合が挙げられる。

0043

本発明の半導体装置の第一実施形態において、半導体基板に2つ以上のトレンチが設けられている場合、トレンチの形状は同じであってもよいし、異なっていてもよい。

0044

続いて、本発明の半導体装置の第一実施形態を構成する各構成について説明する。

0045

半導体基板を構成する材料としては、シリコン等が挙げられる。
半導体基板がシリコン基板である場合、トレンチが形成される第1主面はSi{100}面であることが好ましい。
Si{100}面は、Si(1 0 0)面、Si(0 1 0)面、Si(0 0 1)面、Si(−1 0 0)面、Si(0 −1 0)面及びSi(0 0 −1)面を含む。
半導体基板がシリコン基板である場合、へき開面はSi{111}面である。
Si{111}面は、Si(1 1 1)面、Si(−1 1 1)面、Si(1 −1 1)面及びSi(1 1 −1)面を含む。

0046

半導体基板の電気抵抗率は、10−5Ωcm以上、105Ωcm以下であることが好ましい。

0047

半導体基板の外形寸法は特に限定されないが、長さが1mm以上、3mm以下、厚さが100μm以上、1000μm以下、幅が1mm以上、3mm以下であることが好ましい。

0048

絶縁層は、半導体基板を構成する材料の酸化物で構成されていることが好ましい。
半導体基板がシリコンの場合、絶縁層はシリコン酸化物であることが好ましい。

0049

絶縁層の厚さは1μm以上であることが好ましく、3μm以下であることが好ましい。
絶縁層の厚さが1μm以上であると、半導体装置の耐電圧を向上させることができる。
なお、絶縁層の厚さは、半導体基板を厚さ方向に切断した切断面をSEMで観察し、第1主面に露出したトレンチの表面からトレンチの最深部までを結ぶ側面を2等分する位置から、絶縁層側に引いた垂線上における絶縁層の厚さとする。

0050

第1電極層を構成する材料としては、Cu、Ag、Au、Al、Ni、Cr、Ti等の金属又はこれらの金属を含む導電体が挙げられる。
また、第1電極層は、上述した材料からなる2層以上の導電体層を有していてもよい。

0051

第1電極層の厚さは特に限定されないが、0.3μm以上、10μm以下であることが好ましく、0.5μm以上、3μm以下がより好ましい。

0052

誘電体層を構成する材料としては、SiO、Al2O3、HfO2、Ta2O5、ZrO2等の酸化物や、Si3N4等の窒化物等の、誘電性又は絶縁性を有する材料が挙げられる。

0053

誘電体層の厚さは特に限定されないが、0.02μm以上、2μm以下であることが好ましい。

0054

第2電極層を構成する材料としては、第1電極層を構成する材料と同様のものを好適に用いることができる。
第2電極層の厚さは特に限定されないが、0.3μm以上、10μm以下であることが好ましく、0.5μm以上、5μm以下であることがより好ましい。

0055

第1引出部及び第2引出部を構成する材料としては、Cu、Al等が挙げられる。

0056

第1外部電極及び第2外部電極を構成する材料としては、Cu、Al等が挙げられる。
第1外部電極及び第2外部電極の最表面には、めっき層が形成されていてもよい。
めっき層としては、Auめっき層Snめっき層等が挙げられる。
第1外部電極を構成する材料と第2外部電極を構成する材料は、互いに同じであってもよく、異なっていてもよい。

0057

本発明の半導体装置は、誘電体層上及び第2電極層上の一部に、誘電体層及び/又は第2電極層を水分から保護するための保護層が形成されていてもよい。
保護層を構成する材料としては、ポリイミド樹脂窒化シリコン酸化シリコン等が挙げられる。

0058

保護層の厚さは特に限定されないが、1μm以上、20μm以下であることが好ましい。

0059

続いて、本発明の半導体装置の第二実施形態について説明する。
なお、本発明の半導体装置の第二実施形態におけるトレンチの形状及びトレンチの配置以外の構成については、本発明の半導体装置の第一実施形態と共通である。

0060

本発明の半導体装置の第二実施形態は、厚さ方向に相対する第1主面及び第2主面を有し、上記第1主面に複数のトレンチが形成された半導体基板と、上記トレンチの表面に設けられた絶縁層と、上記絶縁層上に設けられた第1電極層と、上記第1電極層上に設けられた誘電体層と、上記誘電体層上に設けられた第2電極層と、を備えた半導体装置であって、上記複数のトレンチは、上記半導体基板の上記厚さ方向に所定の深さを有し、上記第1主面に平行な面における断面積が、上記第1主面から上記第2主面に向かって減少する部分を少なくとも有する略錐体形状であり、上記半導体基板の上記第1主面に平行な面において、最近接する上記トレンチにおける上記略錐体形状の頂点同士を接続する第1の方向が、上記半導体基板のへき開面に沿った方向と一致しない、ことを特徴とする。

0061

トレンチの形状が略錐体形状の場合、トレンチにおける略錐体形状の頂点において応力が発生しやすいことから、トレンチにおける略錐体形状の頂点同士を接続する方向が半導体基板のへき開面に沿った方向であると、半導体基板にクラックが生じやすい。
本発明の半導体装置の第二実施形態では、トレンチにおける略錐体形状の頂点同士を接続する第1の方向が、半導体基板のへき開面に沿った方向と一致していないため、半導体基板にクラックが生じることを抑制できる。

0062

本発明の半導体装置の第二実施形態において、トレンチの形状は略錐体形状である。
トレンチの形状としては、円錐形状及び楕円錐形状等の略円錐形状、及び、略三角錐形状略四角錐形状等の略多角錐形状等が挙げられる。
略錐体形状の頂点とは、錐体を構成する側面が交わる点を意味する。
また、トレンチの形状は、略錐体形状の頂点部分が取り除かれた形状であってもよい。この場合、略円錐形状のトレンチは、最深部に底面を有することとなる。またトレンチが略錐体形状の頂点部分が除かれた場合であっても、錯体を構成する側面を半導体基板の厚さ方向に延長した延長面の交わる点を頂点とする。
最深部に底面を有するトレンチにおける略錐体形状の頂点は、略錐体形状を構成する各側面を第2主面方向に延長した面の交点とする。
トレンチの最深部における第1線分と第2線分との距離は、2μm以下であることが好ましい。

0063

トレンチの形状が円錐形状の場合、トレンチは六方充填で配置されていることが好ましく、六方最密充填で配置されていることがより好ましい。
この場合の例を、図8図9及び図10を参照しながら説明する。

0064

図8は、本発明の半導体装置の第二実施形態におけるトレンチの一例を模式的に示す斜視図である。
トレンチ23は、側面23aを有する円錐形状であり、半導体基板12の第1主面12aに平行な面における断面積が、第1主面12aから第2主面12bに向かって減少している。

0065

図9は、図8に示すトレンチを半導体基板に配置するレイアウトの一例を示す上面図である。
半導体基板12の第1主面12aには、図8に示すトレンチ23と、トレンチ23と同じ形状を有するトレンチ24A、トレンチ24B及びトレンチ24Cとが六方充填で配置されている。
トレンチ23に最近接のトレンチは、トレンチ24A、トレンチ24B及びトレンチ24Cである。
従って、トレンチ23における略錐体形状の頂点23dとトレンチ24Aにおける略錐体形状の頂点24Adとを結ぶ方向(図9中、B−B線で示す方向)は、第1の方向α1である。また、トレンチ23における略錐体形状の頂点23dとトレンチ24Bにおける略錐体形状の頂点24Bdとを結ぶ方向(図9中、C−C線で示す方向)は、第1の方向α2である。さらに、トレンチ23における略錐体形状の頂点23dとトレンチ24Cにおける略錐体形状の頂点24Cdとを結ぶ方向(図9中、D−D線で示す方向)は、第1の方向α3である。
図9に示す半導体基板12では、第1の方向α1、α2、α3の全てが、半導体基板12のへき開面に沿った方向[図9において、Si(111)で示す方向]と一致しておらず、半導体基板12のへき開面に沿った方向に対して、第1の方向α1がθ5だけ傾斜している。

0066

図9に示すレイアウトでは、第1の方向α1に対して第1の方向α2が60°傾斜している。従って、第1の方向α1が半導体基板12のへき開面に沿った方向に対して60°傾斜している場合(θ5が60°の場合)、第1の方向α3が半導体基板12のへき開面に沿った方向と一致してしまう。
従って、θ5は、5°以上55°以下、65°以上90°以下であることが好ましい。

0067

図10は、図9に示すトレンチのB−B線に直交する方向における断面図である。
図10に示すように、半導体基板12の厚さ方向に平行な断面において、トレンチ23の断面形状は、互いに平行でない第1線分23b及び第2線分23cを有するテーパー形状である。第1線分23b及び第2線分23cはいずれも、上記断面における側面23aの一部である。第1線分23bと第2線分23cのなす角θ6は30°以下であってもよい。第1線分23bと第2線分23cが接する箇所が、トレンチ23における略錐体形状の頂点23dである。
なお、トレンチ24A、トレンチ24B及びトレンチ24Cも、トレンチ23と同様の断面形状である。

0068

本発明の半導体装置の第二実施形態において、トレンチを構成する側面は必ずしも平滑である必要はなく、凹凸が形成されていてもよい。
トレンチを構成する側面に凹凸が形成されている場合、以下の方法で第1線分と第2線分とのなす角を求めることができる。ただし、第1線分及び第2線分は厳密な直線ではない場合がある。
まず、第1の方向に直交し、かつ、半導体基板の厚さ方向に平行な方向に半導体基板を切断した切断面においてトレンチを観察する。続いて、該切断面において、第1線分からの距離の変位量の二乗和が最小となる線分、及び、第2線分からの距離の変位量の二乗和が最小となる線分をそれぞれを求める。
2つの線分のなす角が、第1線分と第2線分とのなす角である。上記の方法は、トレンチが底面を有する場合であっても適用することができる。

0069

本発明の半導体装置の第二実施形態においては、トレンチの形状は角錐形状であってもよい。

0070

図11は、本発明の半導体装置の第二実施形態におけるトレンチの別の一例を模式的に示す斜視図である。
トレンチ25は、第1側面25a、第2側面25b、第3側面25c及び第4側面25dを有する四角錐形状であり、半導体基板14の第1主面14aに平行な面における断面積が、第1主面14aから第2主面14bに向かって減少している。

0071

トレンチの形状が四角錐形状の場合、トレンチは格子状に配置されていることが好ましい。
またこの場合、2番目近接するトレンチにおける略錐体形状の頂点同士を接続する第2の方向が、半導体基板のへき開面に沿った方向と一致しないことが好ましい。なお、半導体基板に形成されたトレンチの数は3個以上となる。なお、第2の方向は第1の方向とは一致しない方向である。
四角錐形状のトレンチを格子状に配置する場合の一例について、図12及び図13を参照しながら説明する。

0072

図12は、図11に示すトレンチを半導体基板に配置するレイアウトの一例を示す上面図である。
トレンチ25の形状が四角錐形状の場合、トレンチは図12に示すような格子状に配置されていることが好ましい。
半導体基板14の第1主面14aには、トレンチ25と、トレンチ25と同じ形状を有するトレンチ26A、トレンチ26B、トレンチ26C及びトレンチ26Dとが、格子状に配置されている。トレンチ26A及びトレンチ26Bは、それぞれトレンチ25を挟むように隣接している。トレンチ26A及びトレンチ26Bが、トレンチ25と最近接のトレンチである。
従って、トレンチ25における略錐体形状の頂点25eとトレンチ26Aにおける略錐体形状の頂点26Aeとを結ぶ方向(図12中、E−E線で示す方向)が第1の方向α4である。また、トレンチ25における略錐体形状の頂点25eとトレンチ26Bにおける略錐体形状の頂点26Beとを結ぶ方向(図12中、F−F線で示す方向)が第1の方向α5である。第1の方向α5は第1の方向α4に対して90°傾斜している。
第1の方向α4は、半導体基板14のへき開面に沿った方向[図12中、Si(111)で示す方向]に対してθ7だけ傾斜しており、一致していない。
θ7は、5°以上、85°以下であることが好ましい。

0073

斜め方向にトレンチ25を挟むように隣接しているトレンチ26C及びトレンチ26Dが、トレンチ25と2番目に近接するトレンチである。
従って、トレンチ25における略錐体形状の頂点25eとトレンチ26Cにおける略錐体形状の頂点26Ceとを結ぶ方向(図12中、G−G線で示す方向)が第2の方向β1である。また、トレンチ25における略錐体形状の頂点25eとトレンチ26Dにおける略錐体形状の頂点26Deとを結ぶ方向(図12中、H−H線で示す方向)が第2の方向β2である。第2の方向β1は第1の方向α4に対して45°傾斜しており、第2の方向β2は第2の方向β1に対して90°傾斜している。
第2の方向β1は、半導体基板14のへき開面に沿った方向[図12中、Si(111)で示す方向]に対してθ8だけ傾斜しており、一致していない。
θ7は、5°以上、85°以下であることが好ましい。

0074

図13は、図12に示すトレンチのE−E線に直交する方向における断面図である。
図13に示すように、第1の方向α4に直交し、かつ、半導体基板14の厚さ方向に平行な断面において、トレンチ25の断面形状は、互いに平行でない第1線分25a及び第2線分25cを有する形状である。第1線分25aは、上記断面における第1側面25aの一部であり、第2線分25cは、上記断面における第3側面25cの一部である。トレンチ25は、第1線分25aと第2線分25cとの距離が、第1主面14aから第2主面14bに向かって短くなっているテーパー形状である。第1線分25aと第2線分25cのなす角θ9は30°以下であることが好ましい。

0075

トレンチ内には、第1の線分の表面に設けられた絶縁層と、第2の線分の表面に設けられた絶縁層とが接触する界面が存在していてもよい。
トレンチ内に、第1の線分の表面に設けられた絶縁層と第2の線分の表面に設けられた絶縁層とが接触する界面が存在していると、絶縁層同士の干渉によって半導体基板に応力がかかりクラックが生じるおそれが高まるが、本発明の半導体装置の第二実施形態においては、第1の方向が半導体基板のへき開面に沿った方向と一致していないため、絶縁層同士の干渉による応力が基板に付加されてもクラックが生じることを抑制することができる。

0076

本発明の半導体装置の第二実施形態において、半導体基板には、形状の異なる2つ以上のトレンチが形成されていてもよい。また、トレンチの配置も最密充填に限らない。

0077

[半導体装置の製造方法]
本発明の半導体装置は、例えば、半導体基板の表面に、エッチング等の方法によってトレンチを形成し、その後、トレンチが形成された半導体基板の表面に、第1電極層、誘電体層、第2電極層、第1引出部、第2引出部、第1外部電極及び第2外部電極をフォトリソグラフィ等によって順次形成する方法によって製造することができる。このとき、第1の方向が半導体基板のへき開面に沿った方向と一致しないように、トレンチの形状及び配置を設定する。

0078

半導体基板のへき開面に沿った方向は、X線方位測定により測定することができる。
半導体基板として半導体ウェハを用いる場合、半導体ウェハに形成されたオリエンテーションフラットオリフラともいう)や切り欠き(ノッチともいう)をへき開面の基準としてもよい。ただし、オリフラ及びノッチは指定面から1〜2°程度の誤差がある。そのため、オリフラ又はノッチに基づいて決定される半導体基板のへき開面に沿った方向から、第1の方向が5°以上傾斜するように、トレンチの形状及び配置を調整することが好ましい。

0079

1半導体装置
10、12、14半導体基板
10a、12a、14a 第1主面
10b、12b、14b 第2主面
20、21、22、23、24A、24B、24C、25、26A、26B、26C、26Dトレンチ
20a、21a、22a 第1側面
20b、21b、22b、25b 第2側面
20c、21c、22c 第1端面
20d、21d、22d 第2端面
20e、22g 第1側面と第2側面とが交わる線
20e’第1側面と第2側面とが交わる線の延長線
21e 第1底面
21f 第1側面を延長した面と第2側面を延長した面とが交わる線
22e 第3側面
22f、25d 第4側面
23a トレンチの側面
23b 第1線分
23c 第2線分
23d、24Ad、24Bd、24Cd、25e、26Ae、26Be略錐体形状の頂点
25a 第1側面(第1線分)
25c 第3側面(第2線分)
30絶縁層
30a 絶縁層同士の界面
40 第1電極層
45 第1引出部
50誘電体層
60 第2電極層
65 第2引出部
70 保護層
80 第1外部電極
90 第2外部電極
d1 第1側面及び第2側面が半導体基板の厚さ方向に延在する長さ
d2 第1端面及び第2端面が半導体基板の厚さ方向に延在する長さ
d20 トレンチの深さ
t10 半導体基板の厚さ
W1 トレンチの最深部における第1側面と第2側面との距離
α、α1、α2、α3、α4、α5 第1の方向
β1、β2第2の方向
θ1、θ3、θ4 第1側面と第2側面とのなす角
θ2、θ5、θ7 半導体基板のへき開面に沿った方向に対する第1の方向の傾斜角
θ8 半導体基板のへき開面に沿った方向に対する第2の方向の傾斜角
θ6、θ9 第1線分と第2線分とのなす角

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ