図面 (/)

技術 スイッチング回路

出願人 株式会社デンソー
発明者 長内洋介
出願日 2019年11月12日 (1年11ヶ月経過) 出願番号 2019-204917
公開日 2021年5月20日 (5ヶ月経過) 公開番号 2021-078299
状態 未査定
技術分野 電力変換一般 電子的スイッチ1
主要キーワード 通常制御回路 低電位配線 高電位配線 バランス抵抗 ゲート閾値 ゲートオフ ゲートオン 低下速度
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2021年5月20日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (5)

課題

並列接続されたスイッチング素子において、ゲート電圧コレクタ電圧振動を抑制する。

解決手段

スイッチング回路であって、第1スイッチング素子と、第2スイッチング素子と、スイッチと、第1直列回路と、第2直列回路を有する。前記スイッチの第1端子は、ゲート閾値よりも低い電位に接続されている。前記第1直列回路は、直列に接続された第1トランジスタと第1抵抗を有する。前記第1直列回路は、前記第1スイッチング素子のゲートと前記スイッチの第2端子の間に接続されている。前記第2直列回路は、直列に接続された第2トランジスタと第2抵抗を有する。前記第2直列回路は、前記第2スイッチング素子のゲートと前記第2端子の間に接続されている。

概要

背景

概要

並列接続されたスイッチング素子において、ゲート電圧コレクタ電圧振動を抑制する。スイッチング回路であって、第1スイッチング素子と、第2スイッチング素子と、スイッチと、第1直列回路と、第2直列回路を有する。前記スイッチの第1端子は、ゲート閾値よりも低い電位に接続されている。前記第1直列回路は、直列に接続された第1トランジスタと第1抵抗を有する。前記第1直列回路は、前記第1スイッチング素子のゲートと前記スイッチの第2端子の間に接続されている。前記第2直列回路は、直列に接続された第2トランジスタと第2抵抗を有する。前記第2直列回路は、前記第2スイッチング素子のゲートと前記第2端子の間に接続されている。

目的

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

スイッチング回路であって、第1スイッチング素子と、前記第1スイッチング素子に対して並列に接続された第2スイッチング素子と、第1端子と第2端子を有し、前記第1スイッチング素子及び前記第2スイッチング素子のゲート閾値よりも低い電位に前記第1端子が接続されているスイッチと、直列に接続された第1トランジスタと第1抵抗を有する第1直列回路であって、前記第1スイッチング素子のゲートと前記第2端子の間に接続されており、前記第1トランジスタが前記第1抵抗よりも前記第1スイッチング素子のゲート側に設けられている第1直列回路と、直列に接続された第2トランジスタと第2抵抗を有する第2直列回路であって、前記第2スイッチング素子のゲートと前記第2端子の間に接続されており、前記第2トランジスタが前記第2抵抗よりも前記第2スイッチング素子のゲート側に設けられている第2直列回路と、前記第1スイッチング素子と前記第2スイッチング素子の少なくとも一方の異常を検出したときに前記スイッチをオンする制御部、を有するスイッチング回路。

技術分野

0001

本明細書に開示の技術は、スイッチング回路に関する。

0002

特許文献1には、並列に接続された複数のスイッチング素子において、スイッチング素子間の干渉によってゲート電圧振動が生じることが開示されている。この技術では、各スイッチング素子の特性に応じて調整されたバランス抵抗を各スイッチング素子のゲートに接続することで、ゲート電圧の振動を抑制する。

先行技術

0003

特開2018−078406号公報

発明が解決しようとする課題

0004

特許文献1の技術では、各スイッチング素子の特性を測定し、これらの特性のばらつきに応じた値のバランス抵抗を各ゲートに接続する必要がある。このため、この技術では、スイッチング回路の製造コストが極めて高くなる。また、電気抵抗の調整だけでは、ゲート電圧やコレクタ電圧の振動を十分に抑制できない場合がある。本明細書では、並列接続されたスイッチング素子において、ゲート電圧やコレクタ電圧の振動をより好適に抑制する技術を提案する。

課題を解決するための手段

0005

スイッチング回路であって、第1スイッチング素子と、第2スイッチング素子と、スイッチと、第1直列回路と、第2直列回路と、制御部を有する。前記第2スイッチング素子は、前記第1スイッチング素子に対して並列に接続されている。前記スイッチは、第1端子と第2端子を有している。前記第1スイッチング素子及び前記第2スイッチング素子のゲート閾値よりも低い電位に前記第1端子が接続されている。前記第1直列回路は、直列に接続された第1トランジスタと第1抵抗を有する。前記第1直列回路は、前記第1スイッチング素子のゲートと前記第2端子の間に接続されている。前記第1トランジスタが前記第1抵抗よりも前記第1スイッチング素子のゲート側に設けられている。前記第2直列回路は、直列に接続された第2トランジスタと第2抵抗を有している。前記第2直列回路は、前記第2スイッチング素子のゲートと前記第2端子の間に接続されている。前記第2トランジスタが前記第2抵抗よりも前記第2スイッチング素子のゲート側に設けられている。前記制御部は、前記第1スイッチング素子と前記第2スイッチング素子の少なくとも一方の異常を検出したときに前記スイッチをオンする。

0006

このスイッチング回路では、第1スイッチング素子と第2スイッチング素子の少なくとも一方の異常を検出したときに、制御部がスイッチをオンする。すると、第1スイッチング素子のゲートと第2スイッチング素子のゲートが放電されて、第1スイッチング素子と第2スイッチング素子がオフする。このとき、第1スイッチング素子のゲートから第1トランジスタと第1抵抗を介して低電位配線ゲート電流が流れるとともに、第2スイッチング素子のゲートから第2トランジスタと第2抵抗を介して低電位配線へゲート電流が流れる。第1トランジスタと第1抵抗の直列回路に流れるゲート電流はほぼ一定となり、第2トランジスタと第2抵抗の直列回路に流れるゲート電流はほぼ一定となる。このように、ほぼ一定のゲート電流によって第1スイッチング素子のゲートと第2スイッチング素子のゲートが放電されるので、第1スイッチング素子と第2スイッチング素子をオフするときにゲート電圧及びコレクタ電圧の振動を抑制することができる。

図面の簡単な説明

0007

実施例1のスイッチング回路の回路図。
IGBTをオフするときの各値の変化を示すグラフ
比較例のスイッチング回路の回路図。
実施例2のスイッチング回路の回路図。

実施例

0008

図1に示す実施例1のスイッチング回路10は、IGBT(insulated gate bipolar transistor)20aと、IGBT20bと、高電位配線24と、低電位配線26と、ゲート駆動回路30を有している。高電位配線24には、低電位配線26よりも高い電位が印可されている。IGBT20aとIGBT20bは、高電位配線24と低電位配線26の間に並列に接続されている。すなわち、IGBT20aのコレクタとIGBT20bのコレクタが高電位配線24に接続されており、IGBT20aのエミッタとIGBT20bのエミッタが低電位配線26に接続されている。IGBT20aのゲートとIGBT20bのゲートは、ゲート駆動回路30に接続されている。IGBT20aとIGBT20bは、ゲート駆動回路30によって同時にオン−オフするように制御される。IGBT20a、20bがオンすると、高電位配線24から低電位配線26へ向かって電流が流れる。なお、図1では、IGBT20a、20bのエミッタの電位を、グランドとして示している。グランドの電位は、IGBT20a、20bのゲート閾値よりも低い。

0009

ゲート駆動回路30は、通常制御回路32、保護回路40、異常検出回路50を有している。

0010

通常制御回路32は、ゲートオンスイッチ34a、34b及びゲートオフスイッチ35a、35bを有している。ゲートオンスイッチ34aの一方の端子は、電位VCC1が印可された配線38に接続されている。電位VCC1は、IGBT20a、20bのゲート閾値よりも高い電位である。ゲートオンスイッチ34aの他方の端子は、通常制御回路32の出力端子36aに接続されている。ゲートオフスイッチ35aの一方の端子は、出力端子36aに接続されている。ゲートオフスイッチ35aの他方の端子は、グランドに接続されている。ゲートオンスイッチ34bの一方の端子は、配線38に接続されている。ゲートオンスイッチ34bの他方の端子は、通常制御回路32の出力端子36bに接続されている。ゲートオフスイッチ35bの一方の端子は、出力端子36bに接続されている。ゲートオフスイッチ35bの他方の端子は、グランドに接続されている。出力端子36aは、ゲート抵抗37aを介してIGBT20aのゲートに接続されている。出力端子36bは、ゲート抵抗37bを介してIGBT20bのゲートに接続されている。

0011

通常制御回路32には、外部から制御信号Sが入力される。通常制御回路32は、制御信号Sに従って、ゲートオンスイッチ34a、ゲートオフスイッチ35a、ゲートオンスイッチ34b、及び、ゲートオフスイッチ35bを制御する。通常制御回路32は、ゲートオンスイッチ34a、34bが同時にオンするようにこれらを制御する。ゲートオンスイッチ34aがオンすると、配線38からゲートオンスイッチ34aとゲート抵抗37aを介してIGBT20aのゲートへゲート電流が流れる。その結果、IGBT20aのゲートが充電され、IGBT20aがオンする。ゲートオンスイッチ34bがオンすると、配線38からゲートオンスイッチ34bとゲート抵抗37bを介してIGBT20bのゲートへゲート電流が流れる。その結果、IGBT20bのゲートが充電され、IGBT20bがオンする。したがって、ゲートオンスイッチ34a、34bが同時にオンすると、IGBT20a、20bが同時にオンする。

0012

通常制御回路32は、ゲートオフスイッチ35a、35bが同時にオンするようにこれらを制御する。また、通常制御回路32は、ゲートオフスイッチ35a、35bが、ゲートオンスイッチ34a、34bと同時にオンしないように、ゲートオフスイッチ35a、35bを制御する。ゲートオフスイッチ35aがオンすると、IGBT20aのゲートからゲート抵抗37aとゲートオフスイッチ35aを介してグランドへゲート電流が流れる。その結果、IGBT20aのゲートが放電され、IGBT20aがオフする。ゲートオフスイッチ35bがオンすると、IGBT20bのゲートからゲート抵抗37bとゲートオフスイッチ35bを介してグランドへゲート電流が流れる。その結果、IGBT20bのゲートが放電され、IGBT20bがオフする。したがって、ゲートオフスイッチ35a、35bが同時にオンすると、IGBT20a、20bが同時にオフする。

0013

保護回路40は、ゲートオフスイッチ42を内蔵している。ゲートオフスイッチ42の一方の端子は、保護回路40の出力端子41に接続されている。ゲートオフスイッチ42の他方の端子は、グランドに接続されている。

0014

出力端子41は、ゲートオフ抵抗46aとバイポーラトランジスタnpnトランジスタ)44aを介してIGBT20aのゲートに接続されている。ゲートオフ抵抗46aの一方の端子が出力端子41に接続されており、ゲートオフ抵抗46aの他方の端子がバイポーラトランジスタ44aのエミッタに接続されており、バイポーラトランジスタ44aのコレクタがIGBT20aのゲートに接続されている。また、出力端子41は、ゲートオフ抵抗46bとバイポーラトランジスタ44b(npnトランジスタ)を介してIGBT20bのゲートに接続されている。ゲートオフ抵抗46bの一方の端子が出力端子41に接続されており、ゲートオフ抵抗46bの他方の端子がバイポーラトランジスタ44bのエミッタに接続されており、バイポーラトランジスタ44bのコレクタがIGBT20bのゲートに接続されている。バイポーラトランジスタ44aのベース、及び、バイポーラトランジスタ44bのベースには、固定電位である電位VCC2が印可されている。電位VCC2の印可によって、バイポーラトランジスタ44a、44bは常時オンしている。

0015

異常検出回路50は、図示しない配線によってIGBT20a、20bに接続されおり、IGBT20a、20bの異常を検出する。異常検出回路50は、IGBT20a、20bの少なくとも一方の異常を検出すると、異常フラグを保護回路40に送信する。例えば、異常検出回路50は、IGBT20a、20bの過電流や、IGBT20a、20bの温度異常を検出したときに、保護回路40に異常フラグを送信する。

0016

保護回路40は、異常フラグを受信すると、ゲートオフスイッチ42をオンする。ゲートオフスイッチ42がオンすると、IGBT20aのゲートから、バイポーラトランジスタ44a、ゲートオフ抵抗46a、及び、ゲートオフスイッチ42を介してグランドへゲート電流Igaが流れる。その結果、IGBT20aのゲートが放電され、IGBT20aがオフする。また、ゲートオフスイッチ42がオンすると、IGBT20bのゲートから、バイポーラトランジスタ44b、ゲートオフ抵抗46b、及び、ゲートオフスイッチ42を介してグランドへゲート電流Igbが流れる。その結果、IGBT20bのゲートが放電され、IGBT20bがオフする。

0017

ゲート電流Iga、Igbが流れているときに、バイポーラトランジスタ44a、44bは、飽和領域で動作する。このため、保護回路40を介してIGBT20a、20bを放電するときのゲート電流Iga、Igbは、定電流となる。具体的には、ゲート電流Igaがバイポーラトランジスタ44aに流れているときに、バイポーラトランジスタ44aのエミッタの電位は、バイポーラトランジスタ44aのベースの電位VCC2よりもバイポーラトランジスタ44aのベース−エミッタ間電圧Vbea(固定値)だけ低い電位となる。このため、ゲートオフ抵抗46bの電気抵抗をR46bとしたときに、ゲート電流Igaは、
Iga=(VCC2−Vbea)/R46a・・・(数式1)
の関係を満たす。同様にして、バイポーラトランジスタ44bのベース−エミッタ間電圧をVbeb、ゲートオフ抵抗46bの電気抵抗をR46bとしたときに、ゲート電流Igbは、
Igb=(VCC2−Vbeb)/R46b・・・(数式2)
の関係を満たす。

0018

スイッチング回路10の通常動作中は、通常制御回路32が、IGBT20a、20bを制御する。すなわち、ゲートオンスイッチ34a、34bがオンし、ゲートオフスイッチ35a、35bがオフすると、IGBT20a、20bがオンする。また、ゲートオンスイッチ34a、34bがオフし、ゲートオフスイッチ35a、35bがオンすると、IGBT20a、20bがオンする。

0019

また、IGBT20a、20bがオンしているときに、異常検出回路50によってIGBT20a、20bの異常が検出されると、異常フラグが異常検出回路50から保護回路40へ送信される。すると、保護回路40は、ゲートオフスイッチ42をオンし、IGBT20a、20bを強制的にオフする。

0020

例えば、図2は、IGBT20aで過電流が検出された場合のスイッチング回路10の動作を示している。図2において、記号IcaはIGBT20aのコレクタ電流を示し、記号IcbはIGBT20bのコレクタ電流を示している。また、記号Fは、異常検出回路50から保護回路40へ送信される信号(異常フラグを通知する信号)を示している。また、記号Vea、Vebは、バイポーラトランジスタ44a、44bのエミッタの電位を示している。また、記号VgaはIGBT20aのゲート電圧を示し、記号VgbはIGBT20bのゲート電圧を示している。

0021

イミングt1よりも前の期間においては、通常制御回路32によってIGBT20a、20bのゲート電圧Vga、Vgbが高電圧VCC1に制御されており、IGBT20a、20bはオンしている。タイミングt1において、IGBT20aのコレクタ電流Icaが異常に増加し、異常検出回路50で過電流が検出される。すると、異常検出回路50は、タイミングt2において、異常フラグを保護回路40へ送信する。すると、タイミングt3において、保護回路40がゲートオフスイッチ42をオンする。また、タイミングt3において、通常制御回路32は、ゲートオンスイッチ34a、34bをオフする。

0022

ゲートオフスイッチ42がオンすると、保護回路40の出力端子41がグランドに接続される。すると、IGBT20aのゲートからバイポーラトランジスタ44aとゲートオフ抵抗46aを介してグランドへゲート電流Igaが流れ、IGBT20aのゲートが放電される。これによって、IGBT20aのゲート電圧Vgaが低下する。上述したように、ゲート電流Igaは上記数式1で示した値の定電流となる。したがって、ゲート電圧Vgaは、略一定の速度で低下する。ゲート電圧Vgaは、電圧Vbeaと略同じ電圧まで低下する。これによって、IGBT20aがオフし、IGBT20aが過電流から保護される。また、出力端子41がグランドに接続されると、IGBT20bのゲートからバイポーラトランジスタ44bとゲートオフ抵抗46bを介してグランドへゲート電流Igbが流れ、IGBT20bのゲートが放電される。これによって、IGBT20bのゲート電圧Vgbが低下する。上述したように、ゲート電流Igbは上記数式2で示した値の定電流となる。したがって、ゲート電圧Vgbは、略一定の速度で低下する。ゲート電圧Vgbは、電圧Vbebと略同じ電圧まで低下する。これによって、IGBT20bがオフする。

0023

図3は、比較例のスイッチング回路を示している。図3のスイッチング回路は、バイポーラトランジスタ44a、44bを有していない。図3のスイッチング回路では、IGBT20aのゲートがゲートオフ抵抗46aのみを介してゲートオフスイッチ42に接続されており、IGBT20bのゲートがゲートオフ抵抗46bのみを介してゲートオフスイッチ42に接続されている。なお、比較例のスイッチング回路では、ゲートオフ抵抗46a、46bの電気抵抗が、実施例1のスイッチング回路10と同程度のゲート電流Iga、Igbが流れるように調整されている。図3のスイッチング回路のその他の構成は、図1のスイッチング回路10と等しい。図3のスイッチング回路では、IGBT20a、20bの異常によってゲートオフスイッチ42がオンすると、ゲートオフ抵抗46a、46bを介してゲート電流Iga、Igbが流れることによってIGBT20a、20bのゲートが放電される。このとき、IGBT20a、20bの特性の差によって、IGBT20a、20bのゲートの電位に差が生じる。すると、IGBT20a、20bのゲートの間の電位差によって、IGBT20aのゲートとIGBT20bのゲートの間に電流が流れる。このような電流が流れると、回路の寄生インダクタンスの影響によってIGBT20aのゲートとIGBT20bのゲートの間に往復するように電流が流れ、IGBT20a、20bのゲート電圧Vga、Vgbが振動する。その結果、IGBT20a、20bのコレクタ電圧(コレクタ‐エミッタ間電圧)も振動する。また、エミッタ電位コレクタ電位に差が生じることで、ゲート電圧とコレクタ電圧が振動する場合もある。

0024

これに対し、図1に示す実施例1のスイッチング回路10では、バイポーラトランジスタ44a、44bによって、IGBT20aのゲートとIGBT20bのゲートの間で電流が往復するように流れることが防止される。これによって、ゲート電圧Vga、Vgbの振動、および、コレクタ電圧の振動を抑制することができる。また、IGBT20a、20bが一定のゲート電流によって放電されるため、エミッタ電位やコレクタ電位の差に起因して生じるゲート電圧及びコレクタ電圧の振動も抑制される。このように、実施例1のスイッチング回路10によれば、ゲート電圧及びコレクタ電圧の振動を抑制することができる。

0025

また、図2破線のグラフは、図3に示す比較例のスイッチング回路によってIGBT20a、20bをオフするときのゲート電圧Vga、Vgbの変化を示している。なお、図3の破線のグラフでは、ゲート電圧Vga、Vgbが振動しない場合を示している。図3のスイッチング回路はバイポーラトランジスタ44a、44bを有さないので、ゲート電圧Vga、Vgbが低下するほど、ゲート電流Iga、Igbが減少する。このため、ゲート電圧Vga、Vgbが低下するほど、ゲートの放電速度が遅くなり、ゲート電圧Vga、Vgbの低下速度が遅くなる。このため、IGBT20a、20bのスイッチング速度が遅く、IGBT20a、20bで生じるスイッチング損失が大きい。

0026

これに対し、図1に示す実施例1のスイッチング回路10では、ゲート電流Iga、Igbが一定となるので、ゲート電圧Vga、Vgbを一定の速度で低下させることができる。すなわち、ゲート電圧Vga、Vgbが低下しても、ゲート電圧Vga、Vgbの低下速度がほとんど遅くならない。したがって、実施例1のスイッチング回路10は、比較例のスイッチング回路よりも、IGBT20a、20bで生じるスイッチング損失を抑制することができる。

0027

図4は、実施例2のスイッチング回路を示している。実施例2のスイッチング回路は、ゲートオフ抵抗60、62を有している。また、実施例2のスイッチング回路では、通常制御回路32が、ゲートオフスイッチ35a、35bの代わりに、ゲートオフスイッチ64を有している。ゲートオフスイッチ64の一方の端子は、グランドに接続されている。ゲートオフスイッチ64の他方の端子は、通常制御回路32の端子66に接続されている。ゲートオフ抵抗60の一方の端子は、端子66に接続されている。ゲートオフ抵抗60の他方の端子は、バイポーラトランジスタ44aのエミッタに接続されている。ゲートオフ抵抗62の一方の端子は、端子66に接続されている。ゲートオフ抵抗62の他方の端子は、バイポーラトランジスタ44bのエミッタに接続されている。実施例2のスイッチング回路のその他の構成は、実施例1のスイッチング回路10と等しい。

0028

実施例2のスイッチング回路は、通常制御回路32によってIGBT20a、20bをオフするときに、ゲートオフスイッチ64をオンする。すると、IGBT20aのゲートから、バイポーラトランジスタ44a、ゲートオフ抵抗60、及び、ゲートオフスイッチ64を介してグランドへゲート電流が流れ、IGBT20aのゲートが放電される。同時に、IGBT20bのゲートから、バイポーラトランジスタ44b、ゲートオフ抵抗62、及び、ゲートオフスイッチ64を介してグランドへゲート電流が流れ、IGBT20bのゲートが放電される。このとき流れる各ゲート電流は、バイポーラトランジスタとゲートオフ抵抗の直列回路を介してグランドへ流れるので、定電流となる。したがって、ゲート電圧及びコレクタ電圧の振動が抑制される。このように、実施例2のスイッチング回路によれば、通常制御回路32によってIGBT20a、20bをオフするときにも、ゲート電圧及びコレクタ電圧の振動を抑制することができる。

0029

なお、上述した実施例1、2では、バイポーラトランジスタ44a、44b(より詳細には、npnトランジスタ)を使用したが、バイポーラトランジスタ44a、44bに代えて、MOSFET(metal oxide semiconductor field effect transistor)(例えば、NMOS)を使用してもよい。

0030

以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの1つの目的を達成すること自体で技術有用性を持つものである。

0031

10 :スイッチング回路
24 :高電位配線
26 :低電位配線
30 :ゲート駆動回路
32 :通常制御回路
34a、34b :ゲートオンスイッチ
35a、35b :ゲートオフスイッチ
37a、37b :ゲート抵抗
40 :保護回路
42 :ゲートオフスイッチ
44a、44b :バイポーラトランジスタ
46a、46b :ゲートオフ抵抗
50 :異常検出回路

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ