図面 (/)

技術 表示装置

出願人 株式会社半導体エネルギー研究所
発明者 山崎舜平木村肇西毅
出願日 2020年11月24日 (7ヶ月経過) 出願番号 2020-194076
公開日 2021年4月1日 (3ヶ月経過) 公開番号 2021-052190
状態 未査定
技術分野 薄膜トランジスタ
主要キーワード 耐圧材料 テーパー形 テキスト画 適宜厚み 二重ねじ テーパ形 マイナス記号 無機導電材料
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2021年4月1日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (20)

課題

ブルー相を示す液晶材料を利用した表示装置において、消費電力の低い表示装置を提供する。

解決手段

トランジスタ6401を含む画素6400が設けられた画素部を有する第1の基板と、第1の基板と対向する第2の基板と、第1の基板及び第2の基板の間に配置された液晶層と、を有する。液晶層は、ブルー相を示す液晶材料を有する。トランジスタは、ゲート走査線6406に電気的に接続され、ソース又はドレインの一方が信号線6405に電気的に接続され、ソース又はドレインの他方が電極に電気的に接続される。トランジスタは、水素濃度が5×1019/cm3以下である酸化物半導体層を有する。

概要

背景

表示装置として、液晶表示装置や、エレクトロルミネッセンス素子を用いたエレクトロ
ルミネッセンス表示装置(以下、「EL表示装置」という。)が知られている。液晶表示
装置としては、ネマチック液晶と呼ばれる液晶を用いた表示装置が主流であるが、近年、
ブルー相を示す液晶材料を用いた表示装置が注目されている(例えば、特許文献1参照)

概要

ブルー相を示す液晶材料を利用した表示装置において、消費電力の低い表示装置を提供する。トランジスタ6401を含む画素6400が設けられた画素部を有する第1の基板と、第1の基板と対向する第2の基板と、第1の基板及び第2の基板の間に配置された液晶層と、を有する。液晶層は、ブルー相を示す液晶材料を有する。トランジスタは、ゲート走査線6406に電気的に接続され、ソース又はドレインの一方が信号線6405に電気的に接続され、ソース又はドレインの他方が電極に電気的に接続される。トランジスタは、水素濃度が5×1019/cm3以下である酸化物半導体層を有する。

目的

本発明の一態様は、ブルー相を示す液晶材料を利用した表示装置において、信頼性の高
い表示装置を提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

トランジスタを含む画素が設けられた画素部を有する第1の基板と、前記第1の基板と対向する第2の基板と、前記第1の基板及び前記第2の基板の間に配置された液晶層とを有する表示装置であって、前記液晶層は、ブルー相を示す液晶材料を有し、前記トランジスタは、ゲート走査線電気的に接続され、ソースまたはドレインの一方が信号線に電気的に接続され、ソースまたはドレインの他方が電極に電気的に接続され、前記トランジスタは、水素濃度が5×1019/cm3以下である酸化物半導体層を有することを特徴とする表示装置。

技術分野

0001

本発明は、表示装置に関する。または、当該表示装置を具備する電子機器に関する。

背景技術

0002

表示装置として、液晶表示装置や、エレクトロルミネッセンス素子を用いたエレクトロ
ルミネッセンス表示装置(以下、「EL表示装置」という。)が知られている。液晶表示
装置としては、ネマチック液晶と呼ばれる液晶を用いた表示装置が主流であるが、近年、
ブルー相を示す液晶材料を用いた表示装置が注目されている(例えば、特許文献1参照)

先行技術

0003

国際公開第05/090520号パンフレット

発明が解決しようとする課題

0004

ブルー相を示す液晶材料を用いた表示装置は、高速応答性高視野角配向膜が不要で
あるといった特徴を有する。一方で、ブルー相を示す液晶材料を用いた表示装置は、他の
液晶表示装置と比較して駆動電圧が非常に高いという課題がある。この結果、スイッチン
素子としてトランジスタを用い、ブルー相を示す液晶材料を用いたアクティブトリ
ス型の液晶表示装置の場合、トランジスタの高いドレイン耐圧を確保することが要求され
る。また、駆動電圧が非常に高いため、消費電力が大きくなってしまう。

0005

本発明の一態様は、ブルー相を示す液晶材料を利用した表示装置において、信頼性の高
い表示装置を提供することを課題とする。または、ブルー相を示す液晶材料を利用した表
示装置において、消費電力の低い表示装置を提供することを課題とする。なお、本発明の
一態様は、上述した複数の課題のうち、少なくとも一つを解決することができればよい。

課題を解決するための手段

0006

上記問題を鑑み、本発明の一態様は、表示装置の各画素に、高純度酸化物半導体を用
いたトランジスタを少なくとも有することを特徴とする。ここで、本明細書における「高
純度の酸化物半導体」は、酸化物半導体における水素が極力低減されているものであって
真性又は実質的に真性な半導体を指す。高純度の酸化物半導体の一例としては、含有す
水素濃度が少なくとも5×1019/cm3以下であって、好ましくは5×1018/
cm3以下、さらに好ましくは5×1017/cm3以下、または1×1016/cm3
未満である酸化物半導体である。そして、キャリア濃度が、1×1014/cm3未満、
好ましくは1×1012/cm3未満、さらに好ましくは1×1011/cm3未満、ま
たは6.0×1010/cm3未満である酸化物半導体膜チャネル形成領域に用いてト
ランスタを構成する。なお、酸化物半導体層中の水素濃度測定は、二次イオン質量分析
法(SIMS:Secondary Ion Mass Spectroscopy)で
行えばよい。

0007

本発明の一態様は、トランジスタを含む画素が設けられた画素部を有する第1の基板
、前記第1の基板と対向する第2の基板と、前記第1の基板及び前記第2の基板の間に配
置された液晶層とを有し、前記液晶層は、ブルー相を示す液晶材料を有し、前記トラン
スタは、ゲート走査線電気的に接続され、ソースまたはドレインの一方が信号線に電
気的に接続され、ソースまたはドレインの他方が電極に電気的に接続され、前記トランジ
スタは、水素濃度が5×1019/cm3以下である酸化物半導体層を有することを特徴
とする表示装置である。

0008

また、本発明の一態様は、トランジスタを含む画素が設けられた画素部を有する第1の
基板と、前記第1の基板と対向する第2の基板と、前記第1の基板及び前記第2の基板の
間に配置された液晶層と、デジタルビデオ信号アナログビデオ信号に変換する容量分割
型のデジタルアナログコンバータとを有し、前記液晶層は、ブルー相を示す液晶材料を有
し、前記トランジスタは、ゲートが走査線に電気的に接続され、ソースまたはドレインの
一方が信号線に電気的に接続され、ソースまたはドレインの他方が電極に電気的に接続さ
れ、前記トランジスタは、水素濃度が5×1019/cm3以下である酸化物半導体層を
有し、前記アナログビデオ信号は、前記信号線及び前記トランジスタを介して前記電極に
入力されることを特徴とする表示装置である。

0009

また、本発明の一態様は、前記表示装置が静止画像を表示する期間の間に、前記画素部
に含まれる全ての走査線に供給される信号の出力が停止される期間を有することを特徴と
する。

0010

また、本発明の一態様は、トランジスタを含む画素が設けられた画素部を有する第1の
基板と、前記第1の基板と対向する第2の基板と、前記第1の基板及び前記第2の基板の
間に配置された液晶層とを有し、前記液晶層は、ブルー相を示す液晶材料を有し、前記画
素部を駆動する駆動回路部と、前記駆動回路部を駆動する制御信号、及び前記画素に供給
する画像信号を生成する信号生成回路と、前記画像信号をフレーム期間毎に記憶する記憶
回路と、前記記憶回路で前記フレーム期間毎に記憶された画像信号のうち、連続するフレ
ーム期間の画像信号の差分を検出する比較回路と、前記比較回路で差分を検出した際に前
記連続するフレーム期間の画像信号を選択して出力する選択回路と、前記比較回路で差分
を検出した際に前記制御信号及び前記選択回路より出力される画像信号の前記駆動回路部
への供給を行い、前記比較回路で差分を検出しない際に前記制御信号を前記駆動回路部へ
の供給を停止する表示制御回路とを有し、前記トランジスタは、水素濃度が5×1019
/cm3以下である酸化物半導体層を有することを特徴とする表示装置である。

0011

また、本発明の一態様は、前記制御信号が、高電源電位低電源電位クロック信号
スタートパルス信号、またはリセット信号であることを特徴とする。

0012

また、本発明の一態様は、前記酸化物半導体層のキャリア濃度が1×1014/cm3
未満であることを特徴とする。

0013

また、本発明の一態様は、前記酸化物半導体層のバンドギャップが2eV以上であるこ
とを特徴とする。

0014

また、本発明の一態様は、前記ブルー相を示す液晶材料の固有抵抗は、1×109Ω・
cm以上であることを特徴とする。

0015

また、本発明の一態様は、前記表示装置を具備する電子機器である。

0016

なお、本明細書において、「液晶材料」とは、液晶を含む混合物をさす。そして、ブル
ー相を示す液晶材料は、液晶及びカイラル剤を含む。液晶は、サーモトロピック液晶、低
分子液晶高分子液晶強誘電液晶、または反強誘電液晶等を用いる。カイラル剤は、液
晶を螺旋構造配向させ、ブルー相を発現させるために用いる。例えば、5重量%以上の
カイラル剤を混合させた液晶材料を液晶層に用いる。

0017

なお、トランジスタは、その構造上、ソースとドレインの区別が困難である。さらに、
回路の動作によっては、電位高低が入れ替わる場合もある。したがって、本明細書中
は、ソースとドレインは特に特定せず、第1の電極(または第1端子)、第2の電極(ま
たは第2端子)と記述する。例えば、第1の電極がソースである場合には、第2の電極と
はドレインを指し、逆に第1の電極がドレインである場合には、第2の電極とはソースを
指すものとする。

0018

なお、本明細書において、「開口率」とは、単位面積に対し、光が通過する領域の面積
比率について表したものであり、光を透過しない部材が占める領域が広くなると、開口
率が低下し、光を透過する部材が占める領域が広くなると開口率が向上することとなる。
表示装置では、画素電極重畳する配線容量線の占める面積、及びトランジスタのサイ
ズを小さくすることで開口率が向上することとなる。

0019

また、本明細書において、「AとBとが接続されている」と記載する場合は、AとBと
が電気的に接続されている場合(つまり、AとBとの間に別の素子や別の回路を挟んで接
続されている場合)と、AとBとが機能的に接続されている場合(つまり、AとBとの間
に別の回路を挟んで機能的に接続されている場合)と、AとBとが直接接続されている場
合(つまり、AとBとの間に別の素子や別の回路を挟まずに接続されている場合)とを含
むものとする。なお、A、Bは、それぞれ対象物(例えば、装置、素子、回路、配線、電
極、端子、導電膜、層等)であるものとする。

0020

また、本明細書にて用いる第1、第2、第3、乃至第N(Nは自然数)という序数は、
構成要素の混同を避けるために付したものであり、数的に限定するものではない。例えば
、「第1のトランジスタ」と本明細書で記載していても、他の構成要素と混同を生じない
範囲において「第2のトランジスタ」と読み替えることが可能である。

発明の効果

0021

本発明の一態様によれば、各画素に設けられるスイッチング素子として、高純度の酸化
物半導体を用いたトランジスタを用いている。高純度の酸化物半導体を用いたトランジス
タは、安定した電気特性を有している。例えば、100V以上、好ましくは500V、さ
らに好ましくは1kV以上のドレイン耐圧を有せしめることが可能である。このため、ブ
ルー相を示す液晶材料を利用した表示装置のように駆動電圧が高い場合であっても、その
ようなトランジスタを用いることにより、信頼性の高い表示装置を提供することができる

0022

それに加えて、高純度の酸化物半導体を用いたトランジスタは、オフ電流を1×10−
16A以下、好ましくは1×10−17A以下、さらに好ましくは1×10−18A以下
に低減することができる。このため、保持容量で電圧を保持できる期間を長く取ることが
できるので、静止画等を表示する際の消費電力を抑制することができる。

0023

また、静止画像と動画像を判定し、静止画像を表示する期間において駆動回路部の動作
を停止させることにより、表示装置の消費電力を更に抑制することができる。

図面の簡単な説明

0024

表示装置の構成の一例を示す図。
画素の構成の一例を示す等価回路図
表示装置のブロック図の一例を示す図。
画素に対する書き込み期間と保持期間の関係を示す図。
画素の構成の一例を示す断面図。
画素の構成の一例を示す断面図。
画素の構成の一例を示す断面図。
表示装置のブロック図の一例を示す図。
駆動回路の一例を示す図。
駆動回路のタイミングチャートを示す図。
駆動回路の一例を示す図。
駆動回路に供給される信号の供給及び停止の手順の一例を示す図。
トランジスタの一例を示す平面図及び断面図。
トランジスタの作製方法の一例を示す断面図。
トランジスタの作製方法の一例を示す断面図。
トランジスタの作製方法の一例を示す断面図。
トランジスタの作製方法の一例を示す断面図。
液晶表示パネルの一例を示す平面図及び断面図。
電子機器を示す図。
電子機器を示す図。
エネルギーバンドを示す図。
酸化物半導体を用いたトランジスタを示す図。
エネルギーバンドを示す図。
エネルギーバンドを示す図。
トランジスタの電気特性を示す図。
ブルー相を示す液晶材料の電圧に対する透過率特性を示す図。
容量分割型のデジタルアナログコンバータの回路構成の一例を示す図。

実施例

0025

本発明の一態様に係る実施の形態について、図面を用いて詳細に説明する。但し、本発
明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態
及び詳細を様々に変更しうることは当業者であれば容易に理解される。従って、実施の形
態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の一態様
において、同じ物を指し示す符号は異なる図面間において共通とする。

0026

なお、以下に説明する実施の形態において、特に断りがない限り、本明細書に記載され
ている他の実施形態と適宜組み合わせて実施することが可能である。

0027

(実施の形態1)
本実施の形態では、本発明の一態様である表示装置の一例について説明する。特に、表
示装置の画素部に設けられる画素の構成の一例について説明する。

0028

図1は、本発明の一態様である表示装置の構成の一例を示す図である。図1に示すよう
に、表示装置には、複数の画素201がマトリクス状に配置された画素部202が基板2
00上に設けられている。そして、表示装置は、複数の画素201を駆動する回路として
走査線駆動回路203(第1の駆動回路)及び信号線駆動回路204(第2の駆動回路
)を有する。画素201は、走査線駆動回路203に電気的に接続された第1の配線10
1(走査線)によって供給される走査信号により、各行ごと選択状態か、非選択状態
が決定される。また、走査信号によって選択されている画素201は、信号線駆動回路2
04に電気的に接続された第2の配線102A(信号線)によって、第2の配線102A
からビデオ電圧映像信号、画像信号、ビデオ信号、またはビデオデータともいう)が供
給される。

0029

なお、図1においては、走査線駆動回路203及び信号線駆動回路204が基板200
上に設けられる構成を示しているが、本発明はこの構成に限定されない。すなわち、走査
線駆動回路203または信号線駆動回路204のいずれか一方が基板200上に設けられ
ており、他方は別途実装されていてもよい。また、画素部202のみが基板200上に設
けられており、走査線駆動回路203及び信号線駆動回路204は別途実装されていても
よい。

0030

また、図1においては、複数の画素201がマトリクス状に配置(ストライプ配置)さ
れている例を示しているが、本発明はこの構成に限定されない。すなわち、画素201の
配置構成として、ストライプ配置だけでなく、デルタ配置ベイヤー配置等を採用するこ
とができる。

0031

また、画素部202における表示方式は、プログレッシブ方式インターレース方式
を用いることができる。また、カラー表示する際に画素で制御する色要素としては、RG
B(Rは赤、Gは緑、Bは青を表す)の三色に限定されない。例えば、RGBW(Wは白
を表す)、又はRGBに、イエローシアンマゼンタ等を一色以上追加したものがある
。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、本発
明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用す
ることもできる。

0032

また、図1において、第1の配線101及び第2の配線102Aの本数が、それぞれ画
素の行方向及び列方向の数に1対1で対応したものを示しているが、本発明はこの構成に
限定されない。例えば、隣り合う画素間で、第1の配線101または第2の配線102A
共有して画素201を駆動する構成としてもよい。

0033

図2(A)は、図1における画素201の構成の一例を示す等価回路図である。

0034

画素6400には、トランジスタ(以下、スイッチング用トランジスタと呼ぶことがあ
る)6401と、液晶素子6402と、容量素子6403が設けられている。液晶素子6
402は、一対の電極(画素電極及び対向電極)間にブルー相を示す液晶材料を挟んだ構
成を有する。

0035

トランジスタ6401は、ゲートが走査線6406に電気的に接続され、ソースまたは
ドレインの一方が信号線6405に電気的に接続され、ソースまたはドレインの他方が画
素電極に電気的に接続されている。ここで、本実施の形態においては、トランジスタ64
01として高純度の酸化物半導体層を有するトランジスタを用いている。このとき、トラ
ンジスタ6401はnチャネル型のトランジスタである。

0036

容量素子6403は、一対の電極間絶縁層誘電体として挟むことにより構成されて
いる。そして、容量素子6403の大きさは、画素部に配置される薄膜トランジスタのリ
ーク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。容量素子6
403の大きさは、トランジスタ6401のオフ電流等を考慮して設定すればよい。本実
施の形態では、トランジスタ6401として高純度の酸化物半導体層を有するトランジス
タを用いていることにより、各画素における液晶容量に対して1/3以下、好ましくは1
/5以下の容量の大きさを有する容量を設ければ充分である。

0037

なお、図2(A)においてはトランジスタ6401のソースまたはドレインの他方が容
量素子6403に電気的に接続される構成としているが、本発明はこの構成に限定されず
図2(B)に示すように容量素子6403を設けない構成とすることもできる。すなわ
ち、本発明においては、トランジスタ6401として高純度の酸化物半導体層を有するト
ランジスタを用いており、トランジスタ6401のオフ電流が充分に低減されているため
、液晶材料を一対の電極間に挟んで形成される液晶容量等でも電圧を保持できる期間を充
分に長く取ることができる。さらに、本実施の形態における表示装置は透過型または半透
過型であるため、容量素子6403を設けない構成とすることにより、開口率を向上させ
ることができる。

0038

次に、画素201におけるトランジスタ6401の平面図及び断面図の一例を図5に示
す。図5に示すトランジスタ420は、トランジスタ6401に対応するものであり、ボ
トムゲート型の構造である。また、チャネル領域となる酸化物半導体層403に対して下
側に配線(ゲート電極)401を有し、酸化物半導体層403を間に挟んで配線401と
反対側に、配線(ソース電極及びドレイン電極の一方)405a、及び配線(ソース電極
及びドレイン電極の他方)405bを有するため、逆スタガ型のトランジスタとも呼ばれ
る。

0039

第1の基板441上に設けられている配線401は、トランジスタ420のゲート電極
として機能する。そして、配線401は、走査線そのものであってもよいし、走査線その
ものではないが走査線に電気的に接続されている配線であってもよい。

0040

また、配線401を覆うようにゲート絶縁層402が設けられている。そして、ゲート
絶縁層402上には酸化物半導体層403が設けられている。そして、酸化物半導体層4
03上には、配線405a、及び配線405bが設けられている。配線405a、及び配
線405bは、酸化物半導体層403に電気的に接続されており、一方がソース電極とし
て機能し、他方がドレイン電極として機能する。なお、配線405aは、信号線そのもの
であってもよいし、信号線そのものではないが信号線に電気的に接続されている電極であ
ってもよい。

0041

また、トランジスタ420を覆うように絶縁膜413が設けられている。絶縁膜413
には開口部が形成されており、この開口部において第1の電極447と配線405bとが
電気的に接続されている。なお、図5(B)においては、絶縁膜413が第1の絶縁膜4
07、第2の絶縁膜409、第3の絶縁膜417の3層構造となっているが、この構成に
限定されるものではない。すなわち、絶縁膜413は、単層構造でもよいし、2層構造で
もよいし、3層以上の積層構造でもよい。

0042

次に、酸化物半導体層403について詳細に説明する。

0043

本実施の形態で用いる酸化物半導体層403は、酸化物半導体を用いたトランジスタの
電気特性に悪影響を与える不純物が極めて少ないレベルにまで低減されたものであって、
高純度化されたものである。電気特性に悪影響を与える不純物の代表例としては、水素が
挙げられる。水素は、酸化物半導体中キャリア供与体ドナー)となり得る不純物で
あり、酸化物半導体中に水素が多量に含まれていると、酸化物半導体がN型化されてしま
う。このように水素が多量に含まれた酸化物半導体を用いたトランジスタは、ノーマリ
オンとなってしまう。そして、トランジスタのオン・オフ比を十分にとることができない
。したがって、本明細書における「高純度の酸化物半導体」は、酸化物半導体における水
素が極力低減されているものであって、真性又は実質的に真性な半導体を指す。高純度の
酸化物半導体の一例としては、含有する水素濃度が少なくとも5×1019/cm3以下
であって、好ましくは5×1018/cm3以下、さらに好ましくは5×1017/cm
3以下、または1×1016/cm3未満である酸化物半導体である。そして、キャリア
濃度が、1×1014/cm3未満、好ましくは1×1012/cm3未満、さらに好ま
しくは1×1011/cm3未満、または6.0×1010/cm3未満である酸化物
導体膜をチャネル形成領域に用いてトランジスタを構成する。なお、酸化物半導体層中の
水素濃度測定は、二次イオン質量分析法(SIMS:Secondary Ion Ma
ss Spectroscopy)で行えばよい。

0044

また、酸化物半導体層のエネルギーギャップは、2eV以上、好ましくは2.5eV以
上、より好ましくは3eV以上である。

0045

このように、酸化物半導体層に含まれる水素を徹底的に除去することにより得られる高
純度の酸化物半導体層をトランジスタのチャネル形成領域に用いることで、オフ電流値
極めて小さいトランジスタを提供できる。

0046

ここで、オフ電流(リーク電流ともいう)とは、−5V〜−20Vの範囲において任意
ゲート電圧印加したときにトランジスタのソース−ドレイン間を流れる電流のことで
あり、本明細書に開示する酸化物半導体を用いたトランジスタは、チャネル幅(w)が1
μmあたりの電流値が100aA/μm以下、好ましくは10aA/μm以下、さらに好
ましくは1aA/μm以下である。

0047

次に、酸化物半導体を用いたトランジスタの電導機構について図21乃至図24を用い
て説明する。なお、以下の説明では、理解の容易のため理想的な状況を仮定しており、そ
のすべてが現実の様子を反映しているとは限らない。また、以下の説明はあくまでも一考
察に過ぎず、発明の有効性に影響を与えるものではないことを付記する。

0048

図21は、金属(Metal)の仕事関数(φM)と、酸化物半導体(OS)の電子
和力(χ)の関係を示すものである。金属のフェルミ準位をEFとし、酸化物半導体のフ
ルミ準位をEf、伝導帯下端エネルギーをEC、価電子帯上端のエネルギーをEV
真性フェルミ準位をEiとし、酸化物半導体のエネルギーバンドギャップをEgとする。
なお、酸化物半導体のエネルギーバンドギャップ(Eg)は3.0〜3.5eVである。

0049

図21において、従来のようなn型化した酸化物半導体の場合、フェルミ準位(Ef)
は、バンドギャップ(Eg)の中央に位置する真性フェルミ準位(Ei)から離れて、伝
導帯(EC)寄りに位置する。

0050

ここで、キャリア密度を低減し真性半導体に近づけることで、酸化物半導体のフェルミ
準位(Ef)は真性フェルミ準位(Ei)に近づく。本実施の形態の真性又は実質的に真
性な酸化物半導体とは、フェルミ準位(Ef)が真性フェルミ準位(Ei)に近接又は一
致するまで、キャリア密度が低減されている状態を指す。

0051

本実施の形態における真性又は実質的に真性な酸化物半導体は、以下の技術思想に基づ
いて得られるものである。

0052

まず、酸化物半導体をn型化する要因の一つとして、酸化物半導体中に水素を含むこと
が挙げられる。酸化物半導体において水素はドナーとなり、伝導帯の下0.1〜0.2e
Vに浅い準位を形成して、キャリア濃度を増加させる。

0053

また、n型化する他の要因の一つとして、酸化物半導体の主成分である酸素欠損(酸
素欠損)していることが挙げられる。酸素欠損は、酸化物半導体に深いドナー準位を形成
し、キャリア濃度を増加させる。

0054

半導体において、状態密度DOS:density of state)等の物性研
究は多くなされているが、これらの研究は、欠陥の準位そのものを十分に減らすという思
想を含まない。本実施の形態では、DOS増大の原因たり得る水や水素を酸化物半導体中
より除去することで、高純度化し、真性化した酸化物半導体を作製する。これは、DOS
そのものを十分に減らすという思想に基づくものである。

0055

すなわち本実施の形態では、n型化の要因である水素等の不純物を酸化物半導体から極
力除去すること、かつ、酸素欠損を除去することによって、酸化物半導体を高純度化する
ことを特徴している。そして、高純度化することで、真性又は実質的に真性の酸化物半導
体を得るものである。これにより、図21において、フェルミ準位(Ef)は真性フェル
ミ準位(Ei)と同程度とすることができる。

0056

具体的には、酸化物半導体の水素濃度を5×1019/cm3以下、望ましくは5×1
018/cm3以下、より望ましくは5×1017/cm3以下まで低減する。そして、
従来と比べて十分に小さいキャリア濃度の値(例えば、1×1012/cm3未満、望ま
しくは1.45×1010/cm3以下)とすることが好ましい。

0057

図22は、真性又は実質的に真性な酸化物半導体を用いて作製したトランジスタの一例
であり、逆スタガー型ボトムゲート構造の薄膜トランジスタを示している。ゲート電極
(GE)上にゲート絶縁膜GI)を介して酸化物半導体層(OS)が設けられ、その上
にソース電極(S)およびドレイン電極(D)が設けられている。

0058

ここで、酸化物半導体とソース及びドレインとの間にショットキー型障壁が形成され
ないことが好ましい。本実施の形態では、酸化物半導体の電子親和力(χ)と、ソース電
極及びドレイン電極となる金属の仕事関数(φM)とをほぼ等しくする。例えば、酸化物
半導体のバンドギャップ(Eg)が3.15eVである場合、電子親和力(χ)は4.3
eVであると言われており、仕事関数(φM)が4.3eV程度であるチタン(Ti)を
酸化物半導体に接触させた構造を有するソース電極及びドレイン電極を形成すればよい。

0059

図23に、図22のA−A’断面におけるエネルギーバンド図(模式図)を示す。図2
3(A)は、ソース(S)とドレイン(D)の間の電位差をゼロ(等電位、VDs=0V
)とした場合を示しており、図23(B)は、ソースに対しドレイン及びゲートの電位を
高くした場合(VDs>0、VGs>0)を示している。

0060

図23(B)において黒丸(●)は電子を示す。ゲートおよびドレイン(D)に正の電
位が与えられると、電子はバリア(h)をこえて酸化物半導体(OS)に注入され、ドレ
イン(D)に向かって流れる。バリア(h)の高さは、ゲート電圧とドレイン電圧に依存
して変化するが、正のドレイン電圧が印加される場合には、電圧印加のない図23(A)
のバリアの高さ、すなわち1/2Egより低くなる。このように、ゲートに正の電圧を印
加すると、図23(B)に示すようにポテンシャル障壁が低下し、トランジスタは電流が
流れるオン状態を示す。一方、ゲートに電圧を印加しない場合(Vg=0V)は、高いポ
テンシャル障壁(1/2Eg)のため、トランジスタは電流が流れないオフ状態を示す。

0061

図24に、図22のB−B’断面におけるエネルギーバンド図(模式図)を示す。

0062

図24(A)に示すように、ゲートに正の電位が与えられた場合、電子は、ゲート絶縁
膜(GI)と酸化物半導体(OS)との界面付近(酸化物半導体のエネルギー的に安定な
最低部)を移動する。

0063

一方、図24(B)に示すように、ゲートに負の電位(逆バイアス)が与えられた場合
少数キャリアであるホールは実質的にゼロであるため、ソース−ドレイン間の電流は限
りなくゼロに近い値となる。

0064

このように、真性又は実質的に真性な酸化物半導体を用いてトランジスタを形成するこ
とで、ゲートに負の電位が与えられた場合のソース−ドレイン間の電流(オフ電流)は測
限界である10−13A以下が実現可能となる。また、真性又は実質的に真性な酸化物
半導体を用いたトランジスタでは温度特性が良好であり、代表的には、−25℃から15
0℃までの温度範囲において、トランジスタの電流電圧特性において、オン電流オフ
流、電界効果移動度S値、及びしきい値電圧の変動がほとんどなく、温度による電流電
圧特性の劣化がほとんどない。

0065

なお、真性又は実質的に真性な酸化物半導体は、ゲート絶縁膜との界面特性顕在化す
る。そのため、ゲート絶縁膜と酸化物半導体との界面を良好にすることが好ましい。具体
的には、例えば、VHF帯マイクロ波帯電源周波数で生成される高密度プラズマを用
いたCVD法で作製される絶縁膜や、スパッタリング法で作製される絶縁膜などを用いる
ことが好ましい。

0066

次に、酸化物半導体を用いたトランジスタのホットキャリア劣化について説明する。

0067

ホットキャリア劣化とは、高速加速された電子がチャネル中のドレイン近傍でゲート
絶縁膜中に注入されて固定電荷となったり、ゲート絶縁膜界面にトラップ準位を形成する
ことにより、しきい電圧の変動やゲートリーク等のトランジスタ特性の劣化が生じること
であり、ホットキャリア劣化の要因としては、チャネルホットエレクトロン注入(CHE
注入)とドレインアバランシェホットキャリア注入(DAHC注入)がある。

0068

シリコンはバンドギャップが1.12eVと小さいため、アバランシェ降伏によって
崩的に電子が発生しやすく、ゲート絶縁膜への障壁を越えられるほど高速に加速される電
子数が増加する。一方、本実施の形態で示す酸化物半導体は、バンドギャップが3.15
eVと広いため、アバランシェ降伏が生じにくく、シリコンと比べてホットキャリア劣化
耐性が高い。

0069

なお、高耐圧材料の一つであるシリコンカーバイドバンドキャップと酸化物半導体の
バンドギャップは同等であるが、酸化物半導体の方が、移動度が2桁程小さいため、電子
が加速されにくい。また、ゲート絶縁膜である酸化膜との障壁が、シリコンカーバイド、
窒化ガリウム、シリコンよりも大きいため、酸化膜に注入される電子が極めて少ない。こ
の結果、真性又は実質的に真性な酸化物半導体を用いたトランジスタは、シリコンカーバ
イド、窒化ガリウム、またはシリコンを用いたトランジスタよりホットキャリア劣化が生
じにくく、ドレイン耐圧が高いといえる。また、チャネルとして機能する酸化物半導体と
、ソース電極及びドレイン電極との間に、意図的に低濃度不純物領域を形成する必要が無
いため、トランジスタ構造が極めて簡単になり、製造工程数を低減できる。

0070

以上のように、真性又は実質的に真性な酸化物半導体を用いたトランジスタはドレイン
耐圧が高く、具体的には100V以上、好ましくは500V、好ましくは1kV以上のド
レイン耐圧を有することが可能である。

0071

なお、このような真性又は実質的に真性な酸化物半導体を用いたトランジスタではオフ
電流が極めて小さいため、通常の大きさのトランジスタ素子測定方法では正確な値を測
定することが困難である。そこで、測定のための評価用素子TEGとも呼ぶ)を作製し
て測定する。以下、その測定によって得られたオフ電流について以下に説明する。

0072

TEGには、L/W=3μm/50μmのトランジスタを200個並列に接続して作製
されたL/W=3μm/10000μmのトランジスタを設けた。その初期特性図25
に示す。ここでは、Vgを−20V〜+5Vまでの範囲で示している。トランジスタの初
期特性を測定するため、基板温度を室温とし、ソース−ドレイン間電圧(以下、ドレイン
電圧またはVdという)を10Vとし、ソース−ゲート間電圧(以下、ゲート電圧または
Vgという)を−20V〜+20Vまで変化させたときのソース−ドレイン電流(以下、
ドレイン電流またはIdという)の変化特性、すなわちVg−Id特性を測定した。

0073

図25に示すように、チャネル幅Wが10000μmのトランジスタは、Vdが1V及
び10Vのいずれにおいても、ゲート電圧が−5Vから−20Vの範囲におけるドレイン
電流(オフ電流)は1×10−13[A]以下となっており、測定機半導体パラメータ
アナライザ、Agilent 4156C;Agilent社製)の分解能(100f
A)以下となっている。この値は、チャネル幅1μmに換算すると、オフ電流は1×10
−17A/μm(=10aA/μm)に相当する。

0074

図25に示すように、トランジスタのオフ電流を1×10−13[A]以下とすること
ができたのは、酸化物半導体層中における水素濃度が十分に低減されているためである。
すなわち、酸化物半導体層中の水素濃度は、5×1019atoms/cm3以下、好ま
しくは5×1018atoms/cm3以下、さらに好ましくは5×1017atoms
/cm3以下、または1×1016atoms/cm3未満である。なお、酸化物半導体
層中の水素濃度測定は、二次イオン質量分析法(SIMS:Secondary Ion
Mass Spectroscopy)で行えばよい。

0075

また、酸化物半導体層中のキャリア濃度は、1×1014/cm3未満、好ましくは1
×1012/cm3未満、さらに好ましくは1×1011/cm3未満、または6.0×
1010/cm3未満である。即ち、酸化物半導体層中のキャリア濃度は、限りなくゼロ
に近いものである。なお、キャリア濃度の測定方法の具体例としては、MOSキャパシタ
を作製し、前記MOSキャパシタのCV測定の結果(CV特性)を評価することによって
求める方法が挙げられる。

0076

以上のように、トランジスタのチャネル幅Wが1×104μmであり、チャネル長が3
μmの素子であっても、オフ電流が10−13A以下であり、サブスレッショルドスイン
グ値(S値)が0.1V/dec.以下(ゲート絶縁膜厚100nm)という優れた電気
特性が得られる。このように、酸化物半導体中の不純物が極力含まれないように高純度化
することにより、トランジスタの動作を良好なものとすることができる。そして、オフ状
態における電流値(オフ電流値)が極めて小さいトランジスタを図2のトランジスタ64
01として用いることにより、映像信号等の電気信号の保持時間を長くすることができる

0077

具体的には、上述の酸化物半導体層を具備するトランジスタは、チャネル幅1μmにお
けるオフ電流を1×10−17A以下とすることができる。一方、例えば低温ポリシリ
ンを具備するトランジスタでは、オフ電流が1×10−12A相当であると見積もって設
計等行うこととなっている。そのため、酸化物半導体を有するトランジスタでは、低温ポ
リシリコンを具備するトランジスタに比較して、保持容量が同等(0.1pF程度)であ
る際、電圧の保持期間を105倍程度に引き延ばすことができる。一例として、通常、低
ポリシリコンを用いたトランジスタを有する画素では表示を60フレーム/秒(1フレ
ームあたり16msec)で行っている。これは静止画であっても同じで、レートを低下
させる(書き込みの間隔を伸ばす)と、画素の電圧が低下して表示に支障をきたすためで
ある。一方、上述の酸化物半導体層を具備するトランジスタを用いた場合、オフ電流が小
さいため、1回の信号書き込みによる保持期間を105倍の1600秒程度とすることが
できる。そして、少ない画像信号の書き込み回数でも、表示部での静止画の表示を行うこ
とができる。保持期間を長くとれるため、特に静止画の表示を行う際に、信号の書き込み
を行う頻度を低減することができる。こうして、表示装置の低消費電力化を図ることがで
きる。

0078

また、アモルファスシリコンの場合、チャネル幅1μmあたりのオフ電流は、1×10
−13A以上である。したがって、保持容量が同等(0.1pF程度)である際、高純度
の酸化物半導体を用いたトランジスタの方がアモルファスシリコンを用いたトランジスタ
に比較して、電圧の保持期間を104倍以上に引き延ばすことができる。

0079

図4(A)では、書き込み期間と保持期間(1フレーム期間ともいう)の関係について
示している。図4(A)において、期間251、252が保持期間に相当し、期間261
、262が書き込み期間に相当する。図4(A)においては、保持期間毎に表示素子であ
る液晶素子に印加する電圧の極性(図中、プラス記号マイナス記号に図示)を反転する
ことで液晶素子に印加される電界が偏らず、液晶素子の劣化の程度を低減できる。また図
4(B)では、図4(A)の書き込み期間261、262において、複数回の極性の反転
した電圧の書き込みを行う関係を示している。図4(B)に示すように、書き込み期間2
61、262に複数回の極性の反転した電圧の書き込みを行うことによって、液晶素子の
劣化の程度をさらに低減することができる。なお書き込み期間261、262の最後に印
加する電圧の書き込みは、保持期間内に保持するための極性とするものである。

0080

前述の高純度の酸化物半導体層を具備するトランジスタは、保持期間(期間251、期
間252)を長く取ることができるため、特に静止画の表示を行う際に、信号の書き込み
を行う頻度を著しく低減することができる。このため、表示の切り替えが少ない静止画等
の表示では、画素への信号の書き込み回数を低減することができるため、低消費電力化を
図ることができる。

0081

なお、静止画表示において、保持期間中の液晶素子に印加されている電圧の保持率を考
慮して、適宜リフレッシュ動作してもよい。例えば、液晶素子の画素電極に信号を書き込
んだ直後における電圧の値(初期値)に対して所定のレベルまで電圧が下がったタイミン
グでリフレッシュ動作を行えばよい。所定のレベルとする電圧は、初期値に対してチラツ
キを感じない程度に設定することが好ましい。具体的には、初期値に対して10%低い状
態、好ましくは3%低い状態となる毎に、リフレッシュ動作(再度の書き込み)を行うの
が好ましい。

0082

また、静止画表示における保持期間において、対向電極(共通電極コモン電極ともい
う。)をフローティング状態とすることもできる。具体的には、対向電極にコモン電位
与える電源と対向電極との間にスイッチを設け、書き込み期間中はスイッチをオンにして
電源から対向電極にコモン電位を与えた後、残りの保持期間においてはスイッチをオフに
してフローティング状態とすればよい。

0083

なお図4(A)、(B)において、液晶素子に印加する電圧は、ドット反転駆動、ソー
スライン反転駆動ゲートライン反転駆動フレーム反転駆動等を用いて駆動するよう入
力する構成とすればよい。

0084

次に、ブルー相を示す液晶材料について説明する。

0085

ブルー相を示す液晶材料は、液晶及びカイラル剤を含む。液晶は、サーモトロピック
晶、低分子液晶、高分子液晶、強誘電性液晶反強誘電性液晶等を用いる。これらの液晶
材料は、条件により、コレステリック相コレステリックブルー相スメクチック相、ス
メクチックブルー相、キュービック相カイラルネマチック相等方相等を示す。カイラ
ル剤は、液晶を螺旋構造に配向させ、ブルー相を発現させるために用いる。例えば、5重
量%以上のカイラル剤を混合させた液晶材料を液晶層に用いればよい。また、カイラル剤
は、液晶に対する相溶性が良く、かつ捩れ力の強い材料を用いる。そして、R体、S体の
どちらか片方の材料が良く、R体とS体の割合が50:50のラセミ体は使用しないよう
にすることが好ましい。

0086

ブルー相であるコレステリックブルー相及びスメクチックブルー相は、螺旋ピッチが5
00nm以下とピッチの比較的短いコレステリック相またはスメクチック相を有する液晶
材料にみられる。液晶材料の配向は二重ねじれ構造を有する。

0087

ブルー相を示す液晶材料は、無電界のときは光学的に等方状態であり、電界が加えられ
ると液晶材料の複屈折誘起され、光に変調をかける。すなわち、ブルー相を示す液晶材
料を含む表示装置は、ノーマリーブラックモードとなる。なお、ブルー相を示す液晶材料
に電界を加える際は、基板面内に平行な成分が主である横方向に電界が加わるようにする
ことが好ましい。また、ブルー相を示す液晶材料を含む表示装置は、配向膜の形成が不要
であるため、低コストの表示装置を提供することができる。

0088

なお、ブルー相は狭い温度範囲でしか発現が難しいため、温度範囲を広く改善するため
光硬化樹脂及び光重合開始剤を液晶材料に添加し、高分子安定化処理を行うことが好ま
しい。高分子安定化処理は、液晶、カイラル剤、光硬化樹脂、及び光重合開始剤を含む液
晶材料に、光硬化樹脂、及び光重合開始剤が反応する波長の光を照射して行う。この高分
子安定化処理は、温度制御を行って等方相を示した状態で光照射して行ってもよいし、ブ
ルー相を発現した状態で光照射して行ってもよい。例えば、液晶層の温度を制御し、ブル
ー相を発現した状態で液晶層に光を照射することにより高分子安定化処理を行う。但し、
この方法に限定されず、ブルー相と等方相間の相転移温度から+10℃以内、好ましくは
+5℃以内の等方相を発現した状態で液晶層に光を照射することにより高分子安定化処理
を行ってもよい。ここで、ブルー相と等方相間の相転移温度とは、昇温時にブルー相から
等方相に転移する温度又は降温時に等方相からブルー相に相転移する温度をいう。

0089

高分子安定化処理の一例としては、液晶層を等方相まで加熱した後、徐々に降温させて
ブルー相にまで相転移させ、ブルー相が発現する温度を保持した状態で光を照射する方法
が挙げられる。また、液晶層を徐々に加熱して等方相に相転移させた後、ブルー相と等方
相間の相転移温度から+10℃以内、好ましくは+5℃以内状態(等方相を発現した状態
)で光を照射する方法を用いてもよい。また、液晶材料に含まれる光硬化樹脂として、紫
外線硬化樹脂UV硬化樹脂)を用いる場合、液晶層に紫外線を照射すする方法を用いて
もよい。なお、ブルー相を発現させなくとも、ブルー相と等方相間の相転移温度から+1
0℃以内、好ましくは+5℃以内状態(等方相を発現した状態)で光を照射して高分子安
定化処理を行えば、応答速度が1msec以下と短く、高速応答が可能である。

0090

また、ブルー相を示す液晶材料の固有抵抗(比抵抗ともいう。)は、できる限り高い方
が好ましい。この理由は、液晶材料の固有抵抗が低い場合、画素電極から液晶層を介して
対向電極側に電荷漏れ(リーク)が発生し、液晶層に印加される電圧値に影響が出てしま
うためである。したがって、本発明の一態様においては、ブルー相を示す液晶材料の固有
抵抗が1×109Ω・cm以上であり、好ましくは1×1011Ω・cm以上であり、さ
らに好ましくは1×1012Ω・cm以上とするとよい。なお、本明細書における固有抵
抗の値は、20℃で測定した値とする。

0091

本実施の形態においては、ブルー相を示す液晶材料を液晶層に用いた場合の長所である
液晶の高速応答性、視野角依存性がないといった長所を生かすとともに、ブルー相を示す
液晶材料特有の欠点を解消するために、画素のスイッチング素子として高純度の酸化物半
導体層を有するトランジスタを用いている。すわなち、ブルー相を示す液晶材料は、駆動
電圧が他の液晶駆動方式に比べて極めて高いため、スイッチング素子として用いるトラン
ジスタに高いドレイン耐圧が要求されるとともに、消費電力を抑制することが必要とされ
るが、本実施の形態においては、高いドレイン耐圧を有し、オフ電流が極めて低いという
優れた電気特性を有するトランジスタをスイッチング素子として用いているため、画像品
質及び信頼性に優れ、かつ消費電力の抑制された表示装置を提供することができる。

0092

(実施の形態2)
本実施の形態では、ブルー相を示す液晶材料を含む表示装置の一例について説明する。
特に、画素の構成の一例について説明する。

0093

ブルー相を示す液晶材料を含む表示装置は、基板面に概略平行(すなわち水平な方向)
な電界を生じさせて基板と平行な面内で液晶分子を動かすことにより、階調を制御する方
式(以下、「横電界方式」という。)を用いることができる。例えば、図5(A)、図5
(B)に示すような電極の構造を用いることにより、横電界方式の表示装置とすることが
できる。なお、図5(B)は、図5(A)の線X1−X2における断面図である。

0094

図5(A)に示すように、複数のソース配線(配線405aを含む)は互いに平行(図
中、上下方向に延伸)かつ互いに離間した状態で配置されている。また、複数のゲート配
線(配線401を含む)は、ソース配線に略直交する方向(図中、左右方向)に延伸し、
かつ互いに離間するように配置されている。容量配線408は、複数のゲート配線それぞ
れに隣接する位置に配置されており、ゲート配線に概略平行な方向、つまり、ソース配線
に概略直交する方向(図中、左右方向)に延伸している。ソース配線と、容量配線408
及びゲート配線とによって、略長方形の空間が囲まれているが、この空間に液晶表示装置
の第1の電極447、第2の電極448が液晶層444を介して配置されている。スイッ
チとしての機能を有するトランジスタ420は、図中、左上の角に配置されている。また
、第1の電極447及びトランジスタ420は、マトリクス状に複数配置されている。

0095

図5(B)に示すように、第1の基板441と第2の基板442との間には液晶層44
4が設けられている。第1の基板441及び第2の基板442は透光性を有する基板であ
り、外側(液晶層444と反対側)に偏光板443a、443bがそれぞれ設けられてい
る。また、第1の基板441と第2の基板442との平均間隔(以下、セルギャップと呼
ぶことがある。)は、例えば1μm以上10μm以下とすればよい。

0096

トランジスタ420は、第1の基板441上に設けられており、配線401、ゲート絶
縁層402、及び酸化物半導体層403を含む。本実施の形態においては、酸化物半導体
層403として高純度の酸化物半導体層を用いる。また、酸化物半導体層403は、ソー
ス電極又はドレイン電極として機能する配線405a、405bに電気的に接続されてい
る。なお、図5(B)に示すトランジスタ420は逆スタガ型のトランジスタであるが、
本発明はこの構成に限定されない。すなわち、トップゲート型のトランジスタを用いるこ
ともできる。

0097

また、第1の絶縁膜407は、トランジスタ420を覆うように設けられており、酸化
半導体層403に接している。そして、第2の絶縁膜409は第1の絶縁膜407上に
設けられており、第3の絶縁膜417は第2の絶縁膜409上に設けられている。このよ
うに図5(B)に示す表示装置においては、トランジスタを覆う絶縁膜を3層の積層構造
としているが、本発明はこの構成に限定されない。すなわち、トランジスタを覆う絶縁膜
を単層構造としてもよいし、2層の積層構造としてもよい。

0098

図5(B)においては、第3の絶縁膜417として有彩色の透光性樹脂を用いたもので
あり、第3の絶縁膜417が着色層カラーフィルタ)として機能する。カラーフィルタ
を第2の基板442(対向基板)側に設ける場合、第1の基板441(素子基板)におけ
る画素領域の正確な位置合わせが難しく、画質を損なうおそれがある。図5(B)におい
ては、第1の基板441側に第3の絶縁膜417をカラーフィルタとして形成しているた
め、画素領域とカラーフィルタとの正確な位置合わせが容易となる。

0099

有彩色の透光性樹脂は、着色された有彩色の光のみを透過する材料で形成すればよく、
具体的には感光性または非感光性有機樹脂を用いることができる。感光性の有機樹脂層
を用いる場合、レジストマスク数を削減することができるため、工程が簡略化できる。

0100

なお、有彩色とは、黒、灰、白などの無彩色を除く色であり、具体例としては、赤色、
緑色、青色などを用いることができる。また、シアン、マゼンダ、イエロー(黄)などを
用いてもよい。

0101

また、第3の絶縁膜417を着色層(カラーフィルタ)として機能させるため、含ませ
着色材料の濃度と光の透過率の関係を考慮して最適な膜厚を制御するとよい。なお、第
3の絶縁膜417を複数の薄膜で積層する場合、少なくとも一層が有彩色の透光性樹脂で
あれば、カラーフィルタとして機能させることができる。

0102

また、有彩色の色によって有彩色の透光性樹脂の膜厚が異なる場合や、遮光層を有する
場合、またはトランジスタに起因する凹凸を有する場合は、可視光領域の波長の光を透過
する(いわゆる無色透明)絶縁膜を第3の絶縁膜417の上に形成し、第3の絶縁膜41
7の表面を平坦化することが好ましい。第3の絶縁膜417の平坦性を高めることにより
、第1の電極447及び第2の電極448の被覆性もよく、かつ液晶層のギャップ(膜厚
)を均一にすることができるため、液晶表示装置の視認性をより向上させ、高画質化が可
能になる。

0103

また、より高コントラスト及び高精細な表示を行うために、第2の基板442に遮光層
を設けることが好ましい。このとき、遮光層は、液晶層444を介してトランジスタ42
0と重なる領域(少なくともトランジスタの半導体層と重なる領域)に形成するとよい。

0104

遮光層は、光を反射又は吸収し、遮光性を有する材料を用いて形成する。例えば、黒色
の有機樹脂を用いることができる。具体的には、感光性又は非感光性のポリイミド等の樹
脂に、顔料系の黒色樹脂カーボンブラックチタンブラック等を混合させて形成すれば
よい。また、遮光性の金属膜を用いることもできる。この場合、クロムモリブデン、ニ
ッケル、チタン、コバルト、銅、タングステン、又はアルミニウム等を用いればよい。

0105

また、第1の構造体449及び第2の構造体445は、第3の絶縁膜417の上に設け
られており、突起リブ)と呼ぶことができる。なお、第1の構造体449及び第2の構
造体445は、開口パターンを有し、屈曲部枝分かれした櫛歯状を含む形状である。

0106

構造体は、絶縁性材料有機絶縁材料無機絶縁材料)、または導電性材料導電性
脂等の有機導電材料や、金属等の無機導電材料)を用いて形成することができる。例えば
可視光硬化性紫外線硬化性、または熱硬化性樹脂を用いることができる。なお、構
造体として、可視光の光に対して透光性を有する材料を用いると開口率や白透過率を低下
させないために好ましい。具体的には、アクリル樹脂エポキシ樹脂アミン樹脂などを
用いればよい。また、構造体は、単層構造だけでなく、積層構造であってもよい。

0107

また、第1の構造体449及び第2の構造体445は、第1の基板441と第2の基板
442の主表面に垂直な方向に切断した断面が多角形状、三角形状、台形状、半円形状、
または半楕円形状であるとよい。そして、第1の構造体449及び第2の構造体445は
、表面の段差が少なく、曲面を有するような形状が好ましい。例えば、図5(B)に示す
ように、第1の構造体449及び第2の構造体445を、端部に曲率を有するテーパー形
状とすることにより、第1の構造体449及び第2の構造体445の表面(上面及び側面
)を覆うように形成される第1の電極447及び第2の電極448それぞれの被膜性を向
上させることができる。

0108

また、第1の構造体449及び第2の構造体445の高さは、少なくとも第1の基板4
41と第2の基板442との平均間隔(セルギャップ)よりも小さくなるようにすればよ
い。具体的には、0.1μm以上10μm未満とすればよいが、第1の構造体449及び
第2の構造体445の高さは高いほど液晶層444に横電界が効果的にかかり、駆動電圧
を低減できるので好ましい。また、第1の構造体449及び第2の構造体445の幅は、
0.5μm以上10μm以下とすればよい。第1の構造体449と第2の構造体445は
、1μm以上10μm以下の隙間を設けて配置するとよい。

0109

第1の構造体449及び第2の構造体445の形成方法は特に限定されず、材料に応じ
て、蒸着法、スパッタ法、CVD法などの乾式法、又はスピンコートディップスプレ
ー塗布、液滴吐出法インクジェット法)、ナノインプリント、各種印刷法スクリーン
印刷オフセット印刷)等などの湿式法を用い、必要に応じてエッチングドライエッチ
ング又はウエットエッチング)を行い、所望のパターンに加工すればよい。

0110

また、構造体は基板の液晶層側の面から液晶層中に突出する構造であればよい。したが
って、第3の絶縁膜417の表面の一部をエッチング加工して液晶層側の表面を凹凸形状
とすることにより、突起が設けられるようにしてもよい。この場合、第3の絶縁膜417
が第1の突起及び第2の突起を有する形状となり、第1の構造体449及び第2の構造体
445を形成するために別途成膜するプロセスを削減することができる。

0111

第1の電極447は、第1の構造体449を覆うように設けられており、トランジスタ
420に電気的に接続されている。そして、第1の電極447は画素電極として機能する
。また、第2の電極448は、第2の構造体445を覆うように設けられており、共通電
極として機能する。また、第1の電極447と液晶層444と容量配線408によって、
容量が形成されている。

0112

第1の電極447には、配線405a及びトランジスタ420を介して画像信号(アナ
ログビデオ信号)が入力される。また、第2の電極448はフローティング状態(電気的
孤立した状態)として動作させることも可能であるが、固定電位、好ましくはコモン
位(第1の電極447に入力される画像信号の中間電位)近傍の電位を第2の電極に与え
フリッカーの生じないレベルに設定しておくとよい。

0113

なお、図5においては、第1の電極447が配線405bを介してトランジスタ420
に電気的に接続されているが、本発明はこの構成に限定されない。例えば、第1の電極4
47がトランジスタ420の有する酸化物半導体層403と直接接続される構成としても
よい。

0114

また、第1の電極447と、第2の電極448の膜厚(高さ)は、少なくとも第1の基
板441と第2の基板442との平均間隔(セルギャップ)よりも小さくなるようにすれ
ばよい。具体的には、0.01μm以上3μm以下とすればよい。ここで、第1の基板4
41と第2の基板442との平均間隔(セルギャップ)をXμmとし、第1の構造体44
9及び第2の構造体445の高さをaμmとし、第1の電極447と、第2の電極448
の膜厚をbμmとした場合、X=a+bとなるように設定することが好ましい。この場合
、第1の電極447及び第2の電極448が第2の基板442に接する構成となる。すな
わち、第1の構造体449及び第2の構造体445が、画素部においてスペーサとして機
能する。したがって、通常、第1の基板441と第2の基板442との間隔を面内におい
て均一に保つために画素部に設けられる柱状スペーサまたは球状スペーサを別途設ける必
要がない。この結果、表示装置の工程数を削減することができる。なお、第1の電極44
7と、第2の電極448は、0.5μm以上8μm以下の隙間を設けて配置するとよい。

0115

また、第1の電極447と、第2の電極448とは重畳せず互い違いに設けられている
。また、第1の電極447、及び第2の電極448は平板状ではなく、様々な開口パター
ンを有し、屈曲部や枝分かれした櫛歯状を含む形状である。

0116

第1の電極447及び第2の電極448は、タングステンとインジウムを含む酸化物(
酸化タングステンを含むインジウム酸化物)、タングステンとインジウムと亜鉛を含む酸
化物(酸化タングステンを含むインジウム亜鉛酸化物)、チタンとインジウムを含む酸化
物(酸化チタンを含むインジウム酸化物)、チタンとインジウムと錫を含む酸化物(酸化
チタンを含むインジウム錫酸化物)、インジウムと錫を含む酸化物(インジウム錫酸化物
、ITOともいう。)、インジウムと亜鉛を含む酸化物(インジウム亜鉛酸化物)、ケイ
素とインジウムと錫を含む酸化物(酸化ケイ素を添加したインジウム錫酸化物)等の透光
性を有する導電性材料を用いて形成することができる。また、第2の電極448は、タン
グステン(W)、モリブデン(Mo)、ジルコニウム(Zr)、ハフニウム(Hf)、バ
ナジウム(V)、ニオブ(Nb)、タンタル(Ta)、クロム(Cr)、コバルト(Co
)、ニッケル(Ni)、チタン(Ti)、白金(Pt)、アルミニウム(Al)、銅(C
u)、銀(Ag)等の金属、又はその合金、若しくはその金属窒化物から一つ、又は複数
種を用いて形成することもできる。また、第2の電極448は、導電性高分子(導電性ポ
リマーともいう)を含む導電性組成物を用いて形成することもできる。

0117

なお、図5においては、説明を分かりやすくするために第1の電極447と第2の電極
448の模様を互いに違うもので表しており、互いに異なる材料で形成したものを示して
いるが、本発明はこの構成に限定されない。すなわち、第1の電極447と第2の電極4
48を同じ材料で形成することができる。特に、透光性を有する同一の導電性材料を用い
て第1の電極447及び第2の電極448を形成する場合、互いに異なる材料を用いて形
成する場合に比較して製造工程数を削減することができるので、好ましい。また、透光性
を有する導電性材料を用いて第1の電極447及び第2の電極448を形成する場合、開
口率の向上を図ることができるので、好ましい。また、第1の電極447及び第2の電極
448に加えて、配線405a、配線405bも透光性を有する導電性材料を用いて形成
することにより、更に開口率の向上を図ることができるので、より好ましい。

0118

また、図5に示す横電界方式の表示装置においては、第1の基板441側に設けられた
第2の電極448が共通電極として機能しているが、本発明はこの構成に限定されない。
例えば、第1の基板441側に設けられた第2の電極448(第1の共通電極)に加えて
、対向基板(第2の基板442)側に設けられた第3の電極(第2の共通電極)を共通電
極としてさらに有する構成とすることもできる。このとき、第1の基板側の第2の電極4
48と、第2の基板側の第3の電極は、液晶層444を間に挟んで互いに対向する(重な
る)ように配置されている。また、第2の電極448及び第3の電極は等電位となるよう
に設定することが好ましい。そして、第2の電極448及び第3の電極は、同じ材料から
形成されていることが好ましい。

0119

第2の基板側に第3の電極を設けることにより、第1の電極447と第3の電極との間
に液晶層444に対して斜め方向(第1の基板441の主表面に対して斜めの方向)の電
界を加えることができるため、より効率よく液晶分子を制御できる。このように、液晶層
444の膜厚方向も含め液晶層444全体における液晶分子を応答させることができ、白
透過率(白表示時の光の透過率)が向上する。その結果、白透過率と黒透過率黒表示
の光の透過率)との比であるコントラスト比を高くすることができる。

0120

以上に説明したように、本実施の形態においては、第1の構造体449を覆うように第
1の電極447が設けられ、第2の構造体445を覆うように第2の電極448が設けら
れていることにより、第1の電極447及び第2の電極448の形成面積を液晶層444
の膜厚方向に(3次元的に)拡大できる。このため、第1の電極447及び第2の電極4
48間に電圧を印加した際に、第1の電極447と、第2の電極448との間に電界を広
く(効果的に)形成することができる。そして、この結果、表示装置の駆動電圧を減少さ
せることが可能となり、消費電力を低減させることができる。また、トランジスタ420
は、高純度の酸化物半導体層を有していることにより、実施の形態1で説明したように静
止画等の表示をする際の消費電力を低減させることができる。

0121

(実施の形態3)
本実施の形態においては、実施の形態2で説明した横電界方式の表示装置とは別の一例
について説明する。

0122

実施の形態2で説明した図5に示す横電界方式の表示装置においては、第1の基板44
1側に設けられた第2の電極448が共通電極として機能しているが、本発明はこの構成
に限定されない。例えば、図6に示すように、第1の基板441側に設けられた第2の電
極448(第1の共通電極)に加えて、対向基板(第2の基板442)側に設けられた第
3の電極446(第2の共通電極)を共通電極としてさらに有する構成とすることもでき
る。このとき、第1の基板側の第2の電極448と、第2の基板側の第3の電極446は
、液晶層を間に挟んで互いに重畳するように配置されている。また、第2の電極448及
び第3の電極446は等電位となるように設定することが好ましい。

0123

第2の基板側に第3の電極446を設けることにより、第1の電極447と第3の電極
446との間に液晶層444に対して斜め方向(第1の基板441の主表面に対して斜め
の方向)の電界を加えることができるため、より効率よく液晶分子を制御できる。このよ
うに、液晶層444の膜厚方向も含め液晶層444全体における液晶分子を応答させるこ
とができ、白透過率が向上する。その結果、白透過率と黒透過率(黒表示時の光の透過率
)との比であるコントラスト比を高くすることができる。

0124

また、図6に示す表示装置は、第2の絶縁膜409の上に、第3の絶縁膜417と遮光
層414を有している。遮光層414は、トランジスタ420(少なくともトランジスタ
の半導体層を覆う領域)上に、第1の絶縁膜407、第2の絶縁膜409を介して形成さ
れており、半導体層に対する遮光層として機能する。一方、第3の絶縁膜417は、有彩
色の透光性樹脂層であり、第1の電極447、第2の電極448、及び第3の電極446
に重なる領域に形成され、カラーフィルタとして機能する。なお図6においては、第2の
電極層448の一部は、遮光層414上に形成され、その上に液晶層444が設けられて
いる。

0125

遮光層414を形成する材料としては、黒色の有機樹脂を用いることが好ましい。例え
ば、感光性又は非感光性のポリイミドなどの樹脂材料に、顔料系の黒色樹脂やカーボン
ラック、チタンブラック等を混合させて形成すればよい。遮光層414の形成方法は、材
料に応じて、スピンコート、ディップ、スプレー塗布、液滴吐出法(インクジェット法、
スクリーン印刷、オフセット印刷等)などの湿式法を用い、必要に応じてエッチング(ド
ライエチング又はウエットエッチング)を行い、所望のパターンに加工すればよい。

0126

遮光層414を設けることにより、遮光層414は、画素の開口率を低下させることな
くトランジスタ420の酸化物半導体層403への光の入射遮断することができ、トラ
ンジスタ420の電気特性の変動を防止し安定化する効果が得られる。また、遮光層41
4を設けることにより、隣り合う画素への光漏れを防止することもできるため、より高コ
トラスト及び高精細な表示を行うことが可能になる。

0127

なお、図6において付した符号のうち、実施の形態2の図5と同じ符号を付した構造物
については、図5と同様の材料や作製方法を適用することができるため、ここでは詳細な
説明を省略する。

0128

(実施の形態4)
本実施の形態においては、実施の形態2で説明した横電界方式の表示装置とは別の一例
について説明する。

0129

実施の形態2で説明した図5に示す横電界方式の表示装置においては、カラーフィルタ
として第3の絶縁膜417を用いていたが、本発明はこの構成に限定されない。例えば、
図7に示すように、第2の基板442と偏光板443bの間にカラーフィルタ450が設
けられた構成とすることもできる。このように、液晶層444を挟持する第1の基板44
1及び第2の基板442の外側に、カラーフィルタ450を設ける構成でもよい。カラー
フィルタ450を形成する材料は、実施の形態2で説明した有彩色の透光性樹脂を用いる
ことができる。

0130

図7においては、第3の絶縁膜417をカラーフィルタとして機能させる必要がないた
め、例えば第3の絶縁膜417を平坦化の機能を有する絶縁膜を用いて形成することが好
ましい。平坦化の機能を有する絶縁膜としては、ポリイミド、アクリルベンゾシクロ
テン、ポリアミドエポキシ等の、耐熱性を有する有機材料を用いることができる。また
上記有機材料の他に、低誘電率材料(low−k材料)、シロキサン系樹脂、PSG(リ
ガラス)、BPSG(リンボロンガラス)等を用いることができる。また、これらの材
料で形成される絶縁膜を複数積層させることで、第3の絶縁膜417を形成してもよい。

0131

また、実施の形態3で説明した図6と同様に、図7に示す表示装置は、第1の基板44
1側に設けられた第2の電極448(第1の共通電極)に加えて、対向基板(第2の基板
442)側に設けられた第3の電極446(第2の共通電極)を共通電極として有する。
このとき、第1の基板側の第2の電極448と、第2の基板側の第3の電極446は、液
晶層を間に挟んで互いに重畳するように配置されている。また、第2の電極448及び第
3の電極446は等電位となるように設定することが好ましい。

0132

第2の基板側に第3の電極446を設けることにより、第1の電極447と第3の電極
446との間に液晶層444に対して斜め方向(第1の基板441の主表面に対して斜め
の方向)の電界を加えることができるため、より効率よく液晶分子を制御できる。このよ
うに、液晶層444の膜厚方向も含め液晶層444全体における液晶分子を応答させるこ
とができ、白透過率が向上する。その結果、白透過率と黒透過率(黒表示時の光の透過率
)との比であるコントラスト比を高くすることができる。

0133

なお、図7において付した符号のうち、実施の形態2の図5と同じ符号を付した構造物
については、図5と同様の材料や作製方法を適用することができるため、ここでは詳細な
説明を省略する。

0134

(実施の形態5)
本実施の形態では、表示装置の消費電力を更に抑制する構成について説明する。具体的
には、表示装置の画素部における消費電力を抑制することに加え、表示装置の駆動回路部
における消費電力を抑制する構成について説明する。

0135

図8は、表示装置のブロック図の一例を示すものである。ただし、本発明は図8の構成
に限定されるものではない。

0136

図8に示す表示装置1000は、表示パネル1001、信号生成回路1002、記憶回
路1003、比較回路1004、選択回路1005、表示制御回路1006を有する。ま
た、表示パネル1001は、駆動回路部1007、画素部1008を有する。また、駆動
回路部1007は、ゲート線駆動回路1009A、信号線駆動回路1009Bを有する。
また、ゲート線駆動回路1009A、信号線駆動回路1009Bは、複数の画素を有する
画素部1008を駆動する機能を有する。

0137

画素部1008を構成するトランジスタには、実施の形態1で説明したものを用いる。
すなわち、スイッチング用トランジスタとして、高純度の酸化物半導体層を有するnチャ
ネル型のトランジスタを用いる。なお、駆動用トランジスタは、高純度の酸化物半導体層
を用いた構成としてもよいし、シリコン層を用いた構成としてもよいが、本実施の形態に
おいては、駆動用トランジスタにも高純度の酸化物半導体層を有するnチャネル型のトラ
ンジスタを適用する場合について説明する。

0138

本実施の形態においては、画素部1008を構成するトランジスタの一つであるスイッ
チング用トランジスタとして、高純度の酸化物半導体層を有するnチャネル型のトランジ
スタを用いることにより、画像信号等のデータの保持時間を長く取ることができる。この
ため、静止画等の表示を行う際に、信号の書き込みを行う頻度を低減できる。したがって
、表示装置の低消費電力化を図ることができる。

0139

さらに、本実施の形態においては、静止画表示を行う際に、画素部に含まれる全ての信
号線及び/または全ての走査線に供給される信号の出力を停止するように駆動回路部を動
作させることにより、画素部だけでなく駆動回路部の消費電力も抑制することができる。
すなわち、表示装置が静止画像を表示する期間の間に、前記画素部に含まれる全ての信号
線及び/または全ての走査線に供給される信号の出力が停止される期間を有する。本実施
の形態においては、駆動回路部の低消費電力化を実現するための一構成として、表示装置
1000が信号生成回路1002、記憶回路1003、比較回路1004、選択回路10
05、表示制御回路1006を有する。

0140

信号生成回路1002は、ゲート線駆動回路1009A、及び信号線駆動回路1009
Bを駆動するために必要な信号(制御信号)を生成する機能を有する。そして、信号生成
回路1002は、配線を介して制御信号を駆動回路部1007に出力するとともに、配線
を介して画像信号(ビデオ電圧、ビデオ信号、ビデオデータともいう)を記憶回路100
3に出力する機能を有する。換言すれば、信号生成回路1002は、駆動回路部1007
を駆動するための制御信号、及び画素部に供給する画像信号を生成し出力するための回路
である。

0141

具体的には、信号生成回路1002は、制御信号として、ゲート線駆動回路1009A
、及び信号線駆動回路1009Bに電源電圧である高電源電位Vdd、低電源電位Vss
を供給し、ゲート線駆動回路1009Aには、ゲート線駆動回路用のスタートパルスSP
、クロック信号CKを供給し、信号線駆動回路1009Bには、信号線駆動回路用のスタ
ートパルスSP、クロック信号CKを供給する。また信号生成回路1002は、動画像ま
たは静止画を表示するための画像信号Dataを記憶回路1003に出力する。

0142

なお、動画像は、複数のフレームに時分割した複数の画像を高速に切り替えることで人
間の目に動画像として認識される画像のことをいう。具体的には、1秒間に60回(60
フレーム)以上画像を切り替えることで、人間の目にはちらつきが少なく動画像と認識さ
れる、連続する画像信号のことである。一方静止画は、動画像と異なり、複数のフレーム
期間に時分割した複数の画像を高速に切り替えて動作させるものの、連続するフレーム期
間、例えばnフレーム目と、(n+1)フレーム目とで画像信号が変化しない画像信号の
ことをいう。

0143

なお、信号生成回路1002は、他にも画像信号、ラッチ信号等を生成する機能を有し
ていてもよい。また、信号生成回路1002は、ゲート線駆動回路1009A及び/また
は信号線駆動回路1009Bに対し、各駆動回路のパルス信号の出力を停止するためのリ
セット信号Res信号を出力する機能を有していてもよい。また、各信号は第1のクロ
ク信号、第2のクロック信号といったように複数の信号で構成される信号であってもよい

0144

なお、高電源電位Vddとは、基準電位より高い電位のことであり、低電源電位とは基
準電位以下の電位のことをいう。なお高電源電位及び低電源電位ともに、トランジスタが
動作できる程度の電位であることが望ましい。

0145

なお、電圧とは、ある電位と、基準の電位(例えばグラウンド電位)との電位差のこと
を示す場合が多い。よって、電圧、電位、電位差を、各々、電位、電圧、電圧差と言い換
えることが可能である。

0146

また、信号生成回路1002から記憶回路1003への画像信号の出力がアナログの信
号の場合には、A/Dコンバータ等を介してデジタルの信号に変換して、記憶回路100
3に出力する構成とすればよい。

0147

記憶回路1003は、複数のフレームに関する画像信号を記憶するための複数のフレー
ムメモリ1010を有する。なお、フレームメモリは、例えばDRAM(Dynamic
Random Access Memory)、SRAM(Static Rando
m Access Memory)等の記憶素子を用いて構成すればよい。

0148

なお、フレームメモリ1010は、フレーム期間毎に画像信号を記憶する構成であれば
よく、フレームメモリの数について特に限定されるものではない。またフレームメモリ1
010の画像信号は、比較回路1004及び選択回路1005により選択的に読み出され
るものである。

0149

比較回路1004は、記憶回路1003に記憶された連続するフレーム期間の画像信号
を選択的に読み出して、当該画像信号の比較を行い、差分を検出するための回路である。
当該比較回路1004での画像信号の比較により差分が検出された場合、当該差分が検出
された連続するフレーム期間では動画像であると判断される。一方、比較回路1004で
の画像信号の比較により差分が検出されなかった場合、当該差分が検出されなかった連続
するフレーム期間では静止画であると判断される。すなわち、比較回路1004での差分
の検出によって、連続するフレーム期間の画像信号が、動画像を表示するための画像信号
であるか、または静止画を表示するための画像信号であるか、の判断がなされるものであ
る。なお、当該比較により得られる差分の検出は、一定のレベルを超えたときに差分を検
出したと判断されるように設定してもよい。

0150

選択回路1005は、複数のスイッチ、例えばトランジスタで形成されるスイッチを設
け、動画像を表示するための画像信号が比較回路での差分の検出により判断された際に、
当該画像信号が記憶されたフレームメモリ1010より画像信号を選択して表示制御回路
1006に出力するための回路である。なお比較回路1004で比較したフレーム間の画
像信号の差分が検出されなければ、当該連続するフレーム間で表示される画像は静止画で
あり、この場合、当該連続するフレーム期間の後半のフレームの画像信号について表示制
御回路1006に出力しない構成とすればよい。

0151

表示制御回路1006は、画像信号、高電源電位Vdd、低電源電位Vss、スタート
パルスSP、クロック信号CK、及びリセット信号Resの制御信号に関して、駆動回路
部1007への供給または停止を切り替える為の回路である。具体的には、比較回路10
04により動画像と判断、すなわち連続フレーム期間の画像信号の差分が抽出された場合
には、画像信号が選択回路1005より表示制御回路1006に供給される。そして、表
制御回路1006を介して駆動回路部1007に画像信号が供給される。また、制御信
号が表示制御回路1006を介して駆動回路部1007に供給されることとなる。一方、
比較回路1004により静止画と判断、すなわち連続フレーム期間の画像信号の差分を抽
出しない場合には、連続するフレーム期間のうち、後者の画像信号が選択回路1005よ
り供給されないため、表示制御回路1006より駆動回路部1007に連続するフレーム
期間のうち、後者の画像信号が供給されない。また、制御信号の駆動回路部1007への
供給を表示制御回路1006が停止することとなる。

0152

なお、静止画と判断される場合において、静止画と判断される期間が短い場合には、制
御信号のうち、高電源電位Vdd、低電源電位Vssの停止を行わない構成としてもよい
。この場合、頻繁に高電源電位Vdd、低電源電位Vssの停止及び再開を行うことによ
る消費電力の増大を低減することができるため、好ましい。

0153

なお、画像信号及び制御信号の停止は、画素部1008の各画素で画像信号を保持でき
る期間にわたって行うことが望ましく、各画素での保持期間の後に再度画像信号を供給す
るよう、表示制御回路1006が先に供給した画像信号及び制御信号を再度供給するよう
にする構成とすればよい。

0154

なお、信号の供給とは、配線に所定の電位を供給することをいう。また、信号の停止と
は、配線への所定の電位の供給を停止し、所定の固定電位が供給される配線、例えば低電
源電位Vssが供給された配線に電気的に接続することをいう。または、信号の停止とは
、所定の電位が供給されている配線との電気的な接続を切断し、浮遊状態とすることをい
う。

0155

上述のように映像信号を比較して動画像か静止画かを判定し、クロック信号やスタート
パルス等の制御信号の駆動回路部への供給の再開または停止を選択的に行うことで、駆動
回路部1007における消費電力を抑制することができる。

0156

次に、駆動回路部1007のゲート線駆動回路1009A、信号線駆動回路1009B
を構成するシフトレジスタの構成について図9に一例を示す。

0157

図9(A)に示すシフトレジスタは、第1のパルス出力回路10_1乃至第Nのパルス
出力回路10_N(Nは3以上の自然数)を有している。図9(A)に示すシフトレジ
タの第1のパルス出力回路10_1乃至第Nのパルス出力回路10_Nには、第1の配線
11より第1のクロック信号CK1、第2の配線12より第2のクロック信号CK2、第
3の配線13より第3のクロック信号CK3、第4の配線14より第4のクロック信号C
K4が供給される。また第1のパルス出力回路10_1では、第5の配線15からのスタ
ートパルスSP1(第1のスタートパルス)が入力される。また2段目以降の第nのパル
ス出力回路10_n(nは、2以上N以下の自然数)では、一段前段のパルス出力回路か
らの信号(前段信号UT(n−1)という)が入力される。また第1のパルス出力回路
10_1では、2段後段の第3のパルス出力回路10_3からの信号、が入力される。同
様に、2段目以降の第nのパルス出力回路10_nでは、2段後段の第(n+2)のパル
ス出力回路10_(n+2)からの信号(後段信号OUT(n+2)という)が入力され
る。従って各段のパルス出力回路からは、後段及び/または二つ前段のパルス出力回路に
入力するための第1の出力信号(OUT(1)(SR)〜OUT(N)(SR))、別の
配線等に入力される第2の出力信号(OUT(1)〜OUT(N))が出力される。なお
図9(A)に示すように、シフトレジスタの最終段の2つの段には、後段信号OUT(
n+2)が入力されないため、一例としては、別途第7の配線17より第2のスタートパ
ルスSP2、第8の配線18より第3のスタートパルスSP3をそれぞれ入力する構成で
もよい。または別途、内部で生成された信号であってもよい。例えば、表示部へのパルス
出力に寄与しない第(N+1)のパルス出力回路10_(N+1)、第(N+2)のパル
ス出力回路10_(N+2)を設け(ダミー段ともいう)、当該ダミー段より第2のスタ
ートパルス(SP2)及び第3のスタートパルス(SP3)に相当する信号を生成する構
成としてもよい。

0158

第1のクロック信号(CK1)乃至第4のクロック信号(CK4)は、図10に示すよ
うに、一定の間隔でH信号とL信号を繰り返す信号である。また、第1のクロック信号(
CK1)乃至第4のクロック信号(CK4)は、順に1/4周期遅延している。本実施
の形態では、第1のクロック信号(CK1)乃至第4のクロック信号(CK4)を利用し
て、パルス出力回路の駆動の制御等を行う。なお、クロック信号CKは、入力される駆動
回路に応じて、GCK、SCKということもあるが、ここではCKとして説明を行う。

0159

第1のパルス出力回路10_1乃至第Nのパルス出力回路10_Nの各々は、第1の入
力端子21、第2の入力端子22、第3の入力端子23、第4の入力端子24、第5の入
力端子25、第1の出力端子26、第2の出力端子27を有している(図9(B)参照)

0160

第1の入力端子21、第2の入力端子22及び第3の入力端子23は、第1の配線11
〜第4の配線14のいずれかと電気的に接続されている。例えば、図9(A)、(B)に
おいて、第1のパルス出力回路10_1は、第1の入力端子21が第1の配線11と電気
的に接続され、第2の入力端子22が第2の配線12と電気的に接続され、第3の入力端
子23が第3の配線13と電気的に接続されている。また、第2のパルス出力回路10_
2は、第1の入力端子21が第2の配線12と電気的に接続され、第2の入力端子22が
第3の配線13と電気的に接続され、第3の入力端子23が第4の配線14と電気的に接
続されている。

0161

また図9(A)、(B)において、第1のパルス出力回路10_1は、第4の入力端子
24にスタートパルスが入力され、第5の入力端子25に後段信号OUT(3)が入力さ
れ、第1の出力端子26より第1の出力信号OUT(1)(SR)が出力され、第2の出
力端子27より第2の出力信号OUT(1)が出力されていることとなる。

0162

次に、パルス出力回路の具体的な回路構成の一例について、図9(C)で説明する。

0163

図9(C)において第1のトランジスタ31は、第1端子が電源線51に電気的に接続
され、第2端子が第9のトランジスタ39の第1端子に電気的に接続され、ゲートが第4
の入力端子24に電気的に接続されている。第2のトランジスタ32は、第1端子が電源
線52に電気的に接続され、第2端子が第9のトランジスタ39の第1端子に電気的に接
続され、ゲートが第4のトランジスタ34のゲートに電気的に接続されている。第3のト
ランジスタ33は、第1端子が第1の入力端子21に電気的に接続され、第2端子が第1
の出力端子26に電気的に接続されている。第4のトランジスタ34は、第1端子が電源
線52に電気的に接続され、第2端子が第1の出力端子26に電気的に接続されている。
第5のトランジスタ35は、第1端子が電源線52に電気的に接続され、第2端子が第2
のトランジスタ32のゲート及び第4のトランジスタ34のゲートに電気的に接続され、
ゲートが第4の入力端子24に電気的に接続されている。第6のトランジスタ36は、第
1端子が電源線51に電気的に接続され、第2端子が第2のトランジスタ32のゲート及
び第4のトランジスタ34のゲートに電気的に接続され、ゲートが第5の入力端子25に
電気的に接続されている。第7のトランジスタ37は、第1端子が電源線51に電気的に
接続され、第2端子が第8のトランジスタ38の第2端子に電気的に接続され、ゲートが
第3の入力端子23に電気的に接続されている。第8のトランジスタ38は、第1端子が
第2のトランジスタ32のゲート及び第4のトランジスタ34のゲートに電気的に接続さ
れ、ゲートが第2の入力端子22に電気的に接続されている。第9のトランジスタ39は
、第1端子が第1のトランジスタ31の第2端子及び第2のトランジスタ32の第2端子
に電気的に接続され、第2端子が第3のトランジスタ33のゲート及び第10のトランジ
スタ40のゲートに電気的に接続され、ゲートが電源線51に電気的に接続されている。
第10のトランジスタ40は、第1端子が第1の入力端子21に電気的に接続され、第2
端子が第2の出力端子27に電気的に接続され、ゲートが第9のトランジスタ39の第2
端子に電気的に接続されている。第11のトランジスタ41は、第1端子が電源線52に
電気的に接続され、第2端子が第2の出力端子27に電気的に接続され、ゲートが第2の
トランジスタ32のゲート及び第4のトランジスタ34のゲートに電気的に接続されてい
る。

0164

図9(C)において、第3のトランジスタ33のゲート、第10のトランジスタ40の
ゲート、及び第9のトランジスタ39の第2端子の接続箇所ノードNAとする。また、
第2のトランジスタ32のゲート、第4のトランジスタ34のゲート、第5のトランジス
タ35の第2端子、第6のトランジスタ36の第2端子、第8のトランジスタ38の第1
端子、及び第11のトランジスタ41のゲートの接続箇所をノードNBとする。

0165

図9(C)におけるパルス出力回路が第1のパルス出力回路10_1の場合、第1の入
力端子21には第1のクロック信号CK1が入力され、第2の入力端子22には第2のク
ロック信号CK2が入力され、第3の入力端子23には第3のクロック信号CK3が入力
され、第4の入力端子24にはスタートパルスSP1が入力され、第5の入力端子25に
は後段信号OUT(3)が入力され、第1の出力端子26からはOUT(1)(SR)が
出力され、第2の出力端子27からはOUT(1)が出力されることとなる。

0166

ここで、図9(C)に示したパルス出力回路を複数具備するシフトレジスタのタイミン
チャートについて図10に示す。なおシフトレジスタが走査線駆動回路である場合、図
10中の期間61は垂直帰線期間であり、期間62はゲート選択期間に相当する。

0167

図9で、一例として示した、nチャネル型のトランジスタを複数用いて作製した駆動回
路において、静止画及び動画像表示を行う際の、各配線の電位の供給または停止の手順に
ついて説明する。

0168

まず、駆動回路部1007の動作を停止する場合には、まず表示制御回路1006は、
スタートパルスSPを停止する。次いで、スタートパルスSPの停止後、パルス出力がシ
トレジスタの最終段まで達した後に、各クロック信号CKを停止する。次いで、電源電
圧の高電源電位Vdd、及び低電源電位Vssを停止する(図12(A)参照)。また駆
動回路部1007の動作を再開する場合には、まず表示制御回路1006は、電源電圧の
高電源電位Vdd、及び低電源電位Vssを駆動回路部1007に供給する。次いで、ク
ロック信号CKを供給し、次いでスタートパルスSPの供給を再開する(図12(B)参
照)。

0169

なお、図9の説明では、リセット信号Resを供給しない駆動回路の構成について示し
たが、リセット信号Resを供給する構成について図11に示し説明する。

0170

図11(A)に示すシフトレジスタは、第1のパルス出力回路10_1乃至第Nのパル
ス出力回路10_N(Nは3以上の自然数)を有している。図11(A)に示すシフトレ
ジスタの第1のパルス出力回路10_1乃至第Nのパルス出力回路10_Nには、第1の
配線11より第1のクロック信号CK1、第2の配線12より第2のクロック信号CK2
、第3の配線13より第3のクロック信号CK3、第4の配線14より第4のクロック
号CK4が供給される。また第1のパルス出力回路10_1では、第5の配線15からの
スタートパルスSP1(第1のスタートパルス)が入力される。また2段目以降の第nの
パルス出力回路10_n(nは、2以上N以下の自然数)では、一段前段のパルス出力回
路からの信号(前段信号OUT(n−1)という)が入力される。また第1のパルス出力
回路10_1では、2段後段の第3のパルス出力回路10_3からの信号が入力される。
同様に、2段目以降の第nのパルス出力回路10_nでは、2段後段の第(n+2)のパ
ルス出力回路10_(n+2)からの信号(後段信号OUT(n+2)という)が入力さ
れる。従って各段のパルス出力回路からは、後段及び/または二つ前段のパルス出力回路
に入力するための第1の出力信号(OUT(1)(SR)〜OUT(N)(SR))、別
の配線等に入力される第2の出力信号(OUT(1)〜OUT(N)(SR))が出力さ
れる。また各段のパルス出力回路には、第6の配線16よりリセット信号Resが供給さ
れる。

0171

なお、図11に示すパルス出力回路が図9で示したパルス出力回路と異なる点は、リセ
ット信号Resを供給する第6の配線16を有する点にあり、他の箇所に関する点は上記
図9の説明と同様である。

0172

第1のパルス出力回路10_1〜第Nのパルス出力回路10_Nの各々は、第1の入力
端子21、第2の入力端子22、第3の入力端子23、第4の入力端子24、第5の入力
端子25、第1の出力端子26、第2の出力端子27、第6の入力端子28を有している
図11(B)参照)。

0173

第1の入力端子21、第2の入力端子22及び第3の入力端子23は、第1の配線11
〜第4の配線14のいずれかと電気的に接続されている。例えば、図11(A)、(B)
において、第1のパルス出力回路10_1は、第1の入力端子21が第1の配線11と電
気的に接続され、第2の入力端子22が第2の配線12と電気的に接続され、第3の入力
端子23が第3の配線13と電気的に接続されている。また、第2のパルス出力回路10
_2は、第1の入力端子21が第2の配線12と電気的に接続され、第2の入力端子22
が第3の配線13と電気的に接続され、第3の入力端子23が第4の配線14と電気的に
接続されている。

0174

また、図11(A)、図11(B)において、第1のパルス出力回路10_1は、第4
の入力端子24にスタートパルスが入力され、第5の入力端子25に後段信号OUT(3
)が入力され、第1の出力端子26より第1の出力信号OUT(1)(SR)が出力され
、第2の出力端子27より第2の出力信号OUT(1)が出力され、第6の入力端子28
よりリセット信号Resが入力されていることとなる。

0175

次に、パルス出力回路の具体的な回路構成の一例について、図11(C)で説明する。

0176

図11(C)において第1のトランジスタ31は、第1端子が電源線51に電気的に接
続され、第2端子が第9のトランジスタ39の第1端子に電気的に接続され、ゲートが第
4の入力端子24に電気的に接続されている。第2のトランジスタ32は、第1端子が電
源線52に電気的に接続され、第2端子が第9のトランジスタ39の第1端子に電気的に
接続され、ゲートが第4のトランジスタ34のゲートに電気的に接続されている。第3の
トランジスタ33は、第1端子が第1の入力端子21に電気的に接続され、第2端子が第
1の出力端子26に電気的に接続されている。第4のトランジスタ34は、第1端子が電
源線52に電気的に接続され、第2端子が第1の出力端子26に電気的に接続されている
。第5のトランジスタ35は、第1端子が電源線52に電気的に接続され、第2端子が第
2のトランジスタ32のゲート及び第4のトランジスタ34のゲートに電気的に接続され
、ゲートが第4の入力端子24に電気的に接続されている。第6のトランジスタ36は、
第1端子が電源線51に電気的に接続され、第2端子が第2のトランジスタ32のゲート
及び第4のトランジスタ34のゲートに電気的に接続され、ゲートが第5の入力端子25
に電気的に接続されている。第7のトランジスタ37は、第1端子が電源線51に電気的
に接続され、第2端子が第8のトランジスタ38の第2端子に電気的に接続され、ゲート
が第3の入力端子23に電気的に接続されている。第8のトランジスタ38は、第1端子
が第2のトランジスタ32のゲート及び第4のトランジスタ34のゲートに電気的に接続
され、ゲートが第2の入力端子22に電気的に接続されている。第9のトランジスタ39
は、第1端子が第1のトランジスタ31の第2端子及び第2のトランジスタ32の第2端
子に電気的に接続され、第2端子が第3のトランジスタ33のゲート及び第10のトラン
ジスタ40のゲートに電気的に接続され、ゲートが電源線51に電気的に接続されている
。第10のトランジスタ40は、第1端子が第1の入力端子21に電気的に接続され、第
2端子が第2の出力端子27に電気的に接続され、ゲートが第9のトランジスタ39の第
2端子に電気的に接続されている。第11のトランジスタ41は、第1端子が電源線52
に電気的に接続され、第2端子が第2の出力端子27に電気的に接続され、ゲートが第2
のトランジスタ32のゲート及び第4のトランジスタ34のゲートに電気的に接続されて
いる。また第2のトランジスタ32のゲート、第4のトランジスタ34のゲート、第5の
トランジスタ35の第2端子、第6のトランジスタ36の第2端子、第8のトランジスタ
38の第1端子、及び第11のトランジスタ41のゲートは、リセット信号Resを供給
するための配線53に電気的に接続されている。なおリセット信号Resは、第2のトラ
ンジスタ32のゲート、第4のトランジスタ34のゲート、第5のトランジスタ35の第
2端子、第6のトランジスタ36の第2端子、第8のトランジスタ38の第1端子、及び
第11のトランジスタ41のゲートの電位に高電源電位レベルの信号を供給することによ
り、パルス出力回路からの出力を強制的に低電源電位レベルの信号に落とすための信号で
ある。

0177

図11(C)において、第3のトランジスタ33のゲート、第10のトランジスタ40
のゲート、及び第9のトランジスタ39の第2端子の接続箇所をノードNAとする。また
、第2のトランジスタ32のゲート、第4のトランジスタ34のゲート、第5のトランジ
スタ35の第2端子、第6のトランジスタ36の第2端子、第8のトランジスタ38の第
1端子、及び第11のトランジスタ41のゲートの接続箇所をノードNBとする。

0178

図11(C)におけるパルス出力回路が第1のパルス出力回路10_1の場合、第1の
入力端子21には第1のクロック信号CK1が入力され、第2の入力端子22には第2の
クロック信号CK2が入力され、第3の入力端子23には第3のクロック信号CK3が入
力され、第4の入力端子24にはスタートパルスSPが入力され、第5の入力端子25に
は後段信号OUT(3)が入力され、第1の出力端子26からはOUT(1)(SR)が
出力され、第2の出力端子27からはOUT(1)が出力され、第6の入力端子28には
リセット信号Resが入力される。

0179

なお、図11(C)に示したパルス出力回路を複数具備するシフトレジスタのタイミン
グチャートについては、図10に示すタイミングチャートと同様である。

0180

図11で、一例として示した、nチャネル型のトランジスタを複数用いて作製した駆動
回路において、静止画及び動画像表示をおこなう際の、各配線の電位の供給または停止の
手順について説明する。

0181

まず駆動回路部1007の動作を停止する場合には、まず表示制御回路1006は、ス
タートパルスSPを停止する。次いで、スタートパルスSPの停止後、パルス出力がシフ
トレジスタの最終段まで達した後に、各クロック信号CKを停止する。次いで、リセット
信号Resを供給する。次いで、電源電圧の高電源電位Vdd、及び低電源電位Vssを
停止する(図12(C)参照)。また駆動回路部1007の動作を再開する場合には、ま
ず表示制御回路1006は、電源電圧の高電源電位Vdd、及び低電源電位Vssを駆動
回路部1007に供給する。次いで、リセット信号Resを供給する。次いで、クロック
信号CKを供給し、次いでスタートパルスSPの供給を再開する(図12(D)参照)。

0182

図11で説明したように、図9の構成に加えてリセット信号を供給する構成とすること
により、静止画と動画像の切り替えの際の信号の遅延等による誤動作を低減することがで
きるため好適である。

0183

以上説明したように、高純度の酸化物半導体を用いたトランジスタを各画素に具備する
ことにより、保持容量で電圧を保持できる期間を従来に比較して長く取ることができ、静
止画等を表示する際の低消費電力化を図ることができる。さらに、静止画表示を行う際に
、画素部に含まれる全ての信号線及び/または全ての走査線に供給される信号の出力を停
止するように駆動回路部を動作させることにより、画素部だけでなく駆動回路部の消費
力も抑制することができる。

0184

(実施の形態6)
本実施の形態では、ブルー相を示す液晶材料を含む表示装置の一例について説明する。
特に、画素の構成の一例について説明する。

0185

まず、ブルー相を示す液晶材料の電圧に対する透過率特性について図26を用いながら
説明する。図26において、横軸印加電圧を表しており、画素電極と共通電極との電位
差に相当する。ここでは、共通電極をGND線接地線)に接続し、画素電極に電圧を印
加した。縦軸透過光強度を表し、光源の光が各試料を透過した後の光の強度を測定した
ものである。

0186

測定試料は、比較試料、試料1、試料2の3つとした。試料1、試料2は、ブルー相を
示す液晶材料を用いたものであり、比較試料は、従来のPVA方式の液晶を用いたもので
ある。試料1は、第1の構造体を覆うように設けられた画素電極と、第2の構造体を覆う
ように設けられた共通電極とを第1の基板に有する電極構造図5参照)である。また、
試料2は、第1の構造体を覆うように設けられた画素電極と、第2の構造体を覆うように
設けられた第1の共通電極とを第1の基板に有し、第1の共通電極と対向するように設け
られた第2の共通電極を第2の基板(対向基板)に有する電極構造(図6参照)である。
なお、第1の共通電極と第2の共通電極は、ともにGND線(接地線)に接続され、同電
位としている。

0187

図26の比較試料に示すように、従来のPVA方式の液晶はしきい値電圧を有し、原点
を通らない。一方、図26の試料1、2に示すように、ブルー相を示す液晶材料はしきい
値電圧を持たず、原点を通る。そして、下に凸となる領域を有する。したがって、ブルー
相を示す液晶材料の特性を生かし、下に凸となる領域の範囲内で階調表示を行うように表
示装置の動作設定をすることで、γ補正を自動的に行うことができる。例えば、図26
示す試料1、2の場合、0ボルトからXボルトの範囲内で表示装置を動作させるように設
定すればよい。ただし、輝度の極めて高い階調表示を行いたい場合は、Xボルト以上の電
圧を印加するように表示装置を動作させてもよい。下に凸となる領域の範囲内で階調表示
を行う場合、γ補正回路を表示装置に設ける必要がなくなり、低コストの表示装置を提供
することができる。ここで、表示装置にγ補正回路を設けない場合、画素に入力される信
号の階調信号は、各階調ごとに等間隔の電圧差を有することとなる。または、表示装置に
γ補正回路を設けない場合、デジタルアナログコンバータ(以下、DACという。)の出
力信号と、画素に入力される信号のビット数は同じである。

0188

例えば、図3に示すように、信号線駆動回路1241(ソースドライバ)に入力された
ビデオ信号をDAC1242に入力してアナログ信号に変換した後、このアナログ信号を
γ補正することなく画素部1243に出力する構成とすることができる。なお、図3にお
いては、信号線駆動回路1241の一部としてDAC1242を有する構成としているが
、本発明はこの構成に限定されない。また、ビデオ信号としてテレビ用のビデオ信号が信
号線駆動回路1241に入力される場合、テレビ用のビデオ信号を逆γ補正した後にDA
C1242に入力してアナログ信号に変換し、このアナログ信号をγ補正することなく画
素部1243に出力すればよい。

0189

また、γ補正回路を設けなくてもよいため、容量分割型のデジタルアナログコンバータ
(以下、C−DACという。)を用いることができる。γ補正回路を必要とする表示装置
の場合、DACとして抵抗分割型を用いる必要がある。抵抗分割型のデジタルアナログコ
ンバータ(以下、R−DACという。)は、直列に接続された異なる抵抗値を有する抵抗
素子を用いることにより、γ補正をおこなっている。この結果、R−DACは、抵抗素子
に電流が流れ続けてしまい、消費電力が高くなってしまう。また、多階調表示を行おうと
すると、多くの抵抗素子が必要となってしまい、DACのサイズが大きくなってしまう。
一方、C−DACは、電流が流れ続けることがないため、消費電力を抑制できる。また、
C−DACは多階調表示を行う場合、線形な電圧しか出力することが困難であるが、ブル
ー相を示す液晶材料は、液晶容量が電圧に対して線形で変化する。このため、ブルー相を
示す液晶材料を液晶層として用いた場合、C−DACを適用することができる。

0190

C−DACとしては、様々な回路構成を用いることができる。例えば、図27(A)に
示すような構成のC−DACを用いることができる。図27(A)に示すC−DACは、
ビットの回路であり、第1のスイッチ乃至第4のスイッチ1211〜1214と、第1
の容量素子乃至第3の容量素子1201〜1203と、アンプ1210を有する。そして
、第1の容量素子乃至第3の容量素子1201〜1203の容量の比率は、1:2:4と
する。なお、C−DACのビット数は3ビットに限定されるものではなく、ビット数に応
じてスイッチや容量素子の数を適宜変更すればよい。

0191

C−DACの動作は、下記の3つのステップを有する。まず第1のステップでは、第1
のスイッチ乃至第4のスイッチ1211〜1214を共通電位Vcom側に導通させ、全
容量(第1の容量素子乃至第3の容量素子1201〜1203)を放電させる。次に、第
2のステップでは、第4のスイッチ1214を非導通(オフ)にする。次に、第3のステ
ップでは、デジタル信号(ビデオ信号)によって、第1のスイッチ乃至第3のスイッチ1
211〜1213のうち所定のスイッチを第1の配線側に導通させる。なお、C−DAC
を1つ用いて画素に信号を出力する場合は、第1の配線には、正極信号のときは電位VH
が与えられ、負極信号のときは電位VLが与えられている。また、C−DACを2つ用い
て画素に信号を出力する場合は、一方のC−DACにおける第1の配線には電位VHが与
えられ、他方のC−DACにおける第1の配線には電位VLが与えられている。このよう
にして、C−DACに入力されたデジタル信号を、アナログ信号に変換して出力すること
ができる。例えば、3階調のアナログ信号を出力したい場合は、第1のスイッチ乃至第3
のスイッチ1211〜1213のうち、ステップ3において第2のスイッチ1212のみ
を第1の配線側に導通させればよい。また、1階調のアナログ信号を出力したい場合は、
ステップ3において第2のスイッチ乃至第4のスイッチ(1212〜1214)の全てを
共通電位Vcom側に導通させておけばよい。

0192

第1のスイッチ乃至第4のスイッチ1211〜1214としては、種々の素子を用いる
ことができるが、例えば線形領域で動作させるようにしたトランジスタを用いることがで
きる。例えば、図27(B)に示すように、第1のスイッチ1211を第1のトランジス
タ1221と第2のトランジスタ1222で構成し、第2のスイッチ1212を第3のト
ランジスタ1223と第4のトランジスタ1224で構成し、第3のスイッチ1213を
第5のトランジスタ1225と第6のトランジスタ1226で構成し、第4のスイッチ1
214を第7のトランジスタ1227で構成することができる。また、図27(B)にお
いては、アンプとしてオペアンプ1220を用いている。

0193

本実施の形態では、第1のトランジスタ乃至第7のトランジスタ1221〜1227と
して、実施の形態1で説明した高純度の酸化物半導体を有するトランジスタを用いる。こ
の場合、電荷漏れの非常に少ない容量素子を形成することができるため、第1の容量素子
乃至第3の容量素子1201〜1203のサイズを小さくすることができる。したがって
、所定の占有面積内にDACを形成する場合、従来に比べて階調数を増加させることが可
能となる。

0194

(実施の形態7)
本実施の形態では、実施の形態1で説明したトランジスタ6401の構造の一例、及び
その作製方法の一例について説明する。すなわち、高純度の酸化物半導体を用いたトラン
ジスタの構造の一例、及びその作製方法の一例について説明する。

0195

まず、図13(A)、図13(B)にトランジスタの平面及び断面構造の一例を示す。
図13(A)はトップゲート構造のトランジスタ410の平面図であり、図13(B)は
図13(A)の線C1−C2における断面図である。

0196

トランジスタ410は、基板400上に、絶縁層404、酸化物半導体層412、第1
の電極(ソース電極及びドレイン電極の一方)415a、第2の電極(ソース電極及びド
レイン電極の他方)415b、ゲート絶縁層402、及びゲート電極411を有し、第1
の電極415a、第2の電極415bにはそれぞれ配線層(第1の配線)414a、配線
層(第2の配線)414bが接して設けられ、電気的に接続されている。

0197

なお、図13(A)に示すトランジスタ410はシングルゲート構造のトランジスタを
示しているが、本発明はこの構成に限定されるものではなく、ゲート電極を複数有し、チ
ャネル形成領域を複数有するマルチゲート構造のトランジスタとしてもよい。

0198

次に、図14(A)乃至(E)を用いながら、トランジスタ410を作製する工程につ
いて説明する。

0199

まず、基板400上に下地膜となる絶縁層407を形成する。

0200

基板400として使用可能な基板に大きな制限はないが、少なくとも後の加熱処理に耐
えうる程度の耐熱性を有していることが必要となる。後の加熱処理の温度が高い場合には
歪み点が730℃以上のものを用いるとよい。基板400の具体例としては、ガラス基
板、結晶化ガラス基板セラミック基板石英基板サファイア基板プラスチック基板
等が挙げられる。また、ガラス基板の具体的な材料例としては、アルミノシリケートガラ
ス、アルミノホウケイ酸ガラスバリウムホウケイ酸ガラスが挙げられる。

0201

絶縁層407としては、酸化シリコン層酸化窒化シリコン層酸化アルミニウム層
または酸化窒化アルミニウム層などの酸化物絶縁層を用いると好ましい。絶縁層407の
形成方法としては、プラズマCVD法、スパッタリング法等を用いることができるが、絶
縁層407中に水素が多量に含まれないようにするためには、スパッタリング法で絶縁層
407を成膜することが好ましい。本実施の形態においては、絶縁層407としてスパ
タリング法により酸化シリコン層を形成する。具体的には、基板400を処理室へ搬送し
た後、水素及び水分が除去された高純度酸素を含むスパッタガスを導入し、シリコンまた
シリコン酸化物ターゲットを用いて、基板400上に絶縁層407として酸化シリコ
ン層を成膜する。なお、成膜時の基板400は室温でもよいし、加熱されていてもよい。

0202

成膜条件の具体例としては、ターゲットとして石英(好ましくは合成石英)を用い、基
板温度108℃、基板400とターゲット間の距離(T−S間距離)を60mm、圧力0
.4Pa、高周波電源1.5kW、酸素及びアルゴン酸素流量25sccm:アルゴン
流量25sccm=1:1)雰囲気下でRFスパッタリング法により酸化シリコン膜を成
膜する。膜厚は100nmとする。なお、ターゲットとして石英(好ましくは合成石英)
に代えてシリコンターゲットを用いることもできる。また、スパッタガスとして酸素及び
アルゴンの混合ガスに代えて酸素ガスを用いてもよい。ここで、絶縁層407を成膜する
際に用いるスパッタガスは、水素、水、水酸基又は水素化物などの不純物の濃度がppm
レベル、好ましくはppbレベルまで除去された高純度ガスを用いる。

0203

また、絶縁層407の成膜時において、処理室内の残留水分を除去しつつ絶縁層407
を成膜することにより、絶縁層407に水素、水酸基又は水分が含まれないようにするこ
とが好ましい。

0204

処理室内の残留水分を除去するためには、吸着型真空ポンプを用いればよい。例えば
クライオポンプイオンポンプ、チタンサブリメーションポンプを用いることできる。
また、排気手段としては、ターボポンプコールドトラップを加えることが好ましい。ク
ライポンプを用いて排気した処理室は、水素原子や、水(H2O)等の水素原子を含む
化合物等が排気されるため、当該処理室で成膜した絶縁層407は、水素原子が極力取り
込まれにくく好ましい。

0205

スパッタリング法にはスパッタ用電源に高周波電源を用いるRFスパッタリング法と、
DCスパッタリング法があり、さらにパルス的にバイアスを与えるパルスDCスパッタ
ング法もある。RFスパッタリング法は主に絶縁膜を成膜する場合に用いられ、DCスパ
ッタリング法は主に金属膜を成膜する場合に用いられる。

0206

また、材料の異なるターゲットを複数設置可能な多元スパッタ装置もある。多元スパッ
タ装置は、同一チャンバーで異なる材料膜積層成膜することも、同一チャンバーで複数
種類の材料を同時に放電させて成膜することもできる。

0207

また、チャンバー内部に磁石機構を備えたマグネトロンスパッタリング法を用いるスパ
ッタ装置や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるECR
スパッタリング法を用いるスパッタ装置を用いることができる。

0208

また、スパッタリング法を用いる成膜方法としては、成膜中ターゲット物質とスパッ
タガス成分とを化学反応させ、それらの化合物薄膜を形成するリアクティブスパッタリン
グ法や、成膜中に基板にも電圧をかけるバイアススパッタリング法もある。

0209

また、絶縁層407は単層構造に限定されず、積層構造でもよい。例えば、基板400
側から窒化シリコン層窒化酸化シリコン層、窒化アルミニウム層、又は窒化酸化アルミ
ニウムなどの窒化物絶縁層と、上記酸化物絶縁層との積層構造としてもよい。

0210

例えば、酸化シリコン層と基板との間に水素及び水分が除去された高純度窒素を含むス
パッタガスを導入し、シリコンターゲットを用いて窒化シリコン層を成膜する。この場合
においても、酸化シリコン層と同様に、処理室内の残留水分を除去しつつ窒化シリコン層
を成膜することが好ましい。また、窒化シリコン層を形成する場合も、成膜時に基板を加
熱してもよい。

0211

絶縁層407として窒化シリコン層と酸化シリコン層とを積層する場合、窒化シリコン
層と酸化シリコン層を同じ処理室において、共通のシリコンターゲットを用いて成膜する
ことができる。先に窒素を含むエッチングガスを導入して、処理室内に装着されたシリコ
ンターゲットを用いて窒化シリコン層を形成し、次にエッチングガスを酸素を含むエッチ
ングガスに切り替えて同じシリコンターゲットを用いて酸化シリコン層を成膜する。この
方法を用いる場合、窒化シリコン層と酸化シリコン層とを大気曝露せずに連続して形成
することができるため、窒化シリコン層表面に水素や水分などの不純物が吸着することを
防止できる。

0212

次に、絶縁層407上に酸化物半導体層をスパッタリング法により形成する。

0213

酸化物半導体層に水素、水酸基及び水分が極力含まれないようにするために、成膜の前
処理として、スパッタリング装置予備加熱室で絶縁層407が形成された基板400を
予備加熱し、基板400に吸着した水素、水分などの不純物を脱離し排気することが好ま
しい。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。また、この予備
加熱は、後に形成するゲート絶縁層402の成膜前の基板400に対して行うことが好ま
しい。また、後に形成する第1の電極415a及び第2の電極415bまで形成した基板
400に対しても同様に行うことが好ましい。ただし、これらの予備加熱の処理は省略し
てもよい。

0214

なお、酸化物半導体層をスパッタリング法により成膜する前に、アルゴンガスを導入し
てプラズマを発生させる逆スパッタを行い、絶縁層407の表面に付着しているゴミを除
去することも好ましい。逆スパッタとは、ターゲット側に電圧を印加せず、アルゴン雰囲
気下で基板側に高周波電源を用いて電圧を印加することによって基板近傍にプラズマを形
成し、表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素
等を用いてもよい。

0215

酸化物半導体層のターゲットとしては、酸化亜鉛を主成分とする金属酸化物のターゲッ
トを用いることができる。例えば、組成比として、In2O3:Ga2O3:ZnO=1
:1:1[mol%]、すなわち、In:Ga:Zn=1:1:0.5[atom%]の
ターゲットを用いることができる。また、In:Ga:Zn=1:1:1[atom%]
、又はIn:Ga:Zn=1:1:2[atom%]の組成比を有するターゲットを用い
ることもできる。また、SiO2を2重量%以上10重量%以下含むターゲットを用いる
こともできる。金属酸化物ターゲットの充填率は90%以上100%以下、好ましくは9
5%以上99.9%以下である。充填率の高い金属酸化物ターゲットを用いることにより
、成膜した酸化物半導体層を緻密な膜とすることができる。

0216

なお、酸化物半導体層の成膜の際は、希ガス(代表的にはアルゴン)雰囲気下、酸素雰
囲気下、または希ガス及び酸素混合雰囲気下とすればよい。ここで、酸化物半導体層を成
膜する際に用いるスパッタガスは、水素、水、水酸基又は水素化物などの不純物の濃度が
ppmレベル、好ましくはppbレベルまで除去された高純度ガスを用いる。

0217

酸化物半導体層は、減圧状態に保持された処理室内に基板を保持し、処理室内の残留水
分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、金属酸化物をターゲッ
トとして基板400上に成膜する。処理室内の残留水分を除去するためには、吸着型の真
空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブ
リメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプに
コールドトラップを加えたものであってもよい。クライオポンプを用いて排気した処理室
は、例えば、水素原子、水(H2O)など水素原子を含む化合物(より好ましくは炭素原
子を含む化合物も)等が排気されるため、当該処理室で成膜した酸化物半導体層に含まれ
る不純物の濃度を低減できる。また、酸化物半導体層成膜時に基板を室温状態のままとす
るか、または400℃未満の温度に加熱してもよい。

0218

酸化物半導体層の成膜条件の一例としては、基板温度室温、基板とターゲットの間との
距離を110mm、圧力0.4Pa、直流(DC)電源0.5kW、酸素及びアルゴン(
酸素流量15sccm:アルゴン流量30sccm)雰囲気下の条件が挙げられる。なお
パルス直流(DC)電源を用いると、ごみが軽減でき、膜厚分布も均一となるために好
ましい。酸化物半導体層の膜厚は、膜厚2nm以上200nm以下とすればよく、好まし
くは5nm以上30nm以下とする。なお、適用する酸化物半導体の材料により適切な厚
みは異なり、材料に応じて適宜厚みを選択すればよい。

0219

以上では、酸化物半導体として、三元系金属酸化物であるIn−Ga−Zn−O系酸化
物を用いる例を示したが、その他にも、四元系金属酸化物であるIn−Sn−Ga−Zn
−Oや、他の三元系金属酸化物であるIn−Sn−Zn−O、In−Al−Zn−O、S
n−Ga−Zn−O、Al−Ga−Zn−O、Sn−Al−Zn−Oや、二元系金属酸化
物であるIn−Zn−O、Sn−Zn−O、Al−Zn−O、Zn−Mg−O、Sn−M
g−O、In−Mg−Oや、In−O、Sn−O、Zn−Oなどの酸化物半導体層を用い
ることができる。また、上記酸化物半導体層はSiを含んでいてもよい。また、これらの
酸化物半導体層は、非晶質であってもよいし、結晶質であってもよい。または、非単結晶
であってもよいし、単結晶であってもよい。

0220

また、酸化物半導体層として、InMO3(ZnO)m(m>0)で表記される薄膜を
用いることもできる。ここで、Mは、Ga、Al、MnおよびCoから選ばれた一または
複数の金属元素である。例えば、Mとして、Ga、Ga及びAl、Ga及びMn、または
Ga及びCoが挙げられる。

0221

次に、酸化物半導体層を第1のフォトリソグラフィ工程により島状の酸化物半導体層4
12に加工する(図14(A)参照。)。なお、島状の酸化物半導体層412を形成する
ためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインク
ェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。

0222

なお、酸化物半導体層のエッチングは、ドライエッチングでもウェットエッチングでも
よく、両方を用いてもよい。

0223

ドライエッチングを行う場合、平行平板型RIE(Reactive Ion Etc
hing)法や、ICP(Inductively Coupled Plasma:誘
結合型プラズマ)エッチング法を用いることができる。所望の加工形状にエッチングで
きるように、エッチング条件コイル型の電極に印加される電力量、基板側の電極に印加
される電力量、基板側の電極温度等)を適宜調節する。

0224

ドライエッチングに用いるエッチングガスとしては、塩素を含むガス(塩素系ガス、例
えば塩素(Cl2)、塩化硼素(BCl3)、塩化珪素(SiCl4)、四塩化炭素(C
Cl4)など)が好ましいが、フッ素を含むガス(フッ素系ガス、例えば四弗化炭素(C
F4)、六弗化硫黄SF6)、三弗化窒素(NF3)、トリフルオロメタン(CHF3
)など)、臭化水素(HBr)、酸素(O2)、これらのガスにヘリウム(He)やアル
ゴン(Ar)などの希ガスを添加したガス等を用いることもできる。

0225

ウェットエッチングに用いるエッチング液としては、燐酸酢酸硝酸を混ぜた溶液
アンモニア過水(例えば、体積比で31重量%過酸化水素水:28重量%アンモニア水
水=5:2:2となるように混合した溶液)などを用いることができる。また、ITO0
7N(関東化学社製)を用いてもよい。エッチングの条件(エッチング液、エッチング時
間、温度等)については、酸化物半導体の材料に合わせて適宜調節すればよい。

0226

また、ウェットエッチングを行う場合、エッチング液はエッチングされた材料とともに
洗浄によって除去される。その除去された材料を含むエッチング液の廃液を精製し、含ま
れる材料を再利用してもよい。当該エッチング後の廃液から酸化物半導体層に含まれる材
料(例えば、インジウム等のレアメタル)を回収して再利用することにより、資源を有効
活用することができる。

0227

本実施の形態では、エッチング液として燐酸と酢酸と硝酸を混ぜた溶液を用いたウェ
トエッチング法により、酸化物半導体層を島状の酸化物半導体層412に加工する。

0228

次に、酸化物半導体層412に第1の加熱処理を行う。第1の加熱処理の温度は、40
0℃以上750℃以下、好ましくは400℃以上基板の歪み点未満とする。ここでは、加
熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下4
50℃において1時間の加熱処理を行った後、大気に触れることなく、酸化物半導体層へ
の水や水素の再混入を防ぐ。この第1の加熱処理によって酸化物半導体層412から水素
、水、及び水酸基等を除去することができる。

0229

なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または
熱輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、GRTA(Ga
s Rapid Thermal Anneal)装置、LRTA(Lamp Rapi
d Thermal Anneal)装置等のRTA(Rapid Thermal A
nneal)装置を用いることができる。LRTA装置は、ハロゲンランプメタルハラ
イドランプキセノンアークランプカーボンアークランプ高圧ナトリウムランプ、高
圧水銀ランプなどのランプから発する光(電磁波)の輻射により、被処理物を加熱する装
置である。GRTA装置は、高温のガスを用いて加熱処理を行う装置である。気体として
は、不活性ガス(代表的には、アルゴン等の希ガス)または窒素ガスを用いることができ
る。

0230

例えば、第1の加熱処理として、650℃〜700℃の高温に加熱した不活性ガス中に
基板を移動させて入れ、数分間加熱した後、基板を移動させて高温に加熱した不活性ガス
中から出すGRTAを行ってもよい。GRTAを用いることにより、短時間での高温加熱
処理が可能となる。

0231

第1の加熱処理の際の雰囲気には、水、水素などが含まれないようにすることが好まし
い。または、加熱処理装置の装置内に導入する窒素、ヘリウム、ネオン、アルゴン等のガ
スの純度を、6N(99.9999%)以上、好ましくは7N(99.99999%)以
上、(即ち不純物濃度を1ppm以下、好ましくは0.1ppm以下)とすることが好ま
しい。

0232

なお、第1の加熱処理の条件、または酸化物半導体層の材料によっては、第1の加熱処
理により島状の酸化物半導体層412が結晶化し、微結晶化または多結晶化する場合もあ
る。例えば、結晶化率が80%以上の微結晶の酸化物半導体層となる場合もある。ただし
、第1の加熱処理を行っても島状の酸化物半導体層412が結晶化せず、非晶質の酸化物
半導体層となる場合もある。また、非晶質の酸化物半導体層の中に微結晶部(粒径1nm
以上20nm以下(代表的には2nm以上4nm以下))が混在する酸化物半導体層とな
る場合もある。

0233

また、酸化物半導体層に対する第1の加熱処理は、島状の酸化物半導体層に加工する前
の酸化物半導体層に行ってもよい。この場合、第1の加熱処理後に、加熱処理装置から基
板を取り出し、フォトリソグラフィ工程を行う。

0234

第1の加熱処理においては、酸化物半導体層中から水素、水、及び水酸基等の不純物を
除去することを主な目的としているが、この加熱処理の際に酸化物半導体層中に酸素欠損
が生じてしまうおそれがある。このため、第1の加熱処理の後に、加酸化処理を行うこと
が好ましい。加酸化処理の具体例としては、第1の加熱処理の後、連続して酸素雰囲気
たは窒素及び酸素を含む雰囲気(窒素:酸素の体積比=4:1)での加熱処理を行う方法
が挙げられる。また、酸素雰囲気下でのプラズマ処理を行う方法を用いることもできる。

0235

酸化物半導体層に対する脱水化、脱水素化の効果を奏する加熱処理は、酸化物半導体層
成膜後、酸化物半導体層上にソース電極及びドレイン電極を積層させた後、ソース電極及
びドレイン電極上にゲート絶縁層を形成した後、のいずれで行っても良い。

0236

次に、絶縁層407及び酸化物半導体層412上に、導電膜を形成する。導電膜は、ス
パッタリング法や真空蒸着法により形成すればよい。導電膜の材料としては、Al、Cu
、Cr、Ta、Ti、Mo、W、Yなどの金属材料、該金属材料を成分とする合金材料
導電性を有する金属酸化物等が挙げられる。例えば、Si、Ti、Ta、W、Mo、Cr
、Nd、Sc、YなどAl膜に生ずるヒロックウィスカーの発生を防止する元素が添加
されたAl材料を用いてもよく、この場合、耐熱性を向上させることができる。また、導
電性を有する金属酸化物としては、酸化インジウム(In2O3)、酸化スズ(SnO2
)、酸化亜鉛(ZnO)、酸化インジウム酸化スズ合金(In2O3—SnO2、ITO
略記する)、酸化インジウム酸化亜鉛合金(In2O3—ZnO)または前記金属酸化
物材料にシリコン若しくは酸化シリコンを含ませたものを用いることができる。

0237

また、導電膜は、単層構造としてもよいし、2層以上の積層構造としてもよい。例えば
、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層した2
層構造、Ti膜上に重ねてアルミニウム膜を積層し、さらにその上にTi膜を積層した3
層構造が挙げられる。また、Al、Cuなどの金属層と、Cr、Ta、Ti、Mo、Wな
どの高融点金属層とが積層された構成としてもよい。

0238

次に、第2のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択
的にエッチングを行って第1の電極415a及び第2の電極415bを形成した後、レジ
ストマスクを除去する(図14(B)参照。)。第1の電極415aはソース電極及びド
レイン電極の一方として機能し、第2の電極415bはソース電極及びドレイン電極の他
方として機能する。ここで、第1の電極415a及び第2の電極415bの端部がテーパ
形状となるようにエッチングすると、上に積層するゲート絶縁層の被覆性が向上するため
好ましい。なお、第1の電極415a、第2の電極415bを形成するためのレジスト
スクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成す
るとフォトマスクを使用しないため、製造コストを低減できる。

0239

本実施の形態では第1の電極415a、第2の電極415bとしてスパッタリング法に
より膜厚150nmのチタン膜を形成する。

0240

また、導電膜のエッチングの際には、酸化物半導体層412が除去されてその下の絶縁
層407が露出しないようにそれぞれの材料及びエッチング条件を適宜調節する必要があ
る。そこで、本実施の形態では、酸化物半導体層412としてIn−Ga−Zn−O系の
酸化物半導体を用い、導電膜としてチタン膜を用い、エッチャントとしてアンモニア過水
アンモニア、水、過酸化水素水の混合液)を用いることにより、酸化物半導体層412
の一部がエッチングされないようにしているが、本発明はこの構成に限定されない。すな
わち、第2のフォトリソグラフィ工程により、酸化物半導体層412の一部をエッチング
し、溝部(凹部)を有する酸化物半導体層とすることもできる。

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ