図面 (/)

技術 半導体素子及びそれを用いた電気機器

出願人 出光興産株式会社
発明者 霍間勇輝関谷隆司笘井重和川嶋絵美上岡義弘
出願日 2020年10月21日 (1年1ヶ月経過) 出願番号 2020-176661
公開日 2021年1月28日 (9ヶ月経過) 公開番号 2021-010031
状態 未査定
技術分野 本体に特徴のある半導体装置 半導体の電極 ダイオード
主要キーワード 電力変換デバイス 熱間加圧 ジャンクショントランジスタ 基板距離 蓄電層 最大最小値 光CVD法 酸化物電極層
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2021年1月28日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (6)

課題

初期キャリア濃度制御を必要としない高耐圧かつ低抵抗半導体素子を提供する。

解決手段

離間する一対のオーミック電極20及びショットキー電極10と、前記オーミック電極20と前記ショットキー電極10に接する半導体層30を有し、下記式(I)(式中、nは前記半導体層のキャリア濃度(cm−3)、εは前記半導体層の誘電率(F/cm)、Veは前記オーミック電極と前記ショットキー電極の間の順方向実効電圧(V)、qは素電荷(C)、Lは前記オーミック電極と前記ショットキー電極の間の距離(cm)である。)を満たすことを特徴とする半導体素子1。

概要

背景

大電流低消費電力を実現するパワー半導体材料として、Siをはじめとして、SiC、GaN等の新材料が挙げられる。また、酸化ガリウムダイヤモンドも次世代材料として注目されている。一方で、これらは単結晶での利用を基本としているために、異種基板上での単結晶成長が困難であり、基板選定が制限される欠点を有する。

SiCに関しては、パワー半導体として好適な結晶構造は4H−SiCとされ、絶縁破壊電界として3MV/cm以上を実現している。しかしながら、格子不整合が大きいため、Si上に欠陥の少ない単結晶を歩留まりよくエピタキシャル成長させるのは困難である。3C−SiCであれば、Siウェハーに微細加工を施すか、Si(211)面を使用することでエピタキシャル成長できるが、バンドギャップが狭くなるため、絶縁破壊電界は1.2MV/cmに留まっている。また、GaNも4H−SiCと同様に絶縁破壊電界が3MV/cm以上であり、量産のためSi上に結晶成長する試みがなされている。しかし、Siと格子の不整合の点ではSiCほどではないものの、AlN等のバッファ層を介さないと結晶成長が困難であり、量産性に課題があった。

そこで、特許文献1のような多結晶又はアモルファス酸化物半導体を用いた異種基板との整合を図ったパワーデバイスへの展開が実施されている。一般に非特許文献1に記載されるように、ユニポーラのパワーデバイスでは、最低On抵抗を得るために下記式の関係が成立し、耐圧設計及び半導体材料種が決まると、最適なキャリア濃度が決定される。しかしながら、アモルファス又は多結晶半導体ではキャリア濃度の制御が困難であった。



(式中、εSは材料の誘電率、ECは最大絶縁破壊電界、qは素電荷、BVは設計値である耐圧、NDはキャリア濃度である。)

概要

初期キャリア濃度制御を必要としない高耐圧かつ低抵抗な半導体素子を提供する。離間する一対のオーミック電極20及びショットキー電極10と、前記オーミック電極20と前記ショットキー電極10に接する半導体層30を有し、下記式(I)(式中、nは前記半導体層のキャリア濃度(cm−3)、εは前記半導体層の誘電率(F/cm)、Veは前記オーミック電極と前記ショットキー電極の間の順方向実効電圧(V)、qは素電荷(C)、Lは前記オーミック電極と前記ショットキー電極の間の距離(cm)である。)を満たすことを特徴とする半導体素子1。

目的

本発明の目的は、初期キャリア濃度制御を必要としない高耐圧かつ低抵抗な半導体素子を提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

離間する一対のオーミック電極及びショットキー電極と、前記オーミック電極と前記ショットキー電極に接する半導体層を有し、下記式(I)を満たすことを特徴とする半導体素子。(式中、nは前記半導体層のキャリア濃度(cm−3)、εは前記半導体層の誘電率(F/cm)、Veは前記オーミック電極と前記ショットキー電極の間の順方向実効電圧(V)、qは素電荷(C)、Lは前記オーミック電極と前記ショットキー電極の間の距離(cm)である。)

請求項2

前記半導体層が、金属酸化物からなることを特徴とする請求項1に記載の半導体素子。

請求項3

前記金属酸化物が、In、Zn、Ga、Sn及びAlから選択される1以上の元素を含有することを特徴とする請求項2に記載の半導体素子。

請求項4

前記ショットキー電極が、Pd、Mo、Pt、Ir、Ru、W、Cr、Re、Te、Mn、Os、Fe、Rh、Co及びNiから選択される1以上の金属又はその酸化物を含むことを特徴とする請求項1〜3のいずれかに記載の半導体素子。

請求項5

前記オーミック電極が、Ti、Mo、Ag、In、Al、W、Co及びNiから選択される1以上の金属又はその化合物を含むことを特徴とする請求項1〜4のいずれかに記載の半導体素子。

請求項6

前記半導体層が、アモルファス又は多結晶を含むことを特徴とする請求項1〜5のいずれかに記載の半導体素子。

請求項7

前記半導体層の特性温度が、1500K以下であることを特徴する請求項1〜6のいずれかに記載の半導体素子。

請求項8

ショットキー電極面の外周部からオーミック電極面へ向かって垂線を引いたときに、前記オーミック電極面が前記垂線の内側にあることを特徴とする請求項1〜7のいずれかに記載の半導体素子。

請求項9

耐圧が0.5MV/cm以上であることを特徴とする請求項1〜8のいずれかに記載の半導体素子。

請求項10

前記半導体層が、前記オーミック電極と前記ショットキー電極の間に介在することを特徴とする請求項1〜9のいずれかに記載の半導体素子。

請求項11

さらに、導電性シリコン基板を有し、前記オーミック電極又は前記ショットキー電極が前記導電性シリコン基板に接することを特徴とする請求項10に記載の半導体素子。

請求項12

前記半導体層の一表面の上に、前記オーミック電極と前記ショットキー電極が間隔をあけて存在することを特徴とする請求項1〜9のいずれかに記載の半導体素子。

請求項13

請求項1〜12のいずれかに記載の半導体素子を用いたことを特徴とするショットキーバリアダイオード

請求項14

請求項1〜12のいずれかに記載の半導体素子を用いたことを特徴とするジャンクショントランジスタ

請求項15

請求項1〜12のいずれかに記載の半導体素子、請求項13に記載のショットキーバリアダイオード又は請求項14に記載のジャンクショントランジスタを用いたことを特徴とする電子回路

請求項16

請求項15に記載の電子回路を用いたことを特徴とする電気機器電子機器、車両、又は動力機関

技術分野

背景技術

0002

大電流低消費電力を実現するパワー半導体材料として、Siをはじめとして、SiC、GaN等の新材料が挙げられる。また、酸化ガリウムダイヤモンドも次世代材料として注目されている。一方で、これらは単結晶での利用を基本としているために、異種基板上での単結晶成長が困難であり、基板選定が制限される欠点を有する。

0003

SiCに関しては、パワー半導体として好適な結晶構造は4H−SiCとされ、絶縁破壊電界として3MV/cm以上を実現している。しかしながら、格子不整合が大きいため、Si上に欠陥の少ない単結晶を歩留まりよくエピタキシャル成長させるのは困難である。3C−SiCであれば、Siウェハーに微細加工を施すか、Si(211)面を使用することでエピタキシャル成長できるが、バンドギャップが狭くなるため、絶縁破壊電界は1.2MV/cmに留まっている。また、GaNも4H−SiCと同様に絶縁破壊電界が3MV/cm以上であり、量産のためSi上に結晶成長する試みがなされている。しかし、Siと格子の不整合の点ではSiCほどではないものの、AlN等のバッファ層を介さないと結晶成長が困難であり、量産性に課題があった。

0004

そこで、特許文献1のような多結晶又はアモルファス酸化物半導体を用いた異種基板との整合を図ったパワーデバイスへの展開が実施されている。一般に非特許文献1に記載されるように、ユニポーラのパワーデバイスでは、最低On抵抗を得るために下記式の関係が成立し、耐圧設計及び半導体材料種が決まると、最適なキャリア濃度が決定される。しかしながら、アモルファス又は多結晶半導体ではキャリア濃度の制御が困難であった。



(式中、εSは材料の誘電率、ECは最大絶縁破壊電界、qは素電荷、BVは設計値である耐圧、NDはキャリア濃度である。)

0005

WO2015/025499A1

先行技術

0006

”Fundamentals of Power Semiconductor Devices”,B.Jayant Baliga,Springer Science & Business Media,2010/04/02

発明が解決しようとする課題

0007

本発明の目的は、初期キャリア濃度制御を必要としない高耐圧かつ低抵抗な半導体素子を提供することである。

課題を解決するための手段

0008

本発明者らは、初期キャリアの濃度調整が困難であった課題に対し、鋭意研究の結果、半導体層電極が所定の関係式を満たせば、従来のユニポーラパワーデバイスに関する設計指針とは異なる動作原理により、キャリア濃度に依存しないで外因性キャリアを利用して、高耐圧かつ低抵抗な半導体素子が得られることを見い出し、本発明を完成させた。

0009

本発明によれば、以下の半導体素子等が提供される。
1.離間する一対のオーミック電極及びショットキー電極と、
前記オーミック電極と前記ショットキー電極に接する半導体層を有し、
下記式(I)を満たすことを特徴とする半導体素子。



(式中、nは前記半導体層のキャリア濃度(cm−3)、εは前記半導体層の誘電率(F/cm)、Veは前記オーミック電極と前記ショットキー電極の間の順方向実効電圧(V)、qは素電荷(C)、Lは前記オーミック電極と前記ショットキー電極の間の距離(cm)である。)
2.前記半導体層が、金属酸化物からなることを特徴とする1に記載の半導体素子。
3.前記金属酸化物が、In、Zn、Ga、Sn及びAlから選択される1以上の元素を含有することを特徴とする2に記載の半導体素子。
4.前記ショットキー電極が、Pd、Mo、Pt、Ir、Ru、W、Cr、Re、Te、Mn、Os、Fe、Rh、Co及びNiから選択される1以上の金属又はその酸化物を含むことを特徴とする1〜3のいずれかに記載の半導体素子。
5.前記オーミック電極が、Ti、Mo、Ag、In、Al、W、Co及びNiから選択される1以上の金属又はその化合物を含むことを特徴とする1〜4のいずれかに記載の半導体素子。
6.前記半導体層が、アモルファス又は多結晶を含むことを特徴とする1〜5のいずれかに記載の半導体素子。
7.前記半導体層の特性温度が、1500K以下であることを特徴する1〜6のいずれかに記載の半導体素子。
8.ショットキー電極面の外周部からオーミック電極面へ向かって垂線を引いたときに、前記オーミック電極面が前記垂線の内側にあることを特徴とする1〜7のいずれかに記載の半導体素子。
9.耐圧が0.5MV/cm以上であることを特徴とする1〜8のいずれかに記載の半導体素子。
10.前記半導体層が、前記オーミック電極と前記ショットキー電極の間に介在することを特徴とする1〜9のいずれかに記載の半導体素子。
11.さらに、導電性シリコン基板を有し、
前記オーミック電極又は前記ショットキー電極が前記導電性シリコン基板に接することを特徴とする10に記載の半導体素子。
12.前記半導体層の一表面の上に、前記オーミック電極と前記ショットキー電極が間隔をあけて存在することを特徴とする1〜9のいずれかに記載の半導体素子。
13.1〜12のいずれかに記載の半導体素子を用いたことを特徴とするショットキーバリアダイオード。
14.1〜12のいずれかに記載の半導体素子を用いたことを特徴とするジャンクショントランジスタ。
15.1〜12のいずれかに記載の半導体素子、13に記載のショットキーバリアダイオード又は14に記載のジャンクショントランジスタを用いたことを特徴とする電子回路。
16.15に記載の電子回路を用いたことを特徴とする電気機器、電子機器、車両、又は動力機関

発明の効果

0010

本発明によれば、初期キャリア濃度制御を必要としない高耐圧かつ低抵抗な半導体素子が提供できる。

図面の簡単な説明

0011

本発明の一実施形態である半導体素子の概略断面図である。
本発明の他の実施形態である半導体素子の概略断面図である。
本発明の他の実施形態である半導体素子の概略斜視図である。
本発明の他の実施形態である半導体素子の概略斜視図である。
図2の半導体素子の電極面を説明するための図である。

0012

本発明の半導体素子は、離間する一対のオーミック電極及びショットキー電極と、オーミック電極とショットキー電極に接する半導体層を有し、下記式(I)を満たす。



(式中、nは前記半導体層のキャリア濃度(cm−3)、εは前記半導体層の誘電率(F/cm)、Veは前記オーミック電極と前記ショットキー電極の間の順方向実効電圧(V)、qは素電荷(1.602×10−19C)、Lは前記オーミック電極と前記ショットキー電極の間の距離(cm)である。)
nの下限は0でもよいが、好ましくは1×1010以上である。

0013

より好ましくは以下の式(I−1)を満たし、さらに好ましくは以下の式(I−2)を満たす。

0014

上記式において、キャリア濃度は下記式を用いCVキャパシタンスボルテージ)測定により算出する(APPLIED PHYSICSLETERS,101,113505(2012)参照)。



A:ショットキー電極及びオーミック電極が重複する部分の面積(cm2)
C:測定されたキャパシタンス値(F)
εs:比誘電率(−)
ε0:真空の誘電率(8.854 × 10−14 F/cm)
Ndepl:キャリア濃度(cm−3)
Vbi:ビルトイン電圧(V)
k:ボルツマン定数(8.617×10−5 eV/K )
T:測定時のサンプル温度(K)
q:素電荷(1.602×10−19 C)
V:印加電圧(V)

0015

Lは実施例記載の方法で求めることができる。

0016

Veは、後述するように、0.1Vとできる。

0017

誘電率εに関しては、半導体種の組成及び結晶系が決まれば、文献値の比誘電率を利用して、比誘電率及び真空の誘電率の積から決定することができる。また、文献での報告例が少なかったり、報告例によってばらつきが大きい場合、実測することも可能である。実測する場合、CV測定膜厚依存性より、3点以上の膜厚(L)のキャパシタンス値を測定し、縦軸にC/A、横軸に1/Lをプロットするとその傾きが誘電率εとなることを利用して算出することが可能である。

0018

半導体素子が式(I)を満たすようになるためには、半導体層中のキャリア濃度を低減させる。具体的には、半導体中のドーパント濃度を低減する。例えば、酸化物半導体のように、半導体中に存在する水素原子又は酸素欠損ドーパントとして機能する半導体の場合、欠陥が少なく膜密度が高い膜を形成することがキャリア濃度低減に効果がある。

0019

図1は、本発明の一実施形態である半導体素子の概略断面図である。
この半導体素子1(縦型)は、ショットキー電極10、半導体層30、オーミック電極20をこの順に有する。さらに、ショットキー電極10の半導体層30側と反対側に、導電性基板40を有する。

0020

図2は、本発明の他の実施形態である半導体素子の概略断面図である。
この半導体素子2(縦型)は、ショットキー電極10、半導体層30、オーミック電極20をこの順に有する。さらに、オーミック電極20の半導体層30側と反対側に、導電性基板40を有する。また、オーミック電極20の両側には絶縁層20があり、オーミック電極20と両側の絶縁層20で、1層を形成している。図3の半導体素子3は、図2素子2と、オーミック電極20の幅が広いことだけが異なる。

0021

図4は、本発明の他の実施形態である半導体素子の概略断面図である。
この半導体素子4(横型)は、半導体層30の対向する第1及び第2の面の内、第1の面の上に、ショットキー電極10とオーミック電極20が間隔をあけて配置されている。さらに、半導体層30の、第2の面に、絶縁性基板60を有する。

0022

上記式(I)を満たす本発明の半導体素子では、半導体層の初期キャリア濃度が小さく、外因性キャリアが電気伝導の主因子として機能する。半導体層はトラップ密度が小さく、外因性キャリアの伝導を妨げない。
尚、特許文献1では、下記式の関係にあり、従来のユニポーラパワーデバイスのキャリア濃度設計指針に基いており、キャリア濃度の制御性に問題があった。



(式中、n、ε、Ve、q及びLは、式(I)と同じである。)

0023

本発明の半導体素子は、逆方向漏れ電流が小さく、順方向On抵抗が低く、大電流を取り出せる。また、導電性基板として、安価なシリコン基板金属基板を用いても、良好な整流特性発現する。さらに、酸化物半導体層を、スパッタ等の生産性に優れた方式で製膜しても、良好な整流特性を発現する。本発明の半導体素子は、特に縦型ショットキーバリアダイオード用途に優れている。

0024

<式(I)について>
一般的にキャリアが存在しない絶縁体において下記式(1)が成立する。
Jins=(9/8)με(V2/L3) (1)
Jins:電流密度(A/cm2)
μ:移動度(cm2/V・s)
ε:物質の誘電率(F/cm)
V:印加電圧(V)
L:電流が流れる領域の厚さ(cm)。

0025

一方で、キャリアが存在する導電体に関しては下記式(2)が成立する。
Johm=qnμ(V/L) (2)
Johm:電流密度(A/cm2)
q:素電荷(1.602×10−19C)
n:キャリア濃度(cm−3)
μ:移動度(cm2/V・s)
V:印加電圧(V)
L:電流が流れる領域の厚さ(cm)。

0026

Jins=Johmとなる条件においては、下記式(3)が成立する。



(式中、n、ε、V、q及びLは、式(1),(2)と同じである。)

0027

従って、下記式(4)が成立する場合、Jins>Johmとなり絶縁性伝導の寄与が大きいことを意味する。即ち、外因性キャリアが電気伝導の主因子として機能することを意味する。



(式中、n、ε、V、q及びLは、式(1),(2)と同じである。)

0028

ユニポーラで整流特性を示す、ショットキーバリアダイオード、接合型電界効果トランジスタJFET)、金属酸化膜半導体電界効果トランジスタMOSFET)においては、ドリフト領域が存在し、一般的には、ドリフト領域において上記式(2)の関係が成り立っている。この場合、印加電圧Vはドリフト層印加される電圧を意味する。上記式(I)においてVeを順方向実効電圧と定義するが、これは実際のデバイス構成を考えた場合、印加電圧Vに対して、バンドベンディングを解消するためのビルトイン電圧Vbi等の寄与を除いたドリフト層への実効的な電圧を意味する。

0029

ショットキーバリアダイオード、接合型電界効果トランジスタ(JFET)、金属酸化膜半導体電界効果トランジスタ(MOSFET)等のデバイスにおいて、半導体層の間に一対のオーミック電極及びショットキー電極を有し、上記式(I)が成り立っていれば、外因性キャリアが電気伝導の主因子として機能する。

0030

誘電率εは、半導体の比誘電率εrと真空の誘電率ε0(8.854×10−14(8.854E−14)[F/cm])の積である。εrは材料によって異なるパラメータであるが、好ましくは3〜20、より好ましくは5〜16、さらに好ましくは9〜13である。比誘電率が低すぎると、外因性キャリアの注入が少なくなり、高電流が得られない恐れがある。比誘電率が大きすぎると、寄生容量の増加や電流特性ヒステリシスが生じる恐れがある。

0031

順方向実効電圧Veに関しては、実際の順方向特性使用時のユニポーラデバイスへの印加電圧が通常0.5V〜1.5V程度であり、ビルトイン電圧Vbiが通常0.7〜1.3V程度あることを考慮すると、Veは0.1V程度とみなすことができる。素電荷の値は1.602×10−19C/個なので、εrを10と仮定すると、式(I)を鑑み、キャリア濃度nの上限値は、半導体層の一対のオーミック電極及びショットキー電極の間隔Lで決まり、表1のようになる。

0032

0033

Lは、好ましくは10nm<L<100000nm、より好ましくは20nm<L<10000nm、さらに好ましくは30nm<L<1000nm、最も好ましくは50nm<L<300nmである。電極間間隔Lが短かすぎると、耐圧の観点で問題が生じる恐れがあり、Lが大きすぎると電流値の低下又は縦型素子では半導体層の膜厚が増え成膜に時間がかかる恐れがある。

0034

Lとnは、好ましくは下記式(I−a)、より好ましくは下記式(I−b)、さらに好ましくは下記式(I−c)、特に好ましくは下記式(I−d)に示す関係を満たす。



(式中、n、ε、Ve、q及びLは、式(I)と同じである。)

0035

nが低すぎると、半導体層内部に存在するトラップが影響し拡散電流の寄与が大きくなり、電流特性が劣化する恐れがある。一方、nが式(I)のεVe/qL2以上になると、ドリフト電流の寄与が大きくなり、従来の動作特性に近づき本発明の効果が発生しにくい。

0036

<半導体素子の耐圧>
本発明の半導体素子は、半導体層の間に一対のオーミック電極及びショットキー電極を有する。従来のパワーデバイスと比較して、設計キャリア濃度が低くなったため、耐圧VBDの設計が、VBD〜EcL/2であったのに対し、VBD〜EcLとなり、同一L対比にて2倍程度の耐圧向上が期待できる。ここで、Ecは最大絶縁破壊電界であり、Lは電極間長である。

0037

また、従来のパワーデバイスでは、初期キャリア濃度が高いために、逆バイアスを印加したときのリーク電流が大きく、ショットキー電極面の外周部(側面)からオーミック電極面へ向かって垂線を引いたときに、オーミック電極面がショットキー面からの垂線に内包されるような素子構成を取ることが困難であった。本発明では、半導体層中の初期キャリア濃度が低く、順方向電圧印加時には外因性キャリアが、ショットキー電極面の外周部からオーミック面へ向かって垂線を引いたときに、オーミック電極面がショットキー面からの垂線へ内包される範囲内のみ注入される。一方で、逆バイアス印加時には半導体層の全体に渡ってキャリアが存在しないため、回り込みによるリーク電流の影響が少ない。
図5は、図2の半導体素子の電極面を説明するための図である。図5において、ショットキー電極面の外周部は符号12で示す部分であり、オーミック電極面は符号22で示す部分である。ショットキー電極面の外周部12からオーミック電極面22へ向かって引いた垂線は符号Aで示す。

0038

縦型のパワーデバイスでは、半導体層下部がオーミック電極となっていることが一般的であるが、オーミック電極がショットキー電極からの垂線の内側にあるとき、半導体層下部に容易にショットキー電極を用いることが可能となる。また、通常のパワーデバイスではガードリング等の電界緩和構造を用い逆方向リーク電流の低減を図っていることが知られているが、この様な構成によりプロセスデメリットとなっていたこれらの電界緩和構造を省略もしくは削減することが可能である。

0039

外因性キャリアが支配的なユニポーラなパワーデバイスでは、前述のように耐圧はVBD〜EcLとなるため、電極間長Lと耐圧VBDの測定結果より絶縁破壊電界を容易に決定できる。ここでLあたりの耐圧が絶縁破壊電界に相当する。膜厚あたりの耐圧が高いと、同一耐圧素子を設計する上でLを小さくできるので外因性キャリアの注入が増加し、より低抵抗な素子を提供することができる。Lあたりの耐圧に関して、好ましくは0.5MV/cm以上、より好ましくは0.8MV/cm以上、さらに好ましくは1.0MV/cm以上、特に好ましくは3.0MV/cm以上である。Lあたりの耐圧は、ブレークダウン電圧(V)を測定し、Lの長さで割り返すことによって求めることができる。例えば、ショットキーバリアダイオードの場合、逆方向電圧掃引した場合に、1×10−3Aの電流値に到達した最初の電圧値をブレークダウン電圧と定義する。

0040

また、Lあたりの耐圧は半導体層の材料選択によって調整できる。本発明において、半導体層の材料が、バンドギャップ1eV以上かつアモルファス又は多結晶を含む半導体層のとき、0.5MV/cm以上となり得る。バンドギャップ2eV以上の材料のとき1.0MV/cm以上となり、バンドギャップ2eV以上かつアモルファス又は多結晶を含む半導体層のとき、3.0MV/cm以上となり得る。

0041

<特性温度>
特性温度はアモルファスや多結晶体特有伝導帯下端の裾準位の特徴を表すパラメータであり、伝導帯下端に裾準位を有す外因性キャリアが支配的な半導体に関しては、下記式(5)の特性に従う。



J:電流密度(A/cm2)
u:移動度(cm2/V・s)
Nc:半導体の有効状態密度(cm−3)
Nt:伝導帯下端部における裾準位密度(cm−3)
ε:物質の誘電率(F/cm)
V:印加電圧(V)
L:電流が流れる領域の厚さ(cm)
e:素電荷(1.602×10−19 C)
l:Tc/T
Tc:特性温度(K)
T:実温度(K)

0042

特性温度Tcは、Tc>Tとなるパラメータであり、裾準位数が多く、トラップによって注入された外因性キャリアの伝導が妨げられる場合、大きな値となる。電流−電圧測定を実施し、Log(J)−Log(V)のグラフの傾きがl+1であることが式(5)より分かるので、傾きよりlを求め、Tcを算出する。ただし、ある連続した範囲の印加電圧に対してTcの値が一定であることが、半導体層が裾準位を有する指標となる。Tc<1500Kであることが好ましく、より好ましくはTc<900K,さらに好ましくはTc<600Kである。Tcの値が大きいと裾準位にトラップされる外因性キャリア数が増え、デバイス特性高抵抗化する恐れがある。

0043

特性温度は電流−電圧測定を実施し、Log(J)−Log(V)のグラフの傾きより求めることができる。特性温度はアモルファス又は多結晶半導体において原子構造短距離秩序性を向上することで低減することができる。例えば、アモルファス金属酸化物半導体の場合、密度の低い膜では短距離秩序性が低く、特性温度が高くなる傾向にある。スパッタリングによって成膜されたアモルファス金属酸化物半導体において密度と成膜条件には関係性が認められる。ターゲット基板距離が近い程、スパッタリング圧力が低い程、成膜時の基板温度が高い程もしくは成膜後のアニール温度が高い程、又はスパッタリング成膜時のターゲットへの印加電圧が高い程、高密度な膜が形成し易い。またスパッタリング成膜時にスパッタリングガスとしてH2又はH2Oを0.1〜10体積%添加すると高密度な膜が得られ易い。アモルファス又は多結晶半導体層がIn、Zn、Ga及びSnから選択される1以上の元素を含有する金属酸化物半導体であると、対象性の高いs軌道を利用できるため、周期ポテンシャル乱れの影響を受けにくく、特性温度が高くなり易い。

0044

<ドリフト層の積層化(縦型の素子限定)>
下記式(6)となるキャリア濃度nLの低い半導体層(L1,L2,・・・Ln)(nL及びLnはショットキー電極からオーミック電極に向かって数えたときにn番目に位置するキャリア濃度の低い層のキャリア濃度及び膜厚を表す)とキャリア濃度nhが高い半導体層(d1,d2,・・・dn−1)(nh及びdnはショットキー電極からオーミック電極に向かい数えたときにn番目に位置するキャリア濃度の高い層のキャリア濃度及び膜厚を表す)でドリフト層に繰り返し構造を有する半導体素子(縦型)を得ることができる。



(式中、nLはショットキー電極からオーミック電極に向かって数えたときにn番目に位置するキャリア濃度の低い層のキャリア濃度を表し、εはn番目のキャリア濃度の低い半導体層の誘電率を表し、Veはn番目のキャリア濃度の低い半導体層に印加される実効電圧(Ve=0.1Vとしてよい)を表し、qは素電荷を表し、Lnはn番目のキャリア濃度の低い半導体層の膜厚を表す。)

0045

単層ドリフト構成よりも、積層化することで耐圧の向上及び抵抗値の減少が期待できる。この場合、Lnは、好ましくは10nm<Ln<1000nm、より好ましくは20nm<Ln<300nm、さらに好ましくは30nm<Ln<200nm、特に好ましくは30nm<Ln<100nmである。Lnが短かすぎるとばらつきが大きくなり、Lnが長すぎると抵抗値が高くなる恐れがある。また、dnは、好ましくは3nm<dn<30nm、より好ましくは5nm<dn<10nmである。dnが長すぎると、逆バイアス印加時に空乏層がショットキー電極からオーミック電極までの全域に広がらず耐圧の観点で問題が生じる恐れがある。dnが短すぎると、LnとLn+1の間仕切り層としての役割を果たさず積層構成として機能しない恐れがある。nhは、好ましくは下記式(6−a)、より好ましくは下記式(6−b)、さらに好ましくは下記式(6−c)である。



(式中、εはn番目のキャリア濃度の高い半導体層の誘電率を表し、Veはn番目のキャリア濃度の高い半導体層に印加される実効電圧(Ve=0.1Vとしてよい)を表し、qは素電荷を表し、dnはn番目のキャリア濃度の高い半導体層の膜厚を表す。)

0046

nhが大きすぎると、キャリア濃度が高い半導体層にて逆バイアス印加時の空乏層の伸びが抑制され耐圧の維持が困難となる恐れがある。nhが小さすぎると、順方向印加時にキャリア濃度の高い層にも外因性キャリアの注入が必要となり、結果として複数のキャリア濃度の低い半導体層が一つのキャリア濃度の低い層として振る舞ってしまい抵抗値が高くなる恐れがある。
ショットキー電極に接するのはキャリア濃度が低い層が好ましい。

0047

<半導体素子の直列連結
従来のユニポーラパワーデバイスの耐圧設計では、定格耐圧の電圧が印加されたときにショットキーメタル側の半導体界面電界強度が絶縁破壊電界付近に達しており、半導体素子の連結が困難であった。例えば、ショットキーバリアダイオードの場合、600V耐圧の素子を複数直列に連結しても600V以上の耐圧を得ることは困難であった。本発明の、初期キャリア濃度が低く外部注入キャリアを用いる半導体素子(パワーデバイス)では、複数直列に接続した場合、連結した個数分、耐圧が定格耐圧の積で増加する。従って、容易に所望の耐圧の素子を提供できる。

0048

<半導体素子の構成層
(1)半導体層
半導体層は、特に限定されないが、多結晶又はアモルファスから構成されることが好ましい。また、金属酸化物半導体から構成されることが好ましく、In、Zn、Ga、Sn及びAlから選択される1以上の元素を含有する金属酸化物半導体から構成されることがより好ましい。アモルファスであると、大面積均一性に優れ、逆バイアス印加時のインパクトイオン化を低減し耐圧向上に効果がある。多結晶であると、大面積均一性かつ伝導特性が良い。半導体層を金属酸化物半導体から製造するときは、焼結体スパッタリングターゲットを用いた大面積性に優れる成膜方法を採用することができる。半導体層にIn、Zn、Ga、Sn及びAlから選択される1以上の元素を含有する金属酸化物半導体を利用することで、金属元素のs軌道の伝導特性を利用できるためアモルファス、多結晶となっても、軌道が重なり合い、伝導特性に優れた半導体層となる。

0049

金属酸化物半導体は、1又は2以上の金属酸化物を含むことができる。金属酸化物として、In,Sn,Ge,Ti、Zn,Y,Sm,Ce、Nd、Ga又はAlの酸化物等が挙げられる。In、Zn、Ga及びSnから選択される1以上の元素から構成されることが望ましい。
金属酸化物半導体の金属は、本質的に、In,Sn,Ge,Ti、Zn,Y,Sm,Ce、Nd、Ga及びAlから選択される1以上からなってもよい。また、金属の、例えば、95原子%以上、98原子%以上、又は99原子%以上が、In,Sn,Ge,Ti、Zn,Y,Sm,Ce、Nd、Ga及びAlから選択される1以上であってもよい。

0050

金属酸化物半導体を構成する金属酸化物は、下記式(A)〜(C)の原子比を満たすと好ましい。このような組成であると、高耐圧、低On抵抗とすることができる。
0≦x/(x+y+z)≦0.8 (A)
0≦y/(x+y+z)≦0.8 (B)
0≦z/(x+y+z)≦1.0 (C)
(式中、xはIn,Sn,Ge及びTiから選択される1種以上の元素の原子数を表し、
yはZn,Y,Sm,Ce及びNdから選択される1種以上の元素の原子数を表し、
zはGa及びAlから選択される1種以上の原子数を表す。)

0051

xが0.8を超えると、xがIn又はSnの場合は、金属酸化物の絶縁性が低くなり、ショットキー接合が得にくくなる恐れがあり、xがGe又はTiの場合は、金属酸化物の絶縁性が高くなり、オーム損による発熱の原因となる恐れがある。

0052

より好ましくは、上記の組成(A)〜(C)は、それぞれ下記式(A−1)〜(C−1)である。
0≦x/(x+y+z)≦0.7 (A−1)
0≦y/(x+y+z)≦0.8 (B−1)
zがGaのとき:0.02≦z/(x+y+z)≦1.0
zがAlのとき:0.005≦z/(x+y+z)≦0.5 (C−1)
(式中、x、y及びzは上記式(A)〜(C)と同じである。)
zがGaのとき、0.02を下回ると、金属酸化物中酸素が脱離しやすくなり、電気的特性バラつく恐れがある。

0053

さらに好ましくは、上記の組成(A)〜(C)は、それぞれ下記式(A−2)〜(C−2)である。
0.1≦x/(x+y+z)≦0.5 (A−2)
0.1≦y/(x+y+z)≦0.5 (B−2)
0.03≦z/(x+y+z)≦0.5 (C−2)
(式中、x及びyは上記式(A)〜(C)と同じであり、zはGaである。)

0054

また、上記の組成(A)及び(C)は、好ましくはそれぞれ下記式(A−3)及び(C−3)である。
0≦x/(x+y+z)≦0.25 (A−3)
0.3≦z/(x+y+z)≦1.0 (C−3)
(式中、x、y及びzは上記式(A),(C)と同じである。)

0055

金属酸化物半導体層を構成する金属酸化物は、非晶質でも結晶質でもよく、結晶は、微結晶でも単結晶でもよい。好ましくは、金属酸化物は非晶質又は微結晶である。金属酸化物を単結晶とするときは、種結晶を起点として結晶成長させるか、MBE(分子線エピタキシー)やPLD(パルスレーザー堆積)等の方法を用いる。SiO2表面や金属表面上で結晶成長させると、結晶欠陥が発生しやすく、縦方向電気を流すデバイスとして使用したときに、この結晶欠陥が不具合の原因となる恐れがある。SiO2表面や金属表面上で結晶成長させる場合は、粒径が大きくなりすぎないように、加熱温度、時間等を適切に調整する。

0056

一方、非晶質の場合、未結合手が存在しても結晶欠陥として存在しないため、電気特性バラつきや大幅な特性劣化緩和することができる。さらに金属酸化物はSi半導体等の共有結合と異なりイオン結合性が強いため、未結合手によってできる準位は導電帯充満体に近い。従って、金属酸化物は、SiやSiC等と比較して、構造による移動度等の電気特性の差が小さい。金属酸化物のこのような性質を積極的に利用すると、単結晶に拘らずとも、高耐圧で信頼性の高い大電流ダイオードスイッチング素子を高い歩留まりで提供することができる。

0057

ここで、「非晶質」とは、金属酸化物層膜厚方向の断面を取得し、透過電子顕微鏡等の電子線回折手法により、評価した場合に明瞭な回折スポットが得られないもののことを言う。電子線の照射エリア10nm程度のブロードな領域から、回折像を取得することが望ましい。明瞭なスポットとは対称性を持つ回折点が回折像から観察されることを意味する。
また、「非晶質」は一部に結晶化や微結晶化した部分がある場合も含む。一部結晶化した部分に電子線を照射すると、回折像が認められることがある。
微結晶構造」とは、結晶粒径のサイズがサブミクロン以下であり、明解粒界が存在しないものを言う。
「多結晶」とは、結晶粒径のサイズがミクロンサイズを超え、明解な粒界が存在するものを言う。

0058

金属酸化物半導体層を構成する各層のキャリア濃度は、通常1×1011〜1×1018cm−3であり、例えば1×1013〜1×1018cm−3である。キャリア濃度は、例えばCV測定により求めることができる。

0059

ダイオードに求められる性質には、高速スイッチングや高耐圧、低On抵抗があるが、金属酸化物を用いた半導体素子を用いればこれらの特性を両立することができる。金属酸化物は元来バンドギャップが広く、高耐圧であるからである。また、酸素欠損によりn型になりやすく、p型ができにくいことも高速スイッチングに向いている。

0060

On抵抗を下げるには移動度を高めるため結晶化させるとよいが、結晶粒界ができない程度に止めることが好ましい。結晶粒界にはしばしばポアが存在し、電界がかかったときに分極が生じ、この分極が耐圧性能を低下させる恐れがある。耐電圧の低下が著しい場合は、非晶質のままで用いる方が好ましい。非晶質として用いる場合は、金属酸化物層を形成する元素の種類にもよるが、加熱処理条件を例えば500℃以下、1時間以内に設定すればよい。500℃以下の低温で加熱することで、安定な非晶質状態を得ることができる。

0061

半導体層の膜厚は限定されないが、通常100〜8000nmである。

0062

(2)ショットキー電極
ショットキー電極を構成する金属は、特に限定されないが、好ましくはPd、Mo、Pt、Ir、Ru、Ni、W、Cr、Re、Te、Mn、Os、Fe、Rh及びCoから選択される1以上の金属(合金を含む)又はこの金属の酸化物であり、より好ましくはPd,Pt,Ir及びRuから選択される1以上の金属(合金を含む)又はこの金属の酸化物である。

0063

また、前述の酸化物半導体層の耐圧層と良好なショットキー接触を形成する金属又は金属酸化物が好ましい。より好ましくは、酸化物半導体との組み合わせにおいて、高いショットキー障壁を形成する、Pd酸化物、Pt酸化物、Ir酸化物Ru酸化物である。
これらの酸化物は、一般的には酸化の状態によって半導体や絶縁体を形成する場合があるが、組成や製膜条件を選ぶことで高キャリア密度金属状態を維持し、酸化物半導体との接触で、良好なショットキー接触を形成することが可能である。酸化物が良好なショットキー電極を形成するためには、好ましくは、ショットキー電極のキャリア濃度は1018cm−3以上であることが望ましい。1018cm−3未満であると、酸化物半導体層との接触はp−n接合となり、高速応答等のショットキーダイオードの特長が損なわれる場合がある。キャリア濃度は、例えばホール測定等で求めることができる。

0064

金属酸化物層を得るための製造方法としては特に限定されないが、酸素含入雰囲気下で、当該金属ターゲット反応性スパッタを行なう方法を、好適に用いることができる。

0065

ショットキー電極の厚みは通常2nm〜500nm、好ましくは5nm〜200nmである。薄すぎると接触する金属により影響を受けて順方向バイアス時のOn抵抗が増加する恐れがある。厚すぎると自身の抵抗で、やはり順方向バイアス時のOn抵抗が増加したり、ショットキー界面平坦性が悪くなり、耐電圧性が低下する恐れがある。

0066

ショットキー電極は、基板や電流取出し電極との接触抵抗の低減や、密着性を向上させるために、半導体層と接する側の反対側に、複数の組成の異なる金属や金属酸化物からなる層を積層することができる。

0067

(3)オーミック電極
オーミック電極の材料は、半導体層と良好なオーミック接続ができれば、特に限定されないが、好ましくはTi、Mo、Ag、In、Al、W、Co及びNiから選択される1以上の金属(合金を含む)又はその化合物(酸化物等)であり、より好ましくはMo、Ti、Au、Ag及びAlから選択される1以上の金属(合金を含む)又はその化合物である。また、オーミック電極を複数の層で構成することもできる。例えば、半導体層に接する方に、Mo電極層を用い、大電流を取り出すために、さらにAuやAl等の金属層を厚く積層し、この層をワイヤボンディング土台とすることができる。
オーミック電極の厚みは通常10nm〜5μmである。

0068

(4)製膜方法
各層の製膜方法は特に限定されないが、熱CVD法CATCVD法光CVD法ミストCVD法、MO−CVD法、プラズマCVD法等のCVD法、MBE、ALD等の原子レベル制御の製膜方法、イオンプレーティングイオンビームスパッタリングマグネトロンスパッタリング等のPVD法、ドクターブレード法射出法、押出し法熱間加圧法、ゾルゲル法エアロゾルデポジション法等の従来公知のセラミックス工程を用いる方法、塗布法スピンコート法印刷法スプレー法電着法メッキ法ミセル電解法等の湿式法等を用いることができる。

0069

半導体層の成膜方法は、金属酸化物半導体を選択する場合、スパッタリングが好ましい。成膜ガスは、希ガス、酸素、水素、水の中から少なくとも1種類以上を選択することが好ましい。スパッタリングターゲットと基板距離(TS間隔)は好ましくは、10mm〜200mmである。TS間隔が短かすぎると放電ができない恐れがある。TS間隔が長すぎる場合、半導体の膜質が疎になり、特性温度が大きな膜になってしまう可能性がある。

0070

(5)基板
半導体素子の基板は特に限定されず公知のものを使用できる。基板としては、導電性基板、半導体基板、絶縁性基板等が挙げられる。

0071

縦型半導体素子では、図1,2に示すように、導電性基板を用いることができる。導電性基板は、ショットキー電極又はオーミック電極と接触して配置できる。導電性基板として、シリコン単結晶基板シリコン多結晶基板、シリコン結晶基板等、従来公知の表面平滑性に優れた基板を用いることができる。またシリコン基板以外にもSiC基板GaN基板GaAs基板等の半導体基板を用いることができる。Al基板、Cu基板Ni基板等の導電性に優れた金属基板も利用できる。量産性やコストを考慮するとシリコン基板が好ましい。シリコン基板はドーピングの有無、種類によってn型、i型、p型が存在するが、縦方向に電流を流す上では、電気抵抗の小さいn型又はp型が好ましい。ドーパントとしては従来公知のB,P,Sb等を用いることができる。特に抵抗を下げたい場合は、Asや赤リンをドーパントとしてもよい。

0072

横型半導体素子では、図3に示すように、絶縁性基板を用いることができる。絶縁性基板は半導体層と接触して配置できる。絶縁性基板として、絶縁性を有すものであれば特に制限はなく、本発明の効果を失わない範囲で一般に用いられているものを任意に選択できる。例えば、石英ガラスバリウムホウケイ酸ガラスアルミノホウケイ酸ガラスアルミノシリケートガラス等、フュージョン法フロート法で作製される無アルカリガラス基板セラミック基板の他、本作製工程の処理温度に耐えうる耐熱性を有するプラスチック基板等を用いることができる。
また、絶縁性基板として誘電性基板も用いてもよい。
誘電性基板としては、ニオブ酸リチウム基板タンタル酸リチウム基板酸化亜鉛基板水晶基板サファイア基板等が挙げられる。
また、ステンレス合金等の金属基板の表面に絶縁膜誘電膜を設けた基板を用いてもよい。また基板に下地膜として絶縁膜を形成してもよい。下地膜として、CVD法やスパッタリング法等を用いて、酸化珪素膜窒化珪素膜酸化窒化珪素膜、又は窒化酸化珪素膜等の単層又は積層を形成できる。

0073

半導体基板は、表面の平滑性が保たれていれば、材料は特に限定されない。
半導体基板としては、キャリア濃度を1×1018cm−3以下に調整したSi基板、GaN基板、SiC基板、GaP基板、GaAs基板、ZnO基板、Ga2O3基板、GaSb基板InP基板InAs基板、InSb基板、ZnS基板ZnTe基板ダイヤモンド基板等が挙げられる。
半導体基板は単結晶でも、多結晶でもよい。また、非晶質基板又は非晶質を部分的に含む基板でもよい。導電体基板、半導体基板、絶縁性基板の上に、CVD(化学気相成長)等の手法を用いて半導体膜を形成した基板を使用してもよい。

0074

基板として、上述の導電性基板、半導体基板又は絶縁性基板上に、複数の材料からなる任意の構造、層構造回路配線、電極等を有する基材を用いてもよい。

0075

任意の構造の材料としては、例えば、大規模集積回路(LSI)上のバックエンドオブラインを形成する金属、層間絶縁膜等の様々な金属や絶縁物複合材料が挙げられる。

0076

層構造の層としては、特に限定されず、電極層、絶縁層、半導体層、誘電体層保護膜層応力緩衝層遮光層、電子/ホール注入層、電子/ホール輸送層発光層、電子/ホールブロッキング層結晶成長層密着性向上層メモリ層液晶層キャパシタ層蓄電層等の公知の層を用いることができる。

0077

電極層としては、一般にAl層Si層、Sc層、Ti層V層Cr層Ni層Cu層Zn層Ga層Ge層、Y層、Zr層Nb層Mo層Tc層Ru層Rh層Pd層Ag層、Cd層、In層Sn層Sb層、Te層、Hf層、Ta層、W層、Re層、Os層、Ir層Pt層Au層、これらの層の金属を1以上含む合金層、及び酸化物電極層等が挙げられる。酸化物半導体やSi等の半導体のキャリア濃度を増加して、電極層に用いることも可能である。
絶縁層としては、一般にAl、Si、Sc、Ti、V、Cr、Ni、Cu、Zn、Ga、Ge、Y、Zr、Nb、Mo、Tc、Ru、Rh、Pd、Ag、Cd、In、Sn、Sb、Te、Hf、Ta、W、Re、Os、Ir、Pt及びAuからなる群から選択される1以上の金属を含む酸化物絶縁膜、窒化膜等が挙げられる。

0078

半導体層としては、Si層、GaN層SiC層GaP層GaAs層GaSb層InP層InAs層InSb層ZnS層ZnTe層ダイヤモンド層、Ga2O3、ZnO、InGaZnO等の酸化物半導体層、ペンタセン等の有機半導体層等、単結晶、多結晶、アモルファスの結晶状態によらず広く挙げられる。
誘電体層としては、ニオブ酸リチウム層、タンタル酸リチウム層、酸化亜鉛層、水晶基板層、サファイア層、BaTiO3層、Pb(Zr,Ti)O3(PZT)層、(Pb,La)(Zr,Ti)O3(PLZT)層、Pb(Zr,Ti,Nb)O3(PZTN)層、Pb(Ni,Nb)O3−PbTiO3(PNN−PT)層、Pb(Ni,Nb)O3−PbZnO3(PNN−PZ)層、Pb(Mg,Nb)O3−PbTiO3(PMN−PT)層、SrBi2Ta2O9(SBT)層、(K,Na)TaO3層、(K,Na)NbO3層、BiFeO3層、Bi(Nd,La)TiOx層(x=2.5〜3.0)、HfSiO(N)層、HfO2−Al2O3層、La2O3層、La2O3−Al2O3層等が挙げられる。
保護膜層の膜としては、無機物有機物問わず絶縁性に優れ、水等の透過性が低い膜が挙げられる。保護膜層としては、例えば、SiO2層、SiNx層(x=1.20〜1.33)、SiON層、Al2O3層等が挙げられる。

0079

応力緩衝層としては、AlGaN層等が挙げられる。
遮光層としては、例えば金属、金属−有機物等を含むブラックマトリックス層カラーフィルタ層が挙げられる。
電子/ホール注入層としては、酸化物半導体層、有機半導体層等が挙げられる。
電子/ホール輸送層としては、酸化物半導体層、有機半導体層等が挙げられる。

0080

発光層としては、無機半導体層、有機半導体層等が挙げられる。
電子/ホールブロッキング層としては、酸化物半導体層等が挙げられる。

0082

層構造の層は、単層でもよく、2以上の層でもよい。

0083

本発明の半導体素子は、パワー半導体素子、(整流ダイオード素子ショットキーバリアダイオード素子静電気放電ESD保護ダイオード過渡電圧保護(TVS)保護ダイオード、発光ダイオード金属半導体電界効果トランジスタMESFET)、接合型電界効果トランジスタ(JFET)、金属酸化膜半導体電界効果トランジスタ(MOSFET)、ショットキーソースドレインMOSFET、アバランシェ増倍型光変換素子固体撮像素子太陽電池素子光センサ素子表示素子抵抗変化メモリ等として用いることができる。特に、大電流を取り出せるため、パワー用途にも適している。この素子を用いた電子回路は、電気機器、電子機器、車両、動力機関等に用いることができる。

0084

実施例1
抵抗率0.001Ω・cmのn型Si基板(直径4インチ、厚さ250μm)をスパッタリング装置(アネルバ製:E−200S)に装着し、以下の積層電極を成膜した。ただし基板裏面に対しては測定時プローバとのコンタクト抵抗を解消するために、Ti100nm/Au50nm処理をした。まずTiを、DC50W、Ar雰囲気で15nm成膜し、次いでPdを、DC50W、Ar雰囲気で50nm成膜し、最後にショットキー電極として、PdOを、DC50W、ArとO2の混合ガス雰囲気で20nm成膜した。

0085

次に、この基板を半導体用エリアクスとともにスパッタリング装置(ULVAC製:CS−200)にセットし、耐圧層(半導体層)としてInGaZnO(In:Ga:Zn(原子比)=1:1:1、この組成の酸化物を以下「InGaZnO(1:1:1)」と記載する。他の複合酸化物についても酸素以外の原子比を同様に記載する。)を200nm成膜した。成膜条件は、DC300W、ArとH2Oの混合ガス雰囲気(H2O濃度:1体積%)とした。スパッタリングターゲット−基板間距離(TS間隔)は80mmとした。この基板を取り出し、電気炉によって空気中300℃の条件で1時間アニールした。この基板を再度、電極用エリアマクス(穴直径50μm)とともにスパッタリング装置にセットした後、オーミック電極(直径50μm)としてMoを150nm成膜した。その後、Al電極を同一のマスクを用い2μm成膜した。成膜条件はどちらも、DC100W、Ar雰囲気とした。最終処理として200℃1時間の大気エージング処理を施した。
尚、素子構成は図1に示すように、半導体層下部にショットキー電極を有し、ショットキー電極の外周部からオーミック電極面へ向かって垂線を引いたときに、オーミック電極面が前記垂線の内側にあることを特徴とする構成となっていた。

0086

電極間距離L>
電極間距離Lは断面TEM(透過電子顕微鏡)像及び断面TEMのEDX(エネルギ分散型X線分光法)像より取得した。InGaZnOを含む層を半導体層とし、ショットキー電極をPdO層、オーミック電極をMoとして仮定し、TEM断面像コントラストがEDXにてInGaZnOを含む層と一致する箇所を半導体層とし電極間距離Lと定義した。また上記半導体層はEDXによりPdとMoに挟まれており、電極間距離Lは200nmであった。

0087

半導体層が逆方向バイアス空乏化しており、順方向バイアス化で抵抗層として機能することを利用し、半導体として機能するべき厚みが上記Lで問題ないことをCV(容量−電圧)測定により確認した。逆方向電圧印加時の最小の容量値Cmin及び順方向電圧印加時の最大の容量値Cmaxより、C/A=εr×ε0/dの関係式を用い、Cminに対する膜厚dmin,Cmaxに対する膜厚dmaxを求め、その差分がLに対しL±50%の値に収まっていたので、電極間距離Lは200nmであると検証した。ただし、本成膜手法のInGaZnO(1:1:1)の比誘電率は、膜厚測定より16であることを確認していたので、εr=16を使用した。一般にInGaZnOの比誘電率は10〜19程度の値であることが報告されている。

0088

C:容量値(F)
A:電極の実効面積(cm2)
d:半導体として機能している膜厚(cm)
εr:比誘電率
ε0:真空の誘電率、8.854E−14[F/cm]

0089

ここで、電極の実効面積Aは、離間する一対のオーミック電極及びショットキー電極のうち、半導体層に対して互いに内包する面積を表す。本実施例に関しては直径50μmのオーミック電極の面積をAとみなすことができる。
尚、CV測定時は下記B1505のCMUユニットを用い、バイアスTにより電圧を重畳して測定を実施した。測定周波数は1kHzを用い、AC振幅は0.03Vとした。

0090

<電極種の同定>
電極種の同定は、上記半導体層の同定後、半導体層材料を挟み込む電極種をオーミック電極及びショットキー電極とみなし実施された。断面EDX像で、Mo及びPdを含む金属又は金属化合物がオーミック電極又はショットキー電極と推定された。整流特性の確認より、Mo側がオーミック、Pd側がショットキー電極種であると判断した。さらに、深さ方向XPS(X線光電子分光法)により、素子を深さ方法へArスパッタリングしながらXPSスペクトルを確認した。Mo/InGaZnO界面に向かってMo側よりXPSのMoスペクトル中の酸素由来ピークが、InGaZnOに含まれる酸素濃度に伴ってなだらかに増加し、かつInGaZnOから離れたMo層ではMoに着目したXPSスペクトルの9割以上が純Moに帰属できたので、オーミック電極はMoであるとした。

0091

一方、InGaZnO/PdO界面ではInGaZnO側よりPdに向かってXPSのPdスペクトル中の酸素由来のピークが、InGaZnOに含まれる酸素濃度に伴ってなだらかに減少せずに、ある一定程度の酸素がPd中に含まれた状態であった。また、EDX像でPdが観察される領域のうち、明確にTEM像のコントラストが認められ、深さ方向XPSにて純Pdの領域とInGaZnOの領域間に20nmの電子密度が純Pdに比べ少ないPdを含む領域が存在した。このことより、ショットキー電極は20nm程度のPd又はPdOからなる層とした。表2−1に示すようにPd(PdO)と表記した。

0092

結晶性の評価>
半導体層の断面TEM観察時に電子線回折手法により、結晶性の評価を行った。電子線の照射エリアは直径10nm以上の領域より回折像を取得した。膜厚方向及び断面とは平行な方向の複数点において、回折像にスポット形状が確認できなかったため、半導体層は非晶質すなわちアモルファスと判断した。

0093

<電気特性結果>
得られた素子について、キーイトテクノロジー社製B1505(HVSMU,HCSMU,MFCMU,MPSMU搭載)、バイアスT(N1272A)、回路切替機(N1258A)、及びカスケード社製高電圧プローバEPS150 TESLAを用いて電圧(V)−電流特性(J)及び電圧(V)−容量(C)特性を測定した。また、以下の各項目について評価を行った。結果を表2−1に示す。
ただし、測定時にはショットキー電極側に上記各SMU又はCMUが配置され、バイアスが印加される。オーミック電極側は0V印加の状態である。

0094

(1)キャリア濃度の測定
上記装置及び前述したCV測定を用いキャリア濃度を取得した。縦軸にA2/C2をとり、横軸に印加電圧Vをとったグラフを作製し、0V〜2V間を起点とする、直線の傾きが−2/(εrε0 Ndepl)に比例することを利用して、キャリア濃度n=Ndeplとして半導体層のキャリア濃度を求めた。キャリア濃度は表2−1に示すように1.0×1014cm−3であった。また、CV測定の挙動より半導体はn型であることが確認できた。
尚、CV測定時は下記B1505のCMUユニットを用い、バイアスTにより電圧を重畳して測定を実施した。測定周波数は1kHzを用い、AC振幅は0.03Vとした。
本半導体素子は、以下の式(I)を満たすことが確認できた。尚、上記より誘電率はInGaZnOの比誘電率16から算出し、Veは0.1V、Lは200nmとして、大小関係を決定した。

0095

(2)特性温度の測定
前述した方法に従って特性温度を求めた。上記装置のHCSMUを利用し、順方向バイアスが素子に印加されるよう(HCSMUは正の電圧を印加する)に0V〜3Vまで印加した。縦軸にLogJ−LogVの差分値(LogJ1−LogJ2)/(LogV1−LogV2)すなわちJ−V特性の『べき』をとり、横軸にVを取った。ここで、Jは電流密度(A/cm2)を意味し、測定電流値(A)を上記電極の実効面積で割った値である。J1,J2,V1,V2は測定点1,2の電流密度及び印加電圧値である。2V〜3Vの範囲で平均の『べき』が2.5となり、本区間での『べき』の最大最小値平均値に対し±0.5となったので、本半導体層は伝導度下端に裾準位を持つ半導体として前述の式(5)が適用できるとみなした。前述の式(5)により、『べき』2.5がl+1に等しく、l=Tc/Tであり、測定時の実温度は300Kであったので、特性温度は450Kと求まった。

0096

(3)耐圧の決定
前述したとおり、耐圧は、ブレークダウン電圧(V)を測定し、Lの長さで割り返すことによって求めることができる。本ショットキーバリアダイオードの場合、逆方向電圧を掃引した場合に、1x10−3Aの電流値に到達した最初の電圧値をブレークダウン電圧と定義した。HVSMUを用い、逆方向に電圧を印加した際、−62Vで電流値が1x10−3Aとなったのでブレークダウン電圧を−62Vと定義した。Lあたりの耐圧は200nmで割り返した絶対値である3.1MV/cmである。

0097

(4)順方向オン抵抗Ron@2Vの決定
前述のとおり、上記装置のHCSMUを利用し、順方向バイアスが素子に印加されるよう(HCSMUは正の電圧を印加する)に0V〜2Vまで印加した。2V印加時の電流密度J2V測定し、順方向オン抵抗Ron@2V=2[V]/J2V[A/cm2]と定義し算出した。

0098

(5)リーク電流値@−5Vの決定
HVSMUを用い、逆方向に−5Vの電圧を印加した際の電流密度を求めた。−5.0×10−8A/cm2であったので絶対値を取り、リーク電流値@−5Vを5.0×10−8A/cm2と決定した。

0099

実施例2〜5、9、18〜19
表2−1,2−2に示すように成膜条件を変更した他は、実施例1と同様にして半導体素子を製造し評価した。結果を表2−1,2−2に記載する。また、これら実施例の半導体素子は式(I)は満たしていた。

0100

実施例6
表2−1に示すように成膜条件を変更した他は、実施例1と同様にして半導体素子を製造し評価した。結果を表2−1に記載する。また、この実施例の半導体素子は式(I)は満たしていた。
この実施例では、実施例1のオーミック電極をMoからTiに変更した。
Lの評価の際に、Ti電極酸素引き抜きによりInGaZnOを含むTEM像コントラストが200nmよりも短くなっており、半導体層の厚みが180nmであることが確認された。

0101

実施例7
表2−1に示すように成膜条件を変更した他は、実施例1と同様にして半導体素子を製造し評価した。結果を表2−1に記載する。また、この実施例の半導体素子は式(I)は満たしていた。
この実施例では、ショットキー電極作製時のPdのスパッタリングの際に、Ar及びO2混合ガスでスパッタリングしないで、70nm一貫してArのみで成膜した。
その結果、InGaZnO/PdO界面ではInGaZnO側よりPdに向かってXPSのPdスペクトル中の酸素由来のピークが、InGaZnOに含まれる酸素濃度に伴ってなだらかに減少しており、Pd中に酸素が含まれていると断定できなかった。また、EDX像でPdが観察される領域のうち、明確にTEM像のコントラストが認められる領域が存在しなかった。このことより、ショットキー電極は70nm程度のPdからなる層と判断した。表2−1に示すようにPdと表記した。

0102

実施例8
抵抗率0.001Ω・cmのn型Si基板(直径4インチ、厚さ250μm)をスパッタリング装置(アネルバ製:E−200S)に装着し、オーミック層として以下の積層電極を成膜した。ただし基板裏面に対しては測定時プローバとのコンタクト抵抗を解消するために、Ti100nm/Au50nm処理をした。まずTiを、DC50W、Ar雰囲気で15nm成膜し、次いでNiを、DC50W、Ar雰囲気で50nm成膜し、最後に、オーミック電極として、Moを、DC50W、Ar雰囲気で20nm成膜した。

0103

次に、この基板を半導体用エリアマクスとともにスパッタリング装置(ULVAC製:CS−200)にセットし、耐圧層(半導体層)としてInGaZnO(1:1:1)を200nm成膜した。成膜条件は、DC300W、ArとH2Oの混合ガス雰囲気(H2O濃度:1体積%)とした。スパッタリングターゲット−基板間距離(TS間隔)は80mmとした。この基板を取り出し、電気炉によって空気中300℃の条件で1時間アニールした。この基板を再度、電極用エリアマクス(穴直径50μm)とともにスパッタリング装置にセットした後、ショットキー電極(直径50μm)として、Pdターゲットをアルゴン及び酸素の混合ガスにてPdOを50nm成膜した。その後、Pd電極を同一のマスクを用い100nm成膜した。成膜条件はどちらも、DC100W、Ar雰囲気とした。最終処理として200℃1時間の大気下エージング処理を施した。
尚、素子構成は図2に示すように、半導体層下部にオーミック電極を有し、ショットキー電極の外周部からオーミック電極面へ向かって垂線を引いたときに、オーミック電極面が前記垂線の内側にあることを特徴とする構成となっていた。

0104

得られた半導体素子について実施例1と同様にして評価した。結果を表2−1に記載する。また、この実施例の半導体素子は式(I)は満たしていた。

0105

実施例10
表2−1に示すように成膜条件を変更した他は、実施例1と同様にして半導体素子を製造し評価した。結果を表2−1に記載する。また、この実施例の半導体素子は式(I)は満たしていた。
この実施例では、半導体層成膜後のアニール温度を500℃に上昇した結果、断面TEM測定時の回折像に変化が見られた。回折スポットがブロードながらも存在し、複数点の測定箇所に対しスポット位置が変化した。よって本半導体膜は多結晶であると判断した。また、結晶化に伴い、半導体層の厚みも190nmと変化したことが観察された。

0106

実施例11
表2−2に示すように成膜条件を変更した他は、実施例1と同様にして半導体素子を製造し評価した。結果を表2−2に記載する。また、この実施例の半導体素子は式(I)は満たしていた。
この実施例では、ショットキー電極にRuを用いた。Si/Ti/Ru/RuO/InGaZnO/Moの構成となっている。RuOはArと酸素の混合ガスによるスパッタリングによって形成した。

0107

実施例12
表2−2に示すように成膜条件を変更した他は、実施例1と同様にして半導体素子を製造し評価した。結果を表2−2に記載する。また、この実施例の半導体素子は式(I)は満たしていた。
この実施例では、ショットキー電極にNiを用いた。Si/Ti/Ni/NiO/InGaZnO/Moの構成となっている。NiOはArと酸素の混合ガスによるスパッタリングによって形成した。

0108

実施例13
表2−2に示すように成膜条件を変更した他は、実施例1と同様にして半導体素子を製造し評価した。結果を表2−2に記載する。また、この実施例の半導体素子は式(I)は満たしていた。
この実施例では、半導体層にInSnZnO(1:1:1)ターゲットを用いスパッタリングした。

0109

実施例14
表2−2に示すように成膜条件を変更した他は、実施例1と同様にして半導体素子を製造し評価した。結果を表2−2に記載する。また、この実施例の半導体素子は式(I)は満たしていた。
半導体層にGa2O3ターゲットを用いスパッタリングした。絶縁性のスパッタリングターゲットだったため、DC300Wに変わりRF300Wの成膜条件を用いた。

0110

実施例15
表2−2に示すように成膜条件を変更した他は、実施例1と同様にして半導体素子を製造し評価した。結果を表2−2に記載する。また、この実施例の半導体素子は式(I)は満たしていた。
この実施例では、半導体層成膜時の雰囲気をAr100体積%とし、半導体アニールの温度を帯域中150℃とした。半導体層にGa2O3ターゲットを用いスパッタリングした。絶縁性のスパッタリングターゲットだったため、DC300Wに変わりRF300Wの成膜条件を用いた。

0111

実施例16
表2−2に示すように成膜条件を変更した他は、実施例1と同様にして半導体素子を製造し評価した。結果を表2−2に記載する。また、この実施例の半導体素子は式(I)は満たしていた。
この実施例では、半導体層にInAlO(93:7)ターゲットを用いスパッタリングした。得られた断面TEM測定時の回折像に変化が見られた。回折スポットがブロードながら存在し、複数点の測定箇所に対しスポット位置が変化した。ただし、膜厚方向に回折像をとってもスポット位置の変化は観察されなかった。よって本半導体膜は多結晶(柱状)であると判断した。

0112

実施例17
表2−2に示すように成膜条件を変更した他は、実施例1と同様にして半導体素子を製造し評価した。結果を表2−2に記載する。また、この実施例の半導体素子は式(I)は満たしていた。
この実施例では、半導体層にInGaO(1:1)ターゲットを用いスパッタリングした。また、結晶性を得るためにアニール温度を600℃に高温化した。それに伴い、実施例8と同様に、図2に示すように、半導体層上部にPdOショットキー電極が位置する構成とした。これはPdOが高温では還元されてPdとなり、ショットキーバリア性が低減するのを抑制するためである。
得られた断面TEM測定時の回折像に変化が見られた。回折スポットがブロードながら存在し、複数点の測定箇所に対しスポット位置が変化した。ただし、膜厚方向に回折像をとってもスポット位置の変化は観察されなかった。よって本半導体膜は多結晶(柱状)であると判断した。

0113

実施例20
表2−2に示すように成膜条件を変更した他は、実施例1と同様にして半導体素子を製造し評価した。結果を表2−2に記載する。
この実施例では、図3に示すように、半導体層上部にショットキー電極を有し、ショットキー電極の外周部からオーミック電極面へむかって垂線を引いたときに、オーミック電極面が前記垂線の外側にあることを特徴とする構成とした。
式(I)は満足したものの、実施例8に比べ耐圧の低下及びリーク電流の上昇が観察された。

0114

0115

0116

比較例1
表3に示すように成膜条件を変更した他は、実施例1と同様にして半導体素子を製造し評価した。結果を表3に記載する。
この実施例では、InGaZnOの成膜時の雰囲気をAr100体積%とした。また、半導体成膜後のアニールを実施しなかった。この結果、キャリア濃度が式(I)の範囲外となった。また、耐圧も0.1MV/cmとなりパワー用途への適応が困難な特性となった。リーク電流は−5V印加時に測定装置コンプライアンス電流値100mAを上回っており、測定不可能であった。よって、表3では>1.0×10−3Aと表記した。

0117

比較例2
表3に示すように成膜条件を変更した他は、実施例1と同様にして半導体素子を製造し評価した。結果を表3に記載する。
この実施例では、Pd/PdO層の成膜を省略し、ショットキー電極がTiとなるようにした。結果、整流特性は観察されたものの、キャリア濃度が式(I)の範囲外となった。また、リーク電流が高く、耐圧も0.3MV/cmとなりパワー用途への適応が困難な特性となった。

0118

比較例3
表3に示すように成膜条件を変更した他は、実施例1と同様にして半導体素子を製造し評価した。結果を表3に記載する。
この実施例では、半導体層にIn2O3ターゲットを用いスパッタリングした。得られた断面TEM測定時の回折像に変化が見られた。回折スポットがブロードながら存在し、複数点の測定箇所に対しスポット位置が変化した。ただし、膜厚方向に回折像をとってもスポット位置の変化は観察されなかった。よって本半導体膜は多結晶(柱状)であると判断した。
電気特性は、キャリア濃度が高く、作製したショットキーダイオードは整流比が得られず、キャリア濃度測定がCV測定では不可能であった。また、順方向の『べき』も2〜3V範囲で2以下の値を維持し続けたので式(5)の関係性は成り立っていないと判断し、特性温度は評価できないとみなした。耐圧の低下及びリーク電流の上昇が観察された。

実施例

0119

0120

本発明の半導体素子は、ショットキーバリアダイオードやジャンクショントランジスタに用いることができる。さらに、これらは電子回路に用いることができ、各種電気機器に利用される。

0121

1,2,3,4半導体素子
10ショットキー電極
12 ショットキー電極面の外周部
20オーミック電極
22 オーミック電極面
30半導体層
40絶縁層
50導電性基板
60絶縁性基板
A 垂線

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 中国科学院蘇州納米技術与納米ファン生研究所の「 半導体デバイス及びその製造方法」が 公開されました。( 2021/09/30)

    【課題・解決手段】本願は、半導体デバイス及びその製造方法を開示する。前記製造方法は、エッチング変換層がその間に設けられた、積層して設けられる2つの半導体層を含む半導体材料層を製作するステップと、そのう... 詳細

  • 東芝メモリ株式会社の「 半導体装置及び半導体記憶装置」が 公開されました。( 2021/09/30)

    【課題】オフリーク電流の低減が可能な半導体装置を提供する。【解決手段】実施形態の半導体装置は、第1の電極と、第2の電極と、第1の電極と第2の電極との間に設けられ、インジウム(In)、ガリウム(Ga)、... 詳細

  • 株式会社東芝の「 半導体装置」が 公開されました。( 2021/09/30)

    【課題】耐量の向上が可能な半導体装置を提供する。【解決手段】半導体装置100において、第1の電極12と接する第1導電形の第1の半導体領域20と、第1の電極と接する第2導電形の第2の半導体領域22aと第... 詳細

この 技術と関連性が強い技術

関連性が強い 技術一覧

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ