図面 (/)

技術 Polar符号におけるレートマッチング

出願人 日本電気株式会社
発明者 チャキプラカシュ神谷典史
出願日 2017年8月10日 (3年6ヶ月経過) 出願番号 2020-528543
公開日 2020年10月29日 (3ヶ月経過) 公開番号 2020-530972
状態 未査定
技術分野 符号誤り検出・訂正
主要キーワード 複合ステップ 複合コンポーネント ゼロパターン ガウス近似 符号システム 復号メッセージ リスト復号 参照系列
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2020年10月29日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (11)

課題・解決手段

通信装置が、入力ベクトルを符号化してpolar(ポーラー)符号の符号語を出力する符号化器と、前記入力ベクトルインデックス信頼性で順序付けられた信頼性順系列レートマッチングのためのインデックス集合とを格納するメモリと、制御部と、を備え、制御部が、前記信頼性順序系列が前記レートマッチング方式を考慮せずに生成されるように、汎用レートマッチング方式および前記メモリに格納された前記信頼性順序系列の少なくとも一つに基づいてインデックスの凍結集合を選択し、前記凍結集合を凍結ビットに設定し、非凍結集合を情報ビットに設定することで前記入力ベクトルを構築し、前記符号化器により出力される符号語のうち、レートマッチングのための前記インデックス集合にそれぞれ対応する符号ビットの送信を省略する。

概要

背景

非特許文献1で導入されたpolar符号は、2元入力離散無記憶対称(BI-DMS)クラスの通信路において容量達成が証明可能な第一の符号族である。分極は、BI-DMS通信路のN個のコピーを2つの極値、つまり、非常に低い誤り確率(非常に高い容量)のビット通信路または非常に高い誤り確率(非常に低い容量)のビット通信路のいずれかに変換する線形変換である。ここで、Nはpolar符号語の長さである。非常に大きいNに対して(漸近的場合)、低い誤り確率のビット通信路の割合が基礎的なBI-DMS通信路容量に近づくことが確認されている。(N,K)polar符号の符号化には、
・比較的低い誤り確率のN個のインデックスのうちK個のインデックスに情報ビットをを置き、より高い誤り確率の残りのN−K個のインデックスに一定ビットパターン(たとえば全ゼロパターン)を置くこと;および
・結果として得られたベクトルと、ビット反転置換行列Bおよび生成行列とを乗算すること、
が含まれ、ここで、生成行列は、分極カーネルと呼ばれる、2x行列G2

のn回クロネッカ積であってもよい。この符号化の結果である符号語が送信される。

受信側の復号器は、チャネル出力受信値から対数尤度比LLR)を計算し、このLLR値を復号器への入力として用い、復号を実行して推定情報ベクトルを出力する。非特許文献1で紹介された逐次除去(SC)復号器は、polar符号の最も基本的な復号器である。それに続いて、SCリスト復号器(SCL)およびCRC支援SCL(CA−SCL)復号器が復号性能を向上させるために順次導入された(非特許文献2を参照)。非特許文献3は、polar符号化および復号の文脈ガウス近似(GA)で密度発展法(Density Evolution)を用いる方法を紹介している。

polar符号の長さは2の累乗であるため、チャネル条件に応じてpolar符号語の符号化レートを変化させ、あるいはトランスポートブロックおよび物理層フレームレートを一致させるために、レートマッチングが必要である。 任意の所望の符号長および符号レートのpolar符号語であるレートマッチト(rate-matched)polar符号は、パンクチャリング(puncturing)、ショートニング(shortening;短縮)、または反復(repetition)などの方式を使用することにより構築され得る。 パンクチャリングは、送信前に符号語からビットのいくつかを削除する方法である。これにより、N−Mビットをパンクチャリングすることで長さN=2nの符号語から長さM(2n−1<M<2n)の符号語を構築することができる。パンクチャリングされた位置は事前に復号器へ通知されない。また、ショートニングは、1つ以上の符号ビット既知の値(0など)を持つように、1つ以上の入力ビットを既知の値(0など)に設定する方法である。これらの既知の符号ビットは送信されない。 送信されていない符号ビットは事前に復号器に知られている。

概要

通信装置が、入力ベクトルを符号化してpolar(ポーラー)符号の符号語を出力する符号化器と、前記入力ベクトルのインデックスの信頼性で順序付けられた信頼性順系列とレートマッチングのためのインデックス集合とを格納するメモリと、制御部と、を備え、制御部が、前記信頼性順序系列が前記レートマッチング方式を考慮せずに生成されるように、汎用レートマッチング方式および前記メモリに格納された前記信頼性順序系列の少なくとも一つに基づいてインデックスの凍結集合を選択し、前記凍結集合を凍結ビットに設定し、非凍結集合を情報ビットに設定することで前記入力ベクトルを構築し、前記符号化器により出力される符号語のうち、レートマッチングのための前記インデックス集合にそれぞれ対応する符号ビットの送信を省略する。

目的

本発明の目的は、実装の複雑さを軽減してレートマッチトpolar符号を設計するための技術を提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

入力ベクトルを符号化してpolar(ポーラー)符号の符号語を出力する符号化器と、前記入力ベクトルインデックス信頼性で順序付けられた信頼性順系列レートマッチングのためのインデックス集合とを格納するメモリと、制御部と、を備え、前記制御部が、前記信頼性順序系列が前記レートマッチング方式を考慮せずに生成されるように、汎用レートマッチング方式および前記メモリに格納された前記信頼性順序系列の少なくとも一つに基づいてインデックスの凍結集合を選択し、前記凍結集合を凍結ビットに設定し、非凍結集合を情報ビットに設定することで前記入力ベクトルを構築し、前記符号化器により出力される符号語のうち、レートマッチングのための前記インデックス集合にそれぞれ対応する符号ビットの送信を省略する、ことを特徴とする通信装置

請求項2

前記メモリは、前記信頼性順序系列の長さより長い、短い、あるいは等しい長さの信頼性順序系列である参照系列事前に格納し、それらの長さが同じでないとき、前記信頼性順序系列が前記参照系列から導出される、ことを特徴とする請求項1に記載の通信装置。

請求項3

前記汎用レートマッチング方式は、以下の条件:前記信頼性順序系列がレートマッチングを考慮する場合もしない場合も大きく変化しないこと;およびレートマッチングされていない非レートマッチトpolar符号のために生成された系列を用いて符号化されたレートマッチトpolar符号の誤り訂正性能が前記レートマッチング方式で最適化された系列を用いて生成されたものと非常に類似していること、のいずれか一つを満たすレートマッチング方式およびパターンであることを特徴とする請求項1または2に記載の通信装置。

請求項4

特定のレートマッチング方式は、前記特定レートマッチング方式に最適化された信頼値に従って得られたpolar符号の第1誤り訂正性能が、前記特定レートマッチング方式を考慮せずに生成された信頼値に従って得られたpolar符号の第2誤り訂正性能と実質的に同じであるならば、汎用レートマッチング方式の一つである、ことを特徴とする請求項1または2に記載の通信装置。

請求項5

前記汎用レートマッチング方式はビット反転ショートニング方式であることを特徴とする請求項1−4のいずれか1項に記載の通信装置。

請求項6

前記ビット反転ショートニング方式は、前記符号化器がの形式であるときに、前記符号語の最後のN−M個のビットが送信されず、前記最後のN−M個のインデックスのビット反転置換により得られた前記符号化器への入力ベクトルのインデックスが既知の値に設定されること、および前記符号化器がの形式であるときに、前記最後のN−M個のビットのビット反転置換により得られた符号語のインデックスが送信されず、前記最後のN−M個のインデックスのビット反転置換により得られた前記符号化器への入力ベクトルのインデックスが既知の値に設定されること、の少なくとも1つであることを特徴とする請求項5に記載の通信装置。

請求項7

前記制御部は、前記レートマッチング方式で送信されないN−M個の符号ビットに対応する長さNの前記入力ベクトルの少なくともN−M個のインデックスを選択し;前記選択されたN−M個のインデックスを前記凍結集合に格納する(ここでNはレートマッチング前の前記polar符号の長さであり、Mはレートマッチング後の前記polar符号の長さである)、ことにより前記凍結集合を選択する、ことを特徴とする請求項1−4のいずれか1項に記載の通信装置。

請求項8

前記制御部は、前記インプットベクトルから、前記最後のN−M個のインデックスのビット反転置換であるインデックスを選択し;前記凍結集合のインデックス数がN−Kより少ないと判断すると(Kは情報ビット数)、前記メモリに格納された前記信頼性順序系列から、前記メモリ内の残りのインデックスより信頼性が低い不足分のインデックスを選択する、ことにより前記凍結集合を選択する、ことを特徴とする請求項1−4のいずれか1項に記載の通信装置。

請求項9

前記制御部は、前記凍結集合のインデックス数がN−Kより少ないと判断すると(Kは情報ビット数)、前記メモリに格納された前記信頼性順序系列から、前記メモリ内の残りのインデックスより信頼性が低い不足分のインデックスを選択する、ことを特徴とする請求項7または8に記載の通信装置。

請求項10

入力ベクトルを符号化してpolar(ポーラー)符号の符号語を出力する符号化器と、前記入力ベクトルのインデックスの信頼性で順序付けられた信頼性順序系列とレートマッチングのためのインデックス集合とを格納するメモリと、を備えた通信装置のためのレートマッチング方法であって、前記信頼性順序系列が前記レートマッチング方式を考慮せずに生成されるように、汎用レートマッチング方式および前記メモリに格納された前記信頼性順序系列の少なくとも一つに基づいてインデックスの凍結集合を選択し、前記凍結集合を凍結ビットに設定し、非凍結集合を情報ビットに設定することで前記入力ベクトルを構築し、前記符号化器により出力される符号語のうち、レートマッチングのための前記インデックス集合にそれぞれ対応する符号ビットの送信を省略する、ことを特徴とするレートマッチング方法。

請求項11

前記メモリは、前記信頼性順序系列の長さより長い、短い、あるいは等しい長さの信頼性順序系列である参照系列を事前に格納し、、それらの長さが同じでないとき、前記信頼性順序系列が前記参照系列から導出される、ことを特徴とする請求項10に記載のレートマッチング方法。

請求項12

前記汎用レートマッチング方式は、以下の条件:前記信頼性順序系列がレートマッチングを考慮する場合もしない場合も大きく変化しないこと;およびレートマッチングされていない非レートマッチトpolar符号のために生成された系列を用いて符号化されたレートマッチトpolar符号の誤り訂正性能が前記レートマッチング方式で最適化された系列を用いて生成されたものと非常に類似さていること、のいずれか一つを満たすレートマッチング方式およびパターンであることを特徴とする請求項10または11に記載のレートマッチング方法。

請求項13

特定のレートマッチング方式は、前記特定レートマッチング方式に最適化された信頼値に従って得られたpolar符号の第1誤り訂正性能が、前記特定レートマッチング方式を考慮せずに生成された信頼値に従って得られたpolar符号の第2誤り訂正性能と実質的に同じであるならば、汎用レートマッチング方式の一つである、ことを特徴とする請求項10または11に記載のレートマッチング方法。

請求項14

前記汎用レートマッチング方式はビット反転ショートニング方式であることを特徴とする請求項10−13のいずれか1項に記載のレートマッチング方法。

請求項15

前記ビット反転ショートニング方式は、前記符号化器がの形式であるときに、前記符号語の最後のN−M個のビットが送信されず、前記最後のN−M個のインデックスのビット反転置換により得られた前記符号化器への入力ベクトルのインデックスが既知の値に設定されること、および前記符号化器がの形式であるときに、前記最後のN−M個のビットのビット反転置換により得られた符号語のインデックスが送信されず、前記最後のN−M個のインデックスのビット反転置換により得られた前記符号化器への入力ベクトルのインデックスが既知の値に設定されること、の少なくとも1つであることを特徴とする請求項14に記載のレートマッチング方法。

請求項16

前記凍結集合は、前記レートマッチング方式で送信されないN−M個の符号ビットに対応する長さNの前記入力ベクトルの少なくともN−M個のインデックスを選択し;前記選択されたN−M個のインデックスを前記凍結集合に格納する(ここでNはレートマッチング前の前記polar符号の長さであり、Mはレートマッチング後の前記polar符号の長さである)、ことにより選択されることを特徴とする請求項10−13のいずれか1項に記載のレートマッチング方法。

請求項17

前記凍結集合は、前記インプットベクトルから、前記最後のN−M個のインデックスのビット反転置換であるインデックスを選択し;前記凍結集合のインデックス数がN−Kより少ないと判断すると(Kは情報ビット数)、前記メモリに格納された前記信頼性順序系列から、前記メモリ内の残りのインデックスより信頼性が低い不足分のインデックスを選択する、ことにより選択される、ことを特徴とする請求項10−13のいずれか1項に記載のレートマッチング方法。

請求項18

前記凍結集合は、前記凍結集合のインデックス数がN−Kより少ないと判断すると(Kは情報ビット数)、前記メモリに格納された前記信頼性順序系列から、前記メモリ内の残りのインデックスより信頼性が低い不足分のインデックスを選択する、ことにより選択される、ことを特徴とする請求項16または17に記載のレートマッチング方法。

請求項19

入力ベクトルを符号化してpolar(ポーラー)符号の符号語を出力する符号化器と、前記入力ベクトルのインデックスの信頼性で順序付けられた信頼性順序系列とレートマッチングのためのインデックス集合とを格納するメモリと、を備えた通信装置を制御するためのプログラムを格納する一時的でない記録媒体であって、前記プログラムが、前記信頼性順序系列が前記レートマッチング方式を考慮せずに生成されるように、汎用レートマッチング方式および前記メモリに格納された前記信頼性順序系列の少なくとも一つに基づいてインデックスの凍結集合を選択し、前記凍結集合を凍結ビットに設定し、非凍結集合を情報ビットに設定することで前記入力ベクトルを構築し、前記符号化器により出力される符号語のうち、レートマッチングのための前記インデックス集合にそれぞれ対応する符号ビットの送信を省略する、一組の命令からなる、ことを特徴とする一時的でない記録媒体。

技術分野

0001

本発明はpolar(ポーラー)符号を用いた通信装置係り、特にpolar符号におけるレートマッチングに関する。

背景技術

0002

非特許文献1で導入されたpolar符号は、2元入力離散無記憶対称(BI-DMS)クラスの通信路において容量達成が証明可能な第一の符号族である。分極は、BI-DMS通信路のN個のコピーを2つの極値、つまり、非常に低い誤り確率(非常に高い容量)のビット通信路または非常に高い誤り確率(非常に低い容量)のビット通信路のいずれかに変換する線形変換である。ここで、Nはpolar符号語の長さである。非常に大きいNに対して(漸近的場合)、低い誤り確率のビット通信路の割合が基礎的なBI-DMS通信路容量に近づくことが確認されている。(N,K)polar符号の符号化には、
・比較的低い誤り確率のN個のインデックスのうちK個のインデックスに情報ビットをを置き、より高い誤り確率の残りのN−K個のインデックスに一定ビットパターン(たとえば全ゼロパターン)を置くこと;および
・結果として得られたベクトルと、ビット反転置換行列Bおよび生成行列とを乗算すること、
が含まれ、ここで、生成行列は、分極カーネルと呼ばれる、2x行列G2

0003

のn回クロネッカ積であってもよい。この符号化の結果である符号語が送信される。

0004

受信側の復号器は、チャネル出力受信値から対数尤度比LLR)を計算し、このLLR値を復号器への入力として用い、復号を実行して推定情報ベクトルを出力する。非特許文献1で紹介された逐次除去(SC)復号器は、polar符号の最も基本的な復号器である。それに続いて、SCリスト復号器(SCL)およびCRC支援SCL(CA−SCL)復号器が復号性能を向上させるために順次導入された(非特許文献2を参照)。非特許文献3は、polar符号化および復号の文脈ガウス近似(GA)で密度発展法(Density Evolution)を用いる方法を紹介している。

0005

polar符号の長さは2の累乗であるため、チャネル条件に応じてpolar符号語の符号化レートを変化させ、あるいはトランスポートブロックおよび物理層フレームレートを一致させるために、レートマッチングが必要である。 任意の所望の符号長および符号レートのpolar符号語であるレートマッチト(rate-matched)polar符号は、パンクチャリング(puncturing)、ショートニング(shortening;短縮)、または反復(repetition)などの方式を使用することにより構築され得る。 パンクチャリングは、送信前に符号語からビットのいくつかを削除する方法である。これにより、N−Mビットをパンクチャリングすることで長さN=2nの符号語から長さM(2n−1<M<2n)の符号語を構築することができる。パンクチャリングされた位置は事前に復号器へ通知されない。また、ショートニングは、1つ以上の符号ビット既知の値(0など)を持つように、1つ以上の入力ビットを既知の値(0など)に設定する方法である。これらの既知の符号ビットは送信されない。 送信されていない符号ビットは事前に復号器に知られている。

先行技術

0006

E. Arikan, ″Channel polarization: A method for constructing capacity-achieving codes for symmetric binary-input memoryless channels″,IEEE Transactions of Information Theory, vol. 55, pp. 3051-3073, July 2009.
I. Tal and A. Vardy, ″List decoding of polar codes″, IEEE Transactions of Information Theory, vol. 61, no. 5, pp. 2213-2226, May 2015.
P. Trifonov, "Efficient design and decoding of polar codes", IEEE Transactions on communications, vol. 60, no. 11, November 2012.

発明が解決しようとする課題

0007

レートマッチングされた(レートマッチト)polar符号において重要な問題は、レートマッチングが適用された後で、系列設計(すなわち、インデックスの信頼性に基づく順序付け)が変更されるかもしれないことである。たとえば、パンクチャリングされた位置は事前に復号器へ知らされていないため、復号器は未送信の符号ビット位置に対応するLLRの初期値を0に設定して復号を開始する。このことは、符号化器への入力ベクトルにおけるインデックスの信頼性に影響を及ぼす。具体的には、インデックスの信頼値(reliability value)および/または信頼性に基づく順序付けは、レートマッチングを考慮せずに計算された値から変化する可能性がある。言い換えれば、レートマッチングされていないpolar符号用に設計され事前に保存された系列は、レートマッチトpolar符号の設計には役に立たない可能性がある。レートマッチングされていないpolar符号の系列がレートマッチトpolar符号の設計に使用されるならば、結果として得られたレートマッチトpolar符号には誤り訂正性能劣化観測され得る。したがって、レートマッチト(たとえば、パンクチャリングまたはショートニングされた)polar符号を設計するには、信頼性に基づいたインデックスの順序付け(以下、「系列設計」と呼ぶ。)をレートマッチング方式およびパラメータに基づいて生成する必要がある。したがって、系列設計は、レートマッチング方式とは無関係に最初は実行することができない。むしろ、系列設計のためにレートマッチング方式およびパラメータを考慮する必要がある。したがって、レートマッチングパラメータパンクチャドビットの数、パンクチャドビットの位置など)が変更された場合、異なる信頼性順序系列が必要となりうる。

0008

一方、レートマッチング方式が最初に決定され、次に系列がレートマッチング方式に基づいて設計される場合、複数の系列はMの各値に対応して設計される必要がありうる。さらに、複数の系列は、各レートマッチング方式(パンクチャリング、ショートニング、反復など)およびそれらのパターン自然順序、ビット反転順序など)に対応して設計される必要がありうる。

0009

上述したように、系列設計とレートマッチングとを独立して実行する場合、レートマッチトpolar符号のパフォーマンスを向上させるために、特定のレートマッチング方式に最適化された新しい信頼性順の系列を構築する必要がある。言い換えれば、レートマッチトpolar符号は、レートマッチング方式、パターンおよび非送信ビット数に最適化されていない信頼性順序系列を使用して設計されると、誤り訂正性能が低下する可能性がある。したがって、レートマッチトpolar符号の場合、信頼性順序系列はレートマッチングパターンに基づいて設計する必要がある。

0010

また、信頼性順序系列は、N−Mビットの各値に対して計算する必要があり、計算コストが高い操作であることを理解する必要がある。それ以外の場合、信頼性順序系列は、与えられたレートマッチング方式に対応するN−Mビットの値の与えられた集合に対して事前に計算され、メモリに格納されるで、より多くのメモリが必要となる。

0011

本発明の目的は、実装の複雑さを軽減してレートマッチトpolar符号を設計するための技術を提供することである。

課題を解決するための手段

0012

本発明によれば、通信装置は、入力ベクトルを符号化してpolar(ポーラー)符号の符号語を出力する符号化器と、前記入力ベクトルのインデックスの信頼性で順序付けられた信頼性順序系列とレートマッチングのためのインデックス集合とを格納するメモリと、制御部と、を備え、前記制御部が、前記信頼性順序系列が前記レートマッチング方式を考慮せずに生成されるように、汎用レートマッチング方式および前記メモリに格納された前記信頼性順序系列の少なくとも一つに基づいてインデックスの凍結集合を選択し、前記凍結集合を凍結ビットに設定し、非凍結集合を情報ビットに設定することで前記入力ベクトルを構築し、前記符号化器により出力される符号語のうち、レートマッチングのための前記インデックス集合にそれぞれ対応する符号ビットの送信を省略する。
本発明によれば、レートマッチング方法は、入力ベクトルを符号化してpolar(ポーラー)符号の符号語を出力する符号化器と、前記入力ベクトルのインデックスの信頼性で順序付けられた信頼性順序系列とレートマッチングのためのインデックス集合とを格納するメモリと、を備えた通信装置のためのレートマッチング方法であって、前記信頼性順序系列が前記レートマッチング方式を考慮せずに生成されるように、汎用レートマッチング方式および前記メモリに格納された前記信頼性順序系列の少なくとも一つに基づいてインデックスの凍結集合を選択し、前記凍結集合を凍結ビットに設定し、非凍結集合を情報ビットに設定することで前記入力ベクトルを構築し、前記符号化器により出力される符号語のうち、レートマッチングのための前記インデックス集合にそれぞれ対応する符号ビットの送信を省略する。
本発明によれば、一時的でない記録媒体は、入力ベクトルを符号化してpolar(ポーラー)符号の符号語を出力する符号化器と、前記入力ベクトルのインデックスの信頼性で順序付けられた信頼性順序系列とレートマッチングのためのインデックス集合とを格納するメモリと、を備えた通信装置を制御するためのプログラムを格納する一時的でない記録媒体であって、前記プログラムが、前記信頼性順序系列が前記レートマッチング方式を考慮せずに生成されるように、汎用レートマッチング方式および前記メモリに格納された前記信頼性順序系列の少なくとも一つに基づいてインデックスの凍結集合を選択し、前記凍結集合を凍結ビットに設定し、非凍結集合を情報ビットに設定することで前記入力ベクトルを構築し、前記符号化器により出力される符号語のうち、レートマッチングのための前記インデックス集合にそれぞれ対応する符号ビットの送信を省略する。

0013

上述したように、本発明によれば、実装の複雑さを軽減してレートマッチトpolar符号システムを設計することができる。

0014

したがって、本発明は、上記いくつかのステップとその1つ以上のステップの他のステップに対する関係、およびこれらのステップに影響する構成の特徴、要素の組合せおよび部分の配置を採用する装置からなり、これらの全てが以下の詳細な開示に例示され、本発明の範囲が特許請求の範囲に示される。上記目的に加えて、本発明の他の明白な利点は詳細な明細書および図面に反映される。

図面の簡単な説明

0015

図1は本発明の一実施形態によるpolar符号における符号化動作を例示する概略図である。
図2送信装置におけるレートマッチング方式およびパターンを考慮しない信頼性順序系列設計の動作を例示するフローチャートである。
図3は送信装置におけるパンクチャリング方式およびパターンに基づいて最適化された信頼性順序系列設計の動作を例示するフローチャートである。
図4は送信装置におけるビット反転ショートニング方式およびパターンに基づいて最適化された信頼性順序系列設計の動作を例示するフローチャートである。
図5はビット反転ショートニングの汎用性およびブロックパンクチャリングの非汎用性を示すBLER−SNRグラフを例示する。
図6は本発明の一実施形態による送信装置の機能的構成を例示する概略図である。
図7Aは本発明の例示的な実施形態による送信装置における(M、K)レートマッチトpolar符号を構築する動作を例示するフローチャートである。
図7Bは本発明の実施形態による凍結集合選択の動作を例示するフローチャートである。
図8は本実施形態による受信装置機能構成を例示する模式図である。
図9は本発明の実施形態による通信装置の他のアーキテクチャを例示する図である。

実施例

0016

以下、「例示的」という言葉は、「例、事例、または実例として役立つ」ことを意味するために本明細書で使用される。 本明細書で「例示的」として説明される実施形態は、他の実施形態よりも好ましいまたは有利であると必ずしも解釈されるべきではない。

0017

1.例示的な実施形態の概要
上述の技術的課題は、本発明の例示的な実施形態の1つまたは複数のバリエーションによって解決することができる。 本開示では、レートマッチングされた(レートマッチト)polar符号システムの設計について説明する。本開示で使用される用語「方式」、「パターン」および「パラメータ」は、以下を含意するものとする:
方式:パンクチャリング、ショートニング、反復など;
パターン:自然順序、ビット反転、疑似ランダムなど;および
パラメータ:M、K、K/M、ここでMは送信された符号ビットの数(Mは2の累乗ではない。)、Kは情報ビットの数である。
なお、ビット反転順序置換(Bit-reversal order permutation)は次のように理解され得る:(bdbd−1・・・b0)が10進数xの2進表現である場合、(bdbd−1・・・b0)により表現された10進数は、xのビット反転(bit-reversal)とみなされ得る。

0018

1.1)汎用レートマッチング方式
(N,K)polar符号の符号化の基本手順は次のとおりである:
- すべてのN(=2n)個のインデックスの信頼性に基づく順序付けを保存する;
-入力ベクトルUのN個のインデックスを、インデックスの信頼性に基づいて凍結集合と非凍結集合に分割する;
- 信頼性の高いK個のインデックスに情報ビットを配置し、信頼性の低いN−K個のインデックスに凍結ビット(0など)を配置し、入力ベクトルを構築する;
- 入力ベクトルUにビット反転置換行列Bおよび以下の生成行列を乗算することで符号化する:

0019

この生成行列は、分極カーネルG2のn回クロネッカ積である。したがって、符号化は次のように記載され得る:

0020

ここで、cは生成された符号語、uは符号化器への入力である。

0021

しかしながら、(M,K)レートマッチトpolar符号を構築する場合、パンクチャリングまたはショートニングが考慮されると信頼性ベースの順序が変更される可能性があるため、Nインデックスの信頼性順序は通常使用することができない。前述したように、この問題に対する従来の解決策は、レートマッチング方式と符号パラメータに基づいて系列を再生成することである。

0022

対照的に、この問題に対する新規の解決策によれば、インデックスの信頼性の順序を大幅に変更しないパンクチャリングまたはショートニング方式を使用して、少なくとも1つの事前計算済み系列でレートマッチトpolar符号を構築する。このような方式には、レートマッチングを考慮した場合と考慮しない場合の系列設計に大きな変更を生じさせない特徴がある。以下、このような特徴を有する方式を、汎用(universal)レートマッチング方式または汎用的に(universally)利用可能なレートマッチング方式と呼ぶ。

0023

汎用レートマッチング方式は、パンクチャリングまたはショートニング方式を適用した後に系列の再設計をした場合としない場合(すなわち、レートマッチングなしのpolar符号のために設計された系列を用い、かつ、使用されたレートマッチング方式に基づいて設計された別の系列を用いて)、レートマッチトpolar符号の誤り訂正性能を比較することにより発見され得る。系列の再設計の有無にかかわらず、レートマッチトpolar符号の誤り訂正性能が互いに非常に類似しているか、または実質的に重複している場合、適用される方式は汎用レートマッチング方式として使用することができる。言い換えれば、汎用レートマッチング方式により、レートマッチングを考慮しないインデックスの信頼性ベースの順序がレートマッチングに最適化されたものに非常に類似することが可能である。したがって、同じ系列設計がレートマッチングされていないpolar符号に使用可能であり、またレートマッチトpolar符号に対しても使用可能となり、その結果、系列の再設計が不要となる。詳細は後述する。

0024

1.2)(M,K)レートマッチトpolar符号の構築
図1に例示するように、本発明によるpolar符号の符号化手順は、レートマッチングを考慮せずに系列設計が実行され、それによりレートマッチングパラメータの変更ごとの系列設計が不要になる、という特徴を有する。

0025

より詳しくは、(M,K)レートマッチトpolar符号の符号化手順は次の通りである:
S101:レートマッチング方式を考慮することなくNref個のインデックスの信頼性を推定し、各インデックスの信頼性に従ってインデックスをソートし(ここで、Nrefは2n、nは正の整数)、この信頼性ベースで順序付けされたNref個のインデックスをメモリに保存する。
S102:参照系列Nrefから、レートマッチング方式なしと仮定された入力ベクトルのN個のインデックスの信頼性ベースの順序を取得する。ここでNはNrefより長い、短い、または同じ長さである。
S103:汎用レートマッチングパターンと、S102で取得したN個のインデックスの信頼性ベースの順序と、を使用して、凍結集合および非凍結集合を選択する。
S104:凍結集合と非凍結集合に基づいて、polar符号の符号化器への入力ベクトルを構築する。
S105:入力ベクトルに生成行列を乗算して符号化し、レートマッチト符号語を出力する。ビット反転置換行列Bも乗算されてもよい。

0026

1.3)効果
上述したように、汎用レートマッチング方式を使用することで、凍結および非凍結集合を選択するための、事前に保存された信頼性で順序付けされたインデックス系列(レートマッチングを考慮せずに生成された)を使用し続けることが可能となる。これにより、各レートマッチングパターンおよび方式に対応する、最適化された信頼性で順序付けられたインデックスの系列を設計する問題が解決される。したがって、レートマッチトpolar符号システムの実装が大幅に簡素化される。

0027

2.汎用性
2.1)信頼性で順序付けされた系列の設計
インデックスの信頼性は、非特許文献3で説明されているガウス近似(GA)に基づく密度進化(DE)で計算することができるが、他の方法を排除するものではない。 以下、長さNの入力ベクトルの各インデックスの信頼性推定がどのように行われるかを(理解が容易になるように、NがNrefと同じ場合を仮定して)、次の場合で説明する:レートマッチングを考慮しない場合;およびレートマッチングを考慮する場合(ブロックパンクチャリング、ビット反転ショートニングなど)。

0028

<レートマッチングを考慮しない系列設計>
図2に例示するように、入力ベクトルにおけるビットインデックスの信頼値は、レートマッチング方式またはパターンを考慮せずに推定される。各符号ビットインデックスに対応する初期チャネル出力尤度値は、基礎となるチャネル、例えば加法性ホワイトガウスノイズAWGN)チャネルのノイズ分散を用いて同じ値に設定されてもよい(動作S201)。 次に、入力ベクトルにおけるインデックスの信頼性は、GAに基づくDEを用いて推定され得る(動作S202)。次いで、インデックスは、信頼性に基づいてソートされ、信頼性ベースの系列SEQ0を得る(動作S203)。

0029

<ブロックパンクチャリングのための系列設計>
図3に例示するように、ビットインデックスの信頼値はブロックパンクチャリングで推定される。まず、選択されたパンクチャリング方式で送信されない符号ビットインデックスが選択される(動作S301)。たとえば、ブロックパンクチャリング方式は、最初のN−M個のインデックスのビット反転であるインデックスを持つ符号ビットを選択し、符号化器が次式の形態である場合、これら選択された符号ビットの送信が省略される。

0030

S301で選択された符号ビットインデックスでのLLR値は、非常に小さい値(たとえば0)に設定され、残りのインデックスの値はS201のように同じ値に維持される(動作S302)。入力ベクトルにおけるインデックスの信頼性は、GAに基づくDEを用いて推定され得る(動作S403)。続いて、入力ベクトルのインデックスは、信頼値に基づいてソートされ、信頼性ベースの系列SEQ1を得る(動作S304)。ブロックパンクチャリングで信頼性を推定するとき、結果の信頼性ベース系列SEQ1は、レートマッチングを考慮しない場合に得られた信頼性ベース系列SEQ0から変更され得る。したがって、新しい信頼性の順序付けが行われない場合、ブロックパンクチャブロック誤り率(BLER)性能を低下させる。

0031

<ビット反転ショートニングによる系列設計>
図4に例示するように、ビットインデックスの信頼値はビット反転ショートニングにより推定される。まず、選択されたショートニング方式で送信されない符号ビットインデックスが選択される(動作S401)。S401で選択された符号ビットインデックスでのチャネル出力尤度値は非常に大きな値(例えば無限大)に設定され、残りのインデックスでの値はS201と同じ値に維持される(動作S402)。 次に、入力ベクトルにおけるインデックスの信頼性は、GAに基づくDEを使用して推定され得る(動作S403)。 次いで、インデックスは、それらの信頼値に基づいてソートされ、信頼性ベースの系列SEQ2を得る(動作S404)。 ビット反転ショートニングで信頼性を推定する場合、結果としての信頼性ベースの系列SEQ2は、レートマッチングを考慮しない場合に取得される信頼性ベースの系列SEQ0とほぼ同じになり得る。 したがって、ビット反転ショートニングは、汎用レートマッチング方式として使用できる。

0032

2.2)汎用レートマッチング方式の例
上述したように、ビット反転ショートニングは、信頼性ベースの系列が大きく変化せず、そのために特定のレートマッチング方式用に最適化されたインデックスの新たな信頼性順序を必要としないという汎用的な特性を有するので、汎用レートマッチング方式の例であり得る。

0033

ビット反転ショートニングの場合、ブロックパンクチャリングと比較すると、BLER性能が、図5に例示するように、再設計しても再設計しなくてもほぼ同じである。

0034

ビット反転ショートニングパターンが使用される場合、符号語のN−M個のインデックスの集合は、比較的短いレートマッチトpolar符号を送信するために、送信が省略され得る。ビット反転ショートニングパターンの一例として、符号語の最後のN−M個のインデックス(すなわち、{N-M+1, …,N-1})が送信を省略されうる。なお、符号語のすべてのインデックスの集合が{0, 1, …,N-1}である。次式の形態のpolar符号化器が使用される場合、

0035

最後のN−M個のインデックスのビット反転置換が送信を省略され得る。ビット反転ショートニングパターンの他の例も除外されない。

0036

次に、汎用レートマッチング方式の例としてビット反転ショートニングパターンを取り上げて、本発明の例示的な実施形態を詳細に説明する。

0037

3.例示的な実施形態
以下、本発明の例示的な実施形態を添付の図面とともに詳細に説明する。ここに記載された実施形態は、本発明のいくつかの特定の代表例に過ぎず、本発明の概念多種多様コンテキストで実現され得ることを明記しておく。したがって、例示的な実施形態は本発明の範囲を限定するものではない。

0038

3.1)送信装置
送信者デバイス図6に示すように、送信者デバイス601には、メッセージ源602、polar符号の符号化方式前方誤り訂正(FEC)符号化器603、インデックスの少なくとも1つの信頼性順序系列を格納する第1メモリ604、ビット反転ショートニングパターンを汎用レートマッチング方式として格納する第2メモリ605、および、凍結集合607および非凍結集合608を選択してFEC符号化器603での符号化のための入力ベクトルを構築するコントローラ606が設けられている。コントローラ606または別個のコントローラは、第2メモリ605に格納されたビット反転ショートニングパターンを参照することにより、符号化器出力からどのビットが省略されるかを制御することができる。本実施形態では、第2メモリ605は、汎用レートマッチング方式の一例として、ビット反転ショートニングパターンを記憶する。

0039

コントローラ606は、凍結集合メモリ607および非凍結集合メモリ608を使用して、第1メモリ604に格納された少なくとも1つの系列と第2メモリ605に格納されたビット反転ショートニングとを使用して、インデックスの凍結集合および非凍結集合を選択または格納する。変調器609は、レートマッチトpolar符号を変調し、それを送信用無線周波数(RF)ユニット(図示せず)へ送る。送信装置601の機能は、信頼性順序系列およびビット反転ショートニングパターンを生成する機能およびpolar符号化の機能を含み、メモリ装置(図示せず)に格納されたそれぞれのプログラムを実行するプロセッサ上で実装され得る。

0040

メッセージ源602は、符号化され送信される必要のある情報ビットを生成する。FEC符号化器603は、次の方程式を用いて入力ベクトルuを符号化することができる:

0041

ここで、cはpolar符号の符号語、uは符号化器への入力ベクトル、BはNxNビット反転置換行列、および

0042

は、分極カーネルG2のn−クロネッカ積である。

0043

第1メモリ604は、レートマッチングから結果するインデックスの信頼値の変化を考慮せずに生成されるインデックスの少なくとも1つの信頼性順序系列を格納する。このような信頼性で順序付けられたインデックスの系列は、GAに基づくDEのような方法を用いて、インデックスの信頼値を推定する(図7AのS701参照)ことによって生成され得る。次いで、インデックスは、それらの信頼値に従ってソートされ(図7AのS702参照)、そして第1メモリ604に格納される。

0044

第2メモリ605は、インデックスの信頼性の順序を大きく変更することなく短いpolar符号を拘置するために使用可能な汎用レートマッチングパターンとしてビット反転ショートニングパターンを格納する。ビット反転ショートニングパターンは、比較的短い長さのレートマッチトpolar符号を送信するために、送信を省略可能なN−M個のインデックスの集合であり得る。ビット反転ショートニングパターンの一例として、符号語の最後のN−M個のインデックス(すなわち、{N-M+1, …, N-1})が採用され得る。ここで、符号語は{0, 1, …, N-1}と表記され得る。

0045

ビット反転ショートニングの場合、{N-M+1, …, N-1}の集合のビット反転置換された値は凍結集合607に含まれる。凍結集合607の残りのインデックスは、第1メモリ604に格納された少なくとも1つの信頼性順序系列から選択され得る。

0046

凍結集合607がコントローラ606によって完全に選択されると、{0、1、…、N−1}の集合差分としての非凍結集合608と凍結集合とを選択することができる。次に、コントローラ606は、非凍結集合608に含まれるインデックスに(メッセージソース602から受信した)情報ビットを設定し、凍結集合607に含まれるインデックスに凍結ビット(例えば0)を設定して、入力ベクトルを構築することができる。このように設計された入力ベクトルは、入力としてFEC符号化器603に入力され、FEC符号化器603は入力ベクトルをpolar符号語に符号化する。コントローラ606は、第2メモリ605に格納されたビット反転ショートニングパターンを参照して、生成された符号語の最後のN−M個のインデックスの送信を省略し、レートマッチトpolar符号語を変調器609に出力する。図7を参照して、汎用レートマッチング方式を採用したレートマッチトpolar符号語の構築の概要について説明する。

0047

3.2)レートマッチトpolar符号の構築
図7Aおよび7Bに例示されるように、(M,K)レートマッチトpolar符号語は、ビット反転ショートニングパターンを用いて構築される。入力ベクトルにおける各インデックスの信頼値は、GAに基づくDEを用いて推定される(動作S701)。たとえば、密度進化ブロックに入力として供給されるチャネル出力に対応する初期LLR値はすべてノイズ分散に基づいて同じ値に設定され、それにより入力ベクトルUにおける各インデックス位置の信頼値を推定することが可能となる。望ましくは、Nmaxを2の累乗としてN−Max個のインデックスの信頼値が推定される。Nmaxは、Nより大きい、小さいあるいは等しい値であり得る(Nは2nの累乗であり、nはlog2 Mの天井関数である。)。

0048

入力ベクトUにおける各インデックス位置の信頼値が推定されると、入力ベクトルUのN個のインデックスが信頼性の昇順降順でソートされ、その結果である長さNの信頼性順序系列が第1メモリに格納される(動作S702)。好ましくは、長さNmaxの信頼性順序系列が参照系列として事前に格納されている。任意の長さNの信頼性順序系列は、長さNmaxの参照系列から順序付部分集合として取得され得る。

0049

続いて、制御部606は、第1メモリ604に格納された信頼性順列とビット反転ショートニングから凍結集合607を選択する(ステップS703)。 ビット反転ショートニングパターンは、符号語の最後のN−M個のインデックスの集合であり、これらは、比較的短い長さのレートマッチトpolar符号を送信するために、送信を省略され得る。ビット反転ショートニングの場合、{N-M+1, …, N-1}の集合のビット反転置換された値は、凍結集合607に含まれる。凍結集合607の残りのインデックスは、第1メモリ604に格納された少なくとも1つの信頼性順序系列から選択されてもよい。より詳しくは、そのような凍結集合の選択は、図7Bに例示するように実行される。

0050

図7Bにおいて、コントローラ606は、送信されていない符号ビットに対応する入力ベクトル内のインデックスを選択し、それらを凍結集合607に含める(動作S703−1)。 たとえば、次式の形態の符号化器とともにビット反転ショートニング方式を用いると、

0051

符号語の最後のN−Mインデックスは送信されず、最後のN−Mインデックスにビット反転置換を適用することによって得られたインデックスは、既知の値(たとえば、凍結ビット)に設定され、凍結集合に含まれ得る。 前記S703−1で選択されたインデックスの数がN−K未満であれば(動作S703−2; YES)、コントローラ606は、第1メモリ604でソートされた比較的低い信頼性を有するインデックスから凍結集合607の残りのインデックスを選択する(動作S703−3)。例えば、コントローラ606は、前記最後のN−M個のインデックスのビット反転順列を凍結集合607に含める。凍結集合607における残りのインデックスは、第1メモリ604に格納された信頼度順系列から選択される。すなわち、第1メモリ604に格納された信頼度順系列で最も信頼性の低いインデックスが凍結集合607に含められ、凍結集合607の不足インデックスを満たす。

0052

図6および図7Aを参照すると、コントローラ606は、メッセージ源602によって生成された情報ビットを非凍結集合608に入れ、入力ベクトルUを構築するために凍結集合607のインデックスが凍結ビット(例えば、0)で満される(動作S704)。

0053

コントローラ606は、得られた入力ベクトルUをFEC符号化器603に提供し、FEC符号化器603が入力ベクトルUを符号化して符号語を出力する。符号化器の出力において、結果として生じる符号語は、汎用レートマッチングパターンのインデックスに対応する符号ビットが送信されないように制御される(動作S705)。

0054

上述した多くの変形例のさらなる詳細は、図によって補足される以下の実施形態を用いて説明される。

0055

3.3)例
ビット反転ショートニングを使用して(11,8)レートマッチトpolar符号を設計する方法の一例は以下の通りである。
ステップ1:<信頼性の順序付け>
インデックス0,1、…、2n-1(n = log211の天井関数)を信頼性の昇順にソートする。例えば:
{0,1,2,4,8,3,5,6,9,10,12,7,11,13,14,15}
である。
ステップ2:<凍結集合の選択>
ステップ2.1:最後のN−M個のインデックス{11,12,13,14,15}のビット反転置換、すなわち{13,3,11,7,15}を凍結集合に含める。
ステップ2.2:凍結集合のサイズがN−K=16−8=8であるから、8−5=3個分のインデックスをさらに選択する必要がある。これら3個のインデックスは、ステップ1で生成された系列{0,1,2}に従って選択可能である。したがって、凍結集合の合計は{0,1,2,3,7,11,13,15}となる。これらのインデックスは、凍結ビット(0など)に設定される。情報ビットは残りのインデックスに配置される。
ステップ3:<符号化>
以下の式で乗算する:

0056

0057

上述したように、汎用レートマッチング方式とパターンを使用すると、レートマッチングを考慮しないインデックスの信頼性順序付けが、レートマッチングに従って最適化されたインデックスの信頼性順序付けと非常に類似するようになる。したがって、レートマッチングのある場合とない場合とで共に同じ系列を使用することができる。また、同じ系列を使用して任意の長さのレートマッチト符号を設計することができる。

0058

3.4)受信装置
図8に示すように、受信装置801は、復調器802、FEC復号器803および復号メッセージプロセッサ804を含むデータ受信機能を有し、これらはメモリ装置(図示せず。)に格納されたそれぞれのプログラムを実行するプロセッサに実装され得る。長さMのLLRベクトルは、長さMの受信ベクトル(すなわちチャネル出力)から構築される。次に、長さNのLLRベクトルは、非送信ビットに対応するインデックスを非常に高い値(ショートニングの場合)または非常に低い値(パンクチャリングの場合)で満たすことにより、長さMのLLRベクトルから構築され得る。たとえば、ビット反転ショートニングの場合、最後のN−M個のビットに対するLLR値は、次式の形態の符号化器を使用すれば、

0059

非常に高い値に設定され得る。この長さNのLLRベクトルは、FEC復号器803の復号アルゴリズムへの入力として供給される。FEC復号器803は、LLRベクトルに対して復号アルゴリズムを実行して復号されたメッセージを生成し、この復号メッセージが復号メッセージプロセッサ804へ出力される。

0060

3.5)他の適用例
本発明の実施形態による通信装置は送信装置または受信装置として記載される。送信装置および受信装置は単一の通信装置に統合されてもよい。

0061

図9に例示するように、通信装置900は、少なくとも図6に示す送信装置601を有することができる。通信装置900は、信頼性順序系列905においてソートされたインデックスの少なくとも1つの系列と少なくとも1つのレートマッチングパターン906とを保存するメモリ901と、凍結および非凍結集合を選択し上述したpolar符号語を構築するための符号化を実行することができる少なくとも1つのコントローラからなるプロセッサ902と、を有することができる。通信装置900は、通信に必要なメモリ903、通信インタフェース904および他のユニットを含む。

0062

プログラムメモリ903は、図6に示すように、少なくとも凍結集合607および非凍結集合608の選択、FEC符号化器603への入力ベクトルの設計を実装するためのコンピュータ可読プログラムを格納する。 プログラムメモリ903に格納されたプログラムに従って、プロセッサ902はメモリ901内の信頼度順系列905および汎用レートマッチングパターン906を使用して、凍結および非凍結集合を選択し、polar符号化器への入力ベクトルを構築し、上述した通信インタフェース904へレートマッチトpolar符号語を出力する。

0063

適用可能であれば、本開示によって提供される様々な実施形態は、ハードウェアソフトウェア、またはハードウェアとソフトウェアの組み合わせを用いて実装され得る。また、適用可能であれば、本開示の趣旨から逸脱することなく、本明細書に記載の様々なハードウェアコンポーネントおよび/またはソフトウェアコンポーネントをソフトウェア、ハードウェア、および/または両方を含む複合コンポーネントに組み合わせることができる。適用可能であれば、本明細書に記載の様々なハードウェアコンポーネントおよび/またはソフトウェアコンポーネントは、本発明の精神から逸脱することなく、ソフトウェア、ハードウェア、またはその両方を含むサブコンポーネントに分離することができる。さらに、適用可能であれば、ソフトウェアコンポーネントはハードウェアコンポーネントとして実装でき、その逆も可能である。

0064

本明細書の実施形態が記載されたが、これらの実施形態は例示であり本開示を限定するものではない。たとえば、凍結集合は、事前に復号器が認識している任意の固定ビットパターン(すべてゼロのパターンに限定されない)を有することもできる。polar符号化で使用される生成行列は、以下の行列のn回のクロネッカ積以外の形式であってもよい。

0065

異なる行列を分極カーネルとして使用することもできる。たとえば、以下の行列を異なる分極カーネルとして使用することができる。

0066

0067

ショートニングには、いくつかの入力ビットを既知の値(ゼロに限定されない)に設定することも含まれ、これらの既知の入力ビットに対応する符号ビットを送信中に省略することが可能となる。復号器は、送信されない符号ビットに対応する初期LLR値を非常に高い値に設定することができる。

0068

以下の形態の符号化器

0069

も除外されない。このような符号化器で汎用ショートニング方式が使用される場合、符号語内の非送信符号ビットのインデックスが選択され、符号化器への入力で既知の値(たとえば凍結ビット)に設定される。たとえば、このような符号化器でビット反転ショートニング方式が使用される場合、符号語の最後のN−Mインデックスのビット反転置換は送信されず、同じインデックスが既知の値(たとえば凍結ビット)に設定される。

0070

他の実施形態では、凍結集合および非凍結集合のうちの一方のみがメモリに格納され、両方ではない可能性がある。たとえば、凍結集合がメモリに格納されている場合、非凍結集合は、符号化器への長さNの入力ベクトル内の凍結集合以外の残りのインデックスであることが自動的に認識される。

0071

デバイスによって実行されるコンピュータプログラムなどの、本開示によるアプリケーションソフトウェアは、1つまたは複数のコンピュータ可読媒体に格納され得る。また、本明細書で特定されるステップは、1つまたは複数の汎用または特定用途のコンピュータ、および/またはネットワーク化された、および/またはその他のコンピュータシステムを使用して実装することも考えられ得る。適用可能であれば、本明細書で説明するさまざまなステップの順序を変更し、複合ステップに組み合わせ、および/またはサブステップに分解して、本明細書で説明する機能を提供することができる。

0072

また、本開示の実施形態はこれらの実施形態に限定されるべきではなく、本開示の原理に従って当業者によって多数の修正および変形が行われ、以下の特許請求の範囲のような本開示の精神および範囲内に含まれると理解されるべきである。

0073

上記の例示的な実施形態は、polar符号化および復号を採用する通信システムに適用可能である。

0074

601送信装置
602 メッセージ源
603FEC符号化器
604 第1メモリ(信頼性順序系列メモリ)
605 第2メモリ(ビット反転ショートニングパターンメモリ
606コントローラ
607凍結集合メモリ
608 非凍結集合メモリ
609変調器
901受信装置
902復調器
903復号器コントローラ
903 FEC復号器
904復号メッセージプロセッサ

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ