図面 (/)

この項目の情報は公開日時点(2020年9月24日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (7)

課題・解決手段

アレイ基板を開示する。ベース基板(7)と、前記ベース基板上に位置するゲート線(1)及び前記ゲート線と交差するデータ線(2)とを備え、前記ゲート線とデータ線により複数の画素領域が画定され、少なくとも一部の前記画素領域内画像センサ(12)が設けられる。前記画像センサは、敏感素子(5)と、前記敏感素子の一端に位置する第1電極(11)と、前記敏感素子の他端に位置する第2電極(10)とを備える。前記画像センサは画像情報を有する光を検知する。

概要

背景

現在、表示装置において使用者動きを認識するために、一般に、高価なCCD(電荷結合素子)/CMOS(相補型金属酸化膜半導体カメラによって使用者の動きを取得する必要がある。取得された動きを分析して対応した操作を実行する。また、夜間に使用者の動きを認識する必要がある場合、さらに4軸モーションメモリセンサ(MotionMEMsensor)を用いて使用者の動きを記録する必要がある。現在、これら使用者の動きを認識できる装置は高価で、表示装置に整合しにくい。

概要

アレイ基板を開示する。ベース基板(7)と、前記ベース基板上に位置するゲート線(1)及び前記ゲート線と交差するデータ線(2)とを備え、前記ゲート線とデータ線により複数の画素領域が画定され、少なくとも一部の前記画素領域内画像センサ(12)が設けられる。前記画像センサは、敏感素子(5)と、前記敏感素子の一端に位置する第1電極(11)と、前記敏感素子の他端に位置する第2電極(10)とを備える。前記画像センサは画像情報を有する光を検知する。

目的

記事情に鑑みて、本開示の一実施例はアレイ基板を提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

ベース基板と、ベース基板上に位置するゲート線及び前記ゲート線と交差するデータ線と、を備え、前記ゲート線と前記データ線により複数の画素領域が画定されるアレイ基板であって、少なくとも一部の前記複数の画素領域のそれぞれに、画像情報を有する光を検知する画像センサを有し、前記画像センサは、敏感素子と、前記敏感素子の一端に位置する第1電極と、前記敏感素子の他端に位置する第2電極と、を備えるアレイ基板。

請求項2

前記画像センサは、前記第1電極が1本の前記ゲート線に結合され、前記第2電極が電流検出線に結合される請求項1に記載のアレイ基板。

請求項3

前記画像センサの前記第1電極はゲート絶縁層を貫通するビアにおける接続電極を介して1本の前記ゲート線に結合される請求項2に記載のアレイ基板。

請求項4

前記画像センサの前記第1電極と前記第2電極は別々に設けられ、前記画像センサの前記敏感素子は、前記第1電極と前記第2電極の上に位置し、前記ゲート絶縁層に対して宙吊り状態である請求項3に記載のアレイ基板。

請求項5

各前記画素領域内に位置する表示用駆動薄膜トランジスタをさらに備え、前記駆動薄膜トランジスタはゲートソースドレイン及び活性層を備える請求項1に記載のアレイ基板。

請求項6

前記画像センサの敏感素子と前記駆動薄膜トランジスタの活性層の材料は同じである請求項5に記載のアレイ基板。

請求項7

ゲート、ソース、ドレイン及び活性層を備え、前記画像センサを制御するスイッチング薄膜トランジスタをさらに備え、前記スイッチング薄膜トランジスタのドレインが前記第1電極に結合され、前記スイッチング薄膜トランジスタのゲートが1本の前記ゲート線に結合され、前記スイッチング薄膜トランジスタのソースがデータ入力線に結合される請求項1〜6のいずれか一項に記載のアレイ基板。

請求項8

前記スイッチング薄膜トランジスタのドレインは前記第1電極と一体構造である請求項7に記載のアレイ基板。

請求項9

前記画像センサの敏感素子、前記駆動薄膜トランジスタの活性層及び前記スイッチング薄膜トランジスタの活性層の材料は同じである請求項7に記載のアレイ基板。

請求項10

前記画像センサは赤外線画像センサである請求項1〜9のいずれか一項に記載のアレイ基板。

請求項11

請求項1〜10のいずれか一項に記載のアレイ基板を備え、前記電流検出線に結合され、前記電流検出線における電流変化に応じてタッチ操作を認識する処理回路をさらに備える表示装置

請求項12

ベース基板上にゲート線と駆動薄膜トランジスタのゲートを形成する工程と、貫通するビアを有するゲート絶縁層を形成する工程と、1回のマスクプレートによって、前記ゲート絶縁層上に前記駆動薄膜トランジスタのソース、前記駆動薄膜トランジスタのドレイン、データ線、画像センサの第1電極、画像センサの第2電極及び電流検出線を形成する工程と、前記第1電極と前記第2電極との間に遷移層を形成する工程と、1回のマスクプレートによって、前記遷移層上に前記駆動薄膜トランジスタの活性層と敏感素子を形成する工程と、前記遷移層を除去して、前記第1電極と前記第2電極上に架設された前記敏感素子を形成する工程と、を含むアレイ基板の製造方法。

請求項13

前記ゲート絶縁層上に前記駆動薄膜トランジスタのソース、前記駆動薄膜トランジスタのドレイン、データ線、前記画像センサの第1電極、前記画像センサの第2電極及び前記電流検出線を形成する工程は、前記ゲート絶縁層上に金属材料層を形成する工程と、1回のマスクプレートによって前記金属材料層をパターニング処理し、前記駆動薄膜トランジスタのソース、前記駆動薄膜トランジスタのドレイン、前記データ線、前記画像センサの前記第1電極、前記画像センサの前記第2電極及び前記電流検出線を形成する工程と、を含む請求項12に記載のアレイ基板の製造方法。

請求項14

前記駆動薄膜トランジスタの活性層と前記敏感素子の材料はアモルファスシリコン又は低温ポリシリコンである請求項12又は13に記載のアレイ基板の製造方法。

請求項15

前記第1電極と前記第2電極は別々に設けられ、前記第2電極はそれぞれ前記電流検出線に結合され、前記第1電極はそれぞれ前記ゲート絶縁層を貫通するビアを介して前記ゲート線に結合される請求項12〜14のいずれか一項に記載のアレイ基板の製造方法。

請求項16

ベース基板上にゲート線と駆動薄膜トランジスタのゲートを形成する工程と、貫通するビアを有するゲート絶縁層を形成する工程と、1回のマスクプレートによって前記ゲート絶縁層上に画像センサの第1電極、第2電極及びデータ線、電流検出線、データ線、前記駆動薄膜トランジスタのソース及びドレイン、並びにスイッチング薄膜トランジスタのソース及びドレインを形成する工程と、前記第1電極と前記第2電極との間に遷移層を形成する工程と、1回のマスクプレートによって、前記遷移層上に前記駆動薄膜トランジスタの活性層、前記スイッチング薄膜トランジスタの活性層及び敏感素子を形成する工程と、前記遷移層を除去して、前記第1電極と前記第2電極上に架設された前記敏感素子を形成する工程と、を含むアレイ基板の製造方法。

請求項17

前記ゲート絶縁層上に画像センサの第1電極、第2電極及びデータ線、電流検出線、データ線、前記駆動薄膜トランジスタのソース及びドレイン、並びにスイッチング薄膜トランジスタのソース及びドレインを形成する工程は、前記ゲート絶縁層上に金属材料層を形成する工程と、1回のマスクプレートによって前記金属材料層をパターニング処理し、前記画像センサの前記第1電極、前記第2電極及び前記データ線、前記電流検出線、前記データ線、前記駆動薄膜トランジスタの前記ソース及びドレイン、並びに前記スイッチング薄膜トランジスタの前記ソース及びドレインを形成する工程と、を含む請求項16に記載のアレイ基板の製造方法。

請求項18

前記第1電極と前記第2電極は別々に設けられ、前記スイッチング薄膜トランジスタのドレインがそれぞれ前記第1電極に結合され、前記スイッチング薄膜トランジスタのソースがそれぞれデータ入力線に結合され、前記第2電極がそれぞれ前記電流検出線に結合される請求項16又は17に記載のアレイ基板の製造方法。

請求項19

前記駆動薄膜トランジスタの活性層、前記スイッチング薄膜トランジスタの活性層及び前記敏感素子の材料はアモルファスシリコン又は低温ポリシリコンである請求項16〜18のいずれか一項に記載のアレイ基板の製造方法。

請求項20

前記敏感素子は前記ゲート絶縁層に対して宙吊り状態である請求項16〜19のいずれか一項に記載のアレイ基板の製造方法。

技術分野

0001

本発明は表示技術分野に関し、特にアレイ基板及びその製造方法、表示装置に関する。

0002

関連出願の相互参照
本願は2017年07月10日に提出した出願番号が201710557038.2の中国特許出願の優先権を主張し、その全内容が引用により本願に組み込まれている。

背景技術

0003

現在、表示装置において使用者動きを認識するために、一般に、高価なCCD(電荷結合素子)/CMOS(相補型金属酸化膜半導体カメラによって使用者の動きを取得する必要がある。取得された動きを分析して対応した操作を実行する。また、夜間に使用者の動きを認識する必要がある場合、さらに4軸モーションメモリセンサ(MotionMEMsensor)を用いて使用者の動きを記録する必要がある。現在、これら使用者の動きを認識できる装置は高価で、表示装置に整合しにくい。

課題を解決するための手段

0004

記事情に鑑みて、本開示の一実施例はアレイ基板を提供する。前記アレイ基板は、ベース基板と、ベース基板上に位置するゲート線及び前記ゲート線と交差するデータ線と、を備えてもよい。前記ゲート線と前記データ線により複数の画素領域が画定され、少なくとも一部の前記複数の画素領域のそれぞれに、画像情報を有する光を検知する画像センサを有し、前記画像センサは、敏感素子と、前記敏感素子の一端に位置する第1電極と、前記敏感素子の他端に位置する第2電極と、を備えてもよい。前記画像センサの前記第1電極が1本の前記ゲート線に結合され、前記第2電極が電流検出線に結合されてもよい。一実施例では、前記画像センサの前記第1電極はゲート絶縁層を貫通するビアにおける接続電極を介して1本の前記ゲート線に結合されてもよい。前記画像センサの前記第1電極と前記第2電極は別々に設けられ、前記画像センサの前記敏感素子は、前記第1電極と前記第2電極上に位置し、且つ前記ゲート絶縁層に対して宙吊り状態であってもよい。

0005

前記アレイ基板は、前記画素領域ごとに設けられ、ゲートソースドレイン及び活性層を備える表示用駆動薄膜トランジスタをさらに備えてもよい。前記画像センサの敏感素子が前記駆動薄膜トランジスタの活性層の材料と同じであってもよい。

0006

前記アレイ基板は、ゲート、ソース、ドレイン及び活性層を備え、前記画像センサを制御するスイッチング薄膜トランジスタをさらに備え、前記スイッチング薄膜トランジスタは、ドレインが前記第1電極に結合され、ゲートが1本の前記ゲート線に結合され、ソースがデータ入力線に結合され、ドレインが前記第1電極と一体構造であってもよい。前記画像センサの敏感素子、前記駆動薄膜トランジスタの活性層及び前記スイッチング薄膜トランジスタの活性層の材料が同じであってもよい。前記画像センサは赤外線画像センサであってもよい。

0007

本開示の他の実施例は、本開示の一実施例に記載のアレイ基板を備える表示装置を提供する。前記表示装置は、前記電流検出線に結合され、前記電流検出線における電流変化に応じてタッチ操作を認識する処理回路をさらに備えてもよい。

0008

本開示の他の実施例はアレイ基板の製造方法を提供する。一実施例では、前記方法は、ベース基板上にゲート線と駆動薄膜トランジスタのゲートを形成する工程と、貫通するビアを有するゲート絶縁層を形成する工程と、1回のマスクプレートによって、前記ゲート絶縁層上に前記駆動薄膜トランジスタのソース、前記駆動薄膜トランジスタのドレイン、データ線、画像センサの第1電極、前記画像センサの第2電極及び電流検出線を形成する工程と、前記第1電極と前記第2電極との間に遷移層を形成する工程と、1回のマスクプレートによって、前記遷移層上に前記駆動薄膜トランジスタの活性層と敏感素子を形成する工程と、前記遷移層を除去して、前記第1電極と前記第2電極上に架設された前記敏感素子を形成する工程と、を含んでもよい。

0009

前記ゲート絶縁層上に前記駆動薄膜トランジスタのソース、前記駆動薄膜トランジスタのドレイン、データ線、前記画像センサの第1電極、前記画像センサの第2電極及び前記電流検出線を形成する工程は、前記ゲート絶縁層上に金属材料層を形成する工程と、1回のマスクプレートによって前記金属材料層をパターニング処理し、前記駆動薄膜トランジスタのソース、前記駆動薄膜トランジスタのドレイン、前記データ線、前記画像センサの前記第1電極、前記画像センサの前記第2電極及び前記電流検出線を形成する工程と、を含んでもよい。前記駆動薄膜トランジスタの活性層と前記敏感素子の材料はアモルファスシリコン又は低温ポリシリコンであってもよい。前記第1電極と前記第2電極は別々に設けられ、前記第2電極はそれぞれ前記電流検出線に結合され、前記第1電極はそれぞれ前記ゲート絶縁層を貫通するビアを介して前記ゲート線に結合されてもよい。

0010

別の実施例では、前記アレイ基板の製造方法は、ベース基板上にゲート線と駆動薄膜トランジスタのゲートを形成する工程と、貫通するビアを有するゲート絶縁層を形成する工程と、1回のマスクプレートによって前記ゲート絶縁層上に画像センサの第1電極、第2電極及びデータ線、電流検出線、データ線、前記駆動薄膜トランジスタのソース及びドレイン、並びにスイッチング薄膜トランジスタのソース及びドレインを形成する工程と、前記第1電極と前記第2電極との間に遷移層を形成する工程と、1回のマスクプレートによって、前記遷移層上に前記駆動薄膜トランジスタの活性層、前記スイッチング薄膜トランジスタの活性層及び敏感素子を形成する工程と、前記遷移層を除去して、前記第1電極と前記第2電極上に架設された前記敏感素子を形成する工程と、を含んでもよい。

0011

前記ゲート絶縁層上に画像センサの第1電極、第2電極及びデータ線、電流検出線、データ線、前記駆動薄膜トランジスタのソース及びドレイン、並びに前記スイッチング薄膜トランジスタのソース及びドレインを形成する工程は、前記ゲート絶縁層上に金属材料層を形成する工程と、1回のマスクプレートによって前記金属材料層をパターニング処理し、前記画像センサの前記第1電極、前記第2電極及び前記データ線、前記電流検出線、前記データ線、前記駆動薄膜トランジスタの前記ソース及びドレイン、並びにスイッチング薄膜トランジスタの前記ソース及びドレインを形成する工程と、を含んでもよい。

0012

前記第1電極と前記第2電極は別々に設けられ、前記スイッチング薄膜トランジスタは、ドレインがそれぞれ前記第1電極に結合され、ソースがそれぞれ前記データ入力線に結合され、前記第2電極がそれぞれ前記電流検出線に結合されてもよい。前記駆動薄膜トランジスタの活性層、前記スイッチング薄膜トランジスタの活性層及び前記敏感素子の材料はアモルファスシリコン又は低温ポリシリコンであってもよい。前記敏感素子は前記ゲート絶縁層に対して宙吊り状態であってもよい。

0013

本発明の内容は以下で具体的に説明され、且つ添付の特許請求の範囲に記載されている。上記及び本発明のほかの主題、特徴及び利点は以下で図面を参照して説明することにより明らかになる。

図面の簡単な説明

0014

図1は本開示の一実施例に係るアレイ基板の部分平面模式図である。
図2図1に示されるアレイ基板のCC断面模式図である。
図3は本開示の別の実施例に係るアレイ基板の部分平面模式図である。
図4図3に示されるアレイ基板のCC断面模式図である。
図5は本開示の一実施例に係るアレイ基板の製造方法のフローチャートである。
図6は本開示の一実施例に係るアレイ基板の製造方法のフローチャートである。

実施例

0015

業者が本発明の技術案をよりよく理解できるように、図面及び実施例を参照して本発明を詳細に説明する。図1−6を参照して本発明を説明する。係る図面において、類似する構造と要素は類似する符号で示される。

0016

従来技術では、使用者の動きを認識する装置は高価で、表示装置に整合しにくい。上記問題を解決するために、本開示は、表示装置において使用者のタッチ動作低コストで認識することができるアレイ基板及びその製造方法、表示装置を提供する。

0017

それに対応し、本開示の実施例はアレイ基板を提供し、ベース基板上に位置するゲート線、及び前記ゲート線と交差するデータ線を備え、前記ゲート線とデータ線により複数の画素領域が画定され、前記画素領域内にそれぞれ表示用の駆動薄膜トランジスタが設けられ、前記アレイ基板は、少なくとも一部の前記画素領域内において前記画素領域内に位置する画像センサ12をさらに備え、前記画像センサ12は、敏感素子と、前記敏感素子の一端に位置する第1電極と、前記敏感素子の他端に位置する第2電極と、を備える。

0018

本実施例では、ベース基板上に画像センサが設けられ、画像センサと駆動薄膜トランジスタが同一のベース基板上に位置することで、表示装置は画像センサの構造と機能を集積でき、低コストで使用者のタッチ動作を認識できる。

0019

一実施例では、画像センサの敏感素子は半導体材料からなるため、敏感素子はアレイ基板の駆動薄膜トランジスタの活性層と同じ材料からなってもよく、それにより画像センサの敏感素子はアレイ基板の駆動薄膜トランジスタの活性層と同じパターニングプロセス又は1回のマスクプレートによって形成でき、表示デバイスと画像センサを同時に形成することができる。

0020

上記一部の画素領域とは、画像センサを有する画素領域のベース基板における分布が少なくとも画像センサが実行する機能の実現を満たすことを意味する。画像センサは、タイプによって、その捕捉イメージング等の精度要件に応じて、領域分布密度についての要件が異なり、例えば赤外線画像センサは低い分布密度でも画像捕捉を実現できる。しかしながら、奥行き画像センサは高い分布密度でしか正確な奥行きと3D捕捉認識を実現できない。本開示の実施例では、一部の画素領域として、例えば、全画素領域の30%以上、全画素領域の50%以上、全画素領域の80%以上、全画素領域が挙げられる。

0021

一実施例では、上記の画像センサを有する画素領域はベース基板に均一に分布することで、画像センシング均一性を高める。

0022

一実施例では、画像センサは赤外線画像センサであってもよく、赤外線画像センサは昼間にも夜間にも使用者のタッチ動作、ジェスチャー、動き等を感知して認識することができる。

0023

図1は本開示の一実施例に係るアレイ基板の部分平面模式図である。図1に示すように、ベース基板上に、行をなして配列されたゲート線1、列をなして配列されたデータ線2及び電流検出線6が配列されている。ゲート線1とデータ線2により複数の画素領域13が画定され、各画素領域13内に表示用の駆動薄膜トランジスタAが設けられ、駆動薄膜トランジスタAは、ゲートがゲート線1に結合され、ソースがデータ線2に結合され、ドレインが画素電極3に結合される。少なくとも一部の画素領域内に画像センサがさらに設けられる。図1に示すように、画像センサは、敏感素子5と、敏感素子5の一端に位置する第1電極11と、敏感素子5の他端に位置する第2電極10とを備え、第1電極11がゲート線1に結合され、第2電極10が敏感素子の電流検出線6に結合される。

0024

図2図1に示されるアレイ基板のCC断面模式図である。一実施例では、図2に示すように、前記アレイ基板は、以下を備える。

0025

すなわち、ベース基板7と、前記ベース基板7上に位置するゲート線1及び駆動薄膜トランジスタのゲート81と、ゲート絶縁層9と、前記ゲート絶縁層9上に位置する駆動薄膜トランジスタのソース82、ドレイン84、活性層83及び前記データ線2と、前記ゲート絶縁層9上に位置する第1電極11、第2電極10及び電流検出線6と、前記第1電極11と前記第2電極10上に架設された敏感素子5と、を備える。

0026

前記第1電極11と前記第2電極10は所定間隔をあけて設けられ、前記第2電極10は前記電流検出線6に結合され、前記第1電極11は前記ゲート絶縁層9を貫通するビアにおける接続電極14を介して前記ゲート線1に結合される。

0027

前記敏感素子5は、活性層83と同じ材料からなってもよく、1回のパターニングプロセス又は1回のマスクプレートによって形成され、ゲート絶縁層9に対して宙吊り状態である。

0028

画像センサの動作時、光(赤外線を含む)が敏感素子5に照射してその温度を上昇させ、温度上昇によって敏感素子5の抵抗変化を引き起こし、敏感素子5の抵抗変化量を検出することで光強度の検出を実現して、画像の感知を実現できる。図1及び図2からわかるように、ゲート線1の電圧が画像センサの敏感素子5に印加され、電流検出線6の電位が一定することで、電流検出線6の電流変化を検出するだけで敏感素子5の抵抗変化を測定でき、さらに光強度の変化を得ることができる。

0029

図3は本開示の別の実施例に係るアレイ基板の部分平面模式図である。図3に示すように、ベース基板上に、行をなして配列されたゲート線1、列をなして配列されたデータ線2、データ入力線4及び電流検出線6が配列されている。ゲート線1とデータ線2により複数の画素領域が画定され、画素領域内にそれぞれ表示用の駆動薄膜トランジスタAが設けられる。一実施例では、駆動薄膜トランジスタAは、ゲートがゲート線1に結合され、ソースがデータ線2に結合され、ドレインが画素電極3に結合される。少なくとも一部の画素領域内に画像センサがさらに設けられ、画像センサは、敏感素子5と、敏感素子5の一端に位置する第1電極と、敏感素子5の他端に位置する第2電極10と、を備える。前記アレイ基板は、前記ゲート線に結合され、前記画像センサを制御するスイッチング薄膜トランジスタBと、前記ベース基板上に位置するデータ入力線4とをさらに備え、前記スイッチング薄膜トランジスタは、ドレインが第1電極に結合され、ゲートが前記ゲート線1に結合され、ソースが前記データ入力線4に結合され、ここで、ドレインが第1電極と一体構造であってもよい。

0030

図4図3に示されるアレイ基板のCC断面模式図である。図4に示すように、一実施例では、前記アレイ基板は、以下を備える。

0031

すなわち、ベース基板7と、前記ベース基板7上に位置するゲート線及び前記駆動薄膜トランジスタのゲート81、前記スイッチング薄膜トランジスタのゲート88と、ゲート絶縁層9と、前記ゲート絶縁層9上に位置する前記駆動薄膜トランジスタのソース82、ドレイン84、活性層83及び前記データ線2と、前記スイッチング薄膜トランジスタのソース85、ドレイン87、活性層86、前記第1電極11、前記第2電極10、前記データ入力線4及び前記電流検出線6と、を備える。前記駆動薄膜トランジスタのゲート81と前記スイッチング薄膜トランジスタのゲート88がともに前記ゲート線1に結合される。

0032

前記第1電極11と前記第2電極10は所定間隔をあけて設けられ、前記スイッチング薄膜トランジスタのドレインは前記第1電極に結合され、第1電極はドレイン87と一体構造であってもよく、前記スイッチング薄膜トランジスタのソースは前記データ入力線4に結合され、前記第2電極10は前記電流検出線6に結合され、前記敏感素子5は前記第1電極と前記第2電極10上に架設される。敏感素子5は、活性層83、活性層86と同じ材料からなってもよく、1回のパターニングプロセス又は1回のマスクプレートによって形成され、ゲート絶縁層9に対して宙吊り状態である。

0033

画像センサの動作時、光(赤外線を含む)が敏感素子5に照射してその温度を上昇させ、温度上昇によって敏感素子5の抵抗変化を引き起こし、敏感素子5の抵抗変化量を検出することで光強度の検出を実現して、画像の感知を実現できる。図3及び図4からわかるように、ゲート線1の電圧がスイッチング薄膜トランジスタのゲートに印加されて、スイッチング薄膜トランジスタをオンにし、データ入力線4の電圧がスイッチング薄膜トランジスタによって画像センサの敏感素子5に印加され、電流検出線6の電位が一定することで、電流検出線6の電流変化を検出するだけで敏感素子5の抵抗変化を測定でき、さらに光強度の変化を得ることができる。

0034

本開示の実施例は、表示装置をさらに提供し、前記表示装置は、本開示の実施例に係るアレイ基板を備え、前記敏感素子の電流検出線に結合される処理回路をさらに備える。前記処理回路は敏感素子の電流検出線における電流変化に応じてタッチ操作を認識する。前記表示装置は、テレビディスプレイデジタルフォトフレーム携帯電話タブレットなど表示機能を有する任意の製品又は部材であってもよく、前記表示装置はフレキシブル回路基板プリント回路基板及びバックプレーンをさらに備えてもよい。

0035

本開示の実施例はアレイ基板の製造方法をさらに提供する。一実施例では、前記方法は、ベース基板上に、ゲート線、及び前記ゲート線と交差するデータ線を形成し、前記ゲート線とデータ線により複数の画素領域を画定し、前記画素領域内にそれぞれ表示用の駆動薄膜トランジスタを形成する工程を含み、少なくとも一部の前記画素領域内に、敏感素子と、前記敏感素子の一端に位置する第1電極と、前記敏感素子の他端に位置する第2電極とを備える画像センサを形成する工程をさらに含む。

0036

本実施例では、ベース基板上に画像センサを形成し、画像センサと駆動薄膜トランジスタが同一のベース基板上に位置することで、表示装置は画像センサの構造と機能を集積でき、表示装置において使用者のタッチ動作、動き、ジェスチャーを低コストで認識できる。

0037

一実施例では、画像センサの敏感素子は半導体材料からなって、前記敏感素子はアレイ基板の駆動薄膜トランジスタの活性層と同じ材料からなってもよく、それにより画像センサの敏感素子はアレイ基板の駆動薄膜トランジスタの活性層と同じパターニングプロセス又は1回のマスクプレートによって形成でき、表示デバイスを準備するとともに画像センサを準備することができる。

0038

一実施例では、画像センサは赤外線画像センサであってもよく、赤外線画像センサは昼間にも夜間にも使用者のタッチ動作、動き、ジェスチャー等を認識することができる。

0039

さらに、前記製造方法は、同じパターニングプロセス又は1回のマスクプレートによって前記画像センサの第1電極、第2電極、前記駆動薄膜トランジスタのソース、ドレインを形成する工程を含んでもよい。

0040

一実施例では、図1及び図2に示されるアレイ基板を製造するにあたり、前記製造方法は、同じパターニングプロセス又は1回のマスクプレートによって前記画像センサの第1電極11、第2電極10、前記データ線2、前記駆動薄膜トランジスタのソース82、ドレイン84及び前記電流検出線6を形成する工程を含んでもよい。

0041

図5は本開示の一実施例に係るアレイ基板の製造方法のフローチャートである。駆動薄膜トランジスタ及びゲート線1、データ線2の製造中に画像センサと敏感素子の電流検出線6を製造してもよい。図5に示すように、前記製造方法は、下記工程を含んでもよい。

0042

工程101では、ベース基板7を提供する。一実施例では、前記ベース基板7はガラス基板石英基板のようなリジッド基板であってもよい。他の実施例では、前記ベース基板7はポリイミド基板のようなフレキシブル基板であってもよい。

0043

工程102では、前記ベース基板7上に1回のパターニングプロセス又は1回のマスクプレートによってゲート線1と前記駆動薄膜トランジスタのゲート81を形成する。ゲート線1とゲート81は、Cu、Al、Ag、Mo、Cr、Nd、Ni、Mn、Ti、Ta、W等の金属及びこれらの金属の合金からなってもよく、ゲート線1とゲート81は単層構造又は多層構造であってもよく、多層構造として、Cu¥Mo、Ti¥Cu¥Ti、Mo¥Al¥Mo等が挙げられる。

0044

工程103では、ゲート絶縁層9を形成し、且つ前記ゲート絶縁層9を貫通するビアを形成する。ゲート絶縁層9は酸化物、窒化物又は窒素酸化物から選ばれてもよく、対応した反応ガスはSiH4、NH3、N2又はSiH2Cl2、NH3、N2である。

0045

工程104では、前記ゲート絶縁層9上に、1回のパターニングプロセス又は1回のマスクプレートによって前記駆動薄膜トランジスタのソース82、ドレイン84、データ線2、前記画像センサの第1電極11、第2電極10及び前記電流検出線6を形成する。前記第1電極11と前記第2電極10は所定間隔をあけて設けられ、前記第2電極10はそれぞれ前記電流検出線6に結合され、前記第1電極11は前記ゲート絶縁層9を貫通するビアを介して前記ゲート線1に結合される。前記駆動薄膜トランジスタのソース82、ドレイン84、データ線2、前記画像センサの第1電極11、第2電極10及び前記敏感素子の電流検出線6は、Cu、Al、Ag、Mo、Cr、Nd、Ni、Mn、Ti、Ta、W等の金属及びこれらの金属の合金からなってもよく、単層構造又は多層構造であってもよく、多層構造としてCu¥Mo、Ti¥Cu¥Ti、Mo¥Al¥Mo等が挙げられる。

0046

工程105では、前記第1電極11と前記第2電極10との間に遷移層を形成する。遷移層はフォトレジストからなってもよく、第1電極11と前記第2電極10との間に位置する。

0047

工程106では、1回のパターニングプロセスによって、前記駆動薄膜トランジスタの活性層83と前記遷移層上に位置する前記敏感素子5を形成する。前記敏感素子5の前記ベース基板7における正投影は前記第1電極11及び前記第2電極10の前記ベース基板7における正投影の両方とも重なり領域を有する。一実施例では、活性層と敏感素子5はa−Si、LTPS等の半導体材料からなってもよい。

0048

工程107では、前記遷移層を除去し、前記第1電極11と前記第2電極10上に架設された前記敏感素子5を形成する。一実施例では、宙吊り構造を形成するように、NaOH溶液を用いて、敏感素子5の下方におけるフォトレジストを溶解してもよい。

0049

一実施例では、前記製造方法は、前記ゲート線に結合され、前記画像センサを制御するスイッチング薄膜トランジスタを形成する工程をさらに含み、ここで、同じパターニングプロセス又は1回のマスクプレートによって、前記画像センサの第1電極、第2電極、前記駆動薄膜トランジスタのソース、ドレイン、前記スイッチング薄膜トランジスタのソース、ドレインを形成してもよい。

0050

一実施例では、図3及び図4に示されるアレイ基板を製造するにあたり、前記製造方法は、前記ゲート線1に結合されるスイッチング薄膜トランジスタ、及び前記ベース基板7上に位置するデータ入力線4を形成する工程を含む。同じパターニングプロセス又は1回のマスクプレートによって、前記第1電極11、第2電極10、前記データ入力線4、前記電流検出線6、前記データ線2、前記駆動薄膜トランジスタのソース82、ドレイン84、前記スイッチング薄膜トランジスタのソース85、ドレイン87を形成してもよい。

0051

図6は本開示の一実施例に係るアレイ基板の製造方法のフローチャートである。

0052

図6に示すように、前記製造方法は、下記工程を含む。

0053

工程201では、ベース基板7を提供し、ベース基板7はガラス基板や石英基板のようなリジッド基板であってもよく、ポリイミド基板のようなフレキシブル基板であってもよい。

0054

工程202では、前記ベース基板7上に1回のパターニングプロセス又は1回のマスクプレートによって前記ゲート線1、前記駆動薄膜トランジスタのゲート81、前記スイッチング薄膜トランジスタのゲート88を形成する。前記駆動薄膜トランジスタのゲート81と前記スイッチング薄膜トランジスタのゲート88はともに前記ゲート線1に結合される。前記ゲート線1、前記駆動薄膜トランジスタのゲート81及び/又は前記スイッチング薄膜トランジスタのゲート88は、Cu、Al、Ag、Mo、Cr、Nd、Ni、Mn、Ti、Ta、W等の金属及びこれらの金属の合金からなってもよい。前記ゲート線1、前記駆動薄膜トランジスタのゲート81及び/又は前記スイッチング薄膜トランジスタのゲート88は、単層構造又は多層構造であってもよく、多層構造として、Cu¥Mo、Ti¥Cu¥Ti、Mo¥Al¥Mo等が挙げられる。

0055

工程203では、ゲート絶縁層9を形成する。ゲート絶縁層9は酸化物、窒化物又は窒素酸化物から選ばれてもよく、対応した反応ガスはSiH4、NH3、N2又はSiH2Cl2、NH3、N2である。

0056

工程204では、前記ゲート絶縁層9上に、1回のパターニングプロセス又は1回のマスクプレートによって前記画像センサの第1電極11、第2電極10、前記データ入力線4、前記電流検出線6、前記データ線2、前記駆動薄膜トランジスタのソース82、ドレイン84、前記スイッチング薄膜トランジスタのソース85、ドレイン87を形成する。前記第1電極11と前記第2電極10は所定間隔をあけて設けられ、前記スイッチング薄膜トランジスタは、ドレイン87が前記第1電極11に結合され、ソース85が前記データ入力線4に結合され、前記第2電極10は前記電流検出線6に結合される。前記画像センサの第1電極11、第2電極10、前記データ入力線4、前記電流検出線6、前記データ線2、前記駆動薄膜トランジスタのソース82、ドレイン84、前記スイッチング薄膜トランジスタのソース85、ドレイン87は、Cu、Al、Ag、Mo、Cr、Nd、Ni、Mn、Ti、Ta、W等の金属及びこれらの金属の合金からなってもよく、単層構造又は多層構造であってもよく、多層構造として、Cu¥Mo、Ti¥Cu¥Ti、Mo¥Al¥Mo等が挙げられる。一実施例では、第1電極11はスイッチング薄膜トランジスタのドレイン87と一体構造である。

0057

工程205では、前記第1電極と前記第2電極10との間に遷移層を形成する。遷移層はフォトレジストからなってもよく、第1電極11と前記第2電極10との間に位置する。

0058

工程206では、1回のパターニングプロセス又は1回のマスクプレートによって前記駆動薄膜トランジスタの活性層83、前記スイッチング薄膜トランジスタの活性層86、及び前記遷移層上に位置する前記敏感素子5を形成する。前記敏感素子5の前記ベース基板7における正投影は前記第1電極11及び前記第2電極10の前記ベース基板7における正投影の両方とも重なり領域を有する。一実施例では、活性層と敏感素子5はa−Si、LTPS等の半導体材料からなってもよい。

0059

工程207では、前記遷移層を除去し、前記第1電極11と前記第2電極10上に架設された前記敏感素子5を形成する。一実施例では、宙吊り構造を形成するように、NaOH溶液を用いて、敏感素子5の下方におけるフォトレジストを溶解してもよい。

0060

特に断らない限り、本開示に用いられる技術用語又は科学用語は当業者が理解する通常意味である。本開示に用いられる「第1」、「第2」及び類似用語は何らかの順序、数量又は重要性を示すものではなく、異なる要素を区別するものに過ぎない。「備える」又は「含む」等の類似用語は、該用語の主語である要素又は部材が該用語の目的語として列挙された要素又は部材及びその同等物を含むが、ほかの要素又は部材を除外しない。「結合」又は「互いに接続」等の類似用語は物理的又は機械的接続に限定されず、直接か間接かにかかわらず電気的接続を含んでもよい。「上」、「下」、「左」、「右」等は相対位置関係のみを示すものであり、説明対象の絶対位置が変化すると、それに応じて該装置位置関係も変化する可能性がある。例えば層、膜、領域又は基板のような要素が別の要素の「上」又は「下」に位置すると記載される場合、該要素は「直接」に別の要素の「上」又は「下」に位置してもよく、又は中間要素を介してもよい。

0061

本開示の実施例の説明は例示的なものであり、本開示のすべての実施例ではない。当業者は、本開示の実施例の範囲及び精神を逸脱せずに、様々な変更や変形を行うことができる。本開示において使用される用語は、各実施例の原理、実用又は市場における技術改良を最もよく説明し、又は当業者に本開示の実施例を理解させるために選択される。

0062

1ゲート線
2データ線
3画素電極
4データ入力線
5 敏感素子
6電流検出線
7ベース基板
9ゲート絶縁層
10 第2電極
11 第1電極
12画像センサ
13画素領域
14接続電極
81駆動薄膜トランジスタのゲート
82 駆動薄膜トランジスタのソース
83 駆動薄膜トランジスタの活性層
84 駆動薄膜トランジスタのドレイン
88スイッチング薄膜トランジスタのゲート
85 スイッチング薄膜トランジスタのソース
86 スイッチング薄膜トランジスタの活性層
87 スイッチング薄膜トランジスタのドレイン
A 駆動薄膜トランジスタ
B スイッチング薄膜トランジスタ

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 京セラ株式会社の「 電子機器、制御方法、及びプログラム」が 公開されました。( 2020/10/29)

    【課題】操作性を向上させた電子機器、制御方法、及びプログラムを提供する。【解決手段】電子機器1は、自機器に接触されないジェスチャを検出する第1センサ(近接センサ18)と、自機器に接触されるタッチを検出... 詳細

  • 日本精機株式会社の「 放熱構造」が 公開されました。( 2020/10/29)

    【課題・解決手段】熱伝導部材の位置ズレが抑制され、良好な放熱機能を得ることが可能な放熱構造を提供する。所定情報を表示する表示部11aを備えた表示素子11と表示素子11に照明光を供給する発熱電子部品とし... 詳細

  • 株式会社半導体エネルギー研究所の「 表示システム」が 公開されました。( 2020/10/29)

    【課題・解決手段】解像度の高い表示システムを提供する。表示品位の高い表示システムを提供する。処理部及び表示部を有する表示システムである。処理部には、第1の画像信号が供給される。処理部は、第1の画像信号... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ