図面 (/)

技術 ダイナミックランダムアクセスメモリ及びその製造方法

出願人 華邦電子股ふん有限公司
発明者 張峰榮
出願日 2019年5月10日 (2年0ヶ月経過) 出願番号 2019-089859
公開日 2020年11月19日 (6ヶ月経過) 公開番号 2020-188062
状態 特許登録済
技術分野 半導体メモリ
主要キーワード 誘電性材料層 ストリップパターン 要素サイズ パターン化マスク シャロートレンチアイソレーション構造 開始電流 導電性材料層 セミコンダクタ
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2020年11月19日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (20)

課題

ダイナミックランダムアクセスメモリDRAM)及びその製造方法が提供される。

解決手段

DRAMは、基板100bと、複数の第1絶縁構造110cと、複数のワード線構造137と、複数の第2絶縁構造170と、複数の第3絶縁構造138とを備える。複数の第1絶縁構造は、基板に配置され、第1方向に沿って配置された複数のアクティブ領域画定し、複数のアクティブ領域及び複数の第1絶縁構造は、第1方向に沿って交互に配置される。複数のワード線構造は、複数のアクティブ領域及び複数の第1絶縁構造を貫く。複数のワード線構造は、第2方向に沿って配置され且つ第3方向に沿って延存する。複数の第2絶縁構造は、複数のワード線構造が複数のアクティブ領域と重ね合わされている基板の位置に配置され且つ2つの隣接する第1絶縁構造の間に配置されている。複数の第3絶縁構造は、複数のワード線構造を覆う。

概要

背景

ダイナミックランダムアクセスメモリDRAM)は揮発性メモリ一種に属し、複数のメモリセルから構成される。具体的には、各々のメモリセルは、主にトランジスタと、トランジスタによって制御されるキャパシタとから構成され、各々のメモリセルは、ワード線及びビット線によって電気的に接続されている。ダイナミックランダムアクセスメモリの集積度を向上させ、構成要素の動作速度を高速化し、小型の電子装置に対する消費者の要求を満たすといった、様々なニーズを満たすために、近年、埋め込みワード線ダイナミックランダムアクセスメモリ(埋め込みワード線DRAM)が開発されてきた。

従来技術では、アクティブ領域と、アクティブ領域の間の絶縁領域とは、一般に、シャロートレンチアイソレーション構造を形成することにより画定されている。既存の技術では、埋め込みワード線は、通常、絶縁領域を貫いて配置されている。メモリ高集積化、構成要素サイズ縮小が進んだ場合、絶縁領域の面積を増加させることはビット線と絶縁領域との間のオーバーレイシフトの問題を減少させ得るが、絶縁領域がより大きくなると、アクティブ領域の面積を制限し、その結果、アクティブ領域とキャパシタコンタクトウィンドウ(capacitor contact window)との間の接触面積が減少する。アクティブ領域とキャパシタコンタクトウィンドウとの間の接触面積が小さくなると、アクティブ領域とキャパシタコンタクトウィンドウとの間の抵抗が増大し、それによって製品信頼性が低下する。したがって、アクティブ領域とキャパシタコンタクトウィンドウとの間の接触領域を維持しながら、ビット線と絶縁領域との間のオーバーレイシフトの問題を回避し得る、ダイナミックランダムアクセスメモリ及びその製造方法を開発することが重要である。

概要

ダイナミックランダムアクセスメモリ(DRAM)及びその製造方法が提供される。DRAMは、基板100bと、複数の第1絶縁構造110cと、複数のワード線構造137と、複数の第2絶縁構造170と、複数の第3絶縁構造138とを備える。複数の第1絶縁構造は、基板に配置され、第1方向に沿って配置された複数のアクティブ領域を画定し、複数のアクティブ領域及び複数の第1絶縁構造は、第1方向に沿って交互に配置される。複数のワード線構造は、複数のアクティブ領域及び複数の第1絶縁構造を貫く。複数のワード線構造は、第2方向に沿って配置され且つ第3方向に沿って延存する。複数の第2絶縁構造は、複数のワード線構造が複数のアクティブ領域と重ね合わされている基板の位置に配置され且つ2つの隣接する第1絶縁構造の間に配置されている。複数の第3絶縁構造は、複数のワード線構造を覆う。B−C

目的

本発明は、アクティブ領域とキャパシタコンタクトウィンドウとの間の接触面積を維持しつつ、ビット線と絶縁領域との間のオーバーレイシフトの問題を回避し、それにより製品の信頼性を向上させ得る、ダイナミックランダムアクセスメモリを提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

基板と、前記基板に配置され、第1方向に沿って配置された複数のアクティブ領域画定する、複数の第1絶縁構造であって、前記複数のアクティブ領域及び前記複数の第1絶縁構造は第1方向に沿って交互に配置されている、複数の第1絶縁構造と、前記複数のアクティブ領域及び前記複数の第1絶縁構造を貫く、複数のワード線構造であって、第2方向に沿って配置され且つ第3方向に沿って延在し、前記第2方向は前記第3方向と垂直であり、前記第1方向は前記第2方向と所定の角度で交差する、複数のワード線構造と、前記複数のワード線構造が前記複数のアクティブ領域と重ね合わされている前記基板の位置に配置され且つ2つの隣接する前記第1絶縁構造の間に配置されている、複数の第2絶縁構造と、前記複数のワード線構造を覆う、複数の第3絶縁構造と、を備える、ダイナミックランダムアクセスメモリ

請求項2

前記複数の第1絶縁構造と前記複数の第2絶縁構造との間に少なくとも1つの酸化物層がある、請求項1に記載のダイナミックランダムアクセスメモリ。

請求項3

前記少なくとも1つの酸化物層の材料には酸化ケイ素が含まれる、請求項2に記載のダイナミックランダムアクセスメモリ。

請求項4

前記複数の第2絶縁構造の底部は、前記複数の第1絶縁構造の底部と同一平面上にある、請求項1に記載のダイナミックランダムアクセスメモリ。

請求項5

前記複数の第2絶縁構造の底部は、前記複数の第1絶縁構造の底部よりも低い、請求項1に記載のダイナミックランダムアクセスメモリ。

請求項6

前記第3方向における前記第2絶縁構造の幅は、2つの隣接する前記第1絶縁構造の間の距離以上である、請求項1に記載のダイナミックランダムアクセスメモリ。

請求項7

前記複数のワード線構造はゲート酸化物層をさらに含み、前記ゲート酸化物層は前記複数のワード線構造、前記基板、前記複数の第1絶縁構造、及び前記複数の第2絶縁構造の間に配置されている、請求項1に記載のダイナミックランダムアクセスメモリ。

請求項8

前記複数の第2絶縁構造と前記基板との間に配置された酸化物層をさらに備え、前記酸化物層の厚さが前記ゲート酸化物層の厚さよりも厚い、請求項7に記載のダイナミックランダムアクセスメモリ。

請求項9

複数の第1絶縁構造を基板に形成して、第1方向に沿って配置された複数のアクティブ領域を画定するステップであって、前記複数のアクティブ領域と前記複数の第1絶縁構造は前記第1方向に沿って交互に配置されるステップと、前記複数の第1絶縁構造の一部及び前記複数のアクティブ領域の前記基板の一部を除去し、第2方向に沿って配置され且つ第3方向に沿って延存する複数のトレンチを形成するステップであって、前記第2方向は前記第3方向と垂直であり、前記第1方向は前記第2方向と所定の角度で交差するステップと、前記複数の第1絶縁構造の一部を除去して、前記複数のトレンチに複数の第1開口部を形成するステップと、前記複数のアクティブ領域が前記複数のトレンチと重ね合わされている前記基板の一部を除去して、複数の第2開口部を形成するステップであって、前記第2開口部は2つの隣接する前記第1絶縁構造の間に位置し、前記複数の第2開口部の底面は、前記複数の第1開口部の底面よりも低いステップと、前記複数の第2開口部に複数の第2絶縁構造を形成して、前記複数の第2開口部を満たすステップと、前記複数のトレンチに複数のワード線構造を形成するステップと、複数の第3絶縁構造を形成して、前記複数のワード線構造を覆い、前記複数のトレンチを満たすステップと、を含む、ダイナミックランダムアクセスメモリの製造方法。

請求項10

前記複数の第1絶縁構造と前記複数の第2絶縁構造との間に少なくとも1つの酸化物層がある、請求項9に記載のダイナミックランダムアクセスメモリの製造方法。

請求項11

前記少なくとも1つの酸化物層の材料には酸化ケイ素が含まれる、請求項10に記載のダイナミックランダムアクセスメモリの製造方法。

請求項12

前記複数の第2絶縁構造の底部は、前記複数の第1絶縁構造の底部と同一平面上にある、請求項9に記載のダイナミックランダムアクセスメモリの製造方法。

請求項13

前記複数の第2絶縁構造の底部は、前記複数の第1絶縁構造の底部よりも低い、請求項9に記載のダイナミックランダムアクセスメモリの製造方法。

請求項14

前記第3方向における前記第2絶縁構造の幅は、2つの隣接する前記第1絶縁構造の間の距離以上である、請求項9に記載のダイナミックランダムアクセスメモリの製造方法。

請求項15

前記複数の第2開口部を形成するステップは、底部反射防止コーティングを形成して、前記トレンチを満たすステップと、前記底部反射防止コーティングの一部及び前記基板の一部を除去して、前記複数の第2開口部を形成するステップと、をさらに含む、請求項9に記載のダイナミックランダムアクセスメモリの製造方法。

技術分野

0001

本発明は、メモリ及びその製造方法に関し、特にダイナミックランダムアクセスメモリDRAM)及びその製造方法に関する。

背景技術

0002

ダイナミックランダムアクセスメモリ(DRAM)は揮発性メモリ一種に属し、複数のメモリセルから構成される。具体的には、各々のメモリセルは、主にトランジスタと、トランジスタによって制御されるキャパシタとから構成され、各々のメモリセルは、ワード線及びビット線によって電気的に接続されている。ダイナミックランダムアクセスメモリの集積度を向上させ、構成要素の動作速度を高速化し、小型の電子装置に対する消費者の要求を満たすといった、様々なニーズを満たすために、近年、埋め込みワード線ダイナミックランダムアクセスメモリ(埋め込みワード線DRAM)が開発されてきた。

0003

従来技術では、アクティブ領域と、アクティブ領域の間の絶縁領域とは、一般に、シャロートレンチアイソレーション構造を形成することにより画定されている。既存の技術では、埋め込みワード線は、通常、絶縁領域を貫いて配置されている。メモリの高集積化、構成要素サイズ縮小が進んだ場合、絶縁領域の面積を増加させることはビット線と絶縁領域との間のオーバーレイシフトの問題を減少させ得るが、絶縁領域がより大きくなると、アクティブ領域の面積を制限し、その結果、アクティブ領域とキャパシタコンタクトウィンドウ(capacitor contact window)との間の接触面積が減少する。アクティブ領域とキャパシタコンタクトウィンドウとの間の接触面積が小さくなると、アクティブ領域とキャパシタコンタクトウィンドウとの間の抵抗が増大し、それによって製品信頼性が低下する。したがって、アクティブ領域とキャパシタコンタクトウィンドウとの間の接触領域を維持しながら、ビット線と絶縁領域との間のオーバーレイシフトの問題を回避し得る、ダイナミックランダムアクセスメモリ及びその製造方法を開発することが重要である。

発明が解決しようとする課題

0004

本発明は、アクティブ領域とキャパシタコンタクトウィンドウとの間の接触面積を維持しつつ、ビット線と絶縁領域との間のオーバーレイシフトの問題を回避し、それにより製品の信頼性を向上させ得る、ダイナミックランダムアクセスメモリを提供する。

0005

本発明は、また、ワード線構造の位置及び絶縁領域を同時に定義し得る、ダイナミックランダムアクセスメモリの製造方法を提供する。ビット線と絶縁領域との間のオーバーレイシフトの問題を回避することができるだけでなく、プロセスに必要なフォトマスクの数が減少するので、プロセス全体のコストを削減することができる。

課題を解決するための手段

0006

本発明は、基板、複数の第1絶縁構造、複数のワード線構造、複数の第2絶縁構造、及び複数の第3絶縁構造を備える、ダイナミックランダムアクセスメモリを提供する。複数の第1絶縁構造は、第1方向に沿って配置された複数のアクティブ領域を画定するように基板に配置され、複数のアクティブ領域及び複数の第1絶縁構造は、第1方向に沿って交互に配置される。複数のワード線構造は、複数のアクティブ領域及び複数の第1絶縁構造を貫く。複数のワード線構造は、第2方向に沿って配置され且つ第3方向に沿って延在し、第2方向は第3方向に対して垂直であり、第1方向は第2方向と所定の角度で交差する。複数の第2絶縁構造は、複数のワード線構造が複数のアクティブ領域と重ね合わされている基板の位置に配置され且つ2つの隣接する第1絶縁構造の間に配置されている。複数の第3絶縁構造は、複数のワード線構造を覆う。

0007

本発明は、以下のステップを含む、ダイナミックランダムアクセスメモリの製造方法を提供する。複数の第1絶縁構造を基板に形成して、第1方向に沿って配置された複数のアクティブ領域を画定する。ここで、複数のアクティブ領域と複数の第1絶縁構造とは第1方向に沿って交互に配置される。複数の第1絶縁構造の一部及び複数のアクティブ領域の基板の一部を除去して、第2方向に沿って配置され且つ第3方向に沿って延在する複数のトレンチを形成する。ここで、第2方向は第3方向と垂直であり、第1方向は第2方向と所定の角度で交差する。複数の第1絶縁構造の一部を除去して、複数のトレンチに複数の第1開口部を形成する。複数のアクティブ領域が複数のトレンチと重ね合わされている基板の一部を除去して、複数の第2開口部を形成する。ここで、第2開口部は2つの隣接する第1絶縁構造の間に位置し、複数の第2開口部の底面は、複数の第1開口部の底部よりも低い。複数の第2開口部に複数の第2絶縁構造を形成して、複数の第2開口部を満たす。複数のトレンチに複数のワード線構造を形成する。複数の第3絶縁構造を形成して、複数のワード線構造を覆い、複数のトレンチを満たす。

発明の効果

0008

上記によれば、本発明のダイナミックランダムアクセスメモリでは、ワード線構造を画定するプロセスにおいて、絶縁領域における第2絶縁構造及び第3絶縁構造の位置が同時に定義され得る。したがって、絶縁領域における第2絶縁構造、第3絶縁構造、及びワード線構造の間のオーバーレイシフトの問題を回避し得る。これにより、ダイナミックランダムアクセスメモリの異常リフレッシュの問題を回避し得る。この際、本プロセスにより製造されたダイナミックランダムアクセスメモリは、より広いキャパシタコンタクトウィンドウを維持しつつ、より狭い絶縁領域を有することができ、これにより、より低いキャパシタコンタクトウィンドウインピーダンス及びより高いメモリセルトランジスタ(Tr)チャネル開始電流を達成し得る。したがって、ダイナミックランダムアクセスメモリは、より良いデータ読み取り及び書き込み性能を有し得る。一方、プロセスに必要なフォトマスクの数が減少するので、プロセス全体のコストをも削減し得る。

0009

本開示の前述の特徴及び利点をより分かりやすくするために、以下に図を伴って実施形態を詳細に説明する。

図面の簡単な説明

0010

添付の図面は、本発明のさらなる理解をもたらすために本明細書に添付され、そして本明細書に組み込まれ、その一部を構成する。図面は、本発明の実施形態を例示し、詳細な説明と共に、本発明の原理を説明するために用いられる。
図1Aは、本発明の一実施形態に係るダイナミックランダムアクセスメモリの製造プロセスの概略上面図である。図1Bは、図1Aの線A−A’に沿った概略断面図である。図1Cは、図1Aの線B−B’に沿った概略断面図である。
図2Aは、本発明の一実施形態に係るダイナミックランダムアクセスメモリの製造プロセスの概略上面図である。図2Bは、図2Aの線A−A’に沿った概略断面図である。図2Cは、図2Aの線B−B’に沿った概略断面図である。
図3Aは、本発明の一実施形態に係るダイナミックランダムアクセスメモリの製造プロセスの概略上面図である。図3Bは、図3Aの線A−A’に沿った概略断面図である。図3Cは、図3Aの線B−B’に沿った概略断面図である。
図4Aは、本発明の一実施形態に係るダイナミックランダムアクセスメモリの製造プロセスの概略上面図である。図4Bは、図4Aの線A−A’に沿った概略断面図である。図4Cは、図4Aの線B−B’に沿った概略断面図である。
図5Aは、本発明の一実施形態に係るダイナミックランダムアクセスメモリの製造プロセスの概略上面図である。図5Bは、図5Aの線A−A’に沿った概略断面図である。図5Cは、図5Aの線B−B’に沿った概略断面図である。
図6Aは、本発明の一実施形態に係るダイナミックランダムアクセスメモリの製造プロセスの概略上面図である。図6Bは、図6Aの線A−A’に沿った概略断面図である。図6Cは、図6Aの線B−B’に沿った概略断面図である。
図7Aは、本発明の一実施形態に係るダイナミックランダムアクセスメモリの製造プロセスの概略上面図である。図7Bは、図7Aの線A−A’に沿った概略断面図である。図7Cは、図7Aの線B−B’に沿った概略断面図である。
図8Aは、本発明の一実施形態に係るダイナミックランダムアクセスメモリの製造プロセスの概略上面図である。図8Bは、図8Aの線A−A’に沿った概略断面図である。図8Cは、図8Aの線B−B’に沿った概略断面図である。
図9Aは、本発明の一実施形態に係るダイナミックランダムアクセスメモリの製造プロセスの概略上面図である。図9Bは、図9Aの線A−A’に沿った概略断面図である。図9Cは、図9Aの線B−B’に沿った概略断面図である。
図10Aは、本発明の一実施形態に係るダイナミックランダムアクセスメモリの製造プロセスの概略上面図である。図10Bは、図10Aの線A−A’に沿った概略断面図である。図10Cは、図10Aの線B−B’に沿った概略断面図である。
図11Aは、本発明の一実施形態に係るダイナミックランダムアクセスメモリの製造プロセスの概略上面図である。図11Bは、図11Aの線A−A’に沿った概略断面図である。図11Cは、図11Aの線B−B’に沿った概略断面図である。
図12Aは、本発明の一実施形態に係るダイナミックランダムアクセスメモリの製造プロセスの概略上面図である。図12Bは、図12Aの線A−A’に沿った概略断面図である。図12Cは、図12Aの線B−B’に沿った概略断面図である。

実施例

0011

本発明は、実施形態の図面を参照しながら、より詳細に説明される。しかしながら、本発明は様々な異なる形状で実現することができ、本明細書に記載の実施形態に限定されるべきではない。図面中の層の厚さ及び領域の大きさは、明確性のために誇張され得る。同一又は類似の参照番号は、同一又は類似の構成要素を示し、以下の段落は繰り返されない。

0012

図1A図12Aは、本発明の一実施形態に係るダイナミックランダムアクセスメモリの製造プロセスの概略上面図である。図1B〜図12Bは、それぞれ図1A〜図12Zの線A−A’に沿った概略断面図である。図1C〜図12Cは、それぞれ図1A図12Aの線B−B’に沿った概略断面図である。

0013

図1A〜図1Cを参照すると、本実施形態は、以下のステップを含む、ダイナミックランダムアクセスメモリの製造方法を提供する。まず、複数の第1絶縁構造110が基板100に形成されて、第1方向D1に沿って配置された複数のアクティブ領域120が定義される。複数のアクティブ領域120及び複数の第1絶縁構造110は、第1方向D1に沿って交互に配置されている。一実施形態において、基板100は、例えば、半導体基板半導体化合物基板、又はセミコンダクタオーバーインシュレータSOI)であってもよい。一実施形態では、複数の第1絶縁構造110を基板100に形成する方法は、例えばフォトリソグラフィエッチングであるが、本発明はこれに限定されない。一実施形態では、複数の第1絶縁構造110を基板100に形成するステップは、例えば、まず基板上にハードマスク層を形成する。ハードマスク層をマスクとして使用して、基板の一部が除去され、これにより、基板に複数のトレンチが形成され、複数のトレンチは第1方向D1に沿って配置される。次に、誘電性材料が複数のトレンチに満たされて、基板100に複数の第1絶縁構造110が形成される。本実施形態では、第1絶縁構造110は、例えば、窒化ケイ素層112及び酸化ケイ素層114を含む。酸化ケイ素層114は、例えば、トレンチの側壁及び底面を覆うように、トレンチ内に共形に(conformally)形成される。窒化ケイ素層112は、例えば、酸化ケイ素層114の内面に形成され、トレンチに満たされているが、本発明はこれに限定されない。第1絶縁構造110は基板100を複数のストリップパターン切り離し、ストリップパターンは(図1Aに示すように)アクティブ領域120となる。この段階で、第1絶縁構造110及びアクティブ領域120が形成される。一実施形態では、第1絶縁構造110の深さは、例えば、約300nmなど、250nmから330nmの間であるが、本発明はこれに限定されない。一実施形態では、第1絶縁構造110は、例えば、シャロートレンチアイソレーション(STI)構造であるが、本発明はこれに限定されない。一実施形態では、第1方向D1は、例えば、X軸と非直交で且つ所定の角度で交差する。本実施形態では、第1方向D1は、例えば、角度θでX軸と交差し、角度θは、例えば、15度〜25度であるが、本発明はこれに限定されない。図1Aを参照すると、図中の破線枠は、詳細は後述するが、後工程で絶縁領域150を形成するための所定の領域である。

0014

次に、図1A〜2Cを参照すると、例えば、複数の第1絶縁構造110の一部及び複数のアクティブ領域120の基板100の一部が除去されて、第2方向D2に沿って配置され且つ第3方向D3に沿って延存する複数のトレンチ140が形成される。一実施形態では、複数のトレンチ140を形成する方法は、例えばフォトリソグラフィ・エッチングであるが、本発明はこれに限定されない。一実施形態では、複数のトレンチ140を形成するステップは、例えば、基板100にパターン化マスク122を形成することである。パターン化マスク122を形成する方法は、例えば、フォトリソグラフィ・エッチングであるが、本発明はこれに限定されない。それから、パターン化マスク122をマスクとして使用して、エッチング処理を行う。複数の第1絶縁構造110の一部及び複数のアクティブ領域120の基板100の一部が除去されて、複数のトレンチ140が形成される。本ステップでは、例えば、基板100と、第1絶縁構造110の窒化ケイ素層112及び酸化ケイ素層114とが、同時に除去される。一実施形態では、第2方向D2は、例えば、第3方向D3と垂直であり、第1方向D1は、例えば、第2方向D2と非直交で且つ所定の角度で交差する。本実施形態では、第2方向D2は、例えば、X軸と平行である。第3方向D3は、例えば、Y軸と平行である。第1方向D1は、例えば、角度θで第2方向D2と交差し、角度θは、例えば、65度〜75度であるが、本発明はこれに限定されない。すなわち、本実施形態では、複数のトレンチ140は、X軸に沿って配置され且つY軸に沿って延存しているが、本発明はこれに限定されない。一実施形態では、パターン化マスク122の材料は、例えば酸化ケイ素であるが、本発明はこれに限定されない。本実施形態では、複数のトレンチ140が形成されたのち、後続の処理が直接行われ、パターン化マスク122は除去されない。本実施形態では、詳細は後述するが、複数のトレンチ140は、後工程でワード線構造を形成するための所定の位置である。

0015

次に、図2A〜図3Cを参照すると、酸化ケイ素層124が形成される。酸化ケイ素層124は、トレンチ140及びパターン化マスク122の表面を、共形に覆う。図3Cに示すように、トレンチ140aにおいて、酸化ケイ素層124は、基板100a及び第1絶縁構造110a(窒化ケイ素層112a及び酸化ケイ素層114aを含む)の上側表面を覆う。一実施形態では、酸化ケイ素層124を形成する方法は、例えば、化学気相成長法物理気相成長法、又はスピンコーティング法であるが、本発明はこれに限定されない。

0016

次に、図3A〜4Cを参照すると、酸化ケイ素層124の一部及び複数の第1絶縁構造110aの一部が除去されて、トレンチ140aに複数の第1開口部142が形成される。一実施形態では、酸化ケイ素層124の一部を除去することは、例えば、パターン化マスク122の上面及びトレンチの底面に位置する酸化ケイ素層124を除去することであり、残りの酸化ケイ素層124aは、トレンチ140bの側壁に位置する。本実施形態では、本ステップにおいて、トレンチ140aの底面の下にある第1絶縁構造110aの一部を除去することがさらに含まれる。このため、残りの第1絶縁構造110b(窒化ケイ素層112b及び酸化ケイ素層114bを含む)の上面は、基板100aの上面よりも低い。この際、トレンチ140bの底部は、サドルフィン(saddle fin)形状を形成し、これは、後工程でセルトランジスタを形成するための構成として利用され得る。一実施形態では、酸化ケイ素層124の一部及び複数の第1絶縁構造110aの一部を除去する方法は、例えば、エッチバック法であるが、本発明はこれに限定されない。

0017

次に、図4A〜8Cを参照すると、複数のアクティブ領域120が複数のトレンチ140と重ね合わされている基板100aの一部が除去されて、複数の第2開口部160bが形成される。第2開口部160bは、2つの隣接する第1絶縁構造110cの間に位置しており、複数の第2開口部160bの底面は、複数の第1開口部142の底面よりも低い。詳細なステップについては、後述する。

0018

まず、図4A〜図5Cを参照すると、底部反射防止コーティング(BARC)126が形成されている。底部反射防止コーティング126は、トレンチ140bを満たし、パターン化マスク122の上面を覆っている。図5Cに示すように、トレンチ140bにおいて、底部反射防止コーティング126は、基板100a及び第1絶縁構造110bの表面を覆っている。一実施形態では、底部反射防止コーティング126を形成する方法は、例えば、化学気相成長法、物理気相成長法、又はスピンコーティング法であるが、本発明はこれに限定されない。一実施形態では、底部反射防止コーティング126の材料には、例えば、窒化ケイ素酸窒化ケイ素、又はそれらの組み合わせが含まれるが、本発明はこれに限定されない。

0019

次に、図5A〜図6Cを参照すると、フォトレジスト層128が、底部反射防止コーティング126の上に形成されている。フォトレジスト層128は、絶縁領域150の所定の領域を画定するために使用される。すなわち、フォトレジスト層128は、底部反射防止コーティング126の上面を覆い、図6A実線枠領域である、絶縁領域150の所定の形成領域のみを露出させる。そして、フォトレジスト層128をマスクとして使用して、露出された底部反射防止コーティング126が除去され、これにより、絶縁領域150に第2開口部160が形成される。一実施形態では、第3方向D3における第2開口部160の幅w1は、例えば、2つの第1絶縁構造110bの間の距離d1以上である。図6A〜図6Cに示すように、本実施形態では、第3方向D3における第2開口部160の幅w1は、例えば、2つの第1絶縁構造110bの間の距離d1よりわずかに大きい。このため、フォトレジスト層128をマスクとして使用して、露出された底部反射防止コーティング126が除去されたのち、第2開口部160は、基板100aの一部及び第1絶縁構造110b(窒化ケイ素層112b及び酸化ケイ素層114bを含む)の上面を露出させるが、本発明はこれに限定されない。他の実施形態では、第3方向D3における第2開口部160の幅w1は、例えば、2つの第1絶縁構造110bの間の距離d1と等しくてもよい。この場合、第2開口部160は、基板100aの一部の上面のみを露出させる。更に、図6A及び図6Bに示すように、本実施形態では、第4方向D4における第2開口部160の幅w2は、例えば、第4方向D4におけるトレンチ140bの距離d2よりもわずかに大きく、ここで、第4方向D4は、例えば、第1方向D1に対して垂直である。このため、フォトレジスト層128をマスクとして使用して、露出した底部反射防止コーティング126が除去されたのち、第2開口部160は、基板100aの一部の上面と、酸化ケイ素層124aの一部の側壁及び上面とを露出させるが、本発明はこれに限定されない。

0020

次に、図6A〜図7Cを参照すると、フォトレジスト層128をマスクとして引き続き使用して、基板100aの露出した一部及び第1絶縁構造110bの一部が除去されて、第2開口部160aが形成される。一実施形態では、第2開口部160aの底面は、例えば、第1絶縁構造110cの底面と同一平面上にある。他の実施形態では、第2開口部160aの底面は、例えば、第1絶縁構造110cの底面よりも低い。一実施形態では、第2開口部160aを形成する方法は、例えば、エッチング法である。エッチング法は、例えば、異方性エッチング等方性エッチング、又はそれらの組み合わせである。本実施形態において、エッチング法は、異方性プラズマエッチング等方性プラズマエッチングとの組み合わせであってもよく、或いは、異方性プラズマエッチングとウェットエッチングとの組み合わせであってもよいが、本発明はこれに限定されない。本実施形態では、第2開口部160は、(図6Cに示すように)基板100aの一部及び第1絶縁構造110bの一部の上面を露出させる。このため、フォトレジスト層128をマスクとして引き続き使用して、基板100aの露出した一部及び第1絶縁構造110bの一部が除去されたのち、第2開口部160aは、(図7Cに示すように)基板100bの一部の上面及び第1絶縁構造110c(窒化ケイ素層112C及び酸化ケイ素層114Cを含む)の一部の側壁を露出させる。本実施形態では、本ステップは、例えば、基板100aの一部、並びに第1絶縁構造110bの窒化ケイ素層112bの一部及び酸化ケイ素層114bの一部を除去することを含み得ることに注意されたい。他の実施形態では、本ステップは、例えば、基板100aの一部及び第1絶縁構造110bの酸化ケイ素層114Bの一部を除去することを更に含んでもよい。あるいは、他の実施形態では、本ステップは、基板100aの一部のみを除去してもよい。言い換えると、本ステップにより除去される部分は、第3方向D3での第2開口部160の幅w1と2つの第1絶縁構造110bの間の距離d1との関係に依存し、本実施形態では、第2開口部160aにおいて、2つの隣接する残りの第1絶縁構造110cの間に基板が存在しなくなるまでの部分である。すなわち、詳細は後述するが、後工程で形成される第2絶縁構造と第1絶縁構造110cとの間に基板が存在しない。図7Bに示すように、本実施形態では、フォトレジスト層128をマスクとして引き続き使用して、基板100aの露出した一部が除去されたのち、第2開口部160aが、基板100bの一部の側壁及び底面、酸化ケイ素層124aの一部の側壁及び上面、並びにパターン化マスク122の一部の上面を露出させるが、本発明はこれに限定されない。

0021

次に、図7A〜図8Cを参照すると、フォトレジスト層128及び残りの底部反射防止コーティング126aが除去されて、絶縁領域150を形成する後続プロセスが継続される。図8Cを参照すると、第2開口部160bの底面は、第1絶縁構造110cの上面より低い。

0022

次に、図8A〜図10Cを参照すると、複数の第2絶縁構造170が複数の第2開口部160bに形成され、複数の第2開口部160bが満たされる。一実施形態では、例えば、第2開口部160bの底面が第1絶縁構造110cの底面と同一平面上にある場合、形成された第2絶縁構造170の底部は、複数の第1絶縁構造110cの底部と同一平面上にある。他の実施形態では、例えば、第2開口部160bの底面が第1絶縁構造110cの底面より低い場合、形成された第2絶縁構造170の底部は、複数の第1絶縁構造110cの底部より低い。上記の2つのケースでは、絶縁領域150の第2絶縁構造170は、寄生金属酸化物半導体電界効果トランジスタ寄生MOSFET)及びロウハンマー(row hammer)の疑いを回避することができ、第2絶縁構造170の底部が低いほど、絶縁効果が良好になる。詳細なステップについては、後述する。

0023

まず、図8A〜図9Cを参照すると、酸化ケイ素層130が形成されており、例えば、酸化ケイ素層130は、トレンチ140b内に共形に形成されて、トレンチ140bの側壁の一部及び底面を覆う。具体的には、図8Bを参照すると、上記のステップにおいて、トレンチ140bの側壁の一部は酸化ケイ素層124aによって覆われている。このため、本ステップでは、図9Bに示すように、酸化ケイ素層130が、例えば、トレンチ140bの露出した側壁及び底面に形成される。すなわち、この際、トレンチ140bの側壁は、酸化ケイ素層130及び酸化ケイ素層124aによって覆われており、トレンチ140bの底面で露出した基板100b及び第1絶縁構造110cの露出した表面が、酸化ケイ素層130に覆われている。本実施の形態では、酸化ケイ素層130を形成する方法は、例えば、内側酸化(inner oxidation)であるが、本発明はこれに限定されない。次に、窒化ケイ素層132が形成され、例えば、窒化ケイ素層132は、トレンチ140bを満たし、パターン化マスク122の上面を覆う。一実施形態では、窒化ケイ素層132を形成する方法は、例えば、化学気相成長法であるが、本発明はこれに限定されない。

0024

次に、図9A〜図10Cを参照すると、窒化ケイ素層132の一部が除去されて、トレンチ140cが形成される。残りの窒化ケイ素層132aの上面は、第1絶縁構造110cを覆う酸化ケイ素層130の上面と実質的に同一平面上にある。具体的には、トレンチ140cの底面は、交互に配置された、複数の凹部R1及び複数の凸部R2を有し、残りの窒化ケイ素層132a及びそれと隣り合う2つの第1絶縁構造110cが凹部R1に位置し、残りの基板100bが凸部R2に位置する。一実施形態では、窒化ケイ素層132の一部を除去する方法は、例えば、ウェットエッチング法などのエッチバック法であるが、本発明はこれに限定されない。ここで、絶縁領域150の残りの窒化ケイ素層132aは、第2絶縁構造170を構成することに留意されたい。

0025

次に、図10A〜図12Cを参照すると、ワード線構造137がトレンチ140cに形成されている。そして、第3絶縁構造138が形成されて、ワード線構造137が覆われ、トレンチ140cが満たされる。詳細なステップについては、後述する。

0026

まず、図10A〜図11Cを参照すると、トレンチ140cが初めに前洗浄され、トレンチ140cの表面の不純物が除去される。一実施形態では、トレンチ140cは、例えば、希フッ酸(DHF)を用いて前洗浄されるが、本発明はこれに限定されない。それから、ゲート酸化物層133が形成される。図11Bに示すように、本実施形態では、ゲート酸化物層133は、例えば、トレンチ140cの底面及び側壁に共形に形成される。すなわち、図11Cに示すように、トレンチ140cの底面の凹部R1において、ゲート酸化物層133は、第2絶縁構造170の上面を覆い、2つの隣接する第1絶縁構造110c上の酸化ケイ素層130を覆うが、本発明はこれに限定されない。次に、ライナー層134が形成される。本実施形態では、ライナー層134は、例えば、バッファ層として、ゲート酸化物層133を同形に覆う。一実施形態では、ライナー層134の材料には、例えば、窒化チタン窒化タングステン窒化タンタル、又はそれらの組み合わせが含まれる。それから、導電性材料層136が形成されて、トレンチ140cが満たされる。一実施形態では、導電性材料層136は、例えば、金属材料バリアメタル材料、又はそれらの組み合わせである。本実施形態では、導電性材料層136の材料は、例えば、タングステンであるが、本発明はこれに限定されない。一実施形態では、ライナー層134及び導電性材料層136を形成する方法は、例えば、スパッタリング法電気メッキ法、又は電子ビーム蒸着法を含むが、本発明はこれらに限定されない。

0027

次に、図11A〜図12Cを参照すると、導電性材料層136の一部及びライナー層134の一部が除去されて、ワード線構造137が形成される。すなわち、残りの導電性材料層136及びライナー層134aは、ワード線構造137を構成する。一実施形態では、導電性材料層136の一部及びライナー層134の部分を除去する方法は、例えば、エッチバック法である。一実施形態では、ワード線構造137の上面は、例えば、基板100bの上面より低い。次に、第3絶縁構造138が形成され、ワード線構造137が覆われ、トレンチが満たされる。一実施形態では、第3絶縁構造138を形成する方法は、例えば、最初に誘電性材料層を形成して、トレンチを満たし、ワード線構造137及びパターン化マスク122の上面を覆う。最後に、誘電性材料層の一部及びパターン化マスク122の一部が除去される。残りの誘電性材料層は、第3絶縁構造138である。一実施形態では、残りのパターン化マスク122aの上面は、第3絶縁構造138の上面と同一平面上にあるが、本発明はこれに限定されない。この際、キャパシタコンタクトウィンドウ、ビット線などの、後続の半導体の構成要素のプロセスが続けられ得る。例えば、図12aに示すように、図中の実線枠は、例えば、キャパシタコンタクトウィンドウ180を形成するための所定の領域とすることができ、図中の第2方向D2に沿って延在し且つ第3方向Dに沿って配置された複数のストリップパターンは、例えば、ビット線構造190を形成するための所定の領域であってもよいが、本発明はこれに限定されない。

0028

本発明の実施形態では、絶縁領域150は、下から上に、第2絶縁構造170、ワード線構造137、及び第3絶縁構造138の三層構造を含み得ることに留意されたい。ワード線構造137を画定するプロセスにおいて、第2絶縁構造170及び第3絶縁構造138の位置を同時に画定することができ、ここで、絶縁領域150内の第3絶縁構造138の上端は、ワード線構造137によって定義される。さらに、本発明の実施形態では、フォトマスクは、ワード線構造137を規定するために、一度だけ開放される必要がある。このため、従来のプロセスに比べて、本実施形態では、ワード線構造137、第2絶縁構造170、及び第3絶縁構造138の位置を別々に定義する必要がない。絶縁領域150での第2絶縁構造170及び第3絶縁構造138と、ワード線構造137との間のオーバーレイシフトの問題が回避され得る。これにより、ダイナミックランダムアクセスメモリの異常リフレッシュの問題が回避され得る。さらに、本発明の実施形態によって製造されたダイナミックランダムアクセスメモリは、より広いキャパシタコンタクトウィンドウ180を維持しつつ、より狭い絶縁領域150を有することができ、これにより、より低いキャパシタコンタクトウィンドウインピーダンス及びより高いメモリセルTrチャネル開始電流を達成し得る。したがって、ダイナミックランダムアクセスメモリは、より良いデータ読み取り及び書き込み性能を有し得る。

0029

上記に加え、本発明の実施形態は、ダイナミックランダムアクセスメモリをもまた提供する。図12A〜図12Cを参照すると、ダイナミックランダムアクセスメモリは、基板100b、複数の第1絶縁構造110c、複数のワード線構造137、複数の第2絶縁構造170、及び複数の第3絶縁構造138を含んでいる。複数の第1絶縁構造110cは、第1方向D1に沿って配置された複数のアクティブ領域120を画定するように、基板100b内に配置され、ここで、複数のアクティブ領域120及び複数の第1絶縁構造100cは、第1方向D1に沿って交互に配置されている。複数のワード線構造137は、複数のアクティブ領域120及び複数の第1絶縁構造110cを貫き、複数のワード線構造137は、第2方向D2に沿って配置され且つ第3方向D3に沿って延存し、ここで、第2方向D2は第3方向D3と垂直であり、第1方向D1は第2方向D2と非直交で且つ所定の角度で交差する。複数の第2絶縁構造170は、複数のワード線構造137が複数のアクティブ領域120と重ね合わされている基板100bの位置に配置され且つ2つの隣接する第1絶縁構造110cの間に配置されている。複数の第3絶縁構造138は、複数のワード線構造137を覆っている。

0030

一実施形態では、第1絶縁構造110c及び第2絶縁構造170は、それらの間に少なくとも1つの酸化物層を有する。一実施形態では、酸化物層の材料には、例えば、酸化ケイ素が含まれるが、本発明はこれに限定されない。図12Cを参照すると、本実施形態では、第1絶縁構造110cと第2絶縁構造170との間にある酸化物層の上半分は、酸化ケイ素層130を有し、第1絶縁構造110cと第2絶縁構造170との間にある酸化物層の下半分は、酸化ケイ素層130及び酸化ケイ素層114cを有するが、本発明はこれに限定されない。他の実施形態では、第1絶縁構造110cと第2絶縁構造170との間にある酸化物層は、酸化ケイ素層130のみを有し得る。他の実施形態では、第1絶縁構造110c及び第2絶縁構造170はそれらの間に少なくとも1つの酸化物層を有する限り、第1絶縁構造110cと第2絶縁構造170との間にある酸化物層は、酸化ケイ素層130及び酸化ケイ素層114cを同時に有し得る。

0031

一実施形態では、ワード線構造137の側壁上の酸化物層は、酸化ケイ素層124a及び酸化ケイ素層130を含み、トレンチ140cの底面の凸部R2の上面の部分は、酸化ケイ素層124aであって、トレンチ140cの底面の凸部R2の上面より下の部分は、酸化ケイ素層130である。さらに、第2絶縁構造170の側壁及び底面上の酸化物層は、酸化ケイ素層130である。一実施形態では、例えば、酸化ケイ素層130の厚さは、ゲート酸化物層133aの厚さよりも厚いが、本発明はこれに限定されない。

0032

要約すると、本発明のダイナミックランダムアクセスメモリでは、ワード線構造を定義するプロセスにおいて、絶縁領域における第2絶縁構造及び第3絶縁構造の位置が同時に定義され得る。このため、絶縁領域内の第2絶縁構造及び第3絶縁構造とワード線構造との間のオーバーレイシフトの問題が回避され得る。これにより、ダイナミックランダムアクセスメモリの異常リフレッシュの問題が回避され得る。この際、本プロセスによって製造されたダイナミックランダムアクセスメモリは、より広いキャパシタコンタクトウィンドウを維持しつつ、より狭い絶縁領域を有することができ、これにより、より低いキャパシタコンタクトウィンドウインピーダンス及びより高いメモリセルTrチャネル開始電流を達成し得る。それにより、ダイナミックランダムアクセスメモリは、より良いデータ読み取り及び書き込み性能を有し得る。一方、プロセスに必要なフォトマスクの数が減少するので、プロセス全体のコストもまた削減され得る。

0033

上述の実施形態を参照して本発明を説明してきたが、本発明の精神から逸脱することなく、説明した実施形態の修正を行い得ることは、当業者には明らかであろう。したがって、本発明の範囲は、上記の詳細な説明ではなく、添付の特許請求の範囲によって定義される。

0034

本発明のダイナミックランダムアクセスメモリ及びその製造方法は、メモリ装置及びその製造方法に適用することができる。

0035

100、100a、100b:基板
110、110a、110b、110c:第1絶縁構造
112、112a、112b、112c、132、132a:窒化ケイ素層
114、114a、114b、114c、124、124a、130:酸化ケイ素層
120:アクティブ領域
122:パターン化マスク
126、126a:底部反射防止コーティング
128:フォトレジスト層
133、133a:ゲート酸化物層
134、134a:ライナー層
136、136a:導電性材料層
137:ワード線構造
138:第3絶縁構造
140、140a、140b、140c:トレンチ
142:第1開口部
150:絶縁領域
160、160a、160b:第2開口部
170:第2絶縁構造
180:キャパシタコンタクトウィンドウ
190:ビット線構造
A−A’、B−B’:線
D1、D2、D3、D4:方向
d1、d2:距離
R1:凹部
R2:凸部
w1、w2:幅
θ:角度

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 株式会社半導体エネルギー研究所の「 半導体装置、および半導体装置の作製方法」が 公開されました。( 2021/04/01)

    【課題・解決手段】微細化、および高集積化された半導体装置を提供する。本発明の一態様は、第1の絶縁体、第2の絶縁体、第1の導電体、第2の導電体、および半導体層、を有し、第1の絶縁体は、半導体層を露出する... 詳細

  • 東芝メモリ株式会社の「 半導体装置」が 公開されました。( 2021/04/01)

    【課題】信頼性を向上する【解決手段】実施形態によれば、半導体装置は、半導体基板上に配置される第1積層構造と、第1積層構造上に配置される第2積層構造と、第1積層構造に、第1メモリピラーが設けられ、第2方... 詳細

  • 東芝メモリ株式会社の「 半導体記憶装置」が 公開されました。( 2021/04/01)

    【課題】好適に動作可能な半導体記憶装置を提供する。【解決手段】半導体記憶装置は、半導体基板と、第1方向において半導体基板と離間するメモリセルアレイと、半導体基板に設けられた第1、第2トランジスタアレイ... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ