図面 (/)

技術 電力変換装置

出願人 富士電機株式会社
発明者 ラクスマンマハルジャン田重田稔久
出願日 2019年4月16日 (1年10ヶ月経過) 出願番号 2019-078012
公開日 2020年10月29日 (3ヶ月経過) 公開番号 2020-178425
状態 未査定
技術分野
  • -
主要キーワード 電圧フリッカ オンディレイ 極性判別 三相電力系統 電流極性 正相成分 電圧補償量 系統擾乱
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2020年10月29日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (10)

課題

本発明は、停電周辺機器の破損を防止できる電力変換装置を提供することを目的とする。

解決手段

電力変換装置1は、直流電圧が大きい直流コンデンサを有するコンバータセルよりも直流電圧が小さい直流コンデンサを有するコンバータセルに設けられた半導体スイッチのオンディレイ時間が長くなるように設定するオンディレイ時間設定部と、オンディレイ時間設定部で設定されたオンディレイ時間に基づくコンバータセルの出力電圧誤差補償するための電圧補償量を、コンバータセルのそれぞれについて設定する電圧補償量設定部と、電圧補償量設定部で設定されてコンバータセルのそれぞれに配分された電圧補償量を用いて算出したオンディレイ補償電圧指令値に基づいて半導体スイッチを駆動するゲートパルス信号を生成するゲートパルス信号生成部とを備えている。

概要

背景

現在、高圧・大容量次世代電力変換器として、モジュラーマルチレベル変換器(Modular Multilevel Cascade Converter:MMC)への注目度が高まっている。特にデルタ結線型のMMCは、正相無効電流及び逆相電流の制御が要求されるフリッカ補償装置として注目されている。

特許文献1には、直流電圧一括制御、直流電圧相間バランス制御及び直流電圧段間バランス制御方式が用いられた電力変換器が開示されている。また、特許文献2には、各コンバータセルに設けられた半導体スイッチのオンディレイ時間を可変することで直流電圧段間バランス制御を実現する方式が用いられた電力変換器が開示されている。この方式は、半導体スイッチのオンディレイ期間中にコンバータ整流器として動作する(直流電圧を充電する)特徴を利用した制御である。

特許文献1に開示された電力変換器は、電流検出値を用いて直流電圧段間バランス制御を行うため、電流検出誤差による影響を受ける。これに対して、特許文献2に開示された電力変換器は、電流検出値を使わないため、電流検出誤差の影響を受けない利点がある。

概要

本発明は、停電周辺機器の破損を防止できる電力変換装置を提供することを目的とする。電力変換装置1は、直流電圧が大きい直流コンデンサを有するコンバータセルよりも直流電圧が小さい直流コンデンサを有するコンバータセルに設けられた半導体スイッチのオンディレイ時間が長くなるように設定するオンディレイ時間設定部と、オンディレイ時間設定部で設定されたオンディレイ時間に基づくコンバータセルの出力電圧誤差補償するための電圧補償量を、コンバータセルのそれぞれについて設定する電圧補償量設定部と、電圧補償量設定部で設定されてコンバータセルのそれぞれに配分された電圧補償量を用いて算出したオンディレイ補償電圧指令値に基づいて半導体スイッチを駆動するゲートパルス信号を生成するゲートパルス信号生成部とを備えている。

目的

本発明の目的は、停電や周辺機器の破損を防止できる電力変換装置を提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

該当するデータがありません

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

直列接続された2個の半導体スイッチ及び前記2個の半導体スイッチに並列接続された直流コンデンサを少なくともそれぞれ有し、直列接続された複数のコンバータセルと、複数の前記コンバータセルごとに設けられて前記直流コンデンサの直流電圧を検出する電圧検出部と、前記電圧検出部で検出された直流電圧が大きい前記直流コンデンサを有する前記コンバータセルよりも前記電圧検出部で検出された直流電圧が小さい前記直流コンデンサを有する前記コンバータセルに設けられた前記半導体スイッチのオンディレイ時間が長くなるように設定するオンディレイ時間設定部と、前記オンディレイ時間設定部で設定されたオンディレイ時間に基づく前記コンバータセルの出力電圧誤差補償するための電圧補償量を、複数の前記コンバータセルのそれぞれについて設定する電圧補償量設定部と、前記電圧補償量設定部で設定されて前記複数のコンバータセルのそれぞれに配分される電圧補償量を用いて算出したオンディレイ補償電圧指令値に基づいて、複数の前記コンバータセルにそれぞれ設けられた前記半導体スイッチを駆動する駆動信号を生成する駆動信号生成部とを備えることを特徴とする電力変換装置

請求項2

前記電圧補償量設定部は、一の前記コンバータセルに設けられた前記直流コンデンサの直流電圧並びに前記2個の半導体スイッチのオンディレイ時間及びスイッチング周波数に基づいて、前記電圧補償量を設定することを特徴とする請求項1に記載の電力変換装置。

請求項3

前記駆動信号生成部は、前記コンバータセルに流れる電流の向きに応じて、前記電圧補償量設定部で設定された電圧補償量を該コンバータセルの出力電圧指令値加算又は減算して前記オンディレイ補償電圧指令値を算出することを特徴とする請求項1又は2に記載の電力変換装置。

請求項4

前記駆動信号生成部は、前記電圧補償量設定部で設定された複数の前記コンバータセルのそれぞれの前記電圧補償量の平均値演算する平均値演算部と、前記コンバータセルに流れる電流の向きに基づく電流極性判別する極性判別部と、前記極性判別部で判別された電流極性を前記平均値演算部で演算された前記電圧補償量の平均値に乗算する乗算部と、前記乗算部において前記電流極性の情報が付与された前記平均値に前記出力電圧指令値を加算して前記オンディレイ補償電圧指令値を算出する算出部と、前記算出部で算出されたオンディレイ補償電圧指令値、及び前記オンディレイ時間設定部で設定されたオンディレイ時間を用いたパルス幅変調によって前記駆動信号を生成するパルス幅変調部とを有することを特徴とする請求項3に記載の電力変換装置。

技術分野

0001

本発明は、半導体スイッチを備えた電力変換装置に関する。

背景技術

0002

現在、高圧・大容量次世代電力変換器として、モジュラーマルチレベル変換器(Modular Multilevel Cascade Converter:MMC)への注目度が高まっている。特にデルタ結線型のMMCは、正相無効電流及び逆相電流の制御が要求されるフリッカ補償装置として注目されている。

0003

特許文献1には、直流電圧一括制御、直流電圧相間バランス制御及び直流電圧段間バランス制御方式が用いられた電力変換器が開示されている。また、特許文献2には、各コンバータセルに設けられた半導体スイッチのオンディレイ時間を可変することで直流電圧段間バランス制御を実現する方式が用いられた電力変換器が開示されている。この方式は、半導体スイッチのオンディレイ期間中にコンバータ整流器として動作する(直流電圧を充電する)特徴を利用した制御である。

0004

特許文献1に開示された電力変換器は、電流検出値を用いて直流電圧段間バランス制御を行うため、電流検出誤差による影響を受ける。これに対して、特許文献2に開示された電力変換器は、電流検出値を使わないため、電流検出誤差の影響を受けない利点がある。

先行技術

0005

特許第5800154号
特許第4946606号

発明が解決しようとする課題

0006

しかしながら、特許文献2に開示された方式を用いた電力変換器は、各コンバータセルに設けられた半導体スイッチのオンディレイ時間の変動に伴って、各コンバータセルが接続された電力系統系統擾乱が生じ、停電周辺機器が破損する可能性があるという問題を有している。

0007

本発明の目的は、停電や周辺機器の破損を防止できる電力変換装置を提供することにある。

課題を解決するための手段

0008

上記目的を達成するために、本発明の一態様による電力変換装置は、直列接続された2個の半導体スイッチ及び前記2個の半導体スイッチに並列接続された直流コンデンサを少なくともそれぞれ有し、直列接続された複数のコンバータセルと、複数の前記コンバータセルごとに設けられて前記直流コンデンサの直流電圧を検出する電圧検出部と、前記電圧検出部で検出された直流電圧が大きい前記直流コンデンサを有する前記コンバータセルよりも前記電圧検出部で検出された直流電圧が小さい前記直流コンデンサを有する前記コンバータセルに設けられた前記半導体スイッチのオンディレイ時間が長くなるように設定するオンディレイ時間設定部と、前記オンディレイ時間設定部で設定されたオンディレイ時間に基づく前記コンバータセルの出力電圧誤差補償するための電圧補償量を、複数の前記コンバータセルのそれぞれについて設定する電圧補償量設定部と、前記電圧補償量設定部で設定されて前記複数のコンバータセルのそれぞれに配分される電圧補償量を用いて算出したオンディレイ補償電圧指令値に基づいて、複数の前記コンバータセルにそれぞれ設けられた前記半導体スイッチを駆動する駆動信号を生成する駆動信号生成部とを備えることを特徴とする。

発明の効果

0009

本発明の一態様によれば、停電や周辺機器の破損を防止できる。

図面の簡単な説明

0010

本発明の第1実施形態による電力変換装置1が用いられる電力制御システムPSの概略構成を示す回路ブロック図である。
本発明の第1実施形態による電力変換装置1に備えられた制御装置5の概略構成を示すブロック図である。
本発明の第1実施形態による電力変換装置1を説明する図であって、コンバータセル31u−1〜31w−3にそれぞれ設けられた半導体スイッチQ1〜Q4のオンディレイ時間を用いる直流電圧段間バランス制御を説明する図である。
本発明の第1実施形態による電力変換装置1の制御装置5に設けられた直流電圧平均値演算部54の構成を示すブロック図である。
本発明の第1実施形態による電力変換装置1の制御装置5に設けられた直流電圧相間バランス制御部51の構成を示すブロック図である。
本発明の第1実施形態による電力変換装置1の制御装置5に設けられた電力制御部52の構成を示すブロック図である。
本発明の第1実施形態による電力変換装置1の制御装置5に設けられた直流電圧段間バランス制御部53の構成を示すブロック図である。
本発明の第1実施形態による電力変換装置1に備えられた制御装置5の直流電圧段間バランス制御部53のU相用の構成を示すブロック図である。
本発明の第2実施形態による電力変換装置1に備えられた制御装置5の直流電圧段間バランス制御部53のU相用の構成を示すブロック図である。

実施例

0011

〔第1実施形態〕
本発明の第1実施形態による電力変換装置について図1から図8を用いて説明する。本実施形態による電力変換装置について、電力系統に連系することができる三相モジュラーマルチレベル変換器(以下、「モジュラーマルチレベル変換器」を「MMC」と略記する場合がある)を例にとって説明する。

0012

(電力制御システム)
本実施形態による電力変換装置が用いられる電力制御システムについて図1を用いて説明する。図1は、本実施形態による電力変換装置1が用いられる電力制御システムPSの概略構成を示す回路ブロック図である。

0013

図1に示すように、電力制御システムPSは、三相電力系統2と、三相電力系統2から供給される電力電源として動作する負荷装置(不図示)と、三相電力系統2に連系する電力変換装置1とを備えている。三相電力系統2は、三相の交流電力を生成する三相交流電源(不図示)と、三相交流電源で生成された電力が供給されるケーブル21とを有している。ケーブル21は、三相交流電源で生成されたU相の交流電力が供給されるU相ケーブル211と、三相交流電源で生成されたV相の交流電力が供給されるV相ケーブル212と、三相交流電源で生成されたW相の交流電力が供給されるW相ケーブル213とを有している。

0014

(電力変換装置)
次に、電力制御システムPSに設けられた電力変換装置の構成について図1を用い説明する。
図1に示すように、本実施形態による電力変換装置1は、三相電力系統2に連系されたコンバータ部3と、コンバータ部3を制御する制御装置5(詳細は後述する)とを備えている。コンバータ部3は、直列接続された複数(本実施形態では3個)のコンバータセル31u−1,31u−2,31u−3を有している。また、コンバータ部3は、直列接続された複数(本実施形態では3個)のコンバータセル31v−1,31v−2,31v−3を有している。さらに、コンバータ部3は、直列接続された複数(本実施形態では3個)のコンバータセル31w−1,31w−2,31w−3を有している。

0015

コンバータセル31u−1,31u−2,31u−3は、三相電力系統2のU相ケーブル211に接続されたリアクトル31uLと直列に接続されている。コンバータセル31u−1、コンバータセル31u−2、コンバータセル31u−3及びリアクトル31uLによってU相クラスタ部31uが構成されている。

0016

コンバータセル31v−1,31v−2,31v−3は、三相電力系統2のV相ケーブル212に接続されたリアクトル31vLと直列に接続されている。コンバータセル31v−1、コンバータセル31v−2、コンバータセル31v−3及びリアクトル31vLによってV相クラスタ部31vが構成されている。

0017

コンバータセル31w−1,31w−2,31w−3は、三相電力系統2のW相ケーブル213に接続されたリアクトル31wLと直列に接続されている。コンバータセル31w−1、コンバータセル31w−2、コンバータセル31w−3及びリアクトル31wLによってW相クラスタ部31wが構成されている。
このように、コンバータ部3は、U相クラスタ部31u、V相クラスタ部31v及びW相クラスタ部31wを有している。

0018

U相クラスタ部31uの一端及びW相クラスタ部31wの他端は、結線部32uにおいて互いに接続されている。また、W相クラスタ部31wの一端及びV相クラスタ部31vの他端は、結線部32wにおいて互いに接続されている。また、V相クラスタ部31vの一端及びU相クラスタ部31uの他端は、結線部32vにおいて互いに接続されている。さらに、結線部32uにはU相ケーブル211が接続され、結線部32vにはV相ケーブル212が接続され、結線部32wにはW相ケーブル213が接続されている。このように、U相クラスタ部31u、V相クラスタ部31v及びW相クラスタ部31wは、デルタ結線された状態で三相電力系統2に接続されている。つまり、電力変換装置1は、デルタ結線MMCの構成を有するコンバータ部3を備えている。

0019

リアクトル31uL、リアクトル31vL及びリアクトル31wLは、例えばU相クラスタ部31u、V相クラスタ部31v及びW相クラスタ部31wのそれぞれに流れるクラスタ電流Iuv,Ivw,Iwu(詳細は後述)を平滑化するために設けられている。また、リアクトル31uL、リアクトル31vL及びリアクトル31wLは、例えばU相クラスタ部31u、V相クラスタ部31v及びW相クラスタ部31wに過電流が流れることを防止するために設けられている。

0020

本実施形態では、U相クラスタ部31u、V相クラスタ部31v及びW相クラスタ部31wは、それぞれ3個のコンバータセルを有しているが、1個のコンバータセルあるいは直列に接続された2個又は4個以上のコンバータセルを有していてもよい。

0021

コンバータセル31u−1、コンバータセル31u−2、コンバータセル31u−3、コンバータセル31v−1、コンバータセル31v−2、コンバータセル31v−3、コンバータセル31w−1、コンバータセル31w−2及びコンバータセル31w−3は、互いに同一の構成を有している。このため、以下、コンバータセル31u−1〜31w−3の具体的な構成について、コンバータセル31u−1を例にとって説明する。

0022

図1に示すように、コンバータセル31u−1は、直列に接続された複数(本実施形態では2個)の半導体モジュールM1及び半導体モジュールM2と、直列に接続された複数(本実施形態では2個)の半導体モジュールM3及び半導体モジュールM4を有している。半導体モジュールM1及び半導体モジュールM2と、半導体モジュールM3及び半導体モジュールM4とは、並列に接続されている。さらに、コンバータセル31u−1は、半導体モジュールM1,M2及び半導体モジュールM3,M4に並列に接続された直流コンデンサCを有している。

0023

半導体モジュールM1は、半導体スイッチQ1と、半導体スイッチQ1に逆並列接続された還流用ダイオードD1とを有している。半導体モジュールM2は、半導体スイッチQ2と、半導体スイッチQ2に逆並列接続された還流用ダイオードD2とを有している。半導体モジュールM3は、半導体スイッチQ3と、半導体スイッチQ3に逆並列接続された還流用ダイオードD3とを有している。半導体モジュールM4は、半導体スイッチQ4と、半導体スイッチQ4に逆並列接続された還流用ダイオードD4とを有している。

0024

本実施形態では、半導体スイッチQ1,Q2,Q3,Q4は、例えば絶縁ゲートバイポーラトランジスタ(Insulated Gate Bipolar Transistor:IGBT)で構成されている。半導体スイッチQ1のコレクタ端子は、還流用ダイオードD1のカソード端子、半導体スイッチQ3のコレクタ端子及び還流用ダイオードD3のカソード端子に接続されている。半導体スイッチQ1のエミッタ端子は、還流用ダイオードD1のアノード端子、半導体スイッチQ2のコレクタ端子及び還流用ダイオードD2のカソード端子に接続されている。半導体スイッチQ1のゲート端子は、制御装置5に接続されている。

0025

半導体スイッチQ2のエミッタ端子は、半導体スイッチQ4のエミッタ端子及び還流用ダイオードD4のアノード端子に接続されている。半導体スイッチQ2のゲート端子は、制御装置5に接続されている。

0026

半導体スイッチQ3のエミッタ端子は、還流用ダイオードD3のアノード端子、半導体スイッチQ4のコレクタ端子及び還流用ダイオードD4のカソード端子に接続されている。半導体スイッチQ3のゲート端子は、制御装置5に接続されている。半導体スイッチQ4のゲート端子は、制御装置5に接続されている。

0027

直流コンデンサCの一方の電極は、半導体スイッチQ1のコレクタ端子、還流用ダイオードD1のカソード端子、半導体スイッチQ3のコレクタ端子及び還流用ダイオードD3のカソード端子に接続されている。直流コンデンサCの他方の電極は、半導体スイッチQ2のエミッタ端子、還流用ダイオードD2のアノード端子、半導体スイッチQ4のエミッタ端子及び還流用ダイオードD4のアノード端子に接続されている。

0028

半導体モジュールM1及び半導体モジュールM2の接続部Xは、リアクトル31uLを介して三相電力系統2のU相ケーブル211に接続されている。半導体モジュールM1及び半導体モジュールM2の接続部Xは、半導体スイッチQ1のエミッタ端子及び還流用ダイオードD1のアノード端子と、半導体スイッチQ2のコレクタ端子及び還流用ダイオードD2のカソード端子とが接続された部分である。

0029

半導体モジュールM3及び半導体モジュールM4の接続部Yは、コンバータセル31u−2に設けられた半導体モジュールM1及び半導体モジュールM2の接続部Xに接続されている。半導体モジュールM3及び半導体モジュールM4の接続部Yは、半導体スイッチQ3のエミッタ端子及び還流用ダイオードD3のアノード端子と、半導体スイッチQ4のコレクタ端子及び還流用ダイオードD4のカソード端子とが接続された部分である。

0030

コンバータセル31u−2に設けられた半導体モジュールM3及び半導体モジュールM4の接続部Yは、コンバータセル31u−3に設けられた半導体モジュールM1及び半導体モジュールM2の接続部Xに接続されている。コンバータセル31u−3に設けられた半導体モジュールM3及び半導体モジュールM4の接続部Yは、リアクトル31vLを介してコンバータセル31v−1に設けられた半導体モジュールM1及び半導体モジュールM2の接続部Xに接続されている。

0031

コンバータセル31v−1に設けられた半導体モジュールM3及び半導体モジュールM4の接続部Yは、コンバータセル31v−2に設けられた半導体モジュールM1及び半導体モジュールM2の接続部Xに接続されている。コンバータセル31v−2に設けられた半導体モジュールM3及び半導体モジュールM4の接続部Yは、コンバータセル31v−3に設けられた半導体モジュールM1及び半導体モジュールM2の接続部Xに接続されている。

0032

コンバータセル31v−3に設けられた半導体モジュールM3及び半導体モジュールM4の接続部Yは、リアクトル31wLを介してコンバータセル31w−1に設けられた半導体モジュールM1及び半導体モジュールM2の接続部Xに接続されている。

0033

コンバータセル31w−1に設けられた半導体モジュールM3及び半導体モジュールM4の接続部Yは、コンバータセル31w−2に設けられた半導体モジュールM1及び半導体モジュールM2の接続部Xに接続されている。コンバータセル31w−2に設けられた半導体モジュールM3及び半導体モジュールM4の接続部Yは、コンバータセル31w−3に設けられた半導体モジュールM1及び半導体モジュールM2の接続部Xに接続されている。

0034

コンバータセル31w−3に設けられた半導体モジュールM3及び半導体モジュールM4の接続部Yは、リアクトル31uLを介してコンバータセル31u−1に設けられた半導体モジュールM1及び半導体モジュールM2の接続部Xに接続されている。

0035

このように、電力変換装置1は、直列接続された2個の半導体スイッチQ1,Q2及び2個の半導体スイッチQ1,Q2に並列接続された直流コンデンサCを少なくともそれぞれ有し、直列接続された複数(本実施形態では3個)のコンバータセル31u−1,31u−2,31u−3を備えている。複数のコンバータセル31u−1,31u−2,31u−3は、半導体スイッチQ1,Q2及び直流コンデンサCに並列接続される2個の半導体スイッチQ3,Q4をさらに有している。

0036

また、電力変換装置1は、直列接続された2個の半導体スイッチQ1,Q2及び2個の半導体スイッチQ1,Q2に並列接続された直流コンデンサCを少なくともそれぞれ有し、直列接続された複数(本実施形態では3個)のコンバータセル31v−1,31v−2,31v−3を備えている。複数のコンバータセル31v−1,31v−2,31v−3は、半導体スイッチQ1,Q2及び直流コンデンサCに並列接続される2個の半導体スイッチQ3,Q4をさらに有している。

0037

さらに、電力変換装置1は、直列接続された2個の半導体スイッチQ1,Q2及び2個の半導体スイッチQ1,Q2に並列接続された直流コンデンサCを少なくともそれぞれ有し、直列接続された複数(本実施形態では3個)のコンバータセル31w−1,31w−2,31w−3を備えている。複数のコンバータセル31w−1,31w−2,31w−3は、半導体スイッチQ1,Q2及び直流コンデンサCに並列接続される2個の半導体スイッチQ3,Q4をさらに有している。

0038

図1に示すように、電力変換装置1は、複数のコンバータセル31u−1〜31w−3ごとに設けられて直流コンデンサCの直流電圧Vcu1〜Vcw3を検出する電圧検出部33を備えている。電圧検出部33は、制御装置5に接続されている。これにより、コンバータセル31u−1,31u−2,31u−3にそれぞれ設けられた電圧検出部33が検出する直流コンデンサCの直流電圧Vcu1,Vcu2,Vcu3は、制御装置5に入力される。また、コンバータセル31v−1,31v−2,31v−3にそれぞれ設けられた電圧検出部33が検出する直流コンデンサCの直流電圧Vcv1,Vcv2,Vcv3は、制御装置5に入力される。さらに、コンバータセル31w−1,31w−2,31w−3にそれぞれ設けられた電圧検出部33が検出する直流コンデンサCの直流電圧Vcw1,Vcw2,Vcw3は、制御装置5に入力される。以下、直流コンデンサCの直流電圧Vcu1〜Vcw3の参照符号「Vcu1」、「Vcu2」、「Vcu3」、「Vcv1」、「Vcv2」、「Vcv3」、「Vcw1」、「Vcw2」及び「Vcw3」を各直流電圧の値としても用いる場合がある。

0039

図示は省略するが、電力変換装置1は、三相電力系統2のU相電圧Vsuを検出する電圧検出部、三相電力系統2のV相電圧Vsvを検出する電圧検出部及び三相電力系統2のW相電圧Vswを検出する電圧検出部を有している。以下、U相電圧Vsu、V相電圧Vsv及びW相電圧Vswの参照符号「Vsu」、「Vsv」及び「Vsw」を各電圧の値としても用いる場合がある。U相電圧Vsu、V相電圧Vsv及びW相電圧Vswの0点は、U相電圧Vsu、V相電圧Vsv及びW相電圧Vの和がゼロ(Vsu+Vsv+Vsw=0)となる仮想中性点である。

0040

三相電力系統2において、線間電圧VsuvはV相電圧Vsvに対するU相電圧Vsuの電圧であり、線間電圧VsvwはW相電圧Vswに対するV相電圧Vsvの電圧であり、線間電圧VswuはU相電圧Vsuに対するW相電圧Vswの電圧である。以下、線間電圧Vsuv,Vsvw,Vswuの参照符号「Vsuv」、「Vsvw」及び「Vswu」を各電圧の値としても用いる場合がある。

0041

コンバータセル31u−1,31u−2,31u−3の出力電圧V1u,V2u,V3uはそれぞれ、接続部Yの電位に対する接続部Xの電位である。したがって、出力電圧V1u,V2u,V3uは、接続部Xの電位が接続部Yの電位よりも高い場合に正の電圧となり、接続部Xの電位が接続部Yの電位よりも低い場合に負の電圧となる。同様に、コンバータセル31v−1,31v−2,31v−3の出力電圧V1v,V2v,V3vはそれぞれ、接続部Yの電位に対する接続部Xの電位である。したがって、出力電圧V1v,V2v,V3vは、接続部Xの電位が接続部Yの電位よりも高い場合に正の電圧となり、接続部Xの電位が接続部Yの電位よりも低い場合に負の電圧となる。同様に、コンバータセル31w−1,31w−2,31w−3の出力電圧V1w,V2w,V3wはそれぞれ、接続部Yの電位に対する接続部Xの電位である。したがって、出力電圧V1w,V2w,V3wは、接続部Xの電位が接続部Yの電位よりも高い場合に正の電圧となり、接続部Xの電位が接続部Yの電位よりも低い場合に負の電圧となる。以下、出力電圧V1u〜V3wの参照符号「V1u」、「V2u」、「V3u」、「V1v」、「V2v」、「V3v」、「V1w」、「V2w」及び「V3w」を各出力電圧の値としても用いる場合がある。

0042

U相クラスタ部31uの出力電圧Vuvは、コンバータセル31u−1,31u−2,31u−3の出力電圧V1u,V2u,V3uの和である。同様に、V相クラスタ部31vの出力電圧Vvwは、コンバータセル31v−1,31v−2,31v−3の出力電圧V1v,V2v,V3vの和である。同様に、W相クラスタ部31wの出力電圧Vwuは、コンバータセル31w−1,31w−2,31w−3の出力電圧V1w,V2w,V3wの和である。ここで、以下、出力電圧Vuv,Vvw,Vwuの参照符号「Vuv」、「Vvw」及び「Vwu」を各電圧の値としても用いる場合があるとする。そうすると、U相クラスタ部31uの出力電圧Vuv,Vvw,Vwu、V相クラスタ部31vの出力電圧Vvw及びW相クラスタ部31wの出力電圧Vwuはそれぞれ、以下の式(1)から式(3)で表すことができる。
Vuv=V1u+V2u+V3u ・・・(1)
Vvw=V1v+V2v+V3v ・・・(2)
Vwu=V1w+V2w+V3w ・・・(3)

0043

図示は省略するが、電力変換装置1は、U相クラスタ部31uに流れるクラスタ電流Iuvを検出する電流検出器と、V相クラスタ部31vに流れるクラスタ電流Ivwを検出する電流検出器と、W相クラスタ部31wに流れるクラスタ電流Iwuを検出する電流検出器とを備えている。これらの電流検出器は、制御装置5に接続されている。これにより、これらの電流検出器で検出されるクラスタ電流Iuv,Ivw,Iwuは、制御装置5に入力される。以下、クラスタ電流Iuv,Ivw,Iwuの参照符号「Iuv」、「Ivw」及び「Iwu」を各電流の値としても用いる場合がある。

0044

三相電力系統2のU相とコンバータ部3との間にはU相電流Iuが流れ、三相電力系統2のV相とコンバータ部3との間にはV相電流Ivが流れ、三相電力系統2のW相とコンバータ部3との間にはW相電流Iwが流れる。以下、U相電流Iu、V相電流Iv及びW相電流Iwの参照符号「Iu」、「Iv」及び「Iw」を各電流の値としても用いる場合があるとする。そうすると、U相電流Iu、V相電流Iv及びW相電流Iwはそれぞれ、以下の式(4)から式(6)で表すことができる。
Iu=Iuv−Iwu ・・・(4)
Iv=Ivw−Iuv ・・・(5)
Iw=Iwu−Ivw ・・・(6)

0045

この場合に、結線部32u、結線部32v及び結線部32wの間を循環する零相電流Izは、以下の式(7)で表すことができる。
Iz=(Iuv+Ivw+Iwu)/3 ・・・(7)

0046

電力変換装置1は、U相クラスタ部31uのコンバータセル31u−1〜31u−3、V相クラスタ部31vのコンバータセル31v−1〜31v−3及びW相クラスタ部31wのコンバータセル31w−1〜31w−3のそれぞれに設けられた直流コンデンサCの直流電圧Vcu1〜Vcw3を安定に維持させる制御を行う。電力変換装置1は、直流コンデンサCの直流電圧Vcu1〜Vcw3を以下の(A)から(C)の3つに分けて制御する。
(A)直流電圧一括制御
(B)直流電圧相間バランス制御
(C)直流電圧段間バランス制御

0047

直流電圧一括制御は、コンバータセル31u−1〜31w−3に設けられた全ての直流コンデンサCの直流電圧Vcu1〜Vcw3の電圧平均値が直流コンデンサCの電圧指令値に追従するように、三相電力系統2のU相電圧Vsu、V相電圧Vsv及びW相電圧Vswと同相成分の電流を三相電力系統2に流して有効電力を調整する制御である。

0048

直流電圧相間バランス制御は、コンバータセル31u−1〜31u−3に設けられた直流コンデンサCの直流電圧Vcu1〜Vcu3の電圧平均値と、コンバータセル31v−1〜31v−3に設けられた直流コンデンサCの直流電圧Vcv1〜Vcv3の電圧平均値と、コンバータセル31w−1〜31w−3に設けられた直流コンデンサCの直流電圧Vcw1〜Vcw3の電圧平均値とを相間でバランスさせる制御である。MMCにおいて、逆相電流の補償時には、定常的にでない有効電力がU相クラスタ部31u、V相クラスタ部31v及びW相クラスタ部31wに流入し、直流コンデンサCの直流電圧Vcu1〜Vcw3に変動を引き起こす。このような、直流コンデンサCの直流電圧Vcu1〜Vcw3に変動が生じた場合に、直流電圧相間バランス制御は効果的である。電力変換装置1は、結線部32u、結線部32v及び結線部32wの間を循環する零相電流Izを流すことにより、逆相電流の補償時にも、U相、V相及びW相の交流電圧交流電流との直交関係を保ちながらU相、V相及びW相の相間で直流コンデンサCの直流電圧Vcu1〜Vcw3をバランスすることができる。

0049

直流電圧段間バランス制御は、同一相のコンバータセル間の直流コンデンサの直流電圧をバランスさせる制御である。具体的には、電力変換装置1は、直流電圧段間バランス制御によってU相クラスタ部31uを構成するコンバータセル31u−1、コンバータセル31u−2及びコンバータセル31u−3の直流コンデンサCの直流電圧Vcu1,Vcu2,Vcu3を所定の電圧範囲内に抑えるようになっている。また同様に、電力変換装置1は、直流電圧段間バランス制御によってV相クラスタ部31vを構成するコンバータセル31v−1、コンバータセル31v−2及びコンバータセル31v−3の直流コンデンサCの直流電圧Vcv1,Vcv2,Vcv3を所定の電圧範囲内に抑えるようになっている。また同様に、電力変換装置1は、直流電圧段間バランス制御によってW相クラスタ部31wを構成するコンバータセル31w−1、コンバータセル31w−2及びコンバータセル31w−3の直流コンデンサCの直流電圧Vcw1,Vcw2,Vcw3を所定の電圧範囲内に抑えるようになっている。

0050

電力変換装置1は、直流電圧一括制御、直流電圧相間バランス制御及び直流電圧段間バランス制御を制御装置5において実行するようになっている。そこで、制御装置5の構成について、図1を参照しつつ図2から図8を用いて説明する。

0051

(制御装置の構成)
図2に示すように、制御装置5は、電圧検出部33が検出した直流電圧Vcuj(j=1,2,3)、直流電圧Vcvj(j=1,2,3)及び直流電圧Vcwj(j=1,2,3)などが入力される直流電圧平均値演算部54を有している。詳細は後述するが、直流電圧平均値演算部54は、電圧検出部33から入力される直流電圧Vcuj,Vcvj,Vcwjのそれぞれの平均値である電圧平均値Vcuave,Vcvave,Vcwaveを演算するように構成されている。

0052

制御装置5は、直流電圧平均値演算部54で演算された電圧平均値Vcuave,Vcvave,Vcwaveなどが入力される直流電圧相間バランス制御部51を有している。詳細は後述するが、直流電圧相間バランス制御部51は、上述の直流電圧相間バランス制御を実行するために用いられる結線部32u,32v,32w間を循環する零相電流Izの零相電流指令値Iz*と、d軸補正電流Id***及びq軸補正電流Iq***とを生成するように構成されている。

0053

制御装置5は、直流電圧相間バランス制御部51で生成された零相電流指令値Iz*、d軸補正電流Id***及びq軸補正電流Iq***が入力される電力制御部52を有している。詳細は後述するが、電力制御部52は、正相無効電流制御及び逆相無効電流制御を実行するためのU相クラスタ部31uの出力電圧Vuvを追従させる出力電圧指令値Vuv*、V相クラスタ部31vの出力電圧Vuwを追従させる出力電圧指令値Vvw*及びW相クラスタ部31wの出力電圧Vwuを追従させる出力電圧指令値Vwu*を生成するように構成されている。

0054

制御装置5は、電圧検出部33が検出された直流電圧Vcuj,Vcvj,Vcwj、直流電圧平均値演算部54で演算された電圧平均値Vcuave,Vcvave,Vcwave及び電力制御部52で生成された出力電圧指令値Vuv*,Vvw*,Vwu*が入力される直流電圧段間バランス制御部53を有している。詳細は後述するが、直流電圧段間バランス制御部53は、上述の直流電圧段間バランス制御を実行するために用いられるゲートパルス信号Vpujk、Vpvjk,Vpwjk(j=1,2,3、k=1,2,3,4)を生成するように構成されている。ここで、「j」は、U相クラスタ部31u、V相クラスタ部31v及びW相クラスタ部31wをそれぞれ構成するコンバータセルの個数最大数とする自然数である。「k」は、コンバータセル31u−1〜31w−3にそれぞれ設けられた半導体スイッチの個数を最大数とする自然数である。このため、本実施形態では、j=1,2,3となり、k=1,2,3,4となる。

0055

ゲートパルス信号Vpujkは、U相クラスタ部31uを構成するコンバータセル31u−1〜31u−3にそれぞれ設けられた半導体スイッチQ1〜Q4のオンオフ状態を制御するための駆動信号の一例に相当する。例えば、ゲートパルス信号Vpu11(j=1、k=1)は、コンバータセル31u−1に設けられた半導体スイッチQ1のオン/オフ状態を制御するための駆動信号である。ゲートパルス信号Vpvjkは、V相クラスタ部31vを構成するコンバータセル31v−1〜31v−3にそれぞれ設けられた半導体スイッチQ1〜Q4のオン/オフ状態を制御するための駆動信号の一例に相当する。例えば、ゲートパルス信号Vpv22(j=2、k=2)は、コンバータセル31v−2に設けられた半導体スイッチQ2のオン/オフ状態を制御するための駆動信号である。ゲートパルス信号Vpwjkは、V相クラスタ部31vを構成するコンバータセル31w−1〜31w−3にそれぞれ設けられた半導体スイッチQ1〜Q4のオン/オフ状態を制御するための駆動信号の一例に相当する。例えば、ゲートパルス信号Vpw33(j=3、k=3)は、コンバータセル31w−3に設けられた半導体スイッチQ3のオン/オフ状態を制御するための駆動信号である。

0056

電力変換装置1では、直流電圧段間バランス制御部53は、コンバータセル31u−1〜31u−3のオンディレイ時間、コンバータセル31v−1〜31v−3のオンディレイ時間及びコンバータセル31w−1〜31w−3のオンディレイ時間をそれぞれ調整することによって直流電圧段間バランス制御を実行するように構成されている。ここで、コンバータセルのオンディレイ時間及び直流電圧段間バランス制御について、図3を用いて説明する。

0057

図3は、コンバータセル31u−1〜31w−3にそれぞれ設けられた半導体スイッチQ1〜Q4におけるオンディレイ時間を用いる直流電圧段間バランス制御を説明する図である。図3(a)は、オンディレイ時間の調整前の半導体スイッチQ1〜Q4のタイミングチャートの一例を示し、図3(b)は、オンディレイ時間の調整後の状態における半導体スイッチQ1〜Q4のタイミングチャートの一例を示している。図3中に示す「Q1,Q3ゲートパルス信号」は、半導体スイッチQ1,Q3のゲート端子に印加されるゲートパルス信号の信号波形の一例を示している。図3中に示す「Q2,Q4ゲートパルス信号」は、半導体スイッチQ2,Q4のゲート端子に印加されるゲートパルス信号の信号波形の一例を示している。図3中に示す「オン」は、半導体スイッチQ1,Q3又は半導体スイッチQ2,Q4をオン状態とする信号レベルを示している。図3中に示す「オフ」は、半導体スイッチQ1,Q3又は半導体スイッチQ2,Q4をオフ状態とする信号レベルを示している。

0058

半導体スイッチQ1及び半導体スイッチQ2のいずれもオン状態となる期間が存在すると、直流コンデンサCの両端が短絡してしまう。同様に、半導体スイッチQ3及び半導体スイッチQ4のいずれもオン状態となる期間が存在すると、直流コンデンサCの両端が短絡してしまう。このため、図3(a)に示すように、制御装置5は、半導体スイッチQ1がオン状態からオフ状態に移行が完了したタイミングから半導体スイッチQ2がオフ状態からオン状態に移行を開始するタイミングまでの間にオンディレイ時間Tを設けて半導体スイッチQ1,Q2を制御するようになっている。また同様に、制御装置5は、半導体スイッチQ2がオン状態からオフ状態に移行が完了したタイミングから半導体スイッチQ1がオフ状態からオン状態に移行を開始するタイミングまでの間にオンディレイ時間Tを設けて半導体スイッチQ1,Q2を制御するようになっている。また同様に、制御装置5は、半導体スイッチQ3がオン状態からオフ状態に移行が完了したタイミングから半導体スイッチQ4がオフ状態からオン状態に移行を開始するタイミングまでの間にオンディレイ時間Tを設けて半導体スイッチQ3,Q4を制御するようになっている。また同様に、制御装置5は、半導体スイッチQ4がオン状態からオフ状態に移行が完了したタイミングから半導体スイッチQ3がオフ状態からオン状態に移行を開始するタイミングまでの間にオンディレイ時間Tを設けて半導体スイッチQ3,Q4を制御するようになっている。これにより、電力変換装置1は、コンバータセル31u−1〜31w−3における直流コンデンサCの短絡を防止するようになっている。

0059

まず、三相電力系統2からコンバータ部3に電流が流れている場合について図1を参照して説明する。
半導体スイッチQ1,Q4をオン状態とし、半導体スイッチQ2,Q3をオフ状態とすると、「接続部X→還流用ダイオードD1→直流コンデンサC→還流用ダイオードD4→接続部Y」の経路でクラスタ電流Iuv,Ivw,Iwuが流れる(図1参照)。また、半導体スイッチQ1をオン状態とし、半導体スイッチQ2,Q3,Q4をオフ状態とすると、「接続部X→還流用ダイオードD1→直流コンデンサC→還流用ダイオードD4→接続部Y」の経路でクラスタ電流Iuv,Ivw,Iwuが流れる(図1参照)。また、半導体スイッチQ1〜Q4をオフ状態とすると、「接続部X→還流用ダイオードD1→直流コンデンサC→還流用ダイオードD4→接続部Y」の経路でクラスタ電流Iuv,Ivw,Iwuが流れる(図1参照)。これらの場合、直流コンデンサCには、正の向きに電流が流れる。これにより、直流コンデンサCは充電され、直流電圧Vcu1〜Vcw3が上昇する。

0060

半導体スイッチQ1,Q4をオフ状態とし、半導体スイッチQ2,Q3をオン状態とすると、「接続部X→半導体スイッチQ2→直流コンデンサC→半導体スイッチQ3→接続部Y」の経路でクラスタ電流Iuv,Ivw,Iwuが流れる(図1参照)。この場合、直流コンデンサCには、負の向きに電流が流れるので、直流コンデンサCは放電され、直流電圧Vcu1〜Vcw3が低下する。

0061

半導体スイッチQ1,Q3をオン状態とし、半導体スイッチQ2,Q4をオフ状態とすると、「接続部X→還流用ダイオードD1→半導体スイッチQ3→接続部Y」の経路でクラスタ電流Iuv,Ivw,Iwuが流れる(図1参照)。また、半導体スイッチQ1,Q3をオフ状態とし、半導体スイッチQ2,Q4をオン状態とすると、「接続部X→半導体スイッチQ2→還流用ダイオードD4→接続部Y」の経路でクラスタ電流Iuv,Ivw,Iwuが流れる(図1参照)。これらの場合、直流コンデンサCに電流が流れないので、直流コンデンサCは充放電されず、直流電圧Vcu1〜Vcw3は変動しない。

0062

次に、コンバータ部3から三相電力系統2に電流が流れている場合について図1を参照して説明する。
半導体スイッチQ1,Q4をオン状態とし、半導体スイッチQ2,Q3をオフ状態とすると、「接続部Y→半導体スイッチQ4→直流コンデンサC→半導体スイッチQ1→接続部X」の経路でクラスタ電流Iuv,Ivw,Iwuが流れる(図1参照)。この場合、直流コンデンサCには、負の向きに電流が流れるので、直流コンデンサCは放電され、直流電圧Vcu1〜Vcw3が低下する。

0063

半導体スイッチQ1〜Q4をオフ状態とすると、「接続部Y→還流用ダイオードD3→直流コンデンサC→還流用ダイオードD2→接続部X」の経路でクラスタ電流Iuv,Ivw,Iwuが流れる(図1参照)。また、半導体スイッチQ1,Q4をオフ状態とし、半導体スイッチQ2,Q3をオン状態とすると、「接続部Y→還流用ダイオードD3→直流コンデンサC→還流用ダイオードD2→接続部X」の経路でクラスタ電流Iuv,Ivw,Iwuが流れる(図1参照)。これらの場合、直流コンデンサCには、正の向きに電流が流れる。これにより、直流コンデンサCは充電され、直流電圧Vcu1〜Vcw3が上昇する。

0064

半導体スイッチQ1をオン状態とし、半導体スイッチQ2,Q3,Q4をオフ状態とすると、「接続部Y→還流用ダイオードD3→半導体スイッチQ1→接続部X」の経路でクラスタ電流Iuv,Ivw,Iwuが流れる(図1参照)。また、半導体スイッチQ1,Q3をオフ状態とし、半導体スイッチQ2,Q4をオン状態とすると、「接続部Y→半導体スイッチQ4→還流用ダイオードD2→接続部X」の経路でクラスタ電流Iuv,Ivw,Iwuが流れる(図1参照)。これらの場合、直流コンデンサCに電流が流れないので、直流コンデンサCは充放電されず、直流電圧Vcu1〜Vcw3は変動しない。

0065

次に、半導体スイッチQ1〜Q4の短絡を防止するためのオンディレイ時間と直流コンデンサの充電との関係を説明する。コンバータセルでは、半導体スイッチの直列回路と並列に直流コンデンサが接続されている。このため、半導体スイッチの短絡を防止するために、上述のとおり、半導体スイッチQ1及び半導体スイッチQ2のスイッチングのタイミング、半導体スイッチQ3及び半導体スイッチQ4のスイッチングのタイミングには、オンディレイ時間が設けられている(図3(a)参照)。

0066

図3(a)には、定常時のオンディレイ時間Tで半導体スイッチQ1,Q3及び半導体スイッチQ2,Q4が動作している場合のゲートパルス信号の信号波形の一例が図示されている。定常時のオンディレイ時間Tは、初期設定値のオンディレイ時間であり、半導体スイッチQ1〜Q4のスイッチング時間などから決められる。定常時のオンディレイ時間Tは、半導体スイッチQ1〜Q4短絡防止のための必要最低限の時間である。

0067

図3(b)に示すように、定常時のオンディレイ時間Tに対してΔTだけオンディレイ時間を増加させると、半導体スイッチQ1〜Q4のオン期間は、増加させたオンディレイ時間ΔTの分だけ減少する。上述のとおり、半導体スイッチQ1〜Q4のオン状態の組み合わせによって、直流コンデンサCが放電して直流電圧が低下する場合がある。また、上述のとおり、半導体スイッチQ1〜Q4がオフ状態となるオンディレイ時間において直流コンデンサCは充電される。このため、オンディレイ時間を増加させることによって、直流コンデンサCの充電期間を長くするとともに、放電期間を短くすることができるので、直流コンデンサCの直流電圧を上昇させることができる。

0068

詳細は後述するが、本実施形態による電力変換装置1は、U相クラスタ部31uを構成するコンバータセル31u−1〜31u−3のうちの相対的に直流電圧の低い直流コンデンサCを有するコンバータセルにおけるオンディレイ時間を、コンバータセル31u−1〜31u−3のうちの相対的に直流電圧の高い直流コンデンサCを有するコンバータセルにおけるオンディレイ時間より長く設定するように構成されている。これにより、電力変換装置1は、直流電圧の低い直流コンデンサCの直流電圧を上昇させ、U相クラスタ部31uを構成するコンバータセル31u−1〜31u−3にそれぞれ設けられた直流コンデンサCの直流電圧Vcu1〜Vcu3の不平衡が解消するように段間バランスを制御することができる。

0069

また同様に、電力変換装置1は、V相クラスタ部31vを構成するコンバータセル31v−1〜31v−3のうち相対的に直流電圧の低い直流コンデンサCを有するコンバータセルにおけるオンディレイ時間を、コンバータセル31v−1〜31v−3のうち相対的に直流電圧の高い直流コンデンサCを有するコンバータセルにおけるオンディレイ時間より長く設定するように構成されている。これにより、電力変換装置1は、直流電圧の低い直流コンデンサCの電圧を上昇させ、V相クラスタ部31vを構成するコンバータセル31v−1〜31v−3にそれぞれ設けられた直流コンデンサCの直流電圧Vcv1〜Vcv3の不平衡が解消するように段間バランスを制御することができる。

0070

さらに同様に、電力変換装置1は、W相クラスタ部31wを構成するコンバータセル31w−1〜31w−3のうち相対的に直流電圧の低い直流コンデンサCを有するコンバータセルにおけるオンディレイ時間を、コンバータセル31w−1〜31w−3のうち相対的に直流電圧の高い直流コンデンサCを有するコンバータセルにおけるオンディレイ時間より長く設定するように構成されている。これにより、電力変換装置1は、直流電圧の低い直流コンデンサCの電圧を上昇させ、W相クラスタ部31wを構成するコンバータセル31w−1〜31w−3にそれぞれ設けられた直流コンデンサCの直流電圧Vcw1〜Vcw3の不平衡を解消して段間バランスを制御することができる。

0071

(直流電圧平均値演算部)
次に、制御装置5に設けられた直流電圧平均値演算部54について図2を参照しつつ図4を用いて説明する。図4は、電力変換装置1に備えられた制御装置5に設けられた直流電圧平均値演算部54の構成を示すブロック図である。

0072

図4に示すように、直流電圧平均値演算部54は、U相クラスタ部31uのコンバータセル31u−1〜31u−3のそれぞれに設けられた直流コンデンサC(図1参照)の直流電圧Vcu1,Vcu2,Vcu3の平均値を演算するU相用平均値演算部541を有している。また、直流電圧平均値演算部54は、V相クラスタ部31vのコンバータセル31v−1〜31v−3のそれぞれに設けられた直流コンデンサC(図1参照)の直流電圧Vcv1,Vcv2,Vcv3の平均値を演算するV相用平均値演算部542を有している。さらに、直流電圧平均値演算部54は、W相クラスタ部31wのコンバータセル31w−1〜31w−3のそれぞれに設けられた直流コンデンサC(図1参照)の直流電圧Vcw1,Vcw2,Vcw3の平均値を演算するW相用平均値演算部543を有している。

0073

U相用平均値演算部541は、直流電圧Vcu1,Vcu2,Vcu3を加算する加算部541aと、加算部541aで加算された直流電圧Vcu1,Vcu2,Vcu3の加算結果を直列数で除算する除算部541bとを有している。この直列数は、U相クラスタ部31uに設けられたコンバータセル31u−1〜31u−3の個数であり、本実施形態では「3」である。U相用平均値演算部541は、除算部541bから直流電圧Vcu1,Vcu2,Vcu3の電圧平均値Vcuaveを出力する。

0074

V相用平均値演算部542は、直流電圧Vcv1,Vcv2,Vcv3を加算する加算部542aと、加算部542aで加算された直流電圧Vcv1,Vcv2,Vcv3の加算結果を直列数で除算する除算部542bとを有している。この直列数は、V相クラスタ部31vに設けられたコンバータセル31v−1〜31v−3の個数であり、本実施形態では「3」である。V相用平均値演算部542は、除算部542bから直流電圧Vcv1,Vcv2,Vcv3の電圧平均値Vcvaveを出力する。

0075

W相用平均値演算部543は、直流電圧Vcw1,Vcw2,Vcw3を加算する加算部543aと、加算部543aで加算された直流電圧Vcw1,Vcw2,Vcw3の加算結果を3で除算する除算部543bとを有している。この直列数は、W相クラスタ部31wに設けられたコンバータセル31w−1〜31w−3の個数であり、本実施形態では「3」である。W相用平均値演算部543は、除算部543bから直流電圧Vcw1,Vcw2,Vcw3の電圧平均値Vcwaveを出力する。

0076

(直流電圧相間バランス制御部)
次に、制御装置5に設けられた直流電圧相間バランス制御部51について図2を参照しつつ図5用いて説明する。図5は、電力変換装置1の制御装置5に設けられた直流電圧相間バランス制御部51の構成を示すブロック図である。

0077

図5に示すように、直流電圧相間バランス制御部51は、直流コンデンサCの電圧指令値Vc*と、U相クラスタ部31u、V相クラスタ部31v及びW相クラスタ部31wのそれぞれの直流コンデンサCの電圧平均値Vcuave,Vcvave,Vcwaveとに基づいて、零相電流Izの零相電流指令値Iz*、d軸補正電流Id***及びq軸補正電流Iq***を生成するように構成されている。電圧指令値Vc*は、制御装置5において設定された固定値である。電圧指令値Vc*は、例えば定格電圧などの所望の値に設定されている。

0078

直流電圧相間バランス制御部51は、直流コンデンサCの電圧指令値Vc*と、電圧平均値Vcuave,Vcvave,Vcwaveとのそれぞれの偏差を演算する偏差演算部511を有している。また、直流電圧相間バランス制御部51は、偏差演算部511での演算結果に所定のゲインを乗算するゲイン乗算部512と、ゲイン乗算部512での乗算結果にU相、V相及びW相の位相成分を乗算する位相成分乗算部513とを有している。また、直流電圧相間バランス制御部51は、位相成分乗算部513から出力されたU相、V相及びW相のそれぞれの信号の正相成分をd−q−0座標成分に変換してd軸電流指令値Id**、q軸電流指令値Iq**及び零相電流指令値Iz*を生成する座標変換部514を有している。さらに、直流電圧相間バランス制御部51は、座標変換部514から入力されるd軸電流指令値Id**及びq軸電流指令値Iq**にゲインK3を乗算してd軸補正電流Id***及びq軸補正電流Iq***を生成するは電流指令値補正部515を有している。

0079

偏差演算部511は、直流コンデンサCの電圧指令値Vc*と電圧平均値Vcuaveとの偏差を演算する減算部511uを有している。また、偏差演算部511は、直流コンデンサCの電圧指令値Vc*と電圧平均値Vcvaveとの偏差を演算する減算部511vを有している。さらに、偏差演算部511は、直流コンデンサCの電圧指令値Vc*と電圧平均値Vcwaveとの偏差を演算する減算部511wを有している。

0080

ゲイン乗算部512は、減算部511uでの演算結果である減算信号にゲイン「K1+K2/s」(sはラプラス演算子)を乗算して比例積分制御を施すPI制御部512uを有している。また、ゲイン乗算部512は、減算部511vでの演算結果である減算信号にゲイン「K1+K2/s」(sはラプラス演算子)を乗算して比例積分制御を施すPI制御部512vを有している。さらに、ゲイン乗算部512は、減算部511wでの演算結果である減算信号にゲイン「K1+K2/s」(sはラプラス演算子)を乗算して比例積分制御を施すPI制御部512wを有している。

0081

位相成分乗算部513は、PI制御部512uから入力される乗算結果の信号にU相の位相成分「sin(ωt+π/6)」を乗算する乗算部513uを有している。電圧の位相成分は、三相電力系統2のU相電圧Vsuの位相成分「sinωt」を基準としており、「sin(ωt+π/6)」は、U相クラスタ部31uの出力電圧Vuvと同相成分を表している。また、位相成分乗算部513は、PI制御部512vから入力される乗算結果の信号にV相の位相成分「sin(ωt−π/2)」を乗算する乗算部513uを有している。V相の位相成分「sin(ωt−π/2)」は、三相電力系統2のU相電圧Vsuの位相成分「sinωt」を基準とし、V相クラスタ部31vの出力電圧Vvwと同相成分を表している。さらに、位相成分乗算部513は、PI制御部512wから入力される乗算結果の信号にW相の位相成分「sin(ωt−7π/6)」を乗算する乗算部513wを有している。W相の位相成分「sin(ωt−7π/6)」は、三相電力系統2のU相電圧Vsuの位相成分「sinωt」を基準とし、W相クラスタ部31wの出力電圧Vwuと同相成分を表している。

0082

座標変換部514は、乗算部513u,513v,513wからそれぞれ入力される信号の正相成分をd−q−0座標成分に変換し、d軸電流指令値Id**、q軸電流指令値Iq**及び零相電流指令値Iz*を生成するように構成されている。

0083

電流指令値補正部515は、座標変換部514から入力されるd軸電流指令値Id**にゲインK3を乗算してd軸補正電流Id***を出力する乗算部515aを有している。また、電流指令値補正部515は、位相成分乗算部513から入力されるq軸電流指令値Iq**にゲインK3を乗算してq軸補正電流Iq***を出力する乗算部515bを有している。d軸電流指令値Id**及びq軸電流指令値Iq**に乗算されるゲインK3は、零相電流Izによる直流相間バランス制御に干渉しない程度の低い値に設定される。

0084

直流電圧相間バランス制御部51により生成されたd軸補正電流Id***、q軸補正電流Iq***及び零相電流指令値Iz*は、電力制御部52(図2参照)に入力され、正相無効電流及び逆相電流を補償するために、U相クラスタ部31uの出力電圧Vuvの出力電圧指令値Vuv*、V相クラスタ部31vの出力電圧Vvwの出力電圧指令値Vvw*及びW相クラスタ部31wの出力電圧Vwuの出力電圧指令値Vwu*の演算に用いられる。

0085

(電力制御部)
次に、制御装置5に設けられた電力制御部52について図1及び図2を参照しつつ図6用いて説明する。図6は、電力制御部52の構成を示すブロック図である。

0086

図6に示すように、電力制御部52は、制御装置5に設定された電源側瞬時有効電力指令値p*及び電源側瞬時無効電力指令値q*からd軸電流指令値Id*及びq軸電流指令値Iq*を演算する電流指令値演算部520を有している。ここで、電源側瞬時有効電力指令値p*は、三相電力系統2の電源側の瞬時有効電力を追従させるための指令値である。また、電源側瞬時無効電力指令値q*は、三相電力系統2の電源側の瞬時無効電力を追従させるための指令値である。電源側瞬時有効電力指令値p*及び電源側瞬時無効電力指令値q*は、制御装置5に設けられた他の制御演算部(不図示)において設定される変動値である。電流指令値演算部520は、第一除算部520aと、第二除算部520bとを有している。第一除算部520aは、電源側瞬時有効電力指令値p*を電圧Vsで除算して、d軸電流指令値Id*を出力するように構成されている。第二除算部520bは、電源側瞬時無効電力指令値q*を電圧Vsで除算してq軸電流指令値Iq*を出力するように構成されている。

0087

電力制御部52は、電流指令値演算部520から入力されるd軸電流指令値Id*及びq軸電流指令値Iq*と、座標変換部524(詳細は後述)から入力されるd軸電流Id及びq軸電流Iqとの偏差をそれぞれ演算する減算部521を有している。減算部521は、座標変換部524から入力されるd軸電流Idを第一除算部520aから入力されるd軸電流指令値Id*から減算する第一減算部521aを有している。また、減算部521は、座標変換部524dから入力されるq軸電流Iqを第二除算部520bから入力されるq軸電流指令値Iq*から減算する第二減算部521bを有している。

0088

電力制御部52は、減算部521から入力される信号に直流電圧相間バランス制御部51(図2参照)から入力されるd軸補正電流Id***及びq軸補正電流Iq***をそれぞれ加算する加算部522を有している。加算部522は、第一減算部521aから入力される信号と、直流電圧相間バランス制御部51に設けられた電流指令値補正部515の乗算部515aから入力されるd軸補正電流Id***とを加算する第一加算部522aを有している。また、加算部522は、第二減算部521bから入力される信号と、直流電圧相間バランス制御部51に設けられた電流指令値補正部515の乗算部515bから入力されるq軸補正電流Iq***とを加算する第二加算部522bを有している。

0089

電力制御部52は、加算部522から出力される信号に比例積分演算を施すPI制御部523を有している。PI制御部523は、加算部522の第一加算部522aから入力される加算信号に比例積分制御を施す第一PI制御部523aを有している。また、PI制御部523は、加算部522の第二加算部522bから入力される加算信号に比例積分制御を施す第二PI制御部523bを有している。

0090

電力制御部52は、U相クラスタ部31uに流れるクラスタ電流Iuv、V相クラスタ部31vに流れるクラスタ電流Ivw及びW相クラスタ部31wに流れるクラスタ電流Iwuをd−q−0座標成分に変換してd軸電流Id、q軸電流Iq及び零相電流Izを生成する座標変換部524を有している。

0091

電力制御部52は、U相クラスタ部31u、V相クラスタ部31v及びW相クラスタ部31wを構成するリアクトル31uL、31vL,31wL(図1参照)による電圧降下を演算する電圧降下演算部525を有している。電圧降下演算部525は、座標変換部524から入力されるd軸電流Idによる電圧降下を演算する第一演算部525aと、座標変換部524から入力されるq軸電流Iqによる電圧降下を演算する第二演算部525bとを有している。図5中に示す「L」は、リアクトル31uL、31vL,31wLの合成リアクトルを示し、「ω」は、三相電力系統2の電源電圧角周波数を示している。

0092

電力制御部52は、三相電力系統2の線間電圧Vsuv,Vsvw,Vswuをd−q座標成分に変換してd軸系統電圧Vsd、q軸系統電圧Vsqを生成する座標変換部528を有している。

0093

電力制御部52は、PI制御部523から入力される信号と、電圧降下演算部525から入力される信号と、座標変換部528から入力される信号とを加減算する加減算部526を有している。加減算部526は、PI制御部523の第一PI制御部523aから出力される信号の極性反転させた反転信号と、電圧降下演算部525の第二演算部525bから入力される信号と、座標変換部528から入力されるd軸系統電圧Vsdとを加算する第一加算部526aを有している。第一加算部526aは、第二演算部525bから入力される信号とd軸系統電圧Vsdとを加算した信号から当該反転信号を減算した演算と等価の演算を実行し、d−q−0座標上のd軸電圧指令値Vd*を生成する。

0094

加減算部526は、PI制御部523の第二PI制御部523bから出力される信号の極性を反転させた反転信号と、電圧降下演算部525の第一演算部525aから出力される信号の極性を反転させた反転信号と、座標変換部528から入力されるq軸系統電圧Vsqとを加算する第二加算部516bを有している。第二加算部516bは、入力される2つの反転信号を加算した信号をq軸系統電圧Vsqから減算した演算と等価の演算を実行し、d−q−0座標上のq軸電圧指令値Vq*を生成する。

0095

電力制御部52は、座標変換部524から入力される零相電流Izと、直流電圧相間バランス制御部51に設けられた座標変換部514から入力される零相電流指令値Iz*との偏差を演算する減算部527aを有している。減算部527aは、零相電流Izから零相電流指令値Iz*を減算するように構成されている。

0096

電力制御部52は、減算部527aから入力される信号にゲインKを乗算して零相電圧指令値v0*を演算するゲイン乗算部527bを有している。

0097

電力制御部52は、加減算部526から入力されるd−q−0座標上のd軸電圧指令値Vd*及びq軸電圧指令値Vq*と、ゲイン乗算部527bから入力される零相電圧指令値v0*とを三相量に変換してU相、V相及びW相の出力電圧指令値Vuv*,Vvw*,Vwu*を生成する座標変換部529を有している。すなわち、座標変換部529は、U相クラスタ部31uの出力電圧Vuvを追従させる出力電圧指令値Vuv*と、V相クラスタ部31vの出力電圧Vvwを追従させる出力電圧指令値Vvw*と、W相クラスタ部31wの出力電圧Vwuを追従させる出力電圧指令値Vwu*とを生成する。

0098

図6に示すように、本実施形態による電力変換装置1は、直流電圧相間バランス制御部51(図5参照)が生成したd軸補正電流Id***及びq軸補正電流Iq***を用いてd軸電流Idの偏差及びq軸電流Iqの偏差を補正した結果をd軸電圧指令値Vd*及びq軸電圧指令値Vq*の演算、ひいては各クラスタの出力電圧指令値Vuv*,Vvw*,Vwu*の演算に用いる。これにより、電力変換装置1は、三相電力系統2のU相電圧vsu、V相電圧Vsv及びW相電圧Vswとそれぞれ同相成分の電流iu,iv,iwを三相電力系統2に流している。

0099

すなわち、図5に示す直流電圧相間バランス制御部51は、U相クラスタ部31uを構成するコンバータセル31u−1〜31u−3のそれぞれの直流コンデンサCの電圧平均値Vcuaveに対する電圧指令値Vc*をフィードバック制御(PI制御)の指令値として用いている。同様に、直流電圧相間バランス制御部51は、V相クラスタ部31vを構成するコンバータセル31v−1〜31v−3のそれぞれの直流コンデンサCの電圧平均値Vcvaveに対する電圧指令値Vc*をPI制御の指令値として用いている。同様に、直流電圧相間バランス制御部51は、W相クラスタ部31wを構成するコンバータセル31w−1〜31w−3のそれぞれの直流コンデンサCの電圧平均値Vcwaveのそれぞれに対する電圧指令値Vc*をPI制御の指令値として用いている。

0100

これにより、電力変換装置1は、実質的に直流電圧相間バランス制御部51における制御動作によって直流電圧一括制御を行うことができる。このため、電力変換装置1は、逆相電流補償時に最も重要となる直流電圧相間バランス制御の応答を従来技術(例えば特許文献1に記載された技術)より速めるように制御系を設計可能であるので、電圧フリッカ等の補償性能を向上させることができる。

0101

(直流電圧段間バランス制御部)
次に、制御装置5に設けられた直流電圧段間バランス制御部53について図1及び図2を参照しつつ図7及び図8を用いて説明する。図7は、直流電圧段間バランス制御部53の構成を示すブロック図である。図8は、直流電圧段間バランス制御部53に設けられてU相クラスタ部31uを構成するコンバータセル31u−1〜31u−3に設けられた直流コンデンサCの直流電圧Vcu1,Vcu2,Vcu3のバランスを制御する構成要素のブロック図である。

0102

図7に示すように、直流電圧段間バランス制御部53は、直流電圧Vcuj,Vcvj,Vcwj(j=1,2,3)と、電圧平均値Vcuave,Vcvave,Vcwaveとを用いて、オンディレイ時間Tduj,Tdvj,Tdwj(j=1,2,3)を設定するオンディレイ時間設定部531を有している。直流電圧Vcuj,Vcvj,Vcwj(j=1,2,3)は、コンバータ部3に設けられた複数(本実施形態では9個)の電圧検出部33(図1参照)で検知された電圧である。電圧平均値Vcuave,Vcvave,Vcwaveは、直流電圧平均値演算部54(図2参照)で演算された直流電圧Vcuj,Vcvj,Vcwjのそれぞれの平均値である。

0103

直流電圧段間バランス制御部53は、オンディレイ時間設定部531で設定されたオンディレイ時間Tduj,Tdvj,Tdwjに基づくコンバータセル31u−1〜31w−3の出力電圧Vu1〜Vw3の誤差を補償するための電圧補償量Vtcmpuj,Vtcmpvj,Vtcmpwj(j=1,2,3)を、複数のコンバータセル31u−1〜31w−3のそれぞれについて設定する電圧補償量設定部532を有している。

0104

直流電圧段間バランス制御部53は、電圧補償量設定部532で設定された電圧補償量Vtcmpuj,Vtcmpvj,Vtcmpwjを用いて算出したオンディレイ補償電圧指令値に基づいて、複数のコンバータセル31u−1〜31w−3にそれぞれ設けられた半導体スイッチQ1〜Q4を駆動するゲートパルス信号(駆動信号の一例)Vpujk,Vpvjk,Vpwjk(j=1,2,3、k=1,2,3,4)を生成するゲートパルス信号生成部(駆動信号生成部の一例)533を有している。

0105

図7に示すように、オンディレイ時間設定部531は、互いに同一の構成を有するU相用設定部531u、V相用設定部531v及びW相用設定部531wを有している。また、電圧補償量設定部532は、互いに同一の構成を有するU相用設定部532u、V相用設定部532v及びW相用設定部532wを有している。さらに、ゲートパルス信号生成部533は、互いに同一の構成を有するU相用生成部533u、V相用生成部533v及びW相用生成部533wを有している。

0106

より具体的には、オンディレイ時間設定部531は、U相クラスタ部31uを構成するコンバータセル31u−1〜31u−3にそれぞれ設けられた半導体スイッチQ1〜Q4のオンディレイ時間Tdujを設定するためのU相用設定部531uを有している。また、オンディレイ時間設定部531は、V相クラスタ部31vを構成するコンバータセル31v−1〜31v−3にそれぞれ設けられた半導体スイッチQ1〜Q4のオンディレイ時間Tdvjを設定するためのV相用設定部531vを有している。さらに、W相クラスタ部31wを構成するコンバータセル31w−1〜31w−3にそれぞれ設けられた半導体スイッチQ1〜Q4のオンディレイ時間Tdwjを設定するためのW相用設定部531wを有している。

0107

また、電圧補償量設定部532は、コンバータセル31u−1の出力電圧Vu1の誤差を補償する電圧補償量Vtcmpu1、コンバータセル31u−2の出力電圧Vu2の誤差を補償する電圧補償量Vtcmpu2及びコンバータセル31u−3の出力電圧Vu3の誤差を補償する電圧補償量Vtcmpu3を設定するためのU相用設定部532uを有している。また、電圧補償量設定部532は、コンバータセル31v−1の出力電圧Vv1の誤差を補償する電圧補償量Vtcmpv1、コンバータセル31v−2の出力電圧Vv2の誤差を補償する電圧補償量Vtcmpv2及びコンバータセル31v−3の出力電圧Vv3の誤差を補償する電圧補償量Vtcmpv3を設定するためのV相用設定部532vを有している。さらに、電圧補償量設定部532は、コンバータセル31w−1の出力電圧Vw1の誤差を補償する電圧補償量Vtcmpw1、コンバータセル31w−2の出力電圧Vw2の誤差を補償する電圧補償量Vtcmpw2及びコンバータセル31w−3の出力電圧Vw3の誤差を補償する電圧補償量Vtcmpw3を設定するためのW相用設定部532wを有している。

0108

また、ゲートパルス信号生成部533は、U相クラスタ部31uの出力電圧Vuvを追従させる出力電圧指令値Vuv*、オンディレイ時間設定部531のU相用設定部531uで設定されたオンディレイ時間Tduj、電圧補償量設定部532のU相用設定部532uで設定された電圧補償量Vtcmpuj及びクラスタ電流Iuvに基づいて、ゲートパルス信号Vpujkを生成するU相用生成部533uを有している。また、ゲートパルス信号生成部533は、V相クラスタ部31vの出力電圧Vvwの出力電圧指令値Vuw*、オンディレイ時間設定部531のV相用設定部531vで設定されたオンディレイ時間Tdvj、電圧補償量設定部532のV相用設定部532vで設定された電圧補償量Vtcmpvj及びクラスタ電流Ivwに基づいて、ゲートパルス信号Vpvjkを生成するV相用生成部533vを有している。さらに、ゲートパルス信号生成部533は、W相クラスタ部31wの出力電圧Vwuの出力電圧指令値Vwu*、オンディレイ時間設定部531のW相用設定部531wで設定されたオンディレイ時間Tdwj、電圧補償量設定部532のW相用設定部532wで設定された電圧補償量Vtcmpwj及びクラスタ電流Iwuに基づいて、ゲートパルス信号Vpwjkを生成するW相用生成部533wを有している。

0109

ここで、オンディレイ時間設定部531、電圧補償量設定部532及びゲートパルス信号生成部533の具体的な構成について、U相用設定部531u、U相用設定部532u及びU相用生成部533uを例にとって図8を用いて説明する。

0110

U相用設定部531uは、コンバータ部3に設けられた電圧検出部33で検出された直流コンデンサCの直流電圧Vcu1〜Vcu3が大きい直流コンデンサCを有するコンバータセル31u−1〜31u−3よりも電圧検出部33で検出された直流電圧Vcu1〜Vcu3が小さい直流コンデンサCを有するコンバータセル31u−1〜31u−3に設けられた半導体スイッチQ1〜Q4のオンディレイ時間Tdujが長くなるように設定するように構成されている。

0111

より具体的には、図8に示すように、U相用設定部531uは、直流電圧平均値演算部54のU相用平均値演算部541(図3参照)から入力される電圧平均値Vcuaveとコンバータセル31u−1の直流コンデンサCの直流電圧Vcu1との偏差を演算する減算部531ua1を有している。また、U相用設定部531uは、減算部531ua1での演算結果に比例積分演算を施すPI制御部531ub1を有している。PI制御部531ub1において施される比例演算には、減算部531ua1での演算結果の単位を電圧から時間に変換するパラメータが含まれている。このため、PI制御部531ub1から出力される信号は、時間を単位とする信号との演算が可能になる。

0112

また、U相用設定部531uは、PI制御部531ub1で比例積分制御が施された信号の値が負にならないように下限値(本実施形態では0)を制限する下限リミッタ部531uc1を有している。また、U相用設定部531uは、必要に応じて下限リミッタ部531uc1で下限値が制限された信号と、定常時のオンディレイ時間(すなわち初期設定値のオンディレイ時間)Tとを加算してコンバータセル31u−1のオンディレイ時間を演算する加算部531ud1を有している。オンディレイ時間Tは例えば、制御装置5に設けられた記憶部(不図示)に予め記憶されている。PI制御部531ub1で比例積分制御が施された信号の値が正の場合、当該信号は、下限リミッタ部531uc1において下限値が制限されずに加算部531ud1に入力される。これにより、加算部531ud1は、電圧平均値Vcuaveとコンバータセル31u−1の直流コンデンサCの直流電圧Vcu1との偏差に対応する時間ΔT1を定常時のオンディレイ時間Tに加算する。ここで、定常時のオンディレイ時間T及び電圧平均値Vcuaveと直流電圧Vcu1との偏差に対応する時間ΔT1の参照符号「T」及び「ΔT1」を各時間の値としても用いる(以下、同様)と、U相用設定部531uから出力されるオンディレイ時間Tdu1は、「T+ΔT1」となる。

0113

一方、PI制御部531ub1で比例積分制御が施された信号の値が負の場合、当該信号は、下限リミッタ部531uc1において下限値が制限されてゼロとなって加算部531ud1に入力される。これにより、加算部531ud1は、電圧平均値Vcuaveと直流電圧Vcu1との偏差に対応する時間ΔT1としてゼロ(ΔT1=0)を定常時のオンディレイ時間Tに加算する。その結果、U相用設定部531uから出力されるオンディレイ時間Tdu1は「T」となる。

0114

図8に示すように、U相用設定部531uは、直流電圧平均値演算部54のU相用平均値演算部541から入力される電圧平均値Vcuaveとコンバータセル31u−2の直流コンデンサCの直流電圧Vcu2との偏差を演算する減算部531ua2を有している。また、U相用設定部531uは、減算部531ua2での演算結果に比例積分演算を施すPI制御部531ub2を有している。PI制御部531ub2において施される比例演算には、減算部531ua2での演算結果の単位を電圧から時間に変換するパラメータが含まれている。このため、PI制御部531ub2から出力される信号は、時間を単位とする信号との演算が可能になる。

0115

また、U相用設定部531uは、PI制御部531ub2で比例積分制御が施された信号の値が負にならないように下限値(本実施形態では0)を制限する下限リミッタ部531uc2を有している。また、U相用設定部531uは、必要に応じて下限リミッタ部531uc2において下限値が制限された信号と、定常時のオンディレイ時間Tとを加算してコンバータセル31u−2のオンディレイ時間を演算する加算部531ud2を有している。加算部531ud2に入力されるオンディレイ時間Tは、加算部531ud1に入力されるオンディレイ時間Tと同じ値である。PI制御部531ub2で比例積分制御が施された信号の値が正の場合、当該信号は、下限リミッタ部531uc2において下限値が制限されずに加算部531ud2に入力される。これにより、加算部531ud2は、電圧平均値Vcuaveとコンバータセル31u−2の直流コンデンサCの直流電圧Vcu2との偏差に対応する時間ΔT2を定常時のオンディレイ時間Tに加算する。ここで、電圧平均値Vcuaveと直流電圧Vcu2との偏差に対応する時間ΔT2の参照符号「ΔT2」を当該時間の値としても用いる(以下、同様)と、U相用設定部531uから出力されるオンディレイ時間Tdu2は、「T+ΔT2」となる。

0116

一方、PI制御部531ub2で比例積分制御が施された信号の値が負の場合、当該信号は、下限リミッタ部531uc2において下限値が制限されてゼロとなって加算部531ud2に入力される。これにより、加算部531ud2は、電圧平均値Vcuaveと直流電圧Vcu2との偏差に対応する時間ΔT2としてゼロ(ΔT2=0)を定常時のオンディレイ時間Tに加算する。その結果、U相用設定部531uから出力されるオンディレイ時間Tdu2は「T」となる。

0117

図8に示すように、U相用設定部531uは、直流電圧平均値演算部54のU相用平均値演算部541から入力される電圧平均値Vcuaveとコンバータセル31u−3の直流コンデンサCの直流電圧Vcu3との偏差を演算する減算部531ua3を有している。また、U相用設定部531uは、減算部531ua3での演算結果に比例積分演算を施すPI制御部531ub3を有している。PI制御部531ub3において施される比例演算には、減算部531ua3での演算結果の単位を電圧から時間に変換するパラメータが含まれている。このため、PI制御部531ub3から出力される信号は、時間を単位とする信号との演算が可能になる。

0118

また、U相用設定部531uは、PI制御部531ub3で比例積分制御が施された信号の値が負にならないように下限値(本実施形態では0)を制限する下限リミッタ部531uc3を有している。また、U相用設定部531uは、必要に応じて下限リミッタ部531uc3において下限値が制限された信号と、定常時のオンディレイ時間Tとを加算してコンバータセル31u−3のオンディレイ時間を演算する加算部531ud3を有している。加算部531ud3に入力されるオンディレイ時間Tは、加算部531ud1及び加算部531ud2にそれぞれ入力されるオンディレイ時間Tと同じ値である。PI制御部531ub3で比例積分制御が施された信号の値が正の場合、当該信号は、下限リミッタ部531uc3において下限値が制限されずに加算部531ud3に入力される。これにより、加算部531ud3は、電圧平均値Vcuaveとコンバータセル31u−2の直流コンデンサCの直流電圧Vcu3との偏差に対応する時間ΔT3を定常時のオンディレイ時間Tに加算する。ここで、電圧平均値Vcuaveと直流電圧Vcu3との偏差に対応する時間ΔT3の参照符号「ΔT3」を当該時間の値としても用いる(以下、同様)と、U相用設定部531uから出力されるオンディレイ時間Tdu3は、「T+ΔT3」となる。

0119

一方、PI制御部531ub3で比例積分制御が施された信号の値が負の場合、当該信号は、下限リミッタ部531uc3において下限値が制限されてゼロとなって加算部531ud3に入力される。これにより、加算部531ud3は、電圧平均値Vcuaveと直流電圧Vcu3との偏差に対応する時間ΔT3としてゼロ(ΔT3=0)を定常時のオンディレイ時間Tに加算する。その結果、U相用設定部531uから出力されるオンディレイ時間Tdu3は「T」となる。

0120

このように、電力変換装置1は、コンバータセル31u−1〜31u−3にそれぞれ設けられた直流コンデンサCの直流電圧Vcu1〜Vcu3が、直流電圧Vcu1〜Vcu3の電圧平均値Vcuaveよりも低くなった場合に、オンディレイ時間を延長するように構成されている。

0121

V相用設定部531vは、電圧平均値Vcuaveを電圧平均値Vcvaveと、直流電圧Vcu1を直流電圧Vcv1と、直流電圧Vcu2を直流電圧Vcv2と、直流電圧Vcu3を直流電圧Vcv3と、オンディレイ時間Tdu1をオンディレイ時間Tdv1と、オンディレイ時間Tdu2をオンディレイ時間Tdv2と、オンディレイ時間Tdu3をオンディレイ時間Tdv3とそれぞれ読み替えたのと同様の構成を有しているため、図示及び説明は省略する。また、W相用設定部531wは、電圧平均値Vcuaveを電圧平均値Vcwaveと、直流電圧Vcu1を直流電圧Vcw1と、直流電圧Vcu2を直流電圧Vcw2と、直流電圧Vcu3を直流電圧Vcw3と、オンディレイ時間Tdu1をオンディレイ時間Tdw1と、オンディレイ時間Tdu2をオンディレイ時間Tdw2と、オンディレイ時間Tdu3をオンディレイ時間Tdw3とそれぞれ読み替えたのと同様の構成を有しているため、図示及び説明は省略する。

0122

オンディレイ時間設定部531は、電圧平均値Vcuave,Vcvave,Vcwaveと直流電圧Vcuj,Vcvj,Vcwjとの偏差に比例積分制御を施して、電圧偏差に対応する時間ΔTを算出する。当該偏差は、直流電圧Vcuj,Vcvj,Vcwjが小さいほど大きくなる。このため、偏差に対応する時間ΔTは、直流電圧Vcuj,Vcvj,Vcwjが小さいほど長くなる。つまり、オンディレイ時間設定部531は、電圧検出部33で検出された直流電圧Vcuj,Vcvj,Vcwjが大きい直流コンデンサCを有するコンバータセル31u−1〜31w−3よりも電圧検出部33で検出された直流電圧Vcuj,Vcvj,Vcwjが小さい直流コンデンサCを有するコンバータセル31u−1〜31w−3に設けられた半導体スイッチQ1〜Q4のオンディレイ時間が長くなるように設定するように構成されている。さらに、オンディレイ時間設定部531は、U相クラスタ部31u、V相クラスタ部31v及びW相クラスタ部31wごとに、直流コンデンサCの直流電圧の大きさの相対関係に応じた偏差に対応する時間ΔTを設定するように構成されている。

0123

例えば、コンバータセル31u−1に設けられた直流コンデンサCの直流電圧Vcu1、コンバータセル31u−2に設けられた直流コンデンサCの直流電圧Vcu2及びコンバータセル31u−3に設けられた直流コンデンサCの直流電圧Vcu3が、この順に大きいとする。この場合、オンディレイ時間設定部531のU相用設定部531uは、コンバータセル31u−2における電圧偏差に対応する時間ΔT2を、コンバータセル31u−1における電圧偏差に対応する時間ΔT1よりも長くなるように設定する。これにより、コンバータセル31u−2のオンディレイ時間T+ΔT2は、コンバータセル31u−1のオンディレイ時間T+ΔT1よりも「ΔT2−ΔT1」の差分だけ長くなる。

0124

また、U相用設定部531uは、コンバータセル31u−3における電圧偏差に対応する時間ΔT3を、コンバータセル31u−2における電圧偏差に対応する時間ΔT2よりも長くなるように設定する。これにより、コンバータセル31u−3におけるオンディレイ時間T+ΔT3は、コンバータセル31u−2におけるオンディレイ時間T+ΔT2よりも「ΔT3−ΔT2」の差分だけ長くなる。また、コンバータセル31u−3におけるオンディレイ時間T+ΔT3は、コンバータセル31u−1におけるオンディレイ時間T+ΔT1よりも「ΔT3−ΔT1」の差分だけ長くなる。

0125

上述のとおり、半導体スイッチQ1〜Q4のオンディレイ時間が長くなって半導体スイッチQ1〜Q4のオン状態の時間が短くなると、直流コンデンサCの放電時間が短くなる。また、半導体スイッチQ1〜Q4のオンディレイ時間が長くなると、直流コンデンサCの充電時間が長くなる。このため、半導体スイッチQ1〜Q4のオンディレイ時間が長くなるほど、直流コンデンサCの直流電圧は上昇する。したがって、上述の例では、コンバータセル31u−3における直流電圧Vcu3、コンバータセル31u−2における直流電圧Vcu2及びコンバータセル31u−1における直流電圧Vcu1は、この順に電圧値の上昇量が大きくなる。これにより、電力変換装置1は、U相クラスタ部31uにおけるコンバータセル31u−1、コンバータセル31u−2及びコンバータセル31u−3の段間の直流電圧の不平衡を解消することができる。

0126

電圧補償量設定部532(図7参照)に設けられたU相用設定部532uは、コンバータセル31u−1〜31u−3のうちの一のコンバータセルに設けられた直流コンデンサCの直流電圧並びに当該一のコンバータセルに設けられた半導体スイッチQ1〜Q4のオンディレイ時間及びスイッチング周波数に基づいて、電圧補償量を設定するように構成されている。

0127

より具体的には、図8に示すように、U相用設定部532uは、U相用設定部531uから出力されたオンディレイ時間Tdu1が入力される第一演算部532u1を有している。ここで、U相クラスタ部31uにおける電圧補償量を「Vtcmpuj」、オンディレイ時間を「Tduj」、キャリア周波数を「fc」、及び直流電圧を「Vcuj」とすると、U相クラスタ部31uにおける電圧補償量は、以下の式(8)で表すことができる。
Vtcmpuj=2×Tduj×fc×Vcuj ・・・(8)

0128

式(8)において、「j」は1,2,3であり、第一演算部532u1の場合はj=1である。また、式(8)において、キャリア周波数は、半導体スイッチのスイッチング周波数の一例に相当する。第一演算部532u1は、式(8)を用いて電圧補償量Vtcmpu1を設定するように構成されている。

0129

つまり、第一演算部532u1は、コンバータセル31u−1〜31u−3のうちのコンバータセル31u−1(一のコンバータセルの一例)に設けられた直流コンデンサCの直流電圧Vcu1並びにコンバータセル31u−1に設けられた半導体スイッチQ1〜Q4のオンディレイ時間Tdu1及びスイッチング周波数に基づいて、電圧補償量Vtcmpu1を設定するように構成されている。

0130

図8に示すように、U相用設定部532uは、U相用設定部531uから出力されたオンディレイ時間Tdu2が入力される第二演算部532u2を有している。第二演算部532u2は、上述の式(8)を用いて電圧補償量Vtcmpu2を設定するように構成されている。

0131

第二演算部532u2の場合、式(8)におけるjは「2」である。つまり、第二演算部532u2は、コンバータセル31u−1〜31u−3のうちのコンバータセル31u−2(一のコンバータセルの一例)に設けられた直流コンデンサCの直流電圧Vcu2並びにコンバータセル31u−2に設けられた半導体スイッチQ1〜Q4のオンディレイ時間Tdu2及びスイッチング周波数に基づいて、電圧補償量Vtcmpu2を設定するように構成されている。

0132

図8に示すように、U相用設定部532uは、U相用設定部531uから出力されたオンディレイ時間Tdu3が入力される第三演算部532u3を有している。第三演算部532u3は、上述の式(8)を用いて電圧補償量Vtcmpu3を設定するように構成されている。

0133

第三演算部532u3の場合、式(8)におけるjは「3」である。つまり、第二演算部532u2は、コンバータセル31u−1〜31u−3のうちのコンバータセル31u−3(一のコンバータセルの一例)に設けられた直流コンデンサCの直流電圧Vcu3並びにコンバータセル31u−3に設けられた全ての半導体スイッチQ1〜Q4のオンディレイ時間Tdu3及びスイッチング周波数に基づいて、電圧補償量Vtcmpu3を設定するように構成されている。

0134

V相用設定部532vは、オンディレイ時間Tdu1をオンディレイ時間Tdv1と、オンディレイ時間Tdu2をオンディレイ時間Tdv2と、オンディレイ時間Tdu3をオンディレイ時間Tdv3と、電圧補償量Vtcmpu1を電圧補償量Vtcmpv1と、電圧補償量Vtcmpu2を電圧補償量Vtcmpv2と、電圧補償量Vtcmpu3を電圧補償量Vtcmpv3とそれぞれ読み替えたのと同様の構成を有しているため、図示及び説明は省略する。

0135

W相用設定部532wは、オンディレイ時間Tdu1をオンディレイ時間Tdw1と、オンディレイ時間Tdu2をオンディレイ時間Tdw2と、オンディレイ時間Tdu3をオンディレイ時間Tdw3と、電圧補償量Vtcmpu1を電圧補償量Vtcmpw1と、電圧補償量Vtcmpu2を電圧補償量Vtcmpw2と、電圧補償量Vtcmpu3を電圧補償量Vtcmpw3とそれぞれ読み替えたのと同様の構成を有しているため、図示及び説明は省略する。

0136

ゲートパルス信号生成部533(図7参照)に設けられたU相用生成部533uは、電圧補償量設定部532で設定された電圧補償量Vtcmpuj,Vtcmpvj,Vtcmpwjを用いて算出したオンディレイ補償電圧指令値Vu1b*,Vu2b*,Vu3b*に基づいて、複数のコンバータセル31u−1〜31u−3にそれぞれ設けられた半導体スイッチQ1〜Q4を駆動するゲートパルス信号(駆動信号の一例)Vpu1k,Vpv2k,Vpw3k(k=1,2,3,4)を生成するように構成されている。

0137

図8に示すように、ゲートパルス信号生成部533に設けられたU相用生成部533uは、コンバータセル31u−1〜31u−3に流れるクラスタ電流Iuv(電流の一例)の向きに基づく電流極性判別する極性判別部533uaを有している。電流極性は、コンバータ部3が三相電力系統2に電流を供給するか又は供給されるかを表す。極性判別部533uaは、コンバータ部3が三相電力系統2から電流を供給されている(クラスタ電流Iuvの極性が正)と判定した場合、電流極性を表す極性判別値Poluに「1.0」を設定する。また、極性判別部533uaは、コンバータ部3が三相電力系統2に電流を供給している(クラスタ電流Iuvの極性が負)と判定した場合、極性判別値Poluに「−1.0」を設定する。さらに、極性判別部533uaは、コンバータ部3が三相電力系統2から電流を供給されておらず、かつ供給してもいない(クラスタ電流Iuvの値がゼロ)と判定した場合、極性判別値Poluに「0.0」を設定する。

0138

U相用生成部533uは、極性判別部533uaで判別された電流極性を電圧補償量設定部532で設定された電圧補償量Vtcmpu1、Vtcmpu2,Vtcmpu3に乗算する乗算部533ub1,533ub2,533ub3を有している。乗算部533ub1は、電圧補償量設定部532のU相用設定部532uに設けられた第一演算部532u1から入力される電圧補償量Vtcmpu1に極性判別部533uaから入力される電流極性を表す極性判別値Poluを乗算する。乗算部533ub1は、クラスタ電流Iuvの極性が正である場合は、第一演算部532u1から入力される電圧補償量Vtcmpu1をそのまま出力する。また、乗算部533ub1は、クラスタ電流Iuvの極性が負である場合は、第一演算部532u1から入力される電圧補償量Vtcmpu1の絶対値を変更せずに極性を正から負に反転して出力する。さらに、乗算部533ub1は、クラスタ電流Iuvの電流値が0.0ある場合は、第一演算部532u1から入力される電圧補償量Vtcmpu1の値をゼロに変更して出力する。このように、乗算部533ub1は、クラスタ電流Iuvの電流極性の情報が付与された電圧補償量Vtcmpu1を出力するように構成されている。

0139

同様に、乗算部533ub2は、電圧補償量設定部532のU相用設定部532uに設けられた第二演算部532u2から入力される電圧補償量Vtcmpu2に極性判別部533uaから入力される電流極性を表す極性判別値Poluを乗算する。乗算部533ub2は、クラスタ電流Iuvの極性が正である場合は、第二演算部532u2から入力される電圧補償量Vtcmpu2をそのまま出力する。また、乗算部533ub2は、クラスタ電流Iuvの極性が負である場合は、第二演算部532u2から入力される電圧補償量Vtcmpu2の絶対値を変更せずに極性を正から負に反転して出力する。さらに、乗算部533ub2は、クラスタ電流Iuvの電流値が0.0ある場合は、第二演算部532u2から入力される電圧補償量Vtcmpu2の値をゼロに変更して出力する。このように、乗算部533ub2は、クラスタ電流Iuvの電流極性の情報が付与された電圧補償量Vtcmpu2を出力するように構成されている。

0140

同様に、乗算部533ub3は、電圧補償量設定部532のU相用設定部532uに設けられた第三演算部532u3から入力される電圧補償量Vtcmpu3に極性判別部533uaから入力される電流極性を表す極性判別値Poluを乗算する。乗算部533ub3は、クラスタ電流Iuvの極性が正である場合は、第三演算部532u3から入力される電圧補償量Vtcmpu3をそのまま出力する。また、乗算部533ub3は、クラスタ電流Iuvの極性が負である場合は、第三演算部532u3から入力される電圧補償量Vtcmpu3の絶対値を変更せずに極性を正から負に反転して出力する。さらに、乗算部533ub3は、クラスタ電流Iuvの電流値が0.0ある場合は、第三演算部532u3から入力される電圧補償量Vtcmpu3の値をゼロに変更して出力する。このように、乗算部533ub3は、クラスタ電流Iuvの電流極性の情報が付与された電圧補償量Vtcmpu3を出力するように構成されている。

0141

U相用生成部533uは、電力制御部52(図6参照)で生成された出力電圧指令値Vuv*をコンバータセル31u−1〜31u−3の直列数(本実施形態では「3」)で除算する除算部533ueを有している。

0142

U相用生成部533uは、除算部533ueの除算結果を、コンバータセル31u−1に設けられた直流コンデンサCの直流電圧Vcu1で除算する除算部533uf1を有している。除算部533uf1の除算結果は、コンバータセル31u−1の出力電圧Vu1を追従させる出力電圧指令値Vu1a*となる。また、U相用生成部533uは、除算部533ueの除算結果を、コンバータセル31u−2に設けられた直流コンデンサCの直流電圧Vcu2で除算する除算部533uf2を有している。除算部533uf2の除算結果は、コンバータセル31u−2の出力電圧Vu2を追従させる出力電圧指令値Vu2a*となる。さらに、U相用生成部533uは、除算部533ueの除算結果を、コンバータセル31u−3に設けられた直流コンデンサCの直流電圧Vcu3で除算する除算部533uf3を有している。除算部533uf3の除算結果は、コンバータセル31u−3の出力電圧Vu3を追従させる出力電圧指令値Vu3a*となる。

0143

U相用生成部533uは、乗算部533ub1においてクラスタ電流Iuvの電流極性の情報が付与された電圧補償量Vtcmpu1に出力電圧指令値Vu1a*を加算してオンディレイ補償電圧指令値Vu1b*を算出する算出部533uc1を有している。また、U相用生成部533uは、乗算部533ub2においてクラスタ電流Iuvの電流極性の情報が付与された電圧補償量Vtcmpu2に出力電圧指令値Vu2a*を加算してオンディレイ補償電圧指令値Vu2b*を算出する算出部533uc2を有している。さらに、U相用生成部533uは、乗算部533ub3の乗算結果であってクラスタ電流Iuvの電流極性の情報が付与された電圧補償量Vtcmpu3に出力電圧指令値Vu3a*を加算してオンディレイ補償電圧指令値Vu3b*を算出する算出部533uc3を有している。

0144

U相用生成部533uは、算出部533uc1,533uc2,533uc3で算出されたオンディレイ補償電圧指令値Vu1b*,Vu2b*,Vu3b*、及びオンディレイ時間設定部531で設定されたオンディレイ時間Tdu1,Tdu2,Tdu3を用いたパルス幅変調によってゲートパルス信号(駆動信号の一例)Vpu1k,Vpu2k,Vpu3k(k=1,2,3,4)を生成するパルス幅変調部533udを有している。

0145

より具体的には、パルス幅変調部533udは例えば、算出部533uc1から入力されるオンディレイ補償電圧指令値Vu1b*及び所定のキャリア波を比較する三角波比較法によって、ゲートパルス信号Vpu1kの基となる一対のパルス信号を2つ生成する。パルス幅変調部533udは、加算部531ud1から入力されるオンディレイ時間Tdu1によって当該一対のパルス信号のオンディレイ時間を調整してゲートパルス信号Vpu11,Vpu12を生成する。さらに、パルス幅変調部533udは、加算部531ud1から入力されるオンディレイ時間Tdu1によって当該一対のパルス信号のオンディレイ時間を調整してゲートパルス信号Vpu13,Vpu14を生成する。ゲートパルス信号Vpu11は、コンバータセル31u−1に設けられた半導体スイッチQ1のゲート端子に入力される信号である。ゲートパルス信号Vpu12は、コンバータセル31u−1に設けられた半導体スイッチQ2のゲート端子に入力される信号である。ゲートパルス信号Vpu13は、コンバータセル31u−1に設けられた半導体スイッチQ3のゲート端子に入力される信号である。ゲートパルス信号Vpu14は、コンバータセル31u−1に設けられた半導体スイッチQ4のゲート端子に入力される信号である。このように、パルス幅変調部533udは、オンディレイ補償電圧指令値Vu1b*及びオンディレイ時間Tdu1を用いてパルス幅変調によってゲートパルス信号Vpu1kを生成する。

0146

また、パルス幅変調部533udは例えば、算出部533uc2から入力されるオンディレイ補償電圧指令値Vu2b*及び所定のキャリア波を比較する三角波比較法によって、ゲートパルス信号Vpu2kの基となる一対のパルス信号を2つ生成する。パルス幅変調部533udは、加算部531ud2から入力されるオンディレイ時間Tdu2によって当該一対のパルス信号のオンディレイ時間を調整してゲートパルス信号Vpu21,Vpu22を生成する。さらに、パルス幅変調部533udは、加算部531ud2から入力されるオンディレイ時間Tdu2によって当該一対のパルス信号のオンディレイ時間を調整してゲートパルス信号Vpu23,Vpu24を生成する。ゲートパルス信号Vpu21は、コンバータセル31u−2に設けられた半導体スイッチQ1のゲート端子に入力される信号である。ゲートパルス信号Vpu22は、コンバータセル31u−2に設けられた半導体スイッチQ2のゲート端子に入力される信号である。ゲートパルス信号Vpu23は、コンバータセル31u−2に設けられた半導体スイッチQ3のゲート端子に入力される信号である。ゲートパルス信号Vpu24は、コンバータセル31u−2に設けられた半導体スイッチQ4のゲート端子に入力される信号である。このように、パルス幅変調部533udは、オンディレイ補償電圧指令値Vu2b*及びオンディレイ時間Tdu2を用いてパルス幅変調によってゲートパルス信号Vpu2kを生成する。

0147

さらに、パルス幅変調部533udは例えば、算出部533uc3から入力されるオンディレイ補償電圧指令値Vu3b*及び所定のキャリア波を比較する三角波比較法によって、ゲートパルス信号Vpu3kの基となる一対のパルス信号を2つ生成する。パルス幅変調部533udは、加算部531ud3から入力されるオンディレイ時間Tdu3によって当該一対のパルス信号のオンディレイ時間を調整してゲートパルス信号Vpu31,Vpu32を生成する。さらに、パルス幅変調部533udは、加算部531ud3から入力されるオンディレイ時間Tdu3によって当該一対のパルス信号のオンディレイ時間を調整してゲートパルス信号Vpu33,Vpu34を生成する。ゲートパルス信号Vpu31は、コンバータセル31u−3に設けられた半導体スイッチQ1のゲート端子に入力される信号である。ゲートパルス信号Vpu32は、コンバータセル31u−3に設けられた半導体スイッチQ2のゲート端子に入力される信号である。ゲートパルス信号Vpu33は、コンバータセル31u−3に設けられた半導体スイッチQ3のゲート端子に入力される信号である。ゲートパルス信号Vpu34は、コンバータセル31u−3に設けられた半導体スイッチQ4のゲート端子に入力される信号である。このように、パルス幅変調部533udは、オンディレイ補償電圧指令値Vu3b*及びオンディレイ時間Tdu3を用いてパルス幅変調によってゲートパルス信号Vpu3kを生成する。

0148

V相用生成部533vは、電圧補償量Vtcmpu1を電圧補償量Vtcmpv1と、電圧補償量Vtcmpu2を電圧補償量Vtcmpv2と、電圧補償量Vtcmpu3を電圧補償量Vtcmpv3と、オンディレイ時間Tdu1をオンディレイ時間Tdv1と、オンディレイ時間Tdu2をオンディレイ時間Tdv2と、オンディレイ時間Tdu3をオンディレイ時間Tdv3と、ゲートパルス信号Vpu1kをゲートパルス信号Vpv1kと、ゲートパルス信号Vpu2kをゲートパルス信号Vpv2kと、ゲートパルス信号Vpu3kをゲートパルス信号Vpv3kとそれぞれ読み替えたのと同様の構成を有しているため、図示及び説明は省略する。

0149

W相用生成部533wは、電圧補償量Vtcmpu1を電圧補償量Vtcmpw1と、電圧補償量Vtcmpu2を電圧補償量Vtcmpw2と、電圧補償量Vtcmpu3を電圧補償量Vtcmpw3と、オンディレイ時間Tdu1をオンディレイ時間Tdw1と、オンディレイ時間Tdu2をオンディレイ時間Tdw2と、オンディレイ時間Tdu3をオンディレイ時間Tdw3と、ゲートパルス信号Vpu1kをゲートパルス信号Vpw1kと、ゲートパルス信号Vpu2kをゲートパルス信号Vpw2kと、ゲートパルス信号Vpu3kをゲートパルス信号Vpw3kとそれぞれ読み替えたのと同様の構成を有しているため、図示及び説明は省略する。

0150

コンバータ部3が三相電力系統2から電流を供給されている場合、すなわちクラスタ電流Iuv,Ivw,Iwuの極性が正の場合、オンディレイ時間の影響で、コンバータセル31u−1〜31w−3の出力電圧V1u〜V3wは、出力電圧指令値よりも大きくなる。このため、U相用生成部533u、V相用生成部533v及びW相用生成部533wは、コンバータ部3が三相電力系統2から電流を供給されている場合には、コンバータセル31u−1〜31w−3の出力電圧Vu1〜Vw3を追従させる出力電圧指令値から電圧補償量Vtcmpuj,Vtcmpvj,Vtcmpwjを減算する。

0151

一方、コンバータ部3が三相電力系統2に電流を供給している場合、すなわちクラスタ電流Iuv,Ivw,Iwuの極性が負の場合、オンディレイ時間の影響で、コンバータセル31u−1〜31w−3の出力電圧V1u〜V3wは、出力電圧指令値よりも小さくなる。このため、U相用生成部533u、V相用生成部533v及びW相用生成部533wは、コンバータ部3が三相電力系統2に電流を供給している場合には、コンバータセル31u−1〜31w−3の出力電圧Vu1〜Vw3を追従させる出力電圧指令値に電圧補償量Vtcmpuj,Vtcmpvj,Vtcmpwjを加算する。

0152

以上のように、ゲートパルス信号生成部533は、コンバータセル31u−1〜31u−3に流れるクラスタ電流Iuvの向きに応じて、電圧補償量設定部532で設定された電圧補償量Vtcmpujをコンバータセル31u−1〜31u−3の出力電圧指令値に加算又は減算してオンディレイ補償電圧指令値Vu1b*,Vu2b*,Vu3b*を算出するように構成されている。また、ゲートパルス信号生成部533は、コンバータセル31v−1〜31v−3に流れるクラスタ電流Ivwの向きに応じて、電圧補償量設定部532で設定された電圧補償量Vtcmpvjをコンバータセル31v−1〜31v−3の出力電圧指令値に加算又は減算してオンディレイ補償電圧指令値を算出するように構成されている。さらに、ゲートパルス信号生成部533は、コンバータセル31w−1〜31w−3に流れるクラスタ電流Iwuの向きに応じて、電圧補償量設定部532で設定された電圧補償量Vtcmpwjをコンバータセル31w−1〜31w−3の出力電圧指令値に加算又は減算してオンディレイ補償電圧指令値を算出するように構成されている。

0153

以上説明したように、本実施形態による電力変換装置1は、直列接続された半導体スイッチQ1,Q2、直列接続された半導体スイッチQ3,Q4及び半導体スイッチQ1〜Q4に並列接続された直流コンデンサCをそれぞれ有し、直列接続されたコンバータセル31u−1〜31u−3,31v−1〜31v−3,31w−1〜31w−3と、コンバータセル31u−1〜31u−3,31v−1〜31v−3,31w−1〜31w−3ごとに設けられて直流コンデンサCの直流電圧Vcuj、Vcvj,Vcwjを検出する電圧検出部33と、直流電圧Vcuj,Vcvj,Vcwjが大きい直流コンデンサCを有するコンバータセル31u−1〜31u−3,31v−1〜31v−3,31w−1〜31w−3よりも直流電圧Vcuj,Vcvj,Vcwjが小さい直流コンデンサCを有するコンバータセル31u−1〜31u−3,31v−1〜31v−3,31w−1〜31w−3に設けられた半導体スイッチQ1〜Q4のオンディレイ時間が長くなるように設定するオンディレイ時間設定部531と、オンディレイ時間設定部531で設定されたオンディレイ時間に基づくコンバータセル31u−1〜31u−3,31v−1〜31v−3,31w−1〜31w−3の出力電圧V1u〜V3u,V1v〜V3v,V1w〜V3wの誤差を補償するための電圧補償量Vtcmpuj,Vtcmpvj,Vtcmpwjを、コンバータセル31u−1〜31u−3,31v−1〜31v−3,31w−1〜31w−3のそれぞれについて設定する電圧補償量設定部532と、電圧補償量設定部532で設定された電圧補償量Vtcmpuj,Vtcmpvj,Vtcmpwjを用いて算出したオンディレイ補償電圧指令値に基づいて、コンバータセル31u−1〜31u−3,31v−1〜31v−3,31w−1〜31w−3にそれぞれ設けられた半導体スイッチQ1〜Q4を駆動するゲートパルス信号Vpujk、Vpvjk,Vpwjkを生成するゲートパルス信号生成部533とを備えている。

0154

このように、電力変換装置1は、オンディレイ時間設定部531を備え、半導体スイッチQ1〜Q4のオンディレイ時間を用いて直流電圧段間バランス制御を実行するように構成されている。

0155

ところで、直流電圧段間バランス制御を行うと、複数のコンバータセルにそれぞれ設けられた半導体スイッチのオンディレイ時間の変動に伴い、複数のコンバータセルの出力電圧の誤差も変動することがある。さらに、複数のコンバータセルの出力電圧の誤差により電力系統に擾乱が生じ、停電や周辺機器が破損する可能性がある。

0156

本実施形態による電力変換装置1は、電圧補償量設定部532を備え、オンディレイ時間に従って電圧補償量を変更することができる。このように、電力変換装置1は、コンバータセル31u−1〜31w−3のそれぞれの半導体スイッチQ1〜Q4のオンディレイ時間に応じて出力電圧指令を補正することができる。これにより、電力変換装置1は、オンディレイ時間に起因する、コンバータセル31u−1〜31w−3の出力電圧V1u〜V3wの誤差を低減できる。その結果、電力変換装置1は、電力変換装置1が系統される三相電力系統2に擾乱が生じることを防止して、停電や周辺機器が破損することを防止できる。

0157

〔第2実施形態〕
本発明の第2実施形態による電力変換装置について図1から図8を参照しつつ図9を用いて説明する。本実施形態による電力変換装置は、直流電圧段間バランス制御部のゲートパルス信号生成部の構成が異なる点を除いて、上記第1実施形態による電力変換装置1と同様の構成を有している。このため、本実施形態による電力変換装置の説明において、上記第1実施形態による電力変換装置1と同様の作用・機能を奏する構成要素には同一の符号を付してその説明は省略する。

0158

ところで、コンバータセル31u−1〜31w−3(図1参照)が出力できる電圧は有限である。つまり、コンバータセル31u−1〜31w−3が出力できる電圧には、上限値及び下限値がある。そこで、本実施形態による電力変換装置1は、電圧補償した結果、U相クラスタ部31uを構成するコンバータセル31u−1,31u−2,1〜31u−3のいずれも電圧指令値が制限値超過し難くなるように、電圧補償量をコンバータセル31u−1,31u−2,1〜31u−3に均等に配分するように構成されている。また、本実施形態による電力変換装置1は、電圧補償した結果、V相クラスタ部31vを構成するコンバータセル31v−1,31v−2,1〜31v−3のいずれも電圧指令値が制限値を超過し難くなるように、電圧補償量をコンバータセル31v−1,31v−2,1〜31v−3に均等に配分するように構成されている。さらに、本実施形態による電力変換装置1は、電圧補償した結果、W相クラスタ部31wを構成するコンバータセル31w−1,31w−2,1〜31w−3のいずれも電圧指令値が制限値を超過し難くなるように、電圧補償量をコンバータセル31w−1,31w−2,1〜31w−3に均等に配分するように構成されている。

0159

U相クラスタ部31uにおける電圧指令制限値を「Vmaxuj」、オンディレイ時間を「Tduj」、キャリア周波数を「fc」、及び直流電圧を「Vcuj」とすると、U相クラスタ部31uにおける電圧指令制限値は、以下の式(9)で表すことができる。
Vmaxuj={1−2×Tduj×fc}×Vcuj ・・・(9)

0160

式(9)において、「j」は1,2,3であり、コンバータセル31u−1の場合はj=1であり、コンバータセル31u−2の場合はj=2であり、コンバータセル31u−3の場合はj=3である。また、式(9)において、キャリア周波数は、半導体スイッチQ1〜Q4(図1参照)のスイッチング周波数に相当する。

0161

V相クラスタ部31vにおける電圧指令制限値は、式(9)において、オンディレイ時間を「Tdvj」とし、直流電圧を「Vcvj」とすることにより表すことができる。同様に、W相クラスタ部31wにおける電圧指令制限値は、式(9)において、オンディレイ時間を「Tdwj」とし、直流電圧を「Vcwj」とすることにより表すことができる。

0162

本実施形態における直流電圧段間バランス制御部のゲートパルス信号生成部に設けられたU相用生成部、V相用生成部及びW相用生成部は、互いに同一の構成を有している。このため、以下、U相用生成部、V相用生成部及びW相用生成部の構成について、U相用生成部を例にとって説明する。図9は、本実施形態による電力変換装置1に備えられた制御装置5(図1参照)に設けられた直流電圧段間バランス制御部53(図7参照)のU相用の構成を示すブロック図である。

0163

図9に示すように、ゲートパルス信号生成部533に設けられたU相用生成部533uは、電圧補償量設定部532で設定された複数のコンバータセル31u−1,31u−2,31u−3(図1参照)のそれぞれの電圧補償量Vtcmpu1,Vtcmpu2,Vtcmp3の平均値を算出するU相用平均値演算部(平均値演算部の一例)533ugを有している。

0164

図9に示すように、U相用平均値演算部533ugは、U相クラスタ部31uのコンバータセル31u−1の電圧補償量Vtcmpu1と、U相クラスタ部31uのコンバータセル31u−2の電圧補償量Vtcmpu2と、U相クラスタ部31uのコンバータセル31u−3の電圧補償量Vtcmpu3とを加算する加算部533ug1を有している。また、U相用平均値演算部533ugは、加算部533ug1で加算された電圧補償量Vtcmpu1,Vtcmpu2,Vtcmp3の加算結果をU相クラスタ部31uに設けられたコンバータセルの直列数で除算する除算部533ug2を有している。本実施形態では、U相クラスタ部31uに設けられたコンバータセルの直列数は「3」である。このため、U相用平均値演算部533ugは、除算部533ug2から電圧補償量Vtcmpu1,Vtcmpu2,Vtcmp3の電圧補償量平均値(平均値の一例)を出力する。

0165

また、U相用生成部533uは、複数のコンバータセル31u−1〜31u−3に流れるクラスタ電流Iuv(電流の一例)の向きに基づく電流極性を判別する極性判別部533uaを有している。極性判別部533uaは、上記第1実施形態における極性判別部533uaと同様の構成を有し、同様の機能を発揮するようになっている。

0166

U相用生成部533uは、極性判別部533uaで判別された電流極性(具体的には極性判別値Polu)をU相用平均値演算部533ugで演算された電圧補償量平均値に乗算する乗算部533uhを有している。

0167

U相用生成部533uは、乗算部533uhにおいて電流極性を表す極性判別値Poluの情報が付与された電圧補償量平均値にコンバータセル31u−1の出力電圧指令値Vu1a*を加算してオンディレイ補償電圧指令値Vu1b*を算出する算出部533ui1を有している。

0168

また、U相用生成部533uは、乗算部533uhにおいて電流極性を表す極性判別値Poluの情報が付与された電圧補償量平均値にコンバータセル31u−2の出力電圧指令値Vu2a*を加算してオンディレイ補償電圧指令値Vu2b*を算出する算出部533ui2を有している。

0169

さらに、U相用生成部533uは、乗算部533uhの乗算結果であって電流極性を表す極性判別値Poluの情報が付与された電圧補償量平均値にコンバータセル31u−3の出力電圧指令値Vu3a*を加算してオンディレイ補償電圧指令値Vu3b*を算出する算出部533ui3を有している。

0170

このように、本実施形態では、コンバータセル31u−1,31u−2,31u−3の出力電圧指令値Vu1a*,Vu2a*,Vu3a*に電圧補償量平均値を加算してオンディレイ補償電圧指令値Vu1b*,Vu2b*,Vu3b*を算出するように構成されている。これにより、本実施形態による電力変換装置1は、コンバータセル31u−1,31u−2,31u−3に電圧補償量を均等に配分することができる。

0171

U相用生成部533uは、コンバータセル31u−1に設けられた直流コンデンサCの直流電圧で電圧範囲内にオンディレイ補償電圧指令値Vu1b*の電圧値が収まるように電圧を制限するリミッタ部533uj1を有している。リミッタ部533uj1は、算出部533ui1から入力されるオンディレイ補償電圧指令値Vu1b*が、コンバータセル31u−1に設けられた直流コンデンサCの直流電圧の電圧範囲の上限値Vmaxu1よりも高い場合に、オンディレイ補償電圧指令値Vu1b*の電圧値を上限値Vmaxu1に制限するように構成されている。また、リミッタ部533uj1は、算出部533ui1から入力されるオンディレイ補償電圧指令値Vu1b*が、コンバータセル31u−1に設けられた直流コンデンサCの直流電圧の電圧範囲の下限値−Vmaxu1よりも低い場合に、オンディレイ補償電圧指令値Vu1b*の電圧値を下限値−Vmaxu1に制限するように構成されている。リミッタ部533uj1は、必要に応じて電圧値を制限したオンディレイ補償電圧指令値Vu1b*をパルス幅変調部533udに出力するように構成されている。

0172

U相用生成部533uは、コンバータセル31u−2に設けられた直流コンデンサCの直流電圧で電圧範囲内にオンディレイ補償電圧指令値Vu2b*の電圧値が収まるように電圧を制限するリミッタ部533uj2を有している。リミッタ部533uj2は、算出部533ui2から入力されるオンディレイ補償電圧指令値Vu2b*が、コンバータセル31u−2に設けられた直流コンデンサCの直流電圧の電圧範囲の上限値Vmaxu1よりも高い場合に、オンディレイ補償電圧指令値Vu2b*の電圧値を上限値Vmaxu1に制限するように構成されている。また、リミッタ部533uj2は、算出部533ui2から入力されるオンディレイ補償電圧指令値Vu2b*が、コンバータセル31u−2に設けられた直流コンデンサCの直流電圧の電圧範囲の下限値Vmaxu2よりも低い場合に、オンディレイ補償電圧指令値Vu2b*の電圧値を下限値−Vmaxu1に制限するように構成されている。リミッタ部533uj2は、必要に応じて電圧値を制限したオンディレイ補償電圧指令値Vu2b*をパルス幅変調部533udに出力するように構成されている。

0173

U相用生成部533uは、コンバータセル31u−3に設けられた直流コンデンサCの直流電圧で電圧範囲内にオンディレイ補償電圧指令値Vu3b*の電圧値が収まるように電圧を制限するリミッタ部533uj3を有している。リミッタ部533uj3は、算出部533ui3から入力されるオンディレイ補償電圧指令値Vu3b*が、コンバータセル31u−3に設けられた直流コンデンサCの直流電圧の電圧範囲の上限値Vmaxu1よりも高い場合に、オンディレイ補償電圧指令値Vu3b*の電圧値を上限値Vmaxu1に制限するように構成されている。また、リミッタ部533uj3は、算出部533ui3から入力されるオンディレイ補償電圧指令値Vu3b*が、コンバータセル31u−3に設けられた直流コンデンサCの直流電圧の電圧範囲の下限値−Vmaxu1よりも低い場合に、オンディレイ補償電圧指令値Vu3b*の電圧値を下限値−Vmaxu1に制限するように構成されている。リミッタ部533uj3は、必要に応じて電圧値を制限したオンディレイ補償電圧指令値Vu3b*をパルス幅変調部533udに出力するように構成されている。リミッタ部533uj1、リミッタ部533uj2及びリミッタ部533uj3は、上限値Vmaxu1及び下限値−Vmaxu1が互いに同じ値に設定されている。

0174

U相用生成部533uは、算出部533ui1,533ui2,533ui3で算出されたオンディレイ補償電圧指令値Vu1b*,Vu2b*,Vu3b*、及びオンディレイ時間設定部531で設定されたオンディレイ時間Tdu1,Tdu2,Tdu3を用いたパルス幅変調によって前記駆動信号を生成するパルス幅変調部によってゲートパルス信号(駆動信号の一例)Vpu1k,Vpu2k,Vpu3k(k=1,2,3,4)を生成するパルス幅変調部533udを有している。

0175

パルス幅変調部533udは、オンディレイ補償電圧指令値Vu1b*及びオンディレイ時間Tdu1を用いて、上記第1実施形態におけるパルス幅変調部533udと同様の方法によってゲートパルス信号Vpuk1を生成するように構成されているため、説明は省略する。また、パルス幅変調部533udは、オンディレイ補償電圧指令値Vu2b*及びオンディレイ時間Tdu2を用いて、上記第1実施形態におけるパルス幅変調部533udと同様の方法によってゲートパルス信号Vpuk2を生成するように構成されているため、説明は省略する。また、パルス幅変調部533udは、オンディレイ補償電圧指令値Vu3b*及びオンディレイ時間Tdu3を用いて、上記第1実施形態におけるパルス幅変調部533udと同様の方法によってゲートパルス信号Vpuk3を生成するように構成されているため、説明は省略する。

0176

以上説明したように、本実施形態による電力変換装置1は、上記第1実施形態による電力変換装置1と同一の構成を有している。これにより、本実施形態による電力変換装置1は、上記第1実施形態による電力変換装置1と同様の効果が得られる。

0177

さらに、本実施形態による電力変換装置1は、電圧補償量設定部532で設定されてコンバータセル31u−1〜31u−3,31v−1〜31v−3,31w−1〜31w−3のそれぞれに均等に配分された電圧補償量Vtcmpuj,Vtcmpvj,Vtcmpwjを用いて算出したオンディレイ補償電圧指令値に基づいて、コンバータセル31u−1〜31u−3,31v−1〜31v−3,31w−1〜31w−3にそれぞれ設けられた半導体スイッチQ1〜Q4を駆動するゲートパルス信号Vpujk、Vpvjk,Vpwjkを生成するゲートパルス信号生成部533を備えている。

0178

U相クラスタ部31uを構成するコンバータセル31u−1,31u−2,31u−3のそれぞれに、U相クラスタ部31uの全体の電圧補償量を均等に配分することで、コンバータセル31u−1,31u−2,31u−3のそれぞれの電圧指令の制限値までの余裕を有効に使用することができる。つまり、コンバータセル31u−1,31u−2,31u−3のうち、電圧補償量が相対的に大きい(すなわち電圧指令の制限値までの余裕が小さい)コンバータセルの電圧補償量の一部を、電圧補償量が相対的に小さい(すなわち電圧指令の制限値までの余裕が大きい)コンバータセルに負担させることができる。これにより、本実施形態による電力変換装置1は、U相クラスタ部31uとしての出力電圧の誤差を低減することができる。V相クラスタ部31v及びW相クラスタ部31wも同様に、全体の電圧補償量を均等に配分することで、複数のコンバータセルのそれぞれの電圧指令の制限値までの余裕を有効に使用することができる。これにより、本実施形態による電力変換装置1は、V相クラスタ部31v及びW相クラスタ部31wのそれぞれの出力電圧の誤差を低減することができる。

0179

本発明は、上記実施形態に限らず種々の変形が可能である。
上記第1実施形態及び第2実施形態による電力変換装置1は、4個の半導体スイッチを有する複数のコンバータセル31u−1〜31u−3wを備えているが、本発明はこれに限られない。例えば、電力変換装置1は、直列接続された2個の半導体スイッチを有する複数のコンバータセルを有していても同様の効果が得られる。

0180

上記第1実施形態及び第2実施形態による電力変換装置1は、IGBTで構成された半導体スイッチQ1〜Q4を有しているが、本発明はこれに限られない。電力変換装置1は、例えば、ゲートターンオフサイリスタ(Gate Turn−Off thyristor:GTO)、集積化ゲート転流サイリスタ(Integrated Gate Commutated Turn−off thyristor:GCT)、又はMOS型電界効果トランジスタ(Metal−Oxide−Semiconductor Field−Effect Transistor)などで構成された半導体スイッチを有していてもよい。

0181

本発明の技術的範囲は、図示され記載された例示的な実施形態に限定されるものではなく、本発明が目的とするものと均等な効果をもたらす全ての実施形態をも含む。さらに、本発明の技術的範囲は、請求項により画される発明の特徴の組み合わせに限定されるものではなく、全ての開示されたそれぞれの特徴のうち特定の特徴のあらゆる所望する組み合わせによって画されうる。

0182

1電力変換装置
2三相電力系統
3コンバータ部
5制御装置
21ケーブル
31u U相クラスタ部
31u−1,31u−2,31u−3,31v−1,31v−2,31v−3,31w−1,31w−2,31w−3コンバータセル
31uL,31vL,31wLリアクトル
31v V相クラスタ部
31w W相クラスタ部
32u,32v,32w結線部
33電圧検出部
51直流電圧相間バランス制御部
52電力制御部
53 直流電圧段間バランス制御部
54直流電圧平均値演算部
211 U相ケーブル
212 V相ケーブル
213 W相ケーブル
511偏差演算部
511u,511v,511w,521,527a,531ua1,531ua2,531ua3 減算部
512,527bゲイン乗算部
512u,512v,512w,523,531ub1,531ub2,531ub3PI制御部
513位相成分乗算部
513u,513v,513w,515a,515b,533ub1,533ub2,533ub3,533uh 乗算部
514,524,524d,528,529座標変換部
515電流指令値補正部
516b 第二加算部
520 電流指令値演算部
520a 第一除算部
520b 第二除算部
521a 第一減算部
521b 第二減算部
522,531ud1,531ud2,531ud3,533ug1,541a,542a,543a 加算部
522a 第一加算部
522b 第二加算部
523a 第一PI制御部
523b 第二PI制御部
525電圧降下演算部
525a,532u1 第一演算部
525b,532u2 第二演算部
526加減算部
526a 第一加算部
531オンディレイ時間設定部
531u,532u U相用設定部
531uc1,531uc2,531uc3 下限リミッタ部
531v,532v V相用設定部
531w,532w W相用設定部
532電圧補償量設定部
532u3 第三演算部
533ゲートパルス信号生成部
533u U相用生成部
533ua極性判別部
533uc1,533uc2,533uc3,533ui1,533ui2,533ui3 算出部
533udパルス幅変調部
533ue,533uf1,533uf2,533uf3,533ug2,541b,542b,543b 除算部
533uj1,533uj2,533uj3 リミッタ部
533v V相用生成部
533w W相用生成部
541,533ug U相用平均値演算部
542 V相用平均値演算部
543 W相用平均値演算部
C直流コンデンサ
D1,D2,D3,D4還流用ダイオード
M1,M2,M3,M4半導体モジュール
Q1,Q2,Q3,Q4半導体スイッチ

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

該当するデータがありません

関連する公募課題

該当するデータがありません

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

該当するデータがありません

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

この 技術と関連性が強い技術

該当するデータがありません

この 技術と関連性が強い法人

該当するデータがありません

この 技術と関連性が強い人物

該当するデータがありません

この 技術と関連する社会課題

該当するデータがありません

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ