図面 (/)

技術 デジタル位相同期回路のトラッキング

出願人 インフィニオンテクノロジーズアクチエンゲゼルシャフト
発明者 フランチェスコブランドニシオ
出願日 2020年4月14日 (10ヶ月経過) 出願番号 2020-072545
公開日 2020年10月29日 (3ヶ月経過) 公開番号 2020-178346
状態 未査定
技術分野 デジタル伝送方式における同期 発信器の安定化、同期、周波数シンセサイザ
主要キーワード 固有安定性 周波数モデル 既定範囲 等価構成 較正器 モデル回路 ランダムウォーク PLL信号
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2020年10月29日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (12)

課題

プロセス、電圧及び温度(PVT)の変動による影響を受ける回路内のアナログパラメータの変動を追跡(トラッキング)することにより、較正を通して性能を改善する。

解決手段

デジタル位相同期回路PLL)のためのトラッキングシステム100において、実際の内部PLL信号エミュレートするPLLモデル120と、エミュレートされた内部PLL信号と実際の内部PLL信号とを比較し、比較の結果を最小化する最小化アルゴリズムにしたがって推定アナログPLLパラメータ更新するように構成されたトラッカ130と、を含む。上記エミュレーションは、デジタルPLL110から受信される他の内部PLL信号およびPLLモデル120の推定アナログPLLパラメータに基づく。

概要

背景

位相同期回路PLL)では従来、相関器を使用してアナログパラメータトラッキングしている。相関器は、あまり複雑ではなく、1次システムであって固有安定性を有することによる利点を有する。しかし、相関器は、安定状態に達した後でも、平均のみによって実際のアナログパラメータ値への近似推定する。さらに、推定は、比較的低速で、信号注入を要し、利得に対して特異的である。

概要

プロセス、電圧及び温度(PVT)の変動による影響を受ける回路内のアナログパラメータの変動を追跡(トラッキング)することにより、較正を通して性能を改善する。デジタル位相同期回路(PLL)のためのトラッキングシステム100において、実際の内部PLL信号エミュレートするPLLモデル120と、エミュレートされた内部PLL信号と実際の内部PLL信号とを比較し、比較の結果を最小化する最小化アルゴリズムにしたがって推定アナログPLLパラメータ更新するように構成されたトラッカ130と、を含む。上記エミュレーションは、デジタルPLL110から受信される他の内部PLL信号およびPLLモデル120の推定アナログPLLパラメータに基づく。

目的

本開示のトラッキングシステムは、収束後のどの時点においても、有効なアナログパラメータ推定を提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

デジタル位相同期回路PLL)のためのトラッキングシステムであって、前記トラッキングシステムは、PLLモデルおよびトラッカを含み、前記PLLモデルは、実際の内部PLL信号エミュレートするように構成され、エミュレーションは、前記デジタルPLLから受信される他の内部PLL信号および前記PLLモデルの推定アナログPLLパラメータに基づき、前記トラッカは、エミュレートされた前記内部PLL信号と前記実際の内部PLL信号とを比較し、比較の結果を最小化する最小化アルゴリズムにしたがって前記推定アナログPLLパラメータを更新するように構成されるトラッキングシステム。

請求項2

前記PLLモデルは、前記他の内部PLL信号および前記推定アナログPLLパラメータに基づいて、前記実際の内部PLL信号をアナログ形式でエミュレートするように構成されたデジタル制御発振器(DCO)モデルと、アナログ形式でエミュレートされた前記内部PLL信号に基づいて、前記実際の内部PLL信号との比較のため、エミュレートされた前記内部PLL信号をデジタル形式でエミュレートするように構成された位相デジタル化モデルと、を含む、請求項1記載のトラッキングシステム。

請求項3

前記トラッキングシステムは、推定DCO利得、推定DCO最小周波数および推定位相デジタル化利得を含む、複数の推定アナログPLLパラメータを含み、前記内部PLL信号は、DCO入力制御信号であり、前記実際の内部PLL信号は、DCO位相信号であり、前記DCOモデルは、前記DCO入力制御信号、前記推定DCO利得および前記推定DCO最小周波数に基づいて、DCO位相信号をアナログ形式でエミュレートするように構成されており、前記位相デジタル化モデルは、アナログ形式でエミュレートされた前記DCO位相信号および前記推定位相デジタル化利得に基づいて、前記DCO位相信号をデジタル形式でエミュレートするように構成されている、請求項2記載のトラッキングシステム。

請求項4

前記PLLモデルは、前記PLLモデルの複数の推定アナログPLLパラメータに基づいて、前記実際の内部PLL信号をエミュレートするように構成されており、前記複数の推定アナログPLLパラメータのうち少なくとも1つは、既定値であり、前記複数の推定アナログPLLパラメータのうち少なくとも1つは、トラッキングシステムの動作中に連続的に更新される、請求項1記載のトラッキングシステム。

請求項5

前記PLLモデルは、デジタル制御発振器(DCO)モデルを含み、前記DCOモデルは、前記他の内部PLL信号であるDCO入力制御信号と、前記推定アナログPLLパラメータである推定DCO利得と、を乗算するように構成された乗算器と、前記乗算の結果を、前記PLLモデルの別の推定アナログPLLパラメータである推定DCO最小周波数に加算して、エミュレートされたDCO周波数信号を出力するように構成された加算器とを含む、請求項1記載のトラッキングシステム。

請求項6

前記DCOモデルは、さらに、前記エミュレートされたDCO周波数信号を、エミュレートされた前記DCO位相信号にアナログ形式で変換するように構成されている周波数位相変換器を含む、請求項5記載のトラッキングシステム。

請求項7

前記PLLモデルは、さらに、位相デジタル化モデルを含み、前記位相デジタル化モデルは、アナログ形式でエミュレートされた前記DCO位相信号と、前記PLLモデルのさらに別の推定アナログPLLパラメータである推定位相デジタル化利得と、を乗算して、エミュレートされた前記DCO位相信号をデジタル形式で出力するように構成された第2の乗算器を含み、エミュレートされた前記DCO位相信号は、前記実際の内部PLL信号と比較される、エミュレートされた前記内部PLL信号である、請求項6記載のトラッキングシステム。

請求項8

前記推定アナログPLLパラメータは、デジタル制御発振器(DCO)利得である、請求項1記載のトラッキングシステム。

請求項9

前記推定アナログPLLパラメータは、位相デジタル化利得である、請求項1記載のトラッキングシステム。

請求項10

前記トラッキングシステムは、さらに、前記推定アナログPLLパラメータおよび対応する所望のアナログPLLパラメータに基づいて、前記デジタルPLLを較正するように構成された較正器を含む、請求項1記載のトラッキングシステム。

請求項11

前記トラッキングシステムは、さらに、前記推定アナログPLLパラメータが既定範囲外にある場合にアラーム信号を生成するように構成されたモニタまたはビルトインセルフテストBIST)を含む、請求項1記載のトラッキングシステム。

請求項12

前記トラッカは、減算器を含み、前記減算器は、前記実際の内部PLL信号からエミュレートされた前記内部PLL信号を減算することによって比較を行い、減算結果の信号を前記最小化アルゴリズムに供給するように構成される、請求項1記載のトラッキングシステム。

請求項13

前記トラッカは、コスト関数回路を含み、前記コスト関数回路は、エミュレートされた前記内部PLL信号および前記実際の内部PLL信号に基づいてコスト関数を決定し、前記決定したコスト関数を前記最小化アルゴリズムに供給することによって比較を行うように構成される、請求項1記載のトラッキングシステム。

請求項14

前記推定アナログPLLパラメータは、デジタル制御発振器(DCO)利得、DCOオフセット、位相デジタル化利得、位相デジタル化オフセット、DCO内の微分非直線性(DNL誤差、DCO内の積分非直線性(INL)誤差、位相デジタル化における微分非直線性(DNL)誤差、位相デジタル化における積分非直線性(INL)誤差およびPLL帯域のうち1つまたは複数である、請求項1記載のトラッキングシステム。

請求項15

前記PLLモデル、前記トラッカおよび前記他の内部PLL信号のそれぞれは、完全にデジタルである、請求項1記載のトラッキングシステム。

請求項16

前記最小化アルゴリズムは、最小2乗平均(LMS)アルゴリズム、粒子群最適化(PSO)アルゴリズム、ランダムウォーク最適化(RWO)アルゴリズム、またはエミュレートされたPLL信号と実際の内部PLL信号との間の差をスケーリングして累算するアルゴリズムである、請求項1記載のトラッキングシステム。

請求項17

デジタル位相同期回路(PLL)のためのトラッキングシステムであって、前記トラッキングシステムは、PLLモデルおよびトラッカを含み、前記PLLモデルは、第1の実際の内部PLL信号をエミュレートするように構成される第1のPLLモデル部分を含み、エミュレーションは、前記デジタルPLLから受信される第1の他の内部PLL信号および前記PLLモデルの第1の推定アナログPLLパラメータに基づき、前記トラッカは、前記デジタルPLLから受信された第2の他の内部PLL信号および反転された第2の推定アナログPLLパラメータに基づいて、第2の実際の内部信号をエミュレートするように構成された第2のPLLモデル部分と、エミュレートされた前記第1の実際の内部PLL信号とエミュレートされた前記第2の実際の内部PLL信号とを比較するように構成された比較器と、前記比較の結果を最小化し、前記最小化された結果に基づいて、前記第1の推定アナログPLLパラメータまたは前記第2の推定アナログPLLパラメータを更新するように構成されたミニマイザと、を含む、トラッキングシステム。

請求項18

デジタル位相同期回路(PLL)のためのトラッキング方法であって、前記方法は、PLLモデルにより、実際の内部PLL信号をエミュレートするステップであって、エミュレーションは、前記デジタルPLLから受信される他の内部PLL信号および前記PLLモデルの推定アナログPLLパラメータに基づくステップと、トラッカにより、エミュレートされた前記内部PLL信号と前記実際の内部PLL信号とを比較するステップと、前記トラッカにより、比較の結果を最小化する最小化アルゴリズムにしたがって、前記推定アナログPLLパラメータを更新するステップと、を含むトラッキング方法。

請求項19

前記エミュレートするステップは、デジタル制御発振器(DCO)モデルにより、前記他の内部PLL信号および前記推定アナログPLLパラメータに基づいて、前記実際の内部PLL信号をアナログ形式でエミュレートするステップと、位相デジタル化モデルにより、アナログ形式でエミュレートされた前記内部PLL信号に基づいて、エミュレートされた前記内部PLL信号をデジタル形式でエミュレートし、前記実際の内部PLL信号と比較するステップと、を含む、請求項18記載のトラッキング方法。

請求項20

推定DCO利得、推定DCO最小周波数および推定位相デジタル化利得を含む、複数の推定アナログPLLパラメータが存在し、前記内部PLL信号は、DCO入力制御信号であり、前記実際の内部PLL信号は、DCO位相信号であり、前記DCOモデルによりエミュレートするステップは、前記DCO入力制御信号、前記推定DCO利得および前記推定DCO最小周波数に基づいて、DCO位相信号をアナログ形式でエミュレートするステップを含み、前記位相デジタル化モデルによりエミュレートするステップは、アナログ形式でエミュレートされた前記DCO位相信号および前記推定位相デジタル化利得に基づいて、前記DCO位相信号をデジタル形式でエミュレートするステップを含む、請求項19記載のトラッキング方法。

技術分野

0001

回路内のアナログパラメータは、プロセス、電圧、温度(PVT)の変動による影響を受ける。アナログパラメータの変動を追跡(トラッキング)することにより、較正を通して性能を改善することができる。比較的小さな技術ノードではPVT変動の影響がより大きく、較正がより重要である。

背景技術

0002

位相同期回路PLL)では従来、相関器を使用してアナログパラメータをトラッキングしている。相関器は、あまり複雑ではなく、1次システムであって固有安定性を有することによる利点を有する。しかし、相関器は、安定状態に達した後でも、平均のみによって実際のアナログパラメータ値への近似推定する。さらに、推定は、比較的低速で、信号注入を要し、利得に対して特異的である。

図面の簡単な説明

0003

本開示の態様による、デジタル位相同期回路(PLL)のトラッキングシステムを示す図である。
デジタルPLLの例示的な詳細を示す図である。
デジタルPLLの例示的な詳細を示す図である。
本開示の態様による、デジタルPLLのためのトラッキングシステムを示す図である。
本開示の態様による、デジタルPLLのための別のトラッキングシステムを示す図である。
本開示の態様による、デジタルPLLのための別のトラッキングシステムを示す図である。
本開示の態様による、デジタルPLLのための別のトラッキングシステムを示す図である。
本開示の態様による、デジタルPLLのための別のトラッキングシステムを示す図である。
本開示の態様による、デジタルPLLのための、較正アプリケーションを有するトラッキングシステムを示す図である。
本開示の幾つかの態様による、デジタルPLLのための、モニタリングビルトインセルフテストBIST)アプリケーションを有するトラッキングシステムを示す図である。
本開示の幾つかの態様による、デジタルPLLのためのトラッキング方法を示すフローチャートである。

実施例

0004

本開示は、相関器に置き換わる、デジタル位相同期回路(PLL)のトラッキングシステムを志向する。当該システムはPLLモデルおよびトラッカを有し、トラッカはPLLモデルを実際のデジタルPLLと連続的に比較し、この比較に基づいてPLLモデルのアナログパラメータを更新する。

0005

図1は、本開示の態様による、デジタル位相同期回路(PLL)のトラッキングシステム100を示す。

0006

トラッキングシステム100は、実際のデジタル位相同期回路(PLL)110、PLLモデル120およびトラッカ130を含む。

0007

デジタルPLL110は出力信号を生成するように構成されており、この信号の位相入力信号の位相に関連する。PLLはよく知られているが、本発明に関連する詳細について、図2Aおよび図2Bに関して以下に詳しく説明する。

0008

PLLモデル120は、1つまたは複数の実際の内部PLL信号エミュレートするように構成されている。当該エミュレーションは、デジタルPLL110から受信される1つまたは複数の他の内部PLL信号と、トラッカ130から受信されるPLLモデル120の推定アナログPLLパラメータと、に基づく。PLLモデル120が実際のデジタルPLL110の動作を充分に表していれば、図において「エミュレートされた内部PLL信号」とラベル付けされた信号は、「比較のための実際の内部PLL信号」とラベル付けされた信号に近似する。推定アナログPLLパラメータは、例えば、デジタル制御発振器(DCO)利得、DCOオフセット、位相デジタル化利得、位相デジタル化オフセット、DCO内の微分非直線性(DNL誤差、DCO内の積分非直線性(INL)誤差、位相デジタル化のDNL誤差、位相デジタル化のINL誤差およびPLL帯域のうち1つまたは複数であってもよい。

0009

トラッカ130は、1つまたは複数のエミュレートされた内部PLL信号と、実際のPLL110から受信された1つまたは複数の実際の内部PLL信号と、を比較するように構成されている。トラッカ130はまた、比較の結果を最小化する最小化アルゴリズムにしたがって、推定アナログPLLパラメータを更新するようにも構成されている。トラッカ130は、更新された推定アナログPLLパラメータを、PLLモデル120に送信する。

0010

図2Aおよび図2Bは、デジタルPLL200(200Aおよび200B)、例えば図1のデジタルPLL110の例示的な詳細を示す。当該PLL200は単なる例であり、本開示はこれに限定されるものではない。

0011

図2AはデジタルPLL200Aを示し、当該PLL200Aは、位相差デジタイザ210、デジタルフィルタ220およびDCO230を含むフィードバックループである。図2BはPLL200Bを示し、当該PLL200Bは図2AのPLL200Aに類似しているが、位相差デジタイザ210Aが、DCO位相デジタイザ210B‐2と、基準位相デジタイザ210B‐4と、減算器210B‐6と、のそれぞれの組み合わせに置き換わっており、DCOが電圧制御発振器VCO)に置き換わっていてもよい点が異なる。

0012

デジタルPLL200は、2つの信号、すなわち基準クロック信号clkrefとDCO信号clkdcoとの間の位相差ph_diffを調整および処理するように構成されている。より具体的には、DCO230は周期信号clkdcoを生成し、位相差デジタイザ210Aは、当該周期信号clkdcoの位相と入力周期信号clkrefの位相とを比較して、位相が適合しつづけるようにDCO230を調整する。

0013

位相および周波数は本来アナログ量であり、デジタルPLL200内でデジタル化される。具体的には、デジタルPLL200は、図2Aに示すように2つの信号間の位相差ph_diffのデジタル化、または図2Bに示すように2つの信号の位相の直接的なデジタル化に基づく。よって、位相差デジタイザ210は、本質的にはアナログ‐デジタル変換器である。DCO230は、本質的にはデジタル‐アナログ変換器である。当該アナログ‐デジタル変換および当該デジタル‐アナログ変換に関連するアナログパラメータには、利得、オフセット、量子化幅、DNL誤差およびINL誤差が含まれる。よって、利得には、アナログ‐デジタル変換の利得とデジタル‐アナログ変換の利得の、少なくとも2つがある。これらの利得はPVTにともなって変化しうるものであり、利得の変化をトラッカ130によってトラッキングすることができる。

0014

デジタルフィルタ220は、離散時間有限インパルス応答(FIR)フィルタまたは無限インパルス応答(IIR)デジタルフィルタを記述する離散時間方程式にしたがって、フィルタリングを行う。特に、デジタルPLLではIIRループフィルタが典型的である。IIRフィルタの単純なモデルの1つとして、y[n]=A0・x[n]+A1・x[n−1]+A2・x[n−2]+A3・x[n−3]+…+B1・y[n−1]+B2・y[n−2]+B3・y[n−3]+…の形式が挙げられ、y[n]およびx[n]はそれぞれ、離散時点nにおけるデジタルフィルタの出力および入力である。次いで、デジタルフィルタ220の出力ctrlがDCO230に入力される。

0015

観察対象の1つまたは複数の内部PLL信号が完全にデジタルである場合、PLLモデル120およびトラッカ130は完全にデジタルであってよい。完全にデジタルなPLLモデル120およびトラッカ130は、可搬性テスト簡潔性、技術の拡張性および頑強性の点で魅力的である。実際にはPLLは部分的にアナログであり、例えば、DCO発振器230は混合信号であってよい。

0016

図3は、本開示の態様によるデジタルPLLのためのトラッキングシステム300を示す。

0017

トラッキングシステム300は、実際のデジタルPLL310、PLLモデル320およびトラッカ330を含む。この特定の例の実際のデジタルPLLは図2BのPLL200Bであるが、本開示はこれに関して限定されない。先行の図の要素に対応する類似の要素には類似の参照番号を付しているが、図番号に対応して先頭の桁は変更されている。

0018

PLLモデル320は、デジタル制御発振器(DCO)モデル322および位相デジタル化モデル324を含む。

0019

DCOモデル322は、他の内部PLL信号ctrlおよび推定アナログPLLパラメータに基づいて、実際の内部PLL信号をアナログ形式でエミュレートするように構成されている。他の内部PLL信号ctrlの一例はDCO入力語(例えば、DCO入力制御信号)であり、実際の内部PLL信号およびエミュレートされた内部PLL信号の一例はDCO位相である。

0020

位相デジタル化モデル324は、アナログ形式でエミュレートされた内部PLL信号(例えば、エミュレートされたアナログDCO位相)および推定アナログPLLパラメータに基づいて、エミュレートされた内部PLL信号(例えば、エミュレートされたデジタルDCO位相)をデジタル形式でエミュレートして実際の内部PLL信号ph_dco(実際のデジタルDCO位相)と比較するように構成されている。

0021

PLLモデル320は閉ループであっても開ループであってもよく、かつ、位相デジタル化モデル回路のDCOデジタル‐周波数モデル特性および位相‐デジタル特性を記述する離散時間方程式に基づいていてよい。DCOのモデルの一例は、方程式fDCO=kdco・in+f0であり、ここでfDCO、kdco、inおよびf0はそれぞれ、DCO周波数、DCO利得、入力信号およびオフセット周波数である。

0022

図4は、本開示の態様による、デジタルPLL410のための別のトラッキングシステム400を示す。

0023

概して、トラッキングシステム400は図3のトラッキングシステム300に類似しているが、エミュレートされた内部PLL信号(例えば、デジタルDCO位相)と実際の内部PLL信号との比較が単純な差分によって実施される点が異なる。差分信号diffはミニマイザ434に送られ、当該ミニマイザは、最小化アルゴリズムを実行し、DCOモデル422のパラメータおよび位相デジタル化モデル424のパラメータを更新するように構成されている。

0024

トラッキングシステム400は、実際のデジタルPLL410、PLLモデル420およびトラッカ430を含む。先行の図の要素に対応する類似の要素には類似の参照番号を付しているが、図の番号に対応して先頭の桁は変更されている。

0025

トラッカ430は、減算器432およびミニマイザ434を含む。減算器432は、実際の内部PLL信号(例えば、実際のデジタルDCO位相)からエミュレートされた内部PLL信号(例えば、エミュレートされたデジタルDCO位相)を減算することによって比較を行うように構成されている。減算器432は、次に、最小化アルゴリズムを行うミニマイザ434に減算結果信号diffを供給するように構成されている。最小化アルゴリズムは、PLLモデル420に送信された推定アナログPLLパラメータを、差分信号diffがゼロになるまで更新する。

0026

最小化アルゴリズムは、例えば、最小2乗平均(LMS)アルゴリズム、粒子群最適化(PSO)アルゴリズム、ランダムウォーク最適化(RWO)アルゴリズム、ニューラルネットワークNNベースのアルゴリズム、またはエミュレートされたPLL信号と実際の内部PLL信号との間の差をスケーリングして累算するアルゴリズムであってよい。

0027

減算器432が単純な差分を判別することに代えて、比較は、代替的に、デジタル化された実際のPLL信号(例えば、デジタル化されたDCO位相)およびエミュレートされた内部PLL信号(例えば、デジタル化およびエミュレートされたDCO位相)から抽出した特徴の組み合わせによって定められるコスト関数として実現することができる。コスト関数回路は、エミュレートされた内部PLL信号および実際の内部PLL信号に基づいてコスト関数を決定し、次いで、決定されたコスト関数を最小化アルゴリズムに供給することによって、当該比較を行うように構成される。最小化アルゴリズムは、上述した単純な差分またはより一般的なコスト関数を最小化する。

0028

図5は、本開示の態様による、デジタルPLLのための別のトラッキングシステム500を示す。

0029

概して、トラッキングシステム500は図4のトラッキングシステム400に類似しているが、DCOモデル522および位相デジタル化モデル524の例示的な詳細を追加にて含む。

0030

トラッキングシステム500は、実際のデジタルPLL510、PLLモデル520およびトラッカ530を含む。先行の図の要素に対応する類似の要素には類似の参照番号を付しているが、図の番号に対応して先頭の桁は変更されている。

0031

システム500は、複数の推定アナログPLLパラメータ、例えば推定DCO利得Kdco_em、推定DCO最小周波数fmin_emおよび推定位相デジタル化利得Kp_emを含むことができる。内部PLL信号は、DCO入力制御信号ctrl、例えばDCO入力語であってよい。実際の内部PLL信号は、DCO位相信号であってよい。

0032

DCOモデル522は、DCO位相信号を、DCO入力制御信号ctrl、推定DCO利得Kdco_emおよび推定DCO最小周波数fmin_emに基づいて、アナログ形式でエミュレートするように構成されている。

0033

DCOモデル522は、乗算器5222、加算器5224および周波数‐位相変換器5226を含む。乗算器5222は、他の内部PLL信号であるDCO入力制御信号ctrlと、推定アナログPLLパラメータである推定DCO利得Kdco_emとを乗算するように構成されている。加算器5224は、乗算結果を、PLLモデル520の別の推定アナログPLLパラメータである推定DCO最小周波数fmin_emに加算して、推定DCO周波数信号を出力するように構成されている。周波数‐位相変換器5226は、エミュレートされたDCO周波数信号を、エミュレートされたDCO位相信号にアナログ形式で変換するように構成されている。

0034

位相デジタル化モデル524は、(DCOモデル522から)アナログ形式でエミュレートされたDCO位相信号ph_dcо_emおよび推定位相デジタル化利得Kp_emに基づいて、DCO位相信号をデジタル形式でエミュレートするように構成されている。より具体的には、位相デジタル化モデル524は、第2の乗算器5242を含み、当該乗算器5242は、(DCOモデル522の周波数‐位相変換器5226から)アナログ形式でエミュレートされたDCO位相信号と、PLLモデル520のさらに別の推定アナログPLLパラメータである推定位相デジタル化利得Kp_emとを乗算して、エミュレートされたDCO位相信号ph_dcо_emをデジタル形式で出力するように構成されており、当該エミュレートされたDCO位相信号ph_dcо_emは、実際の内部PLL信号と比較されるエミュレートされた内部PLL信号である。

0035

図6は、本開示の態様による、デジタルPLLのための別のトラッキングシステム600を示す。

0036

概して、トラッキングシステム600は図5のトラッキングシステム500に類似しているが、差分信号diffのスケーリングおよび累算に基づく例示的なミニマイザ634が備わっている。また、推定アナログPLLパラメータは、既定値であってもよい。

0037

トラッキングシステム600は、実際のデジタルPLL610、PLLモデル620およびトラッカ630を含む。先行の図の要素に対応する類似の要素には類似の参照番号を付しているが、図の番号に対応して先頭の桁は変更されている。

0038

PLLモデル620は、デジタルPLL610から受信された複数の他の内部PLL信号に基づいて、実際の内部PLL信号をエミュレートするように構成されている。複数の推定アナログPLLパラメータのうち少なくとも1つは、既定値であってよい。この例では、既定の推定アナログPLLパラメータは、DCO最小周波数fmin_emおよび位相デジタル化利得Kp_emである。複数の推定アナログPLLパラメータのうちの少なくとも1つはトラッキングシステムの動作中に連続的に更新され、この例ではDCO利得Kdco_emである。

0039

「fmin_emを推定」636および「Kp_emを推定」638とラベル付けされたブロックは、エミュレートされたバージョンのDCO最小周波数fmin_emおよび位相デジタル化利得Kp_emをそれぞれ形成する回路を表す。当該回路は、利得および累算器、例えば最小化アルゴリズムに基づいていてよい。単純なシナリオでは、当該回路は位相デジタル化利得Kp_emおよびDCO最小周波数信号fmin_emを、シミュレーションを通してアプリオリに推定された、予めプログラミングされた一定の値にセットする。

0040

トラッカ630は、差分信号diffを最小化してDCO利得Kdcoをトラッキングするように構成されたミニマイザ634を含む。ミニマイザ634は、スケーラ(乗算器)6342および累算器6344を含む。スケーラ6342は、差分信号diffと係数alphaとを乗算するように構成されている。累算器6344は、エミュレートされたDCO利得信号Kdco_emと実際のDCO利得信号Kdcoとの間の差分をスケーリングしたものを累算するように構成されている。トラッキングシステム600が定常状態に達した後、エミュレートされたDCO利得信号Kdco_emは、実際のDCO利得信号Kdcoに近似する。

0041

図7は、本開示の態様による、デジタルPLL710のための別のトラッキングシステム700を示す。

0042

概して、トラッキングシステム700は図6のトラッキングシステム600に類似しているが、PLLモデル720がDCOモデル722のみに縮小されている。PLLモデル720の一部、すなわち反転位相デジタル化モデル738は、トラッカ730内に含まれている。トラッキングシステム700は、PLLモデル720の一部がトラッカ730に併合可能であることを示している。

0043

トラッキングシステム700は、実際のデジタルPLL710、PLLモデル720およびトラッカ730を含む。先行の図の要素に対応する類似の要素には類似の参照番号を付しているが、図の番号に対応して先頭の桁は変更されている。

0044

PLLモデル720は、この事例ではDCOモデルである第1のPLLモデル部分722を含む。DCOモデルは、第1の実際の内部PLL信号(例えば、エミュレートされたDCO周波数f_em)をエミュレートするように構成されている。当該エミュレーションは、デジタルPLL710から受信された第1の他の内部PLL信号(例えばDCO入力制御信号ctrl)およびPLLモデルの第1の推定アナログPLLパラメータ(例えば推定DCO利得Kdco_emおよびDCO最小周波数fmin_em736)に基づく。

0045

トラッカ730は、第2のPLLモデル部分738、比較器732およびミニマイザ734を含む。

0046

第2のPLLモデル部分738は、この例では、「反転」位相デジタル化モデルである。第2のPLLモデル部分738は、デジタルPLL710から受信された第2の他の内部PLL信号(例えばDCO位相ph_dco)および反転された第2の推定アナログPLLパラメータ7382(例えば反転された推定位相デジタル化利得1/Kp_em)に基づいて、第2の実際の内部信号(例えばデジタル化されたDCO周波数fdig)をエミュレートするように構成されている。

0047

比較器732は、第1のエミュレートされた実際の内部PLL信号(例えばDCO周波数f_em)を第2のエミュレートされた実際の内部PLL信号(例えばデジタル化されたDCO周波数fdig)と比較して、差分信号diffを出力するように構成されている。

0048

ミニマイザ734は、比較の結果、すなわち差分信号diffを最小化するように構成されている。ミニマイザ734はまた、最小化された結果に基づいて、推定アナログPLLパラメータ(例えば推定DCO利得Kdco_em)を更新するように構成されている。

0049

図8Aは、本開示の態様による、較正アプリケーションを有するトラッキングシステム800Aを示す。

0050

システム800Aは、実際のデジタルPLL810、トラッキングシステム820および較正器830Aを含む。実際のデジタルPLL810およびトラッキングシステム820は、本明細書に記載するトラッキングシステム100/300/400/500/600/700のいずれかであってよい。

0051

較正器830Aは、推定アナログPLLパラメータおよび上述した対応する所望のアナログPLLパラメータに基づいて、実際のデジタルPLL810を較正するように構成されている。換言すれば、較正器830Aは、デジタルPLL810内で、アナログPLLパラメータ、例えばDCO利得のバックグラウンド較正を行ってもよい。当該較正は、製造中に行われてもよいし、または現場で行われてもよい。

0052

図8Bは、本開示の態様による、モニタリング/ビルトインセルフテスト(BIST)アプリケーションを有するトラッキングシステム800Bを示す。

0053

システム800Bは図8Aのシステム800Aに類似しているが、較正器830ではなく、モニタまたはビルトインセルフテスト(BIST)830Bを有する点が異なる。

0054

モニタまたはビルトインセルフテスト(BIST)830Bは、推定アナログPLLパラメータが既定範囲の外にあるときにアラーム信号を生成するように構成されている。モニタ/BIST830Bは、選択されたサンプルが製造時テストの要件を満たさない場合に、デジタルPLL810の劣化を示すアラームを、デジタルPLL810を含むシステムに送信するように構成可能である。当該テストは、製造中に行われてもよいし、または現場で行われてもよい。

0055

図9は、本開示の態様による、デジタルPLLのためのトラッキング方法900を示すフローチャートである。

0056

テップ910で、PLLモデル120/320/420/520/620により、実際の内部PLL信号がエミュレートされる。当該エミュレーションは、デジタルPLL110/310/410/510/610から受信された他の内部PLL信号およびPLLモデル120/420/520/620の推定アナログPLLパラメータに基づく。

0057

エミュレートするステップ910は、ステップ912およびステップ914を含む。ステップ912で、デジタル制御発振器(DCO)モデル322/422/522/622により、他の内部PLL信号および推定アナログPLLパラメータに基づいて、実際の内部PLL信号がアナログ形式でエミュレートされる。ステップ914で、位相デジタル化モデル324/424/524/624により、アナログ形式でエミュレートされた内部PLL信号に基づいて、エミュレートされた内部PLL信号がデジタル形式でエミュレートされ、実際の内部PLL信号と比較される。

0058

ステップ920で、トラッカ130/330/430/530/630により、エミュレートされた内部PLL信号が実際の内部PLL信号と比較される。

0059

ステップ930で、トラッカ130/330/430/530/630により、比較結果を最小化する最小化アルゴリズムにしたがって、推定アナログPLLパラメータが更新される。

0060

本開示のトラッキングシステムは、収束後のどの時点においても、有効なアナログパラメータ推定を提供する。当該システムは、相関器よりも複雑ではあるが、注入の必要がなく、またより高速能力を有する。

0061

本開示の技術は、以下の例においても説明され得る。

0062

[例1]
デジタル位相同期回路(PLL)のためのトラッキングシステムであって、該トラッキングシステムは、
実際の内部PLL信号をエミュレートするように構成されたPLLモデルであって、前記エミュレーションは、前記デジタルPLLから受信される他の内部PLL信号および前記PLLモデルの推定アナログPLLパラメータに基づく、PLLモデルと、
エミュレートされた前記内部PLL信号と前記実際の内部PLL信号とを比較し、比較の結果を最小化する最小化アルゴリズムにしたがって前記推定アナログPLLパラメータを更新するように構成されたトラッカと
を含む、トラッキングシステム。

0063

[例2]
前記PLLモデルは、
前記他の内部PLL信号および前記推定アナログPLLパラメータに基づいて、前記実際の内部PLL信号をアナログ形式でエミュレートするように構成された、デジタル制御発振器(DCO)モデルと、
アナログ形式でエミュレートされた前記内部PLL信号に基づいて、前記実際の内部PLL信号との比較のため、エミュレートされた前記内部PLL信号をデジタル形式でエミュレートするように構成された、位相デジタル化モデルと
を含む、例1のトラッキングシステム。

0064

[例3]
前記システムは、推定DCO利得、推定DCO最小周波数および推定位相デジタル化利得を含む、複数の推定アナログPLLパラメータを含み、前記内部PLL信号がDCO入力制御信号であり、前記実際の内部PLL信号がDCO位相信号であり、
前記DCOモデルは、DCO位相信号を、前記DCO入力制御信号、前記推定DCO利得および前記推定DCO最小周波数に基づいてアナログ形式でエミュレートするように構成されており、
前記位相デジタル化モデルは、アナログ形式でエミュレートされた前記DCO位相信号および前記推定位相デジタル化利得に基づいて、前記DCO位相信号をデジタル形式でエミュレートするように構成されている、
例1および2の任意の組み合わせのトラッキングシステム。

0065

[例4]
前記PLLモデルは、前記PLLモデルの複数の推定アナログPLLパラメータに基づいて前記実際の内部PLL信号をエミュレートするように構成されており、前記複数の推定アナログPLLパラメータのうち少なくとも1つは既定値であり、前記複数の推定アナログPLLパラメータのうち少なくとも1つはトラッキングシステムの動作中に連続的に更新される、
例1から3までの任意の組み合わせのトラッキングシステム。

0066

[例5]
前記PLLモデルがデジタル制御発振器(DCO)モデルを含み、前記DCOモデルが、
前記他の内部PLL信号であるDCO入力制御信号と、前記推定アナログPLLパラメータである推定DCO利得とを乗算するように構成された、乗算器と、
前記乗算の結果を、前記PLLモデルの別の推定アナログPLLパラメータである推定DCO最小周波数に加算して、エミュレートされたDCO周波数信号を出力するように構成された、加算器と
を含む、例1から4までの任意の組み合わせのトラッキングシステム。

0067

[例6]
前記DCOモデルはさらに、前記エミュレートされたDCO周波数信号を、エミュレートされた前記DCO位相信号にアナログ形式で変換するように構成されている周波数‐位相変換器を含む、
例1から5までの任意の組み合わせのトラッキングシステム。

0068

[例7]
前記PLLモデルはさらに、位相デジタル化モデルを含み、前記位相デジタル化モデルは、アナログ形式でエミュレートされた前記DCO位相信号と、前記PLLモデルのさらに別の推定アナログPLLパラメータである推定位相デジタル化利得とを乗算して、エミュレートされた前記DCO位相信号をデジタル形式で出力するように構成された、第2の乗算器を含み、エミュレートされた前記DCO位相信号は、前記実際の内部PLL信号と比較される、エミュレートされた前記内部PLL信号である、
例1から6までの任意の組み合わせのトラッキングシステム。

0069

[例8]
前記推定アナログPLLパラメータは、デジタル制御発振器(DCO)利得である、
例1から7までの任意の組み合わせのトラッキングシステム。

0070

[例9]
前記推定アナログPLLパラメータは、位相デジタル化利得である、
例1から8までの任意の組み合わせのトラッキングシステム。

0071

[例10]
さらに、前記推定アナログPLLパラメータおよび対応する所望のアナログPLLパラメータに基づいて、前記デジタルPLLを較正するように構成された較正器を含む、
例1から9までの任意の組み合わせのトラッキングシステム。

0072

[例11]
さらに、前記推定アナログPLLパラメータが既定範囲外にある場合にアラーム信号を生成するように構成された、モニタまたはビルトインセルフテスト(BIST)を含む、
例1から10までの任意の組み合わせのトラッキングシステム。

0073

[例12]
前記トラッカは、前記実際の内部PLL信号からエミュレートされた前記内部PLL信号を減算することによって比較を行い、減算結果の信号を前記最小化アルゴリズムに供給するように構成された、減算器を含む、
例1から11までの任意の組み合わせのトラッキングシステム。

0074

[例13]
前記トラッカは、エミュレートされた前記内部PLL信号および前記実際の内部PLL信号に基づいてコスト関数を決定し、前記決定したコスト関数を前記最小化アルゴリズムに供給することによって比較を行うように構成された、コスト関数回路を含む、
例1から12までの任意の組み合わせのトラッキングシステム。

0075

[例14]
前記推定PLLアナログパラメータは、デジタル制御発振器(DCO)利得、DCOオフセット、位相デジタル化利得、位相デジタル化オフセット、DCO内の微分非直線性(DNL)誤差、DCO内の積分非直線性(INL)誤差、位相デジタル化における微分非直線性(DNL)誤差、位相デジタル化における積分非直線性(INL)誤差およびPLL帯域のうち1つまたは複数である、
例1から13までの任意の組み合わせのトラッキングシステム。

0076

[例15]
前記PLLモデル、前記トラッカおよび前記他の内部PLL信号のそれぞれは、完全にデジタルである、
例1から14までの任意の組み合わせのトラッキングシステム。

0077

[例16]
前記最小化アルゴリズムは、最小2乗平均(LMS)アルゴリズム、粒子群最適化(PSO)アルゴリズム、ランダムウォーク最適化(RWO)アルゴリズム、またはエミュレートされたPLL信号と実際の内部PLL信号との間の差をスケーリングして累算するアルゴリズムである、
例1から15までの任意の組み合わせのトラッキングシステム。

0078

[例17]
デジタル位相同期回路(PLL)のためのトラッキングシステムであって、該トラッキングシステムは、
第1の実際の内部PLL信号をエミュレートするように構成されており、前記エミュレーションは、前記デジタルPLLから受信される第1の他の内部PLL信号および前記PLLモデルの第1の推定アナログPLLパラメータに基づく、第1のPLLモデル部分を含むPLLモデルと、
トラッカと、を含み、前記トラッカは、
前記デジタルPLLから受信された第2の他の内部PLL信号および反転された第2の推定アナログPLLパラメータに基づいて、第2の実際の内部信号をエミュレートするように構成された、第2のPLLモデル部分と、
エミュレートされた前記第1の実際の内部PLL信号とエミュレートされた前記第2の実際の内部PLL信号とを比較するように構成された、比較器と、
前記比較の結果を最小化し、該最小化された結果に基づいて、前記第1の推定アナログPLLパラメータまたは前記第2の推定アナログPLLパラメータを更新するように構成された、ミニマイザと
を含む、トラッキングシステム。

0079

[例18]
デジタル位相同期回路(PLL)のためのトラッキング方法であって、該方法は、
PLLモデルにより、実際の内部PLL信号をエミュレートすることであって、前記エミュレーションは、前記デジタルPLLから受信される他の内部PLL信号および前記PLLモデルの推定アナログPLLパラメータに基づくことと、
トラッカにより、エミュレートされた前記内部PLL信号と前記実際の内部PLL信号とを比較することと、
前記トラッカにより、比較の結果を最小化する最小化アルゴリズムにしたがって、前記推定アナログPLLパラメータを更新することと
を含む、トラッキング方法。

0080

[例19]
前記エミュレートすることは、
デジタル制御発振器(DCO)モデルにより、前記他の内部PLL信号および前記推定アナログPLLパラメータに基づいて、前記実際の内部PLL信号をアナログ形式でエミュレートすることと、
位相デジタル化モデルにより、アナログ形式でエミュレートされた前記内部PLL信号に基づいて、エミュレートされた前記内部PLL信号をデジタル形式でエミュレートし、前記実際の内部PLL信号と比較することと
を含む、例18のトラッキング方法。

0081

[例20]
推定DCO利得、推定DCO最小周波数および推定位相デジタル化利得を含む、複数の推定アナログPLLパラメータが存在し、前記内部PLL信号はDCO入力制御信号であり、前記実際の内部PLL信号はDCO位相信号であり、
前記DCOモデルによりエミュレートすることは、前記DCO入力制御信号、前記推定DCO利得および前記推定DCO最小周波数に基づいて、DCO位相信号をアナログ形式でエミュレートすることを含み、
前記位相デジタル化モデルによりエミュレートすることは、アナログ形式でエミュレートされた前記DCO位相信号および前記推定位相デジタル化利得に基づいて、前記DCO位相信号をデジタル形式でエミュレートすることを含む、
例18および19の任意の組み合わせのトラッキング方法。

0082

以上を例示的な実施形態に関して説明してきたが、「例示的な」という語は単に例であることを意味し、最良または最適を意味するのではないことを理解されたい。したがって、本開示は代替形態修正形態および等価形態を対象とするよう意図されており、これらの形態は本開示の範囲内に含まれ得る。

0083

本明細書において特定の実施形態について図示および説明してきたが、本開示の範囲を逸脱することなく、様々な代替構成および/または等価構成が、図示および説明した特定の実施形態に置き換わり得ることは、当業者に理解されるであろう。本開示は、本明細書において考察した特定の実施形態の任意の適応形態または変形形態を対象とするよう意図されている。

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ