技術 インターフェース回路、信号処理装置及び信号処理プログラム

0001

本発明は、単極性の信号に対してＡＤ変換を行うＡＤ変換器（以下、単極性ＡＤ変換器という）に入力される入力信号を変換するインターフェース回路等に関する。

0002

近年、マイコンのようなプログラム可能な演算装置の周辺回路として、ＡＤ変換機能が組み込まれ多チャンネルで信号のＡＤ変換を可能とするＩＣが急速に普及している。また、これらＩＣは素子の高集積化が進み、低消費電力化の要請から駆動電圧は５Ｖ〜３．３Ｖとだんだんと低下する傾向にある。そのため，これらＩＣに付属するＡＤ変換機能も、０〜５Ｖや０〜３．３Ｖの範囲での利用制限があり、正負両極性に振れる信号をＡＤ変換するためには事前に入力信号を上記範囲内の電圧値に縮小して変換する必要がある。

0003

上記のような制限があるＡＤ変換器に対して、入力信号を縮尺して変換することでＡＤ変換を可能にする技術が非特許文献１に開示されている。非特許文献１においては、入力電圧をｖｉｎ、ＡＤ変換に用いる参照電圧をｖｒｅｆとし、変換式をｖ＝（０．６３×Ｖｒｅｆ×１．６＋Ｖｉｎ×０．４）／２とすれば、ｖｉｎ＝２．５ｖｒｅｆのときｖ＝１．００４ｖｒｅｆへ、ｖｉｎ＝−２．５ｖｒｅｆのとき０．００４ｖｒｅｆへ変換される。よって、−２．５ｖｒｅｆ≦ｖｉｎ≦２．５ｖｒｅｆの入力電圧は、０．００４ｖｒｅｆ≦ｖ≦１．００４ｖｒｅｆへ変換され、ｖｒｅｆ以下の正極性の入力のみ受け付けるＡＤ変換器によって変換が可能となる。これを実現する抵抗分圧回路は、０．６３ｖｒｅｆの電圧源側に例えば４００Ωを、ｖｉｎ入力端子の後に１．６ｋΩを繋ぎ、これら２つの抵抗を直列接続し、接続点から電圧を取り出せば上述の変換式の関係になる。

0004

Analog Devices,LTC2338-18, Data Sheet, [online], [2019年3月7日],インターネット

0005

しかしながら、非特許文献１に記載の技術では入力電圧の幅が縮小されてＡＤ変換器に入力されることとなる。上記例において具体的な数値を挙げると、ｖｒｅｆ＝５［Ｖ］とした場合に、−１２．５［Ｖ］≦ｖｉｎ≦１２．５［Ｖ］が、おおよそ０［Ｖ］≦ｖｉｎ≦５［Ｖ］となり約１／５程度に縮小されてしまう。入力電圧の幅が縮小されると、その分１ビット当たりの電圧値が小さくなるため雑音が大きな問題となる。

0006

本発明は、所定の範囲にある両極性の入力電圧を縮小変換することなく、単極性の電圧をＡＤ変換する単極性ＡＤ変換器を利用できるためのインターフェース回路及び信号処理装置等を提供する。

0007

本発明に係るインターフェース回路は、単極性の信号に対してＡＤ変換を行うＡＤ変換器の処理対象となる入力信号であって、当該入力信号が両極性の値を有しており、前記入力信号を正極性の領域を有する信号と負極性の領域を有する信号とに分離し、一方の極性の信号を他方の極性に反転して２つの単極性の信号に変換する変換手段を備えるものである。

0008

このように、本発明に係るインターフェース回路においては、単極性の信号に対してＡＤ変換を行うＡＤ変換器の処理対象となる入力信号であって、当該入力信号が両極性の値を有しており、前記入力信号を正極性の領域を有する信号と負極性の領域を有する信号とに分離し、一方の極性の信号を他方の極性に反転して２つの単極性の信号に変換する変換手段を備えるため、入力信号が両極性の電圧値を有する場合であっても、単極性ＡＤ変換器でＡＤ変換を行うことが可能になるという効果を奏する。すなわち、ＡＤ変換を行う際には入力信号を単極性の信号に変換し、ＡＤ変換後に元の入力信号に再構成することで、両極性の入力電圧を縮小変換することなく単極性ＡＤ変換器を利用することができる。

0009

第１の実施形態に係るインターフェース回路を用いた信号処理システムの機能ブロック図である。
第１の実施形態に係るインターフェース回路において入力信号となる信号ｆの一例を示す図である。
図２における信号ｆを正極性領域のみに存在する部分と負極性領域のみに存在する部分とに分離した場合の信号を示す図である。
反転型理想ダイオードの回路構成及び入出力特性を示す第１の図である。
反転型理想ダイオードを用いた場合のインターフェース回路の構成を示すブロック図である。
反転型理想ダイオードの回路構成及び入出力特性を示す第２の図である。
非反転型理想ダイオードの回路構成を示す図である。
第２の実施形態に係るインターフェース回路においてコンパレータ回路に入力信号ｆの波形を入力した場合の出力波形の一例を示す図である。
第２の実施形態におけるインターフェース回路の構成を示す図である。
第３の実施形態に係るインターフェース回路の反転型理想ダイオードの回路構成を示す図である。

0010

（本発明の第１の実施形態）
本実施形態に係るインターフェース回路及び信号処理装置について、図１ないし図６を用いて説明する。以下の本実施形態では、一例としてＭＰＵなどのマイクロコントローラに組み込まれたＡＤ変換器におけるＡＤ変換処理について説明する。本実施形態に係るインターフェース回路は、正極又は負極のいずれかの単極性の信号をＡＤ変換する単極性ＡＤ変換器に対して入力信号を入力する場合に、処理対象となる入力信号が両極性の値を有する場合であっても電圧値を縮小することなく単極性に変換するインターフェース回路である。

0011

すなわち、単極性の入力信号しか処理できないＡＤ変換器に対して、両極性の入力信号が処理対象となる場合、上述したように入力信号を単極性の信号に縮小変換する必要があり、ノイズが大きな問題となってしまう。仮にノイズの問題が解決できるとしても、ノイズを高精度に除去するために極めて複雑な装置構成になってしまい、あるいは微細な素子を高精度でシリコンチップ上に作り込む必要があり、製造が困難になると共にコストも非常に大きくなってしまう。本実施形態においては、両極性の入力信号を縮小することなく単極性の入力信号に変換することで、簡単な構成でノイズの問題を生じさせることなく単極性ＡＤ変換器でのＡＤ変換を可能とする。

0012

また、インターフェース回路で変換された信号に対してＡＤ変換器によるＡＤ変換が行われた後は、その値をソフトウェアで元の両極性信号の値に復元する再構成処理を行うことで、元の入力信号をそのままデジタル変換した信号として後段の演算処理に利用することが可能となる。

0013

図１は、本実施形態に係るインターフェース回路を用いた信号処理システムの機能ブロック図である。信号処理システム１は、両極性の電圧値を有する入力信号を正の領域を有する信号と負の領域を有する信号とに分離し、一方の極性の信号を他方の極性に反転して２つの単極性の信号に変換するインターフェース回路１０と、複数のチャンネルでＡＤ変換処理を多重化して（マルチプレクシングで）行うＡＤ変換器１１と、インターフェース回路１０で分離された２つの信号を元の両極性信号に再構成する再構成処理部１２と、再構成された信号を用いてデジタル処理を実行する演算処理部１３とを備える。

0014

なお、再構成処理部１２の処理は、例えば図１における信号処理全体を制御するマイクロコントローラが行うようにしてもよいし、マイクロコントローラの上位に高性能なコンピュータが接続される場合は、その高性能コンピュータの演算処理部１３が行うようにしてもよい。後者の場合は、再構成処理部１２と演算処理部１３とは一体的な構成となる。

0015

インターフェース回路１０及び再構成処理部１２の処理について、以下詳細に説明する。まず、本発明における信号処理の原理について説明する。以下の説明では０＜ｖｒｅｆを仮定する。本発明における信号処理は、−ｖｒｅｆ＜ｖ＜ｖｒｅｆの範囲にある入力電圧ｖを縮小変換することなく０〜ｖｒｅｆ間の電圧をＡＤ変換可能な単極性ＡＤ変換器でＡＤ変換するものである。図２は、本実施形態に係るインターフェース回路において入力信号となる信号ｆの一例を示す図である。図２における信号ｆは、正の領域において変化する部分ｆｐと負の領域において変化する部分ｆｎを有する両極性信号である。

0016

図３は、図２における信号ｆを正極性領域のみに存在する部分（図３（Ａ））と負極性領域のみに存在する部分（図３（Ｂ））とに分離した場合の信号を示している。また、図３（Ｃ）は図３（Ｂ）の波形を極性反転したものである。図３（Ａ）の信号をｆｐ、図３（Ｂ）の信号をｆｎとすると、図３（Ｃ）の信号は−（ｆｎ）となる。ここで、信号ｆが負になる部分ではｆｐ＝０とし、信号ｆが正になる部分ではｆｎ＝０とする。これにより、ｆ＝ｆｐ＋ｆｎの関係式が成り立ち、第２項のｆｎを反転させるとｆ＝（ｆｐ）−（−ｆｎ）となる。

0017

上記の式からｆは０を含む正極性領域のみに存在する２つの信号の減算で与えられる。ｆｐもｆｎも０を含む正極性領域に存在するので第１項も第２項も０〜Ｖｒｅｆ間の信号をＡＤ変換する単極性ＡＤ変換器によってＡＤ変換することができる。第１項と第２項とを個別にＡＤ変換し、ｆｐに対するＡＤ変換後の時系列を｛ａｎ｝、−ｆｎに対するＡＤ変換後の時系列を｛ｂｎ｝とすれば、｛ａｎ−ｂｎ｝によって信号ｆに対するＡＤ変換出力を再構成することができる。すなわち、図３（Ａ）のｆｐと図３（Ｂ）のｆｎとを別々にＡＤ変換器１１で数値化し、数値化後にソフトウェアによってｆｐの変換で得られる時系列から−ｆｎの変換で得られる時系列を減算する。

0018

図２の信号ｆから図３（Ａ）の正極側の波形を抽出するためには、信号ｆをオペアンプで一旦極性反転した状態で反転型理想ダイオード回路に入力し、その出力波形を取得する。反転型理想ダイオード回路は図４（Ａ）に示すような回路構成となっており、図４（Ｂ）に示すような入出力特性を有する。

0019

ここで、一般的なシリコンのＰＮ接合のダイオードの場合、順方向電圧が０．７Ｖ程度からようやく電流が流れ始める。反転型理想ダイオード回路は、図４（Ａ）に示すように、ダイオードの向きをアノードからカソードに向かう方向とし、当該ダイオードをオペアンプの負極入力端子とオペアンプの出力端子の間に出力端子へ向かう方向に１つ配設し、オペアンプ出力端子から回路の出力端子の間に回路の出力端子へ向かう方向に１つ配設した構成となっている。そのため、図４（Ｂ）に示すように負極性領域にある信号のみを正極性側に出力し、波形歪みが生じない特性を有する。

0020

図３（Ａ）に戻って、上述したように、信号ｆを極性反転してから反転型理想ダイオード回路に入力することで、信号ｆの極性反転が２回行われ、正極性側の波形ｆｐが得られる。図３（Ｃ）に示す信号fの負極側を極性反転した波形を抽出するためには、信号fをそのまま図４に示す回路構成（図４（Ａ））及び入出力特性（図４（Ｂ））を有する理想ダイオード回路に入力する。こうすることで信号fの負極側の波形を正極側に反転した波形−ｆｎを得ることができる。

0021

図５は、図４に示す反転型理想ダイオード回路を用いた場合のインターフェース回路１０の構成を示すブロック図である。図５において、インターフェース回路１０は、信号ｆを（−１）倍の増幅率で符号を反転する符号反転回路５１と、入力された信号に対して負極性領域の波形のみを出力する反転型理想ダイオード回路５２ａ，５２ｂとを備える。反転型理想ダイオード回路５２ａからは信号ｆの正極性部分の波形（ｆｐ）のみが出力され、反転型理想ダイオード回路５２ｂからは信号ｆの負極性部分の波形が正極側に反転された状態（-ｆｎ）で出力される。それぞれの反転型理想ダイオード回路５２ａ，５２ｂから出力された信号は同一極性の単極性信号となっているため、ＡＤ変換器１１の異なるチャンネル（ｉチャンネル，ｊチャンネル）に入力されてマルチプレクシングでＡＤ変換処理が可能となる。

0022

なお、図６に示すような他の反転型理想ダイオードを用いることもできる。図６は、他の反転型理想ダイオードの回路構成及び入出力特性を示す図であり、図６（Ａ）が回路構成、図６（Ｂ）が入出力特性を示す。図４の反転型理想ダイオードと異なるのは、ダイオードの向きが逆になっているため、入出力特性が反転される（正電圧に対して負電圧が出力される）。この図６に示す反転型理想ダイオードを用いた場合は、抽出される２つの単極性信号がそれぞれ負極（−ｆｐ，ｆｎ）となるが、０＜ｖｒｅｆの場合には、それぞれの信号を再度極性反転することで０＜ｖｒｅｆを満たす単極性信号を得ることができる。この図６に示す他の反転型理想ダイオードを用いる場合は、図５における符号反転回路５１が、反転型理想ダイオード５２ａの前段ではなく反転型理想ダイオード５２ｂの前段に配設された構成となる。

0023

また、図４及び図５においては、反転型理想ダイオード回路を用いた場合の処理について説明したが、図７に示すような非反転型理想ダイオード回路を用いても上記と同様の処理を実現することが可能である。例えば、図７（Ａ）においては、非反転型理想ダイオード回路は、信号入力が正の入力端子に加えられ、負の入力端子へは出力電圧を抵抗を介して帰還する。このときオペアンプの出力端は過度に負電圧にならないようアノード側がグランドに接続されたダイオードでクランプされる。また、負の出力電圧が出力されないように、アノードをオペアンプ出力端側にカソードを回路の出力端側にしてオペアンプ出力端に挿入し、ダイオードに電流が流れないときは回路の出力端が常に０Ｖになるよう回路の出力端とグランドとの間には抵抗が接続された構成である。すなわち、図７に示す非反転型理想ダイオード回路は、正極性領域にある信号のみを正極性側に出力し、又は負極性領域にある信号のみを負極性側に出力すると共に、波形歪みが生じない特性を有するものである。図７（Ａ）の非反転型理想ダイオード回路を用いる場合は、負極性側の信号ｆｎを抽出する際に符号反転回路５１により予め信号のｆの符号が反転され、図７（Ｂ）の非反転型理想ダイオード回路を用いる場合は、正極性側の信号ｆｐを抽出する際に符号反転回路５１により予め信号のｆの符号が反転される。

0024

図５のインターフェース回路１０から出力された信号は上述したようにＡＤ変換器１１でＡＤ変換される。仮にＡＤ変換器１１が２つのＡＤ変換機能を有しており、２つの信号に対してそれぞれをＡＤ変換処理できる場合は、それぞれの信号（ｆｐ，-ｆｎ）に対するＡＤ変換処理を同時に行うことができる。一方、ＡＤ変換器１１が複数のチャンネルでＡＤ変換処理を多重化して行う場合は、それぞれの信号（ｆｐ，-ｆｎ）に対するＡＤ変換処理がマルチプレクシングで行われる。この場合、処理対象となる入力信号ｆに対してサンプリング周波数を十分に高くしておく必要がある。

0025

ＡＤ変換器１１でＡＤ変換処理された２つの信号（ｆｐ，-ｆｎ）は、再構成処理部１２により元の両極性信号に再構成される。具体的には、ＡＤ変換器１１で数値化された後にソフトウェアによってｆｐの変換時系列の要素から同一タイミングでサンプリングされた-ｆｎの変換時系列の要素を減算することで、元の両極性信号の値に戻す。

0026

以上のような処理により、複雑な構成や処理を行わなくても、０〜Ｖｒｅｆの間でＡＤ変換が可能な単極性ＡＤ変換器で-Ｖｒｅｆ〜Ｖｒｅｆ間に存在する両極性の電圧波形を取り扱うことが可能となる。

0027

（本発明の第２の実施形態）
本実施形態に係るインターフェース回路及び信号処理装置について、図８及び図９を用いて説明する。本実施形態においては、基本的な原理は前記第１の実施形態の場合と同じであるが、インターフェース回路１０において、図２に示す入力波形から図３に示す波形を抽出する際にコンパレータ回路を用いたスイッチ制御で非反転型理想ダイオード回路を実現するものである。なお、本実施形態において前記第１の実施形態を重複する説明は省略する。

0028

図８は、コンパレータ回路に入力信号ｆの波形を入力した場合の出力波形の一例を示す図であり、図８（Ａ）が入力波形、図８（Ｂ）が出力波形を示す図である。また、図９は、本実施形態におけるインターフェース回路の構成を示す図である。図８において、コンパレータ回路は、図８（Ａ）に示す入力波形の正負に応じて図８（Ｂ）に示すようなハイレベル電圧とローレベル電圧とを出力する。ここでは、正極性の値の場合にハイレベル電圧、負極性の値の場合にローレベル電圧が出力される。図９においては、図８（Ｂ）のハイレベル電圧とローレベル電圧とを利用したスイッチの制御を行うことで、信号ｆの正極部分の波形（ｆｐ）と信号ｆの負極部分の波形を極性反転した波形（-ｆｎ）を抽出する。

0029

図９の構成についてより詳細に説明する。図９においてインターフェース回路１０は、信号ｆを（-１）倍の増幅率で符号を反転する符号反転回路５１と、電気的な接続をＯＮ／ＯＦＦするスイッチ９２ａ，９２ｂと、当該スイッチ９２ａ，９２ｂのＯＮ／ＯＦＦを信号ｆの正負に応じて制御するための制御信号を出力するコンパレータ回路９３と、スイッチ９２ｂの制御信号を反転するインバータ９４とを備える。

0030

信号ｆの正極性側の波形（ｆｐ）は、コンパレータ回路９３の出力のハイレベル電圧でスイッチ９２ａをＯＮ、ローレベル電圧でスイッチ９２ａをＯＦＦにすることで抽出することができる。一方、信号ｆの負極性側を極性反転した波形（-ｆｎ）は、符号反転回路５１により信号ｆの符号を反転させた状態で、スイッチ９２ｂのＯＮ／ＯＦＦをコンパレータ回路９３の制御信号とインバータ９４とで制御することで抽出される。すなわち、信号ｆの極性を反転させた状態で、インバータ９４によりハイレベル電圧とローレベル電圧とが反転したコンパレータ９３の出力制御信号のハイレベル電圧でスイッチ９２ｂをＯＮとしローレベル電圧でスイッチ９２ｂをＯＦＦとする。この結果、信号ｆの負極性側を極性反転した波形（-ｆｎ）を得ることができる。

0031

このように、本実施形態においては、コンパレータ回路９３とインバータ９４とによってＯＮ／ＯＦＦが制御される２つのスイッチ９２ａ，９２ｂを用いることで非反転型理想ダイオード回路を実現することができる。

0032

なお、ＡＤ変換後の再構成処理については、前記第１の実施形態の場合と同じであるため詳細な説明は省略する。

0033

（本発明の第３の実施形態）
本実施形態に係るインターフェース回路及び信号処理装置について、図１０を用いて説明する。±５Ｖ電源で駆動される電子回路の出力が±５Ｖ近くまで到達する場合がある。これは、rail-to-rail型と呼ばれるオペアンプを用いた時がそうである。このような電圧を上記の反転型又は非反転型理想ダイオード回路で単極性に変換したとしても３．３Ｖ電源で駆動されるＡＤ変換器内蔵型のマイクロコントローラＩＣにそのまま入力すると、当該マイクロコントローラＩＣを破壊する危険性がある。例えば、既に製品化されているマイクロコントローラＩＣで、３．３Ｖの単極性で動作し、３．３Ｖ＋０．６Ｖを最大定格とするものがある。この場合、３．３Ｖを超えると内蔵されたＡＤ変換器はオーバーフローするが、超えた電圧が０．６Ｖ未満であれば破壊を免れることができる。本実施形態に係るインターフェース回路においては、例えば±５Ｖの電源で駆動されるオペアンプ回路の出力を３．３Ｖで駆動されるＡＤ変換器に入力するような場合であっても、ＡＤ変換器の破壊を回避することができる回路構成となっているものである。

0034

図１０は、本実施形態に係るインターフェース回路の反転型理想ダイオード回路の回路構成を示す図である。図４に示す反転型理想ダイオード回路と異なるのは、最終段に２つのダイオードが直列接続されている点である。この回路構成は、図４の反転型理想ダイオード回路と同じ回路特性を持つが、最終段のダイオードにシリコンダイオードを用いることで順方向の下降電圧が約０．７Ｖとなり、反転型理想ダイオード回路の出力は、５Ｖ−０．７Ｖ×２＝３．６Ｖを越えることはない。つまり、±５Ｖの電源で駆動されるrail to rail型のオペアンプ回路（出力電圧が正の電源電圧および負の電源電圧の近くまで振れるタイプのオペアンプ回路）の出力を３．３Ｖで駆動されるＡＤ変換器に入力しても、ＡＤ変換器が破壊されることがなく、機器を護ることができる。

0035

このように、本実施形態においては、反転型理想ダイオード回路の最終段に複数のダイオードを直列接続することにより、それらのダイオードによる降下電圧でＡＤ変換器の破壊等を防止することができる。

0036

なお、ＡＤ変換後の再構成処理については、前記第１の実施形態の場合と同じであるため詳細な説明は省略する。また、非反転型理想ダイオード回路においても最終段に複数のダイオードを直列接続することにより、それらのダイオードによる降下電圧でＡＤ変換器の破壊等を防止することが可能である。

0037

１信号処理システム
１０インターフェース回路
１１ＡＤ変換器
１２再構成処理部
１３演算処理部
５１符号反転回路
５２ａ，５２ｂ反転型理想ダイオード回路
９２ａ，９２ｂ スイッチ
９３コンパレータ回路
９４ インバータ