技術 撮像装置、撮像装置の制御方法、コンピュータプログラム及び記憶媒体

0001

本発明は、デジタルカメラ等の撮像装置等に関するものである。

0002

近年、ビデオカメラの撮像素子では画素で光電変換された映像信号を出力するだけでなく、例えばダイナミックレンジ拡大（以下ＨＤＲ）（Ｈｉｇｈ Ｄｙｎａｍｉｃ Ｒａｎｇｅ）を実現する技術が提案されている。特許文献１では、撮像素子の列ごとに設けられた増幅回路の入力容量をを切り替える機能を持ち、信号レベルに応じてゲインを切り替える技術が提案されている。特許文献１のようなゲインを切り替える構成であれば低ゲインの信号と高ゲインの信号の映像信号を出力し、後段の画像処理でそれぞれを合成することで高ダイナミックレンジ且つ、低ノイズな映像信号を作り出すことが可能である。

0003

特開２０１５−１２８２５３号公報

0004

しかしながら、上述の特許文献１においては、１つの画素から映像信号を、複数種類のゲインで出力する場合に複数種類のゲインの映像信号に対して、適切なノイズ低減ができない、という問題があった。
本発明の目的は、映像信号を、複数種類のゲインで出力する撮像素子において、各ゲインの映像信号に対してノイズによる画質劣化の影響を低減することが可能な撮像装置を提供することにある。

0005

本発明の撮像装置は、
入射光に基づき光電変換信号を生成する光電変換素子を備え、ノイズ信号と光電変換信号を出力する画素と、
前記画素の出力信号を増幅する増幅手段と、
前記増幅手段によって第１のゲインで増幅した前記ノイズ信号を保持する第１の保持手段と、
前記増幅手段によって前記第１のゲインとは異なる第２のゲインで増幅した前記ノイズ信号を保持する第２の保持手段と、
前記増幅手段によって前記第１のゲインで増幅した前記光電変換信号から前記第１の保持手段に保持された前記ノイズ信号を減算して第１の画素信号を形成するとともに、前記増幅手段によって前記第２のゲインで増幅した前記光電変換信号から前記第２の保持手段に保持された前記ノイズ信号を減算して第２の画素信号を形成する減算手段と、
前記第１の画素信号と前記第２の画素信号を用いて画像を形成する画像形成手段と、
を有することを特徴とする。

0006

本発明の撮像装置によれば、映像信号を、複数種類のゲインで出力する撮像素子において、各ゲインの映像信号に対してノイズによる画質劣化の影響を低減することができる。

0007

本発明に係わる撮像装置の全体ブロック図である。
撮像素子の全体ブロック図である。
画素から列ＡＤＣまでの構成例を示した回路図である。
実施例１における処理例を示すフローチャートである。
第１のゲインでノイズ信号を読み出す場合のタイミング例を示した図である。
第２のゲインでノイズ信号を読み出す場合のタイミング例を示した図である。
実施例２における処理のフローチャートである。

0008

以下、図を参照しつつ、本発明の実施形態に係る撮像装置の実施例を説明する。
なお、実施例においては、撮像装置としてデジタルムービーカメラに適用した例について説明する。しかし、撮像装置はデジタルスチルカメラ、カメラ付きのスマートフォン、カメラ付きのタブレットコンピュータなど撮像機能を有する電子機器であれば良く、それらを含む。

0009

図１は本実施例に係わる撮像装置の全体ブロック図を示す。撮像装置はレンズ１００、撮像素子１０１、信号処理部１０２、全体制御部１０３、外部出力Ｉ／Ｆ部１０４等から構成される。撮像装置はレンズ１００で取り込んだ光を撮像素子１０１で光電変換し、電気信号に変換した後、信号処理部１０２で画像処理を行い、外部出力Ｉ／Ｆ部１０４により外部出力用のフォーマットに変換して出力する。
信号処理部１０２は明るさの異なる２フレームの画像を合成してＨＤＲ画像を生成する機能を有する。全体制御部１０３はコンピュータとしてのＣＰＵを内蔵しており、不図示のメモリに記憶されたコンピュータプログラムに基づき装置全体の各種動作を実行することで制御手段として機能する。そして、レンズ１００、撮像素子１０１、信号処理部１０２、外部出力Ｉ／Ｆ部１０４など、撮像装置全体の動作を制御する。

0010

図２は撮像素子１０１の全体ブロック図を示したものである。撮像素子１０１は画素部２０３、タイミング制御部２０１、垂直走査回路２０２、列アンプ２０４、列ＡＤＣ２０５、水平転送回路２０８、信号処理回路２０９、外部出力回路２１０からなる。

0011

画素部２０３には、入射光量に応じて光電変換を行い、電圧として信号を出力する光電変換素子が２次元状に複数配置されている。画素部２０３の各光電変換部上には各々カラーフィルタとマイクロレンズが実装されており、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３色のカラーフィルタが例えばベイヤー配列されている。しかし、カラーフィルタの組み合わせや配列方法などはこれに限らない。
タイミング制御部２０１は撮像素子１０１の各ブロックに対する動作クロック及びタイミング信号を供給し、動作を制御するものである。

0012

垂直走査回路２０２は画素部２０３に垂直走査信号を供給する。そして、２次元に配置された各画素で形成された画素信号が１フレーム期間中に図２の上部の行から下部の行にかけて、行単位で順次出力される。
列アンプ２０４は画素部２０３から行単位で出力された画素信号を電気的に増幅するために用いられる。列ＡＤＣ（Ａｎａｌｏｇ ｔｏ Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ）２０５は列アンプ２０４からのアナログ信号をＡ／Ｄ変換し、後段の水平転送回路２０８に送る。水平転送回路２０８は列ＡＤＣ２０５でＡ／Ｄ変換された信号を、信号処理回路２０９へ転送する。

0013

信号処理回路２０９はデジタル信号処理を行う回路であり、例えば一定量のオフセット値をデジタル値で加える動作や、画素部２０３に設けられた遮光画素領域の出力信号を利用したデジタルの黒レベルクランプ動作を行う。
外部出力回路２１０は、信号処理回路２０９からの信号を外部出力用のフォーマットに変換して外部に出力する。

0014

図３は画素部２０３の各画素２０３１、各列アンプ２０４１、各列ＡＤＣ２０５１の構成例を詳細に示した図である。各画素２０３１には光電変換素子３０１が含まれており、各光電変換素子３０１はマイクロレンズ及びカラーフィルタを介した光を受光して入射光に基づく光電変換信号としての電荷を生成する。転送スイッチ３０２は光電変換素子３０１で生成された電荷を後段の回路に転送する。電荷保持部３０３は光電変換素子３０１から転送された電荷を一時的に保持する。なお、各画素２０３１は光電変換素子３０１で発生した電荷や電荷保持部３０３に保持された電荷をリセットするためのリセットトランジスタを備えているが、図では省略する。

0015

画素アンプ３０４は読出し手段として機能し、電荷保持部３０３で保持されている電荷量に応じた信号を垂直出力線３０５１を通して、後段の列アンプ２０４１へ出力する。電流制御部３０７１は垂直出力線３０５１の電流を制御する。列アンプ２０４１は増幅手段として機能し、垂直出力線３０５１を介して入力された画素アンプ３０４の出力信号を少なくとも２種類以上のゲインで増幅することができる。Ａ／Ｄ変換部３０９は列アンプ２０４１により増幅されたアナログ信号をデジタル信号に変換する。メモリ３１０、メモリ３１１、メモリ３１２はＡ／Ｄ変換部３０９で変換されたデジタル信号をそれぞれ一時的に保持する。
メモリ３１０は光電変換素子３０１から読み出された画素信号（光電変換信号）と、前記光電変換信号以外の読出し回路部（電荷保持部３０３からＡ／Ｄ変換部３０９までの回路）で生じたノイズ信号とが混合された混合信号を保持する。メモリ３１１は列アンプ２０４１が第１のゲインで増幅する場合の読出し回路部のノイズ信号のみを保持し、メモリ３１２は列アンプ２０４１が第２のゲインで増幅する場合の読出し回路部のノイズ信号のみを保持する。
即ち、メモリ３１１は前記ノイズ信号を第１のゲインで増幅した出力を保持する第１の保持手段として機能している。また、メモリ３１２は前記ノイズ信号を第２のゲインで増幅した出力を保持する第２の保持手段として機能している。なお、メモリ３１０は光電変換信号を第１のゲインまたは前記第２のゲインで増幅した出力を保持する第３の保持手段として機能している。

0016

セレクタ３１３はメモリ３１１もしくはメモリ３１２に保持されたノイズ信号のいずれかを選択し出力する。セレクタ３１３はメモリ３１０に保持された混合信号が第１のゲインの場合の混合信号であればメモリ３１１の出力を選択し、メモリ３１０に保持された信号が第２のゲインの場合の混合信号であればメモリ３１２の出力を選択する。
メモリ３１０に保持された混合信号に対して、セレクタ３１３から出力されたノイズ信号を減算器３１４で減算することで得られる画素信号が水平転送回路２０８へ出力される。
なお、画素部２０３内のすべての画素が画素２０３１と同じ構成となっている。また、電流制御部３０７１、列アンプ２０４１、列ＡＤＣ２０５１は各列ごとに同じ構成となっている。

0017

図４は実施例１における処理のフローチャートである。
Ｓ４０１では、画素信号を出力する行が偶数行かどうかを判定する。偶数行であればＳ４０２に進み、奇数行であればＳ４０５へ進む。ここでは水平同期信号を基準に画素行をカウントする。水平同期信号のカウント数は、画素部２０３の物理的なレイアウト上での行数とは必ずしも一致させる必要はない。
例えば、１水平同期信号の期間に、画素部２０３の物理的なレイアウト上で１行の画素信号を出力する場合には、１水平同期信号のカウント数Ｎと物理的なレイアウト上での行数Ｌは、Ｎ＝Ｌとなる。１水平同期信号の期間に、画素部２０３の物理的なレイアウト上で隣接する２行の画素信号を同時に出力する場合には、１水平同期信号のカウント数Ｎと物理的なレイアウト上での行数Ｌは、Ｎ＝Ｌ／２となる。Ｓ４０１では、１水平同期信号のカウント数Ｎが偶数か奇数かを判定するものとする。

0018

Ｓ４０２では、転送スイッチ３０２がＯＦＦの状態で不図示のリセットトランジスタによる電荷保持部３０３のリセットを解除した直後の信号を画素アンプ３０４を介して出力したノイズ信号を第１のゲインで増幅して出力する。さらに、第１のゲインで増幅したノイズ信号をＡ／Ｄ変換部３０９でＡ／Ｄ変換した後にメモリ３１１に格納する。
Ｓ４０３では、転送スイッチ３０２がＯＮの状態で光電変換素子３０１から出力された画素信号を列アンプ２０４１において第１のゲインで増幅し、Ａ／Ｄ変換部３０９でＡ／Ｄ変換した後にメモリ３１０に格納する。そして、減算手段である減算器３１４において、メモリ３１０に格納された第１のゲインの画素信号からメモリ３１１に格納された第１のゲインのノイズ信号を減算し、後段の回路へ出力する。

0019

Ｓ４０４では、転送スイッチ３０２がＯＮの状態のままで光電変換素子３０１から出力された画素信号を列アンプ２０４１において前記第１のゲインとは異なる第２のゲインで増幅し、Ａ／Ｄ変換部３０９でＡ／Ｄ変換した後にメモリ３１０に格納する。すなわちメモリ３１０に格納されている第１のゲインの画素信号に上書きする。減算手段である減算器３１４において、メモリ３１０に格納された第２のゲインの画素信号からメモリ３１２に格納された第２のゲインのノイズ信号を減算し、後段の回路へ出力する。
このようにＳ４０３、Ｓ４０４では、第１のゲインで増幅した光電変換素子の出力信号から第１の保持手段に保持された信号を減算して第１の画素信号を形成する。また、前記第１のゲインとは異なる第２のゲインで増幅した光電変換素子の出力信号から第２の保持手段に保持された信号を減算して第２の画素信号を形成する。
Ｓ４０３で出力された第１のゲインの第１の画素信号と、Ｓ４０４で出力された第２のゲインの第２の画素信号を用いて、Ｓ４０８において信号処理部１０２でＨＤＲ画像を形成する。Ｓ４０８において信号処理部１０２は画像形成手段として機能している。

0020

Ｓ４０５では、転送スイッチ３０２がＯＦＦの状態で不図示のリセットトランジスタによる電荷保持部３０３のリセットを解除した直後の信号を画素アンプ３０４を介して出力したノイズ信号を第２のゲインで増幅して出力する。さらに、第２のゲインで増幅したノイズ信号をＡ／Ｄ変換部３０９でＡ／Ｄ変換した後にメモリ３１２に格納する。
Ｓ４０６では、転送スイッチ３０２がＯＮの状態で光電変換素子３０１から出力された画素信号を列アンプ２０４１において第２のゲインで増幅し、Ａ／Ｄ変換部３０９でＡ／Ｄ変換した後にメモリ３１０に格納する。そして、減算手段である減算器３１４において、メモリ３１０に格納された第２のゲインの画素信号からメモリ３１２に格納された第２のゲインのノイズ信号を減算し、後段の回路へ出力する。

0021

Ｓ４０７では、転送スイッチ３０２がＯＮの状態のままで光電変換素子３０１から出力された画素信号を列アンプ２０４１において第１のゲインで増幅し、Ａ／Ｄ変換部３０９でＡ／Ｄ変換した後にメモリ３１０に格納する。すなわちメモリ３１０に格納されている第２のゲインの画素信号に上書きする。減算手段である減算器３１４において、メモリ３１０に格納された第１のゲインの画素信号からメモリ３１１に格納された第１のゲインのノイズ信号を減算し、後段の回路へ出力する。
このようにＳ４０６、Ｓ４０７では、第２のゲインで増幅した光電変換素子の出力信号から第２の保持手段に保持された信号を減算して第２の画素信号を形成する。また、前記第２のゲインとは異なる第１のゲインで増幅した光電変換素子の出力信号から第１の保持手段に保持された信号を減算して第１の画素信号を形成する。
Ｓ４０７で出力された第１のゲインの第１の画素信号と、Ｓ４０６で出力された第２のゲインの第２の画素信号を用いて、Ｓ４０８において信号処理部１０２でＨＤＲ画像を生成する。Ｓ４０９で１フレーム分の行の画素信号の出力が終了したかどうかを判断し、Ｙｅｓであれば図４のフローを終了する。ＮｏであればＳ４０１に戻る。

0022

図５は第１のゲインでノイズ信号を増幅して出力する場合のタイミングを示した図である。読出し期間５０２では、水平同期信号５０１に同期して、ノイズ信号を第１のゲインで増幅して出力する。次に、読出し期間５０３において、画素信号を第１のゲインで増幅して出力する。最後に読出し期間５０４において、画素信号を第２のゲインで増幅して出力する。図５に示した一連の第１のシーケンス動作５０２〜５０４は、図４では、Ｓ４０２〜Ｓ４０４における動作に相当し、制御手段としての全体制御部１０３によって水平同期信号に同期しつつ１水平期間単位で実行される。

0023

図６は第２のゲインでノイズ信号を増幅して出力する場合のタイミングを示した図である。読出し期間６０２では、水平同期信号６０１に同期して、ノイズ信号を第２のゲインで増幅して出力する。次に、読出し期間６０３において、画素信号を第２のゲインで増幅して出力する。最後に読出し期間６０４において、画素信号を第１のゲインで増幅して出力する。図６に示した第２のシーケンス動作６０２〜６０４は、は、図４では、Ｓ４０５〜Ｓ４０７における動作に相当し、制御手段としての全体制御部１０３によって水平同期信号に同期しつつ１水平期間単位で実行される。これにより、水平期間毎に交互に第１、第２のシーケンス動作が行われることになる。

0024

実施例１において、画素信号からノイズ信号を減算する場合に、例えば１フレーム期間（１垂直期間）のうちの最初の水平期間などにおいて、メモリ３１１もしくはメモリ３１２に使用すべきノイズ信号が格納されていない場合がある。この場合は、以下の処理を行う。例えば、ノイズ信号の格納の有無を全体制御部１０３が把握して、ノイズ信号が格納されていないタイミングで出力される映像信号を信号処理回路２０９において使用しないように制御する。
また例えば、ノイズ信号が格納されていない場合に、デフォルトのオフセットレベルをノイズ信号の代わりに用いてもよい。デフォルトのオフセットレベルは、机上計算で求められる所定の値でもよいし、個体ごとに工場などで測定したデータを使用してもよい。また例えば、メモリ３１１もしくはメモリ３１２のいずれかに格納されている直前のノイズ信号から演算によって推定値を求めて使用してもよい。

0025

以上、説明したように、実施例１では、１水平期間毎（即ち行単位の読出し毎）にノイズ信号のゲインを交互に切り替える。それによって、第１のゲインに対しても、第２のゲインのゲインに対しても、画素信号からノイズ信号を適切に減算することができ、ノイズ信号による画質劣化の影響を低減することが可能となる。実施例１では、ノイズ信号が取得できない画素に対しては、その直前に取得しておいたノイズ信号を、画素信号から減算することで、ノイズによる画質劣化を低減する。また、ノイズ信号を格納するメモリも、各垂直出力線に対して、ゲインの数だけ持てばよいので、回路規模も最小限に抑えられる。

0026

実施例２では、フレームごとにノイズ信号のゲインを切り替える例を示す。
実施例２において、図１〜図３、図５〜図６については実施例１と同様なので、説明を省略する。
図７は実施例２における処理のフローチャートである。
Ｓ７０１では、画素信号を出力するフレームが偶数フレームかどうかを判定する。偶数フレームであればＳ７０２に進み、奇数フレームであればＳ７０５へ進む。ここでは垂直同期信号を基準にフレームをカウントする。

0027

Ｓ７０２では、転送スイッチ３０２がＯＦＦの状態で不図示のリセットトランジスタによる電荷保持部３０３のリセットを解除した直後の信号を画素アンプ３０４を介して出力した信号を第１のゲインで増幅して出力する。さらに、第１のゲインで増幅したノイズ信号をＡ／Ｄ変換部３０９でＡ／Ｄ変換した後にメモリ３１１に格納する。実施例２におけるメモリ３１１は、各列の各画素に対するノイズ信号を、１フレーム分、独立で保持できる容量を有しているものとする。

0028

Ｓ７０３では、転送スイッチ３０２がＯＮの状態で光電変換素子３０１から出力された画素信号を列アンプ２０４１において第１のゲインで増幅し、Ａ／Ｄ変換部３０９でＡ／Ｄ変換した後にメモリ３１０に格納する。減算手段である減算器３１４において、メモリ３１０に格納された第１のゲインの画素信号からメモリ３１１に格納された第１のゲインのノイズ信号を減算し、後段の回路へ出力する。ここで減算に用いるノイズ信号は、メモリ３１０に格納された画素信号と同一の画素アドレスのものを選択する。

0029

Ｓ７０４では、転送スイッチ３０２がＯＮの状態のままで光電変換素子３０１から出力された画素信号を列アンプ２０４１において第２のゲインで増幅し、Ａ／Ｄ変換部３０９でＡ／Ｄ変換した後にメモリ３１０に格納する。すなわちメモリ３１０に格納されている第１のゲインの画素信号に上書きする。減算手段である減算器３１４において、メモリ３１０に格納された第２のゲインの画素信号からメモリ３１２に格納された第２のゲインのノイズ信号を減算し、後段の回路へ出力する。ここで減算に用いるノイズ信号は、メモリ３１０に格納された画素信号と同一の画素アドレスのものを選択する。
このようにＳ７０３、Ｓ７０４では、第１のゲインで増幅した光電変換素子の出力信号から第１の保持手段に保持された信号を減算して第１の画素信号を形成する。また、前記第１のゲインとは異なる第２のゲインで増幅した光電変換素子の出力信号から第２の保持手段に保持された信号を減算して第２の画素信号を形成する。
Ｓ７０２〜Ｓ７０４の第１のシーケンス動作は、図５で示した動作を１垂直期間単位で偶数フレームのすべての行の読出しに対して行うことで実現される。
Ｓ７０３で出力された第１のゲインの画素信号と、Ｓ７０４で出力された第２のゲインの画素信号を用いて、Ｓ７０８において信号処理部１０２でＨＤＲ画像を生成する。このように、Ｓ７０８において信号処理部１０２は画像形成手段として機能している。

0030

Ｓ７０５では、転送スイッチ３０２がＯＦＦの状態で不図示のリセットトランジスタによる電荷保持部３０３のリセットを解除した直後の信号を画素アンプ３０４を介して出力したノイズ信号を第２のゲインで増幅して出力する。さらに、第２のゲインで増幅したノイズ信号をＡ／Ｄ変換部３０９でＡ／Ｄ変換した後にメモリ３１２に格納する。実施例２におけるメモリ３１２は、各列の各画素に対するノイズ信号を、１フレーム分、独立で保持できる容量を有しているものとする。

0031

Ｓ７０６では、転送スイッチ３０２がＯＮの状態で光電変換素子３０１から出力された画素信号を列アンプ２０４１において第２のゲインで増幅し、Ａ／Ｄ変換部３０９でＡ／Ｄ変換した後にメモリ３１０に格納する。減算手段である減算器３１４において、メモリ３１０に格納された第２のゲインの画素信号からメモリ３１２に格納された第２のゲインのノイズ信号を減算した、後段の回路へ出力する。ここで減算に用いるノイズ信号は、メモリ３１０に格納された画素信号と同一の画素アドレスのものを選択する。

0032

Ｓ７０７では、転送スイッチ３０２がＯＮの状態のままで光電変換素子３０１から出力された画素信号を列アンプ２０４１において第１のゲインで増幅し、Ａ／Ｄ変換部３０９でＡ／Ｄ変換した後にメモリ３１０に格納する。すなわちメモリ３１０に格納されている第２のゲインの画素信号に上書きする。減算手段である減算器３１４において、メモリ３１０に格納された第１のゲインの画素信号からメモリ３１１に格納された第１のゲインのノイズ信号を減算し、後段の回路へ出力する。ここで減算に用いるノイズ信号は、メモリ３１０に格納された画素信号と同一の画素アドレスのものを選択する。
このようにＳ７０６、Ｓ７０７では、第２のゲインで増幅した光電変換素子の出力信号から第２の保持手段に保持された信号を減算して第２の画素信号を形成する。また、前記第２のゲインとは異なる第１のゲインで増幅した光電変換素子の出力信号から第１の保持手段に保持された信号を減算して第１の画素信号を形成する。
Ｓ７０５〜Ｓ７０７の第２のシーケンス動作は、図６で示した動作を１垂直期間単位で奇数フレームのすべての行の読出しに対して行うことで実現される。なお、実施例２においては、図５の第１のシーケンス動作を偶数フレームにおいて実行した後、図６の第２のシーケンス動作を奇数フレームにおいて実行する。これにより、垂直期間毎に交互に第１、第２のシーケンス動作が切り替えられることになる。
Ｓ７０７で出力された第１のゲインの第１の画素信号と、Ｓ７０６で出力された第２のゲインの第２の画素信号を用いて、Ｓ７０８において信号処理部１０２でＨＤＲ画像を形成する。

0033

実施例２において、画素信号からノイズ信号を減算する場合に、例えば最初の垂直同期信号期間においてなど、メモリ３１１もしくはメモリ３１２に使用すべきノイズ信号が格納されていない場合がある。この場合は、以下の処理を行ってもよい。例えば、ノイズ信号の有無を全体制御部１０３が把握して、ノイズ信号が格納されていないタイミングで出力される映像信号を信号処理回路２０９において使用しないように制御してもよい。
また例えば、ノイズ信号が格納されていない場合に、デフォルトのオフセットレベルをノイズ信号の代わりに用いてもよい。デフォルトのオフセットレベルは、机上計算で求められる所定の値でもよいし、個体ごとに工場などで測定したデータを使用してもよい。また例えば、メモリ３１１もしくはメモリ３１２のいずれかに格納されている直前のノイズ信号から演算によって推定値を求めて使用してもよい。

0034

以上、説明したように、実施例２では、フレーム毎（１垂直期間毎）にノイズ信号のゲインを切り替えることで、第１のゲインに対しても、第２のゲインに対しても、画素信号からノイズ信号を適切に減算することができる。従って、ノイズ信号による画質劣化の影響を低減することが可能となる。実施例２では、全画素に対して、すべてのゲインのノイズ信号が保持できるため、画素信号からノイズ信号を減算した際の補正精度が向上する。

0035

以上、本発明をその好適な実施形態に基づいて詳述してきたが、本発明はこれら特定の実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の様々な形態も本発明に含まれる。また上述の実施形態の一部を適宜組み合わせてもよい。
なお、上述の実施形態の機能を実現するソフトウェアのプログラムを、記録媒体から直接、或いは有線／無線通信を用いてプログラムを実行可能なコンピュータを有するシステム又は装置に供給し、そのプログラムを実行する場合も本発明に含む。

0036

従って、本発明の機能処理をコンピュータで実現するために、該コンピュータに供給、インストールされるプログラムコード自体も本発明を実現するものである。つまり、本発明の機能処理を実現するためのコンピュータプログラム自体も本発明に含まれる。
その場合、プログラムの機能を有していれば、オブジェクトコード、インタプリタにより実行されるプログラム、ＯＳに供給するスクリプトデータ等、プログラムの形態を問わない。

0037

プログラムを供給するための記録媒体としては、例えば、ハードディスク、磁気テープ等の磁気記録媒体、光／光磁気記憶媒体、不揮発性の半導体メモリでもよい。
また、プログラムの供給方法としては、コンピュータネットワーク上のサーバに本発明を形成するコンピュータプログラムを記憶し、接続のあったクライアントコンピュータはがコンピュータプログラムをダウンロードしてプログラムするような方法も考えられる。

0038

１００ ・・・・レンズ
１０１ ・・・・撮像素子
１０２ ・・・・信号処理部
１０３ ・・・・ 全体制御部
１０４ ・・・・外部出力Ｉ／Ｆ部
２０１ ・・・・タイミング制御部
２０２ ・・・・垂直走査回路
２０３ ・・・・画素部
２０４ ・・・・列アンプ
２０５ ・・・・ 列ＡＤＣ
２０８ ・・・・水平転送回路
２０９ ・・・・信号処理回路
２１０ ・・・・外部出力回路
３０１ ・・・・光電変換素子
３０２ ・・・・転送スイッチ
３０３ ・・・・電荷保持部
３０４ ・・・・画素アンプ
３０５１ ・・・垂直出力線
３０７１・・・・電流制御部
３０９ ・・・・ Ａ／Ｄ変換部
３１０ ・・・・メモリ
３１１ ・・・・ メモリ
３１２ ・・・・ メモリ
３１３ ・・・・ セレクタ