図面 (/)

技術 光電変換装置、光電変換システム及び移動体

出願人 キヤノン株式会社
発明者 郷田達人高橋秀和
出願日 2019年4月17日 (1年10ヶ月経過) 出願番号 2019-078584
公開日 2020年10月29日 (3ヶ月経過) 公開番号 2020-178209
状態 未査定
技術分野 固体撮像素子 光信号から電気信号への変換
主要キーワード デジタルカムコーダー アドレスレコーダ 列増幅回路 移動体制御 光電変換システム 特性シフト 車両情報取得装置 MIM容量
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2020年10月29日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (19)

課題

出力信号の精度が向上された光電変換装置を提供する。

解決手段

半導体基板と、光電変換層と、第1の電極と、第2の電極と、第3の電極と、を有し、第1の方向において、前記第3の電極は、前記第1の電極と前記第2の電極との間に配されており、前記第1の方向において、前記第3の電極と前記第1の電極又は前記第2の電極との間隔は、前記第1の電極、前記第2の電極及び前記第3の電極の長さのうちの少なくとも1つの0.8倍以上である。

概要

背景

特許文献1には、基板の上に設けられた光電変換層を有する撮像装置が開示されている。特許文献1の撮像装置において、画素は第1の電極、第2の電極及び第3の電極を有している。これらの電極の上には、光電変換層が設けられている。第3の電極は、第1の電極と第2の電極の間に設けられている。この構成の画素においては、位相差検出用の信号が、第1の電極と第2の電極とから出力され、撮像用の信号が、第3の電極から出力される。第1の電極と第2の電極の間に第3の電極が配置されていることにより第1の電極と第2の電極とが離れて配置されるため、基線長を長くすることができる。そのため、特許文献1の撮像装置は、高い測距精度を達成することができる。

概要

出力信号の精度が向上された光電変換装置を提供する。半導体基板と、光電変換層と、第1の電極と、第2の電極と、第3の電極と、を有し、第1の方向において、前記第3の電極は、前記第1の電極と前記第2の電極との間に配されており、前記第1の方向において、前記第3の電極と前記第1の電極又は前記第2の電極との間隔は、前記第1の電極、前記第2の電極及び前記第3の電極の長さのうちの少なくとも1つの0.8倍以上である。

目的

本発明は、出力信号の精度が向上された光電変換装置、光電変換システム及び移動体を提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

半導体基板と、光電変換層と、各々が前記光電変換層と前記半導体基板との間に配された、第1の電極、第2の電極及び第3の電極と、前記第1の電極、前記第2の電極及び前記第3の電極に対して、前記光電変換層を介して対向するように配された第4の電極と、を有し、前記光電変換層に平行な第1の方向において、前記第3の電極は、前記第1の電極と前記第2の電極との間に配されており、前記第1の方向において、前記第3の電極は、前記第1の電極との間に第1の間隔を隔てて配されており、前記第1の方向において、前記第3の電極は、前記第2の電極との間に第2の間隔を隔てて配されており、前記第1の電極、前記第2の電極及び前記第3の電極は、前記第1の方向において、それぞれ、第1の長さ、第2の長さ及び第3の長さを有し、前記第1の間隔及び第2の間隔のうちの少なくとも1つは、前記第1の長さ、前記第2の長さ及び前記第3の長さのうちの少なくとも1つの0.8倍以上である、ことを特徴とする光電変換装置

請求項2

前記第1の間隔及び前記第2の間隔のうちの少なくとも1つは、前記第1の長さ、前記第2の長さ及び前記第3の長さのうちの少なくとも1つの1倍以上である、ことを特徴とする請求項1に記載の光電変換装置。

請求項3

前記光電変換層、前記第1の電極、前記第2の電極、前記第3の電極及び前記第4の電極を各々が有する複数の画素を有し、前記複数の画素のうちの互いに隣接する第1の画素及び第2の画素において、前記第1の画素に含まれる前記第1の電極、前記第2の電極又は前記第3の電極と、前記第2の画素に含まれる前記第1の電極、前記第2の電極又は前記第3の電極との間の間隔は、前記第1の間隔及び前記第2の間隔以上である、ことを特徴とする請求項1又は2に記載の光電変換装置。

請求項4

前記第3の長さは、前記第1の長さ又は前記第2の長さよりも小さい、ことを特徴とする請求項1乃至3のいずれか1項に記載の光電変換装置。

請求項5

前記第1の長さは、前記第1の方向に直交し、かつ前記光電変換層に平行な第2の方向における前記第1の電極の第4の長さよりも小さく、前記第2の長さは、前記第2の方向における前記第2の電極の第5の長さよりも小さく、前記第3の長さは、前記第2の方向における前記第3の電極の第6の長さよりも小さく、ことを特徴とする請求項1乃至4のいずれか1項に記載の光電変換装置。

請求項6

前記第1の電極、前記第2の電極及び前記第3の電極は、入射光に対して不透明な材料により形成されている、ことを特徴とする請求項1乃至5のいずれか1項に記載の光電変換装置。

請求項7

前記半導体基板よりも上方、かつ前記第1の電極、前記第2の電極及び前記第3の電極よりも下方に配されたMIM(Metal Insulator Metal)容量を更に有する、ことを特徴とする請求項1乃至6のいずれか1項に記載の光電変換装置。

請求項8

平面視において、前記MIM容量の少なくとも一部が前記第1の電極と前記第3の電極との間の間隔又は前記第2の電極と前記第3の電極との間の間隔と重なる、ことを特徴とする請求項7に記載の光電変換装置。

請求項9

前記第1の電極、前記第2の電極及び前記第3の電極よりも下方に配された第1の導電層と、前記第1の導電層よりも下方に配された第2の導電層と、前記第2の導電層よりも下方に配された第3の導電層と、前記第1の導電層と、前記第2の導電層との間に配された第1の絶縁層と、前記第2の導電層と、前記第3の導電層との間に配された第2の絶縁層と、を更に有し、前記MIM容量は、前記第2の導電層と前記第3の導電層とが前記第2の絶縁層を間に介して平面視において重なっている部分を含む、ことを特徴とする請求項7又は8に記載の光電変換装置。

請求項10

前記第2の絶縁層の厚さは、前記第1の絶縁層の厚さよりも小さい、ことを特徴とする請求項9に記載の光電変換装置。

請求項11

前記第2の絶縁層の厚さは、40nm以下である、ことを特徴とする請求項9又は10に記載の光電変換装置。

請求項12

平面視において、前記第1の電極、前記第2の電極及び前記第3の電極は、前記第1の導電層と重ならない部分を含む、ことを特徴とする請求項9乃至11のいずれか1項に記載の光電変換装置。

請求項13

平面視において、前記第3の導電層は、前記第2の導電層を包含するように配されている、ことを特徴とする請求項9乃至12のいずれか1項に記載の光電変換装置。

請求項14

前記第3の導電層よりも下方に配された第4の導電層と、前記第4の導電層よりも下方に配された第5の導電層と、前記第3の導電層と、前記第4の導電層との間に配された第3の絶縁層と、前記第4の導電層と、前記第5の導電層との間に配された第4の絶縁層と、を更に有し、前記MIM容量は、前記第4の導電層と前記第5の導電層とが前記第4の絶縁層を間に介して平面視において重なっている部分を含む、ことを特徴とする請求項9乃至13のいずれか1項に記載の光電変換装置。

請求項15

前記第4の絶縁層の厚さは、前記第3の絶縁層の厚さよりも小さい、ことを特徴とする請求項14に記載の光電変換装置。

請求項16

前記第4の絶縁層の厚さは、40nm以下である、ことを特徴とする請求項14又は15に記載の光電変換装置。

請求項17

前記第5の導電層よりも下方に配された第6の導電層と、前記第6の導電層よりも下方に配された第7の導電層と前記第5の導電層と、前記第6の導電層との間に配された第5の絶縁層と、前記第6の導電層と、前記第7の導電層との間に配された第6の絶縁層と、を更に有し、前記MIM容量は、前記第6の導電層と前記第7の導電層とが第6の絶縁層を間に介して平面視において重なっている部分を含む、ことを特徴とする請求項14乃至16のいずれか1項に記載の光電変換装置。

請求項18

前記第6の絶縁層の厚さは、前記第5の絶縁層の厚さよりも小さい、ことを特徴とする請求項17に記載の光電変換装置。

請求項19

前記第6の絶縁層の厚さは、40nm以下である、ことを特徴とする請求項17又は18に記載の光電変換装置。

請求項20

平面視において、前記第1の導電層乃至前記第7の導電層のうちの少なくとも1つの導電層の形状が、前記第1の導電層乃至前記第7の導電層のうちの他の1つの導電層の形状と異なる、ことを特徴とする請求項17乃至19のいずれか1項に記載の光電変換装置。

請求項21

前記MIM容量は、前記第1の電極、前記第2の電極又は前記第3の電極から読み出された信号を保持する、ことを特徴とする請求項7乃至20のいずれか1項に記載の光電変換装置。

請求項22

請求項1乃至21のいずれか1項に記載の光電変換装置と、前記光電変換装置から出力される信号を処理する信号処理部と、を有することを特徴とする光電変換システム

請求項23

動体であって、請求項1乃至21のいずれか1項に記載の光電変換装置と、前記光電変換装置からの信号に基づく視差情報から、対象物までの距離情報を取得する距離情報取得手段と、前記距離情報に基づいて前記移動体を制御する制御手段と、を有することを特徴とする移動体。

技術分野

0001

本発明は、光電変換装置光電変換システム及び移動体に関する。

背景技術

0002

特許文献1には、基板の上に設けられた光電変換層を有する撮像装置が開示されている。特許文献1の撮像装置において、画素は第1の電極、第2の電極及び第3の電極を有している。これらの電極の上には、光電変換層が設けられている。第3の電極は、第1の電極と第2の電極の間に設けられている。この構成の画素においては、位相差検出用の信号が、第1の電極と第2の電極とから出力され、撮像用の信号が、第3の電極から出力される。第1の電極と第2の電極の間に第3の電極が配置されていることにより第1の電極と第2の電極とが離れて配置されるため、基線長を長くすることができる。そのため、特許文献1の撮像装置は、高い測距精度を達成することができる。

先行技術

0003

特開2018−207224号公報

発明が解決しようとする課題

0004

特許文献1に記載されているような光電変換層を用いた光電変換装置において、出力信号の更なる精度向上が求められている。そこで、本発明は、出力信号の精度が向上された光電変換装置、光電変換システム及び移動体を提供することを目的とする。

課題を解決するための手段

0005

本発明の一観点によれば、半導体基板と、光電変換層と、各々が前記光電変換層と前記半導体基板との間に配された、第1の電極、第2の電極及び第3の電極と、前記第1の電極、前記第2の電極及び前記第3の電極に対して、前記光電変換層を介して対向するように配された第4の電極と、を有し、前記光電変換層に平行な第1の方向において、前記第3の電極は、前記第1の電極と前記第2の電極との間に配されており、前記第1の方向において、前記第3の電極は、前記第1の電極との間に第1の間隔を隔てて配されており、前記第1の方向において、前記第3の電極は、前記第2の電極との間に第2の間隔を隔てて配されており、前記第1の電極、前記第2の電極及び前記第3の電極は、前記第1の方向において、それぞれ、第1の長さ、第2の長さ及び第3の長さを有し、前記第1の間隔及び第2の間隔のうちの少なくとも1つは、前記第1の長さ、前記第2の長さ及び前記第3の長さのうちの少なくとも1つの0.8倍以上である、ことを特徴とする光電変換装置が提供される。

発明の効果

0006

本発明によれば、出力信号の精度が向上された光電変換装置、光電変換システム及び移動体を提供することができる。

図面の簡単な説明

0007

第1実施形態に係る撮像装置の概略構成を示すブロック図である。
第1実施形態に係る画素の概略構成を説明する図である。
測距について説明する図である。
寄生容量と電極形状の関係を説明する図である。
第1実施形態に係る画素アレイにおける画素の配列を示す図である。
第1実施形態に係る画素回路の構成例を示す図である。
第1実施形態に係る画素回路の駆動方法を示すタイミングチャートである。
第1実施形態に係る画素の構造をより詳細に説明する断面図である。
第1実施形態に係る電極とMIM容量の配置例を示す図である。
第1実施形態に係る電極とMIM容量の配置例を示す図である。
第1実施形態に係る電極と導電層の重なり方の例を示す図である。
第1実施形態に係る電極と導電層の重なり方の例を示す図である。
第1実施形態に係る電極と導電層の重なり方の例を示す図である。
第1実施形態に係る電極と導電層の重なり方の例を示す図である。
第1実施形態に係る画素回路の変形例を示す図である。
第1実施形態に係る画素回路の変形例を示す図である。
第2実施形態に係る撮像ステムの構成例を示すブロック図である。
第3実施形態に係る撮像システム及び移動体の構成例を示す図である。

実施例

0008

以下、図面を参照しつつ、本発明の実施形態を説明する。複数の図面にわたって同一の要素又は対応する要素には共通の符号が付されており、その説明は省略又は簡略化されることがある。

0009

[第1実施形態]
本発明の第1実施形態である撮像装置100について説明する。撮像装置100は、画像の撮像に用いられるイメージセンサである。しかしながら、本実施形態の構成が適用され得る装置は、これに限定されるものではない。本実施形態の構成は、入射光光電変換することにより生じた信号を出力する光電変換装置に広く適用され得る。光電変換装置の撮像装置100以外の例としては、測距装置測光装置等が挙げられる。

0010

図1は、第1実施形態に係る撮像装置100のブロック図である。撮像装置100は、画素アレイ121と、垂直走査回路122と、2つの読み出し回路123と、2つの水平走査回路124と、2つの出力アンプ125とを有している。画素アレイ121は、1次元状又は2次元状に配された複数の画素800を有する。画素アレイ121の配列は、例えば、図1に示されているような複数の行及び複数の列をなすように配されたものであり得る。

0011

垂直走査回路122は、アドレスレコーダシフトレジスタ等の論理回路により構成され得る。垂直走査回路122は、画素アレイ121の画素800に対して、行ごとに信号出力等を制御する制御信号を出力する。画素アレイ121内の制御信号により選択された画素800は、列ごとに設けられた出力線を介して画素信号を読み出し回路123に出力する。読み出し回路123は、例えば、列増幅回路相関二重サンプリング(CDS)回路加算回路等を含み得る。読み出し回路123は、画素800から出力線を介して入力された画素信号に対して増幅加算等の信号処理を行う。

0012

水平走査回路124は、画素信号に基づく信号を読み出し回路123から出力アンプ125に順次出力させるための制御信号を生成する。出力アンプ125は、水平走査回路124によって選択された列の信号を増幅して撮像装置外の信号処理回路150等に出力する。以下では、入射光によって画素800で生成される信号電荷電子である構成を例示するが、信号電荷が正孔であってもよい。

0013

図2(A)は、本実施形態に係る画素800における電極配置を説明するための平面図である。図2(B)は、本実施形態に係る画素800の概略構成を説明するための断面図である。図2(A)及び図2(B)に示されている座標軸において、x方向は、画素800が配列される受光面に平行な方向であり、y方向は、受光面内においてx方向に直交する方向であり、z方向は、受光面の法線方向である。入射光は、+z方向から撮像装置100に入射する。

0014

図2(B)に示されるように、画素800は、基材810と、電極801、802、803と、光電変換層820と、対向電極830と、カラーフィルタ840と、マイクロレンズ850とを有している。基材810は、画素800内の能動素子受動素子配線等が形成される半導体基板、導電層、絶縁層等を含む。絶縁層を構成する材料の例としては、酸化シリコン、BPSG(Boro-Phospho Silicate Glass)、PSG(Phospho Silicate Glass)及びBSG(BoroSilicate Glass)が挙げられる。あるいは、絶縁層の材料は、窒化シリコン炭化シリコン等であってもよい。また、導電層を構成する材料の例としては、銅、アルミニウムタングステンタンタルチタンポリシリコン等が挙げられる。

0015

基材810の上方には、電極801、802、803と、光電変換層820と、対向電極830とにより構成される光電変換素子が設けられている。光電変換層820の下面(第1面)には、電極801(第1の電極)と、電極802(第2の電極)と、電極803(第3の電極)とが設けられている。電極801、802、803は、光電変換素子の下部電極として機能する。電極801、802、803は、この順にx方向(第1の方向)に並んでいる。光電変換層820の上面(第2面)には、光電変換素子の上部電極として機能する対向電極830(第4の電極)が光電変換層820を覆うように設けられている。言い換えると、電極801、802、803と対向電極830とは、光電変換層820を間に挟んで対向している。

0016

電極801、802、803の材料の例としては、ITO(Indium Tin Oxide)等の透明な導電性材料又はアルミニウム等の不透明な導電性材料が挙げられる。電極801、802、803は、光電変換層820の異なる領域で発生した電荷を分離して捕集するために、互いに電気的に分離されている。電極801、802、803が不透明な導電性材料である場合には、電極801、802、803は、入射光が基材810中の半導体基板に入射されにくくする機能を有する。

0017

光電変換層820は、入射光の光量に応じた電荷を発生する有機化合物又はナノスケール半導体結晶である量子ドットを含む。光電変換層820の上方又は下方に電荷ブロッキング層などの機能層が更に設けられていてもよい。機能層は、光電変換層820と、電極801、802、803との間、あるいは、光電変換層820と、対向電極830との間に配され得る。電荷ブロッキング層は、これらの電極から光電変換層820に電荷が注入されるのを抑制する機能を有する。

0018

対向電極830は、光電変換層820に電圧印加し、光電変換層820に電界を生じさせるための電極である。対向電極830は、光電変換層820よりも入射光の受光面側に設けられているため、対向電極830の材料は、入射光に対して透明なITO等の導電性材料である。

0019

対向電極830の上方には、カラーフィルタ840が設けられている。カラーフィルタ840は、赤色(R)、緑色(G)又は青色(B)の光を選択的に透過する原色系光フィルタである。あるいは、カラーフィルタ840は、シアン(C)、マゼンタ(M)、黄色(Y)の光を選択的に透過する補色系の光フィルタである。カラーフィルタ840は、R、G、B又はC、M、Yの波長の光をいずれも透過する白色のフィルタであってもよく、赤外線を透過するIRのフィルタであってもよい。画素800が測距に用いられる場合には、色を識別する必要がないため、カラーフィルタ840に白色のフィルタを採用することにより、感度が向上する。なお、カラーフィルタ840の種類が複数であることにより、複数の画素800間でカラーフィルタ840の上面に段差が存在している場合には、カラーフィルタ840の上に平坦化層が更に設けられていてもよい。

0020

カラーフィルタ840の上方にはマイクロレンズ850が設けられている。マイクロレンズ850は、樹脂などの材料を用いて形成される。本実施形態において、例えば、1つのマイクロレンズ850が設けられている領域が1画素であると画定することもできる。図1(A)に、示されている円形破線は、マイクロレンズ850の外縁を示している。

0021

次に図2(A)を参照して電極801、802、803の配置をより詳細に説明する。電極801、802、803の各々は、y方向(第2の方向)に延在した長方形をなしている。言い換えると、電極801のx方向における長さW1(第1の長さ)は、y方向における長さL1(第4の長さ)よりも小さい。電極802のx方向における長さW2(第2の長さ)は、y方向における長さL2(第5の長さ)よりも小さい。電極803のx方向における長さW3(第3の長さ)は、y方向における長さL3(第6の長さ)よりも小さい。これらの構成により、y方向における電極801、802、803での電荷収集が効率化される。なお、本明細書において、各電極のx方向における長さを電極幅と呼ぶこともある。

0022

また、電極801と電極803は、x方向において間隔S1(第1の間隔)を隔てて配されており、電極802と電極803は、x方向において間隔S2(第2の間隔)を隔てて配されている。間隔S1及び間隔S2は、y方向に一様である。言い換えると、長方形をなしている電極801、802、803は互いにy方向に平行に配されている。

0023

x方向は、本実施形態の撮像装置100において位相差検出方式による測距が行われる場合の位相差検出方向となる。電極801及び電極802からそれぞれ読み出された2つの信号は、位相差による距離情報の取得に用いられる。電極803から読み出された信号は、撮像用の信号として用いられる。

0024

図3(A)及び図3(B)は、光電変換層の下部に設けられている複数の電極を用いた測距について説明する図である。図3(A)は、本実施形態の比較例として、2つの電極701、702を有する画素700における測距の例を示している。図3(B)は、本実施形態の画素800における測距の例を示している。

0025

図3(A)には、画素700、射出瞳720及び被写体730の関係が示されている。瞳分割方向はx方向であり、被写体730で反射された光は+z方向から画素700に入射される。2つの電極701、702により分割された射出瞳720のそれぞれの領域を瞳領域721、722とする。瞳領域721を通過した光は、光電変換層のうち、電極701の上に位置する部分で電荷を発生させる。他方、瞳領域722を通過した光は、光電変換層のうち、電極702の上に位置する部分で電荷を発生させる。電極701によって捕集される信号電荷と、電極702によって捕集される信号電荷とから2つの視差画像を取得することができる。これにより、三角測距の原理を用いて測距を行うことができる。画素700のように、測距と撮像の両方が可能な画素は、通常、電極701と702に対応する瞳領域721と瞳領域722とを合わせた領域が、射出瞳720の全体と等しくなるように構成されている。

0026

図3(B)は、本実施形態における、電極801、802、803を有する画素800における測距の例を示している。本実施形態では、電極801と電極802の間に電極803が配されている。これにより電極801と電極802が、画素800の両端部に配置されている。これにより、図3(B)における瞳領域821と瞳領域822との中心間距離は、図3(A)における瞳領域721と瞳領域722との中心間距離よりも長くなっている。このように、本実施形態の画素800は、基線長を長くすることができる。したがって、本実施形態の撮像装置100においては、測距精度が向上されている。

0027

次に、図4(A)、図4(B)及び図4(C)を参照して電極幅と電極間隔と寄生容量Cpとの関係について説明する。また、図4(C)は、寄生容量Cpの算出における電極配置のモデルである。寄生容量Cpの主要因は、電極801と電極803の間に生じる静電容量又は電極802と電極803の間に生じる静電容量である。しかしながら、電極801、802、803の下方に設けられている配線層870も寄生容量Cpに影響を与えるため、このモデルでは配線層870の影響も考慮されている。なお、配線層870とは、例えば、電極801、802、803と画素内のMIM(Metal Insulator Metal)容量の間の配線、あるいは、MIM容量を構成する配線である。

0028

図4(A)は、画素サイズを一定とする条件において、電極幅に対する電極間隔の比率(電極間隔/電極幅)と電極間に生じる寄生容量Cpとの関係を算出した結果を示すグラフである。寄生容量Cpの値は、電極間隔/電極幅が1のときにCp=1となるように規格化されている。この寄生容量Cpの算出において、電極801、802、803の電極幅は同一(すなわち、W1=W2=W3)であるものとしている。また、電極801と電極803の電極間隔と、電極802と電極803の電極間隔とは同一(すなわち、S1=S2)であるものとしている。しかしながら、これらの値が同一でない場合にも同様の傾向となる。図4(B)は、図4(A)のグラフにおける電極間隔/電極幅と、寄生容量Cpの傾きの絶対値との関係を示すグラフである。

0029

図4(A)及び図4(B)に示されるように、電極間隔/電極幅<1の範囲では、寄生容量の値及び傾きが電極間隔/電極幅≧1の範囲に比べて大きくなる傾向がある。これは、電極間隔が小さいことによる電極間の容量値の増大と、電極幅が大きいことによる電極と配線層870との間の容量値の増大によるものである。電極801、802、803に付加される寄生容量Cpが大きくなると、kTCノイズ(光電変換素子に蓄積されている電荷をリセットする際に生じるノイズ)が増大することがある。また、この寄生容量Cpは、電極間のクロストークが増大する要因となることもある。また、電極間隔/電極幅<0.8の範囲では、寄生容量Cpの値及び傾きの増大が更に顕著であるため、上述の要因による精度劣化の影響も顕著となり得る。

0030

電極間隔が電極幅の0.8倍以上である場合には、寄生容量Cpが低減されるため、上述の要因による精度劣化も低減される。したがって、本実施形態によれば、電極間隔が電極幅の0.8倍以上であることにより、出力信号の精度が向上された撮像装置100が提供される。

0031

また、電極間隔が電極幅の1倍以上(すなわち、電極間隔が電荷幅以上)である場合には、寄生容量Cpの値が更に低減されるため、上述の要因による精度劣化も更に低減される。したがって、電極間隔は電極幅の1倍以上であることが更に好ましい。

0032

また、x方向において、電極803の長さW3は、電極801の長さW1又は電極802の長さW2よりも小さいことが更に好ましい。この構成によれば、電極801と電極802から読み出される位相差検出用の信号のレベルを十分に確保しつつ、電極間隔を広げて寄生容量Cpを低減させることができるため、上述の効果に加えて、測距精度を向上させる効果が得られる。

0033

図5は、画素アレイ121における画素800の配列を示す図である。図5では、画素アレイ121を構成する複数の画素のうち、2行2列分のみが示されている。図5に示されるように、画素アレイ121内のある画素800a(第1の画素)には、画素800b、800c(第2の画素)が隣接している。

0034

ここで、画素800aに含まれる電極(電極801、802、803)と、画素800b又は画素800cに含まれる電極との間の間隔を間隔S3又は間隔S4とする。このとき、間隔S3又は間隔S4は、間隔S1及び間隔S2以上あることがより好ましい。言い換えると、画素間の電極間隔は画素内の電極間隔以上であることがより好ましい。この構成によれば、隣接画素間に生じる寄生容量Cpの低減及び隣接画素間のクロストークの低減の効果が得られる。

0035

図6は、各画素に設けられた画素回路の構成例を示す等価回路図である。図6は、電極802に接続されている画素回路のみが示されているが、他の電極にも同様の画素回路が接続されていてもよい。画素回路は、リセットトランジスタ410、増幅トランジスタ430、470、負荷トランジスタ440、サンプリングトランジスタ450、選択トランジスタ480及び保持容量Cを有する。

0036

対向電極830には、電位VTOPが供給される電位線に接続されている。電極802は、リセットトランジスタ410のソース及び増幅トランジスタ430のゲート接続ノードであるフローティングディフュージョンFD)420に接続されている。リセットトランジスタ410のドレインは、リセット電位VRESが供給される電位線に接続されている。リセットトランジスタ410のゲートには制御信号PRESが入力される。増幅トランジスタ430のドレインは、基準電位SVDDが供給される電位線に接続されている。

0037

増幅トランジスタ430のソースは、負荷トランジスタ440のドレイン及びサンプリングトランジスタ450のソースに接続されている。負荷トランジスタ440のソースは、グラウンド電位が供給される電位線に接続されている。負荷トランジスタ440のゲートには、制御信号PBIASが入力される。負荷トランジスタ440は、増幅トランジスタ430を駆動する電流源として機能する。

0038

サンプリングトランジスタ450のドレインは、保持容量Cの一端及び増幅トランジスタ470のゲートの接続ノードであるMEM460に接続されている。サンプリングトランジスタ450のゲートには制御信号PSHが入力される。保持容量Cの他端は、所定の電位を供給する電位線に接続されている。この所定の電位は例えばグラウンド電位であり得る。

0039

増幅トランジスタ470のドレインは、基準電位SVDDが供給される電位線に接続されている。増幅トランジスタ470のソースは、選択トランジスタ480のドレインに接続されている。選択トランジスタ480のゲートには、制御信号PSELが入力される。選択トランジスタ480のソースは、電流源492が接続されている出力線490に接続されている。出力線490に出力される電位は、読み出し回路123に入力される。なお、制御信号PSEL、PBIAS、PRES、PSHは、垂直走査回路122から入力され得る。

0040

図7は、図6に示されている画素回路の駆動方法を示すタイミングチャートである。時刻t0は、光電変換層820で生成された電荷のFD420での蓄積があらかじめ開始されている任意の時刻である。時刻t0においては、制御信号PSEL、PBIAS、PRES、PSHはいずれもローレベルであり、選択トランジスタ480、負荷トランジスタ440、リセットトランジスタ410及びサンプリングトランジスタ450はいずれもオフである。

0041

時刻t1において、制御信号PSELがハイレベルになる。これにより、選択トランジスタ480がオンになり、MEM460の電位に対応したノイズレベルの電位(N信号)が、増幅トランジスタ470と選択トランジスタ480とを介して、出力線490に出力される。また、時刻t1において、制御信号PBIASがハイレベルになる。これにより、負荷トランジスタ440は電流源として動作する。なお、制御信号PBIASのハイレベルの電位は、負荷トランジスタ440が所望の値の電流を供給する電流源として動作するように設定されている。

0042

時刻t2において、制御信号PSHがハイレベルになる。その後時刻t3において、制御信号PSHはローレベルになる。これにより、サンプリングトランジスタ450は、時刻t2から時刻t3の期間オンになる。この動作により、FD420に蓄積された電荷に対応したレベルの電位がMEM460に転送される。そして、MEM460の電位に対応した信号レベルの電位(S信号)が、出力線490に出力される。

0043

時刻t4において、制御信号PRESがハイレベルになる。その後時刻t5において、制御信号PRESはローレベルになる。これにより、リセットトランジスタ410は、時刻t4から時刻t5の期間オンになる。この動作により、FD420の電位がリセット電位VRESに対応した電位になる。

0044

時刻t5において、制御信号PSHがハイレベルになる。その後時刻t6において、制御信号PSHはローレベルになる。これにより、サンプリングトランジスタ450は、時刻t5から時刻t6の期間オンになる。この動作により、MEM460の電位に対応したノイズレベルの電位がMEM460に転送される。このノイズレベルの電位は保持容量Cに保持される。

0045

時刻t6において、制御信号PSEL、PBIASがローレベルになる。これにより、時刻t6以降、選択トランジスタ480、負荷トランジスタ440、リセットトランジスタ410及びサンプリングトランジスタ450はいずれもオフになる。この動作により、電荷蓄積再開される。また、時刻t6以降の電荷蓄積期間には、保持容量Cは、ノイズレベルの電位を保持している。

0046

保持容量Cには、MIM容量が用いられ得る。図8を参照して、MIM容量の構成を説明する。図8は、画素800の構造をより詳細に説明する断面図である。図8は、図2(B)に示した断面図のうちの、MIM容量を含む基材810の構造をより詳細に示している。

0047

基材810は、トランジスタが形成されている半導体基板860と、半導体基板860の上方に形成されている配線層870とを含む。配線層870は、複数の導電層及び複数の絶縁層が積層された構造を有している。導電層間は、絶縁層を貫通するスルーホールにより電気的に接続される。配線層870は、導電層及び絶縁層により形成されたMIM容量を含む。配線層870の上方には、電極801(あるいは電極802、803)、光電変換層820、対向電極830、カラーフィルタ840及びマイクロレンズ850がこの順に形成されている。

0048

図8に示されるように、電極801の下方には絶縁層を間に介して導電層871(第1の導電層)が配されている。電極801、802、803は、z方向からの平面視において、導電層871と重ならない第1の部分881を有することが好ましい。この構成によれば、電極801、802、803と導電層871との間に生じる寄生容量Cpの値を低減することができ、出力信号の精度がより向上される。

0049

導電層871の下方には絶縁層(第1の絶縁層)を間に介して導電層872(第2の導電層)が配されている。導電層872の下方には絶縁層(第2の絶縁層)を間に介して導電層873(第3の導電層)が配されている。導電層872と導電層873は、z方向からの平面視において、絶縁層(第2の絶縁層)を間に介して重なっている第2の部分874を含む。第2の部分874はMIM容量の一部を構成する。

0050

導電層873の下方には絶縁層(第3の絶縁層)を間に介して導電層875(第4の導電層)が配されている。導電層875の下方には絶縁層(第4の絶縁層)を間に介して導電層876(第5の導電層)が配されている。導電層875と導電層876は、z方向からの平面視において、絶縁層(第4の絶縁層)を間に介して重なっている第3の部分877を含む。第3の部分877はMIM容量の一部を構成する。

0051

導電層876の下方には絶縁層(第5の絶縁層)を間に介して導電層878(第6の導電層)が配されている。導電層878の下方には絶縁層(第6の絶縁層)を間に介して導電層879(第7の導電層)が配されている。導電層878と導電層879は、z方向からの平面視において、絶縁層(第6の絶縁層)を間に介して重なっている第4の部分880を含む。第4の部分880はMIM容量の一部を構成する。

0052

導電層872と導電層873の間の絶縁層(第2の絶縁層)の厚さは、導電層871と導電層872の間の絶縁層(第1の絶縁層)の厚さよりも小さいことが好ましい。この構成によれば、第2の部分874により生じる容量値を大きくすることができる。十分に大きな容量値を得るためには、導電層872と導電層873の間の絶縁層(第2の絶縁層)の厚さは、40nm以下であることがより好ましい。

0053

導電層875と導電層876の間の絶縁層(第4の絶縁層)の厚さは、導電層873と導電層875の間の絶縁層(第3の絶縁層)の厚さよりも小さいことが好ましい。この構成によれば、第3の部分877により生じる容量値を大きくすることができる。十分に大きな容量値を得るためには、導電層875と導電層876の間の絶縁層(第4の絶縁層)の厚さは、40nm以下であることがより好ましい。

0054

導電層878と導電層879の間の絶縁層(第6の絶縁層)の厚さは、導電層878と導電層876の間の絶縁層(第5の絶縁層)の厚さよりも小さいことが好ましい。この構成によれば、第4の部分880により生じる容量値を大きくすることができる。十分に大きな容量値を得るためには、導電層878と導電層879の間の絶縁層(第6の絶縁層)の厚さは、40nm以下であることがより好ましい。

0055

なお、保持容量Cを構成するMIM容量は、第2の部分874、第3の部分877、第4の部分880の少なくとも1つを含む構成であればよく、電極が重なっている部分が3ヶ所に分かれていることは必須ではない。また、導電層879の下方に更に導電層を配置することにより、導電層が重なる部分の数を増加させて容量値を更に大きくしてもよい。

0056

平面視において、導電層871、872、873、875、876、878、879のうちの少なくとも1つの形状は、これらの導電層のうちの他のものの形状と異なっていることが好ましい。このとき、平面視において、複数の導電層は少なくとも一部が互いにずれて重なり合う構造となる。したがって、これらの導電層は、光電変換層820で吸収されずに基材810に透過した光を遮光することにより、半導体基板860内のトランジスタに入射されにくくすることができる。これにより、入射光に起因するトランジスタの特性シフトによる誤動作が低減され得る。また、光電変換層820を透過した光をこれらの導電層で反射させて光電変換層820に戻すことができるため受光感度が向上され得る。

0057

光電変換層820に設けられた電極とMIM容量との位置関係について、いくつかの例を挙げてより詳細に説明する。図9(A)、図9(B)、図10(A)及び図10(B)は、電極801、802、803とMIM容量の位置関係の例を示す透視上面図である。図9(A)及び図9(B)中のMIM容量890、891、892は、MIM容量を構成する2層の導電層が重なっている部分を示している。

0058

図9(A)は、第1の配置例を示す図である。第1の配置例では、平面視において、電極801と電極803の間の間隔及び電極802と電極803の間の間隔にMIM容量890の少なくとも一部が重なるように配されている。この構成において、電極間を通過した入射光は、MIM容量890を構成する導電層により反射される。したがって、上述と同様の理由により、入射光に起因するトランジスタの特性シフトによる誤動作が低減され得る。また、受光感度が向上され得る。

0059

図9(B)は、第2の配置例を示す図である。第2の配置例では、平面視において、電極801と電極803の間の間隔にMIM容量891の少なくとも一部が重なるように配されており、電極802と電極803の間の間隔にMIM容量892の少なくとも一部が重なるように配されている。この構成においても第1の配置例と同様の効果が得られる。

0060

図10(A)は、第3の配置例を示す図である。第3の配置例では図2(A)に示されているような電気的に分離した3つの電極801、802、803を有する画素と、1つの電極804を有する画素とが隣接している。図10(A)には4つのMIM容量893、894、895、896が図示されている。MIM容量893は、電極801に接続された画素回路に設けられている保持容量Cである。MIM容量894は、電極802に接続された画素回路に設けられている保持容量Cである。MIM容量895は、電極803に接続された画素回路に設けられている保持容量Cである。MIM容量896は、電極804に接続された画素回路に設けられている保持容量Cである。

0061

第3の配置例では、平面視において、電極801と電極803の間の間隔にMIM容量893の少なくとも一部が重なるように配されており、電極802と電極803の間の間隔にMIM容量894の少なくとも一部が重なるように配されている。また、電極804の下方にはMIM容量895、896が配されている。この構成においても第1の配置例と同様の効果が得られる。

0062

図10(B)は、第4の配置例を示す図である。第4の配置例では図2(A)に示されているような電気的に分離した3つの電極801、802、803を有する画素と、配線層870において電気的に共通化されている電極805、806、807を有する画素とが隣接している。図10(B)には4つのMIM容量893、894、897、898が図示されている。MIM容量893、894については第3の配置例と同様であるため説明を省略する。MIM容量897は、電極803に接続された画素回路に設けられている保持容量Cである。MIM容量898は、電極805、806、807に共通に接続された画素回路に設けられている保持容量Cである。

0063

第4の配置例では、平面視において、電極805と電極807の間の間隔にMIM容量897の少なくとも一部が重なるように配されており、電極806と電極807の間の間隔にMIM容量898の少なくとも一部が重なるように配されている。この構成においても第1の配置例と同様の効果が得られる。

0064

図11(A)乃至図11(D)は、図10(B)に示されている第4の配置例における導電層及び電極の平面図である。図11(A)は、導電層878、879と、スルーホール882とを示す図である。スルーホール882は、導電層878、879と導電層876との間を電気的に接続する。図11(B)は、導電層875、876と、スルーホール883とを示す図である。スルーホール883は、導電層875、876と導電層873との間を電気的に接続する。

0065

図11(C)は、導電層873、872と、スルーホール884とを示す図である。スルーホール884は、導電層873、872と導電層871との間を電気的に接続する。図11(D)は、電極801、802、803、805、806、807と、導電層871と、スルーホール885とを示す図である。スルーホール885は、導電層871と電極801、802、803、805、806、807との間を電気的に接続する。

0066

図11(A)の導電層878、図11(B)の導電層875及び図11(C)の導電層872の領域は、MIM容量が形成される領域に対応している。導電層879は、平面視において、導電層878を包含するような配置(すなわち、アンダーラップ)となっている。導電層876は、平面視において、導電層875を包含するような配置となっている。導電層873は、平面視において、導電層872を包含するような配置となっている。これらのように、一方の導電層が他方の導電層を包含するような位置関係であることにより、MIM容量の製造時における位置ずれ等に起因するばらつきを低減することができる。

0067

図12(A)乃至図14(C)は、図11(A)乃至図11(D)に示されている配置例において、電極と導電層の重なり方の例を示す図である。図12(A)は、平面視において、導電層871及び電極801、802、803、805、806、807が配置される箇所を領域R1として示している。図12(B)は、平面視において、導電層872、873が配置される箇所を領域R2として示している。図12(C)は、図12(A)と図12(B)を重ね合せた平面図を示している。図12(C)より理解されるように、領域R1と領域R2を合わせた領域には一部に隙間がある。したがって、領域R1と領域R2だけでは、画素を構成する領域の一部が覆われない。

0068

図13(A)は、平面視において、導電層871、872、873及び電極801、802、803、805、806、807が配置される箇所を領域R3として示している。図13(B)は、導電層875、876が配置される箇所を領域R4として示している。図13(C)は、図13(A)と図13(B)を重ね合せた平面図を示している。図13(C)より理解されるように、領域R3と領域R4を合わせた領域にも、図12(C)の例よりは減少しているものの、一部に隙間がある。したがって、領域R3と領域R4によっても、画素を構成する領域の一部が覆われない。

0069

図14(A)は、平面視において導電層871、872、873、875、876及び電極801、802、803、805、806、807が配置される箇所を領域R5として示している。図14(B)は、導電層878、導電層879が配置される領域を領域R6として示している。図14(C)は、図13(A)と図13(B)を重ね合せた平面図を示している。図14(C)より理解されるように、画素を構成する領域のすべてが覆われている。

0070

以上のように、第4の配置例では、平面視において、電極801、802、803、805、806、807の間に生じる間隔が導電層871、872、873、875、876、878、879によって覆われている。これにより、入射光に起因するトランジスタの特性シフトによる誤動作が低減され得る。また、受光感度が向上され得る。

0071

ただし、電極の間隔を覆うために、導電層871、872、873、875、876、878、879のすべてが設けられていることは必須ではない。例えば、導電層871、872、873のみであってもよく、導電層871、872、873、874、875であってもよい。少なくとも1つの導電層が電極の間隔の下方に設けられていれば、上述の効果が得られる。

0072

図6に示されている画素回路は一例であり、これに限定されるものではない。画素回路の変形例を図15及び図16を参照して説明する。なお、図15及び図16における変形例の説明において、図6の画素回路の説明と重複する部分については省略又は簡略化することがある。

0073

図15は、画素回路の第1の変形例を示す等価回路図である。図15の画素回路において図6の画素回路と異なる点は、スイッチトランジスタ540が更に設けられている点と、保持容量Cが直列接続に変更されている点である。

0074

サンプリングトランジスタ450のドレインは、保持容量Cの一端であるノード560に接続されている。保持容量Cの他端は、スイッチトランジスタ540のドレイン及び増幅トランジスタ470のゲートの接続ノードであるノード561に接続されている。スイッチトランジスタ540のソースは、所定の電位を供給する電位線に接続されている。スイッチトランジスタ540のゲートには、制御信号PCLが入力される。なお、制御信号PCLは、垂直走査回路122から入力され得る。

0075

第1の変形例の画素回路は、スイッチトランジスタ540をオンにすることにより、ノード561にクランプ電圧を印加することができるため、保持容量Cに保持された電圧により、CDS動作を行うことができる。より具体的には、FD420をリセットした状態であるノイズレベルの電位(N信号)が、ノード560に印加されているときに、ノード561にクランプ電圧を印加することで、保持容量CにN信号に対応した電圧がクランプされる。その後、信号レベルの電位(S信号)がノード560に印加されると、S信号とN信号の電圧変化分に相当する信号が出力線490に出力される。したがって、第1の変形例の画素回路は、CDS処理を行うことができる。

0076

図16は、画素回路の第2の変形例を示す等価回路図である。図16の画素回路において図6の画素回路と異なる点は、スイッチトランジスタ640が更に設けられている点と、保持容量Cがスイッチトランジスタ640を介してFD420に接続され得る構成に変更されている点である。また、図16の画素回路においては、負荷トランジスタ440及びサンプリングトランジスタ450は省略されている。

0077

スイッチトランジスタ640のドレインはFD420に接続されている。スイッチトランジスタ640のソースは、保持容量Cの一端であるノード660に接続されている。保持容量Cの他端であるノード661は、所定の電位を供給する電位線に接続されている。スイッチトランジスタ640のゲートには制御信号PFDINCが入力される。なお、制御信号PFDINCは、垂直走査回路122から入力され得る。

0078

第2の変形例の画素回路は、スイッチトランジスタ640をオンにすることにより、FD420に保持容量Cを接続させることができる。これにより、制御信号PFDINCに応じてFD420の容量値を増加させて画素回路の感度を変化させる制御を行うことができる。

0079

画素回路の構成は第1の変形例及び第2の変形例以外のものであってもよい。例えば、画素回路の出力をフィードバックして、FD420のリセット電位VRESを制御することができる回路構成であってもよい。この回路構成において容量素子が用いられる場合には、その容量素子に図8に示したような構成のMIM容量が適用可能である。

0080

[第2実施形態]
次に、上述の実施形態による撮像装置を適用した装置の例を説明する。図17は、本実施形態による撮像システム900の構成を示すブロック図である。図17に示す撮像装置930は、上述の第1実施形態で述べた撮像装置100である。撮像装置100が適用可能な撮像システム900としては、例えば、デジタルカメラデジタルカムコーダー監視カメラなどが挙げられる。図17に、上述の実施形態に記載の撮像装置100を適用したデジタルカメラの構成例を示す。

0081

図17に例示した撮像システム900は、撮像装置930、被写体の光学像を撮像装置930に結像させるレンズ902、レンズ902を通過する光量を可変にするための絞り904、レンズ902の保護のためのバリア906を有する。レンズ902及び絞り904は、撮像装置930に光を集光する光学系である。

0082

撮像システム900は、また、撮像装置930から出力される出力信号の処理を行う信号処理部908を有する。信号処理部908は、必要に応じて入力信号に対して各種の補正圧縮を行って出力する信号処理の動作を行う。

0083

撮像システム900は、更に、画像データを一時的に記憶するためのバッファメモリ部910、外部コンピュータ等と通信するための外部インターフェース部(外部I/F部)912を有する。更に撮像システム900は、撮像データの記録又は読み出しを行うための半導体メモリ等の記録媒体914、記録媒体914に記録又は読み出しを行うための記録媒体制御インターフェース部(記録媒体制御I/F部)916を有する。なお、記録媒体914は、撮像システム900に内蔵されていてもよく、着脱可能であってもよい。

0084

更に撮像システム900は、各種演算を行うとともにデジタルカメラ全体を制御する全体制御・演算部918、撮像装置930と信号処理部908に各種タイミング信号を出力するタイミング発生部920を有する。ここで、タイミング信号などは外部から入力されてもよく、撮像システム900は、少なくとも撮像装置930と、撮像装置930から出力された出力信号を処理する信号処理部908とを有すればよい。全体制御・演算部918及びタイミング発生部920は、上述の実施形態における制御信号の生成、参照電圧の生成等の光電変換装置の制御に関する機能の一部又は全部を実行するように構成してもよい。

0085

撮像装置930は、画像用信号を信号処理部908に出力する。信号処理部908は、撮像装置930から出力される画像用信号に対して所定の信号処理を実施し、画像データを出力する。また、信号処理部908は、画像用信号を用いて、画像を生成する。

0086

以上のように、本実施形態の撮像システム900は、第1実施形態による撮像装置930を含む。これにより、より高品質な撮像が可能な撮像システム900を実現することができる。

0087

[第3実施形態]
図18(A)及び図18(B)は、本実施形態による撮像システム1000及び移動体の構成を示す図である。図18(A)は、車載カメラに関する撮像システム1000の一例を示したものである。撮像システム1000は、上述の第1実施形態に記載の撮像装置100を有する。

0088

撮像システム1000は、撮像装置1010により取得された複数の画像データに対し、画像処理を行う画像処理部1030を有する。また、撮像システム1000は、撮像装置1010により取得された複数の画像データから視差情報(視差画像の位相差等)の算出を行う視差取得部1040を有する。また、撮像システム1000は、算出された視差情報に基づいて対象物までの距離を算出する距離取得部1050と、算出された距離に基づいて衝突可能性があるか否かを判定する衝突判定部1060と、を有する。ここで、視差取得部1040や距離取得部1050は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部1060はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよい。また、FPGA(Field Programmable Gate Array)、ASIC(Application Specific IntegratedCircuit)等によって実現されてもよいし、これらの組合せによって実現されてもよい。なお、上述の視差の算出は、撮像装置1010内の複数の電極から読み出された信号を用いて行われる。

0089

撮像システム1000は、車両情報取得装置1310と接続されており、車速ヨーレート舵角などの車両情報を取得することができる。また、撮像システム1000には、衝突判定部1060での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御装置である制御ECU1410が接続されている。すなわち、制御ECU1410は、距離情報に基づいて移動体を制御する移動体制御手段の一例である。また、撮像システム1000は、衝突判定部1060での判定結果に基づいて、ドライバーへ警報を発する警報装置1420とも接続されている。例えば、衝突判定部1060の判定結果として衝突可能性が高い場合、制御ECU1410はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置1420は音等の警報を鳴らす、カーナビゲーションシステムなどの画面警報情報を表示する、シートベルトステアリング振動を与えるなどしてユーザに警告を行う。

0090

本実施形態では、車両の周囲、例えば前方又は後方を撮像システム1000で撮像する。図18(B)に、車両前方撮像範囲1510)を撮像する場合の撮像システム1000を示した。車両情報取得装置1310は、撮像システム1000を動作させ撮像を実行させるように指示を送る。第1実施形態による撮像装置1010を含む本実施形態の撮像システム1000は、測距の精度をより向上させることができる。

0091

以上の説明では、他の車両と衝突しないように制御する例を述べたが、他の車両に追従して自動運転する制御、車線からはみ出さないように自動運転する制御等にも適用可能である。更に、撮像システムは、自車両等の車両に限らず、例えば、船舶航空機あるいは産業用ロボットなどの移動体(移動装置)に適用することができる。加えて、移動体に限らず、高度道路交通システム(ITS)等、広く物体認識を利用する機器に適用することができる。

0092

[その他の実施形態]
なお、上述の実施形態は、いずれも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。例えば、いずれかの実施形態の一部の構成を、他の実施形態に追加した実施形態、あるいは他の実施形態の一部の構成と置換した実施形態も本発明を適用し得る実施形態であると理解されるべきである。

0093

なお、第1実施形態の構成は光電変換装置により一般的に適用され得るものであるため、上述の第2実施形態及び第3実施形態の撮像システムもより一般的に光電変換システムに拡張可能である。すなわち、第1実施形態の構成が適用され得る装置又はシステムは撮像装置を用いる撮像システムに限定されるものではない。例えば、光電変換装置が測距装置である場合は、当該光電変換システムは測距システムであり得る。

0094

本発明は、上述の実施形態の1以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける1つ以上のプロセッサがプログラムを読み出し実行する処理でも実現可能である。また、1以上の機能を実現する回路(例えば、ASIC)によっても実現可能である。

0095

100、930、1010撮像装置
800、800a、800b、800c画素
801−807電極
820光電変換層
860 半導体基板

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ