図面 (/)

技術 半導体装置、半導体装置の実装構造、及び半導体装置の製造方法

出願人 パナソニックIPマネジメント株式会社
発明者 櫻井大輔糸井清一
出願日 2019年4月18日 (1年10ヶ月経過) 出願番号 2019-079446
公開日 2020年10月29日 (3ヶ月経過) 公開番号 2020-178044
状態 未査定
技術分野 バンプ電極 ボンディング
主要キーワード 応力集中点 楕円柱形状 銅インク ディスクリートデバイス 接合荷重 金属拡散接合 基板側電極パッド 感光型
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2020年10月29日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (20)

課題

実装工程において回路基板側に与える応力緩和し得る半導体装置を提供する。

解決手段

複数個電極パッド2を備えた半導体装置であって、複数個の電極パッド2それぞれの上にバンプ5を有し、バンプ5は、電極パッド2側から順にテーパ部5a、応力緩和部5b及び柱状部5cを有し、応力緩和部5bは、底面積が上面積よりも大きく、且つ、斜面が内側に湾曲した円錐台形状を呈する。

概要

背景

近年、半導体装置高密度化電極端子多ピン化との両立を進めるために、半導体装置の電極端子間の狭ピッチ化及び電極端子の面積縮小化が図られている。電極端子間が狭ピッチ化され電極端子が面積縮小化された半導体装置の実装基板への実装技術の1つとして、フリップチップ実装が知られている。

フリップチップ実装においては、突起電極が、システムLSIメモリ、CPUなどの半導体装置の電極端子上に形成され、実装基板の電極パッドに対して圧接・加熱される。すると、電極端子が実装基板の電極パッドにバンプ接続され、半導体装置が実装基板にフリップチップ実装される。

電極端子上に形成される突起電極には、はんだバンプが多く採用されている。はんだバンプを電極端子上に突起状に形成する工法として、はんだを、例えば、スクリーン印刷ディスペンス、又は電解メッキで電極端子上に形成した後、リフロー炉ではんだ融点以上に加熱する工法が知られている。しかしながら、電極端子間の狭ピッチ化に伴い、フリップチップ実装時の圧接・加熱工程において、溶融し変形したはんだバンプがその表面張力により他のはんだバンプと繋がるブリッジ不良が発生し易くなる。それ故、電極端子間の狭ピッチ化への要求が厳しい程、突起電極にはんだバンプを採用することが困難になる。

そこで、電極端子上に形成される突起電極に、はんだバンプに代えて、例えば、銅などからなる柱状の微細金属バンプを採用する工法が知られている。この工法においては、フリップチップ実装時の圧接・加熱工程において突起電極の先端を塑性変形させ、固相拡散により突起電極を電極パッドに接合する。この工法によれば、フリップチップ実装時の圧接・加熱工程において、微細金属バンプを溶融させないので、微細金属バンプの溶融及び変形に起因するブリッジ不良の発生を防ぐことができる。それ故、電極端子間の狭ピッチ化への対応も容易になる。

また、微細金属バンプの小径化、狭ピッチ化が進んだ際に、接続信頼性が低下する問題が生じることが知られている。例えば、半導体装置が高温下や低温下で繰り返し使用された場合の熱ストレスにより、微細金属バンプの根元部分にクラックが入ったり断線したりする問題が生じる。そこで、微細金属バンプの根元部分に、傾斜のある台座部を設ける構造およびその製造方法が提案されている(例えば、特許文献1)。

図7A、図7Bは、従来技術における半導体装置Uaの構造を示す断面図である。半導体装置Uaは半導体基板110上に複数の電極パッド20を備え、電極パッド20上に台座部31が設けられている。また、バンプ32は、台座部31上に設けられている。バンプ32は、台座部31よりも小幅の柱状部33と、柱状部33の台座部31側の端部から台座部31に向かって徐々に拡幅するテーパ部34と、を備えている。ここで、バンプ32は例えば銅からなり、さらに柱状部33は例えば円柱状である。

従来技術によれば、バンプ32の根元にテーパ部34を備えることにより、高温・低温の繰り返しによる熱ストレスを緩和することができ、接続信頼性を向上可能な半導体装置及び配線基板を提供することができるとされる。

概要

実装工程において回路基板側に与える応力を緩和し得る半導体装置を提供する。複数個の電極パッド2を備えた半導体装置であって、複数個の電極パッド2それぞれの上にバンプ5を有し、バンプ5は、電極パッド2側から順にテーパ部5a、応力緩和部5b及び柱状部5cを有し、応力緩和部5bは、底面積が上面積よりも大きく、且つ、斜面が内側に湾曲した円錐台形状を呈する。B

目的

従来技術によれば、バンプ32の根元にテーパ部34を備えることにより、高温・低温の繰り返しによる熱ストレスを緩和することができ、接続信頼性を向上可能な半導体装置及び配線基板を提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

複数個電極パッドを備えた半導体装置であって、複数個の前記電極パッドそれぞれの上にバンプを有し、前記バンプは、前記電極パッド側から順にテーパ部応力緩和部及び柱状部を有し、前記応力緩和部は、底面積が上面積よりも大きく、且つ、斜面が内側に湾曲した円錐台形状を呈する、半導体装置。

請求項2

前記テーパ部は、底面積が上面積よりも大きい円錐台形状を呈する、請求項1に記載の半導体装置。

請求項3

前記応力緩和部は、横方向に膨出した形状を呈する、請求項1または2に記載の半導体装置。

請求項4

前記応力緩和部の高さは、前記バンプ全体の高さの1/2以上である、請求項1〜3のいずれか一項に記載の半導体装置。

請求項5

前記柱状部は、前記応力緩和部の上面から上方に立設する円柱形状を呈する、請求項1〜4のいずれか一項に記載の半導体装置。

請求項6

前記バンプは、前記柱状部の先端に半球部を有する、請求項1〜5のいずれか一項に記載の半導体装置。

請求項7

前記半球部の直径は、前記柱状部の直径よりも大きい、請求項6に記載の半導体装置。

請求項8

請求項1〜7のいずれか一項に記載の半導体装置と、当該半導体装置と対向するように配設され、複数個の基板側電極パッドを有する回路基板と、備え、前記半導体装置の複数個の前記電極パッドと前記回路基板の複数個の前記基板側電極パッドとが、それぞれ、前記バンプを介して接続されている、半導体装置の実装構造

請求項9

複数個の電極パッドを備えた半導体装置の製造方法であって、複数個の前記電極パッド上を覆うようにシード層を形成するシード層形成工程と、前記シード層上を覆うレジストを形成するレジスト形成工程と、前記レジストの複数個の前記電極パッドが形成されている領域に対して、前記レジストの上面側からナノインプリント型を押し当て、前記レジストに前記電極パッドに未到達の複数個の開口部を形成するレジスト開口工程と、前記レジストに対して、前記レジストの上面側から光エネルギーを与えた後、熱処理を施して、前記レジストを硬化させるレジスト硬化工程と、前記レジストを現像液と反応させて、前記電極パッド側に向かうに連れて前記開口部の開口幅が拡がるように、前記開口部を前記電極パッドまで到達させる現像工程と、前記開口部内に金属を充填して、バンプを形成する金属充填工程と、前記レジストを剥離する剥離工程と、を備える半導体装置の製造方法であって、前記バンプは、前記電極パッド側から順にテーパ部、応力緩和部及び柱状部を有し、前記応力緩和部は、底面積が上面積よりも大きく、且つ、斜面が内側に湾曲した円錐台形状を呈する、半導体装置の製造方法。

技術分野

0001

本開示は、半導体装置、半導体装置の実装構造、及び半導体装置の製造方法に関する。

背景技術

0002

近年、半導体装置の高密度化電極端子多ピン化との両立を進めるために、半導体装置の電極端子間の狭ピッチ化及び電極端子の面積縮小化が図られている。電極端子間が狭ピッチ化され電極端子が面積縮小化された半導体装置の実装基板への実装技術の1つとして、フリップチップ実装が知られている。

0003

フリップチップ実装においては、突起電極が、システムLSIメモリ、CPUなどの半導体装置の電極端子上に形成され、実装基板の電極パッドに対して圧接・加熱される。すると、電極端子が実装基板の電極パッドにバンプ接続され、半導体装置が実装基板にフリップチップ実装される。

0004

電極端子上に形成される突起電極には、はんだバンプが多く採用されている。はんだバンプを電極端子上に突起状に形成する工法として、はんだを、例えば、スクリーン印刷ディスペンス、又は電解メッキで電極端子上に形成した後、リフロー炉ではんだ融点以上に加熱する工法が知られている。しかしながら、電極端子間の狭ピッチ化に伴い、フリップチップ実装時の圧接・加熱工程において、溶融し変形したはんだバンプがその表面張力により他のはんだバンプと繋がるブリッジ不良が発生し易くなる。それ故、電極端子間の狭ピッチ化への要求が厳しい程、突起電極にはんだバンプを採用することが困難になる。

0005

そこで、電極端子上に形成される突起電極に、はんだバンプに代えて、例えば、銅などからなる柱状の微細金属バンプを採用する工法が知られている。この工法においては、フリップチップ実装時の圧接・加熱工程において突起電極の先端を塑性変形させ、固相拡散により突起電極を電極パッドに接合する。この工法によれば、フリップチップ実装時の圧接・加熱工程において、微細金属バンプを溶融させないので、微細金属バンプの溶融及び変形に起因するブリッジ不良の発生を防ぐことができる。それ故、電極端子間の狭ピッチ化への対応も容易になる。

0006

また、微細金属バンプの小径化、狭ピッチ化が進んだ際に、接続信頼性が低下する問題が生じることが知られている。例えば、半導体装置が高温下や低温下で繰り返し使用された場合の熱ストレスにより、微細金属バンプの根元部分にクラックが入ったり断線したりする問題が生じる。そこで、微細金属バンプの根元部分に、傾斜のある台座部を設ける構造およびその製造方法が提案されている(例えば、特許文献1)。

0007

図7A図7Bは、従来技術における半導体装置Uaの構造を示す断面図である。半導体装置Uaは半導体基板110上に複数の電極パッド20を備え、電極パッド20上に台座部31が設けられている。また、バンプ32は、台座部31上に設けられている。バンプ32は、台座部31よりも小幅の柱状部33と、柱状部33の台座部31側の端部から台座部31に向かって徐々に拡幅するテーパ部34と、を備えている。ここで、バンプ32は例えば銅からなり、さらに柱状部33は例えば円柱状である。

0008

従来技術によれば、バンプ32の根元にテーパ部34を備えることにより、高温・低温の繰り返しによる熱ストレスを緩和することができ、接続信頼性を向上可能な半導体装置及び配線基板を提供することができるとされる。

先行技術

0009

特開2014−3201号公報

発明が解決しようとする課題

0010

ところで、微細化及び高速伝送化が進む半導体部品においては、半導体装置Uaや回路基板Baに使用される絶縁層低誘電率化が進み、かかる絶縁層の脆弱化が顕著である。

0011

図7Bは、従来技術における半導体装置Uaの実装構造を示す断面図である。

0012

回路基板Baの電極パッド122と半導体装置Uaの電極パッド20とは、バンプ32を介して接合されている。ここで、回路基板Baは、基板本体120上に脆弱な絶縁層121を有し、絶縁層121上に電極パッド122を有している。

0013

かかる実装構造は、回路基板Baに、半導体装置Uaを近付けていき、回路基板Baの電極パッド122に、半導体装置Uaのバンプ32を接続することによって構成されている。

0014

ここで、バンプ32の柱状部33の頭頂部平坦であり、かつテーパ部34の厚みが柱状部33に対して極めて薄いため、バンプ32の変形量は極めて小さい。その結果、実装工程においては、電極パッド122には圧縮応力が働き、さらに電極パッド122の下にある脆弱な絶縁層121には圧縮応力が働く。このとき、圧縮応力が絶縁層121の破壊応力を上回ると、絶縁層121に破断や亀裂などの実装不良が生じる問題があった。また、圧縮応力により絶縁層121の下にあるトランジスタ層電気特性が変動する問題もあった。

0015

本発明は、上記の課題に鑑み、実装工程において回路基板側に与える応力を緩和し得る半導体装置、半導体装置の実装構造、及び半導体装置の製造方法を提供することを目的とする。

課題を解決するための手段

0016

前述した課題を解決する主たる本開示は、
複数個の電極パッドを備えた半導体装置であって、
複数個の前記電極パッドそれぞれの上にバンプを有し、
前記バンプは、前記電極パッド側から順にテーパ部、応力緩和部及び柱状部を有し、
前記応力緩和部は、底面積が上面積よりも大きく、且つ、斜面が内側に湾曲した円錐台形状を呈する、
半導体装置である。

0017

又、他の局面では、
上記の半導体装置と、
当該半導体装置と対向するように配設され、複数個の基板側電極パッドを有する回路基板と、備え、
前記半導体装置の複数個の前記電極パッドと前記回路基板の複数個の前記基板側電極パッドとが、それぞれ、前記バンプを介して接続されている、
半導体装置の実装構造。

0018

又、他の局面では、
複数個の電極パッドを備えた半導体装置の製造方法であって、
複数個の前記電極パッド上を覆うようにシード層を形成するシード層形成工程と、
前記シード層上を覆うレジストを形成するレジスト形成工程と、
前記レジストの複数個の前記電極パッドが形成されている領域に対して、前記レジストの上面側からナノインプリント型を押し当て、前記レジストに前記電極パッドに未到達の複数個の開口部を形成するレジスト開口工程と、
前記レジストに対して、前記レジストの上面側から光エネルギーを与えた後、熱処理を施して、前記レジストを硬化させるレジスト硬化工程と、
前記レジストを現像液と反応させて、前記電極パッド側に向かうに連れて前記開口部の開口幅が拡がるように、前記開口部を前記電極パッドまで到達させる現像工程と、
前記開口部内に金属を充填して、バンプを形成する金属充填工程と、
前記レジストを剥離する剥離工程と、
を備える半導体装置の製造方法であって、
前記バンプは、前記電極パッド側から順にテーパ部、応力緩和部及び柱状部を有し、
前記応力緩和部は、底面積が上面積よりも大きく、且つ、斜面が内側に湾曲した円錐台形状を呈する、
半導体装置の製造方法である。

発明の効果

0019

本開示に係る半導体装置によれば、実装工程において回路基板側に与える応力を緩和することが可能である。

図面の簡単な説明

0020

実施の形態1に係る半導体装置の構造を説明する断面図
実施の形態1に係る半導体装置の構造を説明する断面図
実施の形態1に係る半導体装置の製造方法を説明する断面図
実施の形態1に係る半導体装置の製造方法を説明する断面図
実施の形態1に係る半導体装置の製造方法を説明する断面図
実施の形態1に係る半導体装置の製造方法を説明する断面図
実施の形態1に係る半導体装置の製造方法を説明する断面図
実施の形態1に係る半導体装置の製造方法を説明する断面図
実施の形態1に係る半導体装置の製造方法を説明する断面図
実施の形態1に係る半導体装置の製造方法を説明する断面図
実施の形態1に係る半導体装置の製造方法を説明する断面図
実施の形態1に係る半導体装置の製造方法を説明する断面図
図2Eに示す現像工程を詳述した半導体装置の断面図の概念
図2Eに示す現像工程を詳述した半導体装置の断面図の概念図
図2Eに示す現像工程を詳述した半導体装置の断面図の概念図
図2Eに示す現像工程を詳述した半導体装置の断面図の概念図
実施の形態1に係る半導体装置のバンプの拡大図
実施の形態1に係る半導体装置のバンプの拡大図
実施の形態2に係る半導体装置の構造を説明する断面図
実施の形態2に係る半導体装置の構造を説明する断面図
実施の形態2に係る半導体装置の製造方法を説明する断面図
実施の形態2に係る半導体装置の製造方法を説明する断面図
実施の形態2に係る半導体装置の製造方法を説明する断面図
実施の形態2に係る半導体装置の製造方法を説明する断面図
実施の形態2に係る半導体装置の製造方法を説明する断面図
実施の形態2に係る半導体装置の製造方法を説明する断面図
実施の形態2に係る半導体装置の製造方法を説明する断面図
実施の形態2に係る半導体装置の製造方法を説明する断面図
実施の形態2に係る半導体装置の製造方法を説明する断面図
実施の形態2に係る半導体装置の製造方法を説明する断面図
従来技術における半導体装置の構造を示す断面図
従来技術における半導体装置の構造を示す断面図

実施例

0021

本開示は、上記の問題に鑑み、多ピン化・脆弱化が進む半導体装置において、実装時の応力を緩和する突起電極を備えた半導体装置の構造及び製造方法を提供する。以下、本開示の実施の形態について図面を参照しながら説明する。

0022

本開示の一態様における更なる利点及び効果は、明細書及び図面から明らかにされる。かかる利点及び/又は効果は、いくつかの実施の形態並びに明細書及び図面に記載された特徴によってそれぞれ提供されるが、1つ又はそれ以上の同一の特徴を得るために必ずしも全てが提供される必要はない。

0023

[実施の形態1]
<半導体装置の構造>
図1A図1Bは、実施の形態1に係る半導体装置Uの構造を説明する断面図である。

0024

図1Aは実装前の半導体装置Uの構造を示す断面図である。尚、以下では、部材の位置関係を説明するため、半導体装置Uの電極パッド2が形成された面の法線方向を上方向と称して説明する。但し、当該方向は、半導体装置Uの使用時の姿勢を示すものではない。

0025

半導体装置Uは、装置本体1上に電極パッド2、絶縁膜3、シード層4、及びバンプ5がこの順に形成された構造を有する。

0026

装置本体1は、例えば、トランジスタ整流素子センサ素子発光素子又は受光素子等の半導体素子である。装置本体1は、例えば、シリコンガリウムヒ素ガリウムナイトライドシリコンカーバイドインジウムガリウムヒ素、ガリウムナイトライド、又はインジウムリン等の半導体基板中に半導体素子が形成された構造を有する。尚、装置本体1は、ディスクリートデバイスであってでもよいし、モノリシックICであってもよい。

0027

電極パッド2は、金属から成り、例えば金、銅、アルミニウム、アルミニウムシリコン、アルミニウム銅、タングステンなどから成る。尚、電極パッド2は、装置本体1上に複数個設けられている。

0028

電極パッド2の上には開口部を有する絶縁膜3が設けられ、絶縁膜3の上にはシード層4、シード層4の上にはバンプ5が形成され、バンプ5と電極パッド2は電気的に導通されている。尚、バンプ5は、複数個の電極パッド2それぞれの上に形成されている。

0029

ここで、バンプ5は、電極パッド2側から順に、テーパ部5a、応力緩和部5b、および柱状部5cが形成された構造を有し、バンプ5の底面側(バンプ5の基端側を表す。以下同じ)からバンプ5の上面側(バンプ5の先端側を表す。以下同じ)に向かって漸次縮径する。テーパ部5aと応力緩和部5bの間、および、応力緩和部5bと柱状部5cの間の界面に隙間は無く、一体となり形成されている。そのため、バンプ5は、電極パッド2に対して高い接合強度を有し、実装工程や使用環境下でバンプ5に対して高い応力が作用しても、電極パッド2から剥離しない。バンプ5は、導電材料から成り、例えば、銅、コバルト、金、銀などから成る。

0030

シード層4は薄い導電層であり、装置本体1の上面全面に形成され、金属充填プロセスにおいて電極として使われる層である。金属充填プロセスが電気めっき形成プロセスである場合、シード層4は、電気めっきを形成するための下地層としても使われる。シード層4は、例えば、銅、コバルト、金、チタンクロムから成る。電極パッド2は、例えば10μmのピッチで、直径8μmである。

0031

図1Bは、図1Aに示す半導体装置Uを回路基板Bに実装した実装構造を示す断面図である。

0032

回路基板Bは、例えば、基板本体6上に、絶縁層10及び電極パッド7がこの順に形成された構造を有する。

0033

基板本体6は、例えば、シリコン、ガリウムヒ素、インジウムリン、インジウムガリウムヒ素、シリコンカーバイド、ガリウムイトラド等から成る。また、電極パッド7は例えば、金、金-ニッケル、銅、アルミニウム、アルミニウム銅、アルミニウムシリコン等から成る。基板本体6には、トランジスタ等の電気回路が形成されている。

0034

絶縁層10は、基板本体6の外部から、基板本体6に形成されたトランジスタ層(又は配線層)を電気的に絶縁するために設けられた絶縁膜である。絶縁層10は、例えば無機膜から成り、例えば、SiN、SiO2、オルトケイ酸テトラエチル、F−dopedSiO2、SiOC等から成る。絶縁層10の厚さは、例えば10nm〜3μmである。

0035

電極パッド7(以下、「基板側電極パッド7」とも称する)は、基板本体6内の電気回路と外部装置(ここでは、半導体装置U)とを電気的に接続するべく設けられている。電極パッド7は、絶縁層10上に複数個形成されている。

0036

半導体装置Uの実装構造においては、半導体装置Uの電極パッド2と回路基板Bの電極パッド7の位置が合うようにかつ対向するように配置されており、電極パッド2と電極パッド7とは、バンプ5が圧縮変形されたバンプ5’を介して接合されている。以下、符号に「’」をつけているものは、圧縮変形されたものを示す。

0037

バンプ5’は、実装された後も、実装される前と同様に、テーパ部5a’と応力緩和部5b’と柱状部5c’と3つの構成部から成る。

0038

尚、半導体装置Uと回路基板Bの間には、封止樹脂11が充填されている。

0039

<半導体装置の製造方法>
図2A図2Jは、実施の形態1に係る半導体装置Uの製造方法を説明する断面図である。

0040

まず、図2Aに示されるシード層形成工程について述べる。

0041

装置本体1の上面には、複数個の電極パッド2が形成されている。また、電極パッド2の上には電極パッド2の一部が露出するような開口部を有する絶縁膜3が形成されている。絶縁膜3は、例えばプラズマCVD、又は溶液スピンコート膜形成されている。絶縁膜3は、その後、熱処理された後、フォトリソグラフィ工程により開口部が形成される。これにより、絶縁膜3に形成された開口部から、電極パッド2の上面が露出した状態となる。

0042

さらに、絶縁膜3及び電極パッド2の露出部を覆うようにシード層4を形成する。半導体装置Uは、例えばウエハの形態で供給される。例えば6インチ、8インチ、又は12インチの円形である。

0043

シード層4は、薄い導電層であり、複数個の電極パッド2を覆うように装置本体1の上面全面に形成され、金属充填プロセスにおいて電極として使われる層である。金属充填プロセスが電気めっき形成プロセスである場合、シード層4は、電気めっきを形成するための下地層としても使われる。シード層4の材質は、例えば、Ni、W、Cr、Cu、Co、Ti、Auなどであってもよい。シード層4の厚みは、例えば、0.02〜2μmであってもよい。

0044

図2Bに示されるレジスト形成工程について述べる。

0045

シード層4が形成された後、シード層4の上にレジスト8が形成される。レジスト8は、例えば、化学増幅型ネガ型レジストである。レジスト8は、例えば、スピンコート、バーコータースプレージェットディスペンス等を用い、膜が均一になるように形成される。

0046

次に、図2Cに示されるレジスト開口工程について述べる。ナノインプリント型9に設けられた突起部9aの位置と半導体装置Uに設けられた電極パッド2の位置が合うように位置合わせを行い、突起部9aを加熱・加圧手段によって軟化したレジスト8中に押し込む。さらに、ナノインプリント型9を、突起部9aと電極パッド2の間にレジスト8が残存する位置で止める。次に、ナノインプリント型9を引き上げ、レジスト8に開口部8c(図2D参照)を形成させる。ナノインプリント型9によって形成された開口部8cは、垂直に開口している。尚、ナノインプリント型9は、複数個の電極パッド2それぞれに対応する位置に開口部8cが形成されるように、複数個の突起部9aを有している。そして、ナノインプリント型9によって形成された複数個の開口部8cは、それぞれ、同一形状に形成される。

0047

ここで、ナノインプリント型9は、レジスト8に形成される開口部8cと同等の寸法・形状の微小の突起部9aが片面に所定の間隔で設けられている転写用の型である。ナノインプリント型9には、電極パッド2に対向する位置に、突起部9aが形成されている。突起部9aの形状は、例えば、円、四角形八角形であってもよい。

0048

ナノインプリント型9は、例えば、石英ガラス電鋳ニッケル、シリコン及びシリコーン樹脂の1つから形成されてもよく、また、複数を積層して形成されてもよい。例えば、ナノインプリント型9の上面に柔軟なシリコーン樹脂を用いると、半導体装置Uの反り・うねりを吸収することができ、好適である。ナノインプリント型9は、例えば、原版を作製した後、ナノインプリント型9の材料を流動させ硬化させることにより形成されてもよい。

0049

ここで、作製される原版は、レジスト8に形成される開口部8cの間隔と等しい間隔で、開口部8cの開口径と同等の寸法の、複数の凹部を有する。原版は、例えば、シリコン、石英、又はガラスを、エッチングないしは放電加工することにより形成されてもよい。ナノインプリント型9の外形寸法は、半導体装置Uの外形寸法よりも大きければよい。また、ナノインプリント型9の形状は、例えば、矩形である。

0050

次に、図2Dに示されるレジスト硬化工程について述べる。図2Dに示されるように、開口部8cが形成されたレジスト8全面に、レジスト8が反応する光エネルギーが与えられる。まず、レジスト8に光、例えば紫外線光照射した後、レジスト8を加熱する。ここで、レジスト8において、レジスト8の上面に近い部分はシード層4に近い部分に比べて光エネルギ照射量が多いため、酸発生剤が多く反応し酸濃度が高くなる。次に、加熱手段により、架橋反応を発生させる。酸濃度に伴い、レジスト8の上面に近いほど架橋度は高くなり、シード層4に近いほど架橋度は低くなる。ここで、加熱手段としては、例えば、バッチ型オーブン、リフロー炉、誘導加熱赤外線加熱ホットプレートなどが用いられる。

0051

次に、図2Eに示される現像工程において、半導体装置Uが現像液に浸漬される。現像液が開口部8cに入り込むことにより、レジスト8の開口部8cの内壁の溶解が進み、径方向に拡大(即ち、開口幅を拡大)し、応力緩和部5bおよびテーパ部5aの外形を画成する開口部8b、8aを形成する。現像工程による開口部8b、8aの形成工程については詳細を後述する。ここで、現像液は、レジスト8を溶解する作用を有する。現像液は、例えば、テトラメチルアンモニウムヒドロキシドトリメチル−2−ヒドロキシエチルアンモニウムハイドロオキサイド水溶液であってもよい。さらに、開口部8a、8b、8cに入り込んだ現像液の残渣が、洗浄液により除去される。洗浄液は、例えば、純水である。

0052

次に、図2Fに示されるめっき工程において半導体装置Uのシード層4が電源に接続され、電解めっき浴槽に浸され、通電処理が行われる。その結果、図2Eに示される開口部8a、8b、8cがめっきで充填される。めっき液は、例えば、Cu、Co、Auなどから成るボトムアップタイプのフィルドめっき液であってもよい。これらのめっき液を用いると、Cu、Co、Auなどの触媒効果により、開口部8a、8b、8cの内壁への濡れ性増し、微小な開口部であってもめっき液の注入が容易になるので、ボトムアップでめっきを形成するのに好適である。めっき高さはレジスト8の上面を越えないようにめっき時間を制御することにより、テーパ部5aと応力緩和部5bと柱状部5cとから成るめっきバンプ5を形成する。

0053

次に、図2Gに示されるレジスト剥離工程において、レジスト8がレジスト剥離液に浸漬され、半導体装置Uから剥離される。レジスト剥離液としては、例えば、アセトントルエン、N,N−ジメチルアセトアミドなどが用いられる。

0054

次に、図2Hに示されるシード層除去工程において、ウエットエッチング又はアッシング処理によりシード層4が除去されると、バンプ5が形成される。

0055

ここで、シード層4には、バンプ5よりもエッチング速度が速い材料を用いると、シード層除去工程においてバンプ5のエッチング量を減らすことができ、レジスト剥離工程後のバンプ形状を維持できるので、好適である。バンプ5の下のシード層4は、導電膜として残存させる。

0056

次に、図2Iに示される半導体実装工程において、例えばダイシングなどの個片化手段により個片化された半導体装置Uと回路基板Bとを対向させ、半導体装置Uのバンプ5と回路基板Bの電極パッド7の位置が合うように位置合わせを行い、加圧手段を用いてバンプ5と電極パッド7とを金属拡散接合する。ここで、加圧だけでなく加熱手段や超音波印加手段を加えてもよい。加熱手段や超音波印加手段を付け加えることにより、接合強度を増すことができる。ここで、バンプ5が圧縮変形することにより、絶縁層10にかかる応力を緩和することができる。さらに、電極パッド7には、導電材料を供給しても構わない。導電材料により、接合温度および接合荷重下げることができ、接合時の絶縁層10にかかる応力をさらに低減することができる。導電材料としては、例えば、金インク銀インク銅インクなどから成るナノペースト、SnAgCu、SnAg、Sn、SnBi,SnAgBiIn、SnInなどのはんだペーストなどが用いられる。

0057

最後に、図2Jに示される封止工程において、半導体装置Uと回路基板Bの間に封止樹脂11を注入し、加熱手段または紫外線手段により硬化することにより封止樹脂11が形成され、半導体実装構造体が形成される。封止樹脂11は、例えばエポキシアクリル、シリコーン樹脂などが用いられる。

0058

なお、本発明の実施の形態1において、レジスト8は化学増幅型レジストとして説明したがこれに限られない。感光型熱硬化型光熱用型のレジストであってもよい。

0059

<レジスト開口部形成工程>
図3A図3Dは、図2Eに示す現像工程を詳述した半導体装置Uの断面図の概念図である。

0060

図3Aに示されるように、レジスト8の開口部8cが半導体装置Uの面内で一定の幅・深さで、貫通することなく電極パッド2上にレジスト8の残膜を残した状態で設けられる。

0061

次に、図3Bに示されるように、半導体装置Uを現像液に浸漬すると、現像液は、半導体装置U面内で均一の速度で開口部8cに入り込む。その後、レジスト8の架橋度に応じて、レジスト8の溶解が進展する。レジスト8の架橋度が低い部分は、レジスト8の架橋度が高い部分よりも溶解が速いので、レジスト8の架橋度を制御することにより、開口部8bの形状を制御できる。ここで、レジスト8は、図2Dのレジスト硬化工程にて、自身の上面側から照射される光エネルギーにより硬化されている。そのため、レジスト8は、上面側から電極パッド2に向かうに従って架橋度が低くなる。結果として、開口部8cの底面ほど現像液によるレジスト8の溶解が進み、レジスト8の開口部8cは、垂直方向だけでなく、平面方向にも拡がる。これによって、応力緩和部5bの外形を画成する開口部8bが形成される。

0062

さらに、図3Cに示されるように、開口部8b、8cは、シード層4にまで届く。

0063

その後、図3Dに示されるように、シード層4近傍では現像液とシード層4の濡れやすさに起因して、現像液が開口部8bを中心にシード層4に放射状に濡れ拡がり、テーパ部5aの外形に対応する開口部8aが形成される。

0064

このように、本実施の形態によれば、工程を中断することなく一連のプロセスで、バンプ5のテーパ部5a、応力緩和部5b及び柱状部5cの外形を画成する開口部8a、8b、8cを形成する。これによって、その後の工程で、テーパ部5a、応力緩和部5b及び柱状部5cを形成した際に、これらの間に界面がなく、位置ずれもなく、半導体装置U面内で安定した形状を確保することができる。

0065

<バンプ形状>
図4A図4Bは、半導体装置Uのバンプ5の拡大図である。図4Aは、実装前の半導体装置Uの状態を示しており、図4Bは、実装後の半導体装置Uの状態を示している。

0066

<テーパ部5a>
テーパ部5aは、シード層4上に設けられる。テーパ部5aは、底面積が上面積よりも大きい円錐台形状を呈している。テーパ部5aがあることにより、バンプ5とシード層4との剪断強度を大きくする効果がある。

0067

テーパ部5aは電極パッド2に近い側の面すなわち底面の面積が上面の面積よりも広く、側面は傾斜を有する。さらに、テーパ部5aの底面の径は、電極パッド2の径以上、かつ電極パッド2のピッチの0.95倍未満であるとよい。電極パッド2の径未満であるとバンプの接合強度が低下し、接合後の高温・低温の繰り返しにより、破壊不良が起きる懸念が増大する。電極パッド2のピッチの0.95倍以上であると、接合後に圧縮され隣接するバンプ5間が繋がり、電気的にショート不良が生じる懸念がある。テーパ部5aの厚みは、0.2〜3μmであるとよい。0.2μmより薄い場合、接合強度の向上の効果が見られず、3μm以上あると接合時に圧縮変形量が増え、ショート不良の懸念が増大する。

0068

<応力緩和部5b>
応力緩和部5bは、当該応力緩和部5bの底面がテーパ部5aと密着し、当該応力緩和部5bの上面が柱状部5cと密着するように、設けられている。

0069

応力緩和部5bは、底面径D2(即ち、底面積)が上面径D1(即ち、上面積)よりも大きく、且つ、斜面が内側に湾曲した円錐台形状を呈している。応力緩和部5bは、上面径D1が底面径D2よりも小さいため、バンプ5に圧縮応力がかけられた時、径が同一の場合に比べて大きく変形することができる。

0070

尚、応力緩和部5bは、底部側(テーパ部5aとの境界付近)が横方向に膨張した形状を呈している。又、応力緩和部5bの上面径D1は、柱状部5cの底面径と略同一であり、応力緩和部5bの底面径D2は、テーパ部5aの上面径と略同一の径である。

0071

応力緩和部5bの高さH2は、バンプ5の高さHの1/2以上であるのが望ましい。

0072

<柱状部5c>
柱状部5cは、応力緩和部5bの上面と密着するように設けられ、応力緩和部の上面から上方に立設する円柱形状を呈する、柱状部5cの直径は、応力緩和部5bの上面径D1と略同一の直径であり、柱状部5cは、高さ方向に向かって当該径D1で形成されている。尚、柱状部5cの直径は、テーパ部5aの上面径(即ち、応力緩和部5bの底面径D2)よりも小さい。柱状部5cの形状は、例えば、円柱形状に代えて、多角形柱形状又は楕円柱形状であってもよい。

0073

図4Bに、半導体装置Uの実装構造の拡大図を示す。バンプ5’の内、応力緩和部5b’と柱状部5c’はいずれも圧縮され、平面方向に広がる。実装後の応力緩和部5b’の高さH2’は、実装前の応力緩和部5bの高さH2よりも低くなり、実装後の応力緩和部の底面径D2’は実装前の応力緩和部5bの底面径D2よりも大きくなる。また、実装後の柱状部5c’の高さH1’は実装前の柱状部5cの高さH1よりも低くなり、実装後の柱状部5cの底面径(即ち、応力緩和部の上面径)D1’は実装前の柱状部5cの底面径よりも大きくなる。

0074

かかる観点から、実装前の柱状部5cの径(即ち、応力緩和部5bの上面径D1)は、電極パッド2の径よりも小さいとよく、電極パッド2の径の1/2以下であるとなお良い。バンプ5の変形により脆弱な絶縁層10にかかる負荷を低減できるだけでなく、圧縮後に隣接部のバンプ5と電気的に繋がらないといった効果がある。

0075

<効果>
以上のように、実施の形態1によれば、回路基板Bの表面上に形成された脆弱な絶縁層10を破壊することなく、半導体装置Uを回路基板Bに実装することが可能である。これによって、製造歩留まりを向上することが可能になる。

0076

[実施の形態2]
実施の形態2は、バンプ5の先端に半球ドーム状の半球部5dを備える点で実施の形態1とは異なる。説明しない事項は実施の形態1と同様である。

0077

<半導体装置の構造>
図5A図5Bは、実施の形態2に係る半導体装置Uの構造を説明する断面図である。図5Aは、実装前の半導体装置Uの構造を示し、図5Bは、実装後の半導体装置Uの構造を示している。

0078

図5Aに示すようにバンプ5は、電極パッド2側から順に、テーパ部5aと応力緩和部5bと柱状部5cと半球部5dとを有している。

0079

半導体装置Uを回路基板Bに実装した後、半球部5d’の先端は平坦となり、当該半球部5d’の径は実装前より拡がり、当該半球部5d’の高さは低くなる。尚、この際、半球部5d’と回路基板Bの電極パッド7とは金属拡散により接合されている。

0080

バンプ5内部において、圧縮変形される部分が増えるため、半導体実装時に絶縁層10にかかる応力を低減できる。さらに、実装後の応力集中点が最も細い柱状部5c’になるため、加熱・冷却による熱応力において、絶縁層10にかかる応力を大きく低減することができる。

0081

半球部5dは、上面が丸みを帯び、かつ底面は平面である構造であり、球体の一部である。半球部5dの底面は、柱状部5cの先端と密着するように設けられている。半球部5dの直径は、柱状部5cの直径よりも大きい。

0082

<半導体装置の製造方法>
図6A図6Jは、実施の形態2に係る半導体装置Uの製造方法を説明する断面図である。

0083

本実施の形態に係る半導体装置の製造方法は、図6Fのめっき工程において、開口部8a、8b、8c内からレジスト8の上面を上回るまでめっきを成長させる点で、実施の形態1に係る半導体装置Uの製造方法と相違している。その他の図6A図6E図6G図6Jの工程は、図2A図2E図2G図2Jの工程と同様である。

0084

<効果>
以上のように、実施の形態2によれば、半導体装置Uを回路基板Bに実装する際、回路基板Bの表面上に形成された絶縁層10に対して作用する応力をより一層緩和することが可能である。これによって、製造歩留まりを向上することが可能になる。

0085

本開示に係る半導体装置によれば、実装工程において回路基板側に与える応力を緩和することが可能である。

0086

U半導体装置
1 装置本体
2電極パッド
3絶縁膜
4シード層
5、5’バンプ
5a、5a’テーパ部
5b、5b’応力緩和部
5c、5c’ 柱状部
5d、5d’半球部
B回路基板
6基板本体
7 電極パッド(基板側電極パッド)
8レジスト
8a、8b、8c 開口部
9ナノインプリント型
9a突起部
10絶縁層
11 封止樹脂

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

該当するデータがありません

関連する公募課題

該当するデータがありません

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

該当するデータがありません

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ