図面 (/)

技術 表示装置および電子機器

出願人 セイコーエプソン株式会社
発明者 厚地呂比奈
出願日 2019年4月22日 (1年9ヶ月経過) 出願番号 2019-080740
公開日 2020年10月29日 (3ヶ月経過) 公開番号 2020-177178
状態 未査定
技術分野 EL表示装置の制御 陰極線管以外の表示装置の制御 エレクトロルミネッセンス光源
主要キーワード PチャネルMOS マイクロ画像 選択信号出力回路 高位電位 低位電位 空白期間 シースルー状態 中央列
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2020年10月29日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (13)

課題

表示装置における回路の大型化を避ける。

解決手段

表示装置1は、階調値で指定された明るさで発光する発光素子を含み、表示画像最小単位となる単位回路と、ホスト装置から表示画像の走査順に供給される1行分の階調値のうち、当該階調値の最低値を含む範囲外となっている階調値があるかを否かを検出する検出回路と、検出回路によって範囲外となっている階調値があると検出された1行の次に走査される1行に対応する発光素子をオフさせる駆動回路と、を含む。

概要

背景

表示画像最小単位として、例えば電流で駆動されるOLEDなどの発光素子を用いた表示装置では、発光素子の階調値を指定するデータをD/A変換回路によってアナログ信号に変換し、当該アナログ信号をアンプ増幅して、駆動することが一般的である。なお、OLEDは、Organic Light Eemitting Diodeの略である。
表示装置には、低消費電力であることが要求されるが、D/A変換回路やアンプでは、回路そのものに定常的に電流が流れ、低消費電力化を妨げる要因となっている。

このため、発光素子に対応する階調値を示すデータを一旦ラッチし、ラッチしたデータを解析して、当該解析結果に応じてD/A変換回路やアンプ回路の動作を制御して、消費電力を削減する技術が提案されている(例えば特許文献1参照)。
また、表示装置で表示する画像の1行分が、最低値黒表示であるか否かを判定し、当該1行分が黒表示であれば、当該1行分の駆動期間において、アンプを含む駆動回路の動作をオフまたは低消費電力状態に制御する技術も知られている(例えば特許文献2参照)。

概要

表示装置における回路の大型化を避ける。表示装置1は、階調値で指定された明るさで発光する発光素子を含み、表示画像の最小単位となる単位回路と、ホスト装置から表示画像の走査順に供給される1行分の階調値のうち、当該階調値の最低値を含む範囲外となっている階調値があるかを否かを検出する検出回路と、検出回路によって範囲外となっている階調値があると検出された1行の次に走査される1行に対応する発光素子をオフさせる駆動回路と、を含む。

目的

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

階調値で指定された明るさで発光する発光素子を含み、表示画像最小単位となる単位回路と、ホスト装置から前記表示画像の走査順に供給される1行分の階調値が、当該階調値の最低値を含む範囲内となっているか否かを検出する検出回路と、前記検出回路によって前記範囲内となっている検出された1行の次に走査される1行に対応する発光素子をオフさせる駆動回路と、を含む表示装置

請求項2

前記単位回路は、走査線データ線とに対応して設けられ、前記駆動回路は、前記走査線を選択または非選択とする走査線駆動回路と、前記階調値をアナログ電圧に変換するD/A変換回路と、当該アナログの電圧を増幅して前記データ線にデータ信号として供給するアンプと、を含み前記単位回路に含まれる前記発光素子には、前記走査線駆動回路によって前記走査線が選択されたときに前記データ線に供給されたデータ信号に応じた電流が流れる、請求項1に記載の表示装置。

請求項3

前記走査線駆動回路は、前記検出回路によって前記範囲内なっていると検出された1行の次の行の走査線の走査時に当該走査線を非選択とし、前記駆動回路は、次の行の走査線の走査時に、前記D/A変換回路および前記アンプの動作を停止させる請求項2に記載の表示装置。

請求項4

前記検出回路による検出結果を示す情報を、前記検出回路によって検出された1行の次の1行に対応する階調値の前に付加する混合回路と、前記混合回路に付加された情報を抽出する抽出回路と、を含み、前記駆動回路は、前記抽出された情報に基づいて前記D/A変換回路および前記アンプの動作を停止させる請求項3に記載の表示装置。

請求項5

請求項1乃至4のいずれかに記載の表示装置を備える電子機器

技術分野

0001

本発明は、表示装置および電子機器に関する。

背景技術

0002

表示画像最小単位として、例えば電流で駆動されるOLEDなどの発光素子を用いた表示装置では、発光素子の階調値を指定するデータをD/A変換回路によってアナログ信号に変換し、当該アナログ信号をアンプ増幅して、駆動することが一般的である。なお、OLEDは、Organic Light Eemitting Diodeの略である。
表示装置には、低消費電力であることが要求されるが、D/A変換回路やアンプでは、回路そのものに定常的に電流が流れ、低消費電力化を妨げる要因となっている。

0003

このため、発光素子に対応する階調値を示すデータを一旦ラッチし、ラッチしたデータを解析して、当該解析結果に応じてD/A変換回路やアンプ回路の動作を制御して、消費電力を削減する技術が提案されている(例えば特許文献1参照)。
また、表示装置で表示する画像の1行分が、最低値黒表示であるか否かを判定し、当該1行分が黒表示であれば、当該1行分の駆動期間において、アンプを含む駆動回路の動作をオフまたは低消費電力状態に制御する技術も知られている(例えば特許文献2参照)。

先行技術

0004

特開2017−151284号公報
特開2018−146867号公報

発明が解決しようとする課題

0005

しかしながら、上記いずれの技術においても、階調値を示すデータを解析または判定した後に、当該データにしたがって表示を制御するために、階調値を示すデータを少なくても1行分保持するためのメモリ等が必要となる。特に、表示装置として高解像化や高階調化が要求される昨今では、当該データを記憶するためには、たとえ1行分であっても大きな記憶容量が必要となり、回路の大型化が避けられない。

課題を解決するための手段

0006

本発明の一態様に係る表示装置は、階調値で指定された明るさで発光する発光素子を含 階調値で指定された明るさで発光する発光素子を含み、表示画像の最小単位となる単位回路と、ホスト装置から前記表示画像の走査順に供給される1行分の階調値が、当該階調値の最低値を含む範囲内となっているか否かを検出する検出回路と、前記検出回路によって前記範囲内となっている検出された1行の次に走査される1行に対応する発光素子をオフさせる駆動回路と、を含む。

図面の簡単な説明

0007

実施形態に係る表示装置の電気的な構成を示すブロック図である。
表示装置におけるタイミングコントローラーの構成を示す図である。
表示パネルの構成を示す図である。
表示パネルにおける画素回路を示す図である。
表示装置の動作を示す図である。
表示装置の動作を示す図である。
表示装置の動作を示す図である。
表示装置の動作を示す図である。
表示装置の動作を示す図である。
表示装置の表示例を示す図である。
表示装置を用いたHMDを示す斜視図である。
HMDの光学構成を示す図である。

実施例

0008

以下、本発明の実施形態に係る表示装置について図面を参照して説明する。なお、各図において、各部の寸法および縮尺は、実際のものと適宜に異ならせてある。また、以下に述べる実施の形態は、好適な具体例であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの形態に限られるものではない。

0009

図1は、実施形態に係る表示装置1の構成を示す図である。この図に示されるように、表示装置1は、例えばヘッドマウントディスプレイに適用されて、マイクロ画像を表示するものであり、ホスト装置10、タイミングコントローラー20および表示パネル30を含む。なお、図では簡略化のために、ホスト装置10が「HOST」と表記され、タイミングコントローラー20が「TCON」と表記され、表示パネル30が「P_Mod」と表記されている。

0010

ホスト装置10は、プログラムに従って各種の演算処理制御処理等を実行し、表示パネル30に表示させるための映像データDnを生成し、クロック信号LVckに同期してタイミングコントローラー20に供給する。なお、映像データDnおよびクロック信号LVckは、例えばLVDSでホスト装置10からタイミングコントローラー20に供給される。LVDSは、Low Voltage Differential Signalingの略である。

0011

タイミングコントローラー20は、ホスト装置10から映像データDnおよびクロック信号LVckを受信する一方で、表示パネル30を駆動するためのタイミング信号を生成するとともに、受信した映像データDnを映像データDtとして再出力する。
なお、タイミング信号とは、表示パネル30を垂直走査および水平走査するための信号であり、同期信号Vsync、Hsyncおよびクロック信号Dclkなどがある。このうち、同期信号Vsyncは、表示パネル30に対して垂直走査の開始をLレベルパルスで指定し、同期信号Hsyncは、表示パネル30に対して水平走査の開始をLレベルのパルスで指定する。また、クロック信号Dclkは、映像データDtを表示パネル30に転送する際の同期信号として用いられる。
また、表示パネル30は、例えば発光素子にOLEDを用いたマイクロディスプレイであり、例えばシリコン基板集積化されて形成される。

0012

図2は、タイミングコントローラー20の構成を示す図である。この図に示されるように、タイミングコントローラー20は、変換回路210、検出回路220および混合回路230を含む。なお、図では簡略化のために、変換回路210が「CONV」と表記され、検出回路220が「DET」と表記され、混合回路230が「MIX」と表記されている。

0013

変換回路210は、タイミング信号である同期信号Vsync、Hsyncおよびクロック信号Dclkを生成するとともに、映像データDnを、表示パネル30の駆動に合わせたタイミングにて、例えば後述するヘッダの分だけ遅延させて、映像データDtとして出力する。
なお、映像データDtは、表示パネル30におけるサブ画素の階調値を例えば8ビットで指定するデータであって、表示パネル30で垂直走査および水平走査されるサブ画素の順番で供給される。また、階調値は、十進値で表記した場合に「0」〜「255」のいずれかで指定され、このうち、「0」が最も暗い状態の指定であり、「255」が最も明るい状態の指定である。ここで、「0」は階調値の最低値である。
変換回路210は、映像データDnを映像データDtとして供給する際に、階調値のアップまたはダウンコンバートや、ガンマ補正オーバードライブなどの処理を施してもよい。

0014

検出回路220は、一水平走査期間において供給される1行分の映像データDtの階調値が「0」を含む範囲内となっているか否かを検出する。検出回路220が検出する階調値の範囲は、階調値「0」のみであってもよいし、例えば「0」〜「4」であってもよい。ここで、検出回路220が検出する階調値の範囲は、階調値「0」のみとして説明する。検出回路220は、同期信号Hsyncの立ち上がりにて、詳細には水平走査期間の開始タイミングにて、検出結果である信号Blk_LをHレベルにリセットし、その後、階調値が「0」以外の映像データDtが到来したときに、Lレベルにセットする。このため、信号Blk_Lは、任意の1行を水平走査するために供給される1行分の階調値がすべて「0」であればHレベルに維持され、1つでも「0」以外の階調値があればLレベルにセットされる。

0015

混合回路230は、詳細には後述するが、同期信号HsyncがLレベルとなる期間の一部において、信号Blk_Lをヘッダとして映像データDtに埋め込んで、表示パネル30に供給する。

0016

図3は、表示パネル30の構成を示す図である。この図に示されるように、表示パネル30の表示領域300においては、表示すべき画像のサブ画素に対応してサブ画素回路31がマトリクス状に配列されている。詳細には、表示領域300において、m行走査線312が図において横方向に延在して設けられ、また、3列毎にグループ化された(3n)列のデータ線314が図において縦方向に延在し、かつ、走査線312と互いに電気的な絶縁を保って設けられている。そして、m行の走査線312と(3n)列のデータ線314との交差に対応してサブ画素回路31が設けられている。このため、本実施形態においてサブ画素回路31は、縦m行×横(3n)列でマトリクス状に配列される。

0017

ここで、m、nは、いずれも2以上の整数である。走査線312とサブ画素回路31とにおいて、マトリクスの行(ロウ)を区別するために、図において上から順に1、2、3、…、(m−1)、m行と呼ぶ場合がある。同様にデータ線314およびサブ画素回路31とにおいて、マトリクスの列(カラム)を区別するために、図において左から順に1、2、3、…、(3n−1)、(3n)列と呼ぶ場合がある。また、データ線314のグループ一般化して説明するために、1以上n以下の整数jを用いると、左から数えてj番目のグループには、(3j−2)列目、(3j−1)列目および(3j)列目のデータ線314が属している、ということになる。
なお、同一行の走査線312と同一グループに属する3列のデータ線314との交差に対応した3つのサブ画素回路31は、それぞれR(赤)、G(緑)、B(青)の画素に対応する。各サブ画素回路31には、後述するように、対応した色で発光するOLED36が含まれ、電流に応じた明るさで発光する。このため、図3に示される表示パネル30においてサブ画素回路31は、表示画像の最小単位である単位回路の一例であり、RGBの3つのサブ画素によってカラー画像の1画素が表現される。このサブ画素回路31は他のサブ画素回路31とは独立して制御され、OLED36はサブ画素回路31に対応する色で発光して、3原色の1つを表現する。

0018

表示パネル30は、走査制御回路320、走査線駆動回路330、選択信号出力回路340、デマルチプレクサ350、抽出回路360、ラッチ回路370、電圧生成回路380、セレクター群382、アンプ制御回路390およびアンプ群392を含む。
走査制御回路320は、タイミングコントローラー20から供給される同期信号Vsync、Hsyncおよびクロック信号Dclkに基づいて、他の回路を制御するほか、映像データDtを抽出回路360およびラッチ回路370に転送する。

0019

走査線駆動回路330は、走査制御回路320の制御にしたがってm行の走査線312を選択/非選択を制御する。詳細には、走査線駆動回路330は、原則的に、一垂直走査期間にわたってm行の走査線312を一水平走査期間毎に順番に走査するために、走査対象となる走査線312への走査信号をLレベルとする。
ここで、1行目の走査線312に供給される走査信号をGwr(1)と表記し、以降同様に2、3、…、(m−1)、m行目の走査線312に供給される走査信号を、Gwr(2)、Gwr(3)、…、Gwr(m-1)、Gwr(m)と表記している。
また、走査線駆動回路330は、走査信号Gwr(1)〜Gwr(m)のほかにも、当該走査信号に同期した制御信号Gel(1)〜Gel(m)を生成して表示領域300に供給するが、複雑化を避けるために省略されている。
ここで、1行〜m行までの行を一般的に示す場合の記号として、1以上m以下の整数であるiを用いる。
i行目を走査する場合に、当該走査の開始時において抽出回路360から抽出された信号Blk_LがHレベルであれば、走査線駆動回路330は、例外的に、当該i行目を水平走査する場合であっても、走査信号Gwr(i)および制御信号Gel(i)を強制的にHレベルに固定する構成となっている。

0020

選択信号出力回路340は、デマルチプレクサ350における選択を制御する信号Sel(1)、Sel(2)、Sel(3)を走査制御回路320による制御にしたがって生成する。詳細には、選択信号出力回路340は、原則的に、水平走査期間にわたって順次排他的に信号Sel(1)、Sel(2)、Sel(3)をHレベルとする。
なお、i行目を水平走査する場合に、当該水平走査の開始時において信号Blk_Lが、Hレベルであれば、選択信号出力回路340は、例外的に、当該水平走査期間において、信号Sel(1)、Sel(2)、Sel(3)を強制的にLレベルに固定する。

0021

デマルチプレクサ350は、データ線314毎に設けられたスイッチの集合体であり、各グループを構成する3列のデータ線314に、データ信号を順番に供給するものである。ここで、j番目のグループに属する(3j−2)、(3j−1)、(3j)列に対応した3つのスイッチの一端は、データ信号Vd(j)が供給される共通端子に接続される。
一方、(3j−2)列に対応したスイッチの他端は、(3j−2)列に対応したデータ線314に接続されている。同様に、(3j−1)列に対応したスイッチの他端は(3j−1)列に対応したデータ線314に接続され、(3j)列に対応したスイッチの他端は(3j)列に対応したデータ線314に接続される。
j番目のグループにおいて左端列である(3j−2)列に設けられたスイッチは、信号Sel(1)がHレベルであるときにオンする。同様に、j番目のグループにおいて中央列である(3j−1)列に設けられたスイッチは、信号Sel(2)がHレベルであるときにオンし、j番目のグループにおいて右端列である(3j)列に設けられたスイッチは、信号Sel(3)がHレベルであるときにオンする。

0022

説明の便宜上、サブ画素回路31について説明する。サブ画素回路31同士は、発色が異なるのみで、電気的にみれば互いに同一構成である。そこで、サブ画素回路31については、i行目であって、j番目のグループのうち左端列の(3j−2)列目に位置するi行(3j−2)列のサブ画素回路31を例にとって説明する。

0023

図4は、サブ画素回路31の構成を示す図である。
この図に示されるように、サブ画素回路31は、PチャネルMOS型のトランジスター33、34、35、OLED36と、保持容量Pixとを含む。i行目の走査線312には、走査信号Gwr(i)が供給される。

0024

i行(3j−2)列のサブ画素回路31におけるトランジスター33にあっては、ゲートノードがi行目の走査線312に接続され、ドレインまたはソースノードの一方が(3j−2)列目のデータ線314に接続され、他方がトランジスター34のゲートノードと、保持容量Pixの一端とにそれぞれ接続される。
トランジスター34にあっては、ソースノードが給電線316に接続され、ドレインノードがトランジスター35のソースノードに接続される。給電線316には、サブ画素回路31における電源のうち、高位電位Velが給電される。また、保持容量Pixの他端は、給電線316に接続される。このため、保持容量Pixは、トランジスター34のソース・ドレインノード間の電圧を保持することになる。

0025

トランジスター35にあっては、ゲートノードに制御信号Gel(i)が供給され、ドレインノードがOLED36のアノードに接続される。OLED36のカソードは、画素回路110における電源のうち、低位電位Vctの給電線318に接続される。

0026

OLED36は、シリコン基板において、例えばアノードと、光透過性を有するカソードとで白色有機EL層を挟持した素子である。そして、OLED36の光が出射されるカソード側にはRGBのいずれかに対応したカラーフィルターが重ねられる。このようなOLED36において、アノードからカソードに電流が流れると、アノードから注入された正孔とカソードから注入された電子とが有機EL層再結合して励起子が生成され、白色光が発生する。このときに発生した白色光は、シリコン基板側のアノードとは反対側のカソードを透過し、カラーフィルターによる着色を経て、観察者側に視認される。

0027

i行(3j−2)列のサブ画素回路31において、走査信号Gwr(i)がLレベルになると、トランジスター33がオンする。このため、(3j−2)列目のデータ線314に供給されたデータ信号の電圧がトランジスター34のゲートノードに印加され、この後、走査信号Gwr(i)がHレベルになっても、トランジスター34のゲートノードに印加された電圧は、保持容量Pixに保持される。走査信号Gwr(i)がHレベルになった後、制御信号Gel(i)がLレベルになれば、トランジスター35がオンするので、トランジスター34は、保持容量Pixに保持された電圧、すなわちゲート・ソースノード間の電圧に応じた電流をOLED36に流す。当該OLED36は、走査信号Gwr(i)がLレベルになったときに、(3j−2)列目のデータ線314に供給されたデータ信号の電圧に応じて発光する。
当該データ信号の電圧は、後述するようにi行(3j−2)列に対応する階調値をアナログ信号に変換した電圧である。このため、i行(3j−2)列のサブ画素回路31におけるOLED36は、i行(3j−2)列の階調値で指定された明るさで発光することになる。

0028

なお、図4に示されるサブ画素回路31の構成はあくまでも一例であり、付加的に、トランジスター34のしきい値特性補償するための回路や、OLED36のアノード電位をリセットする回路などを設けてもよい。

0029

説明を図3に戻すと、抽出回路360は、走査制御回路320から転送された映像データDtのうち信号Blk_Lを抽出して、電圧生成回路380およびアンプ制御回路390に供給する。

0030

ラッチ回路370は、転送された映像データDtを、走査制御回路320の制御にしたがってラッチする。詳細には、ラッチ回路370は、ある一水平走査期間において供給された映像データDtをラッチするとともに、次の一水平走査期間において、信号Sel(1)、Sel(2)、Sel(3)が順次Hレベルとなるタイミングに合わせて出力する。具体的には、j番目のグループでいえば、ラッチ回路370は、(i−1)行目の走査線312が選択される一水平走査期間に供給されたi行(3j−2)列、i行(3j−1)列、i行(3j)列の3つのサブ画素に対応した映像データDtをラッチし、i行目の走査線312が選択される一水平走査期間のうち、信号Sel(1)がHレベルとなる期間にi行(3j−2)列に対応する映像データDtを出力し、信号Sel(2)がHレベルとなる期間にi行(3j−1)列に対応する映像データDtを出力し、信号Sel(3)がHレベルとなる期間にi行(3j)列に対応する映像データDtを出力する。なお、ラッチ回路370は、j番目以外のグループの映像データDtについても、j番目のグループと同時並行的にラッチを実行する。

0031

電圧生成回路380は、例えばラダー抵抗回路等であり、電源電圧を分割して「0」から「255」までの各階調値に応じた電圧を生成する。ただし、電圧生成回路380は、水平走査の開始に供給される信号Blk_LがHレベルであれば、当該水平走査の期間におい電源電圧を遮断して、各階調値に応じた電圧の生成を中断する。
セレクター群382は、グループに対応したn個のセレクター381の集合体である。ここで、1個のセレクター381は、電圧生成回路380で生成された電圧のうち、ラッチ回路370から出力された映像データDtで指定された階調値に応じた電圧を選択して、アンプに出力する。
したがって、セレクター381は、ラッチ回路370から出力された映像データDtで指定された階調値を、アナログ電圧に変換するD/A変換回路として機能する。なお、信号Blk_LがHレベルであって、電圧生成回路380が各階調値に応じた電圧の生成を中断した場合、セレクター381は、映像データDtで指定された階調値に応じた電圧を選択しようとしても、選択すべき電圧が生成されていないので、結果的に、アナログ変換の動作が停止する。

0032

アンプ群392は、グループに対応したn個のアンプ391の集合体であり、1個のアンプ391は、セレクター381で変換された電圧を増幅し、データ信号としてデマルチプレクサ350の共通端子に供給する。具体的には、j番目のグループに対応するアンプ391は、デマルチプレクサ350において当該グループに対応した3つのスイッチの共通端子に、データ信号Vd(j)を供給する。
アンプ制御回路390は、アンプ群392におけるn個のアンプ391を制御する。具体的には、アンプ制御回路390は、水平走査の開始時において信号Blk_LがLレベルであれば、当該水平走査期間においてn個のアンプ391をイネーブルして増幅動作をさせる一方、信号Blk_LがHレベルであれば、当該水平走査期間においてn個のアンプ391をディセーブルして増幅動作を中断させる。
なお、走査線駆動回路330、選択信号出力回路340、デマルチプレクサ350、ラッチ回路370、電圧生成回路380、セレクター群382、アンプ制御回路390およびアンプ群392は駆動回路の一例であり、これらの要素によってサブ画素回路31が駆動される。

0033

次に、表示装置1の動作について説明する。図7および図8は、タイミングコントローラー20において、検出回路220による映像データDtの判別動作を示す図である。
ここで、図7および図8において、映像データDtにおける黒塗り四角は、階調値が「0」であることを示し、図8において、映像データDtにおける白抜きの四角は、「0」以外の階調値であることを示している。
図7および図8に示されるように、変換回路210から出力される同期信号Hsyncは、一水平走査期間(H)毎に、Lレベルの負パルスとなる。詳細には、同期信号Hsyncの立ち上がりによって、一水平走査期間の開始が規定されて、この立ち上がり以降、当該期間で水平走査される1行分の映像データDtが変換回路210から順番に出力される。
ここで、検出回路220は、出力である信号Blk_Lを、同期信号Hsyncの立ち上がりタイミングにてHレベルにリセットし、この後、階調値が「0」以外の映像データDtが到来したときに、Lレベルにセットする。

0034

このため、同期信号Hsyncの立ち上がり後に、水平走査される1行分の映像データDtの階調値がすべて「0」であれば、信号Blk_Lは、図7に示されるように、少なくとも同期信号Hsyncの次の立ち上がりまでHレベルに維持される。
一方、同期信号Hsyncの立ち上がり後に、水平走査される1行分の映像データDtのうち、「0」以外の階調値があれば、信号Blk_Lは、図8に示されるように、当該データが到来するタイミングt1にLレベルにセットされ、同期信号Hsyncが次の立ち上がりまでLレベルに維持される。

0035

図9は、混合回路230による信号Blk_Lの埋め込みを説明するための図である。
水平走査される1行分の映像データDtは、同期信号Hsyncの立ち上がり後に供給されるので、同期信号HsyncがLレベルとなる期間では、映像データDtは、データの空白期間となる。この空白期間を、本実施形態では、1行分の映像データDtのヘッダとして用いている。
詳細には、映像データDtにおいて、同期信号HsyncがLレベルとなる期間の先頭から複数ビットについては、“L”および“H”のパターンが予め定められて、同期信号HsyncがLレベルとなる期間であることを示し、当該パターン後の1ビットを例えば“L”とし、この“L”の後のビットとして、混合回路230は、同期信号Hsyncが立ち下がるタイミングt2にて取り込んだ信号Blk_Lのレベル情報として埋め込む。

0036

ヘッダに埋め込まれた信号Blk_Lは、当該ヘッダの後に続く映像データDtよりも1行前の映像データDtがすべて階調値が「0」であるか否かを示している。このため、厳密にいえば、ヘッダに埋め込まれた信号Blk_Lは、当該ヘッダの後に続く映像データDtがすべて階調値が「0」であるか否かを示すことにはならない。ただし、実際の表示内容を考慮した場合、階調値がすべて「0」となる1行分の次行は、同様に、階調値がすべて「0」となる可能性が高い一方で、1個でも階調値が「0」ではない1行分の次行は、同様に、階調値がすべて「0」とならない可能性が高い。

0037

そこで、本実施形態では、ある一水平走査期間において供給される1行分の映像データDtの階調値がすべて「0」であれば、次行においても階調値がすべて「0」であると推定して、当該次行が水平走査の対象となっても、当該次行の駆動を停止させて、当該次行に属するサブ画素回路31のOLED36をすべて非点灯とさせる。一方で、ある一水平走査期間において供給される1行分の映像データDtの階調値のうち、1個でも「0」以外の階調値があれば、次行においても階調値がすべて「0」ではないと推定して、当該次行が水平走査の対象となったときに、当該次行を駆動して、当該次行に属するサブ画素回路31のOLED36に階調値に応じた電流を流す構成としている。

0038

図5および図6は、表示パネル30における動作を示す図である。このうち、図5は、各行の映像データDtの階調値がすべて「0」でない場合の動作を示し、図6は、例えば1、2、(m−1)およびm行目の駆動を停止させる場合の動作を示す図である。

0039

映像データDtの階調値が各行ですべて「0」でない場合、各水平走査期間の開始時において抽出回路360から抽出される信号Blk_LはLレベルになるので、走査信号Gwr(1)〜Gwr(m)がHレベルに固定されない。
このため、図5に示されるように、走査信号Gwr(1)〜Gwr(m)は、一垂直走査期間(F)にわたって、一水平走査期間(H)毎に順次排他的にLレベルとなる。ここでは、1行、2行、3行、…、m行の順に走査され、この順に走査信号Gwr(1)、Gwr(2)、Gwr(3)、…、Gwr(m)がLレベルになり、走査線が選択される。これが、表示画像の走査順である。
ここで例えば、走査信号Gwr(i)がLレベルとなる水平走査期間(H)では、信号Sel(1)、Sel(2)、Sel(3)が順次排他的にHレベルとなる。信号Sel(1)がHレベルとなる期間では、例えばj番目のグループのアンプが出力するデータ信号Vd(j)は、i行(3j−2)列のサブ画素の階調値に対応した電圧を有する。当該データ信号は(3j−2)列目のデータ線314を介して、i行(3j−2)列のサブ画素回路31におけるトランジスター34のゲートノードに供給されて、保持容量Pixに保持される。同様に、信号Sel(2)がHレベルとなる期間では、データ信号Vd(j)は、i行(3j−1)列のサブ画素の階調値に対応した電圧となり、(3j−1)列目のデータ線314を介して、i行(3j−1)列のサブ画素回路31における保持容量Pixに保持される。信号Sel(3)がHレベルとなる期間では、データ信号Vd(j)は、i行(3j)列のサブ画素の階調値に対応した電圧となり、(3j)列目のデータ線314を介して、i行(3j)列のサブ画素回路31における保持容量Pixに保持される。
ここでは、j番目のグループに属する3列について説明したが、他のグループに属する列についても同様な動作が同時並行で実行される。
したがって、表示パネル30のサブ画素が、すべて階調値で指定された明るさで発光するので、映像データDtに応じた画面が表示されることになる。

0040

一方、1、(m−2)、(m−1)およびm行目の映像データDtの階調値がすべて「0」である場合、次の1、2、(m−1)およびm行目の水平走査期間の開始時において抽出回路360から抽出される信号Blk_LはHレベルになる。なお、m行目は、最終行であるので、表示パネル30では次行が存在しないが、映像データDtでみれば、m行の次行は、次の垂直走査期間において最初の1行目に相当する。

0041

1、(m−2)、(m−1)およびm行目の映像データDtの階調値がすべて「0」である場合、図6に示されるように、次行の1、2、(m−1)およびm行目が水平走査の対象であっても、走査信号Gwr(1)、Gwr(2)、Gwr(m-1)、Gwr(m)は、Hレベルに固定される。また、1、2、(m−1)およびm行目の水平走査期間において、電圧生成回路380が各階調値に応じた電圧の生成を中断し、アンプ制御回路390がn個のアンプをディセーブルして増幅動作を中断している。このため、1、2、(m−1)およびm行目のサブ画素回路31にはデータ信号が供給されない。また、図示省略しているが、制御信号Gel(1)、Gel(2)、Gel(m-1)、Gel(m)もHレベルであるので、1、2、(m−1)およびm行目のサブ画素回路31におけるOLED36は、すべて消灯状態となる。
なお、1、2、(m−1)およびm行目以外については、水平走査期間の開始時において信号Blk_LはLレベルになるので、トランジスター34のゲートノードに階調値に応じたデータ信号が供給されて、保持容量Pixに保持されるので、階調値に応じた明るさで発光して、表示が行われることになる。

0042

図10は、映像データDtで指定される画像について説明するための図である。なお、図において、Y方向が垂直走査方向であり、X方向が水平走査方向である。
また、この図では、画像の上端側において複数行にわたった領域Aと、下端側において複数行にわたった領域Bとがそれぞれ黒表示であり、領域Aおよび領域Bで挟まれる複数行にわたった領域Cで、例えばシネマなどが再生される場合を示している。なお、領域Aの下端に位置する行が(1)であり、領域Cの上端に位置する行が(2)であり、領域Cの下端に位置する行が(3)であり、領域Bの上端に位置する行が(4)である。

0043

映像データDtで指定される画像のうち、行(1)の階調値はすべて「0」である。このため、次の行(2)の水平走査の開始時において信号BLk_LがHレベルになる。したがって、当該行(2)の走査線312が水平走査の対象となったとき、電圧生成回路380やアンプ群392の動作が中断するので、表示パネル30における表示領域300の行(2)はすべて黒表示となる。映像データDtでは、行(2)の階調値がすべて「0」ではないので、表示領域300での表示は、映像データDtとは背理する。なお、このような背理は、1行分黒表示から1行分非黒表示に移行する際にのみ発生するので、実質的な影響は少ない。
このように映像データDtでみたときに、ある1行分が全黒表示であり、次の1行分すべて黒表示でない場合、当該次の1行の水平走査期間において、電圧生成回路380やアンプ群392の動作が中断する結果、表示領域300において当該次の1行分がすべて黒表示となるのは、本実施形態における固有現象である。

0044

また、映像データDtで指定される画像のうち、行(3)の階調値はすべて「0」ではない。このため、次の行(4)の水平走査の開始時において信号BLk_LがLレベルになる。したがって、当該行(4)の走査線312が水平走査の対象となったとき、電圧生成回路380やアンプ群392の動作が中断しないので、映像データDtで指定された通り黒表示となる。行(4)の階調値はすべて「0」であるが、電圧生成回路380やアンプ群392の動作が中断しないので、消費電力が削減されないものの、表示領域300の表示は、映像データDtとは背理しない。なお、行(4)の次の行以降では、電圧生成回路380やアンプ群392の動作が中断するので、消費電力が削減される。
このように映像データDtでみたときに、ある1行分がすべて黒表示でなく、次の1行分すべて黒表示である場合、当該次の1行の水平走査期間において、すべて黒表示であるにもかかわらず、電圧生成回路380やアンプ群392が動作するのも、本実施形態における固有の現象である。

0045

背景技術で述べたように、ある一水平走査期間において供給される1行分の映像データDtの階調値を解析した結果に基づいて、当該行の走査線312を選択するための動作、および、当該行に属するサブ画素回路31のOLED36の非点灯/点灯を制御する構成では、当該行の走査線312の選択動作等を、1行分の映像データDtの階調値を解析が済むまで待たせなければならない。このため、順次供給される映像データDtを保持するための記憶回路またはラインメモリが必要となり、構成が複雑化する。
これに対して、本実施形態によれば、ある一水平走査期間において供給される1行分の映像データDtの階調値がすべて「0」であれば、次行においても階調値がすべて「0」であると推定して、当該行の走査線312を選択するための動作、および、当該行に属するサブ画素回路31のOLED36を非点灯/点灯を制御するので、1行分の映像データDtの階調値を記憶するための記憶回路またはラインメモリが不要であり、構成の簡易化を図ることが可能となる。

0046

なお、上記実施形態では、一水平走査期間において供給される1行分の映像データDtの階調値がすべて「0」であれば、次行においても階調値がすべて「0」であると推定したが、階調値が例えば「0」〜「4」程度であれば、最低値とみなせる場合もある。このため、一水平走査期間において供給される1行分の映像データDtの階調値が「0」を含む範囲内にあれば、次行において階調値がすべて「0」であると推定して、当該次行を非選択にするとともにOLED36を非点灯としても良い。

0047

また、実施形態では、サブ画素回路31におけるトランジスター33〜35をpチャネル型としたが、nチャネル型としても良いし、pチャネル型とnチャネル型とを組み合わせてもよい。サブ画素回路31を構成するトランジスターの数や接続関係を変更してもよい。
なお、各トランジスターにおけるソースノードとドレインノードとは、チャネル型や電位関係に応じて適宜入れ替わる場合がある。

0048

実施形態では、デマルチプレクサ350によって3列のデータ線314にデータ信号を分配する構成としたが、分配しないで、データ線314にデータ信号を個々に供給する構成としてもよいし、複数チャネルに分配したデータ信号を複数チャネルで一括してデータ線314に供給する、いわゆるブロック順次の構成としてもよい。

0049

表示パネル30をシリコン基板ではなくて、他の半導体基板に形成してもよいし、ガラス基板に形成してもよい。実施形態では、表示素子として発光素子であるOLEDを例示したが、例えば無機発光ダイオードやLED(Light Emitting Diode)であってもよい。

0050

次に、実施形態等に係る表示装置1を適用した電子機器について説明する。表示装置1は、画素が小サイズで高精細な表示な用途に向いている。そこで、電子機器として、ヘッドマウント・ディスプレイ(HMD)を例に挙げて説明する。

0051

図11は、ヘッドマウント・ディスプレイの外観を示す図であり、図12は、その光学的な構成を示す図である。
まず、図11に示されるように、ヘッドマウント・ディスプレイ400は、外観的には、一般的な眼鏡と同様にテンプル410や、ブリッジ420、レンズ401L、401Rを有する。また、ヘッドマウント・ディスプレイ400は、図12に示されるように、ブリッジ420近傍であってレンズ401L、401Rの奥側(図において下側)には、左眼用の表示パネル30Lと右眼用の表示パネル30Rとが設けられる。
表示パネル30Lの画像表示面は、図12において左側となるように配置している。これによって表示パネル30Lによる表示画像は、光学レンズ402Lを介して図において9時の方向に出射する。ハーフミラー403Lは、表示パネル30Lによる表示画像を6時の方向に反射させる一方で、12時の方向から入射した光を透過させる。表示パネル30Rの画像表示面は、表示パネル30Lとは反対の右側となるように配置している。これによって表示パネル30Rによる表示画像は、光学レンズ402Rを介して図において3時の方向に出射する。ハーフミラー403Rは、表示パネル30Rによる表示画像を6時方向に反射させる一方で、12時の方向から入射した光を透過させる。

0052

この構成において、ヘッドマウント・ディスプレイ400の装着者は、表示パネル30L、30Rによる表示画像を、外の様子と重ね合わせたシースルー状態で観察することができる。
また、このヘッドマウント・ディスプレイ400において、視差を伴う両眼画像のうち、左眼用画像を表示パネル30Lに表示させ、右眼用画像を表示パネル30Rに表示させると、装着者に対し、表示された画像があたかも奥行きや立体感を持つかのように知覚させることができる。

0053

なお、表示パネル30を含む表示装置1については、ヘッドマウント・ディスプレイ400のほかにも、ビデオカメラレンズ交換式デジタルカメラなどにおける電子式ビューファインダーにも適用可能である。
また、表示装置1を回転可能な状態として視認させる構成では、ホスト装置10から供給された映像データDnを、例えば変換回路210が姿勢に応じて角度で回転処理して、表示パネル30に供給すればよい。

0054

1…表示装置、20…タイミングコントローラー、30…表示パネル、31…サブ画素回路、33〜35…トランジスター、36…OLED、312…走査線、314…データ線、320…走査制御回路、330…走査線駆動回路、340…選択信号出力回路、350…デマルチプレクサ、360…抽出回路、370…ラッチ回路、380…電圧生成回路、382…セレクター群、390…アンプ制御回路、392…アンプ群。

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • シャープ株式会社の「 発光素子および表示装置」が 公開されました。( 2020/12/17)

    【課題・解決手段】発光素子(50)は、発光層(54)と、正孔輸送層(55)と、電子輸送層(53)とを含む。発光層(54)は、量子ドットドーパント(61)と、正孔輸送性ホスト(62A)および電子輸送性ホ... 詳細

  • 株式会社半導体エネルギー研究所の「 半導体装置」が 公開されました。( 2020/12/17)

    【課題】一導電型のTFTによって構成し、かつ、出力信号振幅を正常に得られる回路を提供する。【解決手段】シフトレジスタにおいて、TFT101、103は、CK1にHレベルが入力されてONし、信号出力部(O... 詳細

  • 株式会社アルバックの「 真空蒸着装置用の蒸着源」が 公開されました。( 2020/12/17)

    【課題・解決手段】昇華性の材料を蒸着するときに、単位時間当たりの昇華量を多くできて被蒸着物に対する蒸着レートの高い真空蒸着装置用の蒸着源を提供する。真空チャンバ1内に配置されて、昇華性の有機材料7を昇... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ