図面 (/)

技術 表示装置、OLEDの劣化補償方法および電子機器

出願人 セイコーエプソン株式会社
発明者 田村剛太田人嗣厚地呂比奈
出願日 2019年4月22日 (1年10ヶ月経過) 出願番号 2019-080739
公開日 2020年10月29日 (3ヶ月経過) 公開番号 2020-177177
状態 未査定
技術分野 陰極線管以外の表示装置の制御 エレクトロルミネッセンス光源 EL表示装置の制御
主要キーワード ジャンパースイッチ 電源オンシーケンス 並列接続個数 Nチャネル 電源オフシーケンス 表示電源 端子周辺 シースルー状態
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2020年10月29日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (16)

課題

LEDの電源電圧を低くした場合に、コントラストの低下を抑える。

解決手段

表示装置は、アノードからカソードに流れる電流に応じて発光し、表示画像最小単位となるOLEDと、OLEDによる表示の積算時間が所定値を超えた場合に、カソードを、電圧Vssから、電圧Vssよりも低い電圧Vmに切り替えるためのスイッチと、を有する。

概要

背景

近年、発光素子としてOLED(Organic Light Emitting Diode、以下「OLED」という)を用いた表示装置が知られている。この種の表示装置では、小型化・高精細化の要求が強いので、近年では、半導体基板に、OLEDとともに当該OLEDを駆動するための回路を形成する技術が提案されている。半導体基板にOLEDを駆動する回路を形成する場合、当該回路を構成するトランジスターの小型化が容易となるが、その反面、トランジスターの耐圧が低下する。このため、OLEDの電源電圧可変として、特にOLEDに電流を流すトランジスターの破壊を防止する技術が提案されている(例えば特許文献1参照)。

概要

OLEDの電源電圧を低くした場合に、コントラストの低下を抑える。表示装置は、アノードからカソードに流れる電流に応じて発光し、表示画像最小単位となるOLEDと、OLEDによる表示の積算時間が所定値を超えた場合に、カソードを、電圧Vssから、電圧Vssよりも低い電圧Vmに切り替えるためのスイッチと、を有する。

目的

なお、上述した第2実施形態および第3実施形態については表示装置1として説明したが、表示装置1の目的はOLED120の特性が経時変化によって劣化しても、高いコントラストを維持することにある

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

アノードからカソードに流れる電流に応じて発光し、表示画像最小単位となるOLEDと、前記OLEDによる表示の積算時間が所定値を超えた場合に、前記カソードを、第1電圧から、前記第1電圧よりも低い第2電圧に切り替えるためのスイッチと、を有する表示装置

請求項2

前記OLEDを含む単位回路半導体基板に形成され、前記スイッチは、前記半導体基板とは別体である、請求項1に記載の表示装置。

請求項3

前記積算時間が所定値を超えた場合に、所定の表示がなされる請求項1または2に記載の表示装置。

請求項4

前記OLEDによる表示時間を積算する積算回路と、前記積算回路による表示時間の積算時間が前記所定値を超えたか否かを判定する判定回路と、を有し、前記スイッチは、前記判定回路によって前記積算時間が前記所定値を超えていないと判定された場合に、前記カソードに前記第1電圧を印加する第1トランジスターと、前記判定回路によって前記積算時間が前記所定値を超えた判定された場合に、前記カソードに前記第2電圧を印加する第2トランジスターと、を備える請求項1に記載の表示装置。

請求項5

前記OLEDを含む単位回路と、前記第1トランジスターと、前記第2トランジスターとが、同一の半導体基板に形成された請求項4に記載の表示装置。

請求項6

前記半導体基板は、トリプルウェル構造である請求項5に記載の表示装置。

請求項7

前記半導体基板は、ツインウェル構造であり、前記第2トランジスターのチャネル幅は、25000μm以上である、請求項5に記載の表示装置。

請求項8

前記第1トランジスターおよび前記第2トランジスターは、平面視で、前記半導体基板の端辺と前記単位回路を駆動する周辺回路との間に設けられる請求項7に記載の表示装置。

請求項9

アノードからカソードに流れる電流に応じて発光し、表示画像の最小単位となるOLEDの劣化補償方法であって、前記OLEDによる表示時間を積算し、当該積算時間が所定値を超えたか否かを判定し、当該積算時間が所定値を超えたと判定した場合に、前記カソードを、第1電圧から前記第1電圧よりも低い第2電圧に切り替えるOLEDの劣化補償方法。

請求項10

請求項1乃至8のいずれかに記載の表示装置を備える電子機器

技術分野

0001

本発明は、表示装置、OLEDの劣化補償方法および電子機器に関する。

背景技術

0002

近年、発光素子としてOLED(Organic Light Emitting Diode、以下「OLED」という)を用いた表示装置が知られている。この種の表示装置では、小型化・高精細化の要求が強いので、近年では、半導体基板に、OLEDとともに当該OLEDを駆動するための回路を形成する技術が提案されている。半導体基板にOLEDを駆動する回路を形成する場合、当該回路を構成するトランジスターの小型化が容易となるが、その反面、トランジスターの耐圧が低下する。このため、OLEDの電源電圧可変として、特にOLEDに電流を流すトランジスターの破壊を防止する技術が提案されている(例えば特許文献1参照)。

先行技術

0003

特開2013−25300号公報

発明が解決しようとする課題

0004

しかしながら、OLEDの電源電圧を可変とした構成では、特にカソード電圧を負電圧とした場合、コントラストが低下する、という課題があった。一方で、OLEDの特性が経時変化によって劣化すると、輝度が低下する、という問題もある。

課題を解決するための手段

0005

本発明の一態様に係る表示装置は、アノードからカソードに流れる電流に応じて発光し、表示画像最小単位となるOLEDと、前記OLEDによる表示の積算時間が所定値を超えた場合に、前記カソードを、第1電圧から、前記第1電圧よりも低い第2電圧に切り替えるためのスイッチと、を有する。

図面の簡単な説明

0006

第1実施形態に係る表示装置の構成を示す斜視図である。
表示装置の構成を示すブロック図である。
表示装置における表示モジュールの構成を示す図である。
表示モジュールのサブ画素回路等の構成を示す図である。
表示モジュールの動作を示す図である。
表示モジュールの輝度の経時変化の一例を示す図である。
表示モジュールの輝度の経時変化の一例を示す図である。
第2実施形態に係る表示装置の構成を示すブロック図である。
第3実施形態に係る表示装置の構成を示すブロック図である。
表示モジュールにおける基板ウェル領域の一例を示す断面図である。
表示モジュールにおける基板のウェル領域の別例を示す断面図である。
表示モジュールにおける各部領域の配置を示す平面図である。
OLEDの劣化補償方法を説明するためのフローチャートである。
表示装置を用いたヘッドマウントディスプレイを示す斜視図である。
ヘッドマウントディスプレイの光学構成を示す図である。

実施例

0007

以下、本発明の実施形態に係る表示装置について図面を参照して説明する。なお、各図において、各部の寸法および縮尺は、実際のものと適宜に異ならせてある。また、以下に述べる実施の形態は、好適な具体例であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの形態に限られるものではない。

0008

図1は、第1実施形態に係る表示装置1の構成を示す斜視図であり、図2は、表示装置1の構成を示すブロック図である。
この表示装置1は、例えばヘッドマウントディスプレイなどにおいてカラー画像を表示するマイクロディスプレイである。
表示装置1の詳細については後述するが、表示モジュール100を含む。表示モジュール100は、複数のサブ画素回路や当該サブ画素回路を駆動する駆動回路などが半導体基板に形成された有機EL装置である。半導体基板としては、例えばシリコン基板であるが、他の半導体基板であってもよい。なお、この図では、タイミングコントローラーは省略されている。

0009

表示モジュール100は、表示領域で開口する枠状のケース72に収納されるとともに、FPC(Flexible PrintedCircuits)基板74の一端が接続される。FPC基板74の他端には、複数の端子76が設けられて、ホスト装置やタイミングコントローラーに接続されて、複数の端子76を介し、映像データや同期信号等が供給される。
なお、表示モジュール100には、表示モジュール100のほか、表示電源回路等が含まれるが、ケース72に収納されるので、図1では現れていない。

0010

図2は、表示装置1の構成を示す図である。この図に示されるように、表示装置1は、タイミングコントローラー5、表示パネル10およびジャンパースイッチ14を含む。表示パネル10は、表示電源回路12と、表示モジュール100とを含む。本実施形態において、表示モジュール100は、半導体基板に形成されており、ジャンパースイッチ14は、この半導体基板とは別に設けられている。
なお、本実施形態において、電圧VddおよびVssが表示装置1のロジック電源として供給され、電圧Vddは例えば+1.8Vであり、電圧Vssは0Vである。

0011

タイミングコントローラー5は、ホスト装置からリセット信号Rst、クロック信号Clkおよび映像データDnを受信する。
タイミングコントローラー5は、ホスト装置から受信したクロック信号Clkおよび映像データDnに基づいて、表示モジュール100を駆動するためのタイミング信号を生成するとともに、受信した映像データDnを映像データDtとして再出力する。なお、タイミング信号とは、表示モジュール100を垂直走査および水平走査するための信号であり、同期信号Vsync、Hsyncおよびクロック信号Dclkなどがある。このうち、同期信号Vsyncは、表示モジュール100に対して垂直走査の開始を指定し、同期信号Hsyncは、表示モジュール100に対して水平走査の開始を指定する。また、クロック信号Dclkは、映像データDtを表示モジュールに転送する際の同期信号として用いられる。

0012

また、タイミングコントローラー5は、ホスト装置からリセット信号Rstを受信すると、表示パネル10の電源オンシーケンスを実行し、リセット信号Rstを再度受信すると、表示パネル10の電源オフシーケンスを実行する。具体的には、タイミングコントローラー5は、リセット信号Rstに対して所定の時間差で、表示電源回路12に電圧の生成/停止を信号Odによって指示する。

0013

表示電源回路12は、電圧VddおよびVssとは別に、信号Odにしたがって電圧Vel、Vmを生成し、このうち、電圧Velを表示モジュール100に、電圧Vmをジャンパースイッチ14の一端に、それぞれ供給する。
なお、表示電源回路12は、例えば電圧VddおよびVssを用いたチャージポンプなどにより、電圧Vel、Vmを生成する。また、本実施形態において、例えば電圧Velは+6.0であり、電圧Vmは−1.0Vである。

0014

ジャンパースイッチ14の他端には、電圧Vssが印加される。ジャンパースイッチ14は、一端の電圧Vmまたは他端の電圧Vssのいずれかを選択し、選択した電圧を表示モジュール100に電圧Vctとして供給する。ジャンパースイッチ14は、製造直後の初期状態では図に示されるように結線されて、電圧Vssを選択し、後述する時間を経過したときに図において右欄に示されるように結線されて、電圧Vmを選択する。なお、電圧Vssが第1電圧の一例であり、電圧Vmが第2電圧の一例である。

0015

図3は、表示モジュール100の構成を示す図である。
表示モジュール100における表示領域102では、m行走査線112が図において左右方向に沿って設けられ、n列データ線114が、上下方向に沿って、かつ、各走査線112と互いに電気的に絶縁を保つように設けられている。サブ画素回路110は、表示領域102において、m行の走査線112とn列のデータ線114との各交差に対応してm行n列のマトリクス状に配列している。

0016

m、nは、2以上の整数である。走査線112の行、および、サブ画素回路110のマトリクスの行を便宜的に区別するために、図3において上から順に1、2、3、…、m行と呼ぶ場合がある。行を特定せずに一般的に説明する場合には、1≦i≦mを満たすiを用いてi行と呼ぶことにする。
同様にデータ線114の列、および、サブ画素回路110のマトリクスの列を便宜的に区別するために、図3において左から順に1、2、3、…、n列と呼ぶ場合がある。また、列を特定せずに一般的に説明する場合には、1≦j≦nを満たすnを用いてj列と呼ぶことにする。

0017

なお、実際には例えば同一行の走査線112と互いに隣り合う3列のデータ線114との交差に対応した3つのサブ画素回路110が、それぞれR(赤)、G(緑)、B(青)の画素に対応し、これらの3つが表示すべきカラー画像の1画素が表現される。サブ画素回路110には、後述するように、対応した色で発光するOLED120が含まれ、電流に応じた明るさで発光する。すなわち、サブ画素回路110は、表示する画像の最小単位である単位回路の一例であり、RGBの3つのサブ画素による加法混色によってカラー画像の1画素が表現される。

0018

表示領域102の周辺には、サブ画素回路110を駆動するための周辺回路が設けられる。本実施形態において周辺回路としては、走査制御回路130、走査線駆動回路140およびデータ線駆動回路150が含まれる。
このうち、走査制御回路130は、タイミングコントローラー5から供給される同期信号Vsync、Hsync、映像データDtおよびクロック信号Dclkに基づいて、走査線駆動回路140の動作を制御するための制御信号Ctr_Y、および、データ線駆動回路150の動作を制御するための制御信号Ctr_Xをそれぞれ生成する。なお、映像データDtは、m行n列のサブ画素回路110で表現すべき階調値を指定する。

0019

走査線駆動回路140は、制御信号Ctr_Yにしたがって行毎に走査信号を生成し、1、2、3、…、m行目の走査線112に、走査信号Gwr(1)、Gwr(2)、Gwr(3)、…、Gwr(m)として供給する。また、走査線駆動回路140は、走査信号を行毎に供給するほか、走査信号に同期した各種の制御信号を行毎に供給する。これらの制御信号については、後述するとともに複雑化を避けるために図3では省略されている。

0020

データ線駆動回路150は、n列のデータ線114の各々に対応した階調信号生成回路152を含む。階調信号生成回路152とデータ線114とに間に容量素子Caが設けられる。詳細には、容量素子Caの一端と、階調信号生成回路152の出力端とは図示省略されたスイッチを介して接続され、容量素子Caの他端は、データ線114に接続される。
データ線114には、容量素子Cbの一端が接続され、容量素子Cbの他端は一定の電圧、例えば電源の電圧Vddの給電線に接続される。
なお、容量素子Cbは、特別に設けた容量ではなく、例えばデータ線114に寄生する容量を用いてもよい。
また、容量素子Caは、後述するように、データ線114の電圧振幅圧縮するために設けられるので、圧縮する必要がなければ省略することが可能である。

0021

階調信号生成回路152は、ある走査線112が選択されたときに、当該走査線112と自身に対応するデータ線114との交差に対応したサブ画素回路110に指定された階調に応じた電圧の階調信号を生成して、容量素子Caの一端に供給する回路である。詳細には、j列目の階調信号生成回路152は、i行目の走査線112が選択された期間において、容量素子Caの一端に、i行j列のサブ画素の階調値に応じた電圧の階調信号を出力する。
なお、容量素子Caの一端および他端には、それぞれを所定の電圧をセットするための回路が設けられるが、複雑化を避けるために図3では省略されている。

0022

図4は、サブ画素回路110等の構成を示す図である。m行n列で配列するサブ画素回路110については電気的にみれば互いに同一構成である。このため、サブ画素回路110についてはi行j列で代表させて説明する。

0023

図4において、i行目の走査線112とj列目のデータ線114との交差に対応して設けられるi行j列のサブ画素回路110は、OLED120と、Pチャネル型のトランジスター121〜125と、容量素子Csとを含む。
また、i行目のサブ画素回路110には、走査信号Gwr(i)のほか、制御信号Gel(i)、Gcmp(i)が、図3に示した走査線駆動回路140によって供給される。

0024

i行j列のサブ画素回路110において、OLED120は、例えばアノードと、光透過性を有するカソードとで白色有機EL層を挟持した素子である。そして、OLED120の光が出射されるカソード側にはRGBのいずれかに対応したカラーフィルターが重ねられる。このようなOLED120において、アノードからカソードに電流が流れると、アノードから注入された正孔とカソードから注入された電子とが有機EL層再結合して励起子が生成され、白色光が発生する。このときに発生した白色光は、アノードとは反対側のカソードを透過し、カラーフィルターによる着色を経て、観察者側に視認される。すなわち、OLED120は、表示画像の最小単位となる。すなわち、OLED120は、サブ画素回路110ごとに設けられる。言い換えると、1個のサブ画素回路110は1個のOLED120を含む。このサブ画素回路110は他のサブ画素回路110とは独立して制御され、OLED120はサブ画素回路110に対応する色で発光して、3原色の1つを表現する。

0025

i行j列のサブ画素回路110のトランジスター121にあっては、ゲートノードがトランジスター122のドレインノードに接続され、ソースノードが電圧Velの給電線に接続され、ドレインノードがトランジスター123のドレインノードおよびトランジスター124のソースノードに接続される。なお、容量素子Csにあっては、一端がトランジスター121のゲートノードに接続され、他端が電圧Velの給電線に接続される。このため、容量素子Csは、トランジスター121におけるゲート電圧を保持することになる。

0026

i行j列のサブ画素回路110のトランジスター122にあっては、ゲートノードがi行目の走査線112に接続され、ソースノードがj列目のデータ線114に接続される。i行j列のサブ画素回路110におけるトランジスター123にあっては、ゲートノードには、制御信号Gcmp(i)が供給され、ソースノードがj列目のデータ線114に接続される。i行j列のサブ画素回路110におけるトランジスター124にあっては、ゲートノードには、制御信号Gel(i)が供給され、ドレインノードがOLED120のアノードおよびトランジスター125のドレインノードに接続される。i行j列のサブ画素回路110におけるトランジスター125にあっては、ゲートノードには、制御信号Gcmp(i)が供給され、ソースノードが電圧Vorstの給電線に接続される。なお、OLED120のカソードは、電圧Vctの給電線に接続される。

0027

一方、図4においては、データ線114に電圧をセットするための回路として、図3では省略されていたPチャネル型のトランジスター161、162が含まれる。
詳細には、トランジスター161にあっては、ゲートノードに制御信号Xginiが供給され、ソースノードが電圧Vddの給電線に接続され、ドレインノードがデータ線114、すなわち容量素子Caの他端に接続される。
また、トランジスター162にあっては、ゲートノードに制御信号Xgrefが供給され、ソースノードが電圧Vrefの給電線に接続され、ドレインノードが容量素子Caの一端に接続される。

0028

なお、電圧Vrefは、例えば
(Vss<)Vref(<Vdd<Vel)
である。

0029

制御信号Xgini、Xgrefは、走査制御回路130によって1〜n列目にわたって共通に供給される。便宜上、j列目における容量素子Caの一端の電圧をVv(j)と表記する。また、当該容量素子Caの他端、すなわち、j列目のデータ線114の電圧をVd(j)と表記する。

0030

図5は、第1実施形態に係る表示装置1の動作を示すタイミングチャートである。
表示装置1では、1フレーム(F)の期間にわたって1、2、3、…、m行目という順番で水平走査される。詳細には、図に示されるように、走査信号Gwr(1)、Gwr(2)、Gwr(3)、…、Gwr(m)が、走査線駆動回路140によって水平走査期間(H)毎に、順次排他的にLレベルとなる。本説明において、1フレームとは、1カットコマ)分の画像を表示モジュール100に表示させるのに要する期間をいい、同期信号Vsyncで規定される垂直走査周波数が60Hzであれば、その1周期分の16.7ミリ秒の期間をいう。
なお、図5において、電圧を示す縦スケールは、各部または各信号にわたって必ずしも揃っていない。

0031

水平走査期間(H)での動作は、各行にわたって共通である。また、ある水平走査期間(H)において走査される行の1〜n列目のサブ画素回路110の動作についても、データ線の電圧が異なることがある以外、共通である。
そこで以下については、i行j列のサブ画素回路110について着目して説明する。

0032

本実施形態において、i行目の走査線112が選択される水平走査期間(H)では、走査信号Gwr(i)がLレベルになるので、i行j列のサブ画素回路110でいえば、トランジスター122がオンする。このため、トランジスター121のゲートノードは、j列目のデータ線114に接続された状態となる。また、当該水平走査期間(H)では、制御信号Gel(i)がHレベルになるので、i行j列のサブ画素回路110でいえば、トランジスター124がオフする結果、OLED120に電流が流れず、非点灯状態となる。

0033

図5に示されるように、当該水平走査期間(H)は、順に、初期化期間(a)→補償期間(b)→書込期間(c)に大別することができる。なお、当該水平走査期間(H)の後は発光期間となる。また、各列の階調信号生成回路152の出力端に設けられたスイッチは、初期化期間(a)および補償期間(b)においてオフであり、書込期間(c)においてオンする。
水平走査期間(H)の動作については、初期化期間(a)、補償期間(b)、書込期間(c)および発光期間に分けて説明する。

0034

イミングt1からt2までの初期化期間(a)は、データ線114をリセットする期間である。制御信号Xginiは初期化期間(a)の全域または一部でLレベルになるが、制御信号Gcmp(i)、Xgrefは初期化期間(a)の全域にわたってHレベルである。

0035

初期化期間(a)では、制御信号XginiがLレベルになるので、トランジスター161がオンする結果、データ線114の電圧Vd(j)は電圧Vddにセットされる。また、制御信号XgrefがLレベルになるので、トランジスター162がオンする結果、電圧Vv(j)は電圧Vrefにセットされる。このため、容量素子Caには、電圧(Vdd−Vref)がセットされる。

0036

タイミングt2からt3までの補償期間(b)は、サブ画素回路110におけるトランジスター121のしきい値を補償するための期間である。制御信号Gcmp(i)、Xgrefは、補償期間(b)の一部でLレベルになるが、制御信号Xginiは、補償期間(b)の全域にわたってHレベルである。

0037

補償期間(b)では、走査信号Gwr(i)がLレベルとなっている状態で制御信号Gcmp(i)がLレベルになる。このため、i行j列のサブ画素回路110において、トランジスター122がオンしている状態でトランジスター123がオンする。したがって、トランジスター121は、ゲートノードおよびドレインノードが接続された状態、すなわち、ダイオード接続状態となるので、当該トランジスター121においてゲートノード・ソースノード間の電圧が当該トランジスター121のしきい値電圧収束して、その電圧が容量素子Csに保持される。

0038

また、ダイオード接続状態では、トランジスター121のゲートノードおよびドレインノードが、j列目のデータ線114を介して接続されるので、電圧Vd(j)は、初期化期間(a)の電圧Vddから、トランジスター121のしきい値電圧となるようなゲート電圧まで変化する。電圧Vd(j)が変化すると、容量素子Caを介して、電圧Vv(j)も変化しようとするが、補償期間(b)では、制御信号XgrefがLレベルであるので、トランジスター162がオンしている結果、電圧Vv(j)は電圧Vrefに維持される。
なお、補償期間(b)では、制御信号Gcmp(i)がLレベルになるので、OLED120のアノードには、電圧Vorstがセットされる。

0039

タイミングt3からt4までの書込期間(c)は、階調信号生成回路152で生成された電圧を、容量素子Caを介してデータ線114に伝播させて、当該データ線114の電圧Vd(j)を、トランジスター121のゲートノードに保持させるための期間である。

0040

書込期間(c)では、制御信号Gcmp(i)、XginiおよびXgrefはHレベルであるので、トランジスター123、161、162はオフである。
また、書込期間(c)の直前である補償期間(b)では、j列目のデータ線114の電圧Vd(j)、および、i行j列のサブ画素回路110におけるトランジスター121のゲート電圧は、当該トランジスター121のゲートソース間の電圧をしきい値にさせる電圧となっている。また、補償期間(b)では電圧Vv(j)が電圧Vrefとなっている。
この状態から、書込期間(c)において、j列目の階調信号生成回路152の出力端に設けられたスイッチがオンして、当該出力端からi行j列のサブ画素の階調値に応じた電圧が出力される。
このため、容量素子Caの一端は、電圧Vrefから階調値に応じた電圧に変化し、容量素子Caを介して、j列目のデータ線114等に伝達する。このため、電圧Vd(j)は、電圧Vv(j)の変化分が容量素子Ca、CbおよびCsの容量比に応じて圧縮されて、上昇することになる。
この上昇後の電圧Vd(j)が、i行j列のサブ画素回路110におけるトランジスター122のゲートノードに印加され、容量素子Csに保持される。

0041

書込期間(d)の終了後、発光期間となる。すなわちi行目の走査線112が選択される水平走査期間(H)の終了後、発光期間に至ると、制御信号Gel(i)がLレベルに反転して、トランジスター124がオンするので、OLED120には、容量素子Csによって保持された電圧に応じた電流が流れる。このため、当該OLED120は、当該電流に応じた輝度で発光することになる。
なお、図5は、i行目の走査線112が選択される水平走査期間(H)を除く期間の全域を発光期間としている例であるが、水平走査期間(H)を除く期間の一部について発光期間としても良い。

0042

i行j列のサブ画素回路110において、発光期間におけるトランジスター121のゲート電圧は、上述したように、トランジスター121のゲート・ソース間がしきい値電圧となるような電圧から、i行j列のサブ画素の階調値に応じた電圧に変化させたときに上昇した電圧である。
このため、本実施形態では、m行n列のすべてのサブ画素回路110にわたってトランジスター121のしきい値電圧が補償された状態で、OLED120に階調値に応じた電流が流れるので、輝度のばらつきが小さくなる結果、高品位な表示が可能となる。

0043

本実施形態では、図2におけるジャンパースイッチ14によって、OLED120におけるカソードの電圧Vctを、初期状態において電圧Vdd(=0V)とし、初期状態からある時間を経過したときに電圧Vm(=−1.0V)に切り替える構成となっている。そこで次に電圧Vctを切り替え可能な構成とした理由について説明する。

0044

本実施形態よりも前の構成では、電圧Velが、より高位の例えば+8.0Vであったが、高解像度化および小型化が進行して、画素のピッチが狭くなり、半導体基板に形成されるトランジスターサイズが小さくなって、耐圧が低くなったため、本実施形態において電圧Velが+6.0Vとなっている。

0045

一般にOLED120の特性は経時的に変化する。具体的には、OLED120では、発光し始めるしきい値電圧が時間経過とともに徐々に上昇する。このため、OLED120の電源高位側である電圧Velを+6.0Vとし、カソードの電圧Vctを電圧Vssとする構成では、経時変化によってOLEDの特性が劣化したときに、十分な輝度で発光させることができなくなる。
そこで、OLED120のカソードの電圧Vctを、半導体基板電位の電圧Vssよりもさらに低い電圧Vm(=−1.0V)として、OLED120の特性が劣化しても、十分な輝度でOLED120を発光させることができる、と考えられた。

0046

しかしながら、OLED120のカソードの電圧Vctを、電圧Vmとした場合、OLED120の特徴である黒表示が実現できない、具体的には、わずかに電流が流れて発光し、コントラストが低下する、という現象が発生した。この理由は、OLED120を発光させる前に、当該OLED120のアノードに残留する電圧の影響を取り除くために、補償期間(b)においてトランジスター125をオンさせて、当該アノードに電圧Vorstを印加させてリセットしているが、このリセットが正常に機能していないため、である。より詳細には、トランジスター125はPチャネル型であるので、電圧Vorstとして半導体基板電位の電圧Vss(=0V)を使用しても、OLED120のアノードを十分に低い電圧に引き下げることができず、1.0V程度の電圧が残留する状態となる。この状態において、OLED120のカソードが電圧Vmであると、OLED120を非点灯とする場合でも2Vの電圧が印加されるので、電流が流れて発光してしまう。

0047

図6は、製造直後の初期状態における輝度を、電圧Vctを変化させた状態で示す図であり、図7は、初期状態から約1000時間経過した状態における輝度を、電圧Vctを変化させた状態で示す図である。なお、図6および図7においては、電圧Vctを−1.0Vとした場合の輝度を100%で正規化している。

0048

高コントラストを保つ、という観点からいえば、電圧Vctを0Vに固定して用いるのが好ましいが、図7に示されるように、初期状態から約1000時間経過した状態では、急激に低下する領域の境に位置することになる。なお、当該領域でOLED120を使用すると、当該OLED120の短寿命化を招く。

0049

そこでまず、本実施形態では、初期状態では、すなわちOLED120の経時変化が進行していない状態では、電圧Vctとして電圧Vss(=0V)を使用する。この状態では、図6に示されるように、電圧Vctが−1.0Vの場合と比較して、輝度の低下の影響が少なく、また、リセットも正常に機能すると考えられる。

0050

次に、本実施形態では、初期状態から800時間経過した時点、すなわちOLED120の経時変化がある程度進行した状態において、電圧Vctとして電圧Vm(=−1.0V)に切り替える。
この状態では、経時変化がある程度進行しているので、OLED120のしきい値電圧が初期状態よりも上昇している。このため、OLED120を非点灯とする場合に、リセットによってアノードに1.0V程度の電圧が残留していても、OLED120に電流が流れて発光することはない。また、図7に示されるように、電圧Vctが−1.0V付近である場合の輝度変化は、電圧Vctが0V付近である場合の輝度変化よりも急激に低下しないので、OLED120をより安定した状態で、短寿命化してしまうことを抑えた状態で用いることができる。

0051

電圧Vctの切替タイミングを、初期状態から800時間経過した時点としている理由は、次の通りである。詳細には、図7の特性を取得したタイミングが初期状態から約1000時間経過したタイミングであり、このタイミングにおいて電圧Vctが0Vよりも高くなると、輝度が急激に低下し始める。このため、本実施形態では、約1000時間よりも手前のタイミングであって、余裕を持たせて初期状態から800時間経過したタイミングとしている。この800時間は所定値の一例である。

0052

本実施形態において、電圧Vctは、ジャンパースイッチ14で切り替えられるが、実際の切り替えは、次のように作業を想定している。例えば、ホスト装置が、初期状態から表示パネル10での表示時間を積算し、この積算時間が800時間を超えたら、テロップを映像データに重畳して生成する。このテロップは、製品メンテナンスの時期が到来した旨を示す。なお、ユーザーが製品メンテナンスの時期が到来したことが確認できればよく、テロップに限られず、アイコンなどの案内画面が表示されてもよい。この案内等を確認したユーザーは、表示装置1を含むヘッドマウントディスプレイを、サービスセンターなどの拠点返送して、当該拠点のサービスマンがジャンパースイッチ14の結線を変更して、電圧Vctを電圧Vssから電圧Vmに切り替えるとともに、他のサービス、例えばクリーニング等して、ユーザーに返送する。また、テロップや案内板に、返送手順や返送先を表示してもよい。

0053

このように本実施形態によれば、OLED120におけるカソードの電圧Vctを、表示の積算時間に基づいて切り替えることで、初期状態から高コントラスト化を維持しつつ、長寿命化を図ることができる。

0054

第1実施形態では、電圧Vctをジャンパースイッチ14で切り替える構成のために、ユーザーが表示装置1を含むヘッドマウントディスプレイを拠点に返送したが、ユーザーにとってみれば返送作業が負担となりやすく、拠点側、すなわちメーカーにとってみても切り替える手間のために負担となりやすい。
そこで、このような負担を低減させるための第2実施形態について説明する。

0055

図8は、第2実施形態に係る表示装置1の構成を示すブロック図である。図8に示される第2実施形態が図2に示される第1実施形態と相違する点は、第1に、タイミングコントローラー5に積算回路7および判定回路9が設けられている点、第2に、ジャンパースイッチ14がトランジスター22、24に置き換えられている点、および、第3に、レベルシフタ20が設けられている点にある。本実施形態において、表示モジュール100は半導体基板に形成されており、レベルシフタ20、トランジスター22および24はこの半導体基板とは別に設けられている。

0056

積算回路7は、初期状態から、表示パネル10で表示がなされた時間、具体的に表示モジュール100にタイミング信号等を供給した時間を、積算する。
判定回路9は、積算回路7による積算時間が800時間を超えているか否かを判定し、当該積算時間が800時間を超えていなければ、信号Selを例えばLレベルで出力し、当該積算時間が800時間を超えれば、信号SelをHレベルで出力する。
トランジスター22、24は例えばPチャネル型である。このうち、トランジスター22にあっては、ソースノードが表示モジュール100における電圧Vctの給電線に接続され、ドレインノードには表示電源回路12による電圧Vmが印加される。トランジスター24にあっては、ソースノードには電圧Vssが印加され、ドレインノードが表示モジュール100における電圧Vctの給電線に接続される。トランジスター22、24は、電圧Vctを電圧Vssから電圧Vmに切り替えるためのスイッチとして機能する。

0057

レベルシフタ20は、トランジスター22、24のゲート信号を、信号Selのレベルに応じて電圧VddおよびVmをレベルシフトして生成する。詳細には、レベルシフタ20は、信号SelがLレベルであれば、トランジスター22をオフさせ、トランジスター24をオンさせるゲート信号を生成し、信号SelがHレベルであれば、トランジスター22をオンさせ、トランジスター24をオフさせるゲート信号を生成する。
なお、トランジスター24が第1トランジスターの一例であり、トランジスター22が第2トランジスターの一例である。

0058

第2実施形態では、表示の積算時間が800時間を超えれば、表示モジュール100における電圧Vctが電圧Vss(=0V)から電圧Vm(=−1.0V)に、表示装置1自身でよって切り替えるので、第1実施形態のようにユーザーおよびメーカーに対する負担を軽減することができる。

0059

図9は、第3実施形態に係る表示装置1の構成を示すブロック図である。この図に示されるように、第2実施形態では表示モジュール100とは別体であったレベルシフタ20、トランジスター22および24を、第3実施形態では、表示モジュール100の半導体基板内に形成した構成となっている。
第3実施形態に係る表示装置1は、電気的な構成でみれば、第2実施形態と同様である。このため、第3実施形態によれば、第2実施形態と同様にユーザーおよびメーカーに対する負担を軽減することができる。

0060

基板電位のVss(=0V)よりもさらに低い電圧Vm(=−1.0V)をトランジスターで制御するには、半導体基板において、基板電位から電圧Vmに向かう方向を順方向とするダイオードが形成されない構造とする必要がある。また、トランジスターのオン抵抗を低くするには、トランジスター22、24をNチャネル型であることが好ましい。
そこで、半導体基板がP型であれば、図10に示されるようなトリプルウェル構造を採用すればよい。この構造により、半導体基板において、基板電位から電圧Vmに向かう方向を順方向とするダイオードが形成されず、かつ、オン抵抗が低いNチャネル型のトランジスター22、24を形成することができる。

0061

ただし、上記トリプルウェル構造とするには、半導体形成プロセスを新規に開発する必要となる場合がある。この場合、開発のための時間を要するだけでなく、高コスト化を招来してしまう。このため、プロセスを変更する必要のないツインウェル構造で、基板電位よりもさらに低い電圧をトランジスターで制御する必要がある。
一方で、図7を示されるように、電圧Vctとして−1.0Vは必ずしもが必要ではなく、例えば−0.4V程度でも、OLED120において十分な高コントラストが得られるとともに、長寿命化を図ることができると考えられる。

0062

図11は、ツインウェル構造で、図9に示されるPチャネル型のトランジスター22、24が形成された半導体基板を示す図である。なお、図11では、半導体基板を、図10と同様にP型としている。トランジスター22においてP型のドレインノードには電圧Vm(=−1.0V)が印加される。ただし、当該トランジスター22が形成されるNウェルの電位は、基板電位と同じ0Vに保たれているので、トランジスター22の形成領域に寄生するダイオードにおいて、順方向に電流が流れることはない。
また、この構造において、トランジスター22のゲートノードに−1.0Vを印加することによってオンさせて、電圧Vmを電圧Vctとして選択させた場合に、当該トランジスターのチャネル幅を、すなわちチャネルにおいてキャリアの移動方向と直交する方向のサイズを、十分に広くすることで、電圧Vctとして−0.4V以下の電圧を得ることができる。具体的には、トランジスター22のチャネル幅を25000μm以上とすることにより、電圧Vctとして−0.4V以下の電圧を得ることができる。

0063

なお、ここでいうトランジスターのチャネル幅は、トランジスター22が1個で構成される場合であるが、並列接続で構成される場合には、1個のトランジスターのチャネル幅と並列接続個数との積で表される。例えば、1個のトランジスターのチャネル幅が500μmである場合、当該トランジスターを50個並列に接続すれば、トランジスター22のチャネル幅として25000μmを確保することができる。トランジスター24についても、同様に50個並列接続すればよい。このような構成において、トランジスター22、24として、チャネル幅が500μmのトランジスターを、計100個以上を形成する必要があるが、例えば次のような領域に形成すればよい。

0064

図12は、表示モジュール100を平面視したときに、トランジスター22、24が形成される領域を示す図である。
表示モジュール100には、半導体基板において表示領域102の観察側封止を兼ねる保護用ガラスが貼り付けられる。また、半導体基板においてガラスが貼り付けられた領域の周縁には、FPC基板74と接続するための端子が複数設けられる。半導体基板は、ウェハーから個片としてダイシングされるが、このダイシングの際の切断ラインDLは、FPC基板74と接続するための端子から十分に離れた位置にある。このため、表示モジュール100において、端子周辺ではスペースに余裕がある。このスペースに、トランジスター22として複数個のトランジスターが並列接続されて設けられ、同様に、トランジスター24として複数個のトランジスターが並列接続されて設けられる。

0065

詳細には、図12に示されるように、平面視で、表示領域102の長手方向が走査線112の延在方向であり、表示領域102の短手方向がデータ線114の延在方向である場合、走査線駆動回路140が表示領域102の例えば左辺外縁の領域に形成され、データ線駆動回路150が表示領域102の例えば下辺外縁の領域に形成される。また、トランジスター22、24は、データ線駆動回路150と、表示モジュール100の下辺との間の領域に形成される。

0066

なお、半導体基板において、FPC基板74と接続するための端子は、図示省略されているが、例えば、トランジスター22、24が形成された領域を含む四辺に沿って設けられる。
また、トランジスター22、24については、走査線駆動回路140と、表示モジュール100の左辺との間の領域に形成されてもよい。さらに、トランジスター22、24については、走査線駆動回路140と表示モジュール100の左辺との間の領域、および、データ線駆動回路150と表示モジュール100の下辺との間の領域にまたがって形成されてもよい。すなわち、トランジスター22、24については、走査制御回路130、走査線駆動回路140およびデータ線駆動回路150の周辺回路と、表示モジュール100における端辺との間の領域に形成することが好ましい。

0067

なお、上述した第2実施形態および第3実施形態については表示装置1として説明したが、表示装置1の目的はOLED120の特性が経時変化によって劣化しても、高いコントラストを維持することにあるから、次のようなOLEDの劣化補償方法として概念することができる。

0068

図13は、この方法を説明するためのフローチャートである。まず、判定回路9は、出力の信号SelをLレベルにセットする(ステップS10)。これによりトランジスター22がオフし、トランジスター24がオンするので、電圧Vctとして電圧Vss(=0v)が選択される。また、積算回路7が、OLED120による画像の表示時間の積算を開始する(ステップS12)。

0069

判定回路9は、積算回路7による積算時間が800時間を超えたか否かを判定し(ステップS14)、超えていないと判定すれば(判定結果が「No」であれば)、処理手順がステップS12に戻る。これにより、積算回路7による積算が継続される。
一方、判定回路9は、積算回路7による積算時間が800時間を超えたと判定すれば(ステップS14の「Yes」であれば)、信号SelをHレベルにセットする。これによりトランジスター22がオンし、トランジスター24がオフするので、電圧Vctとして電圧Vm(=−1.0v)が選択される。したがって、このような方法によっても、OLED120について、初期状態から高コントラスト化を維持しつつ、長寿命化を図ることができる。

0070

また、上述した実施形態では、1列のデータ線114に1つの階調信号生成回路152を対応させて、階調値に応じた信号を供給する構成としたが、複数のデータ線114毎に1つの階調信号生成回路152を対応させて、階調値に応じた信号をデマルチプレクサによって順次分配する構成としてもよい。また、複数チャネル分配した信号を複数チャネルで一括してデータ線114に供給する、いわゆるブロック順次の構成としてもよい。

0071

次に、実施形態等に係る表示装置1を適用した電子機器について説明する。表示装置1は、画素が小サイズで高精細な表示な用途に向いている。そこで、電子機器として、ヘッドマウントディスプレイを例に挙げて説明する。

0072

図14は、ヘッドマウントディスプレイの外観を示す図であり、図15は、その光学的な構成を示す図である。
まず、図14に示されるように、ヘッドマウントディスプレイ300は、外観的には、一般的な眼鏡と同様にテンプル310や、ブリッジ320、レンズ301L、301Rを有する。また、ヘッドマウントディスプレイ300は、図15に示されるように、ブリッジ320近傍であってレンズ301L、301Rの奥側(図において下側)には、左眼用の表示パネル10Lと右眼用の表示パネル10Rとが設けられる。
表示パネル30Lの画像表示面は、図15において左側となるように配置している。これによって表示パネル10Lによる表示画像は、光学レンズ302Lを介して図において9時の方向に出射する。ハーフミラー303Lは、表示パネル10Lによる表示画像を6時の方向に反射させる一方で、12時の方向から入射した光を透過させる。表示パネル10Rの画像表示面は、表示パネル10Lとは反対の右側となるように配置している。これによって表示パネル10Rによる表示画像は、光学レンズ302Rを介して図において3時の方向に出射する。ハーフミラー303Rは、表示パネル10Rによる表示画像を6時方向に反射させる一方で、12時の方向から入射した光を透過させる。

0073

この構成において、ヘッドマウントディスプレイ300の装着者は、表示パネル10L、10Rによる表示画像を、外の様子と重ね合わせたシースルー状態で観察することができる。
また、このヘッドマウントディスプレイ300において、視差を伴う両眼画像のうち、左眼用画像を表示パネル10Lに表示させ、右眼用画像を表示パネル10Rに表示させると、装着者に対し、表示された画像があたかも奥行きや立体感を持つかのように知覚させることができる。

0074

なお、表示パネル10を含む表示装置1については、ヘッドマウントディスプレイ300のほかにも、ビデオカメラレンズ交換式デジタルカメラなどにおける電子式ビューファインダーにも適用可能である。

0075

1…表示装置、5…タイミングコントローラー、7…積算回路、9…判定回路、10…表示パネル、12…表示電源回路、14…ジャンパースイッチ、20…レベルシフタ、22、24…トランジスター、100…表示モジュール、110…サブ画素回路、120…OLED、121〜125…トランジスター。

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • シャープ株式会社の「 発光素子および表示装置」が 公開されました。( 2020/12/17)

    【課題・解決手段】発光素子(50)は、発光層(54)と、正孔輸送層(55)と、電子輸送層(53)とを含む。発光層(54)は、量子ドットドーパント(61)と、正孔輸送性ホスト(62A)および電子輸送性ホ... 詳細

  • 株式会社半導体エネルギー研究所の「 半導体装置」が 公開されました。( 2020/12/17)

    【課題】一導電型のTFTによって構成し、かつ、出力信号振幅を正常に得られる回路を提供する。【解決手段】シフトレジスタにおいて、TFT101、103は、CK1にHレベルが入力されてONし、信号出力部(O... 詳細

  • 株式会社アルバックの「 真空蒸着装置用の蒸着源」が 公開されました。( 2020/12/17)

    【課題・解決手段】昇華性の材料を蒸着するときに、単位時間当たりの昇華量を多くできて被蒸着物に対する蒸着レートの高い真空蒸着装置用の蒸着源を提供する。真空チャンバ1内に配置されて、昇華性の有機材料7を昇... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ