図面 (/)

技術 複合型電子部品および電子回路

出願人 株式会社村田製作所
発明者 松永季
出願日 2019年3月29日 (1年10ヶ月経過) 出願番号 2019-067765
公開日 2020年10月8日 (4ヶ月経過) 公開番号 2020-167574
状態 未査定
技術分野 フィルタ・等化器 一般用変成器のコイル 通信用コイル・変成器
主要キーワード ディファレンシャル信号 湿式電解めっき 引出導体 給電膜 結合コイル 差動伝送線路 コイル導体層 積層工法
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2020年10月8日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (9)

課題

解決手段

複合型電子部品は、複数の絶縁層を含む本体と、第1と第2入力端子と、第1と第2出力端子と、グランド端子と、第1と第2フィルタと、第2フィルタとグランド端子の間に接続された抵抗パターンとを備え、第1フィルタは、第1入力端子と第1出力端子の間に接続された第1コイルパターンと、第2入力端子と第2出力端子の間に接続された第2コイルパターンとを有し、第1コイルパターンと第2コイルパターンは、コモンモードフィルタを構成し、第2フィルタは、第1入力端子とグランド端子の間に接続された第3コイルパターンと、第2入力端子とグランド端子の間に接続された第4コイルパターンとを有し、第3コイルパターンと第4コイルパターンは、ディファレンシャルモードフィルタを構成し、抵抗パターンは、第1から第4コイルパターンと異なる絶縁層上に位置している。

概要

背景

従来、複合型電子部品としては、特許第4312187号公報(特許文献1)に記載されたものがある。この複合型電子部品は、入力端子出力端子との間に電気的に直列接続されたコモンモードフィルタと、コモンモードフィルタの入力端子側で入力端子とグランド端子との間に電気的に直列接続されたディファレンシャルモードフィルタとを備える。

概要

コモンモードノイズ差動伝送線路への反射を低減でき、ディファレンシャル信号透過特性の低下を抑制できる。複合型電子部品は、複数の絶縁層を含む本体と、第1と第2入力端子と、第1と第2出力端子と、グランド端子と、第1と第2フィルタと、第2フィルタとグランド端子の間に接続された抵抗パターンとを備え、第1フィルタは、第1入力端子と第1出力端子の間に接続された第1コイルパターンと、第2入力端子と第2出力端子の間に接続された第2コイルパターンとを有し、第1コイルパターンと第2コイルパターンは、コモンモードフィルタを構成し、第2フィルタは、第1入力端子とグランド端子の間に接続された第3コイルパターンと、第2入力端子とグランド端子の間に接続された第4コイルパターンとを有し、第3コイルパターンと第4コイルパターンは、ディファレンシャルモードフィルタを構成し、抵抗パターンは、第1から第4コイルパターンと異なる絶縁層上に位置している。

目的

そこで、本開示は、コモンモードノイズの差動伝送線路への反射を低減でき、ディファレンシャル信号の透過特性の低下を抑制できる複合型電子部品および電子回路を提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

複数の絶縁層が積層方向に積層された本体と、前記本体に設けられた、第1入力端子、第2入力端子、第1出力端子、第2出力端子およびグランド端子と、前記本体内に設けられ、前記第1入力端子と前記第1出力端子との間および前記第2入力端子と前記第2出力端子との間に電気的に直列接続された第1フィルタと、前記本体内に設けられ、前記第1入力端子と前記グランド端子との間および前記第2入力端子と前記グランド端子との間に電気的に直列接続された第2フィルタと、前記本体内に設けられ、前記第2フィルタと前記グランド端子との間に電気的に直列接続された抵抗パターンとを備え、前記第1フィルタは、前記第1入力端子と前記第1出力端子との間に電気的に直列接続された第1コイルパターンと、前記第2入力端子と前記第2出力端子との間に電気的に直列接続された第2コイルパターンとを有し、前記第1コイルパターンと前記第2コイルパターンとは、コモンモードフィルタを構成し、前記第2フィルタは、前記第1入力端子と前記グランド端子との間に電気的に直列接続された第3コイルパターンと、前記第2入力端子と前記グランド端子との間に接続された第4コイルパターンとを有し、前記第3コイルパターンと前記第4コイルパターンとは、ディファレンシャルモードフィルタを構成し、前記抵抗パターンは、前記第1、前記第2、前記第3および前記第4コイルパターンと異なる前記絶縁層上に位置している、複合型電子部品

請求項2

前記第1コイルパターンと前記第2コイルパターンとは、互いに異なる前記絶縁層上に位置し、前記積層方向の一方からみて、前記第1コイルパターンに囲まれた領域と前記第2コイルパターンに囲まれた領域とは、少なくとも一部が重なり、かつ、前記第1コイルパターンの前記第1入力端子から前記第1出力端子に向かう巻回方向と、前記第2コイルパターンの前記第2入力端子から前記第2出力端子に向かう巻回方向が同じである、請求項1に記載の複合型電子部品。

請求項3

前記第3コイルパターンと前記第4コイルパターンとは、互いに異なる前記絶縁層上に位置し、前記積層方向の一方からみて、前記第3コイルパターンに囲まれた領域と前記第4コイルパターンに囲まれた領域とは、少なくとも一部が重なり、かつ、前記第3コイルパターンの前記第1入力端子から前記グランド端子に向かう巻回方向と、前記第4コイルパターンの前記第2入力端子から前記グランド端子に向かう巻回方向が逆である、請求項1または2に記載の複合型電子部品。

請求項4

前記抵抗パターンは、前記第3コイルパターンと前記グランド端子との間に電気的に直列接続された第1抵抗パターンと、前記第4コイルパターンと前記グランド端子との間に電気的に直列接続された第2抵抗パターンとを有する、請求項1から3の何れか一つに記載の複合型電子部品。

請求項5

前記第1抵抗パターンと前記第2抵抗パターンとは、同一の前記絶縁層上に位置している、請求項1から4の何れか一つに記載の複合型電子部品。

請求項6

前記第1コイルパターンと前記第3コイルパターンとは、同一の前記絶縁層上に位置し、前記第2コイルパターンと前記第4コイルパターンとは、同一の前記絶縁層上に位置している、請求項1から5の何れか一つに記載の複合型電子部品。

請求項7

前記グランド端子は、前記第1抵抗パターンに電気的に接続された第1グランド端子と、前記第2抵抗パターンに電気的に接続された第2グランド端子とを有する、請求項1から6の何れか一つに記載の複合型電子部品。

請求項8

前記抵抗パターンは、前記絶縁層上を蛇行するミアンダ形状である、請求項1から7の何れか一つに記載の複合型電子部品。

請求項9

前記抵抗パターンの厚みは、前記第1から前記第4コイルパターンのそれぞれの厚みよりも薄い、請求項1から8の何れか一つに記載の複合型電子部品。

請求項10

請求項1から9の何れか一つに記載の複合型電子部品と、前記複合型電子部品の前記グランド端子と電気的に接続されるグランド電極と、前記複合型電子部品の前記グランド端子と、前記グランド電極との間に電気的に直列接続されたコンデンサとを備える、電子回路

技術分野

0001

本発明は、複合型電子部品および電子回路に関する。

背景技術

0002

従来、複合型電子部品としては、特許第4312187号公報(特許文献1)に記載されたものがある。この複合型電子部品は、入力端子出力端子との間に電気的に直列接続されたコモンモードフィルタと、コモンモードフィルタの入力端子側で入力端子とグランド端子との間に電気的に直列接続されたディファレンシャルモードフィルタとを備える。

先行技術

0003

特許第4312187号公報

発明が解決しようとする課題

0004

ところで、前記従来の複合型電子部品では、コモンモードフィルタが挿入される一対の信号線からなる差動伝送線路に対して、ディファレンシャルモードフィルタおよびグランド端子を介してグランド電極へつながるシャント線路を設けることで、コモンモードフィルタで反射されたコモンモードノイズを差動伝送線路に戻さずにシャント線路に導いて、差動伝送線路を介した周辺回路へのコモンモードノイズの影響を抑えようとしている。

0005

しかしながら、本願発明者は、前記複合型電子部品では、ディファレンシャルモードフィルタの終端であるグランド端子がグランド電極に直接に接続されており、コモンモードノイズから見たシャント線路の特性インピーダンスが差動伝送線路の特性インピーダンスと整合されていないことを発見した。このため、コモンモードフィルタで反射されたコモンモードノイズは、十分にはシャント線路に誘導されず、上記コモンモードノイズの反射による周辺回路への影響の改善は限定的である。

0006

また、特許文献1では言及されていないが前記複合型電子部品においては、ディファレンシャルモードフィルタのインピーダンス低周波域で小さくなるため、入力端子から入力されたディファレンシャル信号低周波成分がシャント線路側にも流れてしまい、ディファレンシャル信号の透過特性が低下する。

0007

そこで、本開示は、コモンモードノイズの差動伝送線路への反射を低減でき、ディファレンシャル信号の透過特性の低下を抑制できる複合型電子部品および電子回路を提供することにある。

課題を解決するための手段

0008

前記課題を解決するため、本開示の一態様である複合型電子部品は、
複数の絶縁層が積層方向に積層された本体と、
前記本体に設けられた、第1入力端子、第2入力端子、第1出力端子、第2出力端子およびグランド端子と、
前記本体内に設けられ、前記第1入力端子と前記第1出力端子との間および前記第2入力端子と前記第2出力端子との間に電気的に直列接続された第1フィルタと、
前記本体内に設けられ、前記第1入力端子と前記グランド端子との間および前記第2入力端子と前記グランド端子との間に電気的に直列接続された第2フィルタと、
前記本体内に設けられ、前記第2フィルタと前記グランド端子との間に電気的に直列接続された抵抗パターン
を備え、
前記第1フィルタは、
前記第1入力端子と前記第1出力端子との間に電気的に直列接続された第1コイルパターンと、
前記第2入力端子と前記第2出力端子との間に電気的に直列接続された第2コイルパターンと
を有し、
前記第1コイルパターンと前記第2コイルパターンとは、コモンモードフィルタを構成し、
前記第2フィルタは、
前記第1入力端子と前記グランド端子との間に電気的に直列接続された第3コイルパターンと、
前記第2入力端子と前記グランド端子との間に接続された第4コイルパターンと
を有し、
前記第3コイルパターンと前記第4コイルパターンとは、ディファレンシャルモードフィルタを構成し、
前記抵抗パターンは、前記第1、前記第2、前記第3および前記第4コイルパターンと異なる前記絶縁層上に位置している。

0009

前記態様によれば、第2フィルタとグランド端子との間に電気的に直列接続された抵抗パターンにより、シャント線路の特性インピーダンスを調整することができる。したがって、コモンモードノイズに対して、シャント線路の特性インピーダンスと差動伝送線路の特性インピーダンスに整合することで、コモンモードノイズをシャント線路に十分に誘導することができる。

0010

また、前記態様によれば、ディファレンシャル信号に対しては、シャント線路に抵抗パターンがあることで、シャント線路の特性インピーダンスが差動伝送線路の特性インピーダンスから外れるため、低周波域で第2フィルタのインピーダンスが低下した場合でも、ディファレンシャル信号の低周波成分がシャント線路側に伝送し難くなり、複合型電子部品におけるディファレンシャル信号の透過特性の低下を抑制できる。
また、前記態様によれば、抵抗パターンでコモンモードノイズが熱消費され、ノイズ自体を除去することができる。

0011

また、抵抗パターンは、第1、第2、第3および第4コイルパターンと異なる絶縁層上に位置しているので、抵抗パターンを第1、第2、第3および第4コイルパターンと異なる構造、材料、プロセスで設けることができ、例えば、コイルパターンとは独立して抵抗パターンの抵抗率を向上させるなど、複合型電子部品の設計自由度が向上する。

0012

また、複合型電子部品の一実施形態では、
前記第1コイルパターンと前記第2コイルパターンとは、互いに異なる前記絶縁層上に位置し、
前記積層方向の一方からみて、
前記第1コイルパターンに囲まれた領域と前記第2コイルパターンに囲まれた領域とは、少なくとも一部が重なり、かつ、
前記第1コイルパターンの前記第1入力端子から前記第1出力端子に向かう巻回方向と、前記第2コイルパターンの前記第2入力端子から前記第2出力端子に向かう巻回方向が同じである。

0013

前記実施形態によれば、第1コイルパターンに囲まれた領域と第2コイルパターンに囲まれた領域とは、少なくとも一部が重なるので、第1コイルパターンと第2コイルパターンの磁気結合をより強めることができ、コモンモードノイズの除去効果がより向上する。また、第1コイルパターンに囲まれた領域と第2コイルパターンに囲まれた領域とは、少なくとも一部が重なるので、実装面積を低減できる。また、第1コイルパターンと第2コイルパターンは、互いに異なる絶縁層上に位置するので、ディファレンシャル信号が流れて電位差が発生する第1コイルパターンと第2コイルパターンの絶縁性を高めることができる。

0014

また、複合型電子部品の一実施形態では、
前記第3コイルパターンと前記第4コイルパターンとは、互いに異なる前記絶縁層上に位置し、
前記積層方向の一方からみて、
前記第3コイルパターンに囲まれた領域と前記第4コイルパターンに囲まれた領域とは、少なくとも一部が重なり、かつ、
前記第3コイルパターンの前記第1入力端子から前記グランド端子に向かう巻回方向と、前記第4コイルパターンの前記第2入力端子から前記グランド端子に向かう巻回方向が逆である。

0015

前記実施形態によれば、第3コイルパターンに囲まれた領域と第4コイルパターンに囲まれた領域とは、少なくとも一部が重なるので、第3コイルパターンと第4コイルパターンの磁気結合をより強めることができ、ディファレンシャル信号の伝送抑制の効果がより向上する。また、第3コイルパターンに囲まれた領域と第4コイルパターンに囲まれた領域とは、少なくとも一部が重なるので、実装面積を低減できる。

0016

また、複合型電子部品の一実施形態では、
前記抵抗パターンは、
前記第3コイルパターンと前記グランド端子との間に電気的に直列接続された第1抵抗パターンと、
前記第4コイルパターンと前記グランド端子との間に電気的に直列接続された第2抵抗パターンと
を有する。

0017

前記実施形態によれば、抵抗パターンは、第1抵抗パターンと第2抵抗パターンとを有するので、第1入力端子および第2入力端子から抵抗パターンまでの間に、ディファレンシャル信号が同電位となる電位中和点の発生が発生せず、ディファレンシャル信号の透過特性が一層向上する。また、上記によれば、コモンモードノイズとディファレンシャル信号との第1抵抗パターンおよび第2抵抗パターンを通過する態様の違いにより、コモンモードノイズに対するシャント線路の特性インピーダンスおよびディファレンシャル信号に対するシャント線路の特性インピーダンスの調整を行いやすくなる。

0018

また、複合型電子部品の一実施形態では、前記第1抵抗パターンと前記第2抵抗パターンとは、同一の前記絶縁層上に位置している。

0019

前記実施形態によれば、第1抵抗パターンと第2抵抗パターンとは、同一の絶縁層上に位置しているので、複合型電子部品の低背化を図ることができる。

0020

また、複合型電子部品の一実施形態では、前記第1コイルパターンと前記第3コイルパターンとは、同一の前記絶縁層上に位置し、前記第2コイルパターンと前記第4コイルパターンとは、同一の前記絶縁層上に位置している。

0021

前記実施形態によれば、絶縁層の数量を低減できるので、複合電子部品を低背化とでき、また、多層化に伴う表面の凹凸を低減でき、また、強度や信頼性を向上でき、また、複合電子部品の製造が容易になる。

0022

また、複合型電子部品の一実施形態では、
前記グランド端子は、
前記第1抵抗パターンに電気的に接続された第1グランド端子と、
前記第2抵抗パターンに電気的に接続された第2グランド端子と
を有する。

0023

前記実施形態によれば、グランド端子は、第1グランド端子と第2グランド端子とを有するので、複合型電子部品内のシャント線路側で、ディファレンシャル信号が同電位となる電位中和点の発生を抑制でき、ディファレンシャル信号の透過特性が一層向上する。

0024

また、複合型電子部品の一実施形態では、前記抵抗パターンは、前記絶縁層上を蛇行するミアンダ形状である。

0025

前記実施形態によれば、抵抗パターンの線路長を長くでき、抵抗パターンの抵抗値を高くできる。

0026

また、複合型電子部品の一実施形態では、前記抵抗パターンの厚みは、前記第1から前記第4コイルパターンのそれぞれの厚みよりも薄い。

0027

前記実施形態によれば、抵抗パターンの厚みを薄くでき、抵抗パターンの抵抗値を高くできる。

0028

また、電子回路の一実施形態では、
前記複合型電子部品と、
前記複合型電子部品の前記グランド端子と電気的に接続されるグランド電極と、
前記複合型電子部品の前記グランド端子と、前記グランド電極との間に電気的に直列接続されたコンデンサ
を備える。

0029

前記実施形態によれば、シャント線路にコンデンサが挿入されるので、ディファレンシャル信号の低周波成分がシャント線路側に伝送し難くなり、複合型電子部品におけるディファレンシャル信号の透過特性の低下をより抑制できる。

発明の効果

0030

本開示の一態様である複合型電子部品および電子回路によれば、コモンモードノイズの差動伝送線路への反射を低減でき、ディファレンシャル信号の透過特性の低下を抑制できる。

図面の簡単な説明

0031

複合型電子部品の第1実施形態を示す斜視図である。
複合型電子部品および電子回路の等価回路図である。
複合型電子部品の一部の分解平面図である。
複合型電子部品の一部の分解平面図である。
複合型電子部品の一部の分解平面図である。
複合型電子部品の一部の分解平面図である。
複合型電子部品の一部の分解平面図である。
複合型電子部品および電子回路の第2実施形態を示す等価回路図である。

実施例

0032

以下、本開示の一態様である複合型電子部品および電子回路を図示の実施の形態により詳細に説明する。なお、図面は一部模式的なものを含み、実際の寸法や比率を反映していない場合がある。

0033

(第1実施形態)
図1は、複合型電子部品の第1実施形態を示す斜視図である。図2は、複合型電子部品の等価回路図である。図1図2に示すように、複合型電子部品1は、本体10と、第1入力端子51、第2入力端子52、第1出力端子61、第2出力端子62、第1グランド端子71および第2グランド端子72と、第1フィルタ101、第2フィルタ102と、第1抵抗パターン31、第2抵抗パターン32とを備える。

0034

複合型電子部品1は、入力端子51,52、出力端子61,62、グランド端子71,72を介して、図示しない回路基板配線に電気的に接続される。複合型電子部品1は、デジタル信号を伝送する差動伝送線路において、コモンモードノイズの除去に用いられることが好適なものであり、パソコンDVDプレーヤーデジカメ、TV、携帯電話、カーエレクトロニクス医療用産業用機械などの電子機器に用いられる。

0035

第1フィルタ101は、第1入力端子51と第1出力端子61との間および第2入力端子52と第2出力端子62との間に電気的に接続されている。第2フィルタ102は、第1フィルタ101の第1、第2入力端子51,52側で、第1入力端子51と第1グランド端子71との間および第2入力端子52と第2グランド端子72との間に電気的に接続されている。第1抵抗パターン31は、第2フィルタ102と第1グランド端子71との間に電気的に接続されている。第2抵抗パターン32は、第2フィルタ102と第2グランド端子72との間に電気的に接続されている。第1、第2抵抗パターン31,32の抵抗値は、好ましくは、それぞれ50Ωである。

0036

第1フィルタ101は、第1入力端子51と第1出力端子61とに接続された第1コイルパターン21と、第2入力端子52と第2出力端子62とに接続された第2コイルパターン22とを有する。本体10の内部において、第1コイルパターン21が第1入力端子51から第1出力端子61に向かって巻回される方向と、第2コイルパターン22が第2入力端子52から第2出力端子62に向かって巻回される方向は互いに同一方向である。
図2に示すように、第1、第2入力端子51,52のそれぞれに逆相となる信号、すなわちディファレンシャル信号が入力されると、第1、第2コイルパターン21,22に発生する磁束は互いに打ち消し合う。これにより、当該ディファレンシャル信号に対する第1フィルタ101のインピーダンスは低減し、当該ディファレンシャル信号は第1フィルタ101を透過することができる。一方、第1、第2入力端子51,52のそれぞれに同相となる信号、すなわちコモンモードノイズが入力されると、第1、第2コイルパターン21,22に発生する磁束は互いに強め合う。これにより、当該コモンモードノイズに対する第1フィルタ101のインピーダンスは増加し、当該コモンモードノイズの第1フィルタ101の透過は抑制される。したがって、第1フィルタ部101は、第1、第2コイルパターン21,22から構成されるコモンモードフィルタである。

0037

第2フィルタ102は、第1入力端子51と第1グランド端子71とに接続された第3コイルパターン23と、第2入力端子52と第2グランド端子72とに接続された第4コイルパターン24とを有する。また、第2フィルタ102は、第1フィルタ101よりも前段(第1、第2入力端子51,52側)で、第1、第2入力端子と接続されている。具体的には、第1入力端子51から第1コイルパターン21に向かう配線が途中で分岐して、コイルパターン23と接続されており、第2入力端子52から第2コイルパターン22に向かう配線が途中で分岐して、コイルパターン24と接続されている。
これにより、コモンモードフィルタである第1フィルタ101が挿入される一対の信号線からなる差動伝送線路に対して、第2フィルタ102および第1、第2グランド端子71,72を介して第1、第2グランド電極83,84へつながるシャント線路を設けることが可能となる。本体10の内部において、第3コイルパターン23の第1入力端子51から第1グランド端子71に向かう巻回方向と、第4コイルパターン24の第2入力端子52から第2グランド端子72に向かう巻回方向が逆である。
図2に示すように、第1、第2入力端子51,52のそれぞれに逆相となる信号、すなわちディファレンシャル信号が入力されると、第3、第4コイルパターン23,24に発生する磁束は互いに強め合う。これにより、当該ディファレンシャル信号に対する第2フィルタ102のインピーダンスは増加し、当該ディファレンシャル信号の第2フィルタ102の透過は抑制される。一方、第1、第2入力端子51,52のそれぞれに同相となる信号、すなわちコモンモードノイズが入力されると、第3と第4コイルパターン23,24に発生する磁束は互いに打ち消し合う。これにより、当該コモンモードノイズに対する第2フィルタ102のインピーダンスは低減し、当該コモンモードノイズは第1フィルタ101を透過することができる。したがって、第2フィルタ部102は、第3、第4コイルパターン23,24から構成されるディファレンシャルモードフィルタである。

0038

前記複合型電子部品1によれば、第2フィルタ102とグランド端子81,82との間に電気的に直列接続された第1、第2抵抗パターン31,32により、第2フィルタ102および第1、第2抵抗パターン31,32を含むシャント線路の特性インピーダンスを調整することができる。したがって、コモンモードノイズに対して、シャント線路の特性インピーダンスと差動伝送線路の特性インピーダンス(例えば50Ω)に整合することで、コモンモードノイズをシャント線路に十分に誘導することができる。

0039

また、複合型電子部品1によれば、ディファレンシャル信号に対しては、シャント線路に第1、第2抵抗パターン31,32があることで、シャント線路の特性インピーダンスが差動伝送線路の特性インピーダンス(例えば50Ω)から外れるため、低周波域で第2フィルタ102のインピーダンスが低下した場合でも、ディファレンシャル信号の低周波成分がシャント線路側に伝送し難くなり、複合型電子部品におけるディファレンシャル信号の透過特性の低下を抑制できる。
また、複合型電子部品1によれば、第1、第2抵抗パターン31,32でコモンモードノイズが熱消費され、ノイズ自体を除去することができる。

0040

また、前記複合型電子部品1では、抵抗パターンとして、第1抵抗パターン31と第2抵抗パターン32とを有するので、第1、第2入力端子51,52から第1、第2抵抗パターン31,32までの間に、ディファレンシャル信号が同電位となって消失する電位中和点(一対の信号線の結線部分)が発生せず、ディファレンシャル信号の透過特性が一層向上する。また、上記構成によれば、コモンモードノイズとディファレンシャル信号との第1抵抗パターン31および第2抵抗パターン32を通過する態様の違いにより、シャント線路における第1抵抗パターン31および第2抵抗パターン32の合成インピーダンスを変えることができ、コモンモードノイズに対するシャント線路の特性インピーダンスおよびディファレンシャル信号に対するシャント線路の特性インピーダンスの調整を行いやすくなる。

0041

また、前記複合型電子部品1では、上記第1、第2抵抗パターン31,32に加え、グランド端子として、第1グランド端子71と第2グランド端子72とを有するので、複合型電子部品1内のシャント線路側において、ディファレンシャル信号が同電位となって消失する電位中和点が発生せず、ディファレンシャル信号の透過特性が一層向上する。なお、上記構成は、第1抵抗パターン31と第2抵抗パターン32のグランド端子側を結線させて1つのグランド端子に接続する場合に比べて、ディファレンシャル信号の透過特性がよい。

0042

図3Aから図3Eは、複合型電子部品1の一部の分解平面図である。図1図2図3Aから図3Eに示すように、本体10は、絶縁体11と、絶縁体11の下面に配置された第1基板12と、絶縁体11の上面に配置された第2基板13とを有する。第2基板13は、接着剤14を介して、絶縁体11の上面に貼り付けられている。本体10は、略直方体状に形成されている。図1において、積層方向Aを上下方向とし、図3Aから図3Eは、積層方向Aに沿って下層から上層を順に示す。積層方向Aは、プロセス上の順序を示しているだけであり、複合型電子部品1としての上下は逆であってもよい。

0043

絶縁体11は、複数の絶縁層11a〜11eを含み、複数の絶縁層11a〜11eは、積層方向Aに積層される。つまり、第1から第5絶縁層11a〜11eは、積層方向Aの下から上に向かって順に積層される。

0044

絶縁層11a〜11eは、例えば、樹脂フェライトガラスなどを主成分とする絶縁性材料からなる。なお、絶縁体11は、熱硬化焼成などによって、複数の絶縁層11a〜11e同士の界面が明確となっていない場合がある。

0045

第1、第2基板12,13は、絶縁体11の支持材であり、例えば、フェライト基板である。第1、第2基板12,13に用いるフェライト材料は、磁性体であっても非磁性体であってもよい。また、第1、第2基板12,13はアルミナやガラスなどフェライト以外の材料であってもよい。

0046

第1、第2入力端子51,52と第1、第2出力端子61,62と第1、第2グランド端子71,72とは、例えば、Ag、Cu、Auやこれらを主成分とする合金などの導電性材料から構成される。第1、第2入力端子51,52と第1、第2出力端子61,62は、それぞれ、本体10の角部に積層方向Aに沿って埋め込まれている。第1、第2グランド端子71,72は、それぞれ、本体10の角部間の側面に積層方向Aに沿って埋め込まれている。

0047

第1、第2入力端子51,52は、本体10の積層方向Aに直交する主面における短手方向である一辺方向に対向し、第1、第2出力端子61,62は、本体10の一辺方向に対向し、第1、第2グランド端子71,72は、本体10の一辺方向に対向する。第1入力端子51と第1出力端子61は、本体10の主面における長手方向である他辺方向に対向し、第2入力端子52と第2出力端子62は、本体10の他辺方向に対向する。第1グランド端子71は、第1入力端子51と第1出力端子61の間に位置し、第2グランド端子72は、第2入力端子52と第2出力端子62の間に位置する。

0048

第1、第2入力端子51,52は、それぞれ、絶縁体11に設けられた第1部分51a,52aと、第1基板12に設けられ、第1部分51a,52aに接続された第2部分51b,52bとを有する。第1、第2出力端子61,62は、それぞれ、絶縁体11に設けられた第1部分61a,62aと、第1基板12に設けられ、第1部分61a,62aに接続された第2部分61b,62bとを有する。第1、第2グランド端子71,72は、それぞれ、絶縁体11に設けられた第1部分71a,72aと、第1基板12に設けられ、第1部分71a,72aに接続された第2部分71b,72bとを有する。

0049

第1、第2フィルタ101,102および第1、第2抵抗パターン31,32は、本体10(絶縁体11)内に設けられている。第1コイルパターン21と第2コイルパターン22とは、互いに異なる絶縁層11b〜11e上に位置している。第3コイルパターン23と第4コイルパターン24とは、互いに異なる絶縁層11b〜11e上に位置している。第1、第2抵抗パターン31,32は、第1、第2、第3および第4のコイルパターン21,22,23,24と異なる絶縁層11a上に位置している。このように、第1、第2抵抗パターン31,32は、第1、第2、第3、第4コイルパターン21,22,23,24と異なる絶縁層11a上に位置しているので、抵抗パターン31,32をコイルパターン21〜24と異なる構造、材料、プロセスで設けることができ、例えば、コイルパターン21〜24とは独立して第1、第2抵抗パターン31,32の抵抗率を向上させるなど、複合型電子部品1の設計自由度が向上する。

0050

第1コイルパターン21と第3コイルパターン23とは、同一の絶縁層11c,11e上に位置している。第2コイルパターン22と第4コイルパターン24とは、同一の絶縁層11b,11d上に位置している。これにより、複合型電子部品1の低背化を図ることができる。また、絶縁体11の厚みを薄くできるので、第1基板12と第2基板13の間の距離を近くでき、この結果、第1、第2基板12,13を磁性体としたとき、L値を向上できる。なお、第1、第2、第3、第4コイルパターン21,22,23,24が、互いに異なる絶縁層上に位置していてもよい。

0051

第1コイルパターン21は、第1コイル導体層121と第2コイル導体層122を含む。第1、第2コイル導体層121,122は、それぞれ、平面上に巻回された、平面スパイラル形状である。第1、第2コイル導体層121,122の巻回数は、1周以上であるが、1周未満であってもよい。第1コイル導体層121は、第3絶縁層11cに設けられ、第2コイル導体層122は、第5絶縁層11eに設けられ、第1、第2コイル導体層121,122は、積層方向Aに配列される。

0052

第1コイル導体層121と同一平面上(同一の第3絶縁層11c上)に、第1引出導体41が設けられている。第1引出導体41は、第1コイル導体層121の外周端から外側に引き出され、第1出力端子61の第1部分61aに接続されている。外周端は、第1コイル導体層121のスパイラル形状から外れる部分をいい、第1引出導体41は、外周端以降の部分をいう。第1引出導体41と第1コイル導体層121は、一体に形成されている。第1コイル導体層121の内周端は、本体10(絶縁体11)内に積層方向Aに沿って設けられた第1接続導体91に接続される。

0053

第2コイル導体層122と同一平面上(同一の第5絶縁層11e上)に、第2引出導体42が設けられている。第2引出導体42は、第2コイル導体層122の外周端から外側に引き出され、第1入力端子51の第1部分51aに接続されている。第2コイル導体層122の内周端は、第1接続導体91に接続される。

0054

したがって、第1コイル導体層121と第2コイル導体層122は、第1入力端子51と第1出力端子61の間に電気的に直列に接続されている。

0055

第2コイルパターン22は、第1コイルパターン21と同様に、第1コイル導体層221と第2コイル導体層222を含む。第1コイル導体層221は、第2絶縁層11bに設けられ、第2コイル導体層222は、第4絶縁層11dに設けられている。

0056

第1コイル導体層221と同一平面上(同一の第2絶縁層11b上)に、第3引出導体43が設けられている。第3引出導体43は、第1コイル導体層221の外周端から外側に引き出され、第2出力端子62の第1部分62aに接続されている。第1コイル導体層221の内周端は、本体10(絶縁体11)内に積層方向Aに沿って設けられた第2接続導体92に接続される。

0057

第2コイル導体層222と同一平面上(同一の第4絶縁層11d上)に、第4引出導体44が設けられている。第4引出導体44は、第2コイル導体層222の外周端から外側に引き出され、第2入力端子52の第1部分52aに接続されている。第2コイル導体層222の内周端は、第2接続導体92に接続される。

0058

したがって、第1コイル導体層221と第2コイル導体層222は、第2入力端子52と第2出力端子62の間に電気的に直列に接続されている。

0059

第3コイルパターン23は、第1コイルパターン21と同様に、第1コイル導体層321と第2コイル導体層322を含む。第1コイル導体層321は、第3絶縁層11cに設けられ、第2コイル導体層322は、第5絶縁層11eに設けられている。

0060

第1コイル導体層321と同一平面上(同一の第3絶縁層11c上)に、第5引出導体45が設けられている。第5引出導体45は、第1コイル導体層321の外周端から外側に引き出され、本体10(絶縁体11)内に積層方向Aに沿って設けられた第3接続導体93に接続される。第1コイル導体層321の内周端は、本体10(絶縁体11)内に積層方向Aに沿って設けられた第4接続導体94に接続される。

0061

第2コイル導体層322の外周端は、第2引出導体42を介して、第1入力端子51の第1部分51aに接続されている。第2コイル導体層322の内周端は、第4接続導体94に接続される。

0062

したがって、第1コイル導体層321と第2コイル導体層322は、第3接続導体93と第1入力端子51の間に電気的に直列に接続されている。

0063

第4コイルパターン24は、第1コイルパターン21と同様に、第1コイル導体層421と第2コイル導体層422を含む。第1コイル導体層421は、第2絶縁層11bに設けられ、第2コイル導体層422は、第4絶縁層11dに設けられている。

0064

第1コイル導体層421と同一平面上(同一の第2絶縁層11b上)に、第6引出導体46が設けられている。第6引出導体46は、第1コイル導体層421の外周端から外側に引き出され、本体10(絶縁体11)内に積層方向Aに沿って設けられた第5接続導体95に接続される。第1コイル導体層421の内周端は、本体10(絶縁体11)内に積層方向Aに沿って設けられた第6接続導体96に接続される。

0065

第2コイル導体層422の外周端は、第4引出導体44を介して、第2入力端子52の第1部分51aに接続されている。第2コイル導体層422の内周端は、第6接続導体96に接続される。

0066

したがって、第1コイル導体層421と第2コイル導体層422は、第5接続導体95と第2入力端子52の間に電気的に直列に接続されている。

0067

第1抵抗パターン31と第2抵抗パターン32とは、同一の第1絶縁層11a上に位置している。これによれば、複合型電子部品1の低背化を図ることができる。また、絶縁体11の厚みを薄くできるので、第1基板12と第2基板13の間の距離を近くでき、この結果、第1、第2基板12,13を磁性体としたとき、L値を向上できる。なお、第1抵抗パターン31と第2抵抗パターン32が、互いに異なる絶縁層上に位置していてもよい。

0068

第1抵抗パターン31と第2抵抗パターン32とは、好ましくは、第1絶縁層11a上を蛇行するミアンダ形状である。これによれば、抵抗パターン31,32の線路長を長くでき、抵抗パターン31,32の抵抗値を高くできる。第1、第2抵抗パターン31,32の厚みは、好ましくは、第1から第4コイルパターン21〜24のそれぞれの厚みよりも薄い。これによれば、抵抗パターン31,32の厚みを薄くでき、抵抗パターン31,32の抵抗値を高くできる。

0069

第1抵抗パターン31の一端は、第1グランド端子71の第1部分71aに接続されている。第1抵抗パターン31の他端は、第3接続導体93に接続される。したがって、第3コイルパターン23(第1、第2コイル導体層321,322)と第1抵抗パターン31は、第1入力端子51と第1グランド端子71の間に直列に接続されている。

0070

第2抵抗パターン32の一端は、第2グランド端子72の第1部分72aに接続されている。第2抵抗パターン32の他端は、第5接続導体95に接続される。したがって、第4コイルパターン24(第1、第2コイル導体層421,422)と第2抵抗パターン32は、第2入力端子52と第2グランド端子72の間に直列に接続されている。

0071

図2に示すように、電子回路5は、前記複合型電子部品1と、複合型電子部品1のグランド端子71,72に電気的に接続されたコンデンサ81,82とを有する。第1コンデンサ81は、第1グランド端子71とグランドとの間に電気的に接続されている。第2コンデンサ82は、第2グランド端子72とグランドとの間に電気的に接続されている。第1、第2コンデンサ81,82の容量値は、好ましくは、47pFである。

0072

したがって、電子回路5は、シャント線路にコンデンサ81,82が挿入されるので、ディファレンシャル信号の低周波成分がシャント線路側に伝送し難くなり、複合型電子部品におけるディファレンシャル信号の透過特性の低下をより抑制できる。

0073

また、電子回路5は、第1コンデンサ81と第2コンデンサ82とを有するので、複合型電子部品1からグランド電極までのシャント線路において、ディファレンシャル信号が同電位となって消失する電位中和点が発生せず、ディファレンシャル信号の差動伝送線路における透過特性をより一層向上できる。

0074

(第2実施形態)
図4は、複合型電子部品および電子回路の第2実施形態を示す等価回路図である。第2実施形態は、第1実施形態とは、抵抗パターン、グランド端子およびコンデンサの数量が相違する。この相違する構成を以下に説明する。その他の構成は、第1実施形態と同じ構成であり、第1実施形態と同一の符号を付してその説明を省略する。

0075

図4に示すように、第2実施形態の複合型電子部品1Aでは、グランド端子70は、1つであり、抵抗パターン30は、1つである。第3コイルパターン23のグランド端子70側の部分と第4コイルパターン24のグランド端子70側の部分が電気的に接続され、抵抗パターン30は、第3コイルパターン23と第4コイルパターン24の接続部分とグランド端子70の間に電気的に接続される。
したがって、複合型電子部品1Aは、抵抗パターン30を有するので、前記第1実施形態と同様に、コモンモードノイズの差動伝送線路への反射を低減でき、ディファレンシャル信号の透過特性の低下を抑制できる。抵抗パターン30の抵抗値は、好ましくは、25Ωである。

0076

第2実施形態の電子回路5Aでは、コンデンサ80は、1つである。コンデンサ80は、グランド端子70とグランド電極85の間に接続される。したがって、電子回路5Aは、シャント線路にコンデンサ80が挿入されるので、ディファレンシャル信号の低周波成分がシャント線路側に伝送し難くなり、複合型電子部品におけるディファレンシャル信号の透過特性の低下をより抑制できる。コンデンサ80の容量値は、好ましくは、47pFである。

0077

(実施例)
次に、複合型電子部品の製造方法の実施例について説明する。

0078

まず、第1基板上に、所望のコイルパターン(導体層)が得られるように、絶縁層と導電層を交互に積層して内部回路を形成する。なお、本実施例では、コイルパターンの形成プロセスにフォトリソ技術絶縁材料に樹脂系の感光性材料を用いた工法を記載するが、グリーンシート上に導電ペーストパターン印刷し、該シートを積層し圧着し焼成する一般的な積層工法であってもよい。

0079

具体的には、スピンコートスクリーン印刷ドライフィルムレジストの圧着などにより形成した絶縁層の上面にスパッタリング蒸着等の薄膜形成法、あるいは、スクリーン印刷などの厚膜形成法といった成膜技術により導電層を形成する。絶縁層の材料は、例えば、ポリイミド樹脂エポキシ樹脂フェノール樹脂ベンゾシクロブテン樹脂等の種々の樹脂材料である。導電層の材料は、例えば、導電性に優れたAg、Pb、Cu、Al等の金属、あるいはこれらの合金を用いることが望ましい。絶縁層の材料および導電層の材料の組み合わせは、加工性密着性等を考慮して選択することが望ましい。なお、導電層はコイルパターンだけでなく、入力端子、出力端子、グランド端子の第1部分となる。

0080

その後、レジストを塗布し、露光し、現像し、エッチングを行い、このようなフォトリソ技術により、第1導電層を形成する。または、前記薄膜形成法で作成した導電膜給電膜として利用し、前記フォトリソ技術でパターニングされたレジスト間をめっきプロセスにより、第1導電層を形成する方法であってもよい。

0081

その後、第1導電層の上層に絶縁層を形成する。この絶縁層において、フォトリソ技術により、第1導電層とその上に形成する第2導電層との接続を行うビア加工を行う。このビア形成を施した絶縁層の上に、第2導電層を形成し、ビア(接続導体)を介して第1導電層と第2導電層の電気的接続を行い、コイルパターンや、入力端子、出力端子、グランド端子の第1部分を形成する。なお、コイルパターン、入力端子、出力端子、グランド端子は、さらにビアを介して3層以上の複数の導体層で形成されてもよい。前記ビア加工はレーザーサンドブラスト等の工法で実施してもよい。

0082

このようにして、導電層を複数層積層し、積層方向Aからみた巻回方向が同じである1対の結合コイルと積層方向Aからみた巻回方向が逆である1対の結合コイルを合わせて、絶縁体内に形成する。さらに、コイルパターンとは別の絶縁層上で抵抗パターンを形成する。この抵抗パターンは、前記コイルパターンの形成と同じように形成されるが、高抵抗を得るためにスパッタリングや蒸着で薄層化することが好ましい。また、上述の通り薄層化されるため、コイルパターンによる凹凸の少ない本体の下層側、特に絶縁体の最下層に、抵抗パターンを形成することが望ましい。

0083

上記巻回方向が同じである2つのコイルパターンは、互いのコイルパターンに囲まれた領域の少なくとも一部が重なることで磁気結合し、コモンモードフィルタを構成する。前記コモンモードフィルタは、第1コイルパターンと第2コイルパターンを積層形成し、絶縁層を介してコイルパターンを対向させて磁気結合させる構造が一般的である。
このように、コイルパターンに囲まれた領域同士において、少なくとも一部が重なると、当該コイルパターン同士の磁気結合をより強めることができ、コモンモードノイズの除去効果がより向上する。コイルパターンが広がる方向とは直交する積層方向にコイルパターン同士を重ねることができるため、実装面積を低減できる。なお、コイルパターン同士が、同じ絶縁層上で並走することによっても、上記磁気結合の強化や実装面積の低減を実現できる。
一方、コイルパターン同士が、同じ絶縁層上で並走するのではなく、互いに異なる絶縁層上に位置すると、コイルパターン同士の物理的な距離を確保でき、ディファレンシャル信号が流れて電位差が発生する第1コイルパターンと第2コイルパターンの絶縁性を高めることができる。
なお、上記のように、コイルパターン同士が互いに異なる絶縁層上に位置し、当該コイルパターンに囲まれた領域同士の少なくとも一部が重なる場合、コモンモードチョークコイルの形成には、少なくとも3層以上の導体層と4層以上の絶縁層が必要である。
また、コモンモードフィルタにおいて、高いインダクタンスが必要となる場合は、第1基板又は第2基板は磁性体基板とすることが好ましく、第1基板および第2基板の両方を磁性体基板とすることがより好ましい。

0084

上記巻回方向が逆である2つのコイルパターンは、互いのコイルパターンに囲まれた領域の少なくとも一部が重なることで磁気結合し、ディファレンシャルモードフィルタを構成する。前記ディファレンシャルモードフィルタは、第3コイルパターンと第4コイルパターンを積層形成し、絶縁層を介してコイルパターンを対向させて磁気結合させる構造が一般的である。この場合、コモンモードフィルタにおいて説明したものと同様に、時期結合の強化、実装面積の低減を図ることができる。また、上記のように、コイルパターン同士が互いに異なる絶縁層上に位置し、当該コイルパターンに囲まれた領域同士の少なくとも一部が重なる場合、ディファレンシャルモードフィルタの形成には、少なくとも3層以上の導体層と4層以上の絶縁層が必要である。
また、ディファレンシャルモードフィルタにおいて、高いインダクタンスが必要となる場合は、前記第1基板又は第2基板は磁性体基板とすることが好ましく、第1基板および第2基板の両方を磁性体基板とすることがより好ましい。

0085

さらに、本体の上面に接着剤を介して第2基板を貼り付ける。接着剤は、例えば、熱硬化性のポリイミド樹脂である。また、第2基板の接合は、真空中又は不活性ガス中にて加熱および加圧して行い、冷却後に圧力を解除する工程にて行う。

0086

第2基板の接着後は、ダイシング工程を経て、入力端子、出力端子およびグランド端子それぞれの第1部分と接触する入力端子、出力端子およびグランド端子の第2部分を形成する。上記第2部分は、例えばAg、Cu、NiCr、又はNiCu等の材料を含む導電性ペーストを塗布し、または、これらの材料をスパッタリングや蒸着の成膜工法及びめっき等で形成する。このように形成した電極上に、例えば湿式電解めっきによりNi、Sn、Sn−Pb、Cu、Au等の金属膜を形成することで上記第2部分が形成される。

0087

なお、本開示は上述の実施形態に限定されず、本開示の要旨を逸脱しない範囲で設計変更可能である。例えば、第1と第2実施形態のそれぞれの特徴点を様々に組み合わせてもよい。

0088

前記実施形態では、コイルパターンは、2層のコイル導体層から構成されているが、1層または3層以上のコイル導体層から構成されていてもよい。抵抗パターンは、1層の抵抗パターン層から構成されているが、2層以上の抵抗パターン層から構成されていてもよい。前記実施形態では、本体は、第1、第2基板を有しているが、第1、第2基板の少なくとも一方を設けなくてもよい。

0089

1,1A複合型電子部品
5,5A電子回路
10 本体
11絶縁体
11a〜11e 第1〜第5絶縁層
21〜24 第1〜第4コイルパターン
30抵抗パターン
31,32 第1、第2抵抗パターン
51,52 第1、第2入力端子
61,62 第1、第2出力端子
70グランド端子
71,72 第1、第2グランド端子
80コンデンサ
81,82 第1、第2コンデンサ
101,102 第1、第2フィルタ

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ