技術 複合型電子部品および電子回路

0001

本発明は、複合型電子部品および電子回路に関する。

0002

従来、複合型電子部品としては、特許第４３１２１８７号公報（特許文献１）に記載されたものがある。この複合型電子部品は、入力端子と出力端子との間に電気的に直列接続されたコモンモードフィルタと、コモンモードフィルタの入力端子側で入力端子とグランド端子との間に電気的に直列接続されたディファレンシャルモードフィルタとを備える。

0003

特許第４３１２１８７号公報

0004

ところで、前記従来の複合型電子部品では、コモンモードフィルタが挿入される一対の信号線からなる差動伝送線路に対して、ディファレンシャルモードフィルタおよびグランド端子を介してグランド電極へつながるシャント線路を設けることで、コモンモードフィルタで反射されたコモンモードノイズを差動伝送線路に戻さずにシャント線路に導いて、差動伝送線路を介した周辺回路へのコモンモードノイズの影響を抑えようとしている。

0005

しかしながら、本願発明者は、前記複合型電子部品では、ディファレンシャルモードフィルタの終端であるグランド端子がグランド電極に直接に接続されており、コモンモードノイズから見たシャント線路の特性インピーダンスが差動伝送線路の特性インピーダンスと整合されていないことを発見した。このため、コモンモードフィルタで反射されたコモンモードノイズは、十分にはシャント線路に誘導されず、上記コモンモードノイズの反射による周辺回路への影響の改善は限定的である。

0006

また、特許文献１では言及されていないが前記複合型電子部品においては、ディファレンシャルモードフィルタのインピーダンスも低周波域で小さくなるため、入力端子から入力されたディファレンシャル信号の低周波成分がシャント線路側にも流れてしまい、ディファレンシャル信号の透過特性が低下する。

0007

そこで、本開示は、コモンモードノイズの差動伝送線路への反射を低減でき、ディファレンシャル信号の透過特性の低下を抑制できる複合型電子部品および電子回路を提供することにある。

0008

前記課題を解決するため、本開示の一態様である複合型電子部品は、
複数の絶縁層が積層方向に積層された本体と、
前記本体に設けられた、第１入力端子、第２入力端子、第１出力端子、第２出力端子およびグランド端子と、
前記本体内に設けられ、前記第１入力端子と前記第１出力端子との間および前記第２入力端子と前記第２出力端子との間に電気的に直列接続された第１フィルタと、
前記本体内に設けられ、前記第１入力端子と前記グランド端子との間および前記第２入力端子と前記グランド端子との間に電気的に直列接続された第２フィルタと、
前記本体内に設けられ、前記第２フィルタと前記グランド端子との間に電気的に直列接続された抵抗パターンと
を備え、
前記第１フィルタは、
前記第１入力端子と前記第１出力端子との間に電気的に直列接続された第１コイルパターンと、
前記第２入力端子と前記第２出力端子との間に電気的に直列接続された第２コイルパターンと
を有し、
前記第１コイルパターンと前記第２コイルパターンとは、コモンモードフィルタを構成し、
前記第２フィルタは、
前記第１入力端子と前記グランド端子との間に電気的に直列接続された第３コイルパターンと、
前記第２入力端子と前記グランド端子との間に接続された第４コイルパターンと
を有し、
前記第３コイルパターンと前記第４コイルパターンとは、ディファレンシャルモードフィルタを構成し、
前記抵抗パターンは、前記第１、前記第２、前記第３および前記第４コイルパターンと異なる前記絶縁層上に位置している。

0009

前記態様によれば、第２フィルタとグランド端子との間に電気的に直列接続された抵抗パターンにより、シャント線路の特性インピーダンスを調整することができる。したがって、コモンモードノイズに対して、シャント線路の特性インピーダンスと差動伝送線路の特性インピーダンスに整合することで、コモンモードノイズをシャント線路に十分に誘導することができる。

0010

また、前記態様によれば、ディファレンシャル信号に対しては、シャント線路に抵抗パターンがあることで、シャント線路の特性インピーダンスが差動伝送線路の特性インピーダンスから外れるため、低周波域で第２フィルタのインピーダンスが低下した場合でも、ディファレンシャル信号の低周波成分がシャント線路側に伝送し難くなり、複合型電子部品におけるディファレンシャル信号の透過特性の低下を抑制できる。
また、前記態様によれば、抵抗パターンでコモンモードノイズが熱消費され、ノイズ自体を除去することができる。

0011

また、抵抗パターンは、第１、第２、第３および第４コイルパターンと異なる絶縁層上に位置しているので、抵抗パターンを第１、第２、第３および第４コイルパターンと異なる構造、材料、プロセスで設けることができ、例えば、コイルパターンとは独立して抵抗パターンの抵抗率を向上させるなど、複合型電子部品の設計自由度が向上する。

0012

また、複合型電子部品の一実施形態では、
前記第１コイルパターンと前記第２コイルパターンとは、互いに異なる前記絶縁層上に位置し、
前記積層方向の一方からみて、
前記第１コイルパターンに囲まれた領域と前記第２コイルパターンに囲まれた領域とは、少なくとも一部が重なり、かつ、
前記第１コイルパターンの前記第１入力端子から前記第１出力端子に向かう巻回方向と、前記第２コイルパターンの前記第２入力端子から前記第２出力端子に向かう巻回方向が同じである。

0013

前記実施形態によれば、第１コイルパターンに囲まれた領域と第２コイルパターンに囲まれた領域とは、少なくとも一部が重なるので、第１コイルパターンと第２コイルパターンの磁気結合をより強めることができ、コモンモードノイズの除去効果がより向上する。また、第１コイルパターンに囲まれた領域と第２コイルパターンに囲まれた領域とは、少なくとも一部が重なるので、実装面積を低減できる。また、第１コイルパターンと第２コイルパターンは、互いに異なる絶縁層上に位置するので、ディファレンシャル信号が流れて電位差が発生する第１コイルパターンと第２コイルパターンの絶縁性を高めることができる。

0014

また、複合型電子部品の一実施形態では、
前記第３コイルパターンと前記第４コイルパターンとは、互いに異なる前記絶縁層上に位置し、
前記積層方向の一方からみて、
前記第３コイルパターンに囲まれた領域と前記第４コイルパターンに囲まれた領域とは、少なくとも一部が重なり、かつ、
前記第３コイルパターンの前記第１入力端子から前記グランド端子に向かう巻回方向と、前記第４コイルパターンの前記第２入力端子から前記グランド端子に向かう巻回方向が逆である。

0015

前記実施形態によれば、第３コイルパターンに囲まれた領域と第４コイルパターンに囲まれた領域とは、少なくとも一部が重なるので、第３コイルパターンと第４コイルパターンの磁気結合をより強めることができ、ディファレンシャル信号の伝送抑制の効果がより向上する。また、第３コイルパターンに囲まれた領域と第４コイルパターンに囲まれた領域とは、少なくとも一部が重なるので、実装面積を低減できる。

0016

また、複合型電子部品の一実施形態では、
前記抵抗パターンは、
前記第３コイルパターンと前記グランド端子との間に電気的に直列接続された第１抵抗パターンと、
前記第４コイルパターンと前記グランド端子との間に電気的に直列接続された第２抵抗パターンと
を有する。

0017

前記実施形態によれば、抵抗パターンは、第１抵抗パターンと第２抵抗パターンとを有するので、第１入力端子および第２入力端子から抵抗パターンまでの間に、ディファレンシャル信号が同電位となる電位中和点の発生が発生せず、ディファレンシャル信号の透過特性が一層向上する。また、上記によれば、コモンモードノイズとディファレンシャル信号との第１抵抗パターンおよび第２抵抗パターンを通過する態様の違いにより、コモンモードノイズに対するシャント線路の特性インピーダンスおよびディファレンシャル信号に対するシャント線路の特性インピーダンスの調整を行いやすくなる。

0018

また、複合型電子部品の一実施形態では、前記第１抵抗パターンと前記第２抵抗パターンとは、同一の前記絶縁層上に位置している。

0019

前記実施形態によれば、第１抵抗パターンと第２抵抗パターンとは、同一の絶縁層上に位置しているので、複合型電子部品の低背化を図ることができる。

0020

また、複合型電子部品の一実施形態では、前記第１コイルパターンと前記第３コイルパターンとは、同一の前記絶縁層上に位置し、前記第２コイルパターンと前記第４コイルパターンとは、同一の前記絶縁層上に位置している。

0021

前記実施形態によれば、絶縁層の数量を低減できるので、複合電子部品を低背化とでき、また、多層化に伴う表面の凹凸を低減でき、また、強度や信頼性を向上でき、また、複合電子部品の製造が容易になる。

0022

また、複合型電子部品の一実施形態では、
前記グランド端子は、
前記第１抵抗パターンに電気的に接続された第１グランド端子と、
前記第２抵抗パターンに電気的に接続された第２グランド端子と
を有する。

0023

前記実施形態によれば、グランド端子は、第１グランド端子と第２グランド端子とを有するので、複合型電子部品内のシャント線路側で、ディファレンシャル信号が同電位となる電位中和点の発生を抑制でき、ディファレンシャル信号の透過特性が一層向上する。

0024

また、複合型電子部品の一実施形態では、前記抵抗パターンは、前記絶縁層上を蛇行するミアンダ形状である。

0025

前記実施形態によれば、抵抗パターンの線路長を長くでき、抵抗パターンの抵抗値を高くできる。

0026

また、複合型電子部品の一実施形態では、前記抵抗パターンの厚みは、前記第１から前記第４コイルパターンのそれぞれの厚みよりも薄い。

0027

前記実施形態によれば、抵抗パターンの厚みを薄くでき、抵抗パターンの抵抗値を高くできる。

0028

また、電子回路の一実施形態では、
前記複合型電子部品と、
前記複合型電子部品の前記グランド端子と電気的に接続されるグランド電極と、
前記複合型電子部品の前記グランド端子と、前記グランド電極との間に電気的に直列接続されたコンデンサと
を備える。

0029

前記実施形態によれば、シャント線路にコンデンサが挿入されるので、ディファレンシャル信号の低周波成分がシャント線路側に伝送し難くなり、複合型電子部品におけるディファレンシャル信号の透過特性の低下をより抑制できる。

0030

本開示の一態様である複合型電子部品および電子回路によれば、コモンモードノイズの差動伝送線路への反射を低減でき、ディファレンシャル信号の透過特性の低下を抑制できる。

0031

複合型電子部品の第１実施形態を示す斜視図である。
複合型電子部品および電子回路の等価回路図である。
複合型電子部品の一部の分解平面図である。
複合型電子部品の一部の分解平面図である。
複合型電子部品の一部の分解平面図である。
複合型電子部品の一部の分解平面図である。
複合型電子部品の一部の分解平面図である。
複合型電子部品および電子回路の第２実施形態を示す等価回路図である。

0032

以下、本開示の一態様である複合型電子部品および電子回路を図示の実施の形態により詳細に説明する。なお、図面は一部模式的なものを含み、実際の寸法や比率を反映していない場合がある。

0033

（第１実施形態）
図１は、複合型電子部品の第１実施形態を示す斜視図である。図２は、複合型電子部品の等価回路図である。図１と図２に示すように、複合型電子部品１は、本体１０と、第１入力端子５１、第２入力端子５２、第１出力端子６１、第２出力端子６２、第１グランド端子７１および第２グランド端子７２と、第１フィルタ１０１、第２フィルタ１０２と、第１抵抗パターン３１、第２抵抗パターン３２とを備える。

0034

複合型電子部品１は、入力端子５１，５２、出力端子６１，６２、グランド端子７１，７２を介して、図示しない回路基板の配線に電気的に接続される。複合型電子部品１は、デジタル信号を伝送する差動伝送線路において、コモンモードノイズの除去に用いられることが好適なものであり、パソコン、ＤＶＤプレーヤー、デジカメ、ＴＶ、携帯電話、カーエレクトロニクス、医療用・産業用機械などの電子機器に用いられる。

0035

第１フィルタ１０１は、第１入力端子５１と第１出力端子６１との間および第２入力端子５２と第２出力端子６２との間に電気的に接続されている。第２フィルタ１０２は、第１フィルタ１０１の第１、第２入力端子５１，５２側で、第１入力端子５１と第１グランド端子７１との間および第２入力端子５２と第２グランド端子７２との間に電気的に接続されている。第１抵抗パターン３１は、第２フィルタ１０２と第１グランド端子７１との間に電気的に接続されている。第２抵抗パターン３２は、第２フィルタ１０２と第２グランド端子７２との間に電気的に接続されている。第１、第２抵抗パターン３１，３２の抵抗値は、好ましくは、それぞれ５０Ωである。

0036

第１フィルタ１０１は、第１入力端子５１と第１出力端子６１とに接続された第１コイルパターン２１と、第２入力端子５２と第２出力端子６２とに接続された第２コイルパターン２２とを有する。本体１０の内部において、第１コイルパターン２１が第１入力端子５１から第１出力端子６１に向かって巻回される方向と、第２コイルパターン２２が第２入力端子５２から第２出力端子６２に向かって巻回される方向は互いに同一方向である。
図２に示すように、第１、第２入力端子５１，５２のそれぞれに逆相となる信号、すなわちディファレンシャル信号が入力されると、第１、第２コイルパターン２１，２２に発生する磁束は互いに打ち消し合う。これにより、当該ディファレンシャル信号に対する第１フィルタ１０１のインピーダンスは低減し、当該ディファレンシャル信号は第１フィルタ１０１を透過することができる。一方、第１、第２入力端子５１，５２のそれぞれに同相となる信号、すなわちコモンモードノイズが入力されると、第１、第２コイルパターン２１，２２に発生する磁束は互いに強め合う。これにより、当該コモンモードノイズに対する第１フィルタ１０１のインピーダンスは増加し、当該コモンモードノイズの第１フィルタ１０１の透過は抑制される。したがって、第１フィルタ部１０１は、第１、第２コイルパターン２１，２２から構成されるコモンモードフィルタである。

0037

第２フィルタ１０２は、第１入力端子５１と第１グランド端子７１とに接続された第３コイルパターン２３と、第２入力端子５２と第２グランド端子７２とに接続された第４コイルパターン２４とを有する。また、第２フィルタ１０２は、第１フィルタ１０１よりも前段（第１、第２入力端子５１，５２側）で、第１、第２入力端子と接続されている。具体的には、第１入力端子５１から第１コイルパターン２１に向かう配線が途中で分岐して、コイルパターン２３と接続されており、第２入力端子５２から第２コイルパターン２２に向かう配線が途中で分岐して、コイルパターン２４と接続されている。
これにより、コモンモードフィルタである第１フィルタ１０１が挿入される一対の信号線からなる差動伝送線路に対して、第２フィルタ１０２および第１、第２グランド端子７１，７２を介して第１、第２グランド電極８３，８４へつながるシャント線路を設けることが可能となる。本体１０の内部において、第３コイルパターン２３の第１入力端子５１から第１グランド端子７１に向かう巻回方向と、第４コイルパターン２４の第２入力端子５２から第２グランド端子７２に向かう巻回方向が逆である。
図２に示すように、第１、第２入力端子５１，５２のそれぞれに逆相となる信号、すなわちディファレンシャル信号が入力されると、第３、第４コイルパターン２３，２４に発生する磁束は互いに強め合う。これにより、当該ディファレンシャル信号に対する第２フィルタ１０２のインピーダンスは増加し、当該ディファレンシャル信号の第２フィルタ１０２の透過は抑制される。一方、第１、第２入力端子５１，５２のそれぞれに同相となる信号、すなわちコモンモードノイズが入力されると、第３と第４コイルパターン２３，２４に発生する磁束は互いに打ち消し合う。これにより、当該コモンモードノイズに対する第２フィルタ１０２のインピーダンスは低減し、当該コモンモードノイズは第１フィルタ１０１を透過することができる。したがって、第２フィルタ部１０２は、第３、第４コイルパターン２３，２４から構成されるディファレンシャルモードフィルタである。

0038

前記複合型電子部品１によれば、第２フィルタ１０２とグランド端子８１，８２との間に電気的に直列接続された第１、第２抵抗パターン３１，３２により、第２フィルタ１０２および第１、第２抵抗パターン３１，３２を含むシャント線路の特性インピーダンスを調整することができる。したがって、コモンモードノイズに対して、シャント線路の特性インピーダンスと差動伝送線路の特性インピーダンス（例えば５０Ω）に整合することで、コモンモードノイズをシャント線路に十分に誘導することができる。

0039

また、複合型電子部品１によれば、ディファレンシャル信号に対しては、シャント線路に第１、第２抵抗パターン３１，３２があることで、シャント線路の特性インピーダンスが差動伝送線路の特性インピーダンス（例えば５０Ω）から外れるため、低周波域で第２フィルタ１０２のインピーダンスが低下した場合でも、ディファレンシャル信号の低周波成分がシャント線路側に伝送し難くなり、複合型電子部品におけるディファレンシャル信号の透過特性の低下を抑制できる。
また、複合型電子部品１によれば、第１、第２抵抗パターン３１，３２でコモンモードノイズが熱消費され、ノイズ自体を除去することができる。

0040

また、前記複合型電子部品１では、抵抗パターンとして、第１抵抗パターン３１と第２抵抗パターン３２とを有するので、第１、第２入力端子５１，５２から第１、第２抵抗パターン３１，３２までの間に、ディファレンシャル信号が同電位となって消失する電位中和点（一対の信号線の結線部分）が発生せず、ディファレンシャル信号の透過特性が一層向上する。また、上記構成によれば、コモンモードノイズとディファレンシャル信号との第１抵抗パターン３１および第２抵抗パターン３２を通過する態様の違いにより、シャント線路における第１抵抗パターン３１および第２抵抗パターン３２の合成インピーダンスを変えることができ、コモンモードノイズに対するシャント線路の特性インピーダンスおよびディファレンシャル信号に対するシャント線路の特性インピーダンスの調整を行いやすくなる。

0041

また、前記複合型電子部品１では、上記第１、第２抵抗パターン３１，３２に加え、グランド端子として、第１グランド端子７１と第２グランド端子７２とを有するので、複合型電子部品１内のシャント線路側において、ディファレンシャル信号が同電位となって消失する電位中和点が発生せず、ディファレンシャル信号の透過特性が一層向上する。なお、上記構成は、第１抵抗パターン３１と第２抵抗パターン３２のグランド端子側を結線させて１つのグランド端子に接続する場合に比べて、ディファレンシャル信号の透過特性がよい。

0042

図３Ａから図３Ｅは、複合型電子部品１の一部の分解平面図である。図１と図２と図３Ａから図３Ｅに示すように、本体１０は、絶縁体１１と、絶縁体１１の下面に配置された第１基板１２と、絶縁体１１の上面に配置された第２基板１３とを有する。第２基板１３は、接着剤１４を介して、絶縁体１１の上面に貼り付けられている。本体１０は、略直方体状に形成されている。図１において、積層方向Ａを上下方向とし、図３Ａから図３Ｅは、積層方向Ａに沿って下層から上層を順に示す。積層方向Ａは、プロセス上の順序を示しているだけであり、複合型電子部品１としての上下は逆であってもよい。

0043

絶縁体１１は、複数の絶縁層１１ａ〜１１ｅを含み、複数の絶縁層１１ａ〜１１ｅは、積層方向Ａに積層される。つまり、第１から第５絶縁層１１ａ〜１１ｅは、積層方向Ａの下から上に向かって順に積層される。

0044

絶縁層１１ａ〜１１ｅは、例えば、樹脂、フェライト、ガラスなどを主成分とする絶縁性材料からなる。なお、絶縁体１１は、熱硬化や焼成などによって、複数の絶縁層１１ａ〜１１ｅ同士の界面が明確となっていない場合がある。

0045

第１、第２基板１２，１３は、絶縁体１１の支持材であり、例えば、フェライト基板である。第１、第２基板１２，１３に用いるフェライト材料は、磁性体であっても非磁性体であってもよい。また、第１、第２基板１２，１３はアルミナやガラスなどフェライト以外の材料であってもよい。

0046

第１、第２入力端子５１，５２と第１、第２出力端子６１，６２と第１、第２グランド端子７１，７２とは、例えば、Ａｇ、Ｃｕ、Ａｕやこれらを主成分とする合金などの導電性材料から構成される。第１、第２入力端子５１，５２と第１、第２出力端子６１，６２は、それぞれ、本体１０の角部に積層方向Ａに沿って埋め込まれている。第１、第２グランド端子７１，７２は、それぞれ、本体１０の角部間の側面に積層方向Ａに沿って埋め込まれている。

0047

第１、第２入力端子５１，５２は、本体１０の積層方向Ａに直交する主面における短手方向である一辺方向に対向し、第１、第２出力端子６１，６２は、本体１０の一辺方向に対向し、第１、第２グランド端子７１，７２は、本体１０の一辺方向に対向する。第１入力端子５１と第１出力端子６１は、本体１０の主面における長手方向である他辺方向に対向し、第２入力端子５２と第２出力端子６２は、本体１０の他辺方向に対向する。第１グランド端子７１は、第１入力端子５１と第１出力端子６１の間に位置し、第２グランド端子７２は、第２入力端子５２と第２出力端子６２の間に位置する。

0048

第１、第２入力端子５１，５２は、それぞれ、絶縁体１１に設けられた第１部分５１ａ，５２ａと、第１基板１２に設けられ、第１部分５１ａ，５２ａに接続された第２部分５１ｂ，５２ｂとを有する。第１、第２出力端子６１，６２は、それぞれ、絶縁体１１に設けられた第１部分６１ａ，６２ａと、第１基板１２に設けられ、第１部分６１ａ，６２ａに接続された第２部分６１ｂ，６２ｂとを有する。第１、第２グランド端子７１，７２は、それぞれ、絶縁体１１に設けられた第１部分７１ａ，７２ａと、第１基板１２に設けられ、第１部分７１ａ，７２ａに接続された第２部分７１ｂ，７２ｂとを有する。

0049

第１、第２フィルタ１０１，１０２および第１、第２抵抗パターン３１，３２は、本体１０（絶縁体１１）内に設けられている。第１コイルパターン２１と第２コイルパターン２２とは、互いに異なる絶縁層１１ｂ〜１１ｅ上に位置している。第３コイルパターン２３と第４コイルパターン２４とは、互いに異なる絶縁層１１ｂ〜１１ｅ上に位置している。第１、第２抵抗パターン３１，３２は、第１、第２、第３および第４のコイルパターン２１，２２，２３，２４と異なる絶縁層１１ａ上に位置している。このように、第１、第２抵抗パターン３１，３２は、第１、第２、第３、第４コイルパターン２１，２２，２３，２４と異なる絶縁層１１ａ上に位置しているので、抵抗パターン３１，３２をコイルパターン２１〜２４と異なる構造、材料、プロセスで設けることができ、例えば、コイルパターン２１〜２４とは独立して第１、第２抵抗パターン３１，３２の抵抗率を向上させるなど、複合型電子部品１の設計自由度が向上する。

0050

第１コイルパターン２１と第３コイルパターン２３とは、同一の絶縁層１１ｃ，１１ｅ上に位置している。第２コイルパターン２２と第４コイルパターン２４とは、同一の絶縁層１１ｂ，１１ｄ上に位置している。これにより、複合型電子部品１の低背化を図ることができる。また、絶縁体１１の厚みを薄くできるので、第１基板１２と第２基板１３の間の距離を近くでき、この結果、第１、第２基板１２，１３を磁性体としたとき、Ｌ値を向上できる。なお、第１、第２、第３、第４コイルパターン２１，２２，２３，２４が、互いに異なる絶縁層上に位置していてもよい。

0051

第１コイルパターン２１は、第１コイル導体層１２１と第２コイル導体層１２２を含む。第１、第２コイル導体層１２１，１２２は、それぞれ、平面上に巻回された、平面スパイラル形状である。第１、第２コイル導体層１２１，１２２の巻回数は、１周以上であるが、１周未満であってもよい。第１コイル導体層１２１は、第３絶縁層１１ｃに設けられ、第２コイル導体層１２２は、第５絶縁層１１ｅに設けられ、第１、第２コイル導体層１２１，１２２は、積層方向Ａに配列される。

0052

第１コイル導体層１２１と同一平面上（同一の第３絶縁層１１ｃ上）に、第１引出導体４１が設けられている。第１引出導体４１は、第１コイル導体層１２１の外周端から外側に引き出され、第１出力端子６１の第１部分６１ａに接続されている。外周端は、第１コイル導体層１２１のスパイラル形状から外れる部分をいい、第１引出導体４１は、外周端以降の部分をいう。第１引出導体４１と第１コイル導体層１２１は、一体に形成されている。第１コイル導体層１２１の内周端は、本体１０（絶縁体１１）内に積層方向Ａに沿って設けられた第１接続導体９１に接続される。

0053

第２コイル導体層１２２と同一平面上（同一の第５絶縁層１１ｅ上）に、第２引出導体４２が設けられている。第２引出導体４２は、第２コイル導体層１２２の外周端から外側に引き出され、第１入力端子５１の第１部分５１ａに接続されている。第２コイル導体層１２２の内周端は、第１接続導体９１に接続される。

0054

したがって、第１コイル導体層１２１と第２コイル導体層１２２は、第１入力端子５１と第１出力端子６１の間に電気的に直列に接続されている。

0055

第２コイルパターン２２は、第１コイルパターン２１と同様に、第１コイル導体層２２１と第２コイル導体層２２２を含む。第１コイル導体層２２１は、第２絶縁層１１ｂに設けられ、第２コイル導体層２２２は、第４絶縁層１１ｄに設けられている。

0056

第１コイル導体層２２１と同一平面上（同一の第２絶縁層１１ｂ上）に、第３引出導体４３が設けられている。第３引出導体４３は、第１コイル導体層２２１の外周端から外側に引き出され、第２出力端子６２の第１部分６２ａに接続されている。第１コイル導体層２２１の内周端は、本体１０（絶縁体１１）内に積層方向Ａに沿って設けられた第２接続導体９２に接続される。

0057

第２コイル導体層２２２と同一平面上（同一の第４絶縁層１１ｄ上）に、第４引出導体４４が設けられている。第４引出導体４４は、第２コイル導体層２２２の外周端から外側に引き出され、第２入力端子５２の第１部分５２ａに接続されている。第２コイル導体層２２２の内周端は、第２接続導体９２に接続される。

0058

したがって、第１コイル導体層２２１と第２コイル導体層２２２は、第２入力端子５２と第２出力端子６２の間に電気的に直列に接続されている。

0059

第３コイルパターン２３は、第１コイルパターン２１と同様に、第１コイル導体層３２１と第２コイル導体層３２２を含む。第１コイル導体層３２１は、第３絶縁層１１ｃに設けられ、第２コイル導体層３２２は、第５絶縁層１１ｅに設けられている。

0060

第１コイル導体層３２１と同一平面上（同一の第３絶縁層１１ｃ上）に、第５引出導体４５が設けられている。第５引出導体４５は、第１コイル導体層３２１の外周端から外側に引き出され、本体１０（絶縁体１１）内に積層方向Ａに沿って設けられた第３接続導体９３に接続される。第１コイル導体層３２１の内周端は、本体１０（絶縁体１１）内に積層方向Ａに沿って設けられた第４接続導体９４に接続される。

0061

第２コイル導体層３２２の外周端は、第２引出導体４２を介して、第１入力端子５１の第１部分５１ａに接続されている。第２コイル導体層３２２の内周端は、第４接続導体９４に接続される。

0062

したがって、第１コイル導体層３２１と第２コイル導体層３２２は、第３接続導体９３と第１入力端子５１の間に電気的に直列に接続されている。

0063

第４コイルパターン２４は、第１コイルパターン２１と同様に、第１コイル導体層４２１と第２コイル導体層４２２を含む。第１コイル導体層４２１は、第２絶縁層１１ｂに設けられ、第２コイル導体層４２２は、第４絶縁層１１ｄに設けられている。

0064

第１コイル導体層４２１と同一平面上（同一の第２絶縁層１１ｂ上）に、第６引出導体４６が設けられている。第６引出導体４６は、第１コイル導体層４２１の外周端から外側に引き出され、本体１０（絶縁体１１）内に積層方向Ａに沿って設けられた第５接続導体９５に接続される。第１コイル導体層４２１の内周端は、本体１０（絶縁体１１）内に積層方向Ａに沿って設けられた第６接続導体９６に接続される。

0065

第２コイル導体層４２２の外周端は、第４引出導体４４を介して、第２入力端子５２の第１部分５１ａに接続されている。第２コイル導体層４２２の内周端は、第６接続導体９６に接続される。

0066

したがって、第１コイル導体層４２１と第２コイル導体層４２２は、第５接続導体９５と第２入力端子５２の間に電気的に直列に接続されている。

0067

第１抵抗パターン３１と第２抵抗パターン３２とは、同一の第１絶縁層１１ａ上に位置している。これによれば、複合型電子部品１の低背化を図ることができる。また、絶縁体１１の厚みを薄くできるので、第１基板１２と第２基板１３の間の距離を近くでき、この結果、第１、第２基板１２，１３を磁性体としたとき、Ｌ値を向上できる。なお、第１抵抗パターン３１と第２抵抗パターン３２が、互いに異なる絶縁層上に位置していてもよい。

0068

第１抵抗パターン３１と第２抵抗パターン３２とは、好ましくは、第１絶縁層１１ａ上を蛇行するミアンダ形状である。これによれば、抵抗パターン３１，３２の線路長を長くでき、抵抗パターン３１，３２の抵抗値を高くできる。第１、第２抵抗パターン３１，３２の厚みは、好ましくは、第１から第４コイルパターン２１〜２４のそれぞれの厚みよりも薄い。これによれば、抵抗パターン３１，３２の厚みを薄くでき、抵抗パターン３１，３２の抵抗値を高くできる。

0069

第１抵抗パターン３１の一端は、第１グランド端子７１の第１部分７１ａに接続されている。第１抵抗パターン３１の他端は、第３接続導体９３に接続される。したがって、第３コイルパターン２３（第１、第２コイル導体層３２１，３２２）と第１抵抗パターン３１は、第１入力端子５１と第１グランド端子７１の間に直列に接続されている。

0070

第２抵抗パターン３２の一端は、第２グランド端子７２の第１部分７２ａに接続されている。第２抵抗パターン３２の他端は、第５接続導体９５に接続される。したがって、第４コイルパターン２４（第１、第２コイル導体層４２１，４２２）と第２抵抗パターン３２は、第２入力端子５２と第２グランド端子７２の間に直列に接続されている。

0071

図２に示すように、電子回路５は、前記複合型電子部品１と、複合型電子部品１のグランド端子７１，７２に電気的に接続されたコンデンサ８１，８２とを有する。第１コンデンサ８１は、第１グランド端子７１とグランドとの間に電気的に接続されている。第２コンデンサ８２は、第２グランド端子７２とグランドとの間に電気的に接続されている。第１、第２コンデンサ８１，８２の容量値は、好ましくは、４７ｐＦである。

0072

したがって、電子回路５は、シャント線路にコンデンサ８１，８２が挿入されるので、ディファレンシャル信号の低周波成分がシャント線路側に伝送し難くなり、複合型電子部品におけるディファレンシャル信号の透過特性の低下をより抑制できる。

0073

また、電子回路５は、第１コンデンサ８１と第２コンデンサ８２とを有するので、複合型電子部品１からグランド電極までのシャント線路において、ディファレンシャル信号が同電位となって消失する電位中和点が発生せず、ディファレンシャル信号の差動伝送線路における透過特性をより一層向上できる。

0074

（第２実施形態）
図４は、複合型電子部品および電子回路の第２実施形態を示す等価回路図である。第２実施形態は、第１実施形態とは、抵抗パターン、グランド端子およびコンデンサの数量が相違する。この相違する構成を以下に説明する。その他の構成は、第１実施形態と同じ構成であり、第１実施形態と同一の符号を付してその説明を省略する。

0075

図４に示すように、第２実施形態の複合型電子部品１Ａでは、グランド端子７０は、１つであり、抵抗パターン３０は、１つである。第３コイルパターン２３のグランド端子７０側の部分と第４コイルパターン２４のグランド端子７０側の部分が電気的に接続され、抵抗パターン３０は、第３コイルパターン２３と第４コイルパターン２４の接続部分とグランド端子７０の間に電気的に接続される。
したがって、複合型電子部品１Ａは、抵抗パターン３０を有するので、前記第１実施形態と同様に、コモンモードノイズの差動伝送線路への反射を低減でき、ディファレンシャル信号の透過特性の低下を抑制できる。抵抗パターン３０の抵抗値は、好ましくは、２５Ωである。

0076

第２実施形態の電子回路５Ａでは、コンデンサ８０は、１つである。コンデンサ８０は、グランド端子７０とグランド電極８５の間に接続される。したがって、電子回路５Ａは、シャント線路にコンデンサ８０が挿入されるので、ディファレンシャル信号の低周波成分がシャント線路側に伝送し難くなり、複合型電子部品におけるディファレンシャル信号の透過特性の低下をより抑制できる。コンデンサ８０の容量値は、好ましくは、４７ｐＦである。

0077

（実施例）
次に、複合型電子部品の製造方法の実施例について説明する。

0078

まず、第１基板上に、所望のコイルパターン（導体層）が得られるように、絶縁層と導電層を交互に積層して内部回路を形成する。なお、本実施例では、コイルパターンの形成プロセスにフォトリソ技術、絶縁材料に樹脂系の感光性材料を用いた工法を記載するが、グリーンシート上に導電ペーストをパターン印刷し、該シートを積層し圧着し焼成する一般的な積層工法であってもよい。

0079

具体的には、スピンコート、スクリーン印刷やドライフィルムレジストの圧着などにより形成した絶縁層の上面にスパッタリングや蒸着等の薄膜形成法、あるいは、スクリーン印刷などの厚膜形成法といった成膜技術により導電層を形成する。絶縁層の材料は、例えば、ポリイミド樹脂、エポキシ樹脂、フェノール樹脂、ベンゾシクロブテン樹脂等の種々の樹脂材料である。導電層の材料は、例えば、導電性に優れたＡｇ、Ｐｂ、Ｃｕ、Ａｌ等の金属、あるいはこれらの合金を用いることが望ましい。絶縁層の材料および導電層の材料の組み合わせは、加工性や密着性等を考慮して選択することが望ましい。なお、導電層はコイルパターンだけでなく、入力端子、出力端子、グランド端子の第１部分となる。

0080

その後、レジストを塗布し、露光し、現像し、エッチングを行い、このようなフォトリソ技術により、第１導電層を形成する。または、前記薄膜形成法で作成した導電膜を給電膜として利用し、前記フォトリソ技術でパターニングされたレジスト間をめっきプロセスにより、第１導電層を形成する方法であってもよい。

0081

その後、第１導電層の上層に絶縁層を形成する。この絶縁層において、フォトリソ技術により、第１導電層とその上に形成する第２導電層との接続を行うビア加工を行う。このビア形成を施した絶縁層の上に、第２導電層を形成し、ビア（接続導体）を介して第１導電層と第２導電層の電気的接続を行い、コイルパターンや、入力端子、出力端子、グランド端子の第１部分を形成する。なお、コイルパターン、入力端子、出力端子、グランド端子は、さらにビアを介して３層以上の複数の導体層で形成されてもよい。前記ビア加工はレーザーやサンドブラスト等の工法で実施してもよい。

0082

このようにして、導電層を複数層積層し、積層方向Ａからみた巻回方向が同じである１対の結合コイルと積層方向Ａからみた巻回方向が逆である１対の結合コイルを合わせて、絶縁体内に形成する。さらに、コイルパターンとは別の絶縁層上で抵抗パターンを形成する。この抵抗パターンは、前記コイルパターンの形成と同じように形成されるが、高抵抗を得るためにスパッタリングや蒸着で薄層化することが好ましい。また、上述の通り薄層化されるため、コイルパターンによる凹凸の少ない本体の下層側、特に絶縁体の最下層に、抵抗パターンを形成することが望ましい。

0083

上記巻回方向が同じである２つのコイルパターンは、互いのコイルパターンに囲まれた領域の少なくとも一部が重なることで磁気結合し、コモンモードフィルタを構成する。前記コモンモードフィルタは、第１コイルパターンと第２コイルパターンを積層形成し、絶縁層を介してコイルパターンを対向させて磁気結合させる構造が一般的である。
このように、コイルパターンに囲まれた領域同士において、少なくとも一部が重なると、当該コイルパターン同士の磁気結合をより強めることができ、コモンモードノイズの除去効果がより向上する。コイルパターンが広がる方向とは直交する積層方向にコイルパターン同士を重ねることができるため、実装面積を低減できる。なお、コイルパターン同士が、同じ絶縁層上で並走することによっても、上記磁気結合の強化や実装面積の低減を実現できる。
一方、コイルパターン同士が、同じ絶縁層上で並走するのではなく、互いに異なる絶縁層上に位置すると、コイルパターン同士の物理的な距離を確保でき、ディファレンシャル信号が流れて電位差が発生する第１コイルパターンと第２コイルパターンの絶縁性を高めることができる。
なお、上記のように、コイルパターン同士が互いに異なる絶縁層上に位置し、当該コイルパターンに囲まれた領域同士の少なくとも一部が重なる場合、コモンモードチョークコイルの形成には、少なくとも３層以上の導体層と４層以上の絶縁層が必要である。
また、コモンモードフィルタにおいて、高いインダクタンスが必要となる場合は、第１基板又は第２基板は磁性体基板とすることが好ましく、第１基板および第２基板の両方を磁性体基板とすることがより好ましい。

0084

上記巻回方向が逆である２つのコイルパターンは、互いのコイルパターンに囲まれた領域の少なくとも一部が重なることで磁気結合し、ディファレンシャルモードフィルタを構成する。前記ディファレンシャルモードフィルタは、第３コイルパターンと第４コイルパターンを積層形成し、絶縁層を介してコイルパターンを対向させて磁気結合させる構造が一般的である。この場合、コモンモードフィルタにおいて説明したものと同様に、時期結合の強化、実装面積の低減を図ることができる。また、上記のように、コイルパターン同士が互いに異なる絶縁層上に位置し、当該コイルパターンに囲まれた領域同士の少なくとも一部が重なる場合、ディファレンシャルモードフィルタの形成には、少なくとも３層以上の導体層と４層以上の絶縁層が必要である。
また、ディファレンシャルモードフィルタにおいて、高いインダクタンスが必要となる場合は、前記第１基板又は第２基板は磁性体基板とすることが好ましく、第１基板および第２基板の両方を磁性体基板とすることがより好ましい。

0085

さらに、本体の上面に接着剤を介して第２基板を貼り付ける。接着剤は、例えば、熱硬化性のポリイミド樹脂である。また、第２基板の接合は、真空中又は不活性ガス中にて加熱および加圧して行い、冷却後に圧力を解除する工程にて行う。

0086

第２基板の接着後は、ダイシング工程を経て、入力端子、出力端子およびグランド端子それぞれの第１部分と接触する入力端子、出力端子およびグランド端子の第２部分を形成する。上記第２部分は、例えばＡｇ、Ｃｕ、ＮｉＣｒ、又はＮｉＣｕ等の材料を含む導電性ペーストを塗布し、または、これらの材料をスパッタリングや蒸着の成膜工法及びめっき等で形成する。このように形成した電極上に、例えば湿式電解めっきによりＮｉ、Ｓｎ、Ｓｎ−Ｐｂ、Ｃｕ、Ａｕ等の金属膜を形成することで上記第２部分が形成される。

0087

なお、本開示は上述の実施形態に限定されず、本開示の要旨を逸脱しない範囲で設計変更可能である。例えば、第１と第２実施形態のそれぞれの特徴点を様々に組み合わせてもよい。

0088

前記実施形態では、コイルパターンは、２層のコイル導体層から構成されているが、１層または３層以上のコイル導体層から構成されていてもよい。抵抗パターンは、１層の抵抗パターン層から構成されているが、２層以上の抵抗パターン層から構成されていてもよい。前記実施形態では、本体は、第１、第２基板を有しているが、第１、第２基板の少なくとも一方を設けなくてもよい。

0089

１，１Ａ複合型電子部品
５，５Ａ電子回路
１０ 本体
１１絶縁体
１１ａ〜１１ｅ 第１〜第５絶縁層
２１〜２４ 第１〜第４コイルパターン
３０抵抗パターン
３１，３２ 第１、第２抵抗パターン
５１，５２ 第１、第２入力端子
６１，６２ 第１、第２出力端子
７０グランド端子
７１，７２ 第１、第２グランド端子
８０コンデンサ
８１，８２ 第１、第２コンデンサ
１０１，１０２ 第１、第２フィルタ