技術 異常検知回路、及び異常検知回路を備える画像形成装置

0001

本発明は、異常が発生した負荷を特定することができる異常検知回路に関するものであり、特に、そのような異常検知回路を備えた画像形成装置に関するものである。

0002

従来から一般的に知られている画像形成装置は、用紙を搬送する搬送部、画像を作像する作像部、作像された画像を用紙に転写する転写部、用紙に転写された用紙を定着する定着部、などの機能の異なる複数の部位を有している。このように、画像形成装置は複数の部位を有しているため、それぞれの部位において異常が発生する可能性も持ち合わせている。
また、近年の画像形成装置においては、成果物を商材として扱う高生産性、高機能性の機種も増えている。このため、スペックを満足させるために、画像形成装置の大型化に伴い部品数も増大しており、異常が発生するリスクも高くなる傾向にある。

0003

画像形成装置において発生する異常の１つとして、短絡などの回路の異常状態による過電流の要因によるものが挙げられる。短絡などの回路の異常状態が継続することによる発火発煙の防止や電気回路を保護する目的として、回路遮断部品が使用されることがある。回路遮断部品は、一般的には、ヒューズと呼ばれる。ヒューズは、電気回路に定格以上の電流が流れると、局所的に発熱し、溶断することにより、回路を開放して保護する素子である。

0004

ところで、画像形成装置のような電子機器においては、回路遮断部品の後段に、各種のモータやセンサなどの複数の負荷が接続されることがある。この場合、回路遮断部品が回路を遮断したとき、異常が発生したことは検知できても、その下流に接続されている複数の負荷のうち、遮断の原因となった負荷の特定ができないといった問題がある。

0005

このような問題を解決するために、特許文献１には、ヒューズの後段に接続された複数の回路ブロックのうち、どの回路ブロックに不具合が発生したかを検知するために、回路ブロックから出力される報知信号を検知する画像形成装置が開示されている。これにより、画像形成装置において、複数の接続された負荷のうち、どの負荷に不具合が発生したのかを特定することができる。

0006

特開２００７−１５１２６２号公報

0007

しかしながら、特許文献１に開示された画像形成装置は、異常発生の監視対象となる負荷が報知信号のようなエラー通知信号を出力しない場合には適用できないという課題がある。例えば、給紙カセット内の用紙を検知するために用いられるソレノイドは、電源及びＧＮＤ端子のみで構成されており、エラー通知信号を出力しない。このため、回路遮断部品の下流に複数のソレノイドのような負荷が接続されている場合、異常が発生した負荷を１つに特定することができない。

0008

そこで、本発明は、異常発生の監視対象となる複数の負荷がエラー通知信号を出力しないものであっても、異常が発生した負荷を特定することができる異常検知回路を提供することにある。

0009

本発明は、電源手段と、過電流が流れると、前記電源手段からの電源の供給を遮断する遮断手段と、前記遮断手段の後段に設けられ、前記電源手段により動作する第１の負荷と、前記遮断手段の後段に設けられ、前記電源手段により動作する第２の負荷と、前記遮断手段の後段に設けられ、前記第１の負荷の入力部である第１の入力部の前段に設けられる第１の前置回路と、前記遮断手段の後段に設けられ、前記第２の負荷の入力部である第２の入力部の前段に設けられる第２の前置回路と、前記第１の入力部の電位である第１の電位と、前記第２の入力部の電位である第２の電位と、を検出する電圧検出手段と、を備える異常検知回路であって、前記遮断手段の後段において発生した異常が、前記第１の負荷の要因によるものか、前記第２の負荷の要因によるものかを、前記第１の電位及び前記第２の電位に基づいて判定を行う判定手段を有することを特徴とする。

0010

本発明によればエラー通知信号を出力しない複数の負荷が接続されている場合であっても、回路遮断部品が回路を遮断した際、その遮断要因となった負荷を特定することができる。

0011

画像形成装置の構成を示す断面図である。
画像形成装置のブロック図である。
異常検知回路の回路構成を示す図である。
ヒューズ溶断要因の判定に用いられる電圧状態情報の一例である。
ヒューズが溶断した際における各負荷の電位の時間変化の一例を示す図（その１）である。
ヒューズが溶断した際における各負荷の電位の時間変化の一例を示す図（その２）である。
要因箇所特定処理を示すフローチャート（その１）である。
要因箇所特定処理を示すフローチャート（その２）である。

0012

以下、本発明を実施するための形態である実施例について図面を用いて説明する。
なお、以下の実施例は、特許請求の範囲に係る発明を限定するものではない。また、以下の実施例で説明されている特徴のすべてが、本発明の解決手段として必須のものであるとは限らない。

0013

まず、図１を用いて、本実施例の画像形成装置の構成の概略について説明する。
本実施例の画像形成装置は、複数の画像形成部を並列に配し、かつ、中間転写方式を採用したカラー電子写真装置である。本実施例のカラー電子写真装置は、原稿画像を読み取る原稿読み取り部２００と、画像を用紙に印字するプリンタ部１００とを有する。

0014

プリンタ部１００は、並設された４つの画像形成部１０（１０ａ，１０ｂ，１０ｃ，１０ｄ）と、給紙ユニット２０と、手差しユニット９１と、中間転写ユニット３０と、定着ユニット４０と、不図示の制御ユニットと、を有する。
原稿読み取り部２００の前面側には、画像形成装置の動作を操作するための操作部６００が設けられている。

0015

次に、給紙ユニット２０について説明する。給紙ユニット２０には、２つのカセット給紙部２１ａ，２１ｂが備えられている。各カセット給紙部２１ａ，２１ｂ内にセットされた用紙Ｐは、それぞれ、リフター板９２ａ，９２ｂにより持ち上げられる。給紙時には、各カセット給紙部２１ａ，２１ｂ内に設けられたカセット給紙ソレノイドＬ１，Ｌ２がＯＮになることにより、給紙ローラー２２ａ，２２ｂがそれぞれ下降する。給紙ローラー２２ａ，２２ｂが用紙Ｐの表面に接すると、その回転により表層の用紙が給紙される。給紙された用紙は、分離ローラー２３ａ，２３ｂで１枚だけ搬送路へ送り出され、給紙縦パスローラー２８，２９によりレジストローラー２５まで搬送される。

0016

図２を用いて、画像形成装置のブロック図について説明する。
画像形成装置は、コントローラ制御部４００と、エンジン制御部５００とを有する。
エンジン制御部５００のＣＰＵ５０１は、画像形成装置全体の各種のモータやセンサ（Ｌ１〜Ｌ９）を制御するために各種命令を実行する中央演算処理部である。エンジン制御部５００は、内部に不図示のＲＯＭやＲＡＭといった記憶メモリを内蔵している。ＣＰＵ５０１は、ＲＯＭに予め記憶されたプログラムに基づいて各種命令を実行する機能を有する。
また、ＣＰＵ５０１は、コントローラ制御部４００のＣＰＵ４０１との通信を行い、画像形成に必要な情報の送受信をする。

0017

ＢａｃｋＵｐＲＡＭ５２０は、画像形成装置への電源の供給が停止した状態でも記録された情報を保持できるように電源が備えられた記憶メモリである。ＢａｃｋＵｐＲＡＭ５２０は、図４で後述するように、各種のモータやセンサの電圧状態を記録する。なお、各種のモータやセンサについては、以下では、説明の都合上、カセット給紙ソレノイドＬ１，Ｌ２を中心に説明する。ただし、本実施例の画像形成装置は、実際には、Ｌ３からＬ９に示すような各種のモータやセンサを備えている。

0018

ＡＳＩＣ５０２は、高集積回路であり、前述した各種のモータを駆動するモータ駆動部への制御信号を生成する。また、ＡＳＩＣ５０２は、各種のセンサからの出力信号を取り込んで高速に演算処理する機能を有する。ＡＳＩＣ５０２によるモータ駆動部への制御信号の出力や、各種センサからの出力信号の検出によって、画像形成及び用紙搬送の制御が実行される。

0019

操作部６００は、コントローラ制御部４００に接続され、画像形成装置に関する情報をユーザへ通知するためのディスプレイ６０１を備えている。本実施例では、ディスプレイ６０１において、異常が発生した負荷についての情報が表示される。

0020

図３を用いて、画像形成装置に備えられる異常検知回路の回路構成について説明する。
本実施例の画像形成装置において、２４Ｖ電源７０６が、ヒューズ７０５を介して、負荷７１０としてのカセット給紙ソレノイドＬ１に接続されている。同様に、２４Ｖ電源７０６が、ヒューズ７０５を介して、負荷７２０としてのカセット給紙ソレノイドにＬ２に接続されている。なお、以下においては、カセット給紙ソレノイドＬ１からなる負荷７１０を「負荷Ｌ１」と、カセット給紙ソレノイドＬ２からなる負荷７２０を「負荷Ｌ２」ともいう。

0021

また、各負荷Ｌ１及びＬ２への電源供給を切り替えられるように、ヒューズ７０５と各負荷Ｌ１及びＬ２との間に、それぞれ、スイッチング素子としてトランジスタ７１１及び７２１が接続されている。トランジスタ７１１及び７２１の各ゲートには、それぞれ、ＡＳＩＣ５０２からＯＮ／ＯＦＦ制御用信号がトランジスタ７１５及び７２５を介して、入力されている。また、トランジスタ７１１及び７２１の各ドレインには、それぞれ、容量素子としてコンデンサ７１４及び７２４が接続されている。そして、各コンデンサ７１４及び７２４は、それぞれ、各負荷Ｌ１及びＬ２に並列に接続され、各負荷Ｌ１及びＬ２の電源入力端子は、それぞれコンデンサ７１４及び７２４を介して接地されている。

0022

すなわち、ヒューズ７０５の後段（下流側）には、負荷Ｌ１の前段である入力部に、トランジスタ７１１とコンデンサ７１４とからなる前置回路７１６が形成されている。同様に、負荷Ｌ２の前段である入力部にトランジスタ７２１とコンデンサ７２４とからなる前置回路７２６が形成されている。そして、前置回路７１６及び７２６は、それぞれ、上述のとおり、負荷Ｌ１及びＬ２への電源供給を切り替えるスイッチとして機能するとともに、図５で後述するように、ヒューズ７０５が溶断した際の短絡経路として機能する。

0023

さらに、ヒューズ７０５の下流側には、ヒューズ７０５の溶断を検知するヒューズ溶断検知部７００が設けられている。
ヒューズ７０５の下流側に２４Ｖが供給されると、ヒューズ溶断検知部７００の抵抗７０２及び７０３に電流が流れる。これにより、抵抗７０２及び７０３により分圧された電圧がトランジスタ７０１に入力され、トランジスタ７０１がＯＮになる。そして、ヒューズ溶断検知部７００から出力されるヒューズ溶断検知信号Ｓ１０が「Ｌ」レベルとなる。
そして、ヒューズ７０５が溶断すると、ヒューズ７０５の下流側への２４Ｖの供給が遮断される。これにより、トランジスタ７０１がＯＦＦになり、ヒューズ溶断検知信号Ｓ１０は「Ｈ」レベルとなる。

0024

ＣＰＵ５０１は、電圧検出部５０３と異常負荷判定部５０４を備える。
電圧検出部５０３は、負荷Ｌ１の電源入力端子の電位Ｖ１が抵抗分圧して入力されるように、抵抗７１２及び７１３を介して負荷Ｌ１と接続されている。同様に、電圧検出部５０３には、負荷Ｌ２の電源入力端子の電位Ｖ２が抵抗分圧して入力されるように、抵抗７２２及び７２３を介して負荷Ｌ２と接続されている。抵抗を介して分圧した電圧を電圧検出器５０３に入力しているのは、電圧検出部５０３の定格入力を守るためである。

0025

電圧検出部５０３は、電圧検出信号Ｓ２１及びＳ３１を介して、各負荷Ｌ１及びＬ２の電源入力端子の電位Ｖ１及びＶ２がそれぞれ抵抗分圧された電位ＶＬ１及びＶＬ２を一定間隔ごと（ｔＤごとに）に取得する。そして、取得した電位ＶＬ１及びＶＬ２の状態をＢａｃｋＵｐＲＡＭ５２０に記録する。ここで、一定間隔ｔＤは、ヒューズ７０５が溶断された後において、短絡した負荷（Ｌ１又はＬ２）と正常な負荷（Ｌ２又はＬ１）のそれぞれの電源入力端子の電圧値がＬｏｗとなるタイミングが十分に識別可能となるように設定される。これら両者のタイミングが異なる理由については図５において後述する。

0026

異常負荷判定部５０４は、ヒューズ７０５が溶断した要因となった負荷Ｌ１又はＬ２を特定する。この特定は、ヒューズ７０５の溶断有無を示すヒューズ溶断検知信号Ｓ１０と、ＢａｃｋＵｐＲＡＭ５２０に記録されている電圧状態情報とに基づいて行われる。

0027

次に、図４を用いて、ヒューズ７０５が溶断する要因となった、短絡などの異常が発生した負荷Ｌ１又はＬ２を特定するために用いられる、ＢａｃｋＵｐＲＡＭ５２０に記録されている電圧状態情報について説明する。
図４の各表（ａ）及び（ｂ）に示される電圧状態情報は、ＢａｃｋＵｐＲＡＭ５２０に記録されている各負荷Ｌ１及びＬ２の電源入力端子の抵抗分圧された電位ＶＬ１及びＶＬ２の電圧状態の一例を示している。

0028

ここで、電圧状態は、電位ＶＬ１又はＶＬ２が、閾値電圧ＶＴよりも高い場合はＨｉｇｈとして、閾値電圧ＶＴよりも低い場合はＬｏｗとして記録する。各行について、取得番号１は取得した最新の情報であり、一定間隔ｔＤごとに取得したタイミングが新しい順に取得番号が１から順に並んでいる。電圧状態は、ヒューズ７０５が溶断する要因となった負荷を判定するために必要な所定数のデータのみを記録し、それより以前のデータは削除していく。図４の例では、直近の５つデータを記録している。

0029

図４（ａ）は、最新の電圧状態が負荷Ｌ２についてのみＬｏｗである場合（すなわち、電位ＶＬ１がＨｉｇｈであり、ＶＬ２がＬｏｗである場合）を示している。それに対して、図４（ｂ）は、最新の電圧状態が負荷Ｌ１及びＬ２について共にＨｉｇｈである場合（すなわち、電位ＶＬ１及びＶＬ２が共にＨｉｇｈである場合）を示している。

0030

次に、図５を用いて、ヒューズ７０５が溶断する要因となった負荷を特定する原理について説明する。
なお、ここでは、異常検知回路が２つの負荷（Ｌ１又はＬ２）が備えている例について説明するが、３つ以上の負荷を備えている場合にも同様に適用できる。また、ここでは、負荷Ｌ２において短絡が発生し過電流が流れることにより、ヒューズ７０５が溶断した場合を例にして説明する。

0031

図５（１）は、ヒューズ７０５が溶断した際の、ヒューズ７０５の下流側の電位ＶＦの時間変化を示している。図５（２）及び（３）は、それぞれ、ヒューズ７０５が溶断した際の、負荷Ｌ１及びＬ２の電源入力端子の抵抗分圧された電位ＶＬ１及びＶＬ２の時間変化を示している。

0032

図５（１）において、ｔ０はヒューズ７０５が溶断した時点を示している。
また、ＶＤＥＴは、ヒューズ７０５が溶断したことを検知する際の閾値として設定された電圧である。画像形成装置に電源が投入されている状態において、ヒューズ７０５の下流の電位ＶＦがＶＤＥＴを下回るとヒューズ７０５が溶断したと判定する。そして、この時点をｔ３とする。

0033

また、図５（２）におけるＶＭＡＸは、画像形成装置に電源が投入されており、ヒューズ７０５が正常（溶断していない）状態における、抵抗７１２及び７１３により分圧されて電圧検出部５０３へ入力される負荷Ｌ１の電源入力端子の電位ＶＬ１である。同様に、図５（３）におけるＶＭＡＸは、同様の状態における、抵抗７２２及び７２３により分圧されて電圧検出部５０３へ入力される負荷の電源入力端子の電位ＶＬ２である。

0034

図５に示されるように各電圧が変化する理由について説明する。
まず、図３で示した異常検知回路の回路構成から分かるように、負荷Ｌ２の短絡によってヒューズ７０５が溶断すると、ヒューズ７０５の下流側に電源が供給されなくなる。これにより、負荷Ｌ１及びＬ２に接続されているコンデンサ７１４及び７２４に蓄積している電荷が放電され、負荷Ｌ１及びＬ２の電源入力端子の電位は低下していく。

0035

このとき、負荷Ｌ１に接続されているコンデンサ７１４の電荷は、最もインピーダンスが低くなる経路である、トランジスタ７１１、トランジスタ７２１、負荷Ｌ２の短絡部を通って放電される。この経路は、トランジスタ７１１，７２１を抵抗としてみなせるため、この経路の寄生容量とともに、ＲＣ回路を形成しているとみなすことができる。このため、負荷Ｌ１の電源入力端子の電位Ｖ１は、ＲＣ回路の抵抗成分と容量成分によって決まる時定数によって、指数関数的に低下していく。したがって、電位ＶＬ１も同様に、図５（２）に示されるように減衰していく。

0036

一方、負荷Ｌ２に接続されているコンデンサ７２４の電荷も、負荷Ｌ１と同様に、負荷Ｌ２の短絡部を通って放電される。しかし、この経路上にはトランジスタがなく、抵抗成分がほとんどない。このため、負荷Ｌ１の電源入力端子の電位Ｖ１は、一次関数的に低下していく。したがって、電位ＶＬ１も、同様に、図５（３）に示されるように、電位ＶＬ２よりも早く低下していく。

0037

このように、短絡した負荷Ｌ２の電位ＶＬ２は、正常な負荷Ｌ１の電位ＶＬ１よりも早く低下していくため、負荷Ｌ２の電位ＶＬ２がＬｏｗと判定される時点ｔ２は、負荷Ｌ１の電位ＶＬ１がＬｏｗと判定される時点ｔ１より早くなる。
このように、本実施例においては、各負荷Ｌ１及びＬ２の電位ＶＬ１及びＶＬ２が低下していく速度の違いをヒューズ７０５が溶断した要因の判定に用いる。

0038

なお、図５では、ヒューズ７０５の溶断が検知される時点ｔ３よりも、負荷Ｌ２の電源入力端子の電位ＶＬ２がＬｏｗとなる時点ｔ２が早い場合を示している。しかし、図６に示すように、ヒューズ７０５の溶断を検知する電圧ＶＤＥＴを高く設定した場合、ヒューズ７０５の溶断が検知される時点ｔ３よりも、負荷Ｌ２の電源入力端子の電位ＶＬ２がＬｏｗとなる時点ｔ２が早い場合も考えられる。

0039

次に、図７を用いて、ヒューズ７０５が溶断する要因となった箇所を特定するための要因箇所特定処理について説明する。なお、図７のフローチャートに示す各処理は、ＣＰＵ５０１によって行われる。

0040

まず、図７Ａのフローチャートにより、一定間隔を空けて定期的に処理を行うために、Ｓ１００１において、ＣＰＵ５０１は一定時間ｔＤ待機する。
そして、Ｓ１００２において、ＣＰＵ５０１（電圧検出部５０３）は、各負荷（Ｌ１及びＬ２）の電源入力端子の抵抗分圧された電位（ＶＬ１及びＶＬ２）を検出する。そして、上述のとおり閾値電圧ＶＴを用いて判定した電位（ＶＬ１及びＶＬ２）の電圧状態（Ｈｉｇｈ又はＬｏｗ）を、ＢａｃｋＵｐＲＡＭ５２０に記録する。

0041

その後、Ｓ１００３において、ＣＰＵ５０１（異常負荷判定部５０４）は、ヒューズ７０５が溶断されているか否かの検知を行う。Ｓ１００３で溶断していないと判断すると、処理はＳ１００１に戻る。
ここまでの一連の流れにより、各負荷（Ｌ１及びＬ２）の電位（ＶＬ１及びＶＬ２）の電圧状態（Ｈｉｇｈ又はＬｏｗ）の記録、及び、ヒューズ７０５の溶断検知が定期的に行われる。これにより、ＢａｃｋＵｐＲＡＭ５２０には、例えば、図４に示されるような電圧状態情報が記録される。

0042

Ｓ１００３でヒューズ７０５の溶断を検知した場合、Ｓ１００４において、ＣＰＵ５０１は、最新に取得した電圧状態の中でＬｏｗと記録されているものがあるか否かを判定する。この際、ＣＰＵ５０１は、ＢａｃｋＵｐＲＡＭ５２０に電圧状態情報として記録されている各負荷（Ｌ１又はＬ２）の電圧状態に基づいて判定する。

0043

ここで、取得した最新の電圧状態の中でＬｏｗと判定された負荷があると判定された場合（Ｓ１００４でＹｅｓの場合）をケースＡと称する。
ケースＡにおいては、図５に示したように、ヒューズ７０５の溶断が検知された時点より前に、いずれかの負荷の電圧状態がＨｉｇｈからＬｏｗに遷移した状況が考えられる。そこで、ケースＡでは、Ｓ１００５において、診断Ａとして、そのような状況に合致するか否かの判定を行う。

0044

一方、取得した最新の電圧状態の中でＬｏｗと判定された負荷がないと判定された場合（Ｓ１００４でＮｏの場合）をケースＢと称する。
ケースＢにおいては、図６に示したように、ヒューズ７０５の溶断が検知された時点より後に、負荷の電圧状態がＨｉｇｈからＬｏｗに遷移する状況が考えられる。そこで、ケースＢでは、Ｓ１００６において、診断Ｂとして、そのような状況に合致するか否かの判定を行う。

0045

まず、図７Ｂ（１）のフローチャートを用いて、ケースＡにおける診断Ａについて説明する。
Ｓ１１０１において、ＣＰＵ５０１は、過去の電圧状態情報を参照して、1つの負荷のみ（Ｌ１又はＬ２のいずれか）の電圧状態がＨｉｇｈからＬｏｗに遷移した瞬間があるか否かを判定する。

0046

１つの負荷（Ｌ１又はＬ２）のみの電圧状態がＨｉｇｈからＬｏｗに遷移した瞬間がある場合（Ｓ１１０１でＹｅｓの場合）、Ｓ１１０２において、ＣＰＵ５０１は、ヒューズ７０５の溶断検知の時点の前に、その負荷の電圧状態がＬｏｗに遷移したと判断する。そして、その負荷の電圧状態がＨｉｇｈからＬｏｗに遷移した負荷において、短絡が発生したと判定する。
例えば、ＢａｃｋＵｐＲＡＭ５２０に、図４（ａ）に示されるような電圧状態情報が記録されている場合、ＣＰＵ５０１は、負荷Ｌ２において短絡が発生したと判定する。

0047

一方、いずれの負荷（Ｌ１及びＬ２）の電圧状態もＨｉｇｈからＬｏｗに遷移した瞬間がない場合（Ｓ１１０１でＮｏの場合）、Ｓ１１０３において、ＣＰＵ５０１は、負荷（Ｌ１及びＬ２）以外において、短絡などの故障が発生したと判定する。

0048

Ｓ１１０２又はＳ１１０３の処理が終了すると、図７Ａのフローチャートに戻る。
そして、Ｓ１００７において、ＣＰＵ５０１は、診断Ａにおける判定結果が負荷（Ｌ１又はＬ２）の短絡であったか否かを判定する。

0049

そして、診断Ａにおける判定結果が負荷の短絡であった場合（Ｓ１００７でＹｅｓの場合）、Ｓ１００８において、ＣＰＵ５０１は、ヒューズ７０５の溶断要因となった負荷（例えば、Ｌ２）を、操作部６００に備えられたディスプレイ６０１に表示する。これにより、異常が発生した要因となった負荷を特定してユーザに通知することができる。

0050

一方、診断Ａにおける判定結果が負荷（Ｌ１及びＬ２）の短絡以外であった場合（Ｓ１００７でＮｏの場合）、Ｓ１００９において、ＣＰＵ５０１は、ヒューズ７０５の溶断原因は負荷以外であることを、操作部６００のディスプレイ６０１に表示する。これにより、異常が発生した要因が負荷ではないことをユーザに通知することができる。
ユーザに通知する。

0051

次に、図７Ｂ（２）のフローチャートを用いて、ケースＢにおける診断Ｂについて説明する。
Ｓ１２０１において、ＣＰＵ５０１は、各負荷（Ｌ１及びＬ２）の電圧状態をＢａｃｋＵｐＲＡＭ５２０へ記録する。
そして、Ｓ１２０２において、ＣＰＵ５０１は、1つの負荷のみ（Ｌ１又はＬ２のいずれか）の電圧状態がＬｏｗであるか否かを判定する。

0052

1つの負荷のみの電圧状態がＬｏｗとなった場合（Ｓ１２０２でＹｅｓの場合）、Ｓ１２０３において、ＣＰＵ５０１は、その負荷において短絡が発生したと判定する。
1つの負荷のみの電圧状態がＬｏｗとなったものではない場合（Ｓ１２０２でＮｏの場合）、Ｓ１２０４において、ＣＰＵ５０１は、２つ以上の負荷の電圧状態がＬｏｗに変化したか否かを判定する。

0053

そして、２つ以上の負荷の電圧状態がＬｏｗに変化したと判定した場合（Ｓ１２０４でＹｅｓの場合）、Ｓ１２０５において、ＣＰＵ５０１は、パターン破断などの負荷（Ｌ１又はＬ２）の短絡以外の故障と判定する。
また、いずれの負荷の電圧状態もＬｏｗに変化していないと判定した場合は（Ｓ１２０４でＮｏの場合）、異常なしとして、再びＳ１２０１に戻る。
Ｓ１２０３又はＳ１２０５の処理が終了すると、図７Ａのフローチャートに戻る。
Ｓ１００７からＳ１００９までの処理は、上述した内容と同様である。

0054

＜その他の実施例＞
本発明は、上述の実施例の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサーがプログラムを読出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。
また、本発明は、複数の機器から構成されるシステムに適用しても、１つの機器からなる装置に適用してもよい。
本発明は上述の実施例に限定されるものではなく、本発明の趣旨に基づき種々の変形が可能であり、それらを本発明の範囲から除外するものではない。すなわち、上述の実施例及びその変形例を組み合わせた構成もすべて本発明に含まれるものである。

0055

５０１ ＣＰＵ
５２０ ＢａｃｋＵｐＲＡＭ
６００ 操作部
Ｌ１，Ｌ２カセット給紙ソレノイド（負荷）
７００ヒューズ溶断検知部
７０５ヒューズ
７１１，７２１トランジスタ
７１４，７２４ コンデンサ