図面 (/)

技術 異常検知回路、及び異常検知回路を備える画像形成装置

出願人 キヤノン株式会社
発明者 鈴木崇弘
出願日 2019年3月19日 (1年10ヶ月経過) 出願番号 2019-051011
公開日 2020年9月24日 (4ヶ月経過) 公開番号 2020-156171
状態 未査定
技術分野 電気的特性試験と電気的故障の検出 短絡、断線、漏洩,誤接続の試験
主要キーワード 発火発煙 前置回路 遮断要因 短絡経路 定格入力 リフター板 ヒューズ溶断 回路遮断
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2020年9月24日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (9)

課題

ヒューズの下流に複数の負荷が接続される異常検知回路において、ヒューズが溶断した場合、負荷が出力するエラー通知信号を検知することで、異常が発生した負荷を特定することができる。しかしながら、この手法は、負荷がエラー通知信号を出力しない場合には適用することができない。

解決手段

本発明では、ヒューズの下流に接続されている複数の負荷の電源入力端子のそれぞれに、スイッチング素子容量素子とからなる前置回路を介して電源が供給されている。このため、ヒューズが溶断した際、各容量素子放電により各負荷の電源入力端子の電位が低下する速度が、短絡した異常負荷と正常な負荷とでは異なることから、これを用いて異常が発生した負荷を特定することができる。

概要

背景

従来から一般的に知られている画像形成装置は、用紙を搬送する搬送部、画像を作像する作像部、作像された画像を用紙に転写する転写部、用紙に転写された用紙を定着する定着部、などの機能の異なる複数の部位を有している。このように、画像形成装置は複数の部位を有しているため、それぞれの部位において異常が発生する可能性も持ち合わせている。
また、近年の画像形成装置においては、成果物商材として扱う高生産性高機能性機種も増えている。このため、スペック満足させるために、画像形成装置の大型化に伴い部品数も増大しており、異常が発生するリスクも高くなる傾向にある。

画像形成装置において発生する異常の1つとして、短絡などの回路異常状態による過電流要因によるものが挙げられる。短絡などの回路の異常状態が継続することによる発火発煙の防止や電気回路を保護する目的として、回路遮断部品が使用されることがある。回路遮断部品は、一般的には、ヒューズと呼ばれる。ヒューズは、電気回路に定格以上の電流が流れると、局所的に発熱し、溶断することにより、回路を開放して保護する素子である。

ところで、画像形成装置のような電子機器においては、回路遮断部品の後段に、各種のモータセンサなどの複数の負荷が接続されることがある。この場合、回路遮断部品が回路を遮断したとき、異常が発生したことは検知できても、その下流に接続されている複数の負荷のうち、遮断の原因となった負荷の特定ができないといった問題がある。

このような問題を解決するために、特許文献1には、ヒューズの後段に接続された複数の回路ブロックのうち、どの回路ブロックに不具合が発生したかを検知するために、回路ブロックから出力される報知信号を検知する画像形成装置が開示されている。これにより、画像形成装置において、複数の接続された負荷のうち、どの負荷に不具合が発生したのかを特定することができる。

概要

ヒューズの下流に複数の負荷が接続される異常検知回路において、ヒューズが溶断した場合、負荷が出力するエラー通知信号を検知することで、異常が発生した負荷を特定することができる。しかしながら、この手法は、負荷がエラー通知信号を出力しない場合には適用することができない。本発明では、ヒューズの下流に接続されている複数の負荷の電源入力端子のそれぞれに、スイッチング素子容量素子とからなる前置回路を介して電源が供給されている。このため、ヒューズが溶断した際、各容量素子放電により各負荷の電源入力端子の電位が低下する速度が、短絡した異常負荷と正常な負荷とでは異なることから、これを用いて異常が発生した負荷を特定することができる。

目的

本発明は、異常発生監視対象となる複数の負荷がエラー通知信号を出力しないものであっても、異常が発生した負荷を特定することができる異常検知回路を提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

電源手段と、過電流が流れると、前記電源手段からの電源の供給を遮断する遮断手段と、前記遮断手段の後段に設けられ、前記電源手段により動作する第1の負荷と、前記遮断手段の後段に設けられ、前記電源手段により動作する第2の負荷と、前記遮断手段の後段に設けられ、前記第1の負荷の入力部である第1の入力部の前段に設けられる第1の前置回路と、前記遮断手段の後段に設けられ、前記第2の負荷の入力部である第2の入力部の前段に設けられる第2の前置回路と、前記第1の入力部の電位である第1の電位と、前記第2の入力部の電位である第2の電位と、を検出する電圧検出手段と、を備える異常検知回路であって、前記遮断手段の後段において発生した異常が、前記第1の負荷の要因によるものか、前記第2の負荷の要因によるものかを、前記第1の電位及び前記第2の電位に基づいて判定を行う判定手段を有することを特徴とする異常検知回路。

請求項2

前記判定手段は、前記第1の電位の低下する速度が前記第2の電位の低下する速度より早い場合、前記異常が、前記第1の負荷の要因によるものであるとの判定を行い、前記第1の電位の低下する速度が前記第2の電位の低下する速度より遅い場合、前記異常が、前記第2の負荷の要因によるものであるとの判定を行うことを特徴とする請求項1に記載の異常検知回路。

請求項3

前記判定手段は、前記第1の電位が予め設定された値より低下した場合、前記異常が、前記第1の負荷の要因によるものであるとの判定を行い、前記第2の電位が予め設定された前記値より低下した場合、前記異常が、前記第2の負荷の要因によるものであるとの判定を行うことを特徴とする請求項1に記載の異常検知回路。

請求項4

前記判定手段は、前記第1の電位及び前記第2の電位が共に前記予め設定された前記値より低下した場合、前記異常が、前記第1の負荷又は前記第2の負荷の要因によるものではないとの判定を行うことを特徴とする請求項3に記載の異常検知回路。

請求項5

前記第1の電位の状態及び前記第2の電位の状態に関する情報を記録する記録手段を有することを特徴とする請求項1乃至4のいずれか1項に記載の異常検知回路。

請求項6

前記記録手段は、一定間隔ごとに、前記情報を記録することを特徴とする請求項5に記載の異常検知回路。

請求項7

前記判定手段は、前記記録手段に記録された前記情報に基づいて前記判定を行うことを特徴とする請求項5又は6に記載の異常検知回路。

請求項8

前記遮断手段は、ヒューズであることを特徴とする請求項1乃至7のいずれか1項に記載の異常検知回路。

請求項9

前記第1の前置回路は、第1のスイッチング素子を有し、前記第2の前置回路は、第2のスイッチング素子を有することを特徴とする請求項1乃至8のいずれか1項に記載の異常検知回路。

請求項10

前記第1の前置回路は、さらに、第1の容量素子を有し、前記第2の前置回路は、さらに、第2の容量素子を有することを特徴とする請求項9に記載の異常検知回路。

請求項11

前記第1の容量素子は、前記第1の負荷に並列に接続され、前記第2の容量素子は、前記第2の負荷に並列に接続されることを特徴とする請求項10に記載の異常検知回路。

請求項12

前記第1のスイッチング素子及び前記第2のスイッチング素子は、それぞれ、トランジスタであることを特徴とする請求項9乃至11のいずれか1項に記載の異常検知回路。

請求項13

前記第1の前置回路及び前記第2の前置回路は、それぞれ、RC回路を形成することを特徴とする請求項9乃至12のいずれか1項に記載の異常検知回路。

請求項14

前記第1の前置回路及び第2の前置回路は、それぞれ、接地されることを特徴とする請求項1乃至13のいずれか1項に記載の異常検知回路。

請求項15

前記第1の負荷及び前記第2の負荷は、それぞれ、ソレノイドであることを特徴とする請求項1乃至14のいずれか1項に記載の異常検知回路。

請求項16

前記要因は、短絡であることを特徴とする請求項1乃至15のいずれか1項に記載の異常検知回路。

請求項17

前記遮断手段の遮断を検知する検知手段を備え、前記判定手段は、前記検知手段が前記遮断手段の遮断を検知した場合、前記判定を行うことを特徴とする請求項1乃至16のいずれか1項に記載の異常検知回路。

請求項18

請求項1乃至17のいずれか1項に記載された異常検知回路を備えることを特徴とする画像形成装置

請求項19

前記第1の負荷及び前記第2の負荷は、それぞれ、給紙手段に設けられたソレノイドであることを特徴とする請求項18に記載の画像形成装置。

請求項20

前記判定手段が行った結果を表示する表示手段を備えることを特徴とする請求項18又は19に記載の画像形成装置。

技術分野

0001

本発明は、異常が発生した負荷を特定することができる異常検知回路に関するものであり、特に、そのような異常検知回路を備えた画像形成装置に関するものである。

背景技術

0002

従来から一般的に知られている画像形成装置は、用紙を搬送する搬送部、画像を作像する作像部、作像された画像を用紙に転写する転写部、用紙に転写された用紙を定着する定着部、などの機能の異なる複数の部位を有している。このように、画像形成装置は複数の部位を有しているため、それぞれの部位において異常が発生する可能性も持ち合わせている。
また、近年の画像形成装置においては、成果物商材として扱う高生産性高機能性機種も増えている。このため、スペック満足させるために、画像形成装置の大型化に伴い部品数も増大しており、異常が発生するリスクも高くなる傾向にある。

0003

画像形成装置において発生する異常の1つとして、短絡などの回路の異常状態による過電流要因によるものが挙げられる。短絡などの回路の異常状態が継続することによる発火発煙の防止や電気回路を保護する目的として、回路遮断部品が使用されることがある。回路遮断部品は、一般的には、ヒューズと呼ばれる。ヒューズは、電気回路に定格以上の電流が流れると、局所的に発熱し、溶断することにより、回路を開放して保護する素子である。

0004

ところで、画像形成装置のような電子機器においては、回路遮断部品の後段に、各種のモータセンサなどの複数の負荷が接続されることがある。この場合、回路遮断部品が回路を遮断したとき、異常が発生したことは検知できても、その下流に接続されている複数の負荷のうち、遮断の原因となった負荷の特定ができないといった問題がある。

0005

このような問題を解決するために、特許文献1には、ヒューズの後段に接続された複数の回路ブロックのうち、どの回路ブロックに不具合が発生したかを検知するために、回路ブロックから出力される報知信号を検知する画像形成装置が開示されている。これにより、画像形成装置において、複数の接続された負荷のうち、どの負荷に不具合が発生したのかを特定することができる。

先行技術

0006

特開2007−151262号公報

発明が解決しようとする課題

0007

しかしながら、特許文献1に開示された画像形成装置は、異常発生監視対象となる負荷が報知信号のようなエラー通知信号を出力しない場合には適用できないという課題がある。例えば、給紙カセット内の用紙を検知するために用いられるソレノイドは、電源及びGND端子のみで構成されており、エラー通知信号を出力しない。このため、回路遮断部品の下流に複数のソレノイドのような負荷が接続されている場合、異常が発生した負荷を1つに特定することができない。

0008

そこで、本発明は、異常発生の監視対象となる複数の負荷がエラー通知信号を出力しないものであっても、異常が発生した負荷を特定することができる異常検知回路を提供することにある。

課題を解決するための手段

0009

本発明は、電源手段と、過電流が流れると、前記電源手段からの電源の供給を遮断する遮断手段と、前記遮断手段の後段に設けられ、前記電源手段により動作する第1の負荷と、前記遮断手段の後段に設けられ、前記電源手段により動作する第2の負荷と、前記遮断手段の後段に設けられ、前記第1の負荷の入力部である第1の入力部の前段に設けられる第1の前置回路と、前記遮断手段の後段に設けられ、前記第2の負荷の入力部である第2の入力部の前段に設けられる第2の前置回路と、前記第1の入力部の電位である第1の電位と、前記第2の入力部の電位である第2の電位と、を検出する電圧検出手段と、を備える異常検知回路であって、前記遮断手段の後段において発生した異常が、前記第1の負荷の要因によるものか、前記第2の負荷の要因によるものかを、前記第1の電位及び前記第2の電位に基づいて判定を行う判定手段を有することを特徴とする。

発明の効果

0010

本発明によればエラー通知信号を出力しない複数の負荷が接続されている場合であっても、回路遮断部品が回路を遮断した際、その遮断要因となった負荷を特定することができる。

図面の簡単な説明

0011

画像形成装置の構成を示す断面図である。
画像形成装置のブロック図である。
異常検知回路の回路構成を示す図である。
ヒューズ溶断要因の判定に用いられる電圧状態情報の一例である。
ヒューズが溶断した際における各負荷の電位の時間変化の一例を示す図(その1)である。
ヒューズが溶断した際における各負荷の電位の時間変化の一例を示す図(その2)である。
要因箇所特定処理を示すフローチャート(その1)である。
要因箇所特定処理を示すフローチャート(その2)である。

実施例

0012

以下、本発明を実施するための形態である実施例について図面を用いて説明する。
なお、以下の実施例は、特許請求の範囲に係る発明を限定するものではない。また、以下の実施例で説明されている特徴のすべてが、本発明の解決手段として必須のものであるとは限らない。

0013

まず、図1を用いて、本実施例の画像形成装置の構成の概略について説明する。
本実施例の画像形成装置は、複数の画像形成部を並列に配し、かつ、中間転写方式を採用したカラー電子写真装置である。本実施例のカラー電子写真装置は、原稿画像を読み取る原稿読み取り部200と、画像を用紙に印字するプリンタ部100とを有する。

0014

プリンタ部100は、並設された4つの画像形成部10(10a,10b,10c,10d)と、給紙ユニット20と、手差しユニット91と、中間転写ユニット30と、定着ユニット40と、不図示の制御ユニットと、を有する。
原稿読み取り部200の前面側には、画像形成装置の動作を操作するための操作部600が設けられている。

0015

次に、給紙ユニット20について説明する。給紙ユニット20には、2つのカセット給紙部21a,21bが備えられている。各カセット給紙部21a,21b内にセットされた用紙Pは、それぞれ、リフター板92a,92bにより持ち上げられる。給紙時には、各カセット給紙部21a,21b内に設けられたカセット給紙ソレノイドL1,L2がONになることにより、給紙ローラー22a,22bがそれぞれ下降する。給紙ローラー22a,22bが用紙Pの表面に接すると、その回転により表層の用紙が給紙される。給紙された用紙は、分離ローラー23a,23bで1枚だけ搬送路送り出され、給紙縦パスローラー28,29によりレジストローラー25まで搬送される。

0016

図2を用いて、画像形成装置のブロック図について説明する。
画像形成装置は、コントローラ制御部400と、エンジン制御部500とを有する。
エンジン制御部500のCPU501は、画像形成装置全体の各種のモータやセンサ(L1〜L9)を制御するために各種命令を実行する中央演算処理部である。エンジン制御部500は、内部に不図示のROMやRAMといった記憶メモリを内蔵している。CPU501は、ROMに予め記憶されたプログラムに基づいて各種命令を実行する機能を有する。
また、CPU501は、コントローラ制御部400のCPU401との通信を行い、画像形成に必要な情報の送受信をする。

0017

BackUpRAM520は、画像形成装置への電源の供給が停止した状態でも記録された情報を保持できるように電源が備えられた記憶メモリである。BackUpRAM520は、図4で後述するように、各種のモータやセンサの電圧状態を記録する。なお、各種のモータやセンサについては、以下では、説明の都合上、カセット給紙ソレノイドL1,L2を中心に説明する。ただし、本実施例の画像形成装置は、実際には、L3からL9に示すような各種のモータやセンサを備えている。

0018

ASIC502は、高集積回路であり、前述した各種のモータを駆動するモータ駆動部への制御信号を生成する。また、ASIC502は、各種のセンサからの出力信号を取り込んで高速に演算処理する機能を有する。ASIC502によるモータ駆動部への制御信号の出力や、各種センサからの出力信号の検出によって、画像形成及び用紙搬送の制御が実行される。

0019

操作部600は、コントローラ制御部400に接続され、画像形成装置に関する情報をユーザへ通知するためのディスプレイ601を備えている。本実施例では、ディスプレイ601において、異常が発生した負荷についての情報が表示される。

0020

図3を用いて、画像形成装置に備えられる異常検知回路の回路構成について説明する。
本実施例の画像形成装置において、24V電源706が、ヒューズ705を介して、負荷710としてのカセット給紙ソレノイドL1に接続されている。同様に、24V電源706が、ヒューズ705を介して、負荷720としてのカセット給紙ソレノイドにL2に接続されている。なお、以下においては、カセット給紙ソレノイドL1からなる負荷710を「負荷L1」と、カセット給紙ソレノイドL2からなる負荷720を「負荷L2」ともいう。

0021

また、各負荷L1及びL2への電源供給切り替えられるように、ヒューズ705と各負荷L1及びL2との間に、それぞれ、スイッチング素子としてトランジスタ711及び721が接続されている。トランジスタ711及び721の各ゲートには、それぞれ、ASIC502からON/OFF制御用信号がトランジスタ715及び725を介して、入力されている。また、トランジスタ711及び721の各ドレインには、それぞれ、容量素子としてコンデンサ714及び724が接続されている。そして、各コンデンサ714及び724は、それぞれ、各負荷L1及びL2に並列に接続され、各負荷L1及びL2の電源入力端子は、それぞれコンデンサ714及び724を介して接地されている。

0022

すなわち、ヒューズ705の後段(下流側)には、負荷L1の前段である入力部に、トランジスタ711とコンデンサ714とからなる前置回路716が形成されている。同様に、負荷L2の前段である入力部にトランジスタ721とコンデンサ724とからなる前置回路726が形成されている。そして、前置回路716及び726は、それぞれ、上述のとおり、負荷L1及びL2への電源供給を切り替えるスイッチとして機能するとともに、図5で後述するように、ヒューズ705が溶断した際の短絡経路として機能する。

0023

さらに、ヒューズ705の下流側には、ヒューズ705の溶断を検知するヒューズ溶断検知部700が設けられている。
ヒューズ705の下流側に24Vが供給されると、ヒューズ溶断検知部700の抵抗702及び703に電流が流れる。これにより、抵抗702及び703により分圧された電圧がトランジスタ701に入力され、トランジスタ701がONになる。そして、ヒューズ溶断検知部700から出力されるヒューズ溶断検知信号S10が「L」レベルとなる。
そして、ヒューズ705が溶断すると、ヒューズ705の下流側への24Vの供給が遮断される。これにより、トランジスタ701がOFFになり、ヒューズ溶断検知信号S10は「H」レベルとなる。

0024

CPU501は、電圧検出部503と異常負荷判定部504を備える。
電圧検出部503は、負荷L1の電源入力端子の電位V1が抵抗分圧して入力されるように、抵抗712及び713を介して負荷L1と接続されている。同様に、電圧検出部503には、負荷L2の電源入力端子の電位V2が抵抗分圧して入力されるように、抵抗722及び723を介して負荷L2と接続されている。抵抗を介して分圧した電圧を電圧検出器503に入力しているのは、電圧検出部503の定格入力を守るためである。

0025

電圧検出部503は、電圧検出信号S21及びS31を介して、各負荷L1及びL2の電源入力端子の電位V1及びV2がそれぞれ抵抗分圧された電位VL1及びVL2を一定間隔ごと(tDごとに)に取得する。そして、取得した電位VL1及びVL2の状態をBackUpRAM520に記録する。ここで、一定間隔tDは、ヒューズ705が溶断された後において、短絡した負荷(L1又はL2)と正常な負荷(L2又はL1)のそれぞれの電源入力端子の電圧値がLowとなるタイミングが十分に識別可能となるように設定される。これら両者のタイミングが異なる理由については図5において後述する。

0026

異常負荷判定部504は、ヒューズ705が溶断した要因となった負荷L1又はL2を特定する。この特定は、ヒューズ705の溶断有無を示すヒューズ溶断検知信号S10と、BackUpRAM520に記録されている電圧状態情報とに基づいて行われる。

0027

次に、図4を用いて、ヒューズ705が溶断する要因となった、短絡などの異常が発生した負荷L1又はL2を特定するために用いられる、BackUpRAM520に記録されている電圧状態情報について説明する。
図4の各表(a)及び(b)に示される電圧状態情報は、BackUpRAM520に記録されている各負荷L1及びL2の電源入力端子の抵抗分圧された電位VL1及びVL2の電圧状態の一例を示している。

0028

ここで、電圧状態は、電位VL1又はVL2が、閾値電圧VTよりも高い場合はHighとして、閾値電圧VTよりも低い場合はLowとして記録する。各行について、取得番号1は取得した最新の情報であり、一定間隔tDごとに取得したタイミングが新しい順に取得番号が1から順に並んでいる。電圧状態は、ヒューズ705が溶断する要因となった負荷を判定するために必要な所定数のデータのみを記録し、それより以前のデータは削除していく。図4の例では、直近の5つデータを記録している。

0029

図4(a)は、最新の電圧状態が負荷L2についてのみLowである場合(すなわち、電位VL1がHighであり、VL2がLowである場合)を示している。それに対して、図4(b)は、最新の電圧状態が負荷L1及びL2について共にHighである場合(すなわち、電位VL1及びVL2が共にHighである場合)を示している。

0030

次に、図5を用いて、ヒューズ705が溶断する要因となった負荷を特定する原理について説明する。
なお、ここでは、異常検知回路が2つの負荷(L1又はL2)が備えている例について説明するが、3つ以上の負荷を備えている場合にも同様に適用できる。また、ここでは、負荷L2において短絡が発生し過電流が流れることにより、ヒューズ705が溶断した場合を例にして説明する。

0031

図5(1)は、ヒューズ705が溶断した際の、ヒューズ705の下流側の電位VFの時間変化を示している。図5(2)及び(3)は、それぞれ、ヒューズ705が溶断した際の、負荷L1及びL2の電源入力端子の抵抗分圧された電位VL1及びVL2の時間変化を示している。

0032

図5(1)において、t0はヒューズ705が溶断した時点を示している。
また、VDETは、ヒューズ705が溶断したことを検知する際の閾値として設定された電圧である。画像形成装置に電源が投入されている状態において、ヒューズ705の下流の電位VFがVDETを下回るとヒューズ705が溶断したと判定する。そして、この時点をt3とする。

0033

また、図5(2)におけるVMAXは、画像形成装置に電源が投入されており、ヒューズ705が正常(溶断していない)状態における、抵抗712及び713により分圧されて電圧検出部503へ入力される負荷L1の電源入力端子の電位VL1である。同様に、図5(3)におけるVMAXは、同様の状態における、抵抗722及び723により分圧されて電圧検出部503へ入力される負荷の電源入力端子の電位VL2である。

0034

図5に示されるように各電圧が変化する理由について説明する。
まず、図3で示した異常検知回路の回路構成から分かるように、負荷L2の短絡によってヒューズ705が溶断すると、ヒューズ705の下流側に電源が供給されなくなる。これにより、負荷L1及びL2に接続されているコンデンサ714及び724に蓄積している電荷放電され、負荷L1及びL2の電源入力端子の電位は低下していく。

0035

このとき、負荷L1に接続されているコンデンサ714の電荷は、最もインピーダンスが低くなる経路である、トランジスタ711、トランジスタ721、負荷L2の短絡部を通って放電される。この経路は、トランジスタ711,721を抵抗としてみなせるため、この経路の寄生容量とともに、RC回路を形成しているとみなすことができる。このため、負荷L1の電源入力端子の電位V1は、RC回路の抵抗成分と容量成分によって決まる時定数によって、指数関数的に低下していく。したがって、電位VL1も同様に、図5(2)に示されるように減衰していく。

0036

一方、負荷L2に接続されているコンデンサ724の電荷も、負荷L1と同様に、負荷L2の短絡部を通って放電される。しかし、この経路上にはトランジスタがなく、抵抗成分がほとんどない。このため、負荷L1の電源入力端子の電位V1は、一次関数的に低下していく。したがって、電位VL1も、同様に、図5(3)に示されるように、電位VL2よりも早く低下していく。

0037

このように、短絡した負荷L2の電位VL2は、正常な負荷L1の電位VL1よりも早く低下していくため、負荷L2の電位VL2がLowと判定される時点t2は、負荷L1の電位VL1がLowと判定される時点t1より早くなる。
このように、本実施例においては、各負荷L1及びL2の電位VL1及びVL2が低下していく速度の違いをヒューズ705が溶断した要因の判定に用いる。

0038

なお、図5では、ヒューズ705の溶断が検知される時点t3よりも、負荷L2の電源入力端子の電位VL2がLowとなる時点t2が早い場合を示している。しかし、図6に示すように、ヒューズ705の溶断を検知する電圧VDETを高く設定した場合、ヒューズ705の溶断が検知される時点t3よりも、負荷L2の電源入力端子の電位VL2がLowとなる時点t2が早い場合も考えられる。

0039

次に、図7を用いて、ヒューズ705が溶断する要因となった箇所を特定するための要因箇所特定処理について説明する。なお、図7のフローチャートに示す各処理は、CPU501によって行われる。

0040

まず、図7Aのフローチャートにより、一定間隔を空けて定期的に処理を行うために、S1001において、CPU501は一定時間tD待機する。
そして、S1002において、CPU501(電圧検出部503)は、各負荷(L1及びL2)の電源入力端子の抵抗分圧された電位(VL1及びVL2)を検出する。そして、上述のとおり閾値電圧VTを用いて判定した電位(VL1及びVL2)の電圧状態(High又はLow)を、BackUpRAM520に記録する。

0041

その後、S1003において、CPU501(異常負荷判定部504)は、ヒューズ705が溶断されているか否かの検知を行う。S1003で溶断していないと判断すると、処理はS1001に戻る。
ここまでの一連の流れにより、各負荷(L1及びL2)の電位(VL1及びVL2)の電圧状態(High又はLow)の記録、及び、ヒューズ705の溶断検知が定期的に行われる。これにより、BackUpRAM520には、例えば、図4に示されるような電圧状態情報が記録される。

0042

S1003でヒューズ705の溶断を検知した場合、S1004において、CPU501は、最新に取得した電圧状態の中でLowと記録されているものがあるか否かを判定する。この際、CPU501は、BackUpRAM520に電圧状態情報として記録されている各負荷(L1又はL2)の電圧状態に基づいて判定する。

0043

ここで、取得した最新の電圧状態の中でLowと判定された負荷があると判定された場合(S1004でYesの場合)をケースAと称する。
ケースAにおいては、図5に示したように、ヒューズ705の溶断が検知された時点より前に、いずれかの負荷の電圧状態がHighからLowに遷移した状況が考えられる。そこで、ケースAでは、S1005において、診断Aとして、そのような状況に合致するか否かの判定を行う。

0044

一方、取得した最新の電圧状態の中でLowと判定された負荷がないと判定された場合(S1004でNoの場合)をケースBと称する。
ケースBにおいては、図6に示したように、ヒューズ705の溶断が検知された時点より後に、負荷の電圧状態がHighからLowに遷移する状況が考えられる。そこで、ケースBでは、S1006において、診断Bとして、そのような状況に合致するか否かの判定を行う。

0045

まず、図7B(1)のフローチャートを用いて、ケースAにおける診断Aについて説明する。
S1101において、CPU501は、過去の電圧状態情報を参照して、1つの負荷のみ(L1又はL2のいずれか)の電圧状態がHighからLowに遷移した瞬間があるか否かを判定する。

0046

1つの負荷(L1又はL2)のみの電圧状態がHighからLowに遷移した瞬間がある場合(S1101でYesの場合)、S1102において、CPU501は、ヒューズ705の溶断検知の時点の前に、その負荷の電圧状態がLowに遷移したと判断する。そして、その負荷の電圧状態がHighからLowに遷移した負荷において、短絡が発生したと判定する。
例えば、BackUpRAM520に、図4(a)に示されるような電圧状態情報が記録されている場合、CPU501は、負荷L2において短絡が発生したと判定する。

0047

一方、いずれの負荷(L1及びL2)の電圧状態もHighからLowに遷移した瞬間がない場合(S1101でNoの場合)、S1103において、CPU501は、負荷(L1及びL2)以外において、短絡などの故障が発生したと判定する。

0048

S1102又はS1103の処理が終了すると、図7Aのフローチャートに戻る。
そして、S1007において、CPU501は、診断Aにおける判定結果が負荷(L1又はL2)の短絡であったか否かを判定する。

0049

そして、診断Aにおける判定結果が負荷の短絡であった場合(S1007でYesの場合)、S1008において、CPU501は、ヒューズ705の溶断要因となった負荷(例えば、L2)を、操作部600に備えられたディスプレイ601に表示する。これにより、異常が発生した要因となった負荷を特定してユーザに通知することができる。

0050

一方、診断Aにおける判定結果が負荷(L1及びL2)の短絡以外であった場合(S1007でNoの場合)、S1009において、CPU501は、ヒューズ705の溶断原因は負荷以外であることを、操作部600のディスプレイ601に表示する。これにより、異常が発生した要因が負荷ではないことをユーザに通知することができる。
ユーザに通知する。

0051

次に、図7B(2)のフローチャートを用いて、ケースBにおける診断Bについて説明する。
S1201において、CPU501は、各負荷(L1及びL2)の電圧状態をBackUpRAM520へ記録する。
そして、S1202において、CPU501は、1つの負荷のみ(L1又はL2のいずれか)の電圧状態がLowであるか否かを判定する。

0052

1つの負荷のみの電圧状態がLowとなった場合(S1202でYesの場合)、S1203において、CPU501は、その負荷において短絡が発生したと判定する。
1つの負荷のみの電圧状態がLowとなったものではない場合(S1202でNoの場合)、S1204において、CPU501は、2つ以上の負荷の電圧状態がLowに変化したか否かを判定する。

0053

そして、2つ以上の負荷の電圧状態がLowに変化したと判定した場合(S1204でYesの場合)、S1205において、CPU501は、パターン破断などの負荷(L1又はL2)の短絡以外の故障と判定する。
また、いずれの負荷の電圧状態もLowに変化していないと判定した場合は(S1204でNoの場合)、異常なしとして、再びS1201に戻る。
S1203又はS1205の処理が終了すると、図7Aのフローチャートに戻る。
S1007からS1009までの処理は、上述した内容と同様である。

0054

<その他の実施例>
本発明は、上述の実施例の1以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける1つ以上のプロセッサーがプログラムを読出し実行する処理でも実現可能である。また、1以上の機能を実現する回路(例えば、ASIC)によっても実現可能である。
また、本発明は、複数の機器から構成されるシステムに適用しても、1つの機器からなる装置に適用してもよい。
本発明は上述の実施例に限定されるものではなく、本発明の趣旨に基づき種々の変形が可能であり、それらを本発明の範囲から除外するものではない。すなわち、上述の実施例及びその変形例を組み合わせた構成もすべて本発明に含まれるものである。

0055

501 CPU
520 BackUpRAM
600 操作部
L1,L2カセット給紙ソレノイド(負荷)
700ヒューズ溶断検知部
705ヒューズ
711,721トランジスタ
714,724 コンデンサ

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ