図面 (/)

技術 積層型フィルタ装置

出願人 TDK株式会社
発明者 芦田裕太平林憲幸戸蒔重光
出願日 2019年3月18日 (1年9ヶ月経過) 出願番号 2019-050314
公開日 2020年9月24日 (3ヶ月経過) 公開番号 2020-155836
状態 未査定
技術分野 導波管型周波数選択装置および共振器
主要キーワード 最短経路長 高調波共振 スルーホール列 基本共振モード 入出力段 垂直投影 両端開放 最低次
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2020年9月24日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (20)

課題

バンドパスフィルタの特性のばらつきを抑制すると共に通過帯域よりも高い周波数領域における減衰特性が悪化することを防止する。

解決手段

積層型フィルタ装置1は、積層体と、積層体を用いて構成されたバンドパスフィルタ15、第1の帯域阻止フィルタ10Aおよび第2の帯域阻止フィルタ10Bを備えている。バンドパスフィルタ15は、複数の両端開放型の第1の共振器51〜56を含んでいる。帯域阻止フィルタ10Aは、接続経路11Aと、接続経路11Aに結合した第2の共振器12Aを含んでいる。接続経路11Aは、インピーダンス変成器14Aを含んでいる。第2の共振器12Aは、分布定数線路を構成する導体線路13Aを含んでいる。

概要

背景

現在、第5世代移動通信システム(以下、5Gと言う。)の規格化が進められている。5Gでは、周波数帯域を拡大するために、10GHz以上の周波数帯域、特に、10〜30GHzの準ミリ波帯や30〜300GHzのミリ波帯の利用が検討されている。

通信装置に用いられる電子部品としては、フィルタを備え、且つ積層体を用いて構成されたものがある。積層体は、積層された複数の誘電体層と複数の導体層とを含んでいる。以下、フィルタを備え、且つ積層体を用いて構成された電子部品を積層型フィルタ装置と言う。このような積層型フィルタ装置は、例えば特許文献1、2に記載されている。

特許文献1には、低域通過フィルタ高域通過フィルタ帯域阻止フィルタとを備えた積層型フィルタ装置が記載されている。

特許文献2には、第1および第2の帯域阻止フィルタとバンドパスフィルタとを備えた積層型フィルタ装置が記載されている。バンドパスフィルタは、電磁結合する2つの共振器と1つのインダクタを含んでいる。特許文献2に記載された積層型フィルタ装置では、バンドパスフィルタの2つの共振器は、1つの導体層における互いに異なる部分によって構成されている。この導体層には、インダクタを構成するスルーホールが接続されている。

概要

バンドパスフィルタの特性のばらつきを抑制すると共に通過帯域よりも高い周波数領域における減衰特性が悪化することを防止する。積層型フィルタ装置1は、積層体と、積層体を用いて構成されたバンドパスフィルタ15、第1の帯域阻止フィルタ10Aおよび第2の帯域阻止フィルタ10Bを備えている。バンドパスフィルタ15は、複数の両端開放型の第1の共振器51〜56を含んでいる。帯域阻止フィルタ10Aは、接続経路11Aと、接続経路11Aに結合した第2の共振器12Aを含んでいる。接続経路11Aは、インピーダンス変成器14Aを含んでいる。第2の共振器12Aは、分布定数線路を構成する導体線路13Aを含んでいる。

目的

本発明はかかる問題点に鑑みてなされたもので、その目的は、バンドパスフィルタを備えた積層型フィルタ装置であって、バンドパスフィルタの特性のばらつきを抑制でき、且つバンドパスフィルタの通過帯域よりも高い周波数領域における減衰特性が悪化することを防止できるようにした積層型フィルタ装置を提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

積層された複数の誘電体層と複数の導体層とを含む積層体と、前記積層体に一体化された第1の入出力ポートおよび第2の入出力ポートと、前記積層体を用いて構成されていると共に回路構成上前記第1の入出力ポートと第2の入出力ポートの間に設けられたバンドパスフィルタおよび帯域阻止フィルタとを備えた積層型フィルタ装置であって、前記バンドパスフィルタは、少なくとも1つの両端開放型の第1の共振器を含み、前記帯域阻止フィルタは、第1の入出力端と、第2の入出力端と、前記第1の入出力端と前記第2の入出力端とを接続する接続経路と、前記接続経路に結合した第2の共振器とを含み、前記接続経路は、インピーダンス変成器を含み、前記第2の共振器は、分布定数線路を構成する導体線路を含むことを特徴とする積層型フィルタ装置。

請求項2

前記帯域阻止フィルタは、前記第1の入出力ポートと前記第2の入出力ポートの間の挿入損失周波数特性において、前記帯域阻止フィルタが無い場合に比べて、前記バンドパスフィルタの通過帯域中心周波数の2倍の周波数における挿入損失を大きくすることを特徴とする請求項1記載の積層型フィルタ装置。

請求項3

前記インピーダンス変成器は、スルーホール線路部を含み、前記スルーホール線路部は、前記積層体内に設けられた少なくとも1つのスルーホールを含むことを特徴とする請求項1または2記載の積層型フィルタ装置。

請求項4

前記導体線路は、前記接続経路に直接接続された第1端と、回路構成上、前記接続経路から最も遠い第2端とを有することを特徴とする請求項1ないし3のいずれかに記載の積層型フィルタ装置。

請求項5

前記導体線路の前記第2端は、開放されていることを特徴とする請求項4記載の積層型フィルタ装置。

請求項6

前記バンドパスフィルタは、前記少なくとも1つの第1の共振器として、回路構成上隣接する2つの第1の共振器が電磁結合するように構成された複数の第1の共振器を含み、前記複数の第1の共振器の各々は、導体の線路で構成された共振器導体部を有し、前記共振器導体部は、線路の両端であって開放された第1端および第2端を含むことを特徴とする請求項1ないし5のいずれかに記載の積層型フィルタ装置。

請求項7

前記複数の第1の共振器は、回路構成上前記第1の入出力ポートに最も近い第1の入出力段共振器と、回路構成上前記第2の入出力ポートに最も近い第2の入出力段共振器と、回路構成上前記第1の入出力段共振器と前記第2の入出力段共振器の間に位置する少なくとも1つの中間共振器とを含み、前記第1および第2の入出力段共振器は、前記少なくとも1つの中間共振器よりも、前記共振器導体部の前記第1端と第2端を結ぶ最短経路が短いことを特徴とする請求項6記載の積層型フィルタ装置。

技術分野

0001

本発明は、バンドパスフィルタを備えた積層型フィルタ装置に関する。

背景技術

0002

現在、第5世代移動通信システム(以下、5Gと言う。)の規格化が進められている。5Gでは、周波数帯域を拡大するために、10GHz以上の周波数帯域、特に、10〜30GHzの準ミリ波帯や30〜300GHzのミリ波帯の利用が検討されている。

0003

通信装置に用いられる電子部品としては、フィルタを備え、且つ積層体を用いて構成されたものがある。積層体は、積層された複数の誘電体層と複数の導体層とを含んでいる。以下、フィルタを備え、且つ積層体を用いて構成された電子部品を積層型フィルタ装置と言う。このような積層型フィルタ装置は、例えば特許文献1、2に記載されている。

0004

特許文献1には、低域通過フィルタ高域通過フィルタ帯域阻止フィルタとを備えた積層型フィルタ装置が記載されている。

0005

特許文献2には、第1および第2の帯域阻止フィルタとバンドパスフィルタとを備えた積層型フィルタ装置が記載されている。バンドパスフィルタは、電磁結合する2つの共振器と1つのインダクタを含んでいる。特許文献2に記載された積層型フィルタ装置では、バンドパスフィルタの2つの共振器は、1つの導体層における互いに異なる部分によって構成されている。この導体層には、インダクタを構成するスルーホールが接続されている。

先行技術

0006

特開2003−8385号公報
特開2019−12977号公報

発明が解決しようとする課題

0007

以下、共振器を含むバンドパスフィルタを備えた積層型フィルタ装置における問題点について説明する。この積層型フィルタ装置では、共振器を構成する導体層にスルーホールが接続されている場合には、導体層およびスルーホールの形状や位置のばらつきによって、バンドパスフィルタの特性のばらつきが生じやすいという問題点があった。

0008

また、この積層型フィルタ装置において、共振器を構成する導体層は、バンドパスフィルタの通過帯域を決定する基本共振周波数を有する基本共振モードの他に、高調波による共振モードである高調波共振モードを有する場合がある。この場合、積層型フィルタ装置では、バンドパスフィルタの通過帯域よりも高い周波数領域における減衰特性が悪化するという問題点があった。

0009

本発明はかかる問題点に鑑みてなされたもので、その目的は、バンドパスフィルタを備えた積層型フィルタ装置であって、バンドパスフィルタの特性のばらつきを抑制でき、且つバンドパスフィルタの通過帯域よりも高い周波数領域における減衰特性が悪化することを防止できるようにした積層型フィルタ装置を提供することにある。

課題を解決するための手段

0010

本発明の積層型フィルタ装置は、積層された複数の誘電体層と複数の導体層とを含む積層体と、積層体に一体化された第1の入出力ポートおよび第2の入出力ポートと、積層体を用いて構成されていると共に回路構成上第1の入出力ポートと第2の入出力ポートの間に設けられたバンドパスフィルタおよび帯域阻止フィルタとを備えている。

0011

バンドパスフィルタは、少なくとも1つの両端開放型の第1の共振器を含んでいる。帯域阻止フィルタは、第1の入出力端と、第2の入出力端と、第1の入出力端と第2の入出力端とを接続する接続経路と、接続経路に結合した第2の共振器とを含んでいる。接続経路は、インピーダンス変成器を含んでいる。第2の共振器は、分布定数線路を構成する導体線路を含んでいる。

0012

本発明の積層型フィルタ装置において、帯域阻止フィルタは、第1の入出力ポートと第2の入出力ポートの間の挿入損失周波数特性において、帯域阻止フィルタが無い場合に比べて、バンドパスフィルタの通過帯域の中心周波数の2倍の周波数における挿入損失を大きくするものであってもよい。

0013

また、本発明の積層型フィルタ装置において、インピーダンス変成器は、スルーホール線路部を含んでいてもよい。スルーホール線路部は、積層体内に設けられた少なくとも1つのスルーホールを含んでいる。

0014

また、本発明の積層型フィルタ装置において、導体線路は、接続経路に直接接続された第1端と、回路構成上、接続経路から最も遠い第2端とを有していてもよい。この場合、導体線路の第2端は、開放されていてもよい。

0015

また、本発明の積層型フィルタ装置において、バンドパスフィルタは、少なくとも1つの第1の共振器として、回路構成上隣接する2つの第1の共振器が電磁結合するように構成された複数の第1の共振器を含んでいてもよい。複数の第1の共振器の各々は、導体の線路で構成された共振器導体部を有していてもよい。共振器導体部は、線路の両端であって開放された第1端および第2端を含んでいてもよい。

0016

また、複数の第1の共振器は、回路構成上第1の入出力ポートに最も近い第1の入出力段共振器と、回路構成上第2の入出力ポートに最も近い第2の入出力段共振器と、回路構成上第1の入出力段共振器と第2の入出力段共振器の間に位置する少なくとも1つの中間共振器とを含んでいてもよい。この場合、第1および第2の入出力段共振器は、少なくとも1つの中間共振器よりも、共振器導体部の第1端と第2端を結ぶ最短経路が短くてもよい。

発明の効果

0017

本発明の積層型フィルタ装置では、積層体を用いて構成されたバンドパスフィルタが少なくとも1つの両端開放型の第1の共振器を含むことにより、バンドパスフィルタの特性のばらつきを抑制でき、且つ、積層体を用いて構成された帯域阻止フィルタを備えたことにより、バンドパスフィルタの通過帯域よりも高い周波数領域における減衰特性が悪化することを防止することができるという効果を奏する。

図面の簡単な説明

0018

本発明の第1の実施の形態に係る積層型フィルタ装置の構造を示す斜視図である。
本発明の第1の実施の形態に係る積層型フィルタ装置の回路構成を示す回路図である。
図1に示した積層体における1層目の誘電体層のパターン形成面を示す説明図である。
図1に示した積層体における2層目の誘電体層のパターン形成面を示す説明図である。
図1に示した積層体における3層目ないし7層目の誘電体層のパターン形成面を示す説明図である。
図1に示した積層体における8層目の誘電体層のパターン形成面を示す説明図である。
図1に示した積層体における9層目の誘電体層のパターン形成面を示す説明図である。
図1に示した積層体における10層目ないし16層目の誘電体層のパターン形成面を示す説明図である。
図1に示した積層体における17層目の誘電体層のパターン形成面を示す説明図である。
本発明の第1の実施の形態に係る積層型フィルタ装置におけるバンドパスフィルタの挿入損失および反射損失の周波数特性の一例を示す特性図である。
積層型フィルタ装置の第1の実施例における挿入損失および反射損失の周波数特性を示す特性図である。
積層型フィルタ装置の第2の実施例における挿入損失および反射損失の周波数特性を示す特性図である。
積層型フィルタ装置の第3の実施例における挿入損失および反射損失の周波数特性を示す特性図である。
第1ないし第3の実施例における第2の共振器のインピーダンスと最適最短経路長との関係を示す特性図である。
本発明の第2の実施の形態に係る積層型フィルタ装置の構造を示す斜視図である。
本発明の第2の実施の形態に係る積層型フィルタ装置の断面図である。
図15に示した積層体における1層目の誘電体層のパターン形成面を示す説明図である。
図15に示した積層体における2層目の誘電体層のパターン形成面を示す説明図である。
図15に示した積層体における3層目および4層目の誘電体層のパターン形成面を示す説明図である。
図15に示した積層体における5層目の誘電体層のパターン形成面を示す説明図である。
図15に示した積層体における6層目および7層目の誘電体層のパターン形成面を示す説明図である。
図15に示した積層体における8層目の誘電体層のパターン形成面を示す説明図である。
図15に示した積層体における9層目の誘電体層のパターン形成面を示す説明図である。
図15に示した積層体における10層目の誘電体層のパターン形成面を示す説明図である。
図15に示した積層体における11層目および12層目の誘電体層のパターン形成面を示す説明図である。
図15に示した積層体における13層目の誘電体層のパターン形成面を示す説明図である。
図15に示した積層体における14層目および15層目の誘電体層のパターン形成面を示す説明図である。
図15に示した積層体における16層目の誘電体層の第1のパターン形成面を示す説明図である。
図15に示した積層体における16層目の誘電体層の第2のパターン形成面を示す説明図である。

実施例

0019

[第1の実施の形態]
以下、本発明の実施の形態について図面を参照して詳細に説明する。始めに、図1および図2を参照して、本発明の第1の実施の形態に係る積層型フィルタ装置の構成について説明する。図1は、本実施の形態に係る積層型フィルタ装置の構造を示す斜視図である。図2は、本実施の形態に係る積層型フィルタ装置の回路構成を示す回路図である。

0020

図1に示したように、本実施の形態に係る積層型フィルタ装置1は、積層体2と、積層体2に一体化された第1の入出力ポート3および第2の入出力ポート4とを備えている。積層体2は、積層された複数の誘電体層と複数の導体層とを含んでいる。

0021

図2に示したように、積層型フィルタ装置1は、更に、第1の帯域阻止フィルタ10Aと、第2の帯域阻止フィルタ10Bと、バンドパスフィルタ15とを備えている。第1および第2の帯域阻止フィルタ10A,10Bおよびバンドパスフィルタ15は、積層体2を用いて構成されていると共に回路構成上第1の入出力ポート3と第2の入出力ポート4の間に設けられている。なお、本出願において、「回路構成上」という表現は、物理的な構成における配置ではなく、回路図上での配置を指すために用いている。

0022

第1の帯域阻止フィルタ10Aは、回路構成上、第1の入出力ポート3に最も近い第1の入出力端10Aaと、回路構成上、第2の入出力ポート4に最も近い第2の入出力端10Abとを含んでいる。第1の入出力端10Aaは、第1の入出力ポート3に接続されている。

0023

第2の帯域阻止フィルタ10Bは、回路構成上、第2の入出力ポート4に最も近い第1の入出力端10Baと、回路構成上、第1の入出力ポート3に最も近い第2の入出力端10Bbとを含んでいる。第1の入出力端10Baは、第2の入出力ポート4に接続されている。

0024

バンドパスフィルタ15は、回路構成上、第1の入出力ポート3に最も近い第1の入出力端15aと、回路構成上、第2の入出力ポート4に最も近い第2の入出力端15bとを含んでいる。バンドパスフィルタ15の第1の入出力端15aは、第1の帯域阻止フィルタ10Aの第2の入出力端10Abに接続されている。バンドパスフィルタ15の第2の入出力端15bは、第2の帯域阻止フィルタ10Bの第2の入出力端10Bbに接続されている。

0025

バンドパスフィルタ15は、更に、少なくとも1つの両端開放型の第1の共振器を含んでいる。本実施の形態では、バンドパスフィルタ15は、少なくとも1つの第1の共振器として、回路構成上隣接する2つの第1の共振器が電磁結合するように構成された複数の第1の共振器を含んでいる。

0026

本実施の形態では特に、複数の第1の共振器は、回路構成上第1の入出力ポート3に最も近い第1の入出力段共振器51と、回路構成上第2の入出力ポート4に最も近い第2の入出力段共振器56と、回路構成上第1の入出力段共振器51と第2の入出力段共振器56の間に位置する少なくとも1つの中間共振器とを含んでいる。本実施の形態では特に、少なくとも1つの中間共振器は、4つの中間共振器52,53,54,55である。従って、本実施の形態では、バンドパスフィルタ15は、6個の共振器51〜56を含んでいる。6個の共振器51〜56は、いずれも両端開放型の第1の共振器であり且つ1/2波長共振器である。

0027

6個の共振器51,52,53,54,55,56は、回路構成上、第1の入出力ポート3側からこの順に配置されている。共振器51〜56は、共振器51,52が回路構成上隣接して電磁結合し、共振器52,53が回路構成上隣接して電磁結合し、共振器53,54が回路構成上隣接して電磁結合し、共振器54,55が回路構成上隣接して電磁結合し、共振器55,56が回路構成上隣接して電磁結合するように構成されている。また、本実施の形態では特に、回路構成上隣接する2つの共振器の間の電磁結合は、容量結合である。

0028

バンドパスフィルタ15は、更に、共振器51,52間の容量結合を実現するキャパシタC12と、共振器52,53間の容量結合を実現するキャパシタC23と、共振器53,54間の容量結合を実現するキャパシタC34と、共振器54,55間の容量結合を実現するキャパシタC45と、共振器55,56間の容量結合を実現するキャパシタC56とを備えている。

0029

ここで、回路構成上隣接する2つの共振器が結合するように構成された3つ以上の共振器を備えたバンドパスフィルタにおける、回路構成上隣接しない2つの共振器の間の電磁結合を飛び越し結合と言う。バンドパスフィルタ15は、以下で説明するように、2つの飛び越し結合を有している。

0030

本実施の形態では、6個の共振器51〜56のうち回路構成上第1の入出力ポート3に対して2番目に近い共振器52と、6個の共振器51〜56のうち回路構成上第2の入出力ポート4に対して2番目に近い共振器55は、回路構成上隣接していないが磁気結合している。

0031

また、本実施の形態では、6個の共振器51〜56のうち回路構成上第1の入出力ポート3に最も近い共振器51と、6個の共振器51〜56のうち回路構成上第2の入出力ポート4に最も近い共振器56は、回路構成上隣接していないが容量結合している。図2において、符号C16を付したキャパシタの記号は、共振器51,56間の容量結合を表している。

0032

バンドパスフィルタ15は、更に、第1の入出力端15aと共振器51との間に設けられたキャパシタC1と、第2の入出力端15bと共振器56との間に設けられたキャパシタC2とを含んでいる。

0033

第1の帯域阻止フィルタ10Aは、更に、第1の入出力端10Aaと第2の入出力端10Abとを接続する接続経路11Aと、接続経路11Aに結合した共振器12Aとを含んでいる。共振器12Aは、本発明における第2の共振器に対応する。接続経路11Aは、インピーダンス変成器14Aを含んでいる。インピーダンス変成器14Aは、図1に示したスルーホール線路部14ATを含んでいる。スルーホール線路部14ATは、積層体2内に設けられた少なくとも1つのスルーホールを含んでいる。

0034

共振器12Aは、分布定数線路を構成する導体線路13Aを含んでいる。導体線路13Aは、接続経路11Aに直接接続された第1端13Aaと、回路構成上、接続経路11Aから最も遠い第2端13Abとを有している。第2端13Abは、開放されている。

0035

第2の帯域阻止フィルタ10Bは、更に、第1の入出力端10Baと第2の入出力端10Bbとを接続する接続経路11Bと、接続経路11Bに結合した共振器12Bとを含んでいる。共振器12Bは、本発明における第2の共振器に対応する。接続経路11Bは、インピーダンス変成器14Bを含んでいる。インピーダンス変成器14Bは、図1に示したスルーホール線路部14BTを含んでいる。スルーホール線路部14BTは、積層体2内に設けられた少なくとも1つのスルーホールを含んでいる。

0036

共振器12Bは、分布定数線路を構成する導体線路13Bを含んでいる。導体線路13Bは、接続経路11Bに直接接続された第1端13Baと、回路構成上、接続経路11Bから最も遠い第2端13Bbとを有している。第2端13Bbは、開放されている。

0037

図1に示したように、積層型フィルタ装置1は、更に、シールド6と、結合調整部7とを備えている。シールド6は、導体よりなり、積層体2に一体化されている。シールド6は、グランドに接続されている。シールド6は、積層型フィルタ装置1の周囲へ電磁波が放射されることを防止する機能を有する。結合調整部7は、導体よりなり、積層体2内に設けられて、シールド6に電気的に接続されている。

0038

ここで、図1に示したように、X方向、Y方向およびZ方向を定義する。X方向、Y方向およびZ方向は、互いに直交する。本実施の形態では、複数の誘電体層の積層方向図1では上側に向かう方向)を、Z方向とする。

0039

積層体2は、直方体形状を有している。積層体2は、Z方向における積層体2の両端に位置する第1の端面2Aおよび第2の端面2Bと、第1の端面2Aと第2の端面2Bを接続する4つの側面2C,2D,2E,2Fを有している。第1の端面2Aは、積層体2の下面でもある。第2の端面2Bは、積層体2の上面でもある。側面2C,2Dは、X方向における積層体2の両端に位置している。側面2E,2Fは、Y方向における積層体2の両端に位置している。

0040

シールド6は、Z方向について間隔を開けて配置された第1の部分61および第2の部分62と、第1の部分61と第2の部分62を接続する接続部63とを含んでいる。第1の部分61、第2の部分62および接続部63は、6個の共振器51〜56を囲むように配置されている。第1の部分61は、導体層313によって構成されている。第2の部分62は、導体層471によって構成されている。

0041

共振器51,52,53,54,55,56は、それぞれ導体の線路によって構成された共振器導体部510,520,530,540,550,560を有している。共振器導体部510,520,530,540,550,560の各々は、Z方向に直交する方向に延びている。

0042

共振器導体部510,520,530,540,550,560の各々は、線路の両端であって開放された第1端および第2端を有している。共振器導体部510,520,530,540,550,560の各々は、バンドパスフィルタ15の通過帯域の中心周波数に対応する波長の1/2またはそれに近い長さを有している。

0043

結合調整部7は、共振器51,56間の容量結合の大きさと、共振器52,55間の磁気結合の大きさを調整するためのものである。結合調整部7は、Z方向に延びて、第1の部分61と第2の部分62とに接している。結合調整部7の一部は、共振器導体部510と共振器導体部560の間を通過するように延びている。結合調整部7の他の一部は、共振器導体部520と共振器導体部550の間を通過するように延びている。

0044

また、結合調整部7は、複数のスルーホール列7Tを含んでいる。図1では、個々のスルーホール列7Tを円柱で表している。複数のスルーホール列7Tの各々は、直列に接続された2つ以上のスルーホールを含んでいる。複数のスルーホール列7Tの各々は、Z方向に延びている。また、複数のスルーホール列7Tは、X方向に並ぶように配列されている。本実施の形態では、スルーホール列7Tの数は7である。

0045

シールド6の接続部63は、複数のスルーホール列63Tを含んでいる。図1では、個々のスルーホール列63Tを円柱で表している。図1において、7つのスルーホール列7T以外の複数の円柱で表わされた複数のスルーホール列は、全てスルーホール列63Tである。複数のスルーホール列63Tの各々は、直列に接続された2つ以上のスルーホールを含んでいる。複数のスルーホール列63Tの各々は、Z方向に延びている。

0046

次に、図3ないし図9を参照して、積層体2を構成する複数の誘電体層と、この複数の誘電体層に形成された複数の導体層および複数のスルーホールの構成の一例について説明する。この例では、積層体2は、積層された17層の誘電体層を有している。以下、この17層の誘電体層を、下から順に1層目ないし17層目の誘電体層と呼ぶ。また、1層目ないし17層目の誘電体層を符号31〜47で表す。図3ないし図8において、複数の円は複数のスルーホールを表している。

0047

図3は、1層目の誘電体層31のパターン形成面を示している。誘電体層31のパターン形成面には、第1の入出力ポート3を構成する導体層311と、第2の入出力ポート4を構成する導体層312と、シールド6の第1の部分61を構成する導体層313とが形成されている。

0048

また、誘電体層31には、導体層311に接続されたスルーホール31T1と、導体層312に接続されたスルーホール31T2とが形成されている。誘電体層31には、更に、7つのスルーホール列7Tの一部を構成する7つのスルーホール7T1と、複数のスルーホール列63Tの一部を構成する複数のスルーホール63T1が形成されている。図3において、スルーホール31T1,31T2,7T1以外の複数の円で表わされた複数のスルーホールは、全てスルーホール63T1である。スルーホール7T1,63T1は、導体層313に接続されている。

0049

図4は、2層目の誘電体層32のパターン形成面を示している。誘電体層32のパターン形成面には、導体線路13Aを構成する導体層321と、導体線路13Bを構成する導体層322が形成されている。導体層321,322の各々は、互いに反対側に位置する第1端と第2端を有している。導体層321における第1端の近傍部分には、1層目の誘電体層31に形成されたスルーホール31T1が接続されている。導体層322における第1端の近傍部分には、1層目の誘電体層31に形成されたスルーホール31T2が接続されている。導体層321における第2端の近傍の一部と、導体層322における第2端の近傍の一部は、誘電体層31を介して、図3に示した導体層313に対向している。

0050

また、誘電体層32には、導体層321における第1端の近傍部分に接続されたスルーホール32T1と、導体層322における第1端の近傍部分に接続されたスルーホール32T2とが形成されている。誘電体層32には、更に、7つのスルーホール列7Tの一部を構成する7つのスルーホール7T2が形成されている。7つのスルーホール7T2には、図3に示した7つのスルーホール7T1が接続されている。

0051

誘電体層32には、更に、複数のスルーホール列63Tの一部を構成する複数のスルーホール63T2が形成されている。図4において、スルーホール32T1,32T2,7T2以外の複数の円で表わされた複数のスルーホールは、全てスルーホール63T2である。複数のスルーホール63T2には、図3に示した複数のスルーホール63T1が接続されている。

0052

図5は、3層目ないし7層目の誘電体層33〜37のパターン形成面を示している。誘電体層33〜37の各々には、スルーホール33T1,33T2が形成されている。3層目の誘電体層33に形成されたスルーホール33T1,33T2には、それぞれ、図4に示したスルーホール32T1,32T2が接続されている。

0053

誘電体層33〜37の各々には、更に、7つのスルーホール列7Tの一部を構成する7つのスルーホール7T3が形成されている。3層目の誘電体層33に形成された7つのスルーホール7T3には、図4に示した7つのスルーホール7T2が接続されている。

0054

誘電体層33〜37の各々には、更に、複数のスルーホール列63Tの一部を構成する複数のスルーホール63T3が形成されている。図5において、スルーホール33T1,33T2,7T3以外の複数の円で表わされた複数のスルーホールは、全てスルーホール63T3である。3層目の誘電体層33に形成された複数のスルーホール63T3には、図4に示した複数のスルーホール63T2が接続されている。

0055

誘電体層33〜37では、上下に隣接する同じ符号のスルーホール同士が互いに接続されている。

0056

図6は、8層目の誘電体層38のパターン形成面を示している。誘電体層38のパターン形成面には、図2に示したキャパシタC1を構成するための導体層381と、図2に示したキャパシタC2を構成するための導体層382とが形成されている。導体層381には、7層目の誘電体層37に形成されたスルーホール33T1が接続されている。導体層382には、7層目の誘電体層37に形成されたスルーホール33T2が接続されている。

0057

誘電体層38のパターン形成面には、更に、それぞれ図2に示したキャパシタC12,C23,C34,C45,C56を構成するための導体層383,384,385,386,387が形成されている。

0058

また、誘電体層38には、7つのスルーホール列7Tの一部を構成する7つのスルーホール7T8が形成されている。7つのスルーホール7T8には、7層目の誘電体層37に形成された7つのスルーホール7T3が接続されている。

0059

誘電体層38には、更に、複数のスルーホール列63Tの一部を構成する複数のスルーホール63T8が形成されている。図6において、7つのスルーホール7T8以外の複数の円で表わされた複数のスルーホールは、全てスルーホール63T8である。複数のスルーホール63T8には、7層目の誘電体層37に形成された複数のスルーホール63T3が接続されている。

0060

図7は、9層目の誘電体層39のパターン形成面を示している。誘電体層39のパターン形成面には、共振器導体部510,520,530,540,550,560が形成されている。共振器導体部510は、線路の両端である第1端51aおよび第2端51bを含んでいる。共振器導体部520は、線路の両端である第1端52aおよび第2端52bを含んでいる。共振器導体部530は、線路の両端である第1端53aおよび第2端53bを含んでいる。共振器導体部540は、線路の両端である第1端54aおよび第2端54bを含んでいる。共振器導体部550は、線路の両端である第1端55aおよび第2端55bを含んでいる。共振器導体部560は、線路の両端である第1端56aおよび第2端56bを含んでいる。

0061

図7には、共振器導体部510,520,530,540,550,560のそれぞれについて、第1端と第2端を結ぶ最短経路51P,52P,53P,54P,55P,56Pを、太線の矢印で示している。各最短経路は、各共振器導体部における最短電流経路に対応する。

0062

共振器導体部510,560の各々は、Y方向に延びている。また、共振器導体部510,560は、それらと交差してY方向に延びる1つの直線が存在する位置関係で配置されている。共振器導体部510の第2端51bと共振器導体部560の第2端56bは、所定の間隔を開けて隣接している。第2端51bと第2端56bの間隔は、共振器導体部510,560の各々の長さよりも十分に小さい。

0063

共振器導体部520,550の各々は、X方向に延びている。また、共振器導体部520,550は、所定の間隔を開けてY方向に隣接している。共振器導体部520,550の間隔は、共振器導体部520,550の各々の長さよりも小さい。

0064

共振器導体部520の第1端52aは、共振器導体部510の第2端51bの近傍に配置されている。共振器導体部550の第1端55aは、共振器導体部560の第2端56bの近傍に配置されている。

0065

共振器導体部530は、第1の部分53Aと第2の部分53Bと第3の部分53Cを含んでいる。第1の部分53Aは第1端53aを含み、第2の部分53Bは第2端53bを含んでいる。第1の部分53AはY方向に延び、第2の部分53BはX方向に延びている。第3の部分53Cは、第1の部分53Aにおける第1端53aとは反対側の端部と、第2の部分53Bにおける第2端53bとは反対側の端部と接続している。図7では、第1の部分53Aと第3の部分53Cの境界と、第2の部分53Bと第3の部分53Cの境界を、破線で示している。第1端53aは、共振器導体部520の第2端52bの近傍に配置されている。

0066

共振器導体部540は、第1の部分54Aと第2の部分54Bと第3の部分54Cを含んでいる。第1の部分54Aは第1端54aを含み、第2の部分54Bは第2端54bを含んでいる。第1の部分54AはY方向に延び、第2の部分54BはX方向に延びている。第3の部分54Cは、第1の部分54Aにおける第1端54aとは反対側の端部と、第2の部分54Bにおける第2端54bとは反対側の端部と接続している。図7では、第1の部分54Aと第3の部分54Cの境界と、第2の部分54Bと第3の部分54Cの境界を、破線で示している。第1端54aは、共振器導体部550の第2端55bの近傍に配置されている。

0067

共振器導体部530の第1端53aと共振器導体部540の第1端54aは、所定の間隔を開けて隣接している。

0068

誘電体層39のパターン形成面には、更に、結合調整部7の一部を構成する導体層7Cが形成されている。導体層7Cは、X方向に延びている。導体層7Cの一部は、共振器導体部510と共振器導体部560の間に位置している。導体層7Cの他の一部は、共振器導体部520と共振器導体部550の間に位置している。

0069

また、誘電体層39には、7つのスルーホール列7Tの一部を構成する7つのスルーホール7T9が形成されている。7つのスルーホール7T9は、導体層7Cに接続されている。また、7つのスルーホール7T9には、図6に示した7つのスルーホール7T8が接続されている。

0070

誘電体層39には、更に、複数のスルーホール列63Tの一部を構成する複数のスルーホール63T9が形成されている。図7において、7つのスルーホール7T9以外の複数の円で表わされた複数のスルーホールは、全てスルーホール63T9である。複数のスルーホール63T9には、図6に示した複数のスルーホール63T8が接続されている。

0071

図8は、10層目ないし16層目の誘電体層40〜46のパターン形成面を示している。誘電体層40〜46の各々には、7つのスルーホール列7Tの一部を構成する7つのスルーホール7T10が形成されている。10層目の誘電体層40に形成された7つのスルーホール7T10には、図7に示した7つのスルーホール7T9が接続されている。

0072

誘電体層40〜46の各々には、更に、複数のスルーホール列63Tの一部を構成する複数のスルーホール63T10が形成されている。図8において、7つのスルーホール7T10以外の複数の円で表わされた複数のスルーホールは、全てスルーホール63T10である。10層目の誘電体層40に形成された複数のスルーホール63T10には、図7に示した複数のスルーホール63T9が接続されている。

0073

誘電体層40〜46では、上下に隣接する同じ符号のスルーホール同士が互いに接続されている。

0074

図9は、17層目の誘電体層47のパターン形成面を示している。誘電体層47のパターン形成面には、シールド6の第2の部分62を構成する導体層471が形成されている。導体層471には、16層目の誘電体層46に形成されたスルーホール7T10,63T10が接続されている。

0075

本実施の形態に係る積層型フィルタ装置1は、1層目の誘電体層31のパターン形成面が下を向き、17層目の誘電体層47におけるパターン形成面とは反対側の面が上を向くように、1層目ないし17層目の誘電体層31〜47が積層されて構成される。

0076

共振器51〜56のそれぞれの共振器導体部510,520,530,540,550,560は、Z方向に関して、積層体2内の同じ位置に配置されている。

0077

以下、図2に示した積層型フィルタ装置1の回路の構成要素と、図3ないし図9に示した積層体2の構成要素との対応関係について説明する。

0078

始めに、バンドパスフィルタ15に関して説明する。第1の入出力ポート3を構成する導体層311は、スルーホール31T1,32T1,33T1および導体層321を介して、図6に示した導体層381に接続されている。導体層381は、誘電体層38を介して、図7に示した共振器導体部510における第1端51aの近傍部分に対向している。図2に示したキャパシタC1は、導体層381と共振器導体部510と、これらの間の誘電体層38とによって構成されている。

0079

第2の入出力ポート4を構成する導体層312は、スルーホール31T2,32T2,33T2および導体層322を介して、図6に示した導体層382に接続されている。導体層382は、誘電体層38を介して、図7に示した共振器導体部560における第1端56aの近傍部分に対向している。図2に示したキャパシタC2は、導体層382と共振器導体部560と、これらの間の誘電体層38とによって構成されている。

0080

図6に示した導体層383は、誘電体層38を介して、共振器導体部510における第2端51bの近傍部分と、共振器導体部520における第1端52aの近傍部分とに対向している。図2に示したキャパシタC12は、導体層383と、共振器導体部510,520と、これらの間の誘電体層38とによって構成されている。

0081

図6に示した導体層384は、誘電体層38を介して、共振器導体部520における第2端52bの近傍部分と、共振器導体部530における第1端53aの近傍部分とに対向している。図2に示したキャパシタC23は、導体層384と、共振器導体部520,530と、これらの間の誘電体層38とによって構成されている。

0082

図6に示した導体層385は、誘電体層38を介して、共振器導体部530における第1端53aの近傍部分と、共振器導体部540における第1端54aの近傍部分とに対向している。図2に示したキャパシタC34は、導体層385と、共振器導体部530,540と、これらの間の誘電体層38とによって構成されている。

0083

図6に示した導体層386は、誘電体層38を介して、共振器導体部540における第1端54aの近傍部分と、共振器導体部550における第2端55bの近傍部分とに対向している。図2に示したキャパシタC45は、導体層386と、共振器導体部540,550と、これらの間の誘電体層38とによって構成されている。

0084

図6に示した導体層387は、誘電体層38を介して、共振器導体部550における第1端55aの近傍部分と、共振器導体部560における第2端56bの近傍部分とに対向している。図2に示したキャパシタC56は、導体層387と、共振器導体部550,560と、これらの間の誘電体層38とによって構成されている。

0085

次に、第1の帯域阻止フィルタ10Aに関して説明する。図2に示した接続経路11Aおよびインピーダンス変成器14Aは、スルーホール31T1,32T1,33T1および導体層321によって構成されている。インピーダンス変成器14Aは、スルーホール線路部14ATを含んでいる。スルーホール線路部14ATは、スルーホール31T1,32T1,33T1を含んでいる。

0086

共振器12Aを構成する導体線路13Aは、図4に示した導体層321によって構成されている。導体層321とスルーホール31T1との接続位置は、導体線路13Aの第1端13Aaに対応する。図4に示したように、導体線路13Aの第2端13Abは、導体層321において、導体層321とスルーホール31T1との接続位置から最も遠い端部である。

0087

共振器12Aは、1/4波長共振器である。共振器12Aの共振周波数は、第1の帯域阻止フィルタ10Aの阻止帯域の中心周波数と一致するかそれに近い周波数である。導体線路13Aの第1端13Aaから第2端13Abまでの距離は、第1の帯域阻止フィルタ10Aの阻止帯域の中心周波数に対応する波長の1/4またはそれに近い値である。

0088

次に、第2の帯域阻止フィルタ10Bに関して説明する。図2に示した接続経路11Bおよびインピーダンス変成器14Bは、スルーホール31T2,32T2,33T2および導体層322によって構成されている。インピーダンス変成器14Bは、スルーホール線路部14BTを含んでいる。スルーホール線路部14BTは、スルーホール31T2,32T2,33T2を含んでいる。

0089

共振器12Bを構成する導体線路13Bは、図4に示した導体層322によって構成されている。導体層322とスルーホール31T2との接続位置は、導体線路13Bの第1端13Baに対応する。図4に示したように、導体線路13Bの第2端13Bbは、導体層322において、導体層322とスルーホール31T2との接続位置から最も遠い端部である。

0090

共振器12Bは、1/4波長共振器である。共振器12Bの共振周波数は、第2の帯域阻止フィルタ10Bの阻止帯域の中心周波数と一致するかそれに近い周波数である。導体線路13Bの第1端13Baから第2端13Bbまでの距離は、第2の帯域阻止フィルタ10Bの阻止帯域の中心周波数に対応する波長の1/4またはそれに近い値である。

0091

次に、結合調整部7およびシールド6に関して説明する。結合調整部7は、7つのスルーホール列7Tと図7に示した導体層7Cによって構成されている。7つのスルーホール列7Tの各々は、スルーホール7T1,7T2,7T3,7T8,7T9,7T10が、Z方向に直列に接続されることによって構成されている。

0092

シールド6は、第1の部分61、第2の部分62および接続部63を含んでいる。第1の部分61は、導体層313によって構成されている。第2の部分62は、導体層471によって構成されている。接続部63は、複数のスルーホール列63Tを含んでいる。複数のスルーホール列63Tの各々は、スルーホール63T1,63T2,63T3,63T8,63T9,63T10が、Z方向に直列に接続されることによって構成されている。

0093

次に、本実施の形態に係る積層型フィルタ装置1の特徴について説明する。バンドパスフィルタ15は、例えば、通過帯域が10〜30GHzの準ミリ波帯または30〜300GHzのミリ波帯に存在するように設計および構成される。

0094

バンドパスフィルタ15は、6個の共振器51〜56を含んでいる。6個の共振器51〜56は、いずれも両端開放型の第1の共振器である。共振器51〜56を構成する共振器導体部510,520,530,540,550,560の各々は、線路の両端であって開放された第1端および第2端を有している。共振器導体部510,520,530,540,550,560の各々には、スルーホールは接続されていない。

0095

本実施の形態では、共振器51〜56を両端開放型の第1の共振器にしたことにより、共振器導体部510,520,530,540,550,560の各々を、単純な構造で且つスルーホールが接続されない導体層によって構成することができる。これにより、積層体2を用いて、共振器51〜56を精度よく作製することができ、その結果、バンドパスフィルタ15の特性のばらつきを抑制することが可能になる。

0096

共振器導体部510,520,530,540,550,560の各々は、バンドパスフィルタ15の通過帯域を決定する基本共振周波数を有する基本共振モードの他に、1つ以上の次数の高調波による共振モードである1つ以上の高調波共振モードを有する場合がある。1つ以上の高調波共振モードのうち、共振周波数が最も低い高調波共振モード(以下、最低次高調波共振モードと言う。)の共振周波数は、基本共振周波数の2倍の周波数である。バンドパスフィルタ15では、共振器導体部510,520,530,540,550,560の各々の最低次高調波共振モードによって、バンドパスフィルタ15の通過帯域よりも高い周波数領域であって通過帯域の中心周波数の2倍の周波数を含む周波数領域における減衰特性が悪化するおそれがある。

0097

本実施の形態に係る積層型フィルタ装置1は、バンドパスフィルタ15の他に、第1および第2の帯域阻止フィルタ10A,10Bを備えている。第1および第2の帯域阻止フィルタ10A,10Bは、第1の入出力ポート3と第2の入出力ポート4の間の挿入損失の周波数特性において、第1および第2の帯域阻止フィルタ10A,10Bが無い場合に比べて、バンドパスフィルタ15の通過帯域の中心周波数の2倍の周波数における挿入損失を大きくする。第1および第2の帯域阻止フィルタ10A,10Bの各々の阻止帯域の中心周波数は、バンドパスフィルタ15の通過帯域の中心周波数の2倍またはそれに近い値である。これにより、積層型フィルタ装置1の全体の特性として見れば、バンドパスフィルタ15の通過帯域よりも高い周波数領域における減衰特性が悪化することを防止することができる。

0098

以上のことから、本実施の形態によれば、バンドパスフィルタ15を備えた積層型フィルタ装置1であって、バンドパスフィルタ15の特性のばらつきを抑制でき、且つバンドパスフィルタ15の通過帯域よりも高い周波数領域における減衰特性が悪化することを防止できるようにした積層型フィルタ装置1を実現することができる。

0099

第1の帯域阻止フィルタ10Aは、共振器12Aとインピーダンス変成器14Aを含んでいる。共振器12Aは、分布定数線路を構成する導体線路13Aを含んでいる。インピーダンス変成器14Aは、スルーホール線路部14ATを含んでいる。同様に、第2の帯域阻止フィルタ10Bは、共振器12Bとインピーダンス変成器14Bを含んでいる。共振器12Bは、分布定数線路を構成する導体線路13Bを含んでいる。インピーダンス変成器14Bは、スルーホール線路部14BTを含んでいる。このような構成の第1および第2の帯域阻止フィルタ10A,10Bは、積層体2を用いて精度よく作製することが可能である。そのため、本実施の形態によれば、第1および第2の帯域阻止フィルタ10A,10Bの特性のばらつきを抑制することができる。

0100

また、本実施の形態では、インピーダンス変成器14A,14Bがそれぞれスルーホール線路部14AT,14BTを含むことにより、インピーダンス変成器14A,14Bが導体線路のみで構成される場合に比べて、積層体2の第1の端面2Aに垂直投影したインピーダンス変成器14A,14Bの投影像面積を小さくすることができる。これにより、積層型フィルタ装置1が実装される基板において、積層型フィルタ装置1の占有面積を小さくすることが可能になる。

0101

本実施の形態において、入出力段共振器の共振器導体部の最短経路の最適な長さは、その入出力段共振器に接続された帯域阻止フィルタの第2の共振器のインピーダンスに応じて変化する。すなわち、第1の入出力段共振器51の共振器導体部510の最短経路51Pの最適な長さは、第1の帯域阻止フィルタ10Aの共振器12Aのインピーダンスに応じて変化する。また、最短経路51Pの最適な長さは、第1の帯域阻止フィルタ10Aが無い場合に比べて短い。同様に、第2の入出力段共振器56の共振器導体部560の最短経路56Pの最適な長さは、第2の帯域阻止フィルタ10Bの共振器12Bのインピーダンスに応じて変化する。また、最短経路56Pの最適な長さは、第2の帯域阻止フィルタ10Bが無い場合に比べて短い。

0102

本実施の形態では、上述の特徴により、図7に示したように、共振器導体部510,560の最短経路51P,56Pは、中間共振器52〜55の共振器導体部520,530,540,550の最短経路52P,53P,54P,55Pよりも短い。本実施の形態によれば、最短経路51P,56Pが短くなることにより、積層型フィルタ装置1が実装される基板において、積層型フィルタ装置1の占有面積を小さくすることが可能になる。

0103

以下、シミュレーションの結果を参照して、上述の特徴について詳しく説明する。図10は、バンドパスフィルタ15の挿入損失および反射損失の周波数特性の一例を示している。図11は、積層型フィルタ装置1の第1の実施例における挿入損失および反射損失の周波数特性を示している。図12は、積層型フィルタ装置1の第2の実施例における挿入損失および反射損失の周波数特性を示している。図13は、積層型フィルタ装置1の第3の実施例における挿入損失および反射損失の周波数特性を示している。図10ないし図13に示した挿入損失および反射損失の周波数特性は、シミュレーションによって求めたものである。

0104

以下、挿入損失の値と反射損失の値を総称して減衰量と言う。図10ないし図13において、横軸は周波数を示し、縦軸は減衰量を示している。図10では、挿入損失の周波数特性を、符号80ILを付した曲線で示し、反射損失の周波数特性を、符号80RLを付した曲線で示している。図11では、挿入損失の周波数特性を、符号81ILを付した曲線で示し、反射損失の周波数特性を、符号81RLを付した曲線で示している。図12では、挿入損失の周波数特性を、符号82ILを付した曲線で示し、反射損失の周波数特性を、符号82RLを付した曲線で示している。図13では、挿入損失の周波数特性を、符号83ILを付した曲線で示し、反射損失の周波数特性を、符号83RLを付した曲線で示している。

0105

図10に示したバンドパスフィルタ15の挿入損失の周波数特性80ILは、第1および第2の帯域阻止フィルタ10A,10Bが無い場合における積層型フィルタ装置1の挿入損失すなわち第1の入出力ポート3と第2の入出力ポート4の間の挿入損失の周波数特性に相当する。また、図10に示したバンドパスフィルタ15の反射損失の周波数特性80RLは、第1および第2の帯域阻止フィルタ10A,10Bが無い場合における積層型フィルタ装置1の反射損失の周波数特性に相当する。図11ないし図13に示した挿入損失の周波数特性81IL,82IL,83ILは、いずれも、第1の入出力ポート3と第2の入出力ポート4の間の挿入損失の周波数特性である。

0106

第1の実施例では、共振器12A,12Bのインピーダンスを50ohm(オーム)とした。第2の実施例では、共振器12A,12Bのインピーダンスを35ohmとした。第3の実施例では、共振器12A,12Bのインピーダンスを20ohmとした。

0107

図10ないし図13に示した例では、バンドパスフィルタ15の通過帯域がほぼ同じになるようにした。通過帯域は、挿入損失の最小値から3dBだけ挿入損失が大きくなる2つの周波数の間の周波数帯域とした。図10ないし図13に示した例では、通過帯域の中心周波数は約28GHzである。

0108

また、図10ないし図13に示した例では、最短経路51P,56Pの長さを、最適な長さに設定した。以下、最短経路51P,56Pの最適な長さ、最適最短経路長と言う。最適最短経路長は、バンドパスフィルタ15の通過帯域における反射損失の値(減衰量)が最大になるときの最短経路51P,56Pの長さとした。

0109

図10と、図11ないし図13を比較すると、第1および第2の帯域阻止フィルタ10A,10Bを設けることにより、第1の入出力ポート3と第2の入出力ポート4の間の挿入損失の周波数特性において、第1および第2の帯域阻止フィルタ10A,10Bが無い場合に比べて、バンドパスフィルタ15の通過帯域の中心周波数の2倍の周波数における挿入損失が大きくなることが分かる。

0110

最適最短経路長は、図10に示した例では1583μmであり、第1の実施例では1249μmであり、第2の実施例では1100μmであり、第3の実施例では854μmである。

0111

図14は、第1ないし第3の実施例における第2の共振器(12A,12B)のインピーダンスと最適最短経路長との関係を示す特性図である。図14において、横軸は第2の共振器のインピーダンスを示し、縦軸は最適最短経路長を示している。図14から、第2の共振器のインピーダンスに応じて最適最短経路長が変化することが分かる。具体的には、図14に示されるように、第2の共振器のインピーダンスが大きくなるほど、最適最短経路長が長くなる。第1および第2の帯域阻止フィルタ10A,10Bが無い場合というのは、第2の共振器のインピーダンスが無限大の場合に近い。

0112

[第2の実施の形態]
次に、本発明の第2の実施の形態に係る積層型フィルタ装置100について説明する。積層型フィルタ装置100の回路構成は、第1の実施の形態に係る積層型フィルタ装置1と同じであり、図2に示した通りである。従って、積層型フィルタ装置100は、第1の入出力ポート3と、第2の入出力ポート4と、第1の帯域阻止フィルタ10Aと、第2の帯域阻止フィルタ10Bと、バンドパスフィルタ15とを備えている。

0113

図15は、積層型フィルタ装置100の構造を示す斜視図である。図15に示したように、積層型フィルタ装置100は、積層体102を備えている。積層体102は、積層された複数の誘電体層と複数の導体層とを含んでいる。第1の入出力ポート3および第2の入出力ポート4は、積層体102に一体化されている。第1および第2の帯域阻止フィルタ10A,10Bとバンドパスフィルタ15は、積層体102を用いて構成されている。

0114

積層型フィルタ装置100は、更に、シールド106と、結合調整部107とを備えている。シールド106は、導体よりなり、積層体102に一体化されている。シールド106は、グランドに接続されている。シールド106は、積層型フィルタ装置100の周囲へ電磁波が放射されることを防止する機能を有する。結合調整部107は、導体よりなり、積層体102内に設けられて、シールド106に電気的に接続されている。

0115

ここで、図15に示したように、X方向、Y方向およびZ方向を定義する。X方向、Y方向およびZ方向は、互いに直交する。本実施の形態では、複数の誘電体層の積層方向(図15では上側に向かう方向)を、Z方向とする。

0116

積層体102は、直方体形状を有している。積層体102は、Z方向における積層体102の両端に位置する第1の端面102Aおよび第2の端面102Bと、第1の端面102Aと第2の端面102Bを接続する4つの側面102C,102D,102E,102Fを有している。第1の端面102Aは、積層体102の下面でもある。第2の端面102Bは、積層体102の上面でもある。側面102C,102Dは、X方向における積層体102の両端に位置している。側面102E,102Fは、Y方向における積層体102の両端に位置している。

0117

シールド106は、Z方向について間隔を開けて配置された第1の部分161および第2の部分162と、第1の部分161と第2の部分162を接続する接続部163とを含んでいる。第1の部分161、第2の部分162および接続部163は、バンドパスフィルタ15の6個の共振器51〜56を囲むように配置されている。第1の部分161は、導体層1310によって構成されている。第2の部分162は、導体層1470によって構成されている。

0118

共振器51,52,53,54,55,56は、それぞれ導体の線路によって構成された共振器導体部1510,1520,1530,1540,1550,1560を有している。共振器導体部1510,1520,1530,1540,1550,1560の各々は、Z方向に直交する方向に延びている。

0119

共振器導体部1510,1520,1530,1540,1550,1560の各々は、線路の両端であって開放された第1端および第2端を有している。共振器導体部1510,1520,1530,1540,1550,1560の各々は、バンドパスフィルタ15の通過帯域の中心周波数に対応する波長の1/2またはそれに近い長さを有している。

0120

結合調整部107は、共振器51,56間の容量結合の大きさと、共振器52,55間の磁気結合の大きさを調整するためのものである。結合調整部107は、Z方向に延びて、第1の部分161と第2の部分162とに接している。結合調整部107の一部は、共振器導体部1510と共振器導体部1560の間を通過するように延びている。結合調整部107の他の一部は、共振器導体部1520と共振器導体部1550の間を通過するように延びている。

0121

また、結合調整部107は、複数のスルーホール列107Tを含んでいる。図15では、個々のスルーホール列107Tを円柱で表している。複数のスルーホール列107Tの各々は、直列に接続された2つ以上のスルーホールを含んでいる。複数のスルーホール列107Tの各々は、Z方向に延びている。また、複数のスルーホール列107Tは、X方向に並ぶように配列されている。本実施の形態では、スルーホール列107Tの数は6である。

0122

シールド106の接続部163は、複数のスルーホール列163Tを含んでいる。図15では、個々のスルーホール列163Tを円柱で表している。図15において、6つのスルーホール列107T以外の複数の円柱で表わされた複数のスルーホール列は、全てスルーホール列163Tである。複数のスルーホール列163Tの各々は、直列に接続された2つ以上のスルーホールを含んでいる。複数のスルーホール列163Tの各々は、Z方向に延びている。

0123

次に、図17ないし図29を参照して、積層体102を構成する複数の誘電体層と、この複数の誘電体層に形成された複数の導体層および複数のスルーホールの構成の一例について説明する。この例では、積層体102は、積層された16層の誘電体層を有している。以下、この16層の誘電体層を、下から順に1層目ないし16層目の誘電体層と呼ぶ。また、1層目ないし16層目の誘電体層を符号131〜146で表す。図17ないし図27において、誘電体層のパターン形成面は、誘電体層の下面である。図17ないし図27では、パターン形成面に形成された導体層を、誘電体層の上面側から見た状態で示している。16層目の誘電体層146は、誘電体層146の下面である第1のパターン形成面と誘電体層146の上面である第2のパターン形成面とを有している。図28では、第1のパターン形成面に形成された導体層を、誘電体層146の上面側から見た状態で示している。図29は、第2のパターン形成面を示している。また、図17ないし図28において、複数の円は複数のスルーホールを表している。

0124

図17は、1層目の誘電体層131のパターン形成面を示している。誘電体層131のパターン形成面には、シールド106の第1の部分161を構成する導体層1310と、第1の入出力ポート3を構成する導体層1311とが形成されている。導体層1310には、円形の孔1310aが形成されている。導体層1311は、孔1310aの内側に配置され、導体層1310には接していない。

0125

また、誘電体層131には、導体層1311に接続されたスルーホール131T1と、6つのスルーホール列107Tの一部を構成する6つのスルーホール107T1と、複数のスルーホール列163Tの一部を構成する複数のスルーホール163T1が形成されている。図17において、スルーホール131T1,107T1以外の複数の円で表わされた複数のスルーホールは、全てスルーホール163T1である。スルーホール107T1,163T1は、導体層1310に接続されている。

0126

図18は、2層目の誘電体層132のパターン形成面を示している。誘電体層132のパターン形成面には、導体線路13Aを構成する導体層1321が形成されている。導体層1321は、互いに反対側に位置する第1端と第2端13Abを有している。導体層1321における第2端13Abの近傍の一部は、誘電体層131を介して、図17に示した導体層1310に対向している。

0127

また、誘電体層132には、導体層1321における第1端の近傍部分に接続されたスルーホール132T1が形成されている。スルーホール132T2には、1層目の誘電体層131に形成されたスルーホール131T1が接続されている。誘電体層132には、更に、6つのスルーホール列107Tの一部を構成する6つのスルーホール107T2が形成されている。6つのスルーホール107T2には、図17に示した6つのスルーホール107T1が接続されている。

0128

誘電体層132には、更に、複数のスルーホール列163Tの一部を構成する複数のスルーホール163T2が形成されている。図18において、スルーホール132T1,107T2以外の複数の円で表わされた複数のスルーホールは、全てスルーホール163T2である。複数のスルーホール163T2には、図17に示した複数のスルーホール163T1が接続されている。

0129

図19は、3層目および4層目の誘電体層133,134のパターン形成面を示している。誘電体層133,134の各々には、スルーホール133T1が形成されている。3層目の誘電体層133に形成されたスルーホール133T1には、図18に示したスルーホール132T1が接続されている。

0130

誘電体層133,134の各々には、更に、6つのスルーホール列107Tの一部を構成する6つのスルーホール107T3が形成されている。3層目の誘電体層133に形成された6つのスルーホール107T3には、図18に示した6つのスルーホール107T2が接続されている。

0131

誘電体層133,134の各々には、更に、複数のスルーホール列163Tの一部を構成する複数のスルーホール163T3が形成されている。図19において、スルーホール133T1,107T3以外の複数の円で表わされた複数のスルーホールは、全てスルーホール163T3である。3層目の誘電体層133に形成された複数のスルーホール163T3には、図18に示した複数のスルーホール163T2が接続されている。

0132

誘電体層133,134では、上下に隣接する同じ符号のスルーホール同士が互いに接続されている。

0133

図20は、5層目の誘電体層135のパターン形成面を示している。誘電体層135のパターン形成面には、導体層1351が形成されている。導体層1351には、4層目の誘電体層134に形成されたスルーホール133T1が接続されている。

0134

また、誘電体層135には、導体層1351に接続されたスルーホール135T1が形成されている。誘電体層135には、更に、6つのスルーホール列107Tの一部を構成する6つのスルーホール107T5が形成されている。6つのスルーホール107T5には、4層目の誘電体層134に形成された6つのスルーホール107T3が接続されている。

0135

誘電体層135には、更に、複数のスルーホール列163Tの一部を構成する複数のスルーホール163T5が形成されている。図20において、スルーホール135T1,107T5以外の複数の円で表わされた複数のスルーホールは、全てスルーホール163T5である。複数のスルーホール163T5には、4層目の誘電体層134に形成された複数のスルーホール163T3が接続されている。

0136

図21は、6層目および7層目の誘電体層136,137のパターン形成面を示している。誘電体層136,137の各々には、スルーホール136T1が形成されている。6層目の誘電体層136に形成されたスルーホール136T1には、図20に示したスルーホール135T1が接続されている。

0137

誘電体層136,137の各々には、更に、6つのスルーホール列107Tの一部を構成する6つのスルーホール107T6が形成されている。6層目の誘電体層136に形成された6つのスルーホール107T6には、図20に示した6つのスルーホール107T5が接続されている。

0138

誘電体層136,137の各々には、更に、複数のスルーホール列163Tの一部を構成する複数のスルーホール163T6が形成されている。図21において、スルーホール136T1,107T6以外の複数の円で表わされた複数のスルーホールは、全てスルーホール163T6である。6層目の誘電体層136に形成された複数のスルーホール163T6には、図20に示した複数のスルーホール163T5が接続されている。

0139

誘電体層136,137では、上下に隣接する同じ符号のスルーホール同士が互いに接続されている。

0140

図22は、8層目の誘電体層138のパターン形成面を示している。誘電体層138のパターン形成面には、図2に示したキャパシタC1を構成するための導体層1381が形成されている。導体層1381には、7層目の誘電体層137に形成されたスルーホール136T1が接続されている。

0141

誘電体層138のパターン形成面には、更に、それぞれ図2に示したキャパシタC12,C23,C34,C45,C56を構成するための導体層1382,1383,1384,1385,1386が形成されている。

0142

また、誘電体層138には、6つのスルーホール列107Tの一部を構成する6つのスルーホール107T8が形成されている。6つのスルーホール107T8には、7層目の誘電体層137に形成された6つのスルーホール107T6が接続されている。

0143

誘電体層138には、更に、複数のスルーホール列163Tの一部を構成する複数のスルーホール163T8が形成されている。図22において、6つのスルーホール107T8以外の複数の円で表わされた複数のスルーホールは、全てスルーホール163T8である。複数のスルーホール163T8には、7層目の誘電体層137に形成された複数のスルーホール163T6が接続されている。

0144

図23は、9層目の誘電体層139のパターン形成面を示している。誘電体層139のパターン形成面には、共振器導体部1510,1520,1530,1540,1550,1560が形成されている。共振器導体部1510は、線路の両端である第1端51aおよび第2端51bを含んでいる。共振器導体部1520は、線路の両端である第1端52aおよび第2端52bを含んでいる。共振器導体部1530は、線路の両端である第1端53aおよび第2端53bを含んでいる。共振器導体部1540は、線路の両端である第1端54aおよび第2端54bを含んでいる。共振器導体部1550は、線路の両端である第1端55aおよび第2端55bを含んでいる。共振器導体部1560は、線路の両端である第1端56aおよび第2端56bを含んでいる。

0145

図23には、共振器導体部1510,1520,1530,1540,1550,1560のそれぞれについて、第1端と第2端を結ぶ最短経路51P,52P,53P,54P,55P,56Pを、太線の矢印で示している。

0146

共振器導体部1510,1560の各々は、Y方向に延びている。また、共振器導体部1510,1560は、それらと交差してY方向に延びる1つの直線が存在する位置関係で配置されている。共振器導体部1510の第2端51bと共振器導体部1560の第2端56bは、所定の間隔を開けて隣接している。第2端51bと第2端56bの間隔は、共振器導体部1510,1560の各々の長さよりも十分に小さい。

0147

共振器導体部1520,1550の各々は、X方向に延びている。また、共振器導体部1520,1550は、所定の間隔を開けてY方向に隣接している。共振器導体部1520,1550の間隔は、共振器導体部1520,1550の各々の長さよりも小さい。

0148

共振器導体部1520の第1端52aは、共振器導体部1510の第2端51bの近傍に配置されている。共振器導体部1550の第1端55aは、共振器導体部1560の第2端56bの近傍に配置されている。

0149

共振器導体部1530,1540の各々は、Y方向に延びている。また、共振器導体部1530,1540は、それらと交差してY方向に延びる1つの直線が存在する位置関係で配置されている。共振器導体部1530の第1端53aと共振器導体部1540の第1端54aは、所定の間隔を開けて隣接している。第1端53aと第1端54aの間隔は、共振器導体部1530,1540の各々の長さよりも十分に小さい。第1端53aは、共振器導体部1520の第2端52bの近傍に配置されている。第1端54aは、共振器導体部1550の第2端55bの近傍に配置されている。

0150

また、誘電体層139には、6つのスルーホール列107Tの一部を構成する6つのスルーホール107T9が形成されている。6つのスルーホール107T9には、図22に示した6つのスルーホール107T8が接続されている。

0151

誘電体層139には、更に、複数のスルーホール列163Tの一部を構成する複数のスルーホール163T9が形成されている。図23において、6つのスルーホール107T9以外の複数の円で表わされた複数のスルーホールは、全てスルーホール163T9である。複数のスルーホール163T9には、図22に示した複数のスルーホール163T8が接続されている。

0152

図24は、10層目の誘電体層140のパターン形成面を示している。誘電体層140のパターン形成面には、図2に示したキャパシタC2を構成するための導体層1401が形成されている。

0153

また、誘電体層140には、導体層1401に接続されたスルーホール140T1が形成されている。誘電体層140には、更に、6つのスルーホール列107Tの一部を構成する6つのスルーホール107T10が形成されている。6つのスルーホール107T10には、図23に示した6つのスルーホール107T9が接続されている。

0154

誘電体層140には、更に、複数のスルーホール列163Tの一部を構成する複数のスルーホール163T10が形成されている。図24において、スルーホール140T1,107T10以外の複数の円で表わされた複数のスルーホールは、全てスルーホール163T10である。複数のスルーホール163T10には、図23に示した複数のスルーホール163T9が接続されている。

0155

図25は、11層目および12層目の誘電体層141,142のパターン形成面を示している。誘電体層141,142の各々には、スルーホール141T1が形成されている。11層目の誘電体層141に形成されたスルーホール141T1には、図24に示したスルーホール140T1が接続されている。

0156

誘電体層141,142の各々には、更に、6つのスルーホール列107Tの一部を構成する6つのスルーホール107T11が形成されている。11層目の誘電体層141に形成された6つのスルーホール107T11には、図24に示した6つのスルーホール107T10が接続されている。

0157

誘電体層141,142の各々には、更に、複数のスルーホール列163Tの一部を構成する複数のスルーホール163T11が形成されている。図25において、スルーホール141T1,107T11以外の複数の円で表わされた複数のスルーホールは、全てスルーホール163T11である。11層目の誘電体層141に形成された複数のスルーホール163T11には、図24に示した複数のスルーホール163T10が接続されている。

0158

誘電体層141,142では、上下に隣接する同じ符号のスルーホール同士が互いに接続されている。

0159

図26は、13層目の誘電体層143のパターン形成面を示している。誘電体層143のパターン形成面には、導体層1431が形成されている。導体層1431には、12層目の誘電体層142に形成されたスルーホール141T1が接続されている。

0160

また、誘電体層143には、導体層1431に接続されたスルーホール143T1が形成されている。誘電体層143には、更に、6つのスルーホール列107Tの一部を構成する6つのスルーホール107T13が形成されている。6つのスルーホール107T13には、12層目の誘電体層142に形成された6つのスルーホール107T11が接続されている。

0161

誘電体層143には、更に、複数のスルーホール列163Tの一部を構成する複数のスルーホール163T13が形成されている。図26において、スルーホール143T1,107T13以外の複数の円で表わされた複数のスルーホールは、全てスルーホール163T13である。複数のスルーホール163T13には、12層目の誘電体層142に形成された複数のスルーホール163T11が接続されている。

0162

図27は、14層目および15層目の誘電体層144,145のパターン形成面を示している。誘電体層144,145の各々には、スルーホール144T1が形成されている。14層目の誘電体層144に形成されたスルーホール144T1には、図26に示したスルーホール143T1が接続されている。

0163

誘電体層144,145の各々には、更に、6つのスルーホール列107Tの一部を構成する6つのスルーホール107T14が形成されている。14層目の誘電体層144に形成された6つのスルーホール107T14には、図26に示した6つのスルーホール107T13が接続されている。

0164

誘電体層144,145の各々には、更に、複数のスルーホール列163Tの一部を構成する複数のスルーホール163T14が形成されている。図27において、スルーホール144T1,107T14以外の複数の円で表わされた複数のスルーホールは、全てスルーホール163T14である。14層目の誘電体層144に形成された複数のスルーホール163T14には、図26に示した複数のスルーホール163T13が接続されている。

0165

誘電体層144,145では、上下に隣接する同じ符号のスルーホール同士が互いに接続されている。

0166

図28は、16層目の誘電体層146の第1のパターン形成面を示している。誘電体層146の第1のパターン形成面には、導体線路13Bを構成する導体層1461が形成されている。導体層1461は、互いに反対側に位置する第1端と第2端13Bbを有している。

0167

また、誘電体層146には、導体層1461における第1端の近傍部分に接続されたスルーホール146T1が形成されている。スルーホール146T1には、15層目の誘電体層145に形成されたスルーホール144T1が接続されている。誘電体層146には、更に、6つのスルーホール列107Tの一部を構成する6つのスルーホール107T16が形成されている。6つのスルーホール107T16には、15層目の誘電体層145に形成された6つのスルーホール107T14が接続されている。

0168

誘電体層146には、更に、複数のスルーホール列163Tの一部を構成する複数のスルーホール163T16が形成されている。図28において、スルーホール146T1,107T16以外の複数の円で表わされた複数のスルーホールは、全てスルーホール163T16である。複数のスルーホール163T16には、15層目の誘電体層145に形成された複数のスルーホール163T16が接続されている。

0169

図29は、16層目の誘電体層146の第2のパターン形成面を示している。誘電体層146の第2のパターン形成面には、シールド106の第2の部分162を構成する導体層1470と、第2の入出力ポート4を構成する導体層1471とが形成されている。導体層1470には、円形の孔1470aが形成されている。導体層1471は、孔1470aの内側に配置され、導体層1470には接していない。

0170

図28に示したスルーホール146T1は、導体層1471に接続されている。図28に示したスルーホール107T16,163T16は、導体層1470に接続されている。図28に示した導体層1461における第2端13Bbの近傍の一部は、誘電体層146を介して、導体層1470に対向している。

0171

本実施の形態に係る積層型フィルタ装置100は、1層目の誘電体層131のパターン形成面が下を向き、16層目の誘電体層146における第2のパターン形成面が上を向くように、1層目ないし16層目の誘電体層131〜146が積層されて構成される。

0172

共振器51〜56のそれぞれの共振器導体部1510,1520,1530,1540,550,560は、Z方向に関して、積層体102内の同じ位置に配置されている。本実施の形態では、図23に示したように、共振器導体部1510,1560の最短経路51P,56Pは、中間共振器52〜55の共振器導体部1520,1530,1540,1550の最短経路52P,53P,54P,55Pよりも短い。

0173

以下、図2に示した回路の構成要素と、図17ないし図29に示した積層体102の構成要素との対応関係について説明する。

0174

始めに、バンドパスフィルタ15に関して説明する。第1の入出力ポート3を構成する導体層1311は、スルーホール131T1,132T1,133T1,135T1,136T1および導体層1351を介して、図22に示した導体層1381に接続されている。導体層1381は、誘電体層138を介して、図23に示した共振器導体部1510における第1端51aの近傍部分に対向している。図2に示したキャパシタC1は、導体層1381と共振器導体部1510と、これらの間の誘電体層138とによって構成されている。

0175

第2の入出力ポート4を構成する導体層1471は、スルーホール146T1,144T1,143T1,141T1,140T1および導体層1431を介して、図24に示した導体層1401に接続されている。導体層1401は、誘電体層139を介して、図23に示した共振器導体部1560における第1端56aの近傍部分に対向している。図2に示したキャパシタC2は、導体層1401と共振器導体部1560と、これらの間の誘電体層139とによって構成されている。

0176

図22に示した導体層1382は、誘電体層138を介して、共振器導体部1510における第2端51bの近傍部分と、共振器導体部1520における第1端52aの近傍部分とに対向している。図2に示したキャパシタC12は、導体層1382と、共振器導体部1510,1520と、これらの間の誘電体層138とによって構成されている。

0177

図22に示した導体層1383は、誘電体層138を介して、共振器導体部1520における第2端52bの近傍部分と、共振器導体部1530における第1端53aの近傍部分とに対向している。図2に示したキャパシタC23は、導体層1383と、共振器導体部1520,1530と、これらの間の誘電体層138とによって構成されている。

0178

図22に示した導体層1384は、誘電体層138を介して、共振器導体部1530における第1端53aの近傍部分と、共振器導体部1540における第1端54aの近傍部分とに対向している。図2に示したキャパシタC34は、導体層1384と、共振器導体部1530,1540と、これらの間の誘電体層138とによって構成されている。

0179

図22に示した導体層1385は、誘電体層138を介して、共振器導体部1540における第1端54aの近傍部分と、共振器導体部1550における第2端55bの近傍部分とに対向している。図2に示したキャパシタC45は、導体層1385と、共振器導体部1540,1550と、これらの間の誘電体層138とによって構成されている。

0180

図22に示した導体層1386は、誘電体層138を介して、共振器導体部1550における第1端55aの近傍部分と、共振器導体部1560における第2端56bの近傍部分とに対向している。図2に示したキャパシタC56は、導体層1386と、共振器導体部1550,1560と、これらの間の誘電体層138とによって構成されている。

0181

次に、図16も参照して、第1の帯域阻止フィルタ10Aに関して説明する。図16は、積層型フィルタ装置100の断面図である。図2に示した接続経路11Aおよびインピーダンス変成器14Aは、スルーホール131T1,132T1,133T1,135T1,136T1および導体層1351によって構成されている。インピーダンス変成器14Aは、図16に示したスルーホール線路部14ATを含んでいる。スルーホール線路部14ATは、スルーホール131T1,132T1,133T1,135T1,136T1を含んでいる。

0182

共振器12Aを構成する導体線路13Aは、図18に示した導体層1321によって構成されている。導体層1321とスルーホール132T1との接続位置は、導体線路13Aの第1端13Aaに対応する。図18に示したように、導体線路13Aの第2端13Abは、導体層1321において、導体層1321とスルーホール132T1との接続位置から最も遠い端部である。導体線路13Aの第1端13Aaから第2端13Abまでの距離は、第1の帯域阻止フィルタ10Aの阻止帯域の中心周波数に対応する波長の1/4またはそれに近い値である。

0183

次に、第2の帯域阻止フィルタ10Bに関して説明する。図2に示した接続経路11Bおよびインピーダンス変成器14Bは、スルーホール146T1,144T1,143T1,141T1,140T1および導体層1431によって構成されている。インピーダンス変成器14Bは、図16に示したスルーホール線路部14BTを含んでいる。スルーホール線路部14BTは、スルーホール146T1,144T1,143T1,141T1,140T1を含んでいる。

0184

共振器12Bを構成する導体線路13Bは、図28に示した導体層1461によって構成されている。導体層1461とスルーホール146T1との接続位置は、導体線路13Bの第1端13Baに対応する。図28に示したように、導体線路13Bの第2端13Bbは、導体層1461において、導体層1461とスルーホール146T1との接続位置から最も遠い端部である。導体線路13Bの第1端13Baから第2端13Bbまでの距離は、第2の帯域阻止フィルタ10Bの阻止帯域の中心周波数に対応する波長の1/4またはそれに近い値である。

0185

次に、結合調整部107およびシールド106に関して説明する。結合調整部107は、6つのスルーホール列107Tによって構成されている。6つのスルーホール列7Tの各々は、スルーホール107T1,107T2,107T3,107T5,107T6,107T8,107T9,107T10,107T11,107T13,107T14,107T16が、Z方向に直列に接続されることによって構成されている。

0186

シールド106は、第1の部分161、第2の部分162および接続部163を含んでいる。第1の部分161は、導体層1310によって構成されている。第2の部分162は、導体層1470によって構成されている。接続部163は、複数のスルーホール列163Tを含んでいる。複数のスルーホール列163Tの各々は、スルーホール163T1,163T2,163T3,163T5,163T6,163T8,163T9,163T10,163T11,163T13,163T14,163T16が、Z方向に直列に接続されることによって構成されている。

0187

本実施の形態に係る積層型フィルタ装置100では、第1のポート3が積層体102の第1の端面102Aに配置され、第2のポート4が積層体102の第2の端面102Bに配置されている。そのため、本実施の形態では、第2のポート4に接続される他の電子部品を、積層体102に積層することが可能である。これにより、積層型フィルタ装置100および他の電子部品が実装される基板において、積層型フィルタ装置100および他の電子部品の占有面積を小さくすることが可能になる。

0188

本実施の形態におけるその他の構成、作用および効果は、第1の実施の形態と同様である。

0189

なお、本発明は、上記各実施の形態に限定されず、種々の変更が可能である。例えば、本発明の積層型フィルタ装置は、帯域阻止フィルタとして、第1および第2の帯域阻止フィルタ10A,10Bの一方のみを備えていてもよい。また、本発明の積層型フィルタ装置は、バンドパスフィルタおよび帯域阻止フィルタの他に、バンドパスフィルタおよび帯域阻止フィルタ以外のフィルタを備えていてもよいし、フィルタ以外の機能を有する回路を備えていてもよい。

0190

1…積層型フィルタ装置、2…積層体、3…第1の入出力ポート、4…第2の入出力ポート、10A…第1の帯域阻止フィルタ、10B…第2の帯域阻止フィルタ、15…バンドパスフィルタ、51,52,53,54,55,56…共振器、510,520,530,540,550,560…共振器導体部。

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 三菱電機株式会社の「 電磁波受信機及びレーダ装置」が 公開されました。( 2020/10/22)

    【課題・解決手段】電磁波受信機(100)は、入力された電磁波(W)を受信する電磁波受信部(10)と、電磁波受信部(10)に流通する電流又は印加する電圧の挙動を用いて、直流の電気信号又は入力された電磁波... 詳細

  • 株式会社村田製作所の「 アンテナ装置および通信装置」が 公開されました。( 2020/10/22)

    【課題・解決手段】アンテナ装置(1)は、誘電体基板(4)と、放射電極(10)と、放射電極(10)に給電する給電回路(3)と、放射電極(10)と給電回路(3)とを結ぶ経路上に形成されたフィルタ回路(20... 詳細

  • 双信電機株式会社の「 共振器及びフィルタ」が 公開されました。( 2020/10/15)

    【課題】Q値の良好な共振器及びその共振器を用いたフィルタを提供する。【解決手段】共振器10は、誘電体基板14内に形成されたビア電極部20と、誘電体基板に、ビア電極部を囲むように形成された複数の遮蔽導体... 詳細

この 技術と関連性が強い技術

関連性が強い 技術一覧

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ