図面 (/)

技術 半導体装置

出願人 三菱電機株式会社
発明者 田中翔
出願日 2019年3月22日 (1年9ヶ月経過) 出願番号 2019-054861
公開日 2020年9月24日 (3ヶ月経過) 公開番号 2020-155705
状態 未査定
技術分野 縦型MOSトランジスタ 半導体集積回路 熱電素子
主要キーワード 短絡検出器 短絡動作 終端領域 ロゴスキーコイル 通電領域 短絡保護動作 ゲートパッド領域 短絡保護回路
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2020年9月24日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (10)

課題

短絡動作時に信号の送受信をせずともゲート電圧を抑制できるため、短絡から保護動作開始までの時間を短縮可能な半導体装置を提供する。

解決手段

半導体装置100は、ドリフト層6の表面に配設されたベース層7と、ベース層7の表面に配設されたソース層8と、ソース層8に接しベース層7を貫通してドリフト層6に達する第1トレンチ5aと、ベース層7を貫通してドリフト層6に達する第2トレンチ5bと、第2トレンチ5b内に配設され、第2トレンチ19の外で前記ベース層7及びソース層8に接して配設されるゲート電圧制御用電極13と、一端がゲート電圧制御用電極13に接する熱電素子15と、熱電素子15の他端と接してゲート信号電圧基準電位が接続されるエミッタ電極14と、ゲート電圧制御用電極13とエミッタ電極14とを絶縁する第3絶縁膜16と、を備える。

概要

背景

インバータ等に用いられるパワーモジュールなどの半導体装置では、内蔵するスイッチング機能を持つIGBT等のパワートランジスタ短絡した場合においても、パワートランジスタが一定時間破壊せずに持ちこたえることが要求される。一定時間とは、例えば、2〜10μsであり、短絡した場合に短絡保護回路が動作し、短絡保護回路により半導体装置の動作が停止するまでの時間である。

パワートランジスタが短絡した場合は、短絡した時間が継続するにつれてパワートランジスタが発熱して破壊に至ることがある。パワートランジスタが破壊した場合は、半導体装置の周辺装置の破壊を招く懸念がある。そのため、パワートランジスタを備えた半導体装置においては、パワートランジスタの短絡動作時になるべく早く通電制御等の短絡保護動作を開始して、半導体装置の動作を停止することが求められる。

通電制御の保護動作としては、パワートランジスタの短絡時にパワートランジスタのゲート電圧を制御することで、パワートランジスタの通電を制御してパワートランジスタの破壊を防止する技術がある。例えば、従来の半導体装置では、ロゴスキーコイルを有し、ロゴスキーコイルの出力電圧を基に短絡検出器でパワートランジスタの短絡を検知して、短絡検出器によって短絡を検知した場合には、ゲート電圧制限手段にてパワートランジスタのゲート信号電圧引き下げて通電を制御することでパワートランジスタの破壊を防止する半導体装置が記載されている(例えば、特許文献1参照)。

概要

短絡動作時に信号の送受信をせずともゲート電圧を抑制できるため、短絡から保護動作開始までの時間を短縮可能な半導体装置を提供する。半導体装置100は、ドリフト層6の表面に配設されたベース層7と、ベース層7の表面に配設されたソース層8と、ソース層8に接しベース層7を貫通してドリフト層6に達する第1トレンチ5aと、ベース層7を貫通してドリフト層6に達する第2トレンチ5bと、第2トレンチ5b内に配設され、第2トレンチ19の外で前記ベース層7及びソース層8に接して配設されるゲート電圧制御用電極13と、一端がゲート電圧制御用電極13に接する熱電素子15と、熱電素子15の他端と接してゲート信号電圧の基準電位が接続されるエミッタ電極14と、ゲート電圧制御用電極13とエミッタ電極14とを絶縁する第3絶縁膜16と、を備える。

目的

本願は、上述のような課題を解決するためになされたもので、短絡動作時に信号の送受信をせずとも、ゲート電圧の引き下げによる通電制御が可能な半導体装置を提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

第1導電型ドリフト層と、前記ドリフト層の表面に設けられた第2導電型のベース層と、前記ベース層の表面に選択的に設けられた第1導電型のソース層と、前記ソース層に接し前記ベース層を貫通して前記ドリフト層に達する第1トレンチと、前記第1トレンチの側面及び底面に設けられた第1絶縁膜と、前記第1トレンチ内に設けられ、前記第1絶縁膜を介して前記ベース層に面するゲート電極と、前記ベース層を貫通して前記ドリフト層に達する第2トレンチと、前記第2トレンチの側面及び底面に配設された第2絶縁膜と、前記ベース層上及び前記ソース層上に前記ベース層及び前記ソース層に接して設けられ、前記第2絶縁膜に隣接して前記第2トレンチ内にも設けられたゲート電圧制御用電極と、前記電圧制御用電極上に第3絶縁膜を介して設けられ、ゲート信号電圧基準電位が接続されるエミッタ電極と、前記第2トレンチ内で前記ゲート電圧制御用電極に電気的に接続された一端と、前記エミッタ電極に電気的に接続された他端と、を有し、前記一端と前記他端との温度差に応じて前記一端の電位を前記他端の電位より高くする熱電素子と、を備えた半導体装置

請求項2

前記熱電素子はN型熱電材料を用いて構成された、請求項1に記載の半導体装置。

請求項3

前記熱電素子は少なくとも2つ以上のN型熱電材料と少なくとも1つ以上のP型熱電材料とを直列に接続して構成された、請求項1または請求項2に記載の半導体装置。

請求項4

前記熱電素子の前記一端は、前記ドリフト層と前記ベース層の界面の深さから±5μm以内の深さに設けられた、請求項1から3のいずれか1項に記載の半導体装置。

請求項5

前記第2トレンチの幅は、前記第1トレンチの幅より広い、請求項1から4のいずれか1項に記載の半導体装置。

請求項6

前記第2トレンチの深さは、前記第1トレンチの深さと同じである、請求項1から5のいずれか1項に記載の半導体装置。

請求項7

前記熱電素子の前記一端は、前記第2トレンチ内で前記ゲート電圧制御用電極に電気的に接続され、前記熱電素子の前記他端は、前記第1トレンチの上方かつ外で前記エミッタ電極に電気的に接続された、請求項1から6のいずれか1項に記載の半導体装置。

請求項8

前記第1トレンチ及び前記第2トレンチが配置された通電領域と、前記通電領域の周囲に配置された非通電領域と、を備え、前記熱電素子の前記他端は前記第2トレンチ内に配置され、前記熱電素子の前記一端よりも、前記非通電領域側に配置された、請求項1から6のいずれか1項に記載の半導体装置。

技術分野

0001

本願は、半導体装置に関する。

背景技術

0002

インバータ等に用いられるパワーモジュールなどの半導体装置では、内蔵するスイッチング機能を持つIGBT等のパワートランジスタ短絡した場合においても、パワートランジスタが一定時間破壊せずに持ちこたえることが要求される。一定時間とは、例えば、2〜10μsであり、短絡した場合に短絡保護回路が動作し、短絡保護回路により半導体装置の動作が停止するまでの時間である。

0003

パワートランジスタが短絡した場合は、短絡した時間が継続するにつれてパワートランジスタが発熱して破壊に至ることがある。パワートランジスタが破壊した場合は、半導体装置の周辺装置の破壊を招く懸念がある。そのため、パワートランジスタを備えた半導体装置においては、パワートランジスタの短絡動作時になるべく早く通電制御等の短絡保護動作を開始して、半導体装置の動作を停止することが求められる。

0004

通電制御の保護動作としては、パワートランジスタの短絡時にパワートランジスタのゲート電圧を制御することで、パワートランジスタの通電を制御してパワートランジスタの破壊を防止する技術がある。例えば、従来の半導体装置では、ロゴスキーコイルを有し、ロゴスキーコイルの出力電圧を基に短絡検出器でパワートランジスタの短絡を検知して、短絡検出器によって短絡を検知した場合には、ゲート電圧制限手段にてパワートランジスタのゲート信号電圧引き下げて通電を制御することでパワートランジスタの破壊を防止する半導体装置が記載されている(例えば、特許文献1参照)。

先行技術

0005

特開2001−169533号公報

発明が解決しようとする課題

0006

しかしながら、上述したような従来の半導体装置においては、短絡してからゲート信号電圧を引き下げるまでに、短絡を検知した信号やゲート信号電圧引き下げのための信号の送受信演算等の信号処理を含む)が必要である。信号の送受信に時間が掛かることから、短絡動作時に通電制御を開始するまでに時間を要する課題があった。

0007

本願は、上述のような課題を解決するためになされたもので、短絡動作時に信号の送受信をせずとも、ゲート電圧の引き下げによる通電制御が可能な半導体装置を提供することを目的とする。

課題を解決するための手段

0008

本願に係る半導体装置は、第1導電型ドリフト層と、ドリフト層の表面に設けられた第2導電型のベース層と、ベース層の表面に選択的に設けられた第1導電型のソース層と、ソース層に接し前記ベース層を貫通して前記ドリフト層に達する第1トレンチと、第1トレンチの側面及び底面に設けられた第1絶縁膜と、第1トレンチ内に設けられ、第1絶縁膜を介して前記ベース層に面するゲート電極と、ベース層を貫通してドリフト層に達する第2トレンチと、第2トレンチの側面及び底面に配設された第2絶縁膜と、ベース層上及びソース層上にベース層及びソース層に接して設けられ、第2絶縁膜に隣接して第2トレンチ内にも設けられたゲート電圧制御用電極と、電圧制御用電極上に第3絶縁膜を介して設けられ、ゲート信号電圧の基準電位が接続されるエミッタ電極と、第2トレンチ内でゲート電圧制御用電極に電気的に接続された一端と、エミッタ電極に電気的に接続された他端と、を有し、一端と他端との温度差に応じて一端の電位を他端の電位より高くする熱電素子と、を備えるものである。

発明の効果

0009

本願に開示される半導体装置によれば、短絡動作時に信号の送受信をせずともゲート電圧を抑制できるため、短絡から保護動作開始までの時間を短縮可能な半導体装置を提供することが可能である。

図面の簡単な説明

0010

実施の形態1に係る半導体装置の平面図である。
実施の形態2に係る半導体装置の断面図である。
短絡動作時における実施の形態1に係る半導体装置の内部の電界分布の一例を示す図である。
ゼーベック効果を利用した実施の形態1に係る半導体装置の短絡動作時のゲート電圧の抑制効果を示す図である。
図4に実施の形態1に係る半導体装置の通常動作時のゲート電圧を追加した図である。
実施の形態2に係る半導体装置の平面図である。
実施の形態2に係る半導体装置の断面図である。
実施の形態3に係る半導体装置の平面図である。
実施の形態3に係る半導体装置の断面図である。

実施例

0011

以下、図面を参照しながら実施形態について説明する。図面は模式的に示されたものであるため、サイズおよび位置の相互関係は変更し得る。以下の説明では、同じまたは対応する構成要素には同じ符号を付与し、繰り返しの説明を省略する場合がある。

0012

また、以下の説明では、「上」、「下」、「側」、「底」、「表(おもて)」または「裏」などの特定の位置および方向を意味する用語が用いられる場合があるが、これらの用語は、実施形態の内容を理解することを容易にするために便宜上用いられているものであり、実際に実施される際の方向を限定するものではない。

0013

半導体の導電型については、第1導電型をn型、第2導電型をp型として説明を行う。しかし、これらを反対にして第1導電型をp型、第2導電型をn型としてもよい。n+型はn型よりもドナー不純物の濃度が高く、n−型はn型よりもドナー不純物の濃度が低いことを意味する。同様に、p+型はp型よりもアクセプタ不純物の濃度が高く、p−型はp型よりもアクセプタ不純物の濃度が低いことを意味する。

0014

<実施の形態1>
図1を用いて実施の形態1に係る半導体装置100の構成を説明する。図1は、実施の形態1に係る半導体装置の平面図である。

0015

半導体装置100は、アクティブ領域1とゲートパッド領域2と平面視でアクティブ領域1及びゲートパッド領域2を囲むように配置された終端領域3とを有する。アクティブ領域1は通電領域であり、表面にゲート信号の基準電位を入力するワイヤ及び主電流が流れるワイヤが接続される領域である。ゲートパッド領域2は、半導体装置100のゲート信号のゲート電位を入力するワイヤが接続される領域である。終端領域3は、半導体装置100の耐圧を保持するための領域である。アクティブ領域1と終端領域3との界面近傍には、ゲートパッド領域2に接続されたゲート配線4が環状に配置されている。アクティブ領域1にはゲート配線4に接続された複数のトレンチ5が平行に配置されている。

0016

以降は、図2を用いて説明する。図2は、実施の形態1に係る半導体装置の断面図である。図2は、図1に記載のA−A線での断面図である。

0017

n−型のドリフト層6の表面に、p型のベース層7が配置されている。ベース層7の表面にはn+型のソース層8とp+型の拡散層9が選択的に配置されている。ソース層8に接しベース層7を貫通してドリフト層6に到達するゲート用トレンチ5aが配置されている。ゲート用トレンチ5aの側面及び底面には第1絶縁膜10が配置され、第1絶縁膜10を介してゲート電極11がベース層7に面して配置されている。ゲート電極11はポリシリコン等の材料で構成される。ゲート電極11の上に層間絶縁膜12が配置されている。なお、図2には図示しないが、ゲート電極11はゲート配線4を介してゲートパッド領域2と電気的に接続されている。なお、p+型の拡散層9は必ずしも必要ではなく、p+型の拡散層9を形成せずにp+型の拡散層9をベース層7のままとしても良い。

0018

ベース層7を貫通してドリフト層6に到達する熱電素子用トレンチ5bが配置されている。熱電素子用トレンチ5bの側面及び底面には第2絶縁膜19が配置され、第2絶縁膜19に隣接してゲート電圧制御用電極13が配置されている。ゲート電圧制御用電極13は、熱電素子用トレンチ5bの外でベース層7、ソース層8、拡散層9の夫々の表面に接して設けられ、ゲート電圧制御用電極13はベース層7、ソース層8、拡散層9と電気的に接続されている。

0019

熱電素子15は一端と他端を有する。熱電素子15は導電性N型熱電材料にて構成され、一端と他端との温度差に応じた起電力が発生する現象(ゼーベック効果)を利用し、高温側の端部を低温側の端部より起電力分だけ高電位とする素子である。本願においては熱電材料のタイプを示すN型及びP型大文字で示し、半導体領域をn型及びp型は小文字で示して区別する

0020

熱電素子用トレンチ5b内に熱電素子15の一端が配置され、熱電素子15の一端はゲート電圧制御用電極13に接続され、熱電素子15の他端は熱電素子用トレンチ5bの上方、熱電素子用トレンチ5bの外でエミッタ電極14に接続されている。ゲート電圧制御用電極13とエミッタ電極14とは熱電素子15を介して電気的に接続されるが、熱電素子15の一端および他端で接続された箇所以外の領域は、第3絶縁膜16によりゲート電圧制御用電極13とエミッタ電極14とが電気的に分離されている。また熱電素子15の側面も第3絶縁膜16に覆われる。

0021

また、図2中にエミッタ電極14の表面S1、ベース層7の表面の深さD1、ベース層7とドリフト層6との界面の深さD2を示す。ベース層7の表面の深さD1及びベース層7とドリフト層6との界面の深さD2は夫々エミッタ電極の表面S1を基準とした深さである。

0022

熱電素子15の一端は、ベース層7とドリフト層6との界面の深さD2から±5μm以内の深さに配置されることが望ましい。熱電素子15の一端を前述の範囲より浅くした場合、つまりエミッタ電極14側に熱電素子15の一端を配置した場合は、一端と他端との温度差が小さくなりゼーベック効果が弱まる。熱電素子15の一端を前述の範囲より深くした場合、つまりエミッタ電極14より離れる側に熱電素子15の一端を配置した場合は、熱電素子用トレンチ5bをドリフト層6内に深く形成する必要があり、熱電素子用トレンチ5bの深さとゲート用トレンチ5aとの深さを合わせることが困難である。熱電素子用トレンチ5bの深さがゲート用トレンチ5aの深さより深くなる場合、熱電素子用トレンチ5bの底面近傍のドリフト層6の電界強度が増すことから、スイッチング動作時におけるドリフト層6の破壊耐量が低下する懸念がある。望ましくは熱電素子用トレンチ5bの深さとゲート用トレンチ5aの深さとは製造誤差の範囲内において同じであることが良く、熱電素子用トレンチ5bの深さとゲート用トレンチ5aの深さは±5μm以内が良い。

0023

トレンチ5aの幅Waと熱電素子用トレンチ5bの幅Wbとは、同じ幅にしても良いし、異なる幅としても良い。例えば、熱電素子15の幅がゲート電極11の幅より大きい場合は、熱電素子用トレンチ5bの幅Wbをゲート用トレンチ5aの幅Waの幅より大きくして、熱電素子15を配置するスペースを設けても良い。

0024

ドリフト層6の裏面にはn型のバッファ層16が配置され、バッファ層16の下にはp型のコレクタ層17が配置される。コレクタ層17の下には、コレクタ電極18が配置される。

0025

次にこのように構成された半導体装置100における短絡動作時の熱電素子15のゼーベック効果を利用した起電力について説明する。図3は、短絡動作時における実施の形態1に係る半導体装置の内部の電界分布の一例を示す図である。短絡動作時には、エミッタ電極14とコレクタ電極18との間に外部電源に応じた電圧VCCが印加される。電圧VCCに応じて半導体装置100の内部は、図3に示すような電界分布となる。

0026

図3は、アクティブ領域1においてトレンチ5が配置されていない箇所における電界を示す。横軸はエミッタ電極14の表面S1からの深さ方向の距離を示しており、縦軸はエミッタ電極14の表面S1からの深さ方向の距離に応じた電界を示している。エミッタ電極14の表面S1からベース層7の表面の深さD1までの深さ範囲には電界がない。しかしながら、ベース層7の表面の深さD1からベース層7とドリフト層6との界面の深さD2までの深さ範囲D2では深くなるほど電界は強くなる。

0027

半導体装置100の内部の発熱は、電界の強さに応じて大きくなる。つまり、エミッタ電極14の表面S1やベース層7の表面の深さD1における発熱に比べてベース層7とドリフト層6との界面の深さD2における発熱は大きい。

0028

熱電素子15の一端は、ベース層7とドリフト層6との界面の深さD2から±5μmの深さに配置されている。電界の強いベース層7とドリフト層6との界面近傍で発生した熱は、第2絶縁膜19及びゲート電圧制御用電極13を介して熱電素子15の一端に伝熱され、熱電素子15の一端を昇温する。一方で熱電素子15の他端は、前述のように電界がないエミッタ電極14の裏面に接続されていることから、熱電素子15の一端と比べて昇温しない。このことから、短絡動作時は、熱電素子15の一端の温度は、熱電素子15の他端の温度と比べて高くなる。

0029

熱電素子15は導電性のN型熱電材料にて構成されていることから、一端と他端との温度差に応じた起電力が発生して、熱電素子15の高温側の端部を低温側の端部より起電力の分だけ高電位にする。つまり、短絡動作時には、熱電素子15の一端は、他端より高電位となる。

0030

図4は、ゼーベック効果を利用した実施の形態1に係る半導体装置の短絡動作時のゲート電圧の抑制効果を示す図である。図4横線は下からエミッタ電極14の電位VE、短絡動作時のゲート電圧制御用電極13の電位VS1、ゲート電極11の電位VGを示し、上側に行くほど高電位であることを示している。

0031

図4の矢印は、半導体装置100のゲート信号電圧V1、短絡動作時のゲート駆動電圧V2を示す。基準電位がエミッタ電極14に接続され、ゲート電位がゲート電極11に接続されたゲートパッド領域2に接続されていることより、ゲート信号電圧V1はエミッタ電極14の電位VEとゲート電極11の電位VGとの電位差で示される。短絡動作時のゲート駆動電圧V2は、半導体装置100のソース層8に接続されたゲート電圧制御用電極13の電位VS1とゲート電極の電位VGとの電位差で示され、短絡動作時に半導体装置100の通電を制御する電圧である。短絡動作時のゲート駆動電圧V2が小さい程、短絡動作時に通電される電流が小さくなり、半導体装置100の発熱を抑制して破壊を防ぐことができる。

0032

半導体装置100が短絡した場合、前述のように熱電素子15の一端は他端と比べて高電位となる。熱電素子15の一端はゲート電圧制御用電極13に接続され、熱電素子15の他端はエミッタ電極14に接続されていることより、短絡動作時のゲート電圧制御用電極13の電位VS1はエミッタ電極14の電位VEより高電位になる。より具体的には、エミッタ電極14の電位VEはゲート信号の基準電位で制御されることにより、エミッタ電極14の電位VEは低下せず、短絡動作時のゲート電圧制御用電極13の電位VS1が熱電素子15で発生した起電力の分だけ、エミッタ電極14の電位VEより高くなる。つまり、熱電素子15で発生した電圧の分だけ短絡動作時のゲート駆動電圧V2は、ゲート信号電圧V1よりも小さくなり、短絡動作時のアクティブ領域1の電流を小さくするように半導体装置100の通電を制御できる。

0033

続いて半導体装置100の通常動作時のゲート電圧に関して説明する。通常動作を通電(オン)状態、非通電(オフ)状態、通電と非通電の切替スイッチング)状態の3つの状態に分けて説明する。通電状態では、エミッタ電極14とコレクタ電極18との間に印加される電圧は短絡動作時の電圧VCCと比べて例えば100分の1程度であり、電流も短絡動作時の例えば5〜10分の1程度であることから、短絡動作時と比較して熱電素子15の一端及び他端は昇温せず、ゼーベック効果による起電力は低い。非通電状態においてはリーク電流しか流れないことよりゼーベック効果による起電力は短絡動作時と比較して低い。通電と非通電との切替状態においては、電流と電界の夫々が短絡動作時より低く弱いことよりゼーベック効果による起電力は短絡動作時と比較して低い。つまり、通常動作時は、熱電素子15のゼーベック効果による起電力は短絡動作時と比べて小さい。

0034

図5は、図4に実施の形態1に係る半導体装置の通常動作時のゲート電圧を追加した図である。具体的には、図4に通常動作時のゲート電圧制御用電極13の電位VS2、通常動作時のゲート駆動電圧V3を追加した図である。

0035

通常動作時は、短絡動作時と比べて熱電素子15のゼーベック効果による起電力が小さいため、熱電素子15の一端の電位の上昇が短絡動作時より小さい。そのため、短絡動作時のゲート電圧制御用電極13の電位VS1より通常動作時のゲート電圧制御用電極13の電位VS2は低くなる。通常動作時のゲート駆動電圧V3は短絡動作時のゲート駆動電圧V2より大きくなる。

0036

つまり、通常動作から短絡動作移行した場合には、ゲート駆動電圧を小さくして、アクティブ領域1の電流を小さくするように半導体装置100の通電を制御できる。

0037

上より、半導体装置100は短絡動作時に熱電素子15のゼーベック効果を利用して、ソース層8に接続されたゲート電圧制御用電極13の電位を高め、ゲート駆動電圧V2を抑制し、半導体装置100の通電を制御することが可能である。なお、ゲート駆動電圧V3の抑制は、外部から入力されるゲート信号電圧を変更せずに実施できることから、外部との信号の送受信が不要である。

0038

<実施の形態2>
図6および図7を用いて実施の形態2に係る半導体装置200の構成を説明する。図6は、実施の形態2に係る半導体装置の平面図である。また、図7は、実施の形態2に係る半導体装置の断面図である。図7図6に記載のB−B線での断面図である。なお、実施の形態2では、実施の形態1と同一又は対応する部分についての説明は、省略する。

0039

実施の形態2に係る半導体装置200は、実施の形態1に係る半導体装置100とは熱電素子の構成が異なる。実施の形態2に係る半導体装置200では、熱電素子用トレンチ5b内に配置される熱電素子215が、二つのN型熱電材料215aと一つのP型熱電素子215bとを1セットとした構成であり、その構成が複数回の繰り返しで配置される。熱電素子用トレンチ5bの長手方向、つまり図6における紙面右方向で、図7に示すように、二つのN型熱電材料215aが、P型熱電素子215bを挟むように、配置される。P型熱電素子215bとは、低温側の端部を高温側の端部より起電力分だけ高電位とする熱電素子であり、高温側の端部を低温側の端部より起電力分だけ高電位とする熱電素子N型熱電素子215aとは、逆の温度特性を有する。

0040

N型熱電材料215a及びP型熱電素子215bは夫々一端及び他端を有する。N型熱電材料215a及びP型熱電素子215bの一端は、ベース層7とドリフト層6との界面の深さD2から±5μmの深さとなるように配置されている。N型熱電材料215a及びP型熱電素子215bの夫々の他端は、夫々の一端よりエミッタ電極14側、つまり図6における紙面上側であり、ベース層7とドリフト層6との界面の深さD2からは夫々の一端と比較して遠くに配置される。

0041

P型熱電素子215bを挟んだ一方のN型熱電材料215aの他端は、熱電素子電極215cを介してエミッタ電極14に接続されており、一方のN型熱電材料215aの他端は、熱電素子電極215cを介してP型熱電素子215bの他端に接続されている。P型熱電素子215bの一端は、熱電素子電極215cを介して他方のN型熱電材料215aの一端に接続される。他方のN型熱電材料215aの他端は、熱電素子電極215cを介してゲート電圧制御用電極13に接続される。エミッタ電極14とゲート電圧制御用電極13との間のその他の領域には、絶縁材215dが配置される。つまり、熱電素子電極215cを介して、エミッタ電極、N型熱電材料215a、P型熱電素子215b、N型熱電材料215a、ゲート電圧制御用電極13が直列に接続された構成である。

0042

次にこのように構成された半導体装置200における短絡動作時の熱電素子215のゼーベック効果を利用した起電圧について説明する。半導体装置200においても、短絡時には、N型熱電材料215a及びP型熱電素子215bの夫々の一端は、夫々の他端と比較して高温となる。

0043

一方のN型熱電材料215aの他端は、エミッタ電極14に接続されており、ゲート信号の基準電位である。一方のN型熱電材料215aの一端は、一方のN型熱電材料215aで発生したゼーベック効果による起電力の分だけ一方のN型熱電材料215aの他端と比較して高電位である。一方のN型熱電材料215aの一端は、熱電素子電極215cを介してP型熱電素子215bの一端に接続されていることから、一方のN型熱電材料215aの一端とP型熱電素子215bの一端とは同電位であり、共に、エミッタ電極14及び一方のN型熱電材料215aの他端の電位より高電位である。

0044

P型熱電素子215bの他端は、P型熱電素子215bの他端より低温であることから、P型熱電素子215bの他端は、P型熱電素子215bで発生したゼーベック効果による起電力の分だけP型熱電素子215bの一端と比較して高電位である。P型熱電素子215bの他端は、熱電素子電極215cを介して他方のN型熱電素子215aの一端に接続されていることから、P型熱電素子215bの他端と他方のN型熱電材料215aの他端とは同電位であり、共に、一方のN型熱電材料215aの一端及びP型熱電素子215bの一端の電位より高電位である。

0045

他方のN型熱電素子215aの一端は、他方のN型熱電素子215aの他端より高温であることから、他方のN型熱電素子215aの一端は、他方のN型熱電素子215aで発生した効果による起電力の分だけ他方のN型熱電材料215aの他端と比較して高電位である。P型熱電素子215bの他端は、熱電素子電極215cを介して他方のN型熱電素子215aの一端に接続されていることから、P型熱電素子215bの他端と他方のN型熱電材料215aの他端とは同電位であり、共に、一方のN型熱電材料215aの一端及びP型熱電素子215bの一端の電位より高電位である。高電位となったP型熱電素子215bの一端はゲート電圧制御用電極13に接続されていることから、ゲート電圧制御用電極13の電位を、エミッタ電極14の電位より高めることができる。

0046

以上より、半導体装置200は短絡動作時には、熱電素子215のゼーベック効果を利用して、ソース層8に接続されたゲート電圧制御用電極13の電位を高め、半導体装置200の通電を制御することが可能である。なお、半導体装置200の通電を制御には外部から入力されるゲート信号電圧を変更せずに実施できることから、外部との信号の送受信が不要である。

0047

実施の形態2に係る半導体装置200では、N型熱電素子215aの一端及びP型熱電素子215bの一他端を高温となるベース層7とドリフト層6との界面側に配置して直列に配置した例を示したが、N型熱電素子215aのみを直列に接続した構成も可能である。例えば、熱電素子電極215cにて一つのN型熱電素子215aの一端と、他のN型熱電素子215aの他端を接続することで同様な効果を得ることが可能である。

0048

実施の形態2に係る半導体装置200では、二つのN型熱電材料215aと一つのP型熱電素子215bとを1セットとした例を示したが、三つのN型熱電材料215aと二つのP型熱電素子215b等のように、直列接続する熱電素子の数を変更しても同様な効果を得ることが可能である。

0049

<実施の形態3>
図8および図9を用いて実施の形態3に係る半導体装置300の構成を説明する。図8は実施の形態3に係る半導体装置の平面図である。また、図9は実施の形態3に係る半導体装置の断面図である。図9図8に記載のC−C線での断面図である。なお、実施の形態3では、実施の形態1及び実施の形態2と同一又は対応する部分についての説明は、省略する。

0050

図8および図9に示すように、実施の形態3に係る半導体装置300においては、熱電素子用トレンチ5bがアクティブ領域1内のゲートパッド領域2と隣接する箇所に配置される。図9に示すように、熱電素子315の一端と他端とが熱電素子用トレンチ5bの深さ方向に対して垂直な方向つまり紙面左右方向に位置するように熱電素子315が熱電素子用トレンチ5bの中に配置される。熱電素子315の一端は熱電素子315の他端に対して、アクティブ領域1側に配置される。

0051

熱電素子315は、N型熱電材料にて形成される。熱電素子315の一端はゲート電圧制御用電極13に接続され、熱電素子315の他端はエミッタ電極14に接続される。熱電素子315に接続するため、ゲート電圧制御用電極13及びエミッタ電極14は、熱電素子用トレンチ5bの深さ方向に対して平行な部分を有する。ゲート電圧制御用電極13とエミッタ電極14とは熱電素子15を介して接続されるが、熱電素子315で接続された箇所以外の領域は、第3絶縁膜16により電気的に分離されている。また熱電素子315の側面も第3絶縁膜16に覆われる。第3絶縁膜16を広範囲で形成することが困難な場合は絶縁材にて熱電素子15の側面を覆っても良い。

0052

短絡動作時にはアクティブ領域1は通電により発熱するが、ゲートパッド領域2は、短絡動作時において非通電の領域であることから発熱しない。そのため、短絡時のアクティブ領域1の温度はゲートパッド領域2と比較して高い。

0053

熱電素子315の一端は熱電素子315の他端に対して、アクティブ領域1側に配置されていることから、短絡時に熱電素子315の一端は、他端に対して高温となる。そのため、半導体装置300が短絡した場合、熱電素子315の一端は他端と比べて高電位となり、短絡動作時のゲート駆動電圧を抑制できる。半導体装置300の通常動作時においては、アクティブ領域1の発熱が短絡時と比較して小さいことから、通常動作時は、熱電素子15のゼーベック効果による起電力は短絡動作時と比べて小さい。

0054

つまり、通常動作から短絡動作に移行した場合には、ゲート駆動電圧は小さくして、アクティブ領域1の電流を小さくするように半導体装置300の通電を制御できる。

0055

以上より、半導体装置300は短絡動作時に熱電素子315のゼーベック効果を利用して、ソース層8に接続されたゲート電圧制御用電極13の電位を高め、ゲート駆動電圧V2を抑制し、半導体装置300の通電を制御することが可能である。なお、ゲート駆動電圧V3の抑制は、外部から入力されるゲート信号電圧を変更せずに実施できることから、外部との信号の送受信が不要である。

0056

実施の形態3に係る半導体装置300では、熱電素子315の一端は熱電素子315の他端に対して、アクティブ領域1側に配置し、他端をゲートパッド領域2側に配置した例を示したが、熱電素子315の一端は熱電素子315の他端に対して、アクティブ領域1側に配置し、他端を終端領域3側に配置しても同様に効果を奏する。これは、終端領域3は、ゲートパッド領域2と同様に短絡動作時において非通電の領域であるためである。

0057

5aゲート用トレンチ
5b熱電素子用トレンチ
6ドリフト層
7ベース層
8ソース層
10 第1絶縁膜
11ゲート電極
13ゲート電圧制御用電極
15 熱電素子
16 第3絶縁膜
19 第2絶縁膜
100半導体装置
200 半導体装置
215 熱電素子
300 半導体装置
315 熱電素子

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 株式会社GCEインスティチュートの「 発電素子、発電装置、電子機器、及び発電素子の製造方法」が 公開されました。( 2020/10/29)

    【課題】電気エネルギーの発生量の安定化を実現できる発電素子、発電装置、電子機器、及び発電素子の製造方法を提供する。【解決手段】第1主面11sを有する第1基板11、及び第1主面11s上に設けられた第1電... 詳細

  • ハイソル株式会社の「 層状物質劈開方法」が 公開されました。( 2020/10/29)

    【課題】所望の積層面で劈開する。【解決手段】シート状物質11が多数積層された熱電半導体化合物(例えば、ビスマス・テルル系化合物又はアンチモン・テルル系化合物)10を劈開する劈開方法であって、熱電半導体... 詳細

  • 富士電機株式会社の「 炭化珪素半導体装置」が 公開されました。( 2020/10/29)

    【課題】絶縁破壊を防止することができる炭化珪素半導体装置を提供する。【解決手段】ゲートポリシリコン層14の第1部分14aは、エッジ終端領域2において半導体基板50のおもて面の第1面53a上にゲート絶縁... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ