図面 (/)

技術 半導体装置およびその製造方法

出願人 東京エレクトロン株式会社
発明者 和田真松本貴士杉浦正仁井福亮太
出願日 2019年3月18日 (1年9ヶ月経過) 出願番号 2019-050004
公開日 2020年9月24日 (3ヶ月経過) 公開番号 2020-155471
状態 未査定
技術分野 半導体集積回路装置の内部配線
主要キーワード 格子間サイト 抵抗因子 隣接距離 熱処理ガス エネルギーポテンシャル 加熱熱処理 四面体位置 面体位置
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2020年9月24日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (20)

課題

配線として金属シリサイド化合物を用いた際に、さらなる配線の低抵抗化を実現することができる半導体装置およびその製造方法を提供する。

解決手段

半導体装置は、基板上に形成された第1の導電層と、配線層となる第2の導電層と、第1の導電層と第2の導電層との間に設けられたバリア層とを有し、バリア層は、グラフェン膜で構成され、第2の導電層は、金属シリサイド化合物を含み、金属シリサイド化合物は、バリア層を構成する前記グラフェン膜に接触するように設けられている。

概要

背景

最先端デバイス低抵抗配線材料としてCuが用いられている。しかし、配線における微細化・薄膜化がますます進み、配線幅および配線高さが、Cu中での伝導電子平均自由行程である41nmよりも小さくなりつつあり、電気抵抗率の上昇が顕著となる。つまり、配線系全体の抵抗は、体積抵抗界面散乱抵抗・粒界散乱抵抗の総和により決定されるが、界面散乱による抵抗因子および粒界散乱による抵抗因子はいずれも平均自由行程に比例するため、配線の微細化にともない、Cuでは配線系全体の抵抗を十分に低下することが困難となる。金属配線における配線抵抗は、配線金属の電気抵抗率とその配線長により決定され、電気抵抗率上昇に伴い多層配線を流れる信号遅延RC遅延)が深刻化する。RC遅延はLSIデバイス性能低下の大きな要因となるため、できる限り配線抵抗の上昇を抑制したい。

そこで、近時、Cu配線代わる新規配線材料として金属シリサイド化合物を用いた配線が注目されている(例えば特許文献1)。金属シリサイド化合物は、純金属に比べると体抵抗率バルク抵抗率)が高い。しかしながら導体中を流れる電子の平均自由行程は体積抵抗率逆数に比例するため、金属シリサイド化合物では電子平均自由工程が純金属よりも短くなる。Niシリサイド化合物を例に取ると、体積抵抗率≒18μΩ・cmであるが、電子平均自由行程は2nmと考えられている。すなわち、微細な配線サイズにおいても界面非弾性散乱頻度が減少されるため、微細化に伴う電気抵抗上昇を抑制することができる。また、特許文献2には、導電層の上に、バリアメタル層を介して、金属シリサイドを形成することが記載されている。

概要

配線として金属シリサイド化合物を用いた際に、さらなる配線の低抵抗化を実現することができる半導体装置およびその製造方法を提供する。半導体装置は、基板上に形成された第1の導電層と、配線層となる第2の導電層と、第1の導電層と第2の導電層との間に設けられたバリア層とを有し、バリア層は、グラフェン膜で構成され、第2の導電層は、金属シリサイド化合物を含み、金属シリサイド化合物は、バリア層を構成する前記グラフェン膜に接触するように設けられている。

目的

特開2013−251358号公報
特開2016−18899号公報






本開示は、配線として金属シリサイド化合物を用いた際に、さらなる配線の低抵抗化を実現することができる半導体装置およびその製造方法を提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

基板上に形成された第1の導電層と、配線層となる第2の導電層と、前記第1の導電層と前記第2の導電層との間に設けられたバリア層と、を有し、前記バリア層は、グラフェン膜で構成され、前記第2の導電層は、金属シリサイド化合物を含み、前記金属シリサイド化合物は、前記バリア層を構成する前記グラフェン膜に接触するように設けられている、半導体装置

請求項2

前記第1の導電層は、基板上に形成された半導体素子に接続されるコンタクト層である、請求項1に記載の半導体装置。

請求項3

前記金属シリサイド化合物を構成する金属元素は、結晶構造FCC構造またはHCP構造を有し、その最密四面体位置距離が、グラフェン六員環構造炭素隣接間原子距離に対して、ミスフィット定数15%以下である、請求項1または請求項2に記載の半導体装置。

請求項4

前記金属シリサイド化合物は、NiSi、CoSi、RuSi、Cu3Si、およびPtSiから選択されたものである、請求項3に記載の半導体装置。

請求項5

前記配線層の前記金属シリサイド化合物と前記バリア層の前記グラフェン膜表面は、炭素結合共有する、請求項1から請求項4のいずれか一項に記載の半導体装置。

請求項6

前記第1の導電層と、前記バリア層と、前記第2の導電層とは、同幅で積層された構造を有する、請求項1から請求項5のいずれか一項に記載の半導体装置。

請求項7

基板上に第1の導電層を形成する工程と、前記第1の導電層上にグラフェン膜を形成する工程と、前記グラフェン膜上に金属膜を形成する工程と、前記金属膜の上にSi膜を形成する工程と、前記金属膜と前記Si膜とを反応させて、前記グラフェン膜に接触するように金属シリサイド化合物を形成し、配線層となる第2の導電層を形成する工程と、を有し、前記グラフェン膜を前記第1の導電層と前記第2の導電層との間のバリア層として機能させる、半導体装置の製造方法。

請求項8

前記第1の導電層は、基板上に形成された半導体素子に接続されるコンタクト層である、請求項7に記載の半導体装置の製造方法。

請求項9

前記金属膜の金属元素は、結晶構造がFCC構造またはHCP構造を有し、その最密面四面体位置距離が、グラフェンの六員環構造の炭素隣接間原子距離に対して、ミスフィット定数15%以下である、請求項7または請求項8に記載の半導体装置の製造方法。

請求項10

前記金属シリサイド化合物は、NiSi、CoSi、RuSi、Cu3Si、およびPtSiから選択されたものである、請求項9に記載の半導体装置の製造方法。

請求項11

前記金属膜と前記Si膜とを反応させる際に、前記金属層あるいは金属シリサイド化合物と、前記グラフェン膜表面との間で炭素結合の共有を生じさせる、請求項7から請求項10のいずれか一項に記載の半導体装置の製造方法。

請求項12

前記配線層となる第2の導電層を形成する工程の後に行われる、前記グラフェン膜端面のダングリングボンド終端処理を行う工程をさらに有する、請求項7から請求項11のいずれか一項に記載の半導体装置の製造方法。

技術分野

0001

本開示は、半導体装置およびその製造方法に関する。

背景技術

0002

最先端デバイス低抵抗配線材料としてCuが用いられている。しかし、配線における微細化・薄膜化がますます進み、配線幅および配線高さが、Cu中での伝導電子平均自由行程である41nmよりも小さくなりつつあり、電気抵抗率の上昇が顕著となる。つまり、配線系全体の抵抗は、体積抵抗界面散乱抵抗・粒界散乱抵抗の総和により決定されるが、界面散乱による抵抗因子および粒界散乱による抵抗因子はいずれも平均自由行程に比例するため、配線の微細化にともない、Cuでは配線系全体の抵抗を十分に低下することが困難となる。金属配線における配線抵抗は、配線金属の電気抵抗率とその配線長により決定され、電気抵抗率上昇に伴い多層配線を流れる信号遅延RC遅延)が深刻化する。RC遅延はLSIデバイス性能低下の大きな要因となるため、できる限り配線抵抗の上昇を抑制したい。

0003

そこで、近時、Cu配線代わる新規配線材料として金属シリサイド化合物を用いた配線が注目されている(例えば特許文献1)。金属シリサイド化合物は、純金属に比べると体抵抗率バルク抵抗率)が高い。しかしながら導体中を流れる電子の平均自由行程は体積抵抗率逆数に比例するため、金属シリサイド化合物では電子平均自由工程が純金属よりも短くなる。Niシリサイド化合物を例に取ると、体積抵抗率≒18μΩ・cmであるが、電子平均自由行程は2nmと考えられている。すなわち、微細な配線サイズにおいても界面非弾性散乱頻度が減少されるため、微細化に伴う電気抵抗上昇を抑制することができる。また、特許文献2には、導電層の上に、バリアメタル層を介して、金属シリサイドを形成することが記載されている。

先行技術

0004

特開2013−251358号公報
特開2016−18899号公報

発明が解決しようとする課題

0005

本開示は、配線として金属シリサイド化合物を用いた際に、さらなる配線の低抵抗化を実現することができる半導体装置およびその製造方法を提供する。

課題を解決するための手段

0006

本開示の一態様に係る半導体装置は、基板上に形成された第1の導電層と、配線層となる第2の導電層と、前記第1の導電層と前記第2の導電層との間に設けられたバリア層と、を有し、前記バリア層は、グラフェン膜で構成され、前記第2の導電層は、金属シリサイド化合物を含み、前記金属シリサイド化合物は、前記バリア層を構成する前記グラフェン膜に接触するように設けられている。

発明の効果

0007

本開示によれば、配線として金属シリサイド化合物を用いた際に、さらなる配線の低抵抗化を実現することができる半導体装置およびその製造方法が提供される。

図面の簡単な説明

0008

第1の実施形態に係る半導体装置を示す断面図である。
グラフェン原子配列と、FCC構造(111)最密面原子配列/(111)最密面四面体位置を示す模式図である。
四面体位置に下層グラフェン炭素原子が配列するようにFCC金属膜が形成された状態を示す模式図である。
各金属元素のグラフェンの隣接間原子距離/FCC(HCP)金属の四面体位置距離とグラフェンに対するミスフィット定数を示す図である。
図1の半導体装置の製造方法の一例を示す工程断面図である。
図1の半導体装置の製造方法の一例を示す工程断面図である。
図1の半導体装置の製造方法の一例を示す工程断面図である。
図1の半導体装置の製造方法の一例を示す工程断面図である。
図1の半導体装置の製造方法の一例を示す工程断面図である。
図1の半導体装置の製造方法の一例を示す工程断面図である。
図1の半導体装置の製造方法の一例を示す工程断面図である。
図1の半導体装置の製造方法の一例を示す工程断面図である。
図1の半導体装置の製造方法の一例を示す工程断面図である。
図1の半導体装置の製造方法の他の例を示す工程断面図である。
図1の半導体装置の製造方法の他の例を示す工程断面図である。
図1の半導体装置の製造方法の他の例を示す工程断面図である。
図1の半導体装置の製造方法の他の例を示す工程断面図である。
図1の半導体装置の製造方法の他の例を示す工程断面図である。
図1の半導体装置の製造方法の他の例を示す工程断面図である。
図1の半導体装置の製造方法の他の例を示す工程断面図である。
図1の半導体装置の製造方法の他の例を示す工程断面図である。
第4の実施形態に係る半導体装置を示す断面図である。

実施例

0009

以下、添付図面を参照して実施の形態について具体的に説明する。

0010

<第1の実施形態>
[半導体装置の構造]
図1は第1の実施形態に係る半導体装置を示す断面図である。
半導体装置10は、配線構造を構成するものであり、基板1と、コンタクト層3と、グラフェン膜で構成されたバリア層4と、金属シリサイド化合物を含む配線層5とを有する。基板1には、トランジスタキャパシタ等の半導体素子(図示せず)が形成されており、コンタクト層3は第1の導電層として機能し、半導体素子と配線層5とを接続する。バリア層4は、コンタクト層3と配線層5に直接接触し、これらに対する拡散バリアとして機能する。コンタクト層3はコンタクト層絶縁膜2の中に形成されている。また、バリア層4および配線層5を覆うように、表面保護層6が設けられている。

0011

基板1としては、半導体基板を用いることができ、代表的なものとしてシリコン基板を挙げることができる。コンタクト層絶縁膜2は、絶縁材料であればよく、例えばSiO2膜を用いることができる。コンタクト層3は、導電性材料であればよく、例えば、Poly−Si、W、Cu、Al等のメタル材料を用いることができる。

0012

表面保護層6は、配線構造中に用いられる金属材料拡散を防止する役割と、バリア層4を構成するグラフェンや、配線層5を構成する金属シリサイド化合物の酸化を防止する役割と、配線構造の上層にコンタクト層が形成される場合は、上層コンタクト層絶縁膜として機能する。表面保護層6としては、例えばSiO2膜やSiN膜を用いることができる。配線間には空隙を有するエアギャップ構造が形成されてもよい。

0013

バリア層4を構成するグラフェン膜は、炭素六員環構造を有する二次元結晶極薄膜の構造であり、量子化伝導特性(バリスティック伝導特性)を有し、高い電子移動度を持つ。また緻密で平坦原子構造高熱伝導率化学的物理的安定性を兼ね備えるため、下層膜であるコンタクト層3と配線層5に対して高い拡散バリア性を有する。グラフェン膜は、高い電子伝導度を有し、極薄膜で優れた拡散バリア性を有することから、最適な配線バリア層として適用することができる。このため、グラフェン膜の下層に触媒層などを挟むことなく、グラフェン膜をコンタクト層3の上面に直接形成することがLSIデバイス配線のコンタクト抵抗を最小化する観点から望ましい。本実施形態では、バリア層4としてグラフェン膜がコンタクト層3の上面に直接形成されていて、かつバリア層所に配線層5が直接形成されている。

0014

配線層5は、第2の導電層として機能し、少なくともバリア層4(グラフェン膜)と接触する部分が金属シリサイド化合物である。金属シリサイド化合物は、金属膜とSi膜とを反応させることにより形成される。バリア層4を構成するグラフェンは、二次元結晶を有し、平坦性が高く、複数のグラフェンドメインを有する。このため、バリア層4を構成するグラフェン膜上には、グラフェンドメインを利用して金属が成長しやすく、金属シリサイド化合物を構成する金属を大粒径で形成することができ、シリサイド化した後の金属シリサイド化合物も大粒径化することができる。

0015

配線系全体の抵抗は、体積抵抗・界面散乱抵抗・粒界散乱抵抗の総和により決定される。金属シリサイド化合物配線では界面散乱抵抗を小さくすることが可能であるが、粒界散乱抵抗は界面散乱抵抗に対して独立のパラメータであり、そのまま配線抵抗に加算される。したがって、配線層5の下地のバリア層4をグラフェン膜で形成して、その上の配線層5を構成する金属シリサイド化合物を大粒径化することにより、粒界散乱抵抗を小さくして配線抵抗を小さくすることができる。

0016

配線層5は電気伝導を担うものである。配線層5を構成する金属シリサイド化合物としては、配線として十分な低抵抗化を実現できるものであればよく、例えばNiSi、CoSi、RuSi、Cu3Si、PtSi、AlSi、AgSi、TiSi、WSi、MoSi等を挙げることができる。

0017

金属シリサイド化合物としては、シリコン結びつく金属元素結晶構造がFCC構造あるいはHCP構造を有し、その金属元素の4面体位置距離σがグラフェン層六員環構造炭素隣接間原子距離τ=0.142nmに対してミスフィットの少ないものであることが好ましい。

0018

図2にグラフェンの原子配列と、FCC構造(111)最密面原子配列/(111)最密面四面体位置の模式図を示す。紙面垂直方向が<111>方向である。図中τはグラフェンを構成するカーボン原子隣接距離である。グラフェンはカーボン六員環構造を有し、カーボン原子の隣接距離τは0.142nmである。一方、FCC金属の(111)面上には四面体位置が六角形状に存在している。FCC金属(111)の場合は、四面体位置距離σは(1/√6)×a(金属格子定数)で計算される。金属結晶学の知見から、FCC結晶格子の四面体位置は、空隙を有する格子間サイトであり、原子半径の小さい軽元素である炭素原子が安定して配位されるエネルギーポテンシャルの低いサイトである。このため、図3に示すように四面体位置に下層のグラフェン炭素原子が配列するようにFCC金属膜が形成され、グラフェン六員環シート構造上にFCC(111)面がミスフィット少なく成膜される。このとき、τとσのミスフィットが小さいほど整合性が高い。したがって、グラフェン上に形成されるFCC金属は、疑似エピタキシャル的に成長するので、より大きな結晶粒径を持つFCC金属膜の形成が可能であり、その後の金属シリサイド反応によって得られた金属シリサイド化合物も同様に、より大きな結晶粒径を有するものとなる。なお、最密面原子配列はHCP構造の金属も同様であるので、HCP構造の金属も同様の効果を得ることができる。

0019

図4は、各金属元素のグラフェンの隣接間原子距離/FCC(HCP)金属の四面体位置距離とグラフェンに対するミスフィット定数を示す図である。なお、ミスフィット定数は、((σ−τ)/τ)×100%で計算される。特に、ミスフィット定数が15%以下の金属はグラフェンとの整合性が高く、一層大きな結晶粒径を得ることができる。図4に示すように、Ni、Co、Cu、Ru、Ptは、ミスフィット定数が15%以下であり、これらの金属が一層大きな結晶粒径増大機能を有する。

0020

なお、AlSi、AgSi、TiSiを構成する金属元素であるAl、Ag、Tiは、FCC構造またはHCP構造であるが、ミスフィット定数が15%を超えている。また、WSiおよびMoSiを構成する金属元素であるWおよびMoは、BCC構造である。しかし、これらについてもグラフェンドメインを利用した成長が可能であり、一定の結晶粒径増大機能を発揮することができる。

0021

[半導体装置の製造方法の一例]
次に、図1の半導体装置の製造方法の一例について説明する。図5A図5Iは、図1の半導体装置の製造方法の一例を示す工程断面図である。

0022

まず、図5Aに示すように、トランジスタやキャパシタ等の半導体素子(図示せず)が形成され基板1上にコンタクト層絶縁膜2を形成し、RIエッチングによりホールを形成した後、半導体素子と配線層を接続するためのコンタクト層3を形成する。コンタクト層絶縁膜には、例えばSiO2膜を用いることができ、コンタクト導電材料には、例えばPoly−Si、W、Cu、Al等の導体材料を用いることができる。またコンタクト層3は、導体材料の拡散を防止する目的で、バリアメタル層を有してもよい。バリアメタルの材料としては、例えば、Ta、Ti、Ru、Mn、Co、あるいはこれらの窒化物を用いることができる。

0023

次に、図5Bに示すように、全面にバリア層となるグラフェン膜11を形成する。グラフェン膜11は、コンタクト層3の上面に直接形成することができる。グラフェン膜11の成膜は、プラズマCVD法により実施することができる。

0024

プラズマCVDによるグラフェン膜11の成膜に先立って、下層表面の洗浄化と活性化の目的でプラズマ前処理を行ってもよい。前処理の際の放電ガスとしては水素ガス希ガスが好ましい。放電ガスは、いずれか一方であってもよいし、これらの両方を含んだ混合ガスであってもよい。処理温度プラズマパワーは下地状態に応じて適宜変化させることができる。また、前処理として加熱熱処理を用いてもよい。熱処理ガスとして水素ガス、希ガスが好ましい。

0025

プラズマCVDによるグラフェン膜の成膜に際しては、放電ガスとして炭化水素系ガスを用いることができる。放電ガスとしては炭化水素ガス単独であっても、他のガスとの混合ガスであってもよい。処理温度の上限は900℃程度、下限は300℃程度である。300℃を下回ると成長速度が得られず、グラフェン成長がほとんど起こらないが、300℃程度の処理温度でグラフェン成長が起こり、均一なグラフェン膜が成膜される。この温度範囲は、通常のLSIデバイスの配線工程作成温度と同等あるいはそれ以下であり、半導体プロセスとの親和性に優れている。グラフェン膜の成膜にはイオン、電子を除去しラジカルのみを基板に供給することで、よりダメージの少なく連続性の高いグラフェンドメインが得られる。このような観点から、ラジカル主体低電子温度リモートプラズマを用いるのが望ましい。またグラフェンドメインを拡大させるため、放電ガス中H2ガスを添加してもよい。成膜されるグラフェン膜は、グラフェンを1層から10数層程度積層してなる極薄膜の構造であり、上記のようなプラズマCVDプロセスを用いて形成することにより、特に均一性に優れた膜を得ることができる。

0026

次に、図5Cに示すように、配線層5を形成するための金属膜12を成膜する。金属膜12の成膜にはプラズマCVD法、またはスパッタ法を用いることができる。金属膜の成膜前処理としてグラフェン膜11の表面の洗浄化、活性化の目的で、プラズマ前処理を行ってもよい。プラズマ前処理の際の放電ガスとしては水素または希ガスが好ましい。金属膜12の成膜では、下層のグラフェン膜11のグラフェンドメインを利用して成膜され、特にFCC構造やHCP構造の金属原子ではグラフェン六員環シート構造上にFCC(111)面等がミスフィット少なく、疑似エピタキシャル的に成膜されるので、成膜初期のステップはなるべく低い成膜速度で成膜することが望ましい。プラズマCVD法であれば成膜の初期のステップをALD法とすることが効果的である。下層のグラフェン膜11は熱的に非常に安定であるので、成膜温度については任意の温度を用いてよい。

0027

金属膜12を構成する金属元素としては、配線層5を構成する金属シリサイド化合物を形成することができるものであればよく、例えば、Ni、Co、Ru、Cu、Pt、W、Mo等を挙げることができる。これらの金属をシリサイド化することにより、金属シリサイド化合物として、上述したNiSi、CoSi、RuSi、Cu3Si、PtSi、WSi、MoSiを形成することができる。

0028

金属膜12を構成する金属元素としては、上述したように、結晶構造がFCC構造あるいはHCP構造を有し、その金属元素の4面体位置距離σがグラフェン層六員環構造の炭素隣接間原子距離τ=0.142nmに対してミスフィットの少ないものであることが好ましい。特に、Ni、Co、Cu、Ru、Ptは、ミスフィット定数が15%以下であり、グラフェンとの整合性が高く、結晶粒径増大機能が極めて大きい。

0029

次に、図5Dに示すように、金属膜12の上に金属膜12と反応させるSi膜13を形成する。Si膜13の成膜にはプラズマCVD法を用いることができ、これにより、Si膜13としてPoly−Si膜あるいはアモルファスSi膜が成膜される。安定な金属シリサイド反応のため、Si膜の成膜前に金属層表面のH2プラズマ前処理を行うことが効果的である。

0030

次に、図示していないレジスト塗布リソグラフィの工程を経て、図5Eに示すように、ドライエッチング(RIE加工)により、Si膜13を配線形状パターニングする。RIE加工は、例えばCF4ガス、SF6ガス、Cl2ガスなどを用いて行う。RIE形状制御の目的でSi膜13の上に加工ハードマスクとしてTiN膜、SiN膜、SiO2膜などが成膜されていてもよい。

0031

次に、図5Fに示すように、Si膜13と加工選択比の取れる方法で金属膜12を加工する。加工方法はドライエッチング(RIE加工)およびウエットエッチングのどちらでも構わない。CoやNiのようにドライエッチングし難い材料に関しては例えばH2SO4+H3PO4のようなウエットエッチングを用いる。図5Eおよび図5Fの工程により、金属膜12とSi膜13の積層構造配線パターン14が形成される。

0032

次に、図5Gに示すように、グラフェン膜11のエッチング加工を行う。これにより、バリア層4を形成する。グラフェン膜11は薬液に対して非常に耐性が高いので、ドライエッチングでの加工が好ましい。ドライエッチングとしては、O2プラズマ加工、H2プラズマ加工、あるいはこれらと希ガスの混合によるプラズマ加工を用いることができる。

0033

次に、図5Hに示すように、形成された配線パターン14に対して熱処理を行い、金属とSiとの間で金属シリサイド反応(合金化反応)を生じさせる。熱処理は不活性雰囲気あるいは還元雰囲気にて行い、温度制御により安定組成の金属シリサイド化合物で構成された配線層5を形成する。グラフェン上に疑似エピタキシャル的に成膜された金属膜の大粒径を利用し、反応により形成される金属シリサイド化合物も大粒径を有する。反応温度はそれぞれの元素により異なるが、基本的には各金属とSiとの二元系状態図に従い選択すればよい。バリア性に優れたグラフェン膜からなるバリア層4が下層に配置されていることにより、金属膜およびSi膜が下層のコンタクト層3と反応することなく、安定な反応を行うことができる。

0034

次に、図5Iに示すように、バリア層4および配線層5からなる配線構造を被覆するように表面保護層6を形成し、半導体装置10を完成させる。表面保護層6としては、例えばSiO2膜やSiN膜を用いることができ、プラズマCVD法により成膜することができる。この際にCVD条件を意図的に被覆率の低い条件を用いて、配線と配線の間に空隙を作成し、エアギャップ構造を形成してもよい。

0035

[半導体装置の製造方法の他の例]
次に、図1の半導体装置の製造方法の他の例について説明する。図6A図6Hは、図1の半導体装置の製造方法の他の例を示す工程断面図である。

0036

上記例では、金属膜12の上にSi膜13を形成した後、先にパターニングを行った後、シリサイド化したが、本例では先にシリサイド化を行った後、パターニングを行う。図6A図6Dの工程は、上記例の図5A図5Dの工程と全く同様に行われる。

0037

図6Dの金属膜12の上にSi膜13を形成する工程の後、図6Eに示すように、これらに対して熱処理を行い、金属とSiとの間で金属シリサイド反応(合金化反応)を生じさせ、金属シリサイド層15を形成する。この際の熱処理の条件は、上記例の図5Hの工程と同様である。

0038

次に、図示していないレジスト塗布・リソグラフィの工程を経て、図6Fに示すように、ドライエッチング(RIE加工)により、金属シリサイド層15をパターニングして配線層5を形成する。RIE加工は、例えばCF4ガス、SF6ガス、Cl2ガスなどを用いて行う。RIE形状制御の目的で金属シリサイド層15の上に加工ハードマスクとしてTiN膜、SiN膜、SiO2膜などが成膜されていてもよい。

0039

次に、図6Gに示すように、上記例の図5Gの工程と同様、グラフェン膜11のエッチング加工を行う。これにより、バリア層4を形成する。次に、図6Hに示すように、上記例の図5Iの工程と同様、バリア層4および配線層5からなる配線構造を被覆するように表面保護層6を形成し、半導体装置10を完成させる。

0040

<第2の実施形態>
第2の実施形態では、配線層5を構成する金属シリサイド化合物と、バリア層4を構成するグラフェン膜表面とが、炭素結合共有する構成を有している。金属シリサイド化合物を構成する金属が、炭素の固溶限を有する金属または炭化物を形成する金属であれば、グラフェン膜の表面と炭素結合を共有することができる。このように炭素結合を共有することにより、密着性の向上、コンタクト抵抗の低減に繋がる。

0041

炭素結合の共有は、熱処理による金属シリサイドの合金化反応の際に、金属層、あるいは金属シリサイド化合物(配線層)と、グラフェン膜表面との間で生じさせることができる。

0042

<第3の実施形態>
第3の実施形態では、金属シリサイド合金化後、グラフェン膜端面のダングリングボンド終端処理を実施する。グラフェン層端のダングリングボンドの終端処理が行われることにより、グラフェンの伝導特性が改善される。ダングリングボンドの終端処理としては、H2シンタリングを挙げることができる。また、ダングリングボンド終端処理は、H2シンタリングに限らず、例えばシリル化処理や、HDMSによる疎水化処理などであってもよい。シリル化処理や疎水化処理では、シリコン−メチル基などによってダングリングボンドを終端する。また、ダングリングボンド終端処理は、金属シリサイド合金化処理の後処理として含める、あるいは次工程の表面保護層を形成の前処理として含めることで、連続処理化してもよい。

0043

<第4の実施形態>
図7は、第4の実施形態に係る半導体装置を示す断面図である。図7に示すように、第4の実施形態の半導体装置10´では、コンタクト層3は、コンタクト層絶縁膜2の中のプラグ部分の他、グラフェン膜を含むバリア層4に接する部分にバリア層4と同幅の接触部7を有している。すなわち、Poly−Si等からなるコンタクト層3の一部である接触部7と、グラフェン膜を含むバリア層4と、金属シリサイド化合物を含む配線層5とが同幅で積層した構造を有している。

0044

このような構造の場合は、グラフェン膜を含む安定的なバリア層4がコンタクト層3の接触部7と金属シリサイド化合物を含む配線層5の全面に介在されていることとなり、グラフェン膜のバリア効果を高めることができる。

0045

以上、実施形態について説明したが、今回開示された実施形態は、全ての点で例示であって制限的なものではないと考えられるべきである。上記の実施形態は、添付の特許請求の範囲およびその主旨を逸脱することなく、様々な形態で省略、置換、変更されてもよい。

0046

例えば、半導体装置の構造は、図1図7に示したものに限らず、下層の導電層と上層の金属シリサイド化合物を含む層の間に、グラフェン膜を含む構造を有するものであればよい。

0047

1;基板
2;コンタクト層絶縁膜
3;コンタクト層
4;バリア層
5;配線層
6;表面保護層
7;接触部
10,10´;半導体装置
11;グラフェン膜
12;金属膜
13;Si膜
14;配線パターン

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

該当するデータがありません

関連する公募課題

該当するデータがありません

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

該当するデータがありません

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ