図面 (/)

技術 磁気ディスク装置

出願人 株式会社東芝東芝デバイス&ストレージ株式会社
発明者 川満悠生
出願日 2019年3月19日 (1年9ヶ月経過) 出願番号 2019-051325
公開日 2020年9月24日 (3ヶ月経過) 公開番号 2020-155173
状態 未査定
技術分野 マイクロコンピュータ ディスク装置の機能制御
主要キーワード 電子ヒューズ IOピン リセットピン 高速シリアル通信 高速シリアルインターフェース Enable信号 ヘッドディスクアセンブリ リードライトチャネル
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2020年9月24日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (12)

課題

信頼性を向上する磁気ディスク装置を提供することである。

解決手段

本実施形態に係る磁気ディスク装置は、ディスクと、前記ディスクに対してデータをライトし、前記ディスクからデータをリードする第1ヘッド及び第2ヘッドと、前記第1ヘッドを有する第1アクチュエータと、前記第2ヘッドを有する第2アクチュエータと、前記第1ヘッド、前記第2ヘッド、前記第1アクチュエータ、及び第2アクチュエータを制御する第1コントローラ及び第2コントローラと、電源からの電力供給遮断した際に電力を供給する補助電源と、前記電源からの電力供給の遮断を検出した際に前記補助電源から前記第2コントローラへの電力供給を低減させる電源検出部と、を備える。

概要

背景

近年、磁気ディスク装置の記録容量の増大に伴い、磁気ディスク枚数も増加している。磁気ディスクの増加に対応するために、複数、例えば、2つのアクチュエータを有する、いわゆる、マルチアクチュエータ磁気ディスク装置が提案されている。マルチアクチュエータ磁気ディスク装置は、複数のアクチュエータをそれぞれ独立して制御するために複数のコントローラを備えているため、アクチュエータが1つの通常の磁気ディスク装置よりも消費電力が大きくなり得る。そのため、マルチアクチュエータ磁気ディスク装置では、電源からの電力供給遮断又は低下した際に急峻な電圧降下によりPower Loss Protection(PLP)処理が中断する可能性がある。

概要

信頼性を向上する磁気ディスク装置を提供することである。 本実施形態に係る磁気ディスク装置は、ディスクと、前記ディスクに対してデータをライトし、前記ディスクからデータをリードする第1ヘッド及び第2ヘッドと、前記第1ヘッドを有する第1アクチュエータと、前記第2ヘッドを有する第2アクチュエータと、前記第1ヘッド、前記第2ヘッド、前記第1アクチュエータ、及び第2アクチュエータを制御する第1コントローラ及び第2コントローラと、電源からの電力供給が遮断した際に電力を供給する補助電源と、前記電源からの電力供給の遮断を検出した際に前記補助電源から前記第2コントローラへの電力供給を低減させる電源検出部と、を備える。

目的

本発明の実施形態が解決しようとする課題は、信頼性を向上する磁気ディスク装置を提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

ディスクと、前記ディスクに対してデータをライトし、前記ディスクからデータをリードする第1ヘッド及び第2ヘッドと、前記第1ヘッドを有する第1アクチュエータと、前記第2ヘッドを有する第2アクチュエータと、前記第1ヘッド、前記第2ヘッド、前記第1アクチュエータ、及び第2アクチュエータを制御する第1コントローラ及び第2コントローラと、電源からの電力供給遮断した際に電力を供給する補助電源と、前記電源からの電力供給の遮断を検出した際に前記補助電源から前記第2コントローラへの電力供給を低減させる電源検出部と、を備える磁気ディスク装置

請求項2

前記電源、前記補助電源及び前記第1コントローラに電気的に接続され、前記第1コントローラに電力を供給する第1電力供給部と、前記電源、前記補助電源及び前記第2コントローラに電気的に接続され、前記第2コントローラに電力を供給する第2電力供給部と、を備え、前記電源検出部は、前記電源からの電力供給の遮断を検出した場合に前記第2電力供給部を停止する、請求項1に記載の磁気ディスク装置。

請求項3

前記第2電力供給部は、Enableピンを有し、前記電源検出部は、前記Enableピンに電気的に接続され、前記電源からの電力供給の遮断を検出した際に前記EnableピンにFault信号を出力する、請求項2に記載の磁気ディスク装置。

請求項4

前記補助電源は、低電圧誤動作防止機能が動作する第1電圧に達する前に前記第1電力供給部に電力を供給する、請求項3に記載の磁気ディスク装置。

請求項5

前記電源、前記補助電源及び前記第1コントローラに電気的に接続され、前記第1コントローラに電力を供給する第1電力供給部と、前記電源、前記補助電源及び前記第2コントローラに電気的に接続され、前記第2コントローラに電力を供給する第2電力供給部と、を備え、前記第1コントローラは、前記電源からの電力供給が遮断した場合に前記第2電力供給部を停止する、請求項1に記載の磁気ディスク装置。

請求項6

前記第2電力供給部は、Enableピンを有し、前記電源検出部は、前記電源からの電力供給の遮断を検出した際に前記第1コントローラにFault信号を出力し、前記第1コントローラは、GPIOピンを有し、GPIOピンを介して前記Enableピンに電気的に接続され、前記電源検出部から前記Fault信号を受けた際に前記GPIOピンを介して前記Enableピンに信号を出力する、請求項5に記載の磁気ディスク装置。

請求項7

前記電源検出部は、前記電源からの電力供給の遮断を検出した場合に前記第2コントローラを停止する、請求項1に記載の磁気ディスク装置。

請求項8

前記第2コントローラは、Resetピンを有し、前記電源検出部は、前記Resetピンに電気的に接続され、前記電源からの電力供給の遮断を検出した際に前記ResetピンにFault信号を出力する、請求項7に記載の磁気ディスク装置。

請求項9

前記第1コントローラは、第1リードライトチャネルを有し、前記第2コントローラは、第2リードライトチャネルを有し、前記電源検出部は、前記電源からの電力供給の遮断を検出した場合に前記第1リードライトチャネル及び前記第2リードライトチャネルを停止する、請求項1に記載の磁気ディスク装置。

請求項10

前記第1リードライトチャネルは、第1Enableピンを有し、前記第2リードライトチャネルは、第2Enableピンを有し、前記電源検出部は、前記電源からの電力供給の遮断を検出した場合に前記第1Enableピン及び前記第2EnableピンにFault信号を出力する、請求項9に記載の磁気ディスク装置。

請求項11

前記第1コントローラに電気的に接続されている揮発性メモリと、前記第1コントローラに電気的に接続されている不揮発性メモリと、を備える、請求項1乃至10のいずれか1項に記載の磁気ディスク装置。

請求項12

ディスクと、前記ディスクに対してデータをライトし、前記ディスクからデータをリードする第1ヘッド及び第2ヘッドと、前記第1ヘッドを有する第1アクチュエータと、前記第2ヘッドを有する第2アクチュエータと、第1Enableピンを有する第1リードライトチャネルを有する第1コントローラと第2Enableピンを有する第2リードライトチャネルを有する第2コントローラと、電源からの電力供給が遮断した際に電力を供給する補助電源と、前記電源からの電力供給の遮断を検出し、前記第1Enableピン及び第2Enableピンに電気的に接続されている電源検出部と、を備える磁気ディスク装置。

技術分野

0001

本発明の実施形態は、磁気ディスク装置に関する。

背景技術

0002

近年、磁気ディスク装置の記録容量の増大に伴い、磁気ディスク枚数も増加している。磁気ディスクの増加に対応するために、複数、例えば、2つのアクチュエータを有する、いわゆる、マルチアクチュエータ磁気ディスク装置が提案されている。マルチアクチュエータ磁気ディスク装置は、複数のアクチュエータをそれぞれ独立して制御するために複数のコントローラを備えているため、アクチュエータが1つの通常の磁気ディスク装置よりも消費電力が大きくなり得る。そのため、マルチアクチュエータ磁気ディスク装置では、電源からの電力供給遮断又は低下した際に急峻な電圧降下によりPower Loss Protection(PLP)処理が中断する可能性がある。

先行技術

0003

米国特許第6603640号明細書
特開2016−119003号公報
特許第5229326号公報

発明が解決しようとする課題

0004

本発明の実施形態が解決しようとする課題は、信頼性を向上する磁気ディスク装置を提供することである。

課題を解決するための手段

0005

本実施形態に係る磁気ディスク装置は、ディスクと、前記ディスクに対してデータをライトし、前記ディスクからデータをリードする第1ヘッド及び第2ヘッドと、前記第1ヘッドを有する第1アクチュエータと、前記第2ヘッドを有する第2アクチュエータと、前記第1ヘッド、前記第2ヘッド、前記第1アクチュエータ、及び第2アクチュエータを制御する第1コントローラ及び第2コントローラと、電源からの電力供給が遮断した際に電力を供給する補助電源と、前記電源からの電力供給の遮断を検出した際に前記補助電源から前記第2コントローラへの電力供給を低減させる電源検出部と、を備える。

0006

本実施形態に係る磁気ディスク装置は、ディスクと、前記ディスクに対してデータをライトし、前記ディスクからデータをリードする第1ヘッド及び第2ヘッドと、前記第1ヘッドを有する第1アクチュエータと、前記第2ヘッドを有する第2アクチュエータと、第1Enableピンを有する第1リードライトチャネルを有する第1コントローラと第2Enableピンを有する第2リードライトチャネルを有する第2コントローラと、電源からの電力供給が遮断した際に電力を供給する補助電源と、前記電源からの電力供給の遮断を検出し、前記第1Enableピン及び第2Enableピンに電気的に接続されている電源検出部と、を備える。

図面の簡単な説明

0007

図1は、第1実施形態に係る磁気ディスク装置の構成を示すブロック図である。
図2は、第1実施形態に係るPLP回路の一例を示すブロック図である。
図3は、図2に示したPLP回路のPLP処理の一例を示すタイミングチャートである。
図4は、第2実施形態に係るPLP回路の一例を示すブロック図である。
図5は、図4に示したPLP回路のPLP処理の一例を示すタイミングチャートである。
図6は、第3実施形態に係るPLP回路の一例を示すブロック図である。
図7は、図6に示したPLP回路のPLP処理の一例を示すタイミングチャートである。
図8は、第4実施形態に係るPLP回路の一例を示すブロック図である。
図9は、図8に示したPLP回路のPLP処理の一例を示すタイミングチャートである。
図10は、第5実施形態に係る磁気ディスク装置の構成を示すブロック図である。
図11は、第5実施形態に係るPLP回路の一例を示すブロック図である。

実施例

0008

以下、実施の形態について図面を参照して説明する。なお、図面は、一例であって、発明の範囲を限定するものではない。
(第1実施形態)
図1は、第1実施形態に係る磁気ディスク装置1の構成を示すブロック図である。
磁気ディスク装置1は、後述するヘッドディスクアセンブリ(HDA)と、ドライバIC20と、ヘッドアンプ集積回路(以下、ヘッドアンプIC、又はプリアンプ)30と、揮発性メモリ70と、バッファメモリバッファ)80と、不揮発性メモリ90と、1チップの集積回路であるシステムコントローラ130とを備える。また、磁気ディスク装置1は、ホストシステム(以下、単に、ホストと称する)100と接続される。磁気ディスク装置1は、複数、例えば、2つの後述するアクチュエータ16を有するマルチアクチュエータ磁気ディスク装置である。なお、磁気ディスク装置1は、2より多くのアクチュエータ16を有していてもよい。また、磁気ディスク装置1は、1つのアクチュエータ16を有する通常の磁気ディスク装置であってもよい。

0009

HDAは、磁気ディスク(以下、ディスクと称する)10と、スピンドルモータ(以下、SPMと称する)12と、ヘッド15を搭載しているアーム13と、ボイスコイルモータ(以下、VCMと称する)14とを有する。ディスク10は、スピンドルモータ12に取り付けられ、スピンドルモータ12の駆動により回転する。アーム13は、例えば、アーム13A及び13Bを有している。VCM14は、例えば、VCM14A及び14Bを有している。ヘッド15は、例えば、ヘッド15A及び15Bを有している。アーム13A及びVCM14Aは、アクチュエータ16Aを構成している。アーム13B及びVCM14Bは、アクチュエータ16Bを構成している。アクチュエータ16Aは、VCM14Aの駆動により、アーム13Aに搭載されているヘッド15Aをディスク10上の目標位置まで移動制御する。アクチュエータ16Bは、VCM14Bの駆動により、アーム13Bに搭載されているヘッド15Bをディスク10上の目標位置まで移動制御する。アクチュエータ16A及び16Bは、共通の枢軸に取り付けられ、枢軸の回りで互いに独立して回動することができる。ディスク10は、2つ以上の数が設けられていてもよい。ヘッド15A及び15Bは、それぞれ、2つの以上のヘッドを有していてもよい。アーム13、VCM14、及びヘッド15は、3つ以上の数が設けられてもよい。

0010

ディスク10は、そのデータをライト可能な領域に、ユーザから利用可能なユーザデータ領域10aと、システム管理に必要な情報をライトするシステムエリア10bとが割り当てられている。以下、ディスク10の半径方向に直交する方向を円周方向と称する。
ヘッド15Aは、スライダを本体として、当該スライダに実装されているライトヘッド15WAとリードヘッド15RAとを備える。ヘッド15Bは、スライダを本体として、当該スライダに実装されているライトヘッド15WBとリードヘッド15RBとを備える。ライトヘッド15WA及び15WBは、ディスク10上にデータをライトする。リードヘッド15RA及び15RBは、ディスク10上のデータトラックに記録されているデータをリードする。

0011

ドライバIC20は、システムコントローラ130(詳細には、後述するMPU60)の制御に従って、SPM12およびVCM14の駆動を制御する。ドライバIC20は、バックアップ電源であるPLP電源(補助電源)21を有している。PLP電源21は、磁気ディスク装置1の電源(以下、単に、電源と称する)から供給される電力が遮断、又は電源から供給される電力が低下した場合に、磁気ディスク装置1の必要最小限の動作を維持するために必要な電力を供給する。
ヘッドアンプIC(プリアンプ)30は、リードアンプ及びライトドライバを備えている。リードアンプは、ディスク10からリードされたリード信号増幅して、システムコントローラ130(詳細には、後述するリード/ライト(R/W)チャネル40)に出力する。ライトドライバは、R/Wチャネル40から出力される信号に応じたライト電流をヘッド15に出力する。

0012

揮発性メモリ70は、電力供給が断たれると保存しているデータが失われる半導体メモリである。揮発性メモリ70は、磁気ディスク装置1の各部での処理に必要なデータ等を格納する。揮発性メモリ70は、例えば、DRAM(Dynamic Random Access Memory)、又はSDRAM(Synchronous Dynamic Random Access Memory)である。
バッファメモリ80は、磁気ディスク装置1とホスト100との間で送受信されるデータ等を一時的に記録する半導体メモリである。なお、バッファメモリ80は、揮発性メモリ70と一体に構成されていてもよい。バッファメモリ80は、例えば、DRAM、SRAM(Static Random Access Memory)、SDRAM、FeRAM(Ferroelectric Random Access memory)、又はMRAM(Magnetoresistive Random Access Memory)等である。
不揮発性メモリ90は、電力供給が断たれても保存しているデータを記録する半導体メモリである。不揮発性メモリ90は、例えば、NOR型またはNAND型フラッシュROM(Flash Read Only Memory :FROM)である。

0013

システムコントローラ(コントローラ)130は、例えば、複数の素子単一チップ集積されたSystem-on-a-Chip(SoC)と称される大規模集積回路(LSI)を用いて実現される。システムコントローラ130は、ドライバIC20、ヘッドアンプIC30、揮発性メモリ70、バッファメモリ80、不揮発性メモリ90、及びホストシステム100に電気的に接続されている。システムコントローラ130は、例えば、システムコントローラ130A及び130Bを有している。図1に示した例では、システムコントローラ130Aは、揮発性メモリ70、バッファメモリ(バッファ)80、及び不揮発性メモリ90に電気的に接続されている。

0014

図2は、本実施形態に係るPLP回路CRTの一例を示すブロック図である。
PLP回路CRTは、PLP処理を実行するための回路である。PLP回路CRTは、例えば、PLP電源21と、バッファメモリ80と、不揮発性メモリ90と、システムコントローラ130A及び130Bと、電源201と、レギュレータ(Regulator)202と、サーボコンポーネントSVC)203と、レギュレータ(Slave Regulator)204と、を備えている。以下、レギュレータ202を電力供給部202と称し、SVC203を電源検出部203と称し、レギュレータ204を電力供給部204と称する場合もある。なお、PLP回路CRTは、揮発性メモリ70をさらに有していてもよい。

0015

電源201は、例えば、5V電子ヒューズ(5V eFuse)である。電源201は、レギュレータ202、SVC203、及びレギュレータ204に電気的に接続されている。電源201は、レギュレータ202、SVC203、及びレギュレータ204に電源(電力)を供給する。例えば、電源201は、電圧が5Vの電力をレギュレータ202、SVC203、及びレギュレータ204にそれぞれ供給する。
レギュレータ202は、DCDC EnableピンEN1を有している。レギュレータ202は、例えば、レギュレータ204に対してマスターレギュレータに相当する。レギュレータ202は、システムコントローラ130Aに電気的に接続されている。レギュレータ202は、所定の電圧又は電流、例えば、一定の電圧をシステムコントローラ130Aに出力する。例えば、レギュレータ202は、1Vの電圧をシステムコントローラ130Aに出力する。

0016

SVC203は、PLP電源21、電源201、レギュレータ202のDCDC EnableピンEN1、システムコントローラ130A、システムコントローラ130B、及びレギュレータ204のEnableピンEN2に電気的に接続されている。例えば、SVC203は、1.8Vの電圧及び1.5Vの電圧をシステムコントローラ130A及び130Bにそれぞれ出力している。電源201からの電力供給の遮断又は低下を検出した場合に、SVC203は、少なくともシステムコントローラ130Bへの電力供給を低減する。電源201からの電力供給の遮断及び低下を検出した場合、SVC203は、例えば、レギュレータ204、システムコントローラ130A及び130BにFault信号を出力する。電源201からの電力供給の遮断及び低下を検出した場合、SVC203は、PLP電源21を起動するための信号(以下、起動信号と称する)をPLP電源に出力する。

0017

レギュレータ204は、EnableピンEN2を有している。レギュレータ204は、レギュレータ202に対してスレーブレギュレータに相当する。レギュレータ204は、システムコントローラ130Bに電気的に接続されている。レギュレータ204は、所定の電圧又は電流、例えば、一定の電圧をシステムコントローラ130Bに出力する。例えば、レギュレータ204は、1Vの電圧をシステムコントローラ130Bに出力する。レギュレータ204は、SVC203からEnableピンNE2にFault信号を受けた場合に動作を停止する(Disableにする)。
PLP電源21は、図1に示したスピンドルモータ12から供給される逆起電力と図示しないコンデンサの保有電荷等により構成されている。PLP電源21は、レギュレータ202、SVC203、及びレギュレータ204に電気的に接続されている。SVC203から起動信号を受けた場合、PLP電源21は、起動し、少なくともレギュレータ202に電源を供給する。

0018

バッファメモリ80は、システムコントローラ130Aに接続されている。バッファメモリ80は、キャッシュデータ、例えば、ホスト100からディスク10にライトすることを指示されたライトデータの内のディスク10にライトしていないデータ等を一時的に記録している。なお、バッファメモリ80は、揮発メモリ70に含まれていてもよい。また、バッファメモリ80の替わりに揮発メモリ70がシステムコントローラ130Aに接続されていてもよい。
不揮発性メモリ90は、システムコントローラ130Aに接続されている。電源201からの電力供給の遮断及び低下を検出した場合、不揮発性メモリ90は、バッファメモリ80に記録されていたキャッシュデータを記録する。

0019

システムコントローラ130Aは、例えば、システムコントローラ130Bに対してマスターSoCに相当する。システムコントローラ130Aは、R/Wチャネル40A、Central Processing Unit(CPU)60A、及びシリアルインターフェースSRAを有している。システムコントローラ130Aは、バッファメモリ80及び不揮発性メモリ90に電気的に接続されている。また、システムコントローラ130Aは、シリアルインターフェースSRAを介して後述するシステムコントローラ130BのシリアルインターフェースSRBに接続されている。電源201からの電力供給の遮断及び低下を検出した場合、例えば、SVC203からFault信号を受けた場合、システムコントローラ130Aは、バッファメモリに記録されたキャッシュデータを不揮発性メモリ90に退避するバックアップ処理を実行する。

0020

R/Wチャネル40Aは、後述するMPU60Aからの指示に応じて、ディスク10からホスト100に転送されるリードデータ及びホスト100から転送されるライトデータの信号処理を実行する。R/Wチャネル40Aは、リードデータの信号品質を測定する回路、又は機能を有している。
CPU60Aは、ホスト100等からの指示に応じて、磁気ディスク装置1の各部を制御するメインコントローラである。CPU60Aは、例えば、ドライバIC20を介してアクチュエータ16Aを制御し、ヘッド15Aの位置決めを行なうサーボ制御を実行する。なお、CPU60Aは、例えば、ドライバIC20を介してアクチュエータ16Bを制御し、ヘッド15Bの位置決めを行なうサーボ制御を実行してもよい。CPU60Aは、ディスク10へのデータのライト動作を制御すると共に、ライトデータの保存先を選択する。また、CPU60Aは、ディスク10からのデータのリード動作を制御すると共に、リードデータの処理を制御する。CPU60Aは、磁気ディスク装置1の各部に接続されている。CPU60Aは、例えば、ドライバIC20、及びR/Wチャネル40A等に電気的に接続されている。
シリアルインターフェースSRAは、高速シリアル通信が可能な高速シリアルインターフェースである。

0021

システムコントローラ130Bは、例えば、システムコントローラ130Aに対してスレーブSoCに相当する。システムコントローラ130Bは、R/Wチャネル40B、CPU60B、及びシリアルインターフェースSRBを有している。レギュレータ204が動作を停止した(Disableにした)場合、レギュレータ204から電力供給が停止するために、システムコントローラ130Bは、動作を停止する(OFFになる)。

0022

R/Wチャネル40Bは、後述するMPU60Bからの指示に応じて、ディスク10からホスト100に転送されるリードデータ及びホスト100から転送されるライトデータの信号処理を実行する。R/Wチャネル40Bは、リードデータの信号品質を測定する回路、又は機能を有している。
CPU60Bは、ホスト100等からの指示に応じて、磁気ディスク装置1の各部を制御するメインコントローラである。CPU60Bは、例えば、ドライバIC20を介してアクチュエータ16Bを制御し、ヘッド15Bの位置決めを行なうサーボ制御を実行する。なお、CPU60Bは、例えば、ドライバIC20を介してアクチュエータ16Aを制御し、ヘッド15Aの位置決めを行なうサーボ制御を実行してもよい。CPU60Bは、ディスク10へのデータのライト動作を制御すると共に、ライトデータの保存先を選択する。また、CPU60Bは、ディスク10からのデータのリード動作を制御すると共に、リードデータの処理を制御する。CPU60Bは、磁気ディスク装置1の各部に接続されている。CPU60Bは、例えば、ドライバIC20、及びR/Wチャネル40B等に電気的に接続されている。
シリアルインターフェースSRBは、シリアルインターフェースSRAと同等の構成である。

0023

図3は、図2に示したPLP回路CRTのPLP処理の一例を示すタイミングチャートである。図3において、横軸は、時間を示している。図3において、時間は、矢印の先端の向かう方向に従って進む。図3の横軸には、SVCが電源201から供給される5V電源(電力)が遮断又は低下したこと、つまり、SVC203から出力されたFault信号を検出したタイミングT1と、PLP電源21が起動したタイミングT2とを示している。図3には、電源201から供給される電源(5V)と、SVC203が電源201から供給される電力が遮断又は低下したことを検出した場合の電圧、又はSVCから出力されたFault信号を検出した場合の電圧(SVC Fault検出電圧)と、レギュレータ202の低電圧誤動作防止機能(Under Voltage Lock Out:UVLO)が動作する電圧(Master Regulator UVLO)と、グランド電圧(GND)と、Fault信号(Fault)と、レギュレータ204のEnable(Slave Regulator Enable)と、PLP電源21(PLP電源)と、システムコントローラ130Aのリセット(Master SoC Reset)とを示している。

0024

図2及び図3に示す例では、電源201から供給される電力が遮断又は低下したことをタイミングT1で検出した場合、SVC203は、Fault信号をシステムコントローラ130A、システムコントローラ130B、及びレギュレータ204のEnableピンEN2に出力する。タイミングT1でSVC203からFault信号を受けた場合、レギュレータ204は、動作を停止する。レギュレータ204から電力が供給されないため、システムコントローラ130Bは、動作を停止する。電源201から供給される電力が遮断又は低下したことをタイミングT1で検出した場合、SVC203は、PLP電源に起動信号を出力する。SVC203から起動信号を受けた場合、PLP電源21は、タイミングT2で起動する。PLP電源21は、システムコントローラ130Aの動作を維持するためにレギュレータ202に電源を供給する。レギュレータ202の電圧がMaster Regulator UVLOに到達する前に、タイミングT2でPLP電源21が起動することで、PLP処理が中断することを防止できる。このように、レギュレータ202のUVLOが動作する前にPLP電源21が起動し、且つシステムコントローラ130Bが停止するために、システムコントローラ130Aは、PLP処理を中断することなく、バッファメモリ80に一時的に記録されているキャッシュデータを不揮発性メモリ90に記録するバックアップ処理を実行することができる。

0025

本実施形態によれば、磁気ディスク装置1は、ヘッド15Aを搭載しているアーム13Aと、ヘッド15Bを搭載しているアーム13Bと、VCM14Aと、VCM14Bと、電源201と、レギュレータ202と、SVC203と、レギュレータ204と、PLP電源21と、バッファメモリ80と、不揮発性メモリ90と、システムコントローラ130Aと、システムコントローラ130Bとを有している。電源201は、レギュレータ202、レギュレータ204、及びSVC203に電気的に接続されている。レギュレータ202は、システムコントローラ130Aに電気的に接続されている。レギュレータ204は、システムコントローラ130Bに電気的に接続されている。SVC203は、レギュレータ202のEnableピンEN1に電気的に接続されている。SVC203は、レギュレータ204のEnableピンEN2に電気的に接続されている。SVC203は、PLP電源21に電気的に接続されている。また、SVC203は、システムコントローラ130A及び130Bに電気的に接続されている。電源から供給される電力が遮断、又は低減したことを検出した場合、磁気ディスク装置1は、レギュレータ204のEnableピンEN2にFault信号を出力し、レギュレータ204をDisableにする(停止する)。レギュレータ204が停止した場合、システムコントローラ130Bは、動作を停止する。磁気ディスク装置1は、電源201からの電源の供給が遮断又は低減したことを検出した場合にシステムコントローラ130Bへの電力供給を遮断することで即座に消費電力を低下させてPLP電源を起動することで、システムコントローラ130Aの消費電力のみでPLP処理を実行できる。そのため、電源201からの電力供給が遮断又は低下した場合にレギュレータ202の電圧がUVLOの動作する電圧に到達する前にレギュレータ202に電力を供給でき、PLP処理の中断を防止できる。したがって、磁気ディスク装置1は、信頼性を向上することができる。

0026

次に、他の実施形態及び変形例に係る磁気ディスク装置について説明する。他の実施形態及び変形例において、前述の実施形態と同一の部分には同一の参照符号を付してその詳細な説明を省略する。
(第2実施形態)
第2実施形態の磁気ディスク装置1は、PLP回路CRTの構成が第1実施形態の磁気ディスク装置1と異なる。
図4は、第2実施形態に係るPLP回路CRTの一例を示すブロック図である。
SVC203は、PLP電源21、電源201、レギュレータ202のDCDC EnableピンEN1、レギュレータ204、システムコントローラ130A、システムコントローラ130B、及び後述するシステムコントローラ130Bのリセット(Reset)ピンRSTに電気的に接続されている。SVC203は、後述するシステムコントローラ130BのリセットピンRSTに接続されている。電源201からの電力供給の遮断及び低下を検出した場合、SVC203は、Fault信号をシステムコントローラ130BのリセットピンRSTに出力する。

0027

システムコントローラ130Bは、R/Wチャネル40B、CPU60B、シリアルインターフェースSRB、及びリセットピンRSTを有している。Fault信号がSVC203からリセットピンRSTに入力された場合、システムコントローラ130Bは、動作を停止する(OFF又はリセットになる)。

0028

図5は、図4に示したPLP回路CRTのPLP処理の一例を示すタイミングチャートである。図5において、横軸は、時間を示している。図5において、時間は、矢印の先端の向かう方向に従って進む。図5には、システムコントローラ130Bのリセット(Slave Soc Reset)を示している。

0029

図4及び図5に示す例では、電源201から供給される電力が遮断又は低下したことをタイミングT1で検出した場合、SVC203は、Fault信号をシステムコントローラ130A、システムコントローラ130B、及びシステムコントローラ130BのリセットピンRSTに出力する。電源201から供給される電力が遮断又は低下したことをタイミングT1で検出した場合、SVC203は、レギュレータEnable信号をレギュレータ204に出力する。タイミングT1でSVC203からリセットピンRSTにFault信号を受けた場合、システムコントローラ130Bは、動作を停止する。電源201から供給される電力が遮断又は低下したことをタイミングT1で検出した場合、SVC203は、PLP電源に起動信号を出力する。SVC203から起動信号を受けた場合、PLP電源21は、タイミングT2で起動する。PLP電源21は、システムコントローラ130Aの動作を維持するためにレギュレータ202に電源を供給する。レギュレータ202の電圧がMaster Regulator UVLOに到達する前に、タイミングT2でPLP電源21が起動することで、PLP処理が中断することを防止できる。このように、レギュレータ202のUVLOが動作する前にPLP電源21が起動し、且つシステムコントローラ130Bが停止するために、システムコントローラ130Aは、PLP処理を中断することなく、バッファメモリ80に一時的に記録されているキャッシュデータを不揮発性メモリ90に記録するバックアップ処理を実行することができる。

0030

第2実施形態によれば、磁気ディスク装置1は、電源から供給される電力が遮断、又は低減したことを検出した場合、システムコントローラ130BのリセットピンRSTにFault信号を出力し、システムコントローラ130Bの動作を停止する。磁気ディスク装置1は、電源201からの電源の供給が遮断又は低減したことを検出した場合にシステムコントローラ130Bの動作を停止することで即座に消費電力を低下させてPLP電源を起動することで、システムコントローラ130Aの消費電力のみでPLP処理を実行できる。そのため、電源201からの電力供給が遮断又は低下した場合にレギュレータ202の電圧がUVLOの動作する電圧に到達する前にレギュレータ202に電力を供給でき、PLP処理の中断を防止できる。したがって、磁気ディスク装置1は、信頼性を向上することができる。

0031

(第3実施形態)
第3実施形態の磁気ディスク装置1は、PLP回路CRTの構成が前述した実施形態の磁気ディスク装置1と異なる。
図6は、第3実施形態に係るPLP回路CRTの一例を示すブロック図である。
SVC203は、PLP電源21、電源201、レギュレータ202のDCDC EnableピンEN1、システムコントローラ130A、及びシステムコントローラ130Bに電気的に接続されている。
レギュレータ204は、システムコントローラ130Aから後述するGPIO(General Purpose input/output)ピンGP(又は、DCDC Enableピン)を介して動作を停止する信号(以下、動作停止信号と称する)を受けた場合、動作を停止する(Disableにする)。

0032

システムコントローラ130Aは、GPIOピンGPを有している。システムコントローラ130Aは、GPIOピンGPを介してレギュレータ204のEnableピンEN2に接続されている。言い換えると、システムコントローラ130AのGPIOピンGPは、レギュレータ204のEnableピンEN2に電気的に接続されている。電源201からの電力供給の遮断及び低下を検出した場合、例えば、SVC203からFault信号を受けた場合、システムコントローラ130Aは、システムコントローラ130Bから通信エラーを生じないために必要最小限の情報をシリアルインターフェースSRA経由で受ける。システムコントローラ130BのシリアルインターフェースSRBからシリアルインターフェースSRAに必要最小限の情報を受けた後に、システムコントローラ130Aは、GPIOピンGPを介してレギュレータ204のEnableピンEN2に動作停止信号を出力する。
電源201からの電力供給の遮断及び低下を検出した場合、例えば、SVC203からFault信号を受けた場合、システムコントローラ130Bは、シリアルインターフェースSRBを介して必要最小限の情報をシステムコントローラ130AのシリアルインターフェースSRAに出力する。

0033

図7は、図6に示したPLP回路CRTのPLP処理の一例を示すタイミングチャートである。図7において、横軸は、時間を示している。図7において、時間は、矢印の先端の向かう方向に従って進む。図7には、システムコントローラ130AのGPIOからの動作停止信号を示している。

0034

図6及び図7に示す例では、電源201から供給される電力が遮断又は低下したことをタイミングT1で検出した場合、SVC203は、Fault信号をシステムコントローラ130A、及びシステムコントローラ130Bに出力する。タイミングT1でSVC203からFault信号を受けた場合、システムコントローラ130Bは、シリアルインターフェースSRBを介してシステムコントローラ130AのシリアルインターフェースSRAに必要最小限の情報を出力する。タイミングT1でSVC203からFault信号を受け、且つシステムコントローラ130BのシリアルインターフェースSRBからシリアルインターフェースSRAに必要最小限の情報を受けた場合、システムコントローラ130Aは、GPIOピンGPを介してレギュレータ204のEnableピンEN2に動作停止信号を出力する。システムコントローラ130AのGPIOピンGPからEnableピンEN2に動作停止信号を受けた場合、レギュレータ204は、動作を停止する。レギュレータ204から電力が供給されないために、システムコントローラ130Bは、動作を停止する。電源201から供給される電力が遮断又は低下したことを検出した場合、SVC203は、PLP電源に起動信号を出力する。SVC203から起動信号を受けた場合、PLP電源21は、タイミングT2で起動する。PLP電源21は、システムコントローラ130Aの動作を維持するためにレギュレータ202に電源を供給する。レギュレータ202の電圧がMaster Regulator UVLOに到達する前に、タイミングT2でPLP電源21が起動することで、PLP処理が中断することを防止できる。このように、レギュレータ202のUVLOが動作する前にPLP電源21が起動し、且つシステムコントローラ130Bが停止するために、システムコントローラ130Aは、PLP処理を中断することなく、バッファメモリ80に一時的に記録されているキャッシュデータを不揮発性メモリ90に記録するバックアップ処理を実行することができる。

0035

第3実施形態によれば、磁気ディスク装置1は、電源201から供給される電力が遮断、又は低減したことを検出した場合、システムコントローラ130Bからシステムコントローラ130Aに必要最小限の情報を出力し、システムコントローラ130BのGPIOピンGPからレギュレータ204のEnableピンEN2に動作停止信号を出力し、レギュレータ204をDisableにする。レギュレータ204が停止した場合、システムコントローラ130Bは、動作を停止する。磁気ディスク装置1は、電源201からの電源の供給が遮断又は低減したことを検出した場合にシステムコントローラ130の動作を停止することで即座に消費電力を低下させてPLP電源を起動することで、システムコントローラ130Aの消費電力のみでPLP処理を実行できる。そのため、電源201からの電力供給が遮断又は低下した場合にレギュレータ202の電圧がUVLOの動作する電圧に到達する前にレギュレータ202に電力を供給でき、PLP処理の中断を防止できる。したがって、磁気ディスク装置1は、信頼性を向上することができる。

0036

(第4実施形態)
第4実施形態の磁気ディスク装置1は、PLP回路CRTの構成が前述した実施形態の磁気ディスク装置1と異なる。
図8は、第4実施形態に係るPLP回路CRTの一例を示すブロック図である。
SVC203は、PLP電源21、電源201、レギュレータ202のDCDC EnableピンEN1、レギュレータ204、システムコントローラ130A、システムコントローラ130B、後述するR/Wチャネル40AのEnableピンENA、及び後述するR/Wチャネル40BのEnableピンENBに電気的に接続されている。

0037

システムコントローラ130Aは、EnableピンENAを有するR/Wチャネル40A、CPU60A、シリアルインターフェースSRAを有している。システムコントローラ130Aは、バッファメモリ80及び不揮発性メモリ90に電気的に接続されている。
R/Wチャネル40AのEnableピンENAは、SVC203に電気的に接続されている。R/Wチャネル40Aは、例えば、システムコントローラ130Aを構成する他の部分と比較して消費電力が大きい。一例では、R/Wチャネル40Aは、システムコントローラ130Aを構成する部分の中で最も消費電力が大きい。システムコントローラ130Aの電源201からの電力供給の遮断及び低下を検出した場合、例えば、SVC203からR/Wチャネル40AのEnableピンENAにFault信号を受けた場合、R/Wチャネル40Aは、動作を停止する。

0038

システムコントローラ130Bは、EnableピンENBを有するR/Wチャネル40B、CPU60B、及びシリアルインターフェースSRBを有している。R/Wチャネル40BのEnableピンENBは、SVC203に電気的に接続されている。R/Wチャネル40Bは、例えば、システムコントローラ130Bを構成する他の部分と比較して消費電力が大きい。一例では、R/Wチャネル40Bは、システムコントローラ130Bを構成する部分の中で最も消費電力が大きい。電源201からの電力供給の遮断及び低下を検出した場合、例えば、SVC203からR/Wチャネル40BのEnableピンENBにFault信号を受けた場合、R/Wチャネル40Bは、動作を停止する。

0039

図9は、図8に示したPLP回路CRTのPLP処理の一例を示すタイミングチャートである。図9において、横軸は、時間を示している。図9において、時間は、矢印の先端の向かう方向に従って進む。図9には、R/Wチャネル40A及び40BのEnableを示している。

0040

図8及び図9に示す例では、電源201から供給される電力が遮断又は低下したことをタイミングT1で検出した場合、SVC203は、Fault信号をR/Wチャネル40AのEnableピンENA、R/Wチャネル40BのEnableピンENB、システムコントローラ130A、及びシステムコントローラ130Bに出力する。電源201から供給される電力が遮断又は低下したことをタイミングT1で検出した場合、SVC203は、レギュレータEnable信号をレギュレータ204に出力する。タイミングT1でSVC203からEnableピンENAにFault信号を受けた場合、R/Wチャネル40Aは、動作を停止する。タイミングT1でSVC203からEnableピンENBにFault信号を受けた場合、R/Wチャネル40Bは、動作を停止する。電源201から供給される電力が遮断又は低下したことをタイミングT1で検出した場合、SVC203は、PLP電源に起動信号を出力する。SVC203から起動信号を受けた場合、PLP電源21は、タイミングT2で起動する。PLP電源21は、R/Wチャネル40A以外のシステムコントローラ130Aの各部の動作を維持するためにレギュレータ202に電源を供給する。PLP電源21は、R/Wチャネル40B以外のシステムコントローラ130Bの各部の動作を維持するためにレギュレータ204に電源を供給する。電圧がMaster Regulator UVLOに到達する前に、タイミングT2でPLP電源21が起動することで、PLP処理が中断することを防止できる。このように、レギュレータ202のUVLOが動作する前にPLP電源21が起動し、システムコントローラ130AのR/Wチャネル40Aが停止し、且つシステムコントローラ130BのR/Wチャネル40Bが停止するために、システムコントローラ130Aは、PLP処理を中断することなく、バッファメモリ80に一時的に記録されているキャッシュデータを不揮発性メモリ90に記録することができる。

0041

第4実施形態によれば、磁気ディスク装置1は、電源201から供給される電力が遮断、又は低減したことを検出した場合、R/Wチャネル40AのEnableピンENA及びR/Wチャネル40BのEnableピンENBにFault信号を出力し、R/Wチャネル40A及び40Bの動作を停止する。磁気ディスク装置1は、電源201からの電源の供給が遮断又は低減したことを検出した場合にシステムコントローラ130AのR/Wチャネル40A及びシステムコントローラ130BのR/Wチャネル40Bの動作を停止することで即座に消費電力を低下させてPLP電源を起動することで、R/Wチャネル40Aを除いたシステムコントローラ130Aの各部とR/Wチャネル40Bを除いたシステムコントローラ130Bの各部との消費電力でPLP処理を実行できる。そのため、電源201からの電力供給が遮断又は低下した場合にレギュレータ202の電圧がUVLOの動作する電圧に到達する前にレギュレータ202に電力を供給でき、PLP処理の中断を防止できる。したがって、磁気ディスク装置1は、信頼性を向上することができる。

0042

(第5実施形態)
第5実施形態の磁気ディスク装置1は、構成が前述した実施形態の磁気ディスク装置1と異なる。
図10は、第5実施形態に係る磁気ディスク装置1の構成を示すブロック図である。
磁気ディスク装置1は、ディスク10と、SPM12と、ヘッド15を搭載しているアーム13と、VCM14と、ドライバIC20と、ヘッドアンプIC30と、揮発性メモリ70と、バッファメモリ(バッファ)80と、不揮発性メモリ90と、1チップの集積回路であるシステムコントローラ130とを備える。また、磁気ディスク装置1は、ホスト100と接続される。第5実施形態に係る磁気ディスク装置1は、1つのアクチュエータ16を有する通常の磁気ディスク装置である。

0043

図11は、第5実施形態に係るPLP回路CRTの一例を示すブロック図である。
PLP回路CRTは、PLP処理を実行するための回路である。PLP回路CRTは、例えば、PLP電源21と、バッファメモリ80と、不揮発性メモリ90と、システムコントローラ130と、電源201と、レギュレータ(Regulator)202と、サーボコンポーネント(SVC)203とを備えている。なお、PLP回路CRTは、揮発性メモリ70をさらに有していてもよい。

0044

電源201は、レギュレータ202、及びSVC203に電気的に接続されている。電源201は、レギュレータ202、及びSVC203に電源(電力)を供給する。例えば、電源201は、電圧が5Vの電力をレギュレータ202、及びSVC203にそれぞれ供給する。
レギュレータ202は、システムコントローラ130に電気的に接続されている。レギュレータ202は、所定の電圧又は電流をシステムコントローラ130に出力する。例えば、レギュレータ202は、1Vの電圧をシステムコントローラ130に出力する。

0045

SVC203は、PLP電源21、電源201、レギュレータ202DCDC EnableピンEN1、システムコントローラ130、及び後述するシステムコントローラ130のR/Wチャネル40のEnableピンEN3に電気的に接続されている。例えば、SVC203は、1.8Vの電圧及び1.5Vの電圧をシステムコントローラ130に出力している。電源201からの電力供給の遮断及び低下を検出した場合、SVC203は、例えば、システムコントローラ130及びシステムコントローラ130のR/Wチャネル40のEnableピンEN3にFault信号を出力する。また、電源201からの電力供給の遮断及び低下を検出した場合、SVC203は、起動信号をPLP電源に出力する。

0046

PLP電源21は、レギュレータ202、及びSVC203に電気的に接続されている。SVC203から起動信号を受けた場合、PLP電源21は、起動し、少なくともレギュレータ202に電源を供給する。
バッファメモリ80は、システムコントローラ130に接続されている。不揮発性メモリ90は、システムコントローラ130に接続されている。

0047

システムコントローラ130は、R/Wチャネル40、及びCPU60を有している。システムコントローラ130は、バッファメモリ80及び不揮発性メモリ90に電気的に接続されている。電源201からの電力供給の遮断及び低下を検出した場合、例えば、SVC203からFault信号を受けた場合、システムコントローラ130は、バッファメモリに記録されたキャッシュデータを不揮発性メモリ90に退避するバックアップ処理を実行する。

0048

R/Wチャネル40は、後述するMPU60からの指示に応じて、ディスク10からホスト100に転送されるリードデータ及びホスト100から転送されるライトデータの信号処理を実行する。R/Wチャネル40は、リードデータの信号品質を測定する回路、又は機能を有している。また、R/Wチャネル40は、EnableピンEN3を有している。Fault信号がSVC203からEnableピンEN3に入力された場合、R/Wチャネル40は、動作を停止する(OFFになる)。

0049

CPU60は、ホスト100等からの指示に応じて、磁気ディスク装置1の各部を制御するメインコントローラである。CPU60は、ドライバIC20を介してアクチュエータを制御し、ヘッド15の位置決めを行なうサーボ制御を実行する。CPU60は、ディスク10へのデータのライト動作を制御すると共に、ライトデータの保存先を選択する。また、CPU60は、ディスク10からのデータのリード動作を制御すると共に、リードデータの処理を制御する。CPU60は、磁気ディスク装置1の各部に接続されている。CPU60は、例えば、ドライバIC20、及びR/Wチャネル40等に電気的に接続されている。

0050

図11に示した例では、電源201から供給される電力が遮断又は低下したことを検出した場合、SVC203は、Fault信号をシステムコントローラ130及びR/Wチャネル40のEnableピンEN3に出力する。SVC203からEnableピンEN3にFault信号を受けた場合、R/Wチャネル40は、動作を停止する。電源201から供給される電力が遮断又は低下したことを検出した場合、SVC203は、PLP電源に起動信号を出力する。SVC203から起動信号を受けた場合、PLP電源21は、起動する。PLP電源21は、システムコントローラ130の動作を維持するためにレギュレータ202に電源を供給する。R/Wチャネル40の動作が停止した後にPLP電源21が起動するために、システムコントローラ130は、必要とする消費電力を低下させ、バッファメモリ80に一時的に記録されているキャッシュデータを不揮発性メモリ90に記録するバックアップ処理を実行することができる。

0051

第5実施形態によれば、磁気ディスク装置1は、電源201から供給される電力が遮断、又は低減したことを検出した場合、システムコントローラ130及びR/Wチャネル40BのEnableピンEN3にFault信号を出力し、R/Wチャネル40の動作を停止する。磁気ディスク装置1は、電源201からの電源の供給が遮断又は低減したことを検出した場合にシステムコントローラ130のR/Wチャネル40の動作を停止することで即座に消費電力を低下させてPLP電源を起動することで、R/Wチャネル40Aを除いたシステムコントローラ130Aの各部の消費電力でPLP処理を実行できる。そのため、磁気ディスク装置1は、PLP処理を省電力で実行することができる。

0052

いくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

0053

1…磁気ディスク装置、10…磁気ディスク、10a…ユーザデータ領域、10b…システムエリア、12…スピンドルモータ(SPM)、13…アーム、14…ボイスコイルモータ(VCM)、15…ヘッド、20…ドライバIC、30…ヘッドアンプIC、40A、40B…リード/ライト(R/W)チャネル、60A,60B…CPU、70…揮発性メモリ、80…バッファメモリ、90…不揮発性メモリ、100…ホストシステム(ホスト)、130…システムコントローラ。

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

該当するデータがありません

関連する公募課題

該当するデータがありません

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • キヤノン株式会社の「 情報処理装置、情報処理装置の制御方法およびプログラム」が 公開されました。( 2020/10/29)

    【課題】情報処理装置のライフサイクルを通じて、デバッグ機構を利用した攻撃を排除するための技術を提供する。【解決手段】デバッガと接続可能な情報処理装置であって、情報処理装置を制御する制御部と、情報処理装... 詳細

  • ルネサスエレクトロニクス株式会社の「 半導体装置」が 公開されました。( 2020/10/22)

    【課題】トレース機能が異常の場合に、CPUが長期間停止し続けることを避ける半導体装置を提供する。【解決手段】半導体装置100は、CPU30の実行情報34に基づくトレースデータを外部に出力する前に一時的... 詳細

  • 株式会社デンソーの「 電子制御装置」が 公開されました。( 2020/10/22)

    【課題】複数のコアで処理を分散して実行するマイコンの処理能力が低下することを防止できる電子制御装置を提供する。【解決手段】電子制御装置(ECU)1のマイコン2は、複数のコアA〜NとROM3とを内部バス... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

該当するデータがありません

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ