図面 (/)

この項目の情報は公開日時点(2020年9月24日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (20)

課題

トランジスタ閾値電圧のばらつきによる、発光素子輝度のばらつきを抑制する。また、電界発光層劣化による、発光素子の輝度の低下を抑制する。

解決手段

発光素子101と、ソースが発光素子のアノード電気的に接続される第1のトランジスタ102と、第1のトランジスタのゲート画像信号を入力するか否かを制御する第2のトランジスタ103と、第1のトランジスタのゲートとドレインを電気的に接続するか否かを制御する第3のトランジスタ104と、第1のトランジスタのドレインに第1の電源電位を供給するか否かを制御する第4のトランジスタ105と、発光素子のアノードに第2の電源電位を供給するか否かを制御する第5のトランジスタと、第1のトランジスタのゲートとソースの間の電圧を保持する第1の容量素子と、第1の容量素子に直列接続で電気的に接続され、発光素子に直列接続で電気的に接続される第2の容量素子と、を備える。

概要

背景

発光素子を用いた表示装置視認性が高く、薄型化に最適であると共に、視野角にも制限
が無いため、CRT(Cathode Ray Tube)や液晶表示装置に替わる表示
装置として注目されている。発光素子を用いたアクティブマトリクス型の表示装置は、具
体的に提案されている構成がメーカーによって異なるが、通常、少なくとも発光素子と、
画素へのビデオ信号の入力を制御するトランジスタスイッチング用トランジスタ)と、
該発光素子に供給する電流値を制御するトランジスタ(駆動用トランジスタ)とが、各画
素に設けられている。

画素に設ける上記トランジスタをすべて同じ極性とすることで、トランジスタの作製工程
において、半導体層一導電性を付与する不純物元素の添加などの工程を、一部省略する
ことができる。下記の特許文献1には、nチャネル型トランジスタのみで画素が構成され
ている発光素子型ディスプレイについて、記載されている。

概要

トランジスタの閾値電圧のばらつきによる、発光素子の輝度のばらつきを抑制する。また、電界発光層劣化による、発光素子の輝度の低下を抑制する。発光素子101と、ソースが発光素子のアノード電気的に接続される第1のトランジスタ102と、第1のトランジスタのゲート画像信号を入力するか否かを制御する第2のトランジスタ103と、第1のトランジスタのゲートとドレインを電気的に接続するか否かを制御する第3のトランジスタ104と、第1のトランジスタのドレインに第1の電源電位を供給するか否かを制御する第4のトランジスタ105と、発光素子のアノードに第2の電源電位を供給するか否かを制御する第5のトランジスタと、第1のトランジスタのゲートとソースの間の電圧を保持する第1の容量素子と、第1の容量素子に直列接続で電気的に接続され、発光素子に直列接続で電気的に接続される第2の容量素子と、を備える。

目的

従って、閾値電圧のばらつきを見越して駆動用
トランジスタの電流値を補正することができる画素構成の提案は、発光装置画質向上を
図る上で、重要な課題である

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

半導体膜と、第1の導電膜と、第2の導電膜と、第3の導電膜と、第4の導電膜と、を有し、前記半導体膜は、第1のトランジスタチャネル形成領域を有し、前記半導体膜は、第2のトランジスタのチャネル形成領域を有し、前記半導体膜は、前記第1のトランジスタのチャネル形成領域と前記第2のトランジスタのチャネル形成領域との間に不純物領域を有し、前記不純物領域は、前記第1のトランジスタのソース又はドレインの一方としての機能を有し、かつ、前記第2のトランジスタのソース又はドレインの一方としての機能を有し、前記第1の導電膜は、前記第1のトランジスタのゲートとしての機能を有し、前記第2の導電膜は、前記第2のトランジスタのゲートとしての機能を有し、前記半導体膜は、前記第1のトランジスタのチャネル形成領域において折れ曲がった形状を有し、前記第2のトランジスタのソース又はドレインの他方は、前記第4の導電膜を介して前記第1のトランジスタのゲートに電気的に接続され、前記第1の導電膜と前記第4の導電膜とが接続している領域は、前記第1のトランジスタのチャネル形成領域と重なりを有し、前記第3の導電膜は、発光素子画素電極としての機能を有し、前記第3の導電膜は、前記半導体膜と重なる領域を有し、前記第1のトランジスタは、前記発光素子への電流の供給を制御する機能を有する発光装置

請求項2

半導体膜と、第1の導電膜と、第2の導電膜と、第3の導電膜と、第4の導電膜と、を有し、前記半導体膜は、第1のトランジスタのチャネル形成領域を有し、前記半導体膜は、第2のトランジスタのチャネル形成領域を有し、前記半導体膜は、前記第1のトランジスタのチャネル形成領域と前記第2のトランジスタのチャネル形成領域との間に不純物領域を有し、前記不純物領域は、前記第1のトランジスタのソース又はドレインの一方としての機能を有し、かつ、前記第2のトランジスタのソース又はドレインの一方としての機能を有し、前記第1の導電膜は、前記第1のトランジスタのゲートとしての機能を有し、かつ、前記半導体膜の上方に配置され、前記第2の導電膜は、前記第2のトランジスタのゲートとしての機能を有し、かつ、前記半導体膜の上方に配置され、前記半導体膜は、前記第1のトランジスタのチャネル形成領域において折れ曲がった形状を有し、前記第2のトランジスタのソース又はドレインの他方は、前記第4の導電膜を介して前記第1のトランジスタのゲートに電気的に接続され、前記第1の導電膜と前記第4の導電膜とが接続している領域は、前記第1のトランジスタのチャネル形成領域と重なりを有し、前記第3の導電膜は、発光素子の画素電極としての機能を有し、前記第3の導電膜は、前記半導体膜と重なる領域を有し、前記第1のトランジスタは、前記発光素子への電流の供給を制御する機能を有する発光装置。

技術分野

0001

本発明は、トランジスタが各画素に設けられた発光装置に関する。

背景技術

0002

発光素子を用いた表示装置視認性が高く、薄型化に最適であると共に、視野角にも制限
が無いため、CRT(Cathode Ray Tube)や液晶表示装置に替わる表示
装置として注目されている。発光素子を用いたアクティブマトリクス型の表示装置は、具
体的に提案されている構成がメーカーによって異なるが、通常、少なくとも発光素子と、
画素へのビデオ信号の入力を制御するトランジスタ(スイッチング用トランジスタ)と、
該発光素子に供給する電流値を制御するトランジスタ(駆動用トランジスタ)とが、各画
素に設けられている。

0003

画素に設ける上記トランジスタをすべて同じ極性とすることで、トランジスタの作製工程
において、半導体層一導電性を付与する不純物元素の添加などの工程を、一部省略する
ことができる。下記の特許文献1には、nチャネル型トランジスタのみで画素が構成され
ている発光素子型ディスプレイについて、記載されている。

先行技術

0004

特開2003−195810号公報

発明が解決しようとする課題

0005

ところで、発光装置では、駆動用トランジスタのドレイン電流が発光素子に供給されるた
め、画素間において駆動用トランジスタの閾値電圧にばらつきが生じると、発光素子の輝
度にもそのばらつきが反映されてしまう。従って、閾値電圧のばらつきを見越して駆動用
トランジスタの電流値を補正することができる画素構成の提案は、発光装置の画質向上を
図る上で、重要な課題である。

0006

また、一般的に、発光素子のアノードとして用いる導電膜は、発光素子のカソードとして
用いる導電膜よりも、大気中においてその表面が酸化されにくい。なおかつ、発光素子の
アノードとして用いる導電膜は、通常、スパッタリング法を用いて形成されるため、電界
発光材料を含む電界発光層上にアノードを形成すると、スパッタダメージにより電界発光
層が損傷を受けやすい。よって、アノード、電界発光層、カソードの順に積層された構造
を有する発光素子は、作製プロセスも簡易であり、高い発光効率が得られやすい。しかし
、上記構造の発光素子にnチャネル型の駆動用トランジスタを組み合わせる場合、駆動用
トランジスタのソースが発光素子のアノードに接続される。よって、電界発光材料劣化
に伴って、発光素子のアノードとカソード間電圧が増加すると、駆動用トランジスタに
おいてソースの電位が上昇し、ゲートソース間の電圧(ゲート電圧)が小さくなる。そ
のため、駆動用トランジスタのドレイン電流、すなわち、発光素子に供給される電流が小
さくなり、発光素子の輝度が低下する。

0007

上述の問題に鑑み、本発明は、駆動用トランジスタの閾値電圧のばらつきによる画素間の
輝度のばらつきが抑えられる、発光装置の提供を課題の一つとする。或いは、本発明は、
電界発光層の劣化により、発光素子の輝度が低下するのを抑制できる発光装置の提供を、
課題の一つとする。

課題を解決するための手段

0008

本発明の一態様では、上記課題を解決するために、駆動用トランジスタのゲートとソース
間の電圧を保持する第1の容量素子と、当該第1の容量素子に直列に接続され、なおかつ
発光素子と直列に接続された第2の容量素子とを、画素に設ける。また、第1の容量素子
が有する容量値は、発光素子及び第2の容量素子で構成される合成容量の容量値よりも、
小さい構成とする。上記画素において、駆動用トランジスタのゲートとドレインを接続し
た状態で、閾値電圧よりも大きい電圧を駆動用トランジスタのゲートとソースの間に印加
する。次いで、上記ゲートとドレインを接続したまま、ソースをフローティング(浮遊状
態)とすることで、上記第1の容量素子に駆動用トランジスタの閾値電圧が保持される。
そして、ソースをフローティング(浮遊状態)としたまま、ゲートに画像信号の電圧を与
えると、駆動用トランジスタのゲートとソース間に、画像信号の電圧に閾値電圧を加算
た電圧が与えられる。発光素子は、駆動用トランジスタのゲート電圧に見合った値の電流
が供給され、階調の表示を行う。

0009

本発明の一態様では、上記構成により、駆動用トランジスタの閾値電圧がシフトしても、
閾値電圧の大きさに合わせてそのゲート電圧を定めることができる。また、本発明の一態
様では、上記構成により、電界発光材料の劣化に伴って発光素子のアノードとカソード間
の電圧が増加しても、駆動用トランジスタのゲート電圧に変化が生じない。

0010

具体的に、本発明の一態様に係る発光装置は、発光素子と、ソースが発光素子のアノード
電気的に接続され、発光素子に流れる電流を制御する第1のトランジスタと、第1のト
ランスタのゲートに画像信号を入力するか否かを制御する第2のトランジスタと、第1
のトランジスタのゲートとドレインを電気的に接続するか否かを制御する第3のトラン
スタと、第1のトランジスタのドレインに第1の電源電位を供給するか否かを制御する第
4のトランジスタと、発光素子のアノードに第2の電源電位を供給するか否かを制御する
第5のトランジスタと、第1のトランジスタのゲートとソースの間の電圧を保持する第1
の容量素子と、第1の容量素子に直列接続で電気的に接続され、発光素子に直列接続で電
気的に接続される第2の容量素子と、を備え、第1のトランジスタ乃至第5のトランジス
タのそれぞれは、nチャネル型トランジスタである発光装置である。

0011

さらに、本発明の一態様に係る発光装置では、第2のトランジスタのドレインに第2の電
源電位を供給するか否かを制御する第6のトランジスタを設けてもよい。

0012

さらに、上記本発明の一態様に係る発光装置では、第1のトランジスタ乃至第6のトラン
ジスタにおいて、ソースとドレインの間に設けられるチャネル形成領域が酸化物半導体
或いは単結晶シリコンであってもよい。

発明の効果

0013

本発明の一態様では、上記構成により、駆動用トランジスタの閾値電圧のばらつきによる
画素間の輝度のばらつきが抑えられる。或いは、本発明の一態様では、電界発光層の劣化
により、発光素子の輝度が低下するのを抑制できる。

図面の簡単な説明

0014

発光装置における画素部を示す回路図と、タイミングチャート
発光装置の駆動方法を示す図。
発光装置の駆動方法を示す図。
発光装置における画素部を示す回路図。
画素の上面図。
画素の断面図。
画素の上面図。
画素の上面図。
画素の断面図。
画素の断面図。
駆動回路ブロック図。
駆動回路のブロック図。
発光装置の斜視図。
電子機器の図。
酸化物材料の構造を説明する図。
酸化物材料の構造を説明する図。
酸化物材料の構造を説明する図。
計算によって得られた移動度ゲート電圧依存性を説明する図である。
計算によって得られたドレイン電流と移動度のゲート電圧依存性を説明する図である。
計算によって得られたドレイン電流と移動度のゲート電圧依存性を説明する図である。
計算によって得られたドレイン電流と移動度のゲート電圧依存性を説明する図である。
計算に用いたトランジスタの断面構造を説明する図である。
トランジスタの特性を示す図。
トランジスタの特性を示す図。
トランジスタの特性を示す図。
トランジスタの特性を示す図。
トランジスタの特性を示す図。
トランジスタのXRDスペクトルを示す図。
トランジスタの特性を示す図。
トランジスタの構造を説明する図。
トランジスタの構造を説明する図。

0015

以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び
詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明
は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。

0016

(実施の形態1)
本実施の形態における発光装置は、画素部を含む。さらに、本実施の形態の発光装置にお
ける画素部の例について図1を用いて説明する。

0017

図1(A)に示すように、画素部は、信号線S1と、電源線VAと、電源線VBと、電源
VCと、走査線G1と、走査線G2と、走査線G3と、走査線G4と、発光素子101
と、トランジスタ102と、トランジスタ103と、トランジスタ104と、トランジス
タ105と、トランジスタ106と、容量素子107と、容量素子108と、トランジス
タ109とを備える。

0018

図1(A)に示す発光装置において、トランジスタは電界効果トランジスタである。また
、上記トランジスタでは、構造や動作条件などによって、ソースとドレインが互いに入れ
替わることがある。

0019

例えば、発光素子101、トランジスタ102、トランジスタ103、トランジスタ10
4、トランジスタ105、トランジスタ106、容量素子107、容量素子108、及び
トランジスタ109を備える回路を一つの画素回路として、一つの画素回路により一つの
画素を構成してもよい。上記画素回路は、画素部において、行列方向に複数設けられる。
また、2つ以上の上記画素回路により一つの画素を構成してもよい。その場合、一つの画
素における上記画素回路をサブ画素ともいう。

0020

発光素子101は、アノード及びカソードを有し、該アノードとカソードの間に流れる電
流量に応じた輝度で発光する。よって、発光素子101により、階調の表示を行うことが
できる。

0021

発光素子101としては、例えばエレクトロルミネセンス素子又は発光ダイオードなどを
用いることができる。例えば、発光素子101の構造を、アノードとして用いられる導電
膜及びカソードとして用いられる導電膜の間に電界発光材料を含む電界発光層を含む構造
にすることができる。

0022

トランジスタ102のソースは、発光素子101のアノードに電気的に接続される。トラ
ンジスタ102は、発光素子101に流れる電流を制御する駆動用トランジスタとしての
機能を有する。

0023

トランジスタ103のソース及びドレインの一方は、信号線S1に電気的に接続され、ト
ランジスタ103のソース及びドレインの他方は、トランジスタ102のゲートに電気的
に接続される。信号線S1は、画像信号(ビデオ信号)が供給される配線である。また、
図1(A)において、トランジスタ103のゲートは、走査線G1に電気的に接続される
。走査線G1は、走査信号SCN1が供給される配線であり、トランジスタ103は、走
査信号SCN1に応じてオン状態又はオフ状態になる。トランジスタ103は、トランジ
スタ102のゲートに画像信号を入力するか否かを制御するスイッチング用トランジスタ
としての機能を有する。

0024

トランジスタ104のソース及びドレインの一方は、トランジスタ102のドレインに電
気的に接続され、トランジスタ104のソース及びドレインの他方は、トランジスタ10
2のゲートに電気的に接続される。また、図1(A)において、トランジスタ104のゲ
ートは、走査線G2に電気的に接続される。走査線G2は、走査信号SCN2が供給され
る配線であり、トランジスタ104は、走査信号SCN2に応じてオン状態又はオフ状態
になる。トランジスタ104は、トランジスタ102のゲートとドレインを電気的に接続
するか否かを制御する機能を有する。

0025

トランジスタ105のソース及びドレインの一方は、電源線VAに電気的に接続され、ト
ランジスタ105のソース及びドレインの他方は、トランジスタ102のドレインに電気
的に接続される。電源線VAは、電源電位V1が供給される配線であり、電源電位V1は
基準電位(例えば接地電位)より高い電位である。また、図1(A)において、トラン
ジスタ105のゲートは、走査線G3に電気的に接続される。走査線G3は、走査信号S
CN3が供給される配線であり、トランジスタ105は、走査信号SCN3に応じてオン
状態又はオフ状態になる。トランジスタ105は、トランジスタ102のドレインに電源
電位V1を供給するか否かを制御する機能を有する。

0026

トランジスタ106のソース及びドレインの一方は、電源線VBに電気的に接続され、ト
ランジスタ106のソース及びドレインの他方は、発光素子101のアノードに電気的に
接続される。電源線VBは、電源電位V2が供給される配線であり、電源電位V2は、基
準電位未満の電位である。また、図1(A)において、トランジスタ106のゲートは、
走査線G4に電気的に接続される。走査線G4は、走査信号SCN4が供給される配線で
あり、トランジスタ106は、走査信号SCN4に応じてオン状態又はオフ状態になる。
トランジスタ106は、発光素子101のアノードに電源電位V2を供給するか否かを制
御する機能を有する。また、発光素子101のカソードの電圧を、電源電位V2より高い
電位にすることにより、例えば初期化期間において、発光素子101に流れる電流量を低
減することができる。

0027

容量素子107の一対の電極の一方は、トランジスタ102のゲートに電気的に接続され
、容量素子107の一対の電極の他方は、トランジスタ102のソースに電気的に接続さ
れる。容量素子107は、トランジスタ102のゲートとソースの間の電圧を保持する機
能を有する。

0028

容量素子108の一対の電極の一方は、容量素子107の一対の電極の他方、及び発光素
子101のアノードに電気的に接続され、容量素子108の一対の電極の他方は、電源線
VBに電気的に接続される。容量素子108は、容量素子107に直列接続で電気的に接
続され、発光素子101に直列接続で電気的に接続される。

0029

なお、容量素子107が有する容量値は、発光素子101及び容量素子108で構成され
る合成容量の容量値よりも小さいことが好ましい。これにより、発光素子101における
容量によるトランジスタ102のゲートとソースの間における電圧の低下を抑制すること
ができる。

0030

トランジスタ109のソース及びドレインの一方は、電源線VCに電気的に接続され、ト
ランジスタ109のソース及びドレインの他方は、トランジスタ102のドレインに電気
的に接続される。電源線VCは、電源電位V3が供給される配線であり、電源電位V3は
、電源電位V1よりも低く、電源電位V2よりも高く、発光素子101のカソードの電位
より高い電位である。なお、これに限定されず、発光素子101のカソードを電源線VC
に電気的に接続させてもよい。また、電源電位V3と電源電位V2の電位差は、トランジ
スタ102の閾値電圧より大きい。また、トランジスタ109のソース及びドレインの他
方を、トランジスタ102のドレインではなくゲートに電気的に接続させてもよい。また
図1(A)において、トランジスタ109のゲートは、走査線G2に電気的に接続され
、トランジスタ109は、走査信号SCN2に応じてオン状態又はオフ状態になる。トラ
ンジスタ109は、トランジスタ102のドレインに電源電位V3を供給するか否かを制
御する機能を有する。トランジスタ109を設けることにより、初期化期間において、ト
ランジスタ102のゲートとドレインに電源電位V1より低い電源電位V3を供給し、ト
ランジスタ102のソースとドレインの間に流れる電流値を小さくすることができる。よ
って、消費電力を低減することができる。

0031

トランジスタ102としては、nチャネル型トランジスタを用いることができる。また、
トランジスタ103、トランジスタ104、トランジスタ105、トランジスタ106、
及びトランジスタ109としては、nチャネル型トランジスタ又はpチャネル型トランジ
スタを用いることができる。例えば、トランジスタ102、トランジスタ103、トラン
ジスタ104、トランジスタ105、トランジスタ106、及びトランジスタ109とし
てnチャネル型トランジスタを用いることにより、製造工程数を削減することができる。

0032

また、トランジスタ102、トランジスタ103、トランジスタ104、トランジスタ1
05、トランジスタ106、及びトランジスタ109としては、例えばソースとドレイン
の間に設けられるチャネル形成領域が酸化物半導体などのワイドギャップ半導体であるト
ランジスタを用いても良いし、該チャネル形成領域が非晶質、微結晶多結晶又は単結晶
である、シリコン又はゲルマニウムなどの半導体であるトランジスタを用いても良い。上
記酸化物半導体を用いたトランジスタは、従来のシリコンなどの半導体を用いたトランジ
スタよりオフ電流の低い酸化物半導体を用いたトランジスタである。上記酸化物半導体は
、シリコンよりもバンドギャップが広く、真性キャリア密度がシリコンよりも低い。その
ため、トランジスタのオフ電流を極めて低くすることができ、上記酸化物半導体を用いた
トランジスタのオフ電流は、チャネル幅1μmあたり10aA(1×10−17A)以下
、好ましくはチャネル幅1μmあたり1aA(1×10−18A)以下、さらには好まし
くはチャネル幅1μmあたり10zA(1×10−20A)以下、さらに好ましくはチャ
ネル幅1μmあたり1zA(1×10−21A)以下、さらに好ましくはチャネル幅1μ
mあたり100yA(1×10−22A)以下である。

0033

次に、本実施の形態における発光装置の駆動方法例について、図1(B)に示すタイミン
チャート、並びに図2及び図3を用いて説明する。なお、ここでは一例としてトランジ
スタ102、トランジスタ103、トランジスタ104、トランジスタ105、トランジ
スタ106、及びトランジスタ109が全てnチャネル型トランジスタであるとする。ま
た、容量素子107の容量値は、発光素子101及び容量素子108で構成される合成容
量の容量値よりはるかに小さく、該合成容量によるトランジスタ102のゲートとソース
の間における電圧の低下は無いものとする。

0034

本実施の形態における発光装置の駆動方法例は、初期化期間T11、閾値電圧データ取得
期間T12、画像信号入力期間T13、表示期間T14に大きく分けられる。

0035

まず、初期化期間T11において、図1(B)及び図2(A)に示すように、トランジス
タ104、トランジスタ106、及びトランジスタ109をオン状態にする。

0036

このとき、トランジスタ102のゲート及びドレインのそれぞれの電位が電源電位V3と
なる。また、トランジスタ102のソースの電位が電源電位V2となる。これにより、ト
ランジスタ102がオン状態になり、トランジスタ102のゲートとソースの間の電圧(
電圧Vgs102ともいう)は、電源電位V3から電源電位V2を引いた値(V3−V2
)になる。

0037

次に、閾値電圧データ取得期間T12において、図1(B)及び図2(B)に示すように
、トランジスタ106をオフ状態にする。

0038

このとき、トランジスタ102はオン状態のままトランジスタ102のソースとドレイン
の間に電流が流れることにより、トランジスタ102のソースの電位が上昇し、トランジ
スタ102のゲートとソースの間の電圧がトランジスタ102の閾値電圧(電圧Vth1
02ともいう)以下になった時点でトランジスタ102がオフ状態になる。その後、トラ
ンジスタ104及びトランジスタ109をオフ状態にすることにより、トランジスタ10
2のゲートとソースの間の電圧が保持される。

0039

次に、画像信号入力期間T13において、図1(B)及び図3(A)に示すように、トラ
ンジスタ103をオン状態にする。

0040

このとき、トランジスタ102のゲートに画像信号が入力され、トランジスタ102のゲ
ートの電位が画像信号に応じて変化する。このとき、トランジスタ102のゲートとソー
スの間の電圧は、トランジスタ102の閾値電圧+電圧Vs(Vth102+Vs)とな
る。電圧Vsの値は、画像信号によるトランジスタ102のゲートの電位の変化量に応じ
て決まる。図3(A)では、一例としてトランジスタ102がオン状態になるとする。

0041

次に、表示期間T14において、図1(B)及び図3(B)に示すように、トランジスタ
103をオフ状態にし、トランジスタ105をオン状態にする。

0042

このとき、トランジスタ102のドレインの電位が電源電位V1となり、トランジスタ1
02のソースとドレインの間に電流が流れる。さらに、発光素子101のアノードとカソ
ードの間に電流が流れることにより発光素子101が発光する。よって、表示状態になる

0043

このとき、発光素子101に流れる電流値は、トランジスタ102のソースとドレインの
間に流れる電流値(Ids102ともいう)によって決まり、トランジスタ102を飽和
領域で動作させる場合、トランジスタ102のソースとドレインの間に流れる電流値は、
下記式(1)で表すことができる。

0044

0045

βは、トランジスタ102の移動度、チャネル長、チャネル幅などから求められる定数
ある。

0046

表示期間T14において、トランジスタ102のゲートとソースの間の電圧(Vgs10
2)は、Vth102+Vsであるため、上記式(1)に代入すると下記式(2)のよう
になる。

0047

0048

よって、トランジスタ102のソースとドレインの間に流れる電流値(Ids102)は
、トランジスタ102の閾値電圧に関係なく、画像信号の値に応じて決まる。

0049

上記動作を全ての画素回路で行うことにより、発光装置において画像が表示される。さら
に、上記動作を各画素回路で繰り返し行うことにより、発光装置の表示画像書き換え
ことができる。

0050

以上が本実施の形態における発光装置の駆動方法例である。

0051

なお、本実施の形態における発光装置では、図4に示すようにトランジスタ109を設け
なくてもよい。このとき、初期化期間T11では、トランジスタ105をオン状態にして
トランジスタ102のドレインに電源電位V1を供給する。トランジスタ109を設けな
い構成にすることにより、トランジスタの数を少なくすることができ、回路面積を小さく
することができる。

0052

図1乃至図4を用いて説明したように、本実施の形態における発光装置では、閾値電圧デ
ータ取得期間を設け、容量素子を用いて駆動トランジスタのゲートとソースの間の電圧を
駆動用トランジスタの閾値電圧に応じた値に設定しておく。これにより、表示期間におい
て、駆動用トランジスタのソースとドレインの間に流れる電流量を、駆動用トランジスタ
の閾値電圧に関係なく決めることができるため、駆動トランジスタの閾値電圧のばらつき
による画素間の輝度のばらつきを抑えることができる。

0053

また、本実施の形態における発光装置では、初期化期間において、発光素子のアノードに
初期化用の電源電位を供給することにより、発光素子における電界発光層の劣化による発
光素子のアノードとカソードの間に印加される電圧の変化を抑えることができる。よって
、電界発光層の劣化により、発光素子の輝度が低下するのを抑制することができる。

0054

また、本実施の形態における発光装置では、画素部における全てのトランジスタをnチャ
ネル型トランジスタで構成することにより、製造工程数を削減することができる。

0055

本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。

0056

(実施の形態2)
本実施の形態では、本発明の一態様に係る発光装置の、画素の具体的な構成について説明
する。

0057

図5に、図1(A)に示した画素の上面図を、一例として示す。なお、図5では、画素の
レイアウトを明確に示すために、各種の絶縁膜を省略して、画素の上面図を示す。また、
図5では、画素が有するトランジスタと容量素子のレイアウトを明確に示すために、アノ
ードと、電界発光層と、カソードとを省略して、画素の上面図を示す。

0058

また、図6に、図5に示す上面図の、破線A1−A2及び破線A3−A4における断面図
を示す。

0059

トランジスタ103は、絶縁表面を有する基板800上に、ゲートとして機能する導電膜
801と、導電膜801上のゲート絶縁膜802と、導電膜801と重なる位置において
ゲート絶縁膜802上に位置する半導体層803と、ソースまたはドレインとして機能し
、半導体層803上に位置する導電膜804及び導電膜805とを有する。導電膜801
は走査線G1としても機能する。導電膜804は、信号線S1としても機能する。

0060

トランジスタ102は、絶縁表面を有する基板800上に、ゲートとして機能する導電膜
806と、導電膜806上のゲート絶縁膜802と、導電膜806と重なる位置において
ゲート絶縁膜802上に位置する半導体層807と、ソースまたはドレインとして機能し
、半導体層807上に位置する導電膜808及び導電膜809とを有する。導電膜806
は、コンタクトホールを介して導電膜805に接続されている。

0061

トランジスタ104は、絶縁表面を有する基板800上に、ゲートとして機能する導電膜
810と、導電膜810上のゲート絶縁膜802と、導電膜810と重なる位置において
ゲート絶縁膜802上に位置する半導体層811と、ソースまたはドレインとして機能し
、半導体層811上に位置する導電膜805及び導電膜808とを有する。導電膜810
は、走査線G2としても機能する。

0062

トランジスタ105は、絶縁表面を有する基板800上に、ゲートとして機能する導電膜
812と、導電膜812上のゲート絶縁膜802と、導電膜812と重なる位置において
ゲート絶縁膜802上に位置する半導体層813と、ソースまたはドレインとして機能し
、半導体層813上に位置する導電膜808及び導電膜814とを有する。導電膜812
は、走査線G3としても機能する。導電膜814は電源線VAとしても機能する。

0063

トランジスタ106は、絶縁表面を有する基板800上に、ゲートとして機能する導電膜
815と、導電膜815上のゲート絶縁膜802と、導電膜815と重なる位置において
ゲート絶縁膜802上に位置する半導体層816と、ソースまたはドレインとして機能し
、半導体層816上に位置する導電膜809及び導電膜817とを有する。導電膜815
は走査線G4としても機能する。

0064

容量素子107は、絶縁表面を有する基板800上に、導電膜806と、導電膜806上
のゲート絶縁膜802と、導電膜806と重なる位置においてゲート絶縁膜802上に位
置する導電膜809とを有する。

0065

容量素子108は、絶縁表面を有する基板800上に、導電膜818と、導電膜818上
のゲート絶縁膜802と、導電膜818と重なる位置においてゲート絶縁膜802上に位
置する導電膜809とを有する。導電膜818は電源線VBとしても機能し、コンタクト
ホールを介して導電膜817に接続している。

0066

トランジスタ109は、絶縁表面を有する基板800上に、ゲートとして機能する導電膜
819と、導電膜819上のゲート絶縁膜802と、導電膜819と重なる位置において
ゲート絶縁膜802上に位置する半導体層820と、ソースまたはドレインとして機能し
、半導体層820上に位置する導電膜808及び導電膜821とを有する。導電膜819
は走査線G2としても機能する。また、導電膜821は、コンタクトホールを介して、電
源線VCとして機能する導電膜822に接続されている。

0067

また、導電膜804、導電膜805、導電膜808、導電膜809、導電膜814、導電
膜817、導電膜821上には、絶縁膜823及び絶縁膜824が順に形成されている。
そして、絶縁膜824上には、アノードとして機能する導電膜825が設けられている。
導電膜825は、絶縁膜823及び絶縁膜824に形成されたコンタクトホール826を
介して、導電膜809に接続されている。

0068

また、導電膜825の一部が露出するような開口部を有した絶縁膜827が、絶縁膜82
4上に設けられている。導電膜825の一部及び絶縁膜827上には、電界発光層828
と、カソードとして機能する導電膜829とが、順に積層するように設けられている。導
電膜825と、電界発光層828と、導電膜829とが重なっている領域が、発光素子1
01に相当する。

0069

なお、図5では、導電膜810と導電膜819とが共に走査線G2としても機能する場合
を例示しているが、導電膜810と導電膜819とが一の導電膜で構成されていても良い

0070

次いで、図7に、図4に示した画素の上面図を、一例として示す。なお、図7では、画素
のレイアウトを明確に示すために、各種の絶縁膜を省略して、画素の上面図を示す。また
図7では、画素が有するトランジスタと容量素子のレイアウトを明確に示すために、ア
ノードと、電界発光層と、カソードとを省略して、画素の上面図を示す。

0071

図7に示す画素は、トランジスタ109と、トランジスタ109のゲートとして機能する
導電膜819と、電源線VCとして機能する導電膜822と、導電膜822に接続された
導電膜821とを有さない点において、図5に示す画素と異なる。

0072

なお、図5乃至図7では、半導体層803、半導体層807、半導体層811、半導体層
813、半導体層816、半導体層820に、酸化物半導体などのワイドギャップ半導体
を用いた場合を例示している。

0073

酸化物半導体は、シリコンよりもバンドギャップが広く、真性キャリア密度がシリコンよ
りも低い。そのため、上述したように、酸化物半導体を用いたトランジスタは、通常のシ
リコンやゲルマニウムなどの半導体を用いたトランジスタに比べて、オフ電流が極めて低
い。

0074

用いる酸化物半導体としては、少なくともインジウム(In)あるいは亜鉛(Zn)を含
むことが好ましい。特にInとZnを含むことが好ましい。また、該酸化物半導体を用い
たトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それらに加
えてガリウム(Ga)を有することが好ましい。また、スタビライザーとしてスズ(Sn
)を有することが好ましい。また、スタビライザーとしてハフニウム(Hf)を有するこ
とが好ましい。また、スタビライザーとしてアルミニウム(Al)を有することが好まし
い。

0075

また、他のスタビライザーとして、ランタノイドである、ランタン(La)、セリウム
Ce)、プラセオジム(Pr)、ネオジム(Nd)、サマリウム(Sm)、ユウロピウム
(Eu)、ガドリニウム(Gd)、テルビウム(Tb)、ジスプロシウム(Dy)、ホル
ミウム(Ho)、エルビウム(Er)、ツリウム(Tm)、イッテルビウム(Yb)、ル
テチウム(Lu)のいずれか一種あるいは複数種を有してもよい。

0076

例えば、酸化物半導体として、酸化インジウム酸化スズ酸化亜鉛二元系金属の酸化
物であるIn−Zn系酸化物、Sn−Zn系酸化物、Al−Zn系酸化物、Zn−Mg系
酸化物、Sn−Mg系酸化物、In−Mg系酸化物、In−Ga系酸化物、三元系金属の
酸化物であるIn−Ga−Zn系酸化物(IGZOとも表記する)、In−Al−Zn系
酸化物、In−Sn−Zn系酸化物、Sn−Ga−Zn系酸化物、Al−Ga−Zn系酸
化物、Sn−Al−Zn系酸化物、In−Hf−Zn系酸化物、In−La−Zn系酸化
物、In−Ce−Zn系酸化物、In−Pr−Zn系酸化物、In−Nd−Zn系酸化物
、In−Sm−Zn系酸化物、In−Eu−Zn系酸化物、In−Gd−Zn系酸化物、
In−Tb−Zn系酸化物、In−Dy−Zn系酸化物、In−Ho−Zn系酸化物、I
n−Er−Zn系酸化物、In−Tm−Zn系酸化物、In−Yb−Zn系酸化物、In
−Lu−Zn系酸化物、四元系金属の酸化物であるIn−Sn−Ga−Zn系酸化物、I
n−Hf−Ga−Zn系酸化物、In−Al−Ga−Zn系酸化物、In−Sn−Al−
Zn系酸化物、In−Sn−Hf−Zn系酸化物、In−Hf−Al−Zn系酸化物を用
いることができる。

0077

なお、ここで、例えば、In−Ga−Zn系酸化物とは、InとGaとZnを主成分とし
て有する酸化物という意味であり、InとGaとZnの比率は問わない。また、InとG
aとZn以外の金属元素が入っていてもよい。

0078

また、酸化物半導体として、InMO3(ZnO)m(m>0、且つ、mは整数でない)
で表記される材料を用いてもよい。なお、Mは、Ga、Fe、Mn及びCoから選ばれた
一の金属元素または複数の金属元素を示す。また、酸化物半導体として、In3SnO5
(ZnO)n(n>0、且つ、nは整数)で表記される材料を用いてもよい。

0079

また、酸化物半導体として、In:Ga:Zn=1:1:1(=1/3:1/3:1/3
)あるいはIn:Ga:Zn=2:2:1(=2/5:2/5:1/5)の原子数比のI
n−Ga−Zn系酸化物やその組成の近傍の酸化物を用いることができる。あるいは、I
n:Sn:Zn=1:1:1(=1/3:1/3:1/3)、In:Sn:Zn=2:1
:3(=1/3:1/6:1/2)あるいはIn:Sn:Zn=2:1:5(=1/4:
1/8:5/8)の原子数比のIn−Sn−Zn系酸化物やその組成の近傍の酸化物を用
いるとよい。

0080

しかし、これらに限られず、必要とする半導体特性(移動度、しきい値、ばらつき等)に
応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、キ
リア濃度や不純物濃度欠陥密度、金属元素と酸素の原子数比、原子間結合距離、密度
等を適切なものとすることが好ましい。

0081

例えば、In−Sn−Zn系酸化物では比較的容易に高い移動度が得られる。しかしなが
ら、In−Ga−Zn系酸化物でも、バルク内欠陥密度を低減することにより移動度を上
げることができる。

0082

なお、例えば、In、Ga、Znの原子数比がIn:Ga:Zn=a:b:c(a+b+
c=1)である酸化物の組成が、原子数比がIn:Ga:Zn=A:B:C(A+B+C
=1)の酸化物の組成の近傍であるとは、a、b、cが、(a—A)2+(b—B)2+
(c—C)2≦r2を満たすことを言う。rとしては、例えば、0.05とすればよい。
他の酸化物でも同様である。

0083

酸化物半導体は単結晶でも、非単結晶でもよい。後者の場合、アモルファスでも、多結晶
でもよい。また、アモルファス中に結晶性を有する部分を含む構造でも、非アモルファス
でもよい。

0084

アモルファス状態の酸化物半導体は、比較的容易に平坦な表面を得ることができるため、
これを用いてトランジスタを作製した際の界面散乱を低減でき、比較的容易に、比較的高
い移動度を得ることができる。

0085

また、結晶性を有する酸化物半導体では、よりバルク内欠陥を低減することができ、表面
平坦性を高めればアモルファス状態の酸化物半導体以上の移動度を得ることができる。
表面の平坦性を高めるためには、平坦な表面上に酸化物半導体を形成することが好ましく
、具体的には、平均面粗さ(Ra)が1nm以下、好ましくは0.3nm以下、より好ま
しくは0.1nm以下の表面上に形成するとよい。

0086

なお、Raは、JIS B0601で定義されている中心線平均粗さを面に対して適用で
きるよう三次元拡張したものであり、「基準面から指定面までの偏差の絶対値を平均し
た値」と表現でき、以下の式にて定義される。

0087

0088

なお、上記において、S0は、測定面(座標(x1,y1)(x1,y2)(x2,y1
)(x2,y2)で表される4点によって囲まれる長方形の領域)の面積を指し、Z0は
測定面の平均高さを指す。Raは原子間力顕微鏡AFM:Atomic Force
Microscope)にて評価可能である。

0089

なお、特に断りがない限り、本明細書でオフ電流とは、nチャネル型トランジスタにおい
ては、ドレインをソースとゲートよりも高い電位とした状態において、ソースの電位を基
準としたときのゲートの電位が0以下であるときに、ソースとドレインの間に流れる電流
のことを意味する。或いは、オフ電流とは、pチャネル型トランジスタにおいては、ドレ
インをソースとゲートよりも低い電位とした状態において、ソースの電位を基準としたと
きのゲートの電位が0以上であるときに、ソースとドレインの間に流れる電流のことを意
味する。

0090

なお、シリコンよりもバンドギャップが広く、真性キャリア密度がシリコンよりも低い半
導体材料の一例として、酸化物半導体の他に、炭化珪素(SiC)、窒化ガリウム(Ga
N)などがある。炭化シリコンや窒化ガリウムなどの化合物半導体は単結晶であることが
必須で、単結晶材料を得るためには、酸化物半導体のプロセス温度よりも著しく高い温度
による結晶成長であるとか、特殊な基板上のエピタキシャル成長が必要であるとか、作製
条件が厳しく、いずれも入手が容易なシリコンウェハ耐熱温度の低いガラス基板上への
成膜は難しい。しかし、酸化物半導体は、スパッタリング法や湿式法により作製可能であ
り、量産性に優れるといった利点がある。また、酸化物半導体は室温でも成膜が可能なた
め、ガラス基板上への成膜、或いは半導体素子を用いた集積回路上への成膜が可能であり
、基板の大型化にも対応が可能である。よって、酸化物半導体は量産性が高いというメリ
ットを有する。また、トランジスタの性能(例えば電界効果移動度)を向上させるために
結晶性の酸化物半導体を得ようとする場合でも、200℃から800℃の熱処理によって
結晶性の酸化物半導体を得ることができる。

0091

また、導電膜801、導電膜804乃至導電膜806、導電膜808乃至導電膜810、
導電膜812、導電膜814、導電膜815、導電膜817乃至導電膜819、導電膜8
21、導電膜822などの各種導電膜は、アルミニウム、クロム、銅、タンタルチタン
モリブデンタングステンから選ばれた元素、又は上述した元素を成分とする合金膜
、上述した元素を組み合わせた合金膜等を用いることができる。また、アルミニウム、銅
などの金属膜の下側もしくは上側にクロム、タンタル、チタン、モリブデン、タングステ
ンなどの高融点金属膜を積層させた構成としても良い。また、アルミニウム又は銅は、耐
熱性腐食性の問題を回避するために、高融点金属材料と組み合わせて用いると良い。高
融点金属材料としては、モリブデン、チタン、クロム、タンタル、タングステン、ネオ
ム、スカンジウムイットリウム等を用いることができる。また、Cu−Mg−Al合金
、Mo−Ti合金、Ti、Mo、は、酸化膜との密着性が高い。よって、ゲート絶縁膜8
02が酸化物である場合、ゲート絶縁膜802上の導電膜804、導電膜805、導電膜
808、導電膜809、導電膜814、導電膜817、導電膜821に、上述した酸化膜
との密着性が高い材料を用いることが望ましい。例えば、導電膜804、導電膜805、
導電膜808、導電膜809、導電膜814、導電膜817、導電膜821として、下層
にCu−Mg−Al合金、Mo−Ti合金、Ti、或いはMoで構成される導電膜、上層
抵抗値の低いCuで構成される導電膜を積層して用いることで、酸化物であるゲート絶
縁膜802との密着性を高め、なおかつ、抵抗値を下げることができる。

0092

半導体層803、半導体層807、半導体層811、半導体層813、半導体層816、
半導体層820に酸化物半導体層を用いる場合、酸化物半導体層の成膜は、減圧状態に保
持された処理室内に基板を保持し、処理室内の残留水分を除去しつつ水素及び水分が除去
されたスパッタガスを導入し、ターゲットを用いて行うことができる。成膜時に、基板温
度を100℃以上600℃以下、好ましくは200℃以上400℃以下としても良い。基
板を加熱しながら成膜することにより、成膜した酸化物半導体層に含まれる不純物濃度を
低減することができる。また、スパッタリングによる損傷が軽減される。処理室内の残留
水分を除去するためには、吸着型真空ポンプを用いることが好ましい。例えば、クラ
ポンプイオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また
排気手段としては、ターボポンプコールドトラップを加えたものであってもよい。ク
ライオポンプを用いて処理室を排気すると、例えば、水素原子、水(H2O)など水素原
子を含む化合物(より好ましくは炭素原子を含む化合物も)等が排気されるため、当該処
理室で成膜した酸化物半導体層に含まれる不純物の濃度を低減できる。

0093

また、スパッタリング装置の処理室のリークレートを1×10−10Pa・m3/秒以下
とすることで、スパッタリング法による成膜途中における酸化物半導体層への、アルカリ
金属、水素化物等の不純物の混入を低減することができる。また、排気系として上述した
吸着型の真空ポンプを用いることで、排気系からのアルカリ金属、水素原子、水素分子
水、水酸基、または水素化物等の不純物の逆流を低減することができる。

0094

また、ターゲットの純度を、99.99%以上とすることで、酸化物半導体層に混入する
アルカリ金属、水素原子、水素分子、水、水酸基、または水素化物等を低減することがで
きる。また、当該ターゲットを用いることで、酸化物半導体層において、リチウム、ナト
リウム、カリウム等のアルカリ金属の濃度を低減することができる。

0095

なお、スパッタ等で成膜された酸化物半導体層中には、不純物としての水分又は水素(水
酸基を含む)が多量に含まれていることがある。水分又は水素はドナー準位を形成しやす
いため、酸化物半導体にとっては不純物である。そこで、酸化物半導体層中の水分又は水
素などの不純物を低減(脱水化または脱水素化)するために、酸化物半導体層に対して、
減圧雰囲気下窒素希ガスなどの不活性ガス雰囲気下、酸素ガス雰囲気下、又は超乾燥
エア(CRDS(キャビティリングダウンレーザー分光法)方式の露点計を用いて測定し
た場合の水分量が20ppm(露点換算で−55℃)以下、好ましくは1ppm以下、好
ましくは10ppb以下の空気)雰囲気下で、加熱処理を施しておくことが望ましい。

0096

酸化物半導体層に加熱処理を施すことで、酸化物半導体層中の水分又は水素を脱離させる
ことができる。具体的には、250℃以上750℃以下、好ましくは400℃以上基板
歪み点未満の温度で加熱処理を行えば良い。例えば、500℃、3分間以上6分間以下程
度で行えばよい。加熱処理にRTA法を用いれば、短時間に脱水化又は脱水素化が行える
ため、ガラス基板の歪点を超える温度でも処理することができる。

0097

なお、加熱処理装置電気炉の他に、抵抗発熱体などの発熱体からの熱伝導又は熱輻射
よって、被処理物を加熱する装置を備えていてもよい。例えば、GRTA(Gas Ra
pid Thermal Anneal)装置、LRTA(Lamp Rapid Th
ermal Anneal)装置等のRTA(Rapid Thermal Annea
l)装置を用いることができる。LRTA装置は、ハロゲンランプメタルハライドラン
プ、キセノンアークランプカーボンアークランプ高圧ナトリウムランプ高圧水銀ラ
ンプなどのランプから発する光(電磁波)の輻射により、被処理物を加熱する装置である
。GRTA装置は、高温ガスを用いて加熱処理を行う装置である。気体には、アルゴン
などの希ガス、又は窒素のような、加熱処理によって被処理物と反応しない不活性気体
用いられる。

0098

加熱処理においては、窒素、又はヘリウムネオン、アルゴン等の希ガスに、水分又は水
素などが含まれないことが好ましい。又は、加熱処理装置に導入する窒素、又はヘリウム
、ネオン、アルゴン等の希ガスの純度を、6N(99.9999%)以上、好ましくは7
N(99.99999%)以上、(即ち不純物濃度を1ppm以下、好ましくは0.1p
pm以下)とすることが好ましい。

0099

なお、酸化物半導体は不純物に対して鈍感であり、膜中にはかなりの金属不純物が含まれ
ていても問題がなく、ナトリウムのようなアルカリ金属が多量に含まれる廉価なソーダ
ガラスも使えると指摘されている(神谷、野、細野、「アモルファス酸化物半導体
物性とデバイス開発の現状」、固体物理、2009年9月号、Vol.44、pp.62
1−633.)。しかし、このような指摘は適切でない。アルカリ金属は酸化物半導体を
構成する元素ではないため、不純物である。アルカリ土類金属も、酸化物半導体を構成す
る元素ではない場合において、不純物となる。特に、アルカリ金属のうちNaは、酸化物
半導体層に接する絶縁膜が酸化物である場合、当該絶縁膜中に拡散してNa+となる。ま
た、Naは、酸化物半導体層内において、酸化物半導体を構成する金属と酸素の結合を分
断する、或いは、その結合中に割り込む。その結果、例えば、閾値電圧がマイナス方向に
シフトすることによるノーマリオン化、移動度の低下等の、トランジスタの特性の劣化が
起こり、加えて、特性のばらつきも生じる。この不純物によりもたらされるトランジスタ
の特性の劣化と、特性のばらつきは、酸化物半導体層中の水素濃度が十分に低い場合にお
いて顕著に現れる。従って、酸化物半導体層中の水素濃度が1×1018/cm3以下、
より好ましくは1×1017/cm3以下である場合には、上記不純物の濃度を低減する
ことが望ましい。具体的に、二次イオン質量分析法によるNa濃度の測定値は、5×10
16/cm3以下、好ましくは1×1016/cm3以下、更に好ましくは1×1015
/cm3以下とするとよい。同様に、Li濃度の測定値は、5×1015/cm3以下、
好ましくは1×1015/cm3以下とするとよい。同様に、K濃度の測定値は、5×1
015/cm3以下、好ましくは1×1015/cm3以下とするとよい。

0100

酸化物半導体層中の水素の濃度を低減し、高純度化することで、酸化物半導体層の安定化
を図ることができる。また、ガラス転移温度以下の加熱処理で、キャリア密度極端に少
なく、バンドギャップの広い酸化物半導体層を形成することができる。このため、大面積
基板を用いてトランジスタを作製することができ、量産性を高めることができる。また、
当該水素濃度が低減され高純度化された酸化物半導体層を用いることで、耐圧性が高く、
オフ電流の著しく低いトランジスタを作製することができる。上記加熱処理は、酸化物半
導体層の成膜以降であれば、いつでも行うことができる。

0101

本実施の形態では、c軸配向し、かつab面、表面または界面の方向から見て三角形状ま
たは六角形状の原子配列を有し、c軸においては金属原子が層状または金属原子と酸素原
子とが層状に配列しており、ab面においてはa軸またはb軸の向きが異なる(c軸を中
心に回転した)相(CAAC:C Axis Aligned Crystalともいう
。)を含む酸化物について説明する。

0102

CAACを含む酸化物とは、広義に、非単結晶であって、そのab面に垂直な方向から見
て、三角形、六角形、正三角形または正六角形の原子配列を有し、かつc軸方向に垂直な
方向から見て、金属原子が層状、または金属原子と酸素原子が層状に配列した相を含む酸
化物をいう。

0103

CAACは単結晶ではないが、非晶質のみから形成されているものでもない。また、CA
ACは結晶化した部分(結晶部分)を含むが、1つの結晶部分と他の結晶部分の境界を明
確に判別できないこともある。

0104

CAACに酸素が含まれる場合、酸素の一部は窒素で置換されてもよい。また、CAAC
を構成する個々の結晶部分のc軸は一定の方向(例えば、CAACが形成される基板面、
CAACの表面などに垂直な方向)に揃っていてもよい。または、CAACを構成する個
々の結晶部分のab面の法線は一定の方向(例えば、CAACが形成される基板面、CA
ACの表面などに垂直な方向)を向いていてもよい。

0105

CAACは、その組成などに応じて、導体であったり、半導体であったり、絶縁体であっ
たりする。また、その組成などに応じて、可視光に対して透明であったり不透明であった
りする。

0106

このようなCAACの例として、膜状に形成され、膜表面または支持する基板面に垂直な
方向から観察すると三角形または六角形の原子配列が認められ、かつその膜断面を観察す
ると金属原子または金属原子および酸素原子(または窒素原子)の層状配列が認められる
結晶を挙げることもできる。

0107

CAACに含まれる結晶構造の一例について図15乃至図17を用いて詳細に説明する。
なお、特に断りがない限り、図15乃至図17は上方向をc軸方向とし、c軸方向と直交
する面をab面とする。なお、単に上半分、下半分という場合、ab面を境にした場合の
上半分、下半分をいう。また、図15において、丸で囲まれたOは4配位のOを示し、二
重丸で囲まれたOは3配位のOを示す。

0108

図15(A)に、1個の6配位のInと、Inに近接の6個の4配位の酸素原子(以下4
配位のO)と、を有する構造を示す。ここでは、金属原子が1個に対して、近接の酸素原
子のみ示した構造を小グループと呼ぶ。図15(A)の構造は、八面体構造をとるが、簡
単のため平面構造で示している。なお、図15(A)の上半分および下半分にはそれぞれ
3個ずつ4配位のOがある。図15(A)に示す小グループは電荷が0である。

0109

図15(B)に、1個の5配位のGaと、Gaに近接の3個の3配位の酸素原子(以下3
配位のO)と、Gaに近接の2個の4配位のOと、を有する構造を示す。3配位のOは、
いずれもab面に存在する。図15(B)の上半分および下半分にはそれぞれ1個ずつ4
配位のOがある。また、Inも5配位をとるため、図15(B)に示す構造をとりうる。
図15(B)に示す小グループは電荷が0である。

0110

図15(C)に、1個の4配位のZnと、Znに近接の4個の4配位のOと、を有する構
造を示す。図15(C)の上半分には1個の4配位のOがあり、下半分には3個の4配位
のOがある。図15(C)に示す小グループは電荷が0である。

0111

図15(D)に、1個の6配位のSnと、Snに近接の6個の4配位のOと、を有する構
造を示す。図15(D)の上半分には3個の4配位のOがあり、下半分には3個の4配位
のOがある。図15(D)に示す小グループは電荷が+1となる。

0112

図15(E)に、2個のZnを含む小グループを示す。図15(E)の上半分には1個の
4配位のOがあり、下半分には1個の4配位のOがある。図15(E)に示す小グループ
は電荷が−1となる。

0113

ここでは、複数の小グループの集合体を中グループと呼び、複数の中グループの集合体を
大グループユニットセルともいう。)と呼ぶ。

0114

ここで、これらの小グループ同士が結合する規則について説明する。図15(A)に示す
6配位のInの上半分の3個のOは下方向にそれぞれ3個の近接Inを有し、下半分の3
個のOは上方向にそれぞれ3個の近接Inを有する。図15(B)に示す5配位のGaの
上半分の1個のOは下方向に1個の近接Gaを有し、下半分の1個のOは上方向に1個の
近接Gaを有する。図15(C)に示す4配位のZnの上半分の1個のOは下方向に1個
の近接Znを有し、下半分の3個のOは上方向に3個の近接Znを有する。この様に、金
原子の上方向の4配位のOの数と、そのOの下方向にある近接金属原子の数は等しく、
同様に金属原子の下方向の4配位のOの数と、そのOの上方向にある近接金属原子の数は
等しい。Oは4配位なので、下方向にある近接金属原子の数と、上方向にある近接金属原
子の数の和は4になる。従って、金属原子の上方向にある4配位のOの数と、別の金属原
子の下方向にある4配位のOの数との和が4個のとき、金属原子を有する二種の小グルー
プ同士は結合することができる。例えば、6配位の金属原子(InまたはSn)が上半分
の4配位のOを介して結合する場合、4配位のOが3個であるため、5配位の金属原子(
GaまたはIn)または4配位の金属原子(Zn)のいずれかと結合することになる。

0115

これらの配位数を有する金属原子は、c軸方向において、4配位のOを介して結合する。
また、このほかにも、層構造の合計の電荷が0となるように複数の小グループが結合して
中グループを構成する。

0116

図16(A)に、In−Sn−Zn−O系の層構造を構成する中グループのモデル図を示
す。図16(B)に、3つの中グループで構成される大グループを示す。なお、図16
C)は、図16(B)の層構造をc軸方向から観察した場合の原子配列を示す。

0117

図16(A)においては、簡単のため、3配位のOは省略し、4配位のOは個数のみ示し
、例えば、Snの上半分および下半分にはそれぞれ3個ずつ4配位のOがあることを丸枠
の3として示している。同様に、図16(A)において、Inの上半分および下半分には
それぞれ1個ずつ4配位のOがあり、丸枠の1として示している。また、同様に、図16
(A)において、下半分には1個の4配位のOがあり、上半分には3個の4配位のOがあ
るZnと、上半分には1個の4配位のOがあり、下半分には3個の4配位のOがあるZn
とを示している。

0118

図16(A)において、In−Sn−Zn−O系の層構造を構成する中グループは、上か
ら順に4配位のOが3個ずつ上半分および下半分にあるSnが、4配位のOが1個ずつ上
半分および下半分にあるInと結合し、そのInが、上半分に3個の4配位のOがあるZ
nと結合し、そのZnの下半分の1個の4配位のOを介して4配位のOが3個ずつ上半分
および下半分にあるInと結合し、そのInが、上半分に1個の4配位のOがあるZn2
個からなる小グループと結合し、この小グループの下半分の1個の4配位のOを介して4
配位のOが3個ずつ上半分および下半分にあるSnと結合している構成である。この中グ
ループが複数結合して大グループを構成する。

0119

ここで、3配位のOおよび4配位のOの場合、結合1本当たりの電荷はそれぞれ−0.6
67、−0.5と考えることができる。例えば、In(6配位または5配位)、Zn(4
配位)、Sn(5配位または6配位)の電荷は、それぞれ+3、+2、+4である。従っ
て、Snを含む小グループは電荷が+1となる。そのため、Snを含む層構造を形成する
ためには、電荷+1を打ち消す電荷−1が必要となる。電荷−1をとる構造として、図1
5(E)に示すように、2個のZnを含む小グループが挙げられる。例えば、Snを含む
小グループが1個に対し、2個のZnを含む小グループが1個あれば、電荷が打ち消され
るため、層構造の合計の電荷を0とすることができる。

0120

具体的には、図16(B)に示した大グループが繰り返されることで、In−Sn−Zn
−O系の結晶(In2SnZn3O8)を得ることができる。なお、得られるIn−Sn
−Zn−O系の層構造は、In2SnZn2O7(ZnO)m(mは0または自然数。)
とする組成式で表すことができる。なお、In−Sn−Zn−O系の結晶は、mの数が大
きいと結晶性が向上するため、好ましい。

0121

また、このほかにも、四元系金属の酸化物であるIn−Sn−Ga−Zn系酸化物や、三
元系金属の酸化物であるIn−Ga−Zn系酸化物(IGZOとも表記する。)、In−
Al−Zn系酸化物、Sn−Ga−Zn系酸化物、Al−Ga−Zn系酸化物、Sn−A
l−Zn系酸化物や、In−Hf−Zn系酸化物、In−La−Zn系酸化物、In−C
e−Zn系酸化物、In−Pr−Zn系酸化物、In−Nd−Zn系酸化物、In−Sm
−Zn系酸化物、In−Eu−Zn系酸化物、In−Gd−Zn系酸化物、In−Tb−
Zn系酸化物、In−Dy−Zn系酸化物、In−Ho−Zn系酸化物、In−Er−Z
n系酸化物、In−Tm−Zn系酸化物、In−Yb−Zn系酸化物、In−Lu−Zn
系酸化物や、二元系金属の酸化物であるIn−Zn系酸化物、Sn−Zn系酸化物、Al
−Zn系酸化物、Zn−Mg系酸化物、Sn−Mg系酸化物、In−Mg系酸化物や、I
n−Ga系酸化物、一元系金属の酸化物であるIn系酸化物Sn系酸化物、Zn系酸化
物などを用いた場合も同様である。

0122

例えば、図17(A)に、In−Ga−Zn−O系の層構造を構成する中グループのモデ
ル図を示す。

0123

図17(A)において、In−Ga−Zn−O系の層構造を構成する中グループは、上か
ら順に4配位のOが3個ずつ上半分および下半分にあるInが、4配位のOが1個上半分
にあるZnと結合し、そのZnの下半分の3個の4配位のOを介して、4配位のOが1個
ずつ上半分および下半分にあるGaと結合し、そのGaの下半分の1個の4配位のOを介
して、4配位のOが3個ずつ上半分および下半分にあるInと結合している構成である。
この中グループが複数結合して大グループを構成する。

0124

図17(B)に3つの中グループで構成される大グループを示す。なお、図17(C)は
図17(B)の層構造をc軸方向から観察した場合の原子配列を示している。

0125

ここで、In(6配位または5配位)、Zn(4配位)、Ga(5配位)の電荷は、それ
ぞれ+3、+2、+3であるため、In、ZnおよびGaのいずれかを含む小グループは
、電荷が0となる。そのため、これらの小グループの組み合わせであれば中グループの合
計の電荷は常に0となる。

0126

また、In−Ga−Zn−O系の層構造を構成する中グループは、図17(A)に示した
中グループに限定されず、In、Ga、Znの配列が異なる中グループを組み合わせた大
グループも取りうる。

0127

CAACで構成された酸化物半導体層は、スパッタリング法によっても作製することがで
きる。スパッタリング法によってCAACを得るには酸化物半導体層の堆積初期段階にお
いて六方晶の結晶が形成されるようにすることと、当該結晶を種として結晶が成長される
ようにすることが肝要である。そのためには、ターゲットと基板の距離を広くとり(例え
ば、150mm〜200mm程度)、基板加熱温度を100℃〜500℃、好適には20
0℃〜400℃、さらに好適には250℃〜300℃にすると好ましい。また、これに加
えて、成膜時の基板加熱温度よりも高い温度で、堆積された酸化物半導体層を熱処理する
ことで膜中に含まれるミクロな欠陥や、積層界面の欠陥を修復することができる。

0128

また、In−Sn−Zn系酸化物層の形成に用いるターゲットの組成比は、In:Sn:
Znが原子数比で、1:2:2、2:1:3、1:1:1、または20:45:35など
となる酸化物ターゲットを用いる。

0129

CAACは、非晶質の酸化物半導体と比較して、金属と酸素の結合が秩序化している。す
なわち、酸化物半導体が非晶質の場合は、個々の金属原子によって酸素原子の配位数が異
なることも有り得るが、CAACでは金属原子における酸素原子の配位数はほぼ一定とな
る。そのため、微視的な酸素の欠損が減少し、水素原子(水素イオンを含む)やアルカリ
金属原子の脱着による電荷の移動や不安定性を減少させる効果がある。

0130

従って、CAACで構成された酸化物半導体層を用いてトランジスタを作製することで、
トランジスタへの光照射またはバイアス熱ストレスBT)の付加を行った後に生じる
、トランジスタのしきい値電圧の変化量を、低減することができる。よって、安定した電
的特性を有するトランジスタを作製することができる。

0131

また、酸化物半導体層を半導体層803、半導体層807、半導体層811、半導体層8
13、半導体層816、半導体層820に用いる場合、酸化物半導体層に接するゲート絶
縁膜802、絶縁膜823などの絶縁膜は、プラズマCVD法又はスパッタリング法など
を用い、酸化珪素窒化酸化珪素酸化窒化珪素酸化ハフニウム酸化アルミニウム
酸化タンタル酸化イットリウムハフニウムシリケート(HfSixOy(x>0、
y>0))、窒素が添加されたハフニウムシリケート(HfSixOy(x>0、y>0
))、窒素が添加されたハフニウムアルミネート(HfAlxOy(x>0、y>0))
等を含む膜を、単数で、又は複数積層させることで、形成することができる。

0132

酸素を含む無機材料を上記絶縁膜に用いることで、水分または水素を低減させるための加
熱処理により酸化物半導体層中に酸素欠損が発生していたとしても、酸化物半導体層に上
記絶縁膜から酸素を供給し、ドナーとなる酸素欠損を低減して化学量論組成比を満たす構
成とすることが可能である。よって、チャネル形成領域を、i型に近づけることができ、
酸素欠損によるトランジスタ103、トランジスタ104、トランジスタ105、トラン
ジスタ106、トランジスタ109の電気特性のばらつきを軽減し、電気特性の向上を実
現することができる。

0133

また、酸化物半導体層に接するゲート絶縁膜802、絶縁膜823などの絶縁膜は、第1
族元素及び酸素を含む絶縁材料を用いるようにしても良い。酸化物半導体には第13族
元素を含むものが多く、第13族元素を含む絶縁材料は酸化物半導体との相性が良く、こ
れを酸化物半導体層に接する絶縁膜に用いることで、酸化物半導体層との界面の状態を良
好に保つことができる。

0134

第13族元素を含む絶縁材料とは、絶縁材料に一又は複数の第13族元素を含むことを意
味する。第13族元素を含む絶縁材料としては、例えば、酸化ガリウム酸化アルミニウ
ム、酸化アルミニウムガリウム、酸化ガリウムアルミニウムなどがある。ここで、酸化ア
ルミニウムガリウムとは、ガリウムの含有量(原子%)よりアルミニウムの含有量(原子
%)が多いものを示し、酸化ガリウムアルミニウムとは、ガリウムの含有量(原子%)が
アルミニウムの含有量(原子%)以上のものを示す。

0135

例えば、ガリウムを含有する酸化物半導体層に接して絶縁膜を形成する場合に、絶縁膜に
酸化ガリウムを含む材料を用いることで酸化物半導体層と絶縁膜の界面特性を良好に保つ
ことができる。例えば、酸化物半導体層と酸化ガリウムを含む絶縁膜とを接して設けるこ
とにより、酸化物半導体層と絶縁膜の界面における水素のパイルアップを低減することが
できる。なお、絶縁膜に酸化物半導体の成分元素と同じ族の元素を用いる場合には、同様
の効果を得ることが可能である。例えば、酸化アルミニウムを含む材料を用いて絶縁膜を
形成することも有効である。なお、酸化アルミニウムは、水を透過させにくいという特性
を有しているため、当該材料を用いることは、酸化物半導体層への水の侵入防止という点
においても好ましい。

0136

なお、図5乃至図7において、半導体層803、半導体層807、半導体層811、半導
体層813、半導体層816、半導体層820に、非晶質、微結晶、又は多結晶であるシ
リコン又はゲルマニウムなどの半導体を用いても良い。ただし、非晶質、微結晶、又は多
結晶であるシリコン又はゲルマニウムなどの半導体を、半導体層803、半導体層807
、半導体層811、半導体層813、半導体層816、半導体層820に用いる場合、一
導電性を付与する不純物元素を上記半導体層に添加して、ソースまたはドレインとして機
能する不純物領域を形成する。例えば、リンまたはヒ素を上記半導体層に添加することで
、n型の導電性を有する不純物領域を形成することができる。また、例えば、ボロンを上
記半導体層に添加することで、p型の導電性を有する不純物領域を形成することができる

0137

次いで、図8に、図1(A)に示した画素の上面図を、別の一例として示す。なお、図8
では、画素のレイアウトを明確に示すために、各種の絶縁膜を省略して、画素の上面図を
示す。また、図8では、画素が有するトランジスタと容量素子のレイアウトを明確に示す
ために、アノードと、電界発光層と、カソードとを省略して、画素の上面図を示す。

0138

また、図9に、図8に示す上面図の、破線A1−A2及び破線A3−A4における断面図
を示す。

0139

トランジスタ103は、絶縁表面を有する基板900上に、半導体層903と、半導体層
903上のゲート絶縁膜902と、半導体層903と重なる位置においてゲート絶縁膜9
02上に位置し、なおかつゲートとして機能する導電膜901と、ソースまたはドレイン
として機能し、半導体層903上に位置する導電膜904及び導電膜905とを有する。
導電膜901は走査線G1としても機能する。導電膜904は、信号線S1としても機能
する。

0140

トランジスタ102は、絶縁表面を有する基板900上に、半導体層907と、半導体層
907上のゲート絶縁膜902と、半導体層907と重なる位置においてゲート絶縁膜9
02上に位置し、なおかつゲートとして機能する導電膜906と、ソースまたはドレイン
として機能し、半導体層907上に位置する導電膜908及び導電膜909とを有する。
導電膜906は、コンタクトホールを介して導電膜905に接続されている。

0141

トランジスタ104は、絶縁表面を有する基板900上に、半導体層907と、半導体層
907上のゲート絶縁膜902と、半導体層907と重なる位置においてゲート絶縁膜9
02上に位置し、なおかつゲートとして機能する導電膜910と、ソースまたはドレイン
として機能し、半導体層907上に位置する導電膜911及び導電膜908とを有する。
導電膜910は、走査線G2としても機能する。導電膜911は、コンタクトホールを介
して導電膜906に接続されている。なお、図8では、トランジスタ102とトランジス
タ104とが一の半導体層907を共有しているが、トランジスタ102とトランジスタ
104とが互いに独立した半導体層を有していても良い。

0142

トランジスタ105は、絶縁表面を有する基板900上に、半導体層913と、半導体層
913上のゲート絶縁膜902と、半導体層913と重なる位置においてゲート絶縁膜9
02上に位置し、なおかつゲートとして機能する導電膜912と、ソースまたはドレイン
として機能し、半導体層913上に位置する導電膜908及び導電膜914とを有する。
導電膜912は、走査線G3としても機能する。導電膜914は電源線VAとしても機能
する。

0143

トランジスタ106は、絶縁表面を有する基板900上に、半導体層916と、半導体層
916上のゲート絶縁膜902と、半導体層916と重なる位置においてゲート絶縁膜9
02上に位置し、なおかつゲートとして機能する導電膜915と、ソースまたはドレイン
として機能し、半導体層916上に位置する導電膜909及び導電膜917とを有する。
導電膜915は走査線G4としても機能する。

0144

容量素子107は、絶縁表面を有する基板900上に、半導体層907と、半導体層90
7上のゲート絶縁膜902と、半導体層907と重なる位置においてゲート絶縁膜902
上に位置する導電膜906とを有する。なお、図8では、容量素子107と、トランジス
タ102とが一の半導体層907を共有しているが、容量素子107と、トランジスタ1
02とが、互いに独立した半導体層を有していても良い。

0145

容量素子108は、絶縁表面を有する基板900上に、半導体層918と、半導体層91
8上のゲート絶縁膜902と、半導体層918と重なる位置においてゲート絶縁膜902
上に位置する導電膜906とを有する。半導体層918は、導電膜917を介して、電源
線VBとしても機能する導電膜930に接続している。

0146

トランジスタ109は、絶縁表面を有する基板900上に、半導体層913と、半導体層
913上のゲート絶縁膜902と、半導体層913と重なる位置においてゲート絶縁膜9
02上に位置し、なおかつゲートとして機能する導電膜919と、ソースまたはドレイン
として機能し、半導体層913上に位置する導電膜908及び導電膜921とを有する。
導電膜919は走査線G2としても機能する。また、導電膜921は、コンタクトホール
を介して、電源線VCとして機能する導電膜922に接続されている。なお、図8では、
トランジスタ105とトランジスタ109とが一の半導体層913を共有しているが、ト
ランジスタ105とトランジスタ109とが互いに独立した半導体層を有していても良い

0147

また、導電膜904、導電膜905、導電膜908、導電膜909、導電膜911、導電
膜914、導電膜917、導電膜921上には、絶縁膜923が形成されている。そして
、絶縁膜923上には、アノードとして機能する導電膜925が設けられている。導電膜
925は、絶縁膜923に形成されたコンタクトホール926を介して、導電膜909に
接続されている。

0148

また、導電膜925の一部が露出するような開口部を有した絶縁膜927が、絶縁膜92
3上に設けられている。導電膜925の一部及び絶縁膜927上には、電界発光層928
と、カソードとして機能する導電膜929とが、順に積層するように設けられている。導
電膜925と、電界発光層928と、導電膜929とが重なっている領域が、発光素子1
01に相当する。

0149

なお、図8では、導電膜910と導電膜919とが共に走査線G2としても機能する場合
を例示しているが、導電膜910と導電膜919とが一の導電膜で構成されていても良い

0150

なお、半導体層903、半導体層907、半導体層913、半導体層916、半導体層9
18には、単結晶である、シリコン又はゲルマニウムなどの半導体を用いる。

0151

半導体層903、半導体層907、半導体層913、半導体層916、及び半導体層91
8が単結晶のシリコンである場合、まず、単結晶の半導体基板であるボンド基板を用意す
る。そして上記ボンド基板に、電界で加速されたイオンでなるイオンビーム注入し、ボ
ンド基板の表面から一定の深さの領域に、結晶構造が乱されることで局所的に脆弱化され
脆化層を形成する。脆化層が形成される領域の深さは、イオンビームの加速エネルギー
とイオンビームの入射角によって調節することができる。そして、ボンド基板と、絶縁
面を有する基板900とを貼り合わせる。貼り合わせは、ボンド基板と基板900とを重
ね合わせた後、ボンド基板と基板900の一部に、1N/cm2以上500N/cm2以
下、好ましくは11N/cm2以上20N/cm2以下程度の圧力を加える。圧力を加え
ると、その部分からボンド基板と基板900の絶縁表面とが接合を開始し、最終的には密
着した面全体に接合がおよぶ。次いで、加熱処理を行うことで、脆化層に存在する微小
イド体積が増大し、微小ボイドどうしが結合する。その結果、脆化層においてボンド
板の一部である単結晶半導体層が、ボンド基板から分離する。上記加熱処理の温度は、基
板900の歪み点を越えない温度とする。そして、上記単結晶半導体層をエッチング等に
より所望の形状に加工することで、半導体層903、半導体層907、半導体層913、
半導体層916、及び半導体層918を形成することができる。

0152

半導体層903、半導体層907、半導体層913、半導体層916、及び半導体層91
8には、閾値電圧を制御するために、硼素、アルミニウム、ガリウムなどのp型の導電性
を付与する不純物元素、若しくはリン、砒素などのn型の導電性を付与する不純物元素を
添加しても良い。閾値電圧を制御するための不純物元素の添加は、パターニングする前の
半導体層に対して行っても良いし、パターニング後に形成された半導体層903、半導体
層907、半導体層913、半導体層916、及び半導体層918に対して行っても良い
。また、閾値電圧を制御するための不純物元素の添加を、ボンド基板に対して行っても良
い。若しくは、不純物元素の添加を、閾値電圧を大まかに調整するためにボンド基板に対
して行った上で、閾値電圧を微調整するために、パターニング前の半導体層に対して、又
はパターニングにより形成された半導体層903、半導体層907、半導体層913、半
導体層916、及び半導体層918に対しても行っても良い。

0153

なお、半導体層903、半導体層907、半導体層913、半導体層916、及び半導体
層918は、例えば、絶縁表面を有する基板900上に気相成長法を用いて形成された多
結晶、微結晶、非晶質の半導体層を用いても良いし、上記半導体層を公知の技術により結
晶化しても良い。公知の結晶化方法としては、レーザ光を用いたレーザ結晶化法、触媒
素を用いる結晶化法がある。或いは、触媒元素を用いる結晶化法とレーザ結晶化法とを組
み合わせて用いることもできる。また、石英のような耐熱性に優れている基板を基板90
0として用いる場合、電熱炉を使用した熱結晶化方法赤外光を用いたランプアニール
晶化法、触媒元素を用いる結晶化法、950℃程度の高温アニール法などを用いても良い

0154

また、半導体層903、半導体層907、半導体層913、半導体層916、及び半導体
層918に、酸化物半導体などのワイドギャップ半導体を用いても良い。酸化物半導体を
半導体層903、半導体層907、半導体層913、半導体層916、及び半導体層91
8に用いる場合、ドーパントを上記半導体層に添加して、ソースまたはドレインとして機
能する不純物領域を形成する。ドーパントの添加は、イオン注入法を用いることができる
。ドーパントは、例えばヘリウム、アルゴン、キセノンなどの希ガスや、窒素、リン、ヒ
素、アンチモンなどの15族原子などを用いることができる。例えば、窒素をドーパント
として用いた場合、不純物領域中の窒素原子の濃度は、5×1019/cm3以上1×1
022/cm3以下であることが望ましい。

0155

なお、本発明の一態様に係る発光装置では、白色などの単色の光を発する発光素子と、カ
ラーフィルタを組み合わせることで、フルカラー画像の表示を行う、カラーフィルタ方式
を採用することができる。或いは、互いに異なる色相の光を発する複数の発光素子を用い
て、フルカラー画像の表示を行う方式を採用することもできる。この方式は、発光素子が
有する一対の電極間に設けられる電界発光層を、対応する色ごとに塗り分けるため、塗り
分け方式と呼ばれる。

0156

塗り分け方式の場合、電界発光層の塗り分けは、通常、メタルマスクなどのマスクを用い
て、蒸着法で行われる。そのため、画素のサイズは蒸着法による電界発光層の塗り分け精
度に依存する。一方、カラーフィルタ方式の場合、塗り分け方式とは異なり、電界発光層
の塗り分けを行う必要がない。よって、塗り分け方式の場合よりも、画素サイズの縮小
が容易であり、高精細の画素部を実現することができる。

0157

また、発光装置には、トランジスタが形成された基板800または基板900などの素子
基板側から発光素子の光を取り出すボトムエミッション構造と、素子基板とは反対の側か
ら発光素子の光を取り出すトップエミッション構造とがある。トップエミッション構造の
場合、発光素子から発せられる光を、配線、トランジスタ、保持容量などの各種素子によ
って遮られることがないため、ボトムエミッション構造に比べて、画素からの光の取り出
し効率を高めることができる。よって、トップエミッション構造は、発光素子に供給する
電流値を低く抑えても、高い輝度を得ることができるため、発光素子の長寿命化に有利で
ある。

0158

また、本発明の一態様に係る発光装置では、電界発光層から発せられる光を発光素子内で
共振させる、マイクロキャビティ微小光共振器)構造を有していても良い。マイクロ
ビティ構造により、特定の波長の光について、発光素子からの取り出し効率を高めるこ
とができるので、画素部の輝度と色純度を向上させることができる。

0159

図10に、マイクロキャビティ構造を有する画素の断面図を、一例として示す。なお、図
10では、赤に対応する画素の断面の一部、青に対応する画素の断面の一部と、緑に対応
する画素の断面の一部とを示している。

0160

具体的に、図10では、赤に対応した画素140rと、緑に対応した画素140gと、青
に対応した画素140bとが示されている。画素140r、画素140g、画素140b
は、それぞれアノード715r、アノード715g、アノード715bを有する。上記ア
ノード715r、アノード715g、アノード715bは、画素140r、画素140g
、画素140bのそれぞれにおいて、基板740に形成された絶縁膜750の上に設けら
れている。

0161

そして、アノード715r、アノード715g、及びアノード715b上には絶縁膜を有
する隔壁730が設けられている。隔壁730は開口部を有し、上記開口部において、ア
ノード715r、アノード715g、及びアノード715bが、それぞれ一部露出してい
る。また、上記露出している領域を覆うように、隔壁730上に、電界発光層731と、
可視光に対して透光性を有するカソード732とが、順に積層されている。

0162

アノード715rと、電界発光層731と、カソード732とが重なる部分が、赤に対応
した発光素子741rに相当する。アノード715gと、電界発光層731と、カソード
732とが重なる部分が、緑に対応した発光素子741gに相当する。アノード715b
と、電界発光層731と、カソード732とが重なる部分が、青に対応した発光素子74
1bに相当する。

0163

また、基板742は、発光素子741r、発光素子741g、及び発光素子741bを間
に挟むように、基板740と対峙している。基板742上には、画素140rに対応した
着色層743r、画素140gに対応した着色層743g、画素140bに対応した着色
層743bが設けられている。着色層743rは、赤に対応した波長領域の光の透過率
、他の波長領域の光の透過率より高い層であり、着色層743gは、緑に対応した波長領
域の光の透過率が、他の波長領域の光の透過率より高い層であり、着色層743bは、青
に対応した波長領域の光の透過率が、他の波長領域の光の透過率より高い層である。

0164

さらに、基板742上には、着色層743r、着色層743g、着色層743bを覆うよ
うに、オーバーコート744が設けられている。オーバーコート744は、着色層743
r、着色層743g、着色層743bを保護するための、可視光に対して透光性を有する
層であり、平坦性の高い樹脂材料を用いるのが好ましい。着色層743r、着色層743
g、及び着色層743bと、オーバーコート744とを合わせてカラーフィルタと見なし
ても良いし、着色層743r、着色層743g、及び着色層743bのそれぞれをカラー
フィルタと見なしても良い。

0165

そして、図10では、アノード715rに、可視光の反射率が高い導電膜745rと、可
視光の透過率が上記導電膜745rよりも高い導電膜746rとを、順に積層して用いる
。また、アノード715gに、可視光の反射率が高い導電膜745gと、可視光の透過率
が上記導電膜745gよりも高い導電膜746gとを、順に積層して用いる。導電膜74
6gの膜厚は、導電膜746rの膜厚よりも小さいものとする。また、アノード715b
に、可視光の反射率が高い導電膜745bを用いる。

0166

よって、図10に示す発光装置では、発光素子741rにおいて、電界発光層731から
発せられた光の光路長は、導電膜745rとカソード732の距離により調節することが
できる。また、発光素子741gにおいて、電界発光層731から発せられた光の光路長
は、導電膜745gとカソード732の距離により調節することができる。また、発光素
子741bにおいて、電界発光層731から発せられた光の光路長は、導電膜745bと
カソード732の距離により調節することができる。

0167

本発明の一態様では、発光素子741rと、発光素子741gと、発光素子741bにそ
れぞれ対応する光の波長に合わせて、上記光路長を調整することで、電界発光層731か
ら発せられた光を上記各発光素子内において共振させる、マイクロキャビティ構造として
も良い。例えば、図10の場合、導電膜745r、導電膜745g、または導電膜745
bと、カソード732との間の距離をL、電界発光層731の屈折率をn、共振させたい
光の波長をλとすると、距離Lと屈折率nの積が、波長λの(2N−1)/4倍(Nは自
然数)になるようにすると良い。

0168

上記マイクロキャビティ構造を、本発明の一態様に係る発光装置に採用することで、発光
素子741rから発せられる光において、赤に対応した波長を有する光の強度が、共振に
より高まる。よって、着色層743rを通して得られる赤の光の色純度及び輝度が高まる
。また、発光素子741gから発せられる光において、緑に対応した波長を有する光の強
度が、共振により高まる。よって、着色層743gを通して得られる緑の光の色純度及び
輝度が高まる。また、発光素子741bから発せられる光において、青に対応した波長を
有する光の強度が、共振により高まる。よって、着色層743bを通して得られる青の光
の色純度及び輝度が高まる。

0169

なお、図10では、赤、緑、青の3色に対応する画素を用いる構成について示したが、本
発明の一態様では、当該構成に限定されない。本発明の一態様で用いる色の組み合わせは
、例えば、赤、緑、青、黄の4色、または、シアンマゼンタイエローの3色を用いて
いても良い。或いは、上記色の組み合わせは、淡色の赤、緑、及び青、並びに濃色の赤、
緑、及び青の6色を用いていても良い。或いは、上記色の組み合わせは、赤、緑、青、シ
アン、マゼンタ、イエローの6色を用いていても良い。

0170

なお、例えば、赤、緑、及び青の画素を用いて表現できる色は、色度図上のそれぞれの発
光色に対応する3点が描く三角形の内側に示される色に限られる。従って、赤、緑、青、
黄の画素を用いた場合のように、色度図上の該三角形の外側に発光色が存在する発光素子
別途加えることで、当該発光装置において表現できる色域を拡大し、色再現性を豊かに
することができる。

0171

また、図10では、発光素子741r、発光素子741g、発光素子741bのうち、光
の波長λが最も短い発光素子741bにおいて、可視光の反射率が高い導電膜745bを
アノードとして用い、他の発光素子741r、発光素子741gにおいては、膜厚が互い
に異なる導電膜746r及び導電膜746gを用いることにより、光路長を調整している
。本発明の一態様では、波長λが最も短い発光素子741bにおいても、可視光の反射率
が高い導電膜745b上に、導電膜746r及び導電膜746gのような、可視光の透過
率の高い導電膜を設けていても良い。ただし、図10に示すように、波長λが最も短い発
光素子741bにおいて、可視光の反射率が高い導電膜745bでアノードを構成する場
合、全ての発光素子において、アノードに可視光の透過率が高い導電膜を用いる場合より
も、アノードの作製工程が簡素化されるため、好ましい。

0172

なお、可視光の反射率が高い導電膜745bは、可視光の透過率が高い導電膜746r及
び導電膜746gに比べて、仕事関数が小さい場合が多い。よって、光の波長λが最も短
い発光素子741bでは、発光素子741r、発光素子741gに比べて、アノード71
5bから電界発光層731への正孔注入が行われにくいため、発光効率が低い傾向にある
。そこで、本発明の一態様では、光の波長λが最も短い発光素子741bにおいて、電界
発光層731のうち、可視光の反射率が高い導電膜745bと接する層において、正孔
送性の高い物質に、当該正孔輸送性の高い物質に対してアクセプター性電子受容性)を
示す物質を含有させた複合材料を用いることが好ましい。上記複合材料を、アノード71
5bに接して形成することにより、アノード715bから電界発光層731への正孔注入
が行われやすくなり、発光素子741bの発光効率を高めることができる。

0173

アクセプター性を示す物質としては、7,7,8,8−テトラシアノ−2,3,5,6−
テトラフルオロキノジメタン略称:F4−TCNQ)、クロラニル等を挙げることがで
きる。また、遷移金属酸化合物を挙げることができる。また、元素周期表における第4族
乃至第8族に属する金属の酸化物を挙げることができる。具体的には、酸化バナジウム
酸化ニオブ、酸化タンタル、酸化クロム酸化モリブデン酸化タングステン、酸化マン
ガン酸化レニウムはアクセプター性が高いため好ましい。中でも特に、酸化モリブデン
は大気中でも安定であり、吸湿性が低く、扱いやすいため好ましい。

0174

複合材料に用いる正孔輸送性の高い物質としては、芳香族アミン化合物カルバゾール
導体、芳香族炭化水素高分子化合物オリゴマーデンドリマーポリマー等)など、
種々の化合物を用いることができる。なお、複合材料に用いる有機化合物としては、正孔
輸送性の高い有機化合物であることが好ましい。具体的には、10−6cm2/Vs以上
正孔移動度を有する物質であることが好ましい。但し、電子よりも正孔の輸送性の高い
物質であれば、これら以外のものを用いてもよい。

0175

また、可視光の反射率が高い導電膜745r、導電膜745g、導電膜745bとしては
、例えば、アルミニウム、銀、または、これらの金属材料を含む合金等を、単層で、或い
は積層することで、形成することができる。また、導電膜745r、導電膜745g、導
電膜745bを、可視光の反射率の高い導電膜と、膜厚の薄い導電膜(好ましくは20n
m以下、更に好ましくは10nm以下)とを積層させて、形成してもよい。例えば、可視
光の反射率の高い導電膜上に、薄いチタン膜モリブデン膜を積層して、導電膜745b
を形成することにより、可視光の反射率の高い導電膜(アルミニウム、アルミニウムを含
む合金、または銀など)の表面に酸化膜が形成されるのを防ぐことができる。

0176

また、可視光の透過率が高い導電膜746r及び導電膜746gには、例えば、酸化イン
ジウム、酸化スズ、酸化亜鉛、インジウム錫酸化物インジウム亜鉛酸化物などを用いる
ことができる。

0177

また、カソード732は、例えば、光を透過する程度の薄い導電膜(好ましくは20nm
以下、更に好ましくは10nm以下)と、導電性の金属酸化物で構成された導電膜とを積
層することで、形成することができる。光を透過する程度の薄い導電膜は、銀、マグネシ
ウム、またはこれらの金属材料を含む合金等を、単層で、或いは積層して形成することが
できる。導電性の金属酸化物としては、酸化インジウム、酸化スズ、酸化亜鉛、インジウ
錫酸化物、インジウム亜鉛酸化物、またはこれらの金属酸化物材料酸化シリコンを含
ませたものを用いることができる。

0178

本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。

0179

(実施の形態3)
本実施の形態では、本発明の発光装置の具体的な構成の一例について説明する。図11
、本実施の形態における発光装置のブロック図を、一例として示す。なお、図11に示す
ブロック図では、発光装置内の回路を機能ごとに分類し、互いに独立したブロックとして
示しているが、実際の回路は機能ごとに完全に切り分けることが難しく、一つの回路が複
数の機能に係わることもあり得る。

0180

図11に示す発光装置は、画素を複数有する画素部500と、各画素をラインごとに選択
する走査線駆動回路510と、選択されたラインの画素への画像信号の入力を制御する信
号線駆動回路520とを有する。

0181

画素部500の構成としては、例えば上記実施の形態1に示す発光装置における画素部の
構成を適用することができる。

0182

信号線駆動回路520は、シフトレジスタ521、第1の記憶回路522、第2の記憶回
路523、DA変換回路524を有している。シフトレジスタ521には、クロック信号
S−CLK、スタートパルス信号S−SPが入力される。シフトレジスタ521は、これ
らクロック信号S−CLK及びスタートパルス信号S−SPに従って、パルスが順次シフ
トするタイミング信号を生成し、第1の記憶回路522に出力する。タイミング信号のパ
ルスの出現する順序は、走査方向切り替え信号に従って切り替えるようにしても良い。

0183

第1の記憶回路522にタイミング信号が入力されると、該タイミング信号のパルスに従
って、画像信号が順に第1の記憶回路522に書き込まれ、保持される。なお、第1の記
憶回路522が有する複数の記憶回路に順に画像信号を書き込んでも良いが、第1の記憶
回路522が有する複数の記憶回路をいくつかのグループに分け、該グループごとに並行
して画像信号を入力する、いわゆる分割駆動を行っても良い。

0184

第1の記憶回路522の全ての記憶回路への、画像信号の書き込みが一通り終了するまで
の時間を、ライン期間と呼ぶ。実際には、上記ライン期間に水平帰線期間が加えられた期
間をライン期間に含むことがある。

0185

1ライン期間が終了すると、第2の記憶回路523に入力されるラッチ信号S−LSのパ
ルスに従って、第1の記憶回路522に保持されている画像信号が、第2の記憶回路52
3に一斉に書き込まれ、保持される。画像信号を第2の記憶回路523に送出し終えた第
1の記憶回路522には、再びシフトレジスタ521からのタイミング信号に従って、次
の画像信号の書き込みが順次行われる。この2順目の1ライン期間中には、第2の記憶回
路523に書き込まれ、保持されている画像信号が、DA変換回路524に入力される。

0186

そしてDA変換回路524は、入力されたデジタルの画像信号をアナログの画像信号に変
換し、信号線を介して画素部500内の各画素に入力する。

0187

なお、信号線駆動回路520は、シフトレジスタ521の代わりに、パルスが順次シフト
する信号を出力することができる別の回路を用いても良い。

0188

また、図11では、DA変換回路524の後段に画素部500が直接接続されているが、
本発明はこの構成に限定されない。画素部500の前段に、DA変換回路524から出力
された画像信号に信号処理を施す回路を設けることができる。信号処理を施す回路の一例
として、例えばバッファレベルシフタなどが挙げられる。

0189

次に、走査線駆動回路510の動作について説明する。走査線駆動回路510はパルスが
順次シフトする選択信号を生成し、該選択信号を複数の走査線に入力することで、画素を
ラインごとに選択する。選択信号により画素が選択されると、それぞれゲートが走査線の
一つに電気的に接続された複数のトランジスタが適宜オン状態又はオフ状態になり、各信
号又は電源電位の供給が行われる。

0190

なお、画素部500、走査線駆動回路510、信号線駆動回路520は、同じ基板に形成
することができるが、いずれかを異なる基板で形成することもできる。

0191

本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。

0192

(実施の形態4)
本実施の形態では、本発明の発光装置の具体的な構成の一例について説明する。図12
、本実施の形態における発光装置のブロック図を、一例として示す。なお、図12に示す
ブロック図では、発光装置内の回路を機能ごとに分類し、互いに独立したブロックとして
示しているが、実際の回路は機能ごとに完全に切り分けることが難しく、一つの回路が複
数の機能に係わることもあり得る。

0193

図12に示す本発明の発光装置は、複数の画素を有する画素部600と、複数の画素をラ
インごとに選択する走査線駆動回路610と、選択されたライン内の画素への画像信号の
入力を制御する信号線駆動回路620とを有する。

0194

画素部600の構成としては、例えば上記実施の形態1に示す発光装置における画素部の
構成を適用することができる。

0195

信号線駆動回路620は、シフトレジスタ621と、サンプリング回路622と、アナロ
グ信号を記憶することができる記憶回路623とを少なくとも有する。シフトレジスタ6
21にクロック信号S−CLKと、スタートパルス信号S−SPが入力される。シフトレ
ジスタ621はこれらクロック信号S−CLK及びスタートパルス信号S−SPに従って
、パルスが順次シフトするタイミング信号を生成し、サンプリング回路622に入力する
。サンプリング回路622では、入力されたタイミング信号に従って、信号線駆動回路6
20に入力された1ライン期間分のアナログの画像信号をサンプリングする。そして1ラ
イン期間分の画像信号が全てサンプリングされると、サンプリングされた画像信号はラッ
チ信号S−LSに従って一斉に記憶回路623に出力され、保持される。記憶回路623
に保持される画像信号は、信号線を介して画素部600に入力される。

0196

なお本実施の形態では、サンプリング回路622において1ライン期間分の画像信号を全
てサンプリングした後に、一斉に下段の記憶回路623にサンプリングされた画像信号を
入力する場合を例に挙げて説明するが、本発明はこの構成に限定されない。サンプリング
回路622において各画素に対応する画像信号をサンプリングしたら、1ライン期間を待
たずに、その都度下段の記憶回路623にサンプリングされた画像信号を入力しても良い

0197

また画像信号のサンプリングは対応する画素毎に順に行っても良いし、1ライン内の画素
をいくつかのグループに分け、各グループに対応する画素ごとに並行して行っても良い。

0198

なお図12では記憶回路623の後段に直接画素部600が接続されているが、本発明は
この構成に限定されない。画素部600の前段に、記憶回路623から出力されたアナロ
グの画像信号に信号処理を施す回路を設けることができる。信号処理を施す回路の一例と
して、例えば波形を整形することができるバッファなどが挙げられる。

0199

そして、記憶回路623から画素部600に画像信号が入力されるのと並行して、サンプ
リング回路622は次のライン期間に対応する画像信号を再びサンプリングすることがで
きる。

0200

次に、走査線駆動回路610の動作について説明する。走査線駆動回路610はパルスが
順次シフトする選択信号を生成し、該選択信号を複数の走査線に入力することで、画素を
ラインごとに選択する。選択信号により画素が選択されると、ゲートのそれぞれが走査線
の一つに電気的に接続された複数のトランジスタが適宜オン状態又はオフ状態になり、各
信号又は電源電位の供給が行われる。

0201

なお、画素部600、走査線駆動回路610、信号線駆動回路620は、同じ基板に形成
することができるが、いずれかを異なる基板で形成することもできる。

0202

本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。

0203

(実施の形態5)
図13は、本発明の一態様に係る発光装置の斜視図の一例である。図13では、上記実施
の形態における発光装置を表示部に用いた場合の、発光装置を例示している。

0204

図13に示す発光装置は、表示部1601と、回路基板1602と、接続部1603とを
有している。

0205

回路基板1602には、画像処理部が設けられており、接続部1603を介して各種信号
や電源電位が表示部1601に入力される。接続部1603には、FPC(Flexib
le PrintedCircuit)などを用いることができる。また、接続部16
03にCOFテープを用いる場合、画像処理部の一部の回路、或いは表示部1601が有
する駆動回路の一部などを別途用意したチップに形成しておき、COF(Chip On
Film)法を用いて当該チップをCOFテープに接続しておいても良い。

0206

本実施の形態は、上記実施の形態と組み合わせて実施することが可能である。

0207

(実施の形態6)
酸化物半導体に限らず、実際に測定される絶縁ゲート型トランジスタの電界効果移動度は
、さまざまな理由によって本来の移動度よりも低くなる。移動度を低下させる要因として
は半導体内部の欠陥や半導体と絶縁膜との界面の欠陥があるが、Levinsonモデル
を用いると、半導体内部に欠陥がないと仮定した場合の電界効果移動度を理論的に導き出
せる。そこで、本実施の形態では、半導体内部に欠陥がない理想的な酸化物半導体の電界
効果移動度を理論的に導き出すとともに、このような酸化物半導体を用いて微細なトラン
ジスタを作製した場合の特性の計算結果を示す。

0208

半導体本来の移動度をμ0、測定される電界効果移動度をμとし、半導体中に何らかのポ
テンシャ障壁粒界等)が存在すると仮定すると、以下の式で表現できる。

0209

0210

ここで、Eはポテンシャル障壁の高さであり、kがボルツマン定数、Tは絶対温度である
。また、ポテンシャル障壁が欠陥に由来すると仮定すると、Levinsonモデルでは
、以下の式で表される。

0211

0212

ここで、eは電気素量、Nはチャネル内の単位面積当たり平均欠陥密度、εは半導体の
誘電率、nは単位面積当たりのチャネルに含まれるキャリア数、Coxは単位面積当たり
の容量、Vgはゲート電圧、tはチャネルの厚さである。なお、厚さ30nm以下の半導
体層であれば、チャネルの厚さは半導体層の厚さと同一として差し支えない。線形領域に
おけるドレイン電流Idは、以下の式となる。

0213

0214

ここで、Lはチャネル長、Wはチャネル幅であり、ここでは、L=W=10μmである。
また、Vdはドレイン電圧である。上式の両辺をVgで割り、更に両辺の対数を取ると、
以下のようになる。

0215

0216

数7の右辺はVgの関数である。この式からわかるように、縦軸をln(Id/Vg)、
横軸を1/Vgとする直線の傾きから欠陥密度Nが求められる。すなわち、トランジスタ
のId—Vg特性から、欠陥密度を評価できる。酸化物半導体としては、インジウム(I
n)、スズ(Sn)、亜鉛(Zn)の比率が、In:Sn:Zn=1:1:1のものでは
欠陥密度Nは1×1012/cm2程度である。

0217

このようにして求めた欠陥密度等をもとに数4および数5よりμ0=120cm2/Vs
導出される。欠陥のあるIn−Sn−Zn系酸化物で測定される移動度は35cm2/
Vs程度である。しかし、半導体内部および半導体と絶縁膜との界面の欠陥が無い酸化物
半導体の移動度μ0は120cm2/Vsとなると予想できる。

0218

ただし、半導体内部に欠陥がなくても、チャネルとゲート絶縁物との界面での散乱によっ
てトランジスタの輸送特性は影響を受ける。すなわち、ゲート絶縁物界面からxだけ離れ
た場所における移動度μ1は、以下の式で表される。

0219

0220

ここで、Dはゲート方向の電界、B、Gは定数である。BおよびGは、実際の測定結果
り求めることができ、上記の測定結果からは、B=4.75×107cm/s、G=10
nm(界面散乱が及ぶ深さ)である。Dが増加する(すなわち、ゲート電圧が高くなる)
と数8の第2項が増加するため、移動度μ1は低下することがわかる。

0221

半導体内部の欠陥が無い理想的な酸化物半導体をチャネルに用いたトランジスタの移動度
μ2を計算した結果を図18に示す。なお、計算にはシノプシス社製デバイスシミュレ
ションソフト、Sentaurus Deviceを使用し、酸化物半導体のバンドギャ
ップ、電子親和力比誘電率、厚さをそれぞれ、2.8電子ボルト、4.7電子ボルト、
15、15nmとした。これらの値は、スパッタリング法により形成された薄膜を測定し
て得られたものである。

0222

さらに、ゲート、ソース、ドレインの仕事関数をそれぞれ、5.5電子ボルト、4.6電
ボルト、4.6電子ボルトとした。また、ゲート絶縁物の厚さは100nm、比誘電率
は4.1とした。チャネル長およびチャネル幅はともに10μm、ドレイン電圧Vdは0
.1Vである。

0223

図18で示されるように、ゲート電圧1V強で移動度100cm2/Vs以上のピーク
つけるが、ゲート電圧がさらに高くなると、界面散乱が大きくなり、移動度が低下する。
なお、界面散乱を低減するためには、半導体層表面原子レベルで平坦にすること(At
omic Layer Flatness)が望ましい。

0224

このような移動度を有する酸化物半導体を用いて微細なトランジスタを作製した場合の特
性を計算した結果を図19乃至図21に示す。なお、計算に用いたトランジスタの断面構
造を図22に示す。図22に示すトランジスタは酸化物半導体層にn+の導電型を呈する
半導体領域8103aおよび半導体領域8103cを有する。半導体領域8103aおよ
び半導体領域8103cの抵抗率は2×10−3Ωcmとする。

0225

図22(A)に示すトランジスタは、下地絶縁物8101と、下地絶縁物8101に埋め
込まれるように形成された酸化アルミニウムよりなる埋め込み絶縁物8102の上に形成
される。トランジスタは半導体領域8103a、半導体領域8103cと、それらに挟ま
れ、チャネル形成領域となる真性の半導体領域8103bと、ゲート8105を有する。
ゲート8105の幅を33nmとする。

0226

ゲート8105と半導体領域8103bの間には、ゲート絶縁物8104を有し、また、
ゲート8105の両側面には側壁絶縁物8106aおよび側壁絶縁物8106b、ゲート
8105の上部には、ゲート8105と他の配線との短絡を防止するための絶縁物810
7を有する。側壁絶縁物の幅は5nmとする。また、半導体領域8103aおよび半導体
領域8103cに接して、ソース8108aおよびドレイン8108bを有する。なお、
このトランジスタにおけるチャネル幅を40nmとする。

0227

図22(B)に示すトランジスタは、下地絶縁物8101と、酸化アルミニウムよりなる
埋め込み絶縁物8102の上に形成され、半導体領域8103a、半導体領域8103c
と、それらに挟まれた真性の半導体領域8103bと、幅33nmのゲート8105とゲ
ート絶縁物8104と側壁絶縁物8106aおよび側壁絶縁物8106bと絶縁物810
7とソース8108aおよびドレイン8108bを有する点で図22(A)に示すトラン
ジスタと同じである。

0228

図22(A)に示すトランジスタと図22(B)に示すトランジスタの相違点は、側壁
縁物8106aおよび側壁絶縁物8106bの下の半導体領域の導電型である。図22
A)に示すトランジスタでは、側壁絶縁物8106aおよび側壁絶縁物8106bの下の
半導体領域はn+の導電型を呈する半導体領域8103aおよび半導体領域8103cで
あるが、図22(B)に示すトランジスタでは、真性の半導体領域8103bである。す
なわち、半導体領域8103a(半導体領域8103c)とゲート8105がLoffだ
け重ならない領域ができている。この領域をオフセット領域といい、その幅Loffをオ
セット長という。図から明らかなように、オフセット長は、側壁絶縁物8106a(側
壁絶縁物8106b)の幅と同じである。

0229

その他の計算に使用するパラメータは上述の通りである。計算にはシノプシス社製デバイ
スシミュレーションソフト、Sentaurus Deviceを使用した。図19は、
図22(A)に示される構造のトランジスタのドレイン電流(Id、実線)および移動度
(μ、点線)のゲート電圧(Vg、ゲートとソースの電位差)依存性を示す。ドレイン電
流Idは、ドレイン電圧(ドレインとソースの電位差)を+1Vとし、移動度μはドレイ
ン電圧を+0.1Vとして計算したものである。

0230

図19(A)はゲート絶縁膜の厚さを15nmとしたものであり、図19(B)は10n
mとしたものであり、図19(C)は5nmとしたものである。ゲート絶縁膜が薄くなる
ほど、特にオフ状態でのドレイン電流Id(オフ電流)が顕著に低下する。一方、移動度
μのピーク値やオン状態でのドレイン電流Id(オン電流)には目立った変化が無い。ゲ
ト電圧1V前後で、10μAを超えることが示された。

0231

図20は、図22(B)に示される構造のトランジスタで、オフセット長Loffを5n
mとしたもののドレイン電流Id(実線)および移動度μ(点線)のゲート電圧Vg依存
性を示す。ドレイン電流Idは、ドレイン電圧を+1Vとし、移動度μはドレイン電圧を
+0.1Vとして計算したものである。図20(A)はゲート絶縁膜の厚さを15nmと
したものであり、図20(B)は10nmとしたものであり、図20(C)は5nmとし
たものである。

0232

また、図21は、図22(B)に示される構造のトランジスタで、オフセット長Loff
を15nmとしたもののドレイン電流Id(実線)および移動度μ(点線)のゲート電圧
依存性を示す。ドレイン電流Idは、ドレイン電圧を+1Vとし、移動度μはドレイン電
圧を+0.1Vとして計算したものである。図21(A)はゲート絶縁膜の厚さを15n
mとしたものであり、図21(B)は10nmとしたものであり、図21(C)は5nm
としたものである。

0233

いずれもゲート絶縁膜が薄くなるほど、オフ電流が顕著に低下する一方、移動度μのピー
ク値やオン電流には目立った変化が無い。

0234

なお、移動度μのピークは、図19では80cm2/Vs程度であるが、図20では60
cm2/Vs程度、図21では40cm2/Vs程度と、オフセット長Loffが増加す
るほど低下する。また、オフ電流も同様な傾向がある。一方、オン電流はオフセット長L
offの増加にともなって減少するが、オフ電流の低下に比べるとはるかに緩やかである
。また、いずれもゲート電圧1V前後で、10μAを超えることが示された。

0235

(実施の形態7)
In、Sn、Znを主成分とする酸化物半導体をチャネル形成領域とするトランジスタは
、該酸化物半導体を形成する際に基板を加熱して成膜すること、或いは酸化物半導体膜
形成した後に熱処理を行うことで良好な特性を得ることができる。なお、主成分とは組成
比で5atomic%以上含まれる元素をいう。そこで、本実施の形態では、酸化物半導
体膜の成膜後に基板を意図的に加熱することで、トランジスタの電界効果移動度を向上さ
せた場合を図23乃至図29を用いて説明する。

0236

In、Sn、Znを主成分とする酸化物半導体膜の成膜後に基板を意図的に加熱すること
で、トランジスタの電界効果移動度を向上させることが可能となる。また、トランジスタ
のしきい値電圧をプラスシフトさせ、ノーマリオフ化させることが可能となる。

0237

例えば、図23(A)〜(C)は、In、Sn、Znを主成分とし、チャネル長Lが3μ
m、チャネル幅Wが10μmである酸化物半導体膜と、厚さ100nmのゲート絶縁膜を
用いたトランジスタの特性である。なお、Vdは10Vとした。

0238

図23(A)は基板を意図的に加熱せずにスパッタリング法でIn、Sn、Znを主成分
とする酸化物半導体膜を形成したときのトランジスタ特性である。このとき電界効果移動
度は18.8cm2/Vsecが得られている。一方、基板を意図的に加熱してIn、S
n、Znを主成分とする酸化物半導体膜を形成すると電界効果移動度を向上させることが
可能となる。図23(B)は基板を200℃に加熱してIn、Sn、Znを主成分とする
酸化物半導体膜を形成したときのトランジスタ特性を示すが、電界効果移動度は32.2
cm2/Vsecが得られている。

0239

電界効果移動度は、In、Sn、Znを主成分とする酸化物半導体膜を形成した後に熱処
理をすることによって、さらに高めることができる。図23(C)は、In、Sn、Zn
を主成分とする酸化物半導体膜を200℃でスパッタリング成膜した後、650℃で熱処
理をしたときのトランジスタ特性を示す。このとき電界効果移動度は34.5cm2/V
secが得られている。

0240

基板を意図的に加熱することでスパッタリング成膜中の水分が酸化物半導体膜中に取り込
まれるのを低減する効果が期待できる。また、成膜後に熱処理をすることによっても、酸
化物半導体膜から水素や水酸基若しくは水分を放出させ除去することができ、上記のよう
に電界効果移動度を向上させることができる。このような電界効果移動度の向上は、脱水
化・脱水素化による不純物の除去のみならず、高密度化により原子間距離が短くなるため
とも推定される。また、酸化物半導体から不純物を除去して高純度化することで結晶化を
図ることができる。このように高純度化された非単結晶酸化物半導体は、理想的には10
0cm2/Vsecを超える電界効果移動度を実現することも可能になると推定される。

0241

In、Sn、Znを主成分とする酸化物半導体に酸素イオンを注入し、熱処理により該酸
化物半導体に含まれる水素や水酸基若しくは水分を放出させ、その熱処理と同時に又はそ
の後の熱処理により酸化物半導体を結晶化させても良い。このような結晶化若しくは再結
晶化の処理により結晶性の良い非単結晶酸化物半導体を得ることができる。

0242

基板を意図的に加熱して成膜すること及び/又は成膜後に熱処理することの効果は、電界
効果移動度の向上のみならず、トランジスタのノーマリ・オフ化を図ることにも寄与して
いる。基板を意図的に加熱しないで形成されたIn、Sn、Znを主成分とする酸化物半
導体膜をチャネル形成領域としたトランジスタは、しきい値電圧がマイナスシフトしてし
まう傾向がある。しかし、基板を意図的に加熱して形成された酸化物半導体膜を用いた場
合、このしきい値電圧のマイナスシフト化は解消される。つまり、しきい値電圧はトラン
ジスタがノーマリ・オフとなる方向に動き、このような傾向は図23(A)と図23(B
)の対比からも確認することができる。

0243

なお、しきい値電圧はIn、Sn及びZnの比率を変えることによっても制御することが
可能であり、組成比としてIn:Sn:Zn=2:1:3とすることでトランジスタのノ
ーマリ・オフ化を期待することができる。また、ターゲットの組成比をIn:Sn:Zn
=2:1:3とすることで結晶性の高い酸化物半導体膜を得ることができる。

0244

意図的な基板加熱温度若しくは熱処理温度は、150℃以上、好ましくは200℃以上、
より好ましくは400℃以上であり、より高温で成膜し或いは熱処理することでトランジ
スタのノーマリ・オフ化を図ることが可能となる。

0245

また、意図的に基板を加熱した成膜及び/又は成膜後に熱処理をすることで、ゲートバイ
アスストレスに対する安定性を高めることができる。例えば、2MV/cm、150℃
、1時間印加の条件において、ドリフトがそれぞれ±1.5V未満、好ましくは1.0V
未満を得ることができる。

0246

実際に、酸化物半導体膜成膜後に加熱処理を行っていない試料1と、650℃の加熱処理
を行った試料2のトランジスタに対してBT試験を行った。

0247

まず基板温度を25℃とし、Vdを10Vとし、トランジスタのVg−Id特性の測定を
行った。次に、基板温度を150℃とし、Vdを0.1Vとした。次に、ゲート絶縁膜に
印加される電界強度が2MV/cmとなるようにVgとして20Vを印加し、そのまま1
時間保持した。次に、Vgを0Vとした。次に、基板温度25℃とし、Vdを10Vとし
、トランジスタのVg−Id測定を行った。これをプラスBT試験と呼ぶ。

0248

同様に、まず基板温度を25℃とし、Vdを10Vとし、トランジスタのVg−Id特性
の測定を行った。次に、基板温度を150℃とし、Vdを0.1Vとした。次に、ゲート
絶縁膜に印加される電界強度が−2MV/cmとなるようにVgに−20Vを印加し、そ
のまま1時間保持した。次に、Vgを0Vとした。次に、基板温度25℃とし、Vdを1
0Vとし、トランジスタのVg−Id測定を行った。これをマイナスBT試験と呼ぶ。

0249

試料1のプラスBT試験の結果を図24(A)に、マイナスBT試験の結果を図24(B
)に示す。また、試料2のプラスBT試験の結果を図25(A)に、マイナスBT試験の
結果を図25(B)に示す。

0250

試料1のプラスBT試験およびマイナスBT試験によるしきい値電圧の変動は、それぞれ
1.80Vおよび−0.42Vであった。また、試料2のプラスBT試験およびマイナス
BT試験によるしきい値電圧の変動は、それぞれ0.79Vおよび0.76Vであった。
試料1および試料2のいずれも、BT試験前後におけるしきい値電圧の変動が小さく、信
頼性が高いことがわかる。

0251

熱処理は酸素雰囲気中で行うことができるが、まず窒素若しくは不活性ガス、または減圧
下で熱処理を行ってから酸素を含む雰囲気中で熱処理を行っても良い。最初に脱水化・脱
水素化を行ってから酸素を酸化物半導体に加えることで、熱処理の効果をより高めること
ができる。また、後から酸素を加えるには、酸素イオンを電界で加速して酸化物半導体膜
に注入する方法を適用しても良い。

0252

酸化物半導体中及び積層される膜との界面には、酸素欠損による欠陥が生成されやすいが
、かかる熱処理により酸化物半導体中に酸素を過剰に含ませることにより、定常的に生成
される酸素欠損を過剰な酸素によって補償することが可能となる。過剰酸素は主に格子間
に存在する酸素であり、その酸素濃度は1×1016/cm3以上2×1020/cm3
以下とすれば、結晶に歪み等を与えることなく酸化物半導体中に含ませることができる。

0253

また、熱処理によって酸化物半導体に結晶が少なくとも一部に含まれるようにすることで
、より安定な酸化物半導体膜を得ることができる。例えば、組成比In:Sn:Zn=1
:1:1のターゲットを用いて、基板を意図的に加熱せずにスパッタリング成膜した酸化
物半導体膜は、X線回折(XRD:X−Ray Diffraction)でハローパタ
ンが観測される。この成膜された酸化物半導体膜を熱処理することによって結晶化させる
ことができる。熱処理温度は任意であるが、例えば650℃の熱処理を行うことで、X線
回折により明確な回折ピークを観測することができる。

0254

実際に、In−Sn−Zn−O膜XRD分析を行った。XRD分析には、Bruker
AXS社製X線回折装置D8 ADVANCEを用い、Out−of−Plane法で
測定した。

0255

XRD分析を行った試料として、試料Aおよび試料Bを用意した。以下に試料Aおよび試
料Bの作製方法を説明する。

0256

脱水素化処理済みの石英基板上にIn−Sn−Zn−O膜を100nmの厚さで成膜した

0257

In−Sn−Zn−O膜は、スパッタリング装置を用い、酸素雰囲気で電力を100W(
DC)として成膜した。ターゲットは、In:Sn:Zn=1:1:1[原子数比]のI
n−Sn−Zn−Oターゲットを用いた。なお、成膜時の基板加熱温度は200℃とした
。このようにして作製した試料を試料Aとした。

0258

次に、試料Aと同様の方法で作製した試料に対し加熱処理を650℃の温度で行った。加
熱処理は、はじめに窒素雰囲気で1時間の加熱処理を行い、温度を下げずに酸素雰囲気で
さらに1時間の加熱処理を行っている。このようにして作製した試料を試料Bとした。

0259

図28に試料Aおよび試料BのXRDスペクトルを示す。試料Aでは、結晶由来のピーク
が観測されなかったが、試料Bでは、2θが35deg近傍および37deg〜38de
gに結晶由来のピークが観測された。

0260

このように、In、Sn、Znを主成分とする酸化物半導体は成膜時に意図的に加熱する
こと及び/又は成膜後に熱処理することによりトランジスタの特性を向上させることがで
きる。

0261

この基板加熱や熱処理は、酸化物半導体にとって悪性の不純物である水素や水酸基を膜中
に含ませないようにすること、或いは膜中から除去する作用がある。すなわち、酸化物半
導体中でドナー不純物となる水素を除去することで高純度化を図ることができ、それによ
ってトランジスタのノーマリ・オフ化を図ることができ、酸化物半導体が高純度化される
ことによりオフ電流を1aA/μm以下にすることができる。ここで、上記オフ電流値
単位は、チャネル幅1μmあたりの電流値を示す。

0262

具体的には、図29に示すように、基板温度が125℃の場合には1aA/μm(1×1
0−18A/μm)以下、85℃の場合には100zA/μm(1×10−19A/μm
)以下、室温(27℃)の場合には1zA/μm(1×10−21A/μm)以下にする
ことができる。好ましくは、125℃において0.1aA/μm(1×10−19A/μ
m)以下に、85℃において10zA/μm(1×10−20A/μm)以下に、室温に
おいて0.1zA/μm(1×10−22A/μm)以下にすることができる。

0263

もっとも、酸化物半導体膜の成膜時に水素や水分が膜中に混入しないように、成膜室外部
からのリークや成膜室内内壁からの脱ガスを十分抑え、スパッタガスの高純度化を図る
ことが好ましい。例えば、スパッタガスは水分が膜中に含まれないように露点−70℃以
下であるガスを用いることが好ましい。また、ターゲットそのものに水素や水分などの不
純物が含まれていていないように、高純度化されたターゲットを用いることが好ましい。
In、Sn、Znを主成分とする酸化物半導体は熱処理によって膜中の水分を除去するこ
とができるが、In、Ga、Znを主成分とする酸化物半導体と比べて水分の放出温度
高いため、好ましくは最初から水分の含まれない膜を形成しておくことが好ましい。

0264

また、酸化物半導体膜成膜後に650℃の加熱処理を行った試料のトランジスタにおいて
、基板温度と電気的特性の関係について評価した。

0265

測定に用いたトランジスタは、チャネル長Lが3μm、チャネル幅Wが10μm、Lov
が片側3μm(合計6μm)、dWが0μmである。なお、Vdは10Vとした。なお、
基板温度は−40℃、−25℃、25℃、75℃、125℃および150℃で行った。こ
こで、トランジスタにおいて、ゲート電極と一対の電極との重畳する幅をLovと呼び、
酸化物半導体膜に対する一対の電極のはみ出しをdWと呼ぶ。

0266

図26に、Id(実線)および電界効果移動度(点線)のVg依存性を示す。また、図2
7(A)に基板温度としきい値電圧の関係を、図27(B)に基板温度と電界効果移動度
の関係を示す。

0267

図27(A)より、基板温度が高いほどしきい値電圧は低くなることがわかる。なお、そ
の範囲は−40℃〜150℃で1.09.V〜−0.23Vであった。

0268

また、図27(B)より、基板温度が高いほど電界効果移動度が低くなることがわかる。
なお、その範囲は−40℃〜150℃で36cm2/Vs〜32cm2/Vsであった。
従って、上述の温度範囲において電気的特性の変動が小さいことがわかる。

0269

上記のようなIn、Sn、Znを主成分とする酸化物半導体をチャネル形成領域とするト
ランジスタによれば、オフ電流を1aA/μm以下に保ちつつ、電界効果移動度を30c
m2/Vsec以上、好ましくは40cm2/Vsec以上、より好ましくは60cm2
/Vsec以上とし、LSIで要求されるオン電流の値を満たすことができる。例えば、
L/W=33nm/40nmのFETで、ゲート電圧2.7V、ドレイン電圧1.0Vの
とき12μA以上のオン電流を流すことができる。またトランジスタの動作に求められる
温度範囲においても、十分な電気的特性を確保することができる。このような特性であれ
ば、Si半導体で作られる集積回路の中に酸化物半導体で形成されるトランジスタを混載
しても、動作速度を犠牲にすることなく新たな機能を有する集積回路を実現することがで
きる。

0270

本実施例では、In−Sn−Zn−O膜を酸化物半導体膜に用いたトランジスタの一例に
ついて、図30などを用いて説明する。

0271

図30は、コプラナー型であるトップゲートトップコンタクト構造のトランジスタの上
面図および断面図である。図30(A)にトランジスタの上面図を示す。また、図30
B)に図30(A)の一点鎖線A−Bに対応する断面A−Bを示す。

0272

図30(B)に示すトランジスタは、基板2100と、基板2100上に設けられた下地
絶縁膜2102と、下地絶縁膜2102の周辺に設けられた保護絶縁膜2104と、下地
絶縁膜2102および保護絶縁膜2104上に設けられた高抵抗領域2106aおよび低
抵抗領域2106bを有する酸化物半導体膜2106と、酸化物半導体膜2106上に設
けられたゲート絶縁膜2108と、ゲート絶縁膜2108を介して酸化物半導体膜210
6と重畳して設けられたゲート電極2110と、ゲート電極2110の側面と接して設け
られた側壁絶縁膜2112と、少なくとも低抵抗領域2106bと接して設けられた一対
の電極2114と、少なくとも酸化物半導体膜2106、ゲート電極2110および一対
の電極2114を覆って設けられた層間絶縁膜2116と、層間絶縁膜2116に設けら
れた開口部を介して少なくとも一対の電極2114の一方と接続して設けられた配線21
18と、を有する。

0273

なお、図示しないが、層間絶縁膜2116および配線2118を覆って設けられた保護膜
を有していても構わない。該保護膜を設けることで、層間絶縁膜2116の表面伝導に起
因して生じる微小リーク電流を低減することができ、トランジスタのオフ電流を低減する
ことができる。

0274

本実施例では、上記とは異なるIn−Sn−Zn−O膜を酸化物半導体膜に用いたトラン
ジスタの他の一例について示す。

0275

図31は、本実施例で作製したトランジスタの構造を示す上面図および断面図である。図
31(A)はトランジスタの上面図である。また、図31(B)は図31(A)の一点鎖
線A−Bに対応する断面図である。

0276

図31(B)に示すトランジスタは、基板3600と、基板3600上に設けられた下地
絶縁膜3602と、下地絶縁膜3602上に設けられた酸化物半導体膜3606と、酸化
物半導体膜3606と接する一対の電極3614と、酸化物半導体膜3606および一対
の電極3614上に設けられたゲート絶縁膜3608と、ゲート絶縁膜3608を介して
酸化物半導体膜3606と重畳して設けられたゲート電極3610と、ゲート絶縁膜36
08およびゲート電極3610を覆って設けられた層間絶縁膜3616と、層間絶縁膜3
616に設けられた開口部を介して一対の電極3614と接続する配線3618と、層間
絶縁膜3616および配線3618を覆って設けられた保護膜3620と、を有する。

0277

基板3600としてはガラス基板を、下地絶縁膜3602としては酸化シリコン膜を、酸
化物半導体膜3606としてはIn−Sn−Zn−O膜を、一対の電極3614としては
タングステン膜を、ゲート絶縁膜3608としては酸化シリコン膜を、ゲート電極361
0としては窒化タンタル膜とタングステン膜との積層構造を、層間絶縁膜3616として
酸化窒化シリコン膜ポリイミド膜との積層構造を、配線3618としてはチタン膜、
アルミニウム膜、チタン膜がこの順で形成された積層構造を、保護膜3620としてはポ
イミド膜を、それぞれ用いた。

0278

なお、図31(A)に示す構造のトランジスタにおいて、ゲート電極3610と一対の電
極3614との重畳する幅をLovと呼ぶ。同様に、酸化物半導体膜3606に対する一
対の電極3614のはみ出しをdWと呼ぶ。

0279

本発明の一態様に係る発光装置は、画像発光装置、ノート型パーソナルコンピュータ、記
媒体を備えた画像再生装置(代表的にはDVD:Digital Versatile
Disc等の記録媒体再生し、その画像を表示しうるディスプレイを有する装置)に
用いることができる。その他に、本発明の一態様に係る発光装置を用いることができる電
子機器として、携帯電話携帯型ゲーム機携帯情報端末電子書籍ビデオカメラ、デ
タルスチルカメラゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲ
ションシステム音響再生装置カーオーディオデジタルオーディオプレイヤー等)
複写機ファクシミリプリンタープリンター複合機現金自動預け入れ払い機(A
TM)、自動販売機などが挙げられる。これら電子機器の具体例を図14に示す。

0280

図14(A)は携帯型ゲーム機であり、筐体5001、筐体5002、画像表示部500
3、画像表示部5004、マイクロホン5005、スピーカー5006、操作キー500
7、スタイラス5008等を有する。本発明の一態様に係る発光装置を、画像表示部50
03または画像表示部5004に用いることができる。画像表示部5003または画像表
示部5004に本発明の一態様に係る発光装置を用いることで、高画質の携帯型ゲーム機
を提供することができる。なお、図14(A)に示した携帯型ゲーム機は、2つの画像表
示部5003と画像表示部5004とを有しているが、携帯型ゲーム機が有する画像表示
部の数は、これに限定されない。

0281

図14(B)はノート型パーソナルコンピュータであり、筐体5201、画像表示部52
02、キーボード5203、ポインティングデバイス5204等を有する。本発明の一態
様に係る発光装置は、画像表示部5202に用いることができる。画像表示部5202に
本発明の一態様に係る発光装置を用いることで、高画質のノート型パーソナルコンピュ
タを提供することができる。

0282

図14(C)は携帯情報端末であり、筐体5401、画像表示部5402、操作キー54
03等を有する。本発明の一態様に係る発光装置は、画像表示部5402に用いることが
できる。画像表示部5402に本発明の一態様に係る発光装置を用いることで、高画質の
携帯情報端末を提供することができる。

0283

以上のように、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが
可能である。

実施例

0284

本実施例は、上記実施の形態と適宜組み合わせて実施することができる。

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 株式会社半導体エネルギー研究所の「 表示システム」が 公開されました。( 2020/10/29)

    【課題・解決手段】解像度の高い表示システムを提供する。表示品位の高い表示システムを提供する。処理部及び表示部を有する表示システムである。処理部には、第1の画像信号が供給される。処理部は、第1の画像信号... 詳細

  • 株式会社半導体エネルギー研究所の「 撮像装置」が 公開されました。( 2020/10/29)

    【課題】フォトセンサを有する表示装置において、フォトセンサの出力が変化し、撮像品質が低下することを防ぐ画素構成とすることを課題の一つとする。【解決手段】FDの電位の変化を抑えるため、FDと信号線との寄... 詳細

  • 日東電工株式会社の「 光学的表示装置を製造する方法」が 公開されました。( 2020/10/29)

    【課題】粘着剤層の筋状変形、先端部の貼りズレまたは浮き等が生じない、光学的表示装置を製造する方法を提供する。【解決手段】パネル貼合位置100に、帯状の光学フィルム積層体1のキャリアフィルム2から粘着剤... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ