図面 (/)

技術 高電子移動度トランジスタ(HEMT)

出願人 アールエフエイチアイシーコーポレイション
発明者 リー,ウォンサン
出願日 2020年6月15日 (6ヶ月経過) 出願番号 2020-102756
公開日 2020年9月17日 (3ヶ月経過) 公開番号 2020-150280
状態 未査定
技術分野 接合型電界効果トランジスタ 半導体の電極 ダイボンディング
主要キーワード 凹所領域 空気ボイド 金属層構造 インターデジタルキャパシタ 前側表面 好適材料 金属素子 能動半導体
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2020年9月17日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (20)

課題

ドレインフィールドプレート(140)を有するHEMTが提供される。

解決手段

ドレインフィールドプレート(140)が、HEMTのゲート(118)とドレイン(104)との間の領域に形成される。ドレインフィールドプレート(140)は、ドレインパッド(104)よりも大きい投影領域を持つ金属パッド(140)を含む。ドレインフィールドプレート(140)及びドレインフィールドプレートの下に配置された半導体層(102)が、金属−半導体(M−S)ショットキー構造を形成する。M−Sショットキー構造のキャパシタンスが、半導体領域(102)内のキャパシタンスを生成し、それが、HEMTのトランジスタコンポーネントブレイクダウン電圧を高める。活性領域(203)の下の基板(100)の一部を除去することができ、それにより熱伝導率が高められ、HEMTのトランジスタコンポーネントのジャンクション温度が低下される。

概要

背景

ヘテロ構造FETHFET)又は変調ドープFET(MODFET)としても知られる高電子移動度トランジスタHEMT)は、電界効果トランジスタ(FET)の一種であり、HEMTにおいては、チャネル層とその電子親和力がチャネル層のそれよりも小さいバリア層との間にヘテロ接合が形成される。HEMTトランジスタは、通常のトランジスタよりも高いミリ波周波数に至る周波数で動作することができ、典型的に、例えば移動電話局間の電力増幅器パワーアンプ)及び事用途のフェイズドアレイレーザなどの高周波及び高出力の製品に使用されている。

一般に、無線周波数(RF)域での動作用のHEMTは、通常のトランジスタよりも高いブレイクダウン電圧絶縁破壊電圧)を必要とする。ここで、ブレイクダウン電圧は、トランジスタのゲートが扱うことができる最大電圧である。既存のHEMTでは、ブレイクダウン電圧を高めるために、ソースに接続されたゲートフィールドプレートが使用されてきた。しかしながら、最新モバイル通信技術の出現により、より高いブレイクダウン電圧を持つHEMTの需要絶えず増している。また、良好な線形性を得るためには、ゲート−ドレイン間容量(Cgd)値が動的駆動域内でフラット平坦)なままである必要がある。

また、高出力(ハイパワー)域で動作するように設計されたHEMTは、高い熱エネルギーを生成することがある。故に、それらは、負荷に大きい電流送達することができるような低い出力抵抗と、高電圧に耐えるための良好なジャンクション絶縁とに関して設計される必要がある。ほとんどの熱エネルギーがヘテロ接合で生成されるので、熱エネルギーが非常に迅速に消散され、それにより過熱を防ぐように、このジャンクションの領域が可能な限り大きくされ得る。しかしながら、多くの高出力用途では、HEMTのフォームファクタデバイス領域のサイズに制限を課して、HEMTが扱うことができる最大電力に対する制限をもたらし得る。

従って、高いブレイクダウン電圧、動的駆動域内でのフラットなCgd値、及び強化された放熱機構を有し、それにより、様々な用途において、特に無線周波数域において、最大電圧、線形性、及び電力定格を高めるHEMTが望まれる。

概要

ドレインフィールドプレート(140)を有するHEMTが提供される。 ドレインフィールドプレート(140)が、HEMTのゲート(118)とドレイン(104)との間の領域に形成される。ドレインフィールドプレート(140)は、ドレインパッド(104)よりも大きい投影領域を持つ金属パッド(140)を含む。ドレインフィールドプレート(140)及びドレインフィールドプレートの下に配置された半導体層(102)が、金属−半導体(M−S)ショットキー構造を形成する。M−Sショットキー構造のキャパシタンスが、半導体領域(102)内のキャパシタンスを生成し、それが、HEMTのトランジスタコンポーネントのブレイクダウン電圧を高める。活性領域(203)の下の基板(100)の一部を除去することができ、それにより熱伝導率が高められ、HEMTのトランジスタコンポーネントのジャンクション温度が低下される。

目的

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

エピタキシャル層と、前記エピタキシャル層の頂面に形成された複数のトランジスタコンポーネントと、前記エピタキシャル層の底面上に形成され、前記複数のトランジスタコンポーネントの一部の下の領域の外側にある領域に配置された基板と、電気絶縁材料で形成され、前記基板の底面と前記エピタキシャル層の底面の一部との上に配置された絶縁層と、前記絶縁層の底面から、前記複数のトランジスタコンポーネントのうちの少なくとも1つのトランジスタコンポーネントの底面まで、前記エピタキシャル層を貫いて延在する少なくとも1つのビアと、前記絶縁層の底面、前記少なくとも1つのビアの側壁、及び前記複数のトランジスタコンポーネントのうちの前記少なくとも1つのトランジスタコンポーネントの前記底面、の上に形成された少なくとも1つの金属層と、を有する半導体トランジスタ

請求項2

前記少なくとも1つの金属層の底面に付与されたはんだペースト、を更に有する請求項1に記載の半導体トランジスタ。

請求項3

前記少なくとも1つの金属層は、前記絶縁層の前記底面、前記少なくとも1つのビアの前記側壁、及び前記複数のトランジスタコンポーネントのうちの前記1つのトランジスタコンポーネントの前記底面、の上に形成された第1の金属層と、前記第1の金属層の底面上に形成された第2の金属層とを含む、請求項1に記載の半導体トランジスタ。

請求項4

当該半導体トランジスタは高電子移動度トランジスタHEMT)である、請求項1に記載の半導体トランジスタ。

請求項5

半導体トランジスタの処理方法であって、前記半導体トランジスタは、基板と、エピタキシャル層と、該エピタキシャル層上に形成された複数のトランジスタコンポーネントとを含み、当該方法は、前記複数のトランジスタコンポーネントの一部の下方に配置された前記基板の一部を除去し、それにより前記エピタキシャル層の底面の一部を露出させることと、前記エピタキシャル層の前記底面の前記露出された部分上に、電気絶縁材料からなる絶縁層を形成することと、前記絶縁層の底面から前記複数のトランジスタコンポーネントのうちの少なくとも1つのトランジスタコンポーネントの底面まで延在する少なくとも1つのビアを形成することと、前記絶縁層の前記底面上、前記ビアの側壁上、及び前記複数のトランジスタコンポーネントのうちの前記少なくとも1つのトランジスタコンポーネントの前記底面上に、少なくとも1つの金属層を堆積させることとを有する、方法。

請求項6

前記少なくとも1つの金属層の底面上にはんだペーストを付与すること、を更に有する請求項5に記載の方法。

請求項7

前記少なくとも1つの金属層を堆積させるステップは、前記絶縁層の前記底面上、前記ビアの前記側壁上、及び前記複数のトランジスタコンポーネントのうちの前記1つのトランジスタコンポーネントの前記底面上に、第1の金属層を堆積させることと、前記第1の金属層の底面上に第2の金属層を堆積させることとを含む、請求項5に記載の方法。

請求項8

前記少なくとも1つの金属層は、前記基板よりも高い熱伝導率を有する、請求項5に記載の方法。

技術分野

0001

本発明は、半導体デバイスに関し、より具体的には高電子移動度トランジスタに関する。

背景技術

0002

ヘテロ構造FETHFET)又は変調ドープFET(MODFET)としても知られる高電子移動度トランジスタ(HEMT)は、電界効果トランジスタ(FET)の一種であり、HEMTにおいては、チャネル層とその電子親和力がチャネル層のそれよりも小さいバリア層との間にヘテロ接合が形成される。HEMTトランジスタは、通常のトランジスタよりも高いミリ波周波数に至る周波数で動作することができ、典型的に、例えば移動電話局間の電力増幅器パワーアンプ)及び事用途のフェイズドアレイレーザなどの高周波及び高出力の製品に使用されている。

0003

一般に、無線周波数(RF)域での動作用のHEMTは、通常のトランジスタよりも高いブレイクダウン電圧絶縁破壊電圧)を必要とする。ここで、ブレイクダウン電圧は、トランジスタのゲートが扱うことができる最大電圧である。既存のHEMTでは、ブレイクダウン電圧を高めるために、ソースに接続されたゲートフィールドプレートが使用されてきた。しかしながら、最新モバイル通信技術の出現により、より高いブレイクダウン電圧を持つHEMTの需要絶えず増している。また、良好な線形性を得るためには、ゲート−ドレイン間容量(Cgd)値が動的駆動域内でフラット平坦)なままである必要がある。

0004

また、高出力(ハイパワー)域で動作するように設計されたHEMTは、高い熱エネルギーを生成することがある。故に、それらは、負荷に大きい電流送達することができるような低い出力抵抗と、高電圧に耐えるための良好なジャンクション絶縁とに関して設計される必要がある。ほとんどの熱エネルギーがヘテロ接合で生成されるので、熱エネルギーが非常に迅速に消散され、それにより過熱を防ぐように、このジャンクションの領域が可能な限り大きくされ得る。しかしながら、多くの高出力用途では、HEMTのフォームファクタデバイス領域のサイズに制限を課して、HEMTが扱うことができる最大電力に対する制限をもたらし得る。

0005

従って、高いブレイクダウン電圧、動的駆動域内でのフラットなCgd値、及び強化された放熱機構を有し、それにより、様々な用途において、特に無線周波数域において、最大電圧、線形性、及び電力定格を高めるHEMTが望まれる。

0006

実施形態において、HEMTのドレインの上方にドレインフィールドプレートが形成される。ドレインフィールドプレートは、ドレインパッドよりも大きい投影領域を持つ金属パッドを含む。ドレインフィールドプレートは、ゲート側のドレインパッドによって生成される電界の強度を低減させて、HEMTのブレイクダウン電圧の上昇をもたらす。

0007

実施形態において、SiNパッシベーション層堆積させ、該SiNパッシベーション層をパターニングし、パターニングされたSiN層の上に金属層を堆積させることによって、ドレインフィールドプレートが形成される。ドレインフィールドプレート及びその下にある半導体層が、半導体中に空乏層を生成する金属−半導体(M−S)ショットキー接合を形成し、この空乏層がHEMTのブレイクダウン電圧を上昇させる。そして、ドレインフィールドプレートの形状を変えることにより、ゲート−ドレイン間容量(Cgd)及びドレイン−ソース間容量(Cds)を制御することができ、HEMTのRF特性が高められる。

0008

実施形態において、バルクリーク電流及びジャンクション温度(Tj)を低減させるようにHEMTが設計される。表側を処理すること(すなわち、基板の前面にトランジスタコンポーネントを形成すること)の完了を受けて、基板の裏面が、放熱を高めるように処理され得る。実施形態において、裏面処理は幾つかの工程を含む。先ず、活性領域の下の基板の部分が除去される(エッチングされる)。次いで、裏側表面全体にSiN層を堆積させることができ、該SiN層の厚さは好ましくは約35nmである。次に、ソースの下のAlGaN/GaNエピタキシャル層を貫いてビアホールが作製される。ビアを通じて基板の裏面と前面上のソースとが電気的に接続されるように、例えばスパッタリングなどの好適プロセスによって、Ti/Auからなる第1の金属層が裏側表面に堆積され、そして、該第1の金属層の上に、例えばCu/Au、Cu/Au/Cu/Au、又はCu/Ag/Auなどの複合構造を持つ第2の金属層を形成され得る。

0009

実施形態において、この裏面処理は、活性領域の下に金属層が堆積される前に、活性領域の下の基板を除去し得る。例えばSi又はサファイアなどの典型的な基板材料は、金属層よりも低い熱伝導率を有するので、この裏面処理は、HEMTの熱伝導率を高めて、トランジスタコンポーネントのTjを低下させ得る。実施形態において、この裏面処理は、SiN層が堆積される前に、活性領域の下の基板を除去してもよい。典型的な基板材料はSiNよりも低い電気絶縁を有するので、この裏面処理は、電気絶縁を高めて、トランジスタコンポーネントのバルクリーク電流を低減させ得る。

0010

実施形態において、各HEMTが、ウエハからダイシングされ(すなわち、個片化プロセスが実行され)、そして、従来の共晶ダイアタッチプリフォームなしでパッケージに取り付けられ得る。これは、少なくとも1つの製造工程を削減し、それ故に製造コストを低減させる。実施形態において、表面実装デバイスSMD)リフロー方法を用いて、ダイをパッケージに取り付け得る。

0011

典型的に、従来のダイボンディングプロセスは、空気ボイドの問題に遭遇することになり、その空気ボイドが熱伝導率を低下させてトランジスタの信頼性に悪影響を及ぼす。実施形態では、ビアホール及び基板の凹所領域充填するように裏面にはんだペーストが付与され、ダイボンディングプロセス中の空気ボイドの形成が未然に防止される。

図面の簡単な説明

0012

その例が添付図面に示されることがある本発明の実施形態を参照する。これらの図は、限定するものではなく、例示的なものであることが意図される。本発明は、概してこれらの実施形態の文脈にて記述されるが、理解されるべきことには、本発明の範囲をこれら特定の実施形態に限定することは意図されていない。
図1−5は、本発明の実施形態に従った、基板の前面に半導体コンポーネントを形成する例示的なプロセスを示している。
図1−5は、本発明の実施形態に従った、基板の前面に半導体コンポーネントを形成する例示的なプロセスを示している。
図1−5は、本発明の実施形態に従った、基板の前面に半導体コンポーネントを形成する例示的なプロセスを示している。
図1−5は、本発明の実施形態に従った、基板の前面に半導体コンポーネントを形成する例示的なプロセスを示している。
図1−5は、本発明の実施形態に従った、基板の前面に半導体コンポーネントを形成する例示的なプロセスを示している。
本発明の実施形態に従った、パッシベーション層を堆積させる例示的なプロセスを示している。
本発明の実施形態に従った、コンタクトオープンを形成する例示的なプロセスを示している。
本発明の実施形態に従った、ゲートフィールドプレート及びドレインフィールドプレートを形成する例示的なプロセスを示している。
本発明の実施形態に従ったドレインフィールドプレートの上面図を示している。
本発明の実施形態に従ったドレインフィールドプレートの上面図を示している。
本発明の実施形態に従った、トランジスタコンポーネント上に金属層をめっきする例示的なプロセスを示している。
図12及び13は、本発明の実施形態に従った、電気絶縁層を堆積させ、該絶縁層の一部をエッチングする例示的なプロセスを示している。
図12及び13は、本発明の実施形態に従った、電気絶縁層を堆積させ、該絶縁層の一部をエッチングする例示的なプロセスを示している。
本発明の実施形態に従ったウエハ薄層化の例示的なプロセスを示している。
本発明の実施形態に従った、基板をエッチングする例示的なプロセスを示している。
本発明の実施形態に従った、SiN層を堆積させる例示的なプロセスを示している。
本発明の実施形態に従った、ビアホールを生成する例示的なプロセスを示している。
本発明の実施形態に従った、ウエハの裏側表面の上に金属層を堆積させる例示的なプロセスを示している。
本発明の実施形態に従った、ウエハの裏側表面の上に金属層を堆積させる例示的なプロセスを示している。
本発明の実施形態に従った、ウエハの裏側表面にはんだペーストを付与する例示的なプロセスを示している。
本発明の実施形態に従った、HEMTウエハの裏面を処理する例示的なプロセスを示している。
本発明の実施形態に従った、ウエハの裏側表面の上に金属層を堆積させる例示的なプロセスを示している。
本発明の実施形態に従った、ウエハの裏側表面の上に金属層を堆積させる例示的なプロセスを示している。
本発明の実施形態に従った、ウエハの裏側表面にはんだペーストを付与する例示的なプロセスを示している。

実施例

0013

以下の記載では、説明の目的で、本開示の理解を提供するために具体的詳細が記載される。しかしながら、当業者に明らかなことには、本開示はこれらの詳細を用いずに実施されることができる。また、当業者が認識することには、以下に記述される本開示の実施形態は、例えばプロセス、装置、システムデバイス、又は有形コンピュータ読み取り可能媒体上の方法などの、多様なやり方実装され得る。

0014

当業者が認識するはずのことには、(1)特定のステップオプションで実行されてもよく、(2)ステップは、ここに記載される特定の順序に限定されないことがあり、また、(3)特定のステップは、同時に行われることを含め、異なる順序で実行されてもよい。

0015

図に示される要素/コンポーネントは、本開示の例示的な実施形態を図示するものであり、本開示を不明瞭にすることを避けるように作成されている。本明細書中の“一実施形態”、“好適実施形態”、“或る実施形態”、又は“実施形態”への言及は、その実施形態に関連して記述される特定の機構、構造、特性、又は機能が、本開示の少なくとも1つの実施形態に含まれること、そして、2つ以上の実施形態に含まれ得ることを意味する。本明細書の様々な箇所に“一実施形態において”、“或る実施形態において”、又は“実施形態において”なる言い回しが現れることは、必ずしも全てが同じ1つ以上の実施形態に言及しているわけではない。用語“含む”、“含んでいる”、“有する”、“有している”は、オープンな用語であると理解され、それに続いて列挙されるものは例であって、それら列挙されるアイテムに限定されることを意味しない。ここで使用される見出しは、単に編成目的でのものであり、説明又は請求項の範囲を限定するために使用されているわけではない。さらに、本明細書の様々な箇所での特定の用語の使用は、例示のためであり、限定するものとして解釈されるべきでない。

0016

本開示の実施形態は、HEMTのブレイクダウン電圧を高めるドレインフィールドプレートを含む。また、ドレインフィールドプレートは、HEMTのCgd及び/又はCdsを増加又は減少させ、フラットなCgd値を維持し、HEMTのRF特性を向上させるためにも使用され得る。

0017

本開示の実施形態は、活性領域の下の基板の一部を除去し、それにより熱伝導率を高めてHEMTのコンポーネントのジャンクション温度を低下させるプロセスを含む。

0018

本開示の実施形態は、活性領域の下の基板の一部を除去し、そして、SiN層を堆積させるプロセスを含む。SiN層は基板材料よりも良好な電気絶縁特性を有するので、このプロセスは、HEMTのコンポーネントのバルクリーク電流を減少させ得る。

0019

本開示の実施形態は、活性領域の下の基板の一部を除去し、そして、金属層を堆積させるプロセスを含む。金属層は、基板材料よりも良好な熱伝導率を有するので、このプロセスは、熱伝導率を高めてHEMTのコンポーネントのジャンクション温度を低下させ得る。

0020

本開示の実施形態は、活性領域の下の基板の一部を除去し、そして、ビアホールを形成するプロセスを含み、ビアホール内に金属層が堆積される。これらのプロセスは、HEMTのソースインダクタンスを低減させ得る。

0021

本開示の実施形態は、活性領域の下の基板の一部を除去し、金属層を堆積させ、そして、ウエハの裏側表面にはんだペーストを付与して空気ボイドの形成を回避するプロセスを含み、それにより、HEMTのコンポーネントの熱伝導特性が向上され、HEMTのコンポーネントのジャンクション温度が低下される。

0022

本開示の実施形態は、活性領域の下の基板の一部を除去し、金属層を堆積させ、そして、ウエハの裏側表面にはんだペーストを付与するプロセスを含む。これらのプロセスは、HEMTダイをパッケージに取り付けるための従来のプリフォームプロセス(例えば共晶ダイ取り付けプロセスなど)を排除することができ、それにより製造コストを低減させ得る。

0023

本開示の実施形態は、活性領域の下の基板の一部を除去し、金属層を堆積させ、そして、ウエハの裏側表面にはんだペーストを付与するプロセスを含む。故に、HEMTダイをパッケージに取り付けるために、共晶ダイ取り付けプロセス又はSMDリフロープロセスの何れも使用することができる。

0024

図1−5は、本発明の実施形態に従った、基板の前面(又は頂面)にHEMTコンポーネントを形成する例示的なプロセスを示している。図1に示すように、基板100の前面(頂面)上にエピタキシャル層102が形成される。基板100は、好ましくはSi又はサファイアで形成され得るが、その他の好適材料が基板に使用されてもよい。エピタキシャル層102は、基板上にAlGaN/GaNヘテロ接合層が形成されるようにGaNで形成され得る。なお、エピタキシャル層102は、その他の好適タイプの材料で形成されてもよい。以下では、例示的なHEMTとしてGaN HEMTを用いるが、その他のタイプのHEMTが本明細書に記載されるプロセスによって製造されてもよい。

0025

エピタキシャル層102の上に、ドレイン(又は、等価的に、ドレインパッド若しくはドレイン電極若しくはドレイン用オーミックメタライゼーション)104及び108と、ソース(又は、等価的に、ソースパッド若しくはソース電極若しくはソース用オーミックメタライゼーション)とが形成され得る。ドレイン及びソースは、好適な(1つ以上の)金属で形成され得る。実施形態において、ドレイン及びソースの各々は、Ti/Al/Ni/Auを含む複合金属層構造を有し得る。ドレイン及びソースのオーミックコンタクトは、ドレイン及びソースを合金化し、それによりドレイン/ソースとエピタキシャル層102との間の界面における抵抗を低減させることによって生成され得る。

0026

図2に示すように、基板100の前側表面の上に電気絶縁層110が形成され得る。実施形態において、絶縁層110はSiNで形成されることができ、又は、その他の好適材料が電気絶縁に使用されてもよい。絶縁層110は、エピタキシャル層102、ドレイン104及び108、並びにソース106の頂面上の、これらの要素の製造中に形成され得るダメージを覆い得る。後述するように、SiN層は、ゲートを形成するためにパターニングされ得る。

0027

図3は、イオン注入部(又は、簡潔に、注入部)112を生成するイオン注入プロセスを示しており、注入部112は、ドレイン104及び108並びにソース106を、HEMTの独立した動作単位として分離し得る。実施形態において、パターニングされたフォトレジスト層図3には図示せず)が、好適なフォトリソグラフィプロセスによってHEMTの頂面上にコーティングされてフォトレジスト(PR)マスク層として使用されることで、注入プロセスにおいて、例えば窒素イオン又は酸素イオンなどのイオンが選択的に絶縁層110を通り抜けてエピタキシャル層102に注入されることを可能にし得る。そして、その後にフォトレジスト層が除去される。

0028

図4に示すように、絶縁層110の1つ以上の部分が好適エッチングプロセスによってエッチングされる。実施形態において、パターニングされたマスク層(図4には図示せず)が、フォトリソグラフィプロセスによって絶縁層110上に形成され、そして、絶縁層の一部を除去し、それにより窪み(ディップ)116を形成してエピタキシャル層の頂面を露出させるために使用され得る。

0029

図5は、窪み116内に形成され、絶縁層110の上に延在するウィング部を有するT字ゲート118を示している。実施形態において、T字ゲートフォトリソグラフィプロセス(図5には記載されず)が行われ、そして、その後に、例えばNi/Au又はNi/Pt/Auなどの好適な金属を用いて、ゲートメタライゼーションが実行される。

0030

図6に示すように、HEMTの前側表面の上にパッシベーション層120が堆積され得る。実施形態において、パッシベーション層120はSiNで形成されることができるが、その他の好適な電気絶縁材料がパッシベーション層120に使用されてもよい。パッシベーション層120は、T字ゲート118とドレイン/ソースとの間のブレイクダウン電圧を高め、それによりHEMTの信頼性を向上させ得る。T字ゲート118のウィング部及び絶縁層110は、ドレイン側のゲートエッジ領域の電界を減少させるキャパシタンスを生成し、それによりゲート118のブレイクダウン電圧を高め得る。

0031

図7は、本発明の実施形態に従った、コンタクト開口を作製する例示的なプロセスを示している。図示のように、コンタクト開口(又は窪み)130、132及び134)とSiNコンタクト開口(又は窪み)131及び135とを形成するように、絶縁層110及びパッシベーション層120の一部が除去される。後述するように、SiNコンタクト開口131及び135は、ドレインフィールドメタル(又は、等価的にドレインフィールドプレート)を形成するために(1つ以上の)金属で充填され得る。実施形態において、絶縁層110及びパッシベーション層120のこれらの部分を除去して、それによりエピタキシャル層102の頂面の一部を露出させるために、フォトリソグラフィ技術に基づくエッチングプロセスが使用され得る。

0032

図8は、本発明の実施形態に従った、ソース接続されたゲートフィールドメタル(又は、等価的に、ソース接続されたゲートフィールドプレート)144と、ドレインフィールドプレート140とを形成する例示的なプロセスを示している。図9は、本発明の実施形態に従ったドレインフィールドプレート140の上面図を示している。ソース接続されたゲートフィールドプレート(又は、簡潔に、ゲートフィールドプレート)144は、T字ゲート118の上のパッシベーション層120上に形成されてドレイン104の方に延在するものであり、下にある層110及び120とともにキャパシタを生成する。このキャパシタは、ドレイン側のゲートエッジ領域の電界を低減させ、それによりゲート118とドレイン104との間のブレイクダウン電圧を高める。実施形態において、ソース接続されたゲートフィールドプレート144は、好適な(1つ以上の)金属で形成され得る。

0033

実施形態において、ドレインフィールドプレート140は、ドレイン104の上に形成されてドレイン104のエッジを超えて延在し得る。ドレインフィールドプレート140は、ドレインフィールドプレート140によって生成されるキャパシタンスがブレイクダウン電圧を高め得るという点で、ソース接続されたゲートフィールドプレート144と同様の効果を有する。より具体的には、ドレインフィールドプレート140、層110、120、及びエピタキシャル層102が、金属−半導体(M−S)構造を形成する。このM−Sショットキー構造がキャパシタンスを形成し、次にそれがエピタキシャル層102内に空乏領域を生成し、それによりブレイクダウン電圧が高められる。

0034

一般に、ゲート118とドレイン104との間のフリンジ容量(Cgd)は、RF信号がゲート118に印加されるときにドレイン−ソース静止電流に対して悪影響を有し、すなわち、静止電流が変動する過渡期間を有するという悪影響を有する。実施形態では、ドレインフィールドプレート140のM−Sショットキー構造によって生成されるキャパシタンスがフリンジ容量(Cgd)を制御して、Cgdの平坦性が維持され得るようにすることができる。

0035

図9に示すように、実施形態において、ドレインフィールドプレート140は、x方向においてドレイン104の投影領域を覆うとともにドレイン104の投影領域の外側まで更に延在する金属領域を指す(以下、xy平面はエピタキシャル層102の頂面に平行であるとして、投影領域なる用語は、3次元物体の形状をxy平面上に投影することによって得られる2次元領域を指す)。ドレインフィールドプレート140はまた、x方向及びy方向の双方においてSiNコンタクト開口131の投影領域を覆うとともにSiNコンタクト開口131の投影領域の外側まで更に延在する金属領域を指す。対照的に、従来のシステムでは、ドレインコンタクト開口130が金属材料で充填され、ドレインコンタクト開口130の投影領域はドレイン104の投影領域の外側にまで延在しない。

0036

実施形態において、y方向におけるSiNコンタクト開口131のエッジとドレインフィールドプレート140のエッジとの間の距離である長さD1は、約1μmである。y方向におけるドレインフィールドプレート140のエッジとドレイン104のエッジとの間の距離である長さD2は、約1μmである。x方向におけるSiNコンタクト開口131の寸法である幅D3は、約1μmである。x方向におけるSiNコンタクト開口131のエッジとドレイン104のエッジとの間の距離である幅D4は、約1μmである。x方向におけるSiNコンタクト開口131のエッジとドレインフィールドプレート140のエッジ部との間の距離である幅D5は、約1μmである。x方向におけるドレイン104のエッジとドレインフィールドプレート140のエッジとの間の距離である幅D6は、約3μmである。x方向におけるコンタクト開口領域130のエッジとドレイン104のエッジとの間の距離である幅D7は、約5μmである。なお、長さD1−D7の値は例示的なものであり、その他の好適な値が使用されてもよい。

0037

実施形態において、長さD1−D7の間の比は、ドレイン104の寸法が変化されるときにも維持され得る。例えば、ドレイン104の寸法が変更されるとき、D6とD7との間の比が1に維持され得る。

0038

ドレインフィールドプレート140は、例えばTi/Au又はTi/Au/Ti/Auなどのマルチ金属層構造で形成され得る。実施形態において、ソース接続されたゲートフィールドプレート144及びドレインフィールドプレート140は同じプロセスにおいて形成されることができ、すなわち、パターニングされたマスク層(図8及び9には図示せず)が好適フォトリソグラフィプロセスによって堆積されて、ソース接続されたゲートフィールドプレート144とドレインフィールドプレート140とが堆積されながら、同じプロセス中に同じ金属材料でコンタクト開口領域130、132、134も充填され得るようにされ得る。

0039

図10は、本発明の他の一実施形態に従ったドレインフィールドプレートの上面図を示している。図示のように、ドレインフィールドプレート150は、3つのプレート401、402、及び403を含むことができ、プレート401及び403はプレート402から電気的に分離され、プレート402がドレイン104に電気的に接続される。プレート402は、コンタクト開口領域130を充填する金属層を含み、プレート401、403は、2つのSiNコンタクト開口131をそれぞれ充填する金属層を含む。

0040

実施形態において、図9中の幅D5、D3、及びD4と同様である幅D10、D11、及びD12は、各々、約1μmである。同様に、それぞれD2及びD1と同様である長さD13及びD14は、各々、約1μmである。

0041

図10に示すように、ドレインフィールドプレート401、402及び403の側面は互いにかみ合わされ(インターデジテートされ)得る。例えば、インターデジテート部分の突出/凹所部に関連するものである長さD15−D17及びD19−D23は、各々、約1μmとし得る。x方向におけるドレイン104のエッジとコンタクト開口領域130のエッジとの間の距離である長さD18は、約5μmとし得る。

0042

実施形態において、ドレインフィールドプレート140、401、402及び403は、Cgd及び/又はCgs(ゲートとソースとの間のフリンジ容量)を制御するための意図したキャパシタンスをM−Sショットキー構造が有することができるような、その他の好適形状を有してもよい。実施形態において、ドレインフィールドプレートの形状及びドレインフィールドプレートとドレイン104のエッジとの間の距離は、意図したキャパシタンスを達成するように調節され得る。実施形態において、このインターデジタルキャパシタは、DC信号に対しては開路(オープン)であるが、RF信号に対しては電気的に短絡ショート)されることになり、それにより、このインターデジタルキャパシタはRF信号に選択的に応答して動作するようにされる。なお、ドレインフィールドプレート142及びSiNコンタクト開口135の上面図は、図9及び図10と同じ構成を有し、すなわち、ドレインフィールドプレート142は、ドレインフィールドプレート140と同じ形状を有することができ、又は、ドレインフィールドプレート142は、金属プレート401、402、及び403と同様の3つの金属プレートを有することができる。

0043

図11は、本発明の実施形態に従った、トランジスタコンポーネント上に金属層をめっきする例示的なプロセスを示している。図示のように、それらのコンポーネントがエアブリッジ又はボンディングパッドプロセスによって電気的に接続され得るように、例えばAuめっきプロセスなどのめっきプロセスによって、ドレイン及びソース上に金属素子160、162、及び164が堆積され得る。

0044

図12及び13は、本発明の実施形態に従った、電気絶縁層166を堆積させ、そして、絶縁層166の一部をエッチングする例示的なプロセスを示している。図示のように、絶縁層166が部分的にエッチングされて、金属素子(ボンディングパッド)160、162及び164が、それぞれ、それにワイヤを接続するためのコンタクト開口170、172及び174を有するようにされる。例えば、実施形態において、ワイヤの端部をコンタクト開口170に接合ワイヤボンディング)して、該ワイヤからの/への電気信号が金属素子(ボンディングパッド)160及びドレインフィールドプレート140を介してドレイン104に/から伝送され得るようにし得る。

0045

図14−24は、基板100及びエピタキシャル層102の裏側(底面側)を処理することを例示している。図14は、本発明の実施形態に従ったウエハ薄層化の例示的なプロセスを示している。図示のように、基板100は、例えばビアホール生成及び個片化などの裏面プロセス及びパッケージへのHEMTのアセンブリを容易にするよう、例えばラッピング及び研磨などの好適プロセスによって薄化され得る。

0046

図15は、本発明の実施形態に従った基板エッチングの例示的なプロセスを示している。図示のように、活性領域203の下の基板100の一部が、例えばドライエッチング又はウェットエッチングなどの好適プロセスによって除去され得る。ここで、活性領域203は、動作中に熱エネルギーを生成する例えばドレイン、ゲート及びソースなどの能動半導体コンポーネントの下の領域を指す。次いで、図16に示すように、基板の裏側表面(又は底面)に、例えばSiN層などの電気絶縁層204が堆積され得る。

0047

図17は、本発明の実施形態に従った、ビアホール206を生成する例示的なプロセスを示している。図示のように、実施形態において、ビアホール206は、ソース106の底面まで延在し得る。図示のように、ビアホール206を形成するよう、好適なエッチングプロセスによって、絶縁層204及びエピタキシャル層102がエッチングされ得る。ビアホール206はスロットビアホールとし得る。

0048

図18は、本発明の実施形態に従った、基板の裏側表面の上に金属層206を堆積させる例示的なプロセスを示している。実施形態において、スパッタリングプロセスを用いて、基板の裏側表面の上に、例えばTi/Auで形成された金属層206を堆積させ得るが、金属層206を堆積させるためにその他の好適プロセスを使用してよい。

0049

図19は、本発明の実施形態に従った、基板の裏側表面の上に金属層208を電気めっきする例示的なプロセスを示している。実施形態において、金属層206は、金属層208のためのシード層とし得る。実施形態において、金属層208は、例えば電気めっきプロセスなどの好適プロセスによって堆積されることができ、また、金属層208は、例えばCu/Au/Cu/Au及びCu/Ag/Auなどの複合金属構造を有することができる。

0050

図20は、本発明の実施形態に従った、基板の裏側表面にはんだペースト208を付与する例示的なプロセスを示している。図示のように、はんだペースト208は、ビアホール206と活性領域203の下の基板100の凹部とを充填し得る。

0051

上述のように、金属層206及び208が堆積される前に、活性領域203の下の基板の部分が除去され得る。例えばSi又はサファイアなどの基板材料は金属層206及び208よりも低い熱伝導率を有し得るので、図15−20のプロセスは、HEMTの熱伝導率を高めて、活性領域203内のトランジスタコンポーネントのTjを低下させ得る。同様に、典型的な基板材料はSiNよりも低い電気絶縁を有するので、この裏面処理は、電気絶縁を高めて、トランジスタコンポーネントのバルクリーク電流を減少させる。

0052

図21は、本発明の実施形態に従った、HEMTウエハの裏面の例示的な処理を示している。図21のHEMTは、図17のHEMTと同様であるが、図21のHEMTは、エアブリッジ(図21には図示せず)によって互いに接続され得る複数のソース310、314及び318を有するという違いがある。例えば、実施形態において、活性領域309の外側に置かれ得るビア302及び304を用いて、ソース310及び318がHEMTの底面に電気的に接続され得る。図示のように、ビアホール302及び304を形成するために、絶縁層(例えばSiN層など)301、基板300、エピタキシャル層305及びイオン注入領域307が好適エッチングプロセスによってエッチングされ得る。

0053

なお、図21には3つのみのソースが示されている。しかしながら、当業者に明らかになるはずのことには、その他の好適数のソースがエアブリッジによって互いに接続されてもよい。また、図21には2つのみの通常のビアホールが示されているが、その他の好適数のビアホールが形成されてもよい。

0054

図22は、本発明の実施形態に従った、基板の裏側表面の上に金属層330を堆積させる例示的なプロセスを示している。実施形態において、スパッタリングプロセスを用いて、基板の裏側表面の上に、例えばTi/Auで形成された金属層を堆積させ得る。

0055

図23は、本発明の実施形態に従った、基板の裏側表面の上に金属層332を堆積させる例示的なプロセスを示している。金属層330は、金属層332のシード層とし得る。実施形態において、金属層332は、例えば電気めっきプロセスなどの好適プロセスによって堆積されることができ、また、金属層332は、例えばCu/Au/Cu/Au及びCu/Ag/Auなどの複合金属構造を有することができる。

0056

図24は、本発明の実施形態に従った、ウエハの裏側表面にはんだペースト334を付与する例示的なプロセスを示している。図示のように、はんだペースト334は、ビアホール302及び304と活性領域309の下の基板300の凹部とを充填し得る。

0057

本開示の実施形態は、活性領域203又は309の下の基板100又は300の一部を除去(エッチング)し、そして、(1つ以上の)金属層を堆積させるプロセスを含む。金属層は、典型的な基板材料よりも良好な熱伝導率を有するので、これらのプロセスは、動作中にHEMTコンポーネントによって生成される熱の放熱を高め得る。

0058

本開示の実施形態は、活性領域の下の基板の一部を除去(エッチング)し、金属層を堆積させ、そして、裏側表面にはんだペースト220又は334を付与するプロセスを含み、空気ボイドの形成が回避され、それにより、HEMTのコンポーネントの熱伝導特性が向上され、HEMTのコンポーネントのジャンクション温度が低下される。

0059

本開示の実施形態は、活性領域の下の基板の一部を除去(エッチング)し、そして、SiN層204又は301を堆積させるプロセスを含む。SiN層は、典型的な基板材料よりも良好な電気絶縁特性を有するので、このプロセスは、HEMTのコンポーネントのバルクリーク電流を減少させ得る。

0060

実施形態において、図20及び図24の各HEMTが、ウエハからダイシング(個片化)され、ソルダーペースト220又は332を加熱する(すなわち、リフローする)ことによってパッケージ(図20及び24には図示せず)に取り付けられ得る。対照的に、従来アプローチでは、ダイが取り付けられる前に、セラミックパッケージ又はリードフレームの上に、共晶金属を含んだはんだペーストが付与される。故に、実施形態では、従来のように共晶材料をプリフォームすることは必要とされず、少なくとも1つの製造工程及び故に製造コストが削減される。実施形態において、表面実装デバイス(SMD)リフロー法を用いて、HEMTダイをパッケージに取り付け得る。

0061

図1−24に関連して記述されたプロセスうち1つ以上は、コンピュータソフトウェアによって実行され得る。なお、本開示の実施形態は更に、様々なコンピュータ実行処理を実行するためのコンピュータコードを有する非一時的な有形コンピュータ読み取り可能媒体を備えたコンピュータプロダクトに関係し得る。媒体及びコンピュータコードは、本開示の目的のために特別に設計及び構築されたものであってもよいし、あるいは、それらは、関連技術の当業者に知られている又は利用可能である種類のものであってもよい。有形コンピュータ読み取り可能媒体の例は、以下に限られないが、例えばハードディスクフロッピーディスク登録商標)、及び磁気テープなどの磁気媒体;例えばCD−ROM及びホログラフィックデバイスなどの光媒体磁気光媒体;例えば特定用途向け集積回路ASIC)、プログラマブルロジックデバイスPLD)、フラッシュメモリデバイス、ROMデバイス及びRAMデバイスなどの、プログラムコードを格納する又は格納して実行するように特別に構成されるハードウェアデバイスを含む。コンピュータコードの例は、例えばコンパイラによって生成されるものなどの機械語、及びインタープリタを使用してコンピュータによって実行されるもっと高水準のコードを含んだファイルを含む。本開示の実施形態は、全体として、又は部分的に、プロセッシングデバイスによって実行されるプログラムモジュール内にあり得る機械実行可能命令として実装されてもよい。プログラムモジュールの例は、ライブラリプログラムルーチンオブジェクト、コンポーネント、及びデータ構造を含む。分散コンピューティング環境では、プログラムモジュールは、ローカルリモート、又はそれら双方である設定にて物理的に配置され得る。

0062

当業者が認識することには、コンピューティングシステム又はプログラミング言語は、本開示の実施にとって重要でない。これまた当業者が認識することには、上述の数多の要素は、物理的且つ/或いは機能的にサブモジュールに分離されてもよいし、一緒に組み合わされてもよい。

0063

当業者に認識されることには、以上の例及び実施形態は、例示的なものであり、本開示の範囲に対する限定ではない。本明細書を読むこと及び図面の検討を受けて当業者に明らかな、以上の例及び実施形態への全ての並べ替え、増強、均等、組み合わせ、及び改良は、本開示の真の精神及び範囲の中に含まれることが意図される。
[例1]エピタキシャル層と、
前記エピタキシャル層上に形成されたドレインと、
前記エピタキシャル層上に形成され、前記ドレインの頂面上の第1コンタクト開口領域を除いて前記ドレインを覆う絶縁層と、
導電材料で形成され、前記絶縁層の一部上及び前記第1コンタクト開口領域上に配置され、それにより前記第1コンタクト開口領域において前記ドレインへの直接的な接触を為すドレインフィールドプレートであり、前記ドレインの投影領域の外側まで延在する投影領域を持つドレインフィールドプレートと、
を有する半導体トランジスタ
[例2]電気絶縁材料で形成され、前記絶縁層と前記ドレインフィールドプレートとの間に配置され、前記ドレインの前記頂面上の前記第1コンタクト開口領域を除いて前記ドレインを覆うパッシベーション層、
を更に有する例1に記載の半導体トランジスタ。
[例3] 前記パッシベーション層及び前記絶縁層は、前記ドレインの側方に配置された少なくとも1つの第2コンタクト開口領域を有し、前記ドレインフィールドプレートが、前記少なくとも1つの第2コンタクト開口領域上に形成され、それにより前記少なくとも1つの第2コンタクト開口領域において前記エピタキシャル層への直接的な接触を為す、例2に記載の半導体トランジスタ。
[例4] 前記エピタキシャル層はGaNを含み、当該半導体トランジスタは高電子移動度トランジスタ(HEMT)である、例1に記載の半導体トランジスタ。
[例5] 前記エピタキシャル層上に形成されたゲートであり、当該ゲートの頂面が前記パッシベーション層によって覆われているゲートと、
前記パッシベーション層上に形成され且つ前記ゲートの上方に配置されたゲートフィールドプレートと、
を更に有する例1に記載の半導体トランジスタ。
[例6] 前記ドレインフィールドプレート上に直接的に配置された金属素子と、
前記金属素子を覆い、前記金属素子の頂面上にコンタクト開口領域を有する絶縁層と、
を更に有する例1に記載の半導体トランジスタ。
[例7] エピタキシャル層と、
前記エピタキシャル層上に形成されたドレインと、
前記エピタキシャル層と前記ドレインとの上に形成された絶縁層であり、前記ドレインの頂面上の第1コンタクト開口領域と前記エピタキシャル層の頂面上の第2コンタクト開口領域とを有する絶縁層と、
第1の金属プレートと第2の金属プレートとを含むドレインフィールドプレートであり、前記第1の金属プレートは、前記絶縁層の一部上及び前記第1コンタクト開口領域上に配置され、それにより前記第1コンタクト開口領域において前記ドレインへの直接的な接触を為し、前記第2の金属プレートは、前記絶縁層の一部上及び前記第2コンタクト開口領域上に配置され、それにより前記エピタキシャル層への直接的な接触を為し、前記第1及び第2の金属プレートは互いに離隔されている、ドレインフィールドプレートと、
を有する半導体トランジスタ。
[例8] 前記第1及び第2の金属プレートは、インターデジテートに配置された突出部及び凹所部を有する、例7に記載の半導体トランジスタ。
[例9] 電気絶縁材料で形成され、前記絶縁層と前記ドレインフィールドプレートとの間に配置されたパッシベーション層、
を更に有する例7に記載の半導体トランジスタ。
[例10] 前記エピタキシャル層はGaNを含み、当該半導体トランジスタは高電子移動度トランジスタ(HEMT)である、例7に記載の半導体トランジスタ。
[例11] 前記エピタキシャル層上に形成されたゲートであり、当該ゲートの頂面が前記パッシベーション層によって覆われているゲートと、
前記パッシベーション層上に形成され且つ前記ゲートの上方に配置されたゲートフィールドプレートと、
を更に有する例7に記載の半導体トランジスタ。
[例12] 前記ドレインフィールドプレート上に直接的に配置された金属素子と、
前記金属素子を覆い、前記金属素子の頂面上にコンタクト開口領域を有する絶縁層と、
を更に有する例7に記載の半導体トランジスタ。
[例13] 半導体トランジスタの処理方法であって、前記半導体トランジスタは、基板と、エピタキシャル層と、該エピタキシャル層上に形成された複数のトランジスタコンポーネントとを含み、当該方法は、
前記複数のトランジスタコンポーネントの一部の下方に配置された前記基板の一部を除去し、それにより前記エピタキシャル層の底面の一部を露出させることと、
前記エピタキシャル層の前記底面の前記露出された部分上に、電気絶縁材料からなる絶縁層を形成することと、
前記絶縁層の底面から前記複数のトランジスタコンポーネントのうちの少なくとも1つのトランジスタコンポーネントの底面まで延在する少なくとも1つのビアホールを形成することと、
前記絶縁層の前記底面上、前記ビアホールの側壁上、及び前記複数のトランジスタコンポーネントのうちの前記少なくとも1つのトランジスタコンポーネントの前記底面上に、少なくとも1つの金属層を堆積させることと
を有する、方法。
[例14] 前記少なくとも1つの金属層の底面上にはんだペーストを付与すること、
を更に有する例13に記載の方法。
[例15] 前記少なくとも1つの金属層を堆積させるステップは、
前記絶縁層の前記底面上、前記ビアホールの前記側壁上、及び前記複数のトランジスタコンポーネントのうちの前記1つのトランジスタコンポーネントの前記底面上に、第1の金属層を堆積させることと、
前記第1の金属層の底面上に第2の金属層を堆積させることと
を含む、例13に記載の方法。
[例16] 前記少なくとも1つの金属層は、前記基板よりも高い熱伝導率を有する、例13に記載の方法。
[例17] エピタキシャル層と、
前記エピタキシャル層の頂面に形成された複数のトランジスタコンポーネントと、
前記エピタキシャル層の底面上に形成され、前記複数のトランジスタコンポーネントの一部の下の領域の外側にある領域に配置された基板と、
電気絶縁材料で形成され、前記基板の底面と前記エピタキシャル層の底面の一部との上に配置された絶縁層と、
前記絶縁層の底面から、前記複数のトランジスタコンポーネントのうちの少なくとも1つのトランジスタコンポーネントの底面まで、前記エピタキシャル層を貫いて延在する少なくとも1つのビアホールと、
前記絶縁層の底面、前記少なくとも1つのビアホールの側壁、及び前記複数のトランジスタコンポーネントのうちの前記少なくとも1つのトランジスタコンポーネントの前記底面、の上に形成された少なくとも1つの金属層と、
を有する半導体トランジスタ。
[例18] 前記少なくとも1つの金属層の底面に付与されたはんだペースト、
を更に有する例17に記載の半導体トランジスタ。
[例19] 前記少なくとも1つの金属層は、
前記絶縁層の前記底面、前記少なくとも1つのビアホールの前記側壁、及び前記複数のトランジスタコンポーネントのうちの前記1つのトランジスタコンポーネントの前記底面、の上に形成された第1の金属層と、
前記第1の金属層の底面上に形成された第2の金属層と
を含む、例17に記載の半導体トランジスタ。
[例20] 当該半導体トランジスタは高電子移動度トランジスタ(HEMT)である、例17に記載の半導体トランジスタ。

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ