図面 (/)

技術 トレンチ構造を含む半導体デバイス及び製作方法

出願人 インフィネオンテクノロジーズアーゲー
発明者 バスラー,トーマスレーンデルツ,カスパーシュルツェ,ハンス-ヨアヒム
出願日 2020年3月5日 (11ヶ月経過) 出願番号 2020-037497
公開日 2020年9月10日 (5ヶ月経過) 公開番号 2020-145430
状態 未査定
技術分野 縦型MOSトランジスタ
主要キーワード 遮蔽領域内 電流フィ 局所的最大 延在面 物理寸法 縮退ドープ 誘電体構造体 導電構造体
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2020年9月10日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (9)

課題

トレンチ構造を含む半導体デバイス及び製作方法を提供する。

解決手段

半導体デバイス100において、第1の導電型ソース領域104は、第1の表面のソース接触区域113においてコンタクト112に直接隣接した第1のソース部分領域1041、第2のソース部分領域1042及び第3のソース部分領域1043を含む。第2のソース部分領域は、鉛直方向に沿って第1のソース部分領域と第3のソース部分領域との間に配置されている。ソース領域の前記鉛直方向に沿ったドーピング濃度プロファイルは、第2のソース部分領域内のドーピング濃度の最小及び第3のソース部分領域内のドーピング濃度の最大を含む。第2のソース部分領域及び第3のソース部分領域の各々は、ソース接触区域と重なり合っている。

概要

背景

電界効果トランジスタセルを含むSiC半導体デバイス技術開発は、ソースドレインとの間の阻止電圧能力VDSに悪影響を及ぼすことなく、単位面積当たりオン状態抵抗RDS(on)を低減することを目指している。特定のデバイスパラメータを変更することによって1つのデバイス特性が改善され得るが、これは、別のデバイス特性の劣化を招き得る。一例として、単位面積当たりのオン状態抵抗RDS(on)は、例えば、ドリフトゾーンドーピング濃度を増大させることによって改善され得る。しかし、これは、ソースとドレインとの間の阻止電圧能力VDSの劣化を招き得る。それゆえ、デバイスパラメータが、技術開発の間に、目標デバイス仕様に鑑みて満たされるべき多数のトレードオフに基づいて設計される。

炭化ケイ素に基づく半導体デバイスを改善することが必要とされている。

概要

トレンチ構造を含む半導体デバイス及び製作方法を提供する。半導体デバイス100において、第1の導電型のソース領域104は、第1の表面のソース接触区域113においてコンタクト112に直接隣接した第1のソース部分領域1041、第2のソース部分領域1042及び第3のソース部分領域1043を含む。第2のソース部分領域は、鉛直方向に沿って第1のソース部分領域と第3のソース部分領域との間に配置されている。ソース領域の前記鉛直方向に沿ったドーピング濃度プロファイルは、第2のソース部分領域内のドーピング濃度の最小及び第3のソース部分領域内のドーピング濃度の最大を含む。第2のソース部分領域及び第3のソース部分領域の各々は、ソース接触区域と重なり合っている。

目的

用語「電気結合される(electrically coupled)」は、信号及び/又は電力伝送のために適合された1つ以上の介在要素単数又は複数)、例えば、第1の状態において低抵抗接続を、及び第2の状態において高抵抗電気減結合を一時的に提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

半導体デバイス(100)であって、第1の導電型ソース領域(104)及び第2の導電型の本体領域(106)を含む炭化ケイ素半導体本体(102)と、鉛直方向(y)に沿って第1の表面(110)から前記炭化ケイ素半導体本体(102)内へ延びるトレンチ構造(108)であって、前記トレンチ構造(108)がゲート電極(1081)及びゲート誘電体(1082)を含む、トレンチ構造(108)と、前記第1の表面(110)において前記ソース領域(104)に電気接続されたコンタクト(112)と、を備え、前記ソース領域(104)が、前記第1の表面(110)のソース接触区域(113)において前記コンタクト(112)に直接隣接した第1のソース部分領域(1041)、第2のソース部分領域(1042)、及び第3のソース部分領域(1043)を含み、前記第2のソース部分領域(1042)が前記鉛直方向(y)に沿って前記第1のソース部分領域(1041)と前記第3のソース部分領域(1043)との間に配置されており、前記ソース領域(104)の前記鉛直方向(y)に沿ったドーピング濃度プロファイル(c)が、前記第2のソース部分領域(1042)内のドーピング濃度の最小、及び前記第3のソース部分領域(1043)内のドーピング濃度の最大を含み、前記第2のソース部分領域(1042)及び前記第3のソース部分領域(1043)の各々が前記ソース接触区域(113)と重なり合っている、半導体デバイス(100)。

請求項2

前記ゲート電極(1081)が、前記第1のソース部分領域(1041)、前記第2のソース部分領域(1042)、及び前記第3のソース部分領域(1043)の各々に直接向かい合っている、請求項1に記載の半導体デバイス(100)。

請求項3

前記ソース領域(104)の前記鉛直方向(y)に沿った前記ドーピング濃度プロファイル(c)が、前記第2のソース部分領域(1042)内におけるドーピング濃度の谷、及び前記第3のソース部分領域(1043)内におけるドーピング濃度のピークを含む、請求項1又は2に記載の半導体デバイス(100)。

請求項4

前記第2のソース部分領域(1042)の横方向の広がり(lx)が、i)前記トレンチ構造の側壁への界面と、ii)前記本体領域へのpn接合との間で規定され、前記第2のソース部分領域(1042)のドーピング濃度プロファイル(c)が前記横方向の広がり(lx)の少なくとも80%に沿って一定である、請求項1〜3のいずれか一項に記載の半導体デバイス(100)。

請求項5

前記第2のソース部分領域(1042)内の前記ドーピング濃度の最小が、前記第3のソース部分領域(1043)内の前記ドーピング濃度の最大の少なくとも0.01%〜多くとも50%の範囲内にある、請求項1〜4のいずれか一項に記載の半導体デバイス(100)。

請求項6

前記第2のソース部分領域(1042)の鉛直方向の広がり(d)が少なくとも30nm〜多くとも300nmの範囲内にある、請求項1〜5のいずれか一項に記載の半導体デバイス(100)。

請求項7

前記第2のソース部分領域(1042)の少なくとも一部が前記第2の導電型のドーパントを含み、前記第2の導電型の前記ドーパントが前記第1の導電型のドーパントを少なくとも10%〜多くとも99.9%の範囲で部分的に相殺する、請求項1〜6のいずれか一項に記載の半導体デバイス(100)。

請求項8

前記第2のソース部分領域(1042)内の格子欠陥をさらに含み、前記格子欠陥が前記第2のソース部分領域内の自由電荷キャリア移動度を低減する、請求項1〜7のいずれか一項に記載の半導体デバイス(100)。

請求項9

前記第2のソース部分領域(1042)内の格子欠陥をさらに含み、前記格子欠陥が前記第2のソース部分領域内の実効n型ドーピングレベルを低減する、請求項1〜8のいずれか一項に記載の半導体デバイス(100)。

請求項10

半導体デバイス(200)であって、第1の導電型のソース領域(204)及び第2の導電型の本体領域(206)を含む炭化ケイ素半導体本体(202)と、鉛直方向(y)に沿って第1の表面(210)から前記炭化ケイ素半導体本体(202)内へ延びるトレンチ構造(208)であって、前記トレンチ構造(208)がゲート電極(2081)及びゲート誘電体(2082)を含み、前記トレンチ構造(208)がストライプ状であり、前記鉛直方向(y)と垂直である長手方向(x1)に沿って延びる、トレンチ構造(208)と、を備え、前記ソース領域(204)が、前記長手方向(x1)に沿って交互に配置された第1のソース部分領域(2041)及び第2のソース部分領域(2042)を含み、前記鉛直方向(y)に沿った前記第1のソース部分領域(2041)のドーピング濃度プロファイルが、前記鉛直方向(y)に沿った前記第2のソース部分領域(2042)のドーピング濃度プロファイルとは異なる、半導体デバイス(200)。

請求項11

前記第1の導電型のドーピング量が、前記第1のソース部分領域(2041)内において、前記第2のソース部分領域(2042)内よりも大きい、請求項10に記載の半導体デバイス(200)。

請求項12

コンタクトと誘電体とをさらに備え、前記コンタクトが前記第1の表面(210)において前記ソース領域(204)に電気接続されており、前記コンタクトが前記第1の表面(210)において前記第1のソース部分領域(2041)の少なくとも一部に直接隣接しており、前記誘電体が前記第1の表面(210)において前記第2のソース部分領域(2042)の少なくとも一部に隣接している、請求項10又は11に記載の半導体デバイス(200)。

請求項13

前記第2のソース部分領域(2042)と前記第1の表面(210)との間に配置された前記第2の導電型のドープ領域をさらに備える、請求項10又は11に記載の半導体デバイス(200)。

請求項14

前記第1の導電型の電流広がり領域(158)と、前記第1の導電型のドリフト領域(160)と、をさらに備え前記ドリフト領域(160)が、前記電流広がり領域(158)と前記第1の導電型の半導体基板との間、及び/又は前記電流広がり領域(158)と前記第1の導電型の接触領域(164)との間、及び/又は前記電流広がり領域とバッファ若しくはドレイン領域との間に配置されており、前記電流広がり領域(158)のドーピング濃度が前記ドリフト領域(160)のドーピング濃度よりも大きい、請求項1〜13のいずれか一項に記載の半導体デバイス(100、200)。

請求項15

前記トレンチ構造(108、208)の少なくとも底部部分に直接隣接した前記第2の導電型の遮蔽領域(162)をさらに備える、請求項1〜14のいずれか一項に記載の半導体デバイス(100、200)。

請求項16

前記コンタクト(112)が、前記ソース領域(104、204)に直接隣接した正温度係数材料(1121)を含む、請求項1〜15のいずれか一項に記載の半導体デバイス(100、200)。

請求項17

半導体デバイスを製作する方法であって、前記方法が、炭化ケイ素半導体本体(102)内の第1の導電型のソース領域(104)及び第2の導電型の本体領域(106)を形成することと、鉛直方向(y)に沿って第1の表面(110)から前記炭化ケイ素半導体本体(102)内へ延びるトレンチ構造(108)を形成することであって、前記トレンチ構造(108)がゲート電極(1081)及びゲート誘電体(1082)を含む、形成することと、前記第1の表面(110)において前記ソース領域(104)に電気接続されたコンタクト(112)を形成することと、を含み、前記ソース領域(104)が、前記第1の表面(110)のソース接触区域(113)において前記コンタクト(112)に直接隣接した第1のソース部分領域(1041)、第2のソース部分領域(1042)、及び第3のソース部分領域(1043)を含み、前記第2のソース部分領域(1042)が前記鉛直方向(y)に沿って前記第1のソース部分領域(1041)と前記第3のソース部分領域(1043)との間に配置されており、前記ソース領域(104)の前記鉛直方向(y)に沿ったドーピング濃度プロファイル(c)が、前記第2のソース部分領域(1042)内のドーピング濃度の最小、及び前記第3のソース部分領域(1043)内のドーピング濃度の最大を含み、前記第2のソース部分領域(1042)及び前記第3のソース部分領域(1043)の各々が前記ソース接触区域(113)と重なり合っている、方法。

請求項18

前記第1のソース部分領域(1041)、前記第2のソース部分領域(1042)、前記第3のソース部分領域(1043)が、同じ1つのイオン注入マスクを用いたイオン注入プロセスによって形成される、請求項17に記載の方法。

請求項19

半導体デバイス(200)を製作する方法であって、前記方法が、炭化ケイ素半導体本体(202)内の第1の導電型のソース領域(204)及び第2の導電型の本体領域(206)を形成することと、鉛直方向(y)に沿って第1の表面(210)から前記炭化ケイ素半導体本体(202)内へ延びるトレンチ構造(208)を形成することであって、前記トレンチ構造(208)がゲート電極(2081)及びゲート誘電体(2082)を含む、形成することと、を含み、前記トレンチ構造(280)がストライプ状であり、前記鉛直方向(y)と垂直である長手方向(xlo)に沿って延び、前記ソース領域(204)が、前記長手方向(xlo)に沿って交互に配置された第1のソース部分領域(2041)及び第2のソース部分領域(2042)を含み、鉛直方向(y)に沿った前記第1のソース部分領域(2041)のドーピング濃度プロファイルが、前記鉛直方向(y)に沿った前記第2のソース部分領域(2042)のドーピング濃度プロファイルとは異なる、方法。

技術分野

0001

本開示は半導体デバイスに関し、詳細には、炭化ケイ素(SiC)半導体デバイス及びそのための製作方法に関する。

背景技術

0002

電界効果トランジスタセルを含むSiC半導体デバイス技術開発は、ソースドレインとの間の阻止電圧能力VDSに悪影響を及ぼすことなく、単位面積当たりオン状態抵抗RDS(on)を低減することを目指している。特定のデバイスパラメータを変更することによって1つのデバイス特性が改善され得るが、これは、別のデバイス特性の劣化を招き得る。一例として、単位面積当たりのオン状態抵抗RDS(on)は、例えば、ドリフトゾーンドーピング濃度を増大させることによって改善され得る。しかし、これは、ソースとドレインとの間の阻止電圧能力VDSの劣化を招き得る。それゆえ、デバイスパラメータが、技術開発の間に、目標デバイス仕様に鑑みて満たされるべき多数のトレードオフに基づいて設計される。

0003

炭化ケイ素に基づく半導体デバイスを改善することが必要とされている。

課題を解決するための手段

0004

本開示の一実施形態は、第1の導電型のソース領域及び第2の導電型の本体領域を含む炭化ケイ素半導体本体を含む半導体デバイスに関する。半導体デバイスは、鉛直方向に沿って第1の表面から炭化ケイ素半導体本体内へ延びるトレンチ構造であって、トレンチ構造がゲート電極及びゲート誘電体を含む、トレンチ構造をさらに含む。半導体デバイスは、第1の表面においてソース領域に電気接続されたコンタクトをさらに含む。ソース領域は、第1の表面のソース接触区域においてコンタクトに直接隣接した第1のソース部分領域、第2のソース部分領域、及び第3のソース部分領域を含む。第2のソース部分領域は鉛直方向に沿って第1のソース部分領域と第3のソース部分領域との間に配置されている。鉛直方向に沿ったソース領域のドーピング濃度プロファイルは、第2のソース部分領域内のドーピング濃度の最小、及び第3のソース部分領域内のドーピング濃度の最大を含む。第2のソース部分領域及び第3のソース部分領域の各々はソース接触区域と重なり合っている。

0005

本開示の別の実施形態は、第1の導電型のソース領域及び第2の導電型の本体領域を含む炭化ケイ素半導体本体を含む別の半導体デバイスに関する。半導体デバイスは、鉛直方向に沿って第1の表面から炭化ケイ素半導体本体内へ延びるトレンチ構造であって、トレンチ構造がゲート電極及びゲート誘電体を含む、トレンチ構造をさらに含む。トレンチ構造はストライプ状であり、鉛直方向と垂直である長手方向に沿って延びる。ソース領域は、長手方向に沿って交互に配置された第1のソース部分領域及び第2のソース部分領域を含む。鉛直方向に沿った第1のソース部分領域のドーピング濃度プロファイルは、鉛直方向に沿った第2のソース部分領域のドーピング濃度プロファイルとは異なる。

0006

本開示の一実施形態は、半導体デバイスを製作する方法に関する。本方法は、炭化ケイ素半導体本体内の第1の導電型のソース領域及び第2の導電型の本体領域を形成することを含む。本方法は、鉛直方向に沿って第1の表面から炭化ケイ素半導体本体内へ延びるトレンチ構造を形成することであって、トレンチ構造がゲート電極及びゲート誘電体を含む、形成することをさらに含む。本方法は、第1の表面においてソース領域に電気接続されたコンタクトを形成することをさらに含む。ソース領域は、第1の表面のソース接触区域においてコンタクトに直接隣接した第1のソース部分領域、第2のソース部分領域、及び第3のソース部分領域を含む。第2のソース部分領域は鉛直方向に沿って第1のソース部分領域と第3のソース部分領域との間に配置されている。鉛直方向に沿ったソース領域のドーピング濃度プロファイルは、第2のソース部分領域内のドーピング濃度の最小、及び第3のソース部分領域内のドーピング濃度の最大を含む。第2のソース部分領域及び第3のソース部分領域の各々はソース接触区域と重なり合っている。

0007

本開示の一実施形態は、半導体デバイスを製作する別の方法に関する。本方法は、炭化ケイ素半導体本体内の第1の導電型のソース領域及び第2の導電型の本体領域を形成することを含む。本方法は、鉛直方向に沿って第1の表面から炭化ケイ素半導体本体内へ延びるトレンチ構造を形成することであって、トレンチ構造がゲート電極及びゲート誘電体を含む、形成することをさらに含む。トレンチ構造はストライプ状であり、鉛直方向と垂直である長手方向に沿って延びる。ソース領域は、長手方向に沿って交互に配置された第1のソース部分領域及び第2のソース部分領域を含む。鉛直方向に沿った第1のソース部分領域のドーピング濃度プロファイルは、鉛直方向に沿った第2のソース部分領域のドーピング濃度プロファイルとは異なる。

0008

業者は、以下の詳細な説明を読み、添付の図面を見れば、追加の特徴及び利点を認識するであろう。

0009

添付の図面は、本実施形態のさらなる理解をもたらすために含まれ、本明細書に組み込まれ、その一部を構成する。図面は、半導体デバイス、及び半導体デバイスを製作する方法の本実施形態を示し、明細書と共に、実施形態の原理を説明する役割を果たす。さらなる実施形態及び意図される利点は、以下の詳細な説明を参照することによって、より深く理解されるようになるため、容易に認識されるであろう。さらなる実施形態は以下の詳細な説明及び請求項において説明される。

図面の簡単な説明

0010

図1は、ソース部分領域を含む炭化ケイ素半導体デバイスの一実施形態の断面図を示す。
図2Aは、図1に示される半導体デバイスの線AA’に沿った鉛直方向ドーピングプロファイルを示すための例示的なグラフである。
図2Bは、図1に示される半導体デバイスの線AA’に沿った鉛直方向ドーピングプロファイルを示すための例示的なグラフである。
図3は、図1に示される半導体デバイスの線BB’に沿った横方向ドーピング濃度プロファイルを示すための例示的なグラフである。
図4は、ソース部分領域を含む炭化ケイ素半導体デバイスの実施形態の断面図を示す。
図5は、ソース部分領域を含む炭化ケイ素半導体デバイスの実施形態の断面図を示す。
図6は、ソース部分領域を含む炭化ケイ素半導体デバイスの一実施形態の概略平面図を示す。
図7は、図6に示される半導体デバイスの隣り合ったソース部分領域の異なる鉛直方向ドーピング濃度プロファイルを示すための例示的なグラフである。

実施例

0011

以下の詳細な説明では、説明の一部をなし、半導体デバイスが実施され得る特定の実施形態が例として示される添付の図面を参照する。本開示の範囲から逸脱することなく、他の実施形態が利用されてもよく、構造的変更又は論理的変更が行われてもよいことを理解されたい。例えば、一実施形態のために図示又は説明されている特徴は、なおさらなる実施形態を生み出すために、他の実施形態上で用いるか、又はそれらと併せて用いることができる。本開示はこのような変更及び変形を含むことが意図されている。例は特定の言葉を用いて説明されるが、その言葉は添付の請求項の範囲を限定するものと解釈すべきでない。図面は原寸に比例しておらず、単に図解を目的とするものにすぎない。対応する要素は、特に明記しない限り、異なる図面において同じ参照符号によって指定されている。

0012

用語「〜を有する(having)」、「〜を包含する(containing)」、「〜を含む(including)」、「〜を備える(comprising)」及び同様のものはオープンなものであり、用語は、述べられている構造、要素又は特徴の存在を指示するが、追加の要素又は特徴を除外しない。詞「a」、「an」及び「the」は、文脈別途明確に指示しない限り、複数形も単数形も含むことが意図される。2つの構成要素が互いに「隣接している(adjoin)」場合には、それらは、少なくとも所々で互いに直接接触していてもよいし(すなわち、互いに直接隣接している)、又はごく短い距離だけ互いに分離していてもよい。短い距離は、多くとも100nm、通例、多くとも20nm又は多くとも10nmであり得る。

0013

用語「電気接続される(electrically connected)」は、電気接続された要素の間の永久的な低抵抗接続、例えば、当該要素の間の直接的接触、又は金属及び/又は高濃度にドープされた半導体材料を介した低抵抗接続を記述する。用語「電気結合される(electrically coupled)」は、信号及び/又は電力伝送のために適合された1つ以上の介在要素(単数又は複数)、例えば、第1の状態において低抵抗接続を、及び第2の状態において高抵抗電気減結合を一時的に提供するように制御可能である要素が、電気結合された要素の間にあってもよいことを含む。

0014

図は、ドーピング型「n」又は「p」の隣に「−」又は「+」を指示することによって相対ドーピング濃度を示す。例えば、「n−」は、「n」ドーピング領域のドーピング濃度よりも低いドーピング濃度を意味し、その一方で、「n+」ドーピング領域は、「n」ドーピング領域よりも高いドーピング濃度を有する。同じ相対ドーピング濃度のドーピング領域は必ずしも同じ絶対ドーピング濃度を有するわけではない。例えば、2つの異なる「n」ドーピング領域は、同じ、又は異なる絶対ドーピング濃度を有してもよい。同じ導電型のもので、異なるドーパント濃度を有する2つの直接隣接したドーピング領域は、2つのドーピング領域の間の境界面に沿ったユニポーラ接合、例えば、n/n+又はp/p+接合を形成する。ユニポーラ接合において、ユニポーラ接合と直交するドーパント濃度プロファイルは、ドーパント濃度プロファイルが、凹状であることから凸状に、又はその逆に変化する、ステップ又は転換点を示し得る。

0015

物理寸法のために与えられる範囲は境界値を含む。例えば、a〜bのパラメータyのための範囲はa≦y≦bと解される。少なくともcの値を有するパラメータyはc≦yと解され、多くともdの値を有するパラメータyはy≦dと解される。

0016

IGFET(insulated gate field effect transistor(絶縁ゲート型電界効果トランジスタ))は、MOSFET(metal oxide semiconductor FET(金属酸化物半導体FET))を含む、並びにドープ半導体材料に基づくゲート電極を有し、及び/又は酸化物に基づかない若しくはそれのみに基づくとは限らないゲート誘電体を有する他のFETを含む、電圧制御デバイスである。

0017

一実施形態によれば、半導体デバイスは、第1の導電型のソース領域及び第2の導電型の本体領域を含む炭化ケイ素半導体本体を含み得る。半導体デバイスは、鉛直方向に沿って第1の表面から炭化ケイ素半導体本体内へ延びるトレンチ構造であって、トレンチ構造がゲート電極及びゲート誘電体を含み得る、トレンチ構造をさらに含み得る。半導体デバイスは、第1の表面においてソース領域に電気接続されたコンタクトをさらに含み得る。ソース領域は、第1の表面のソース接触区域においてコンタクトに直接隣接した第1のソース部分領域、第2のソース部分領域、及び第3のソース部分領域を含み得る。第2のソース部分領域は鉛直方向に沿って第1のソース部分領域と第3のソース部分領域との間に配置され得る。鉛直方向に沿ったソース領域のドーピング濃度プロファイルは、第2のソース部分領域内のドーピング濃度の最小、及び第3のソース部分領域内のドーピング濃度の最大を含み得る。第2のソース部分領域及び第3のソース部分領域の各々はソース接触区域と重なり合い得る。

0018

第3のソース部分領域内のドーピング濃度の最大は局所的最大であり得る。第2のソース部分領域内のドーピング濃度の最小は、局所的、特に、大域的最小であり得る。例えば、ソース領域のドーピング濃度プロファイルは第1のソース部分領域内の大域的最大を含み得る。実施形態によっては、第3のソース部分領域内の最大はソース領域のドーピング濃度プロファイルの2番目に高い最大であり得る。

0019

第3のソース部分領域内の最大及び/又は第2のソース部分領域内の最小があまり顕著でないということが起こり得る。これは、第3のソース部分領域内のドーピング濃度が第1のソース部分領域内のドーピング濃度と比べて比較的低い(例えば、多くとも60%)場合、又は第3のソース部分領域内の最大が、例えば、異なるイオン注入ドーピングプロファイルの重なり合いのゆえに、第2のソース部分領域内の最小に近い場合に当てはまり得る。この場合には、第1のソース部分領域内及び第2のソース部分領域内のドーピング濃度の重なり合い、並びに第2のソース部分領域内及び第3のソース部分領域内のドーピング濃度の重なり合いのゆえに、ドーピング濃度プロファイルは、第3のソース部分領域内の最大及び第2のソース部分領域内の最小の区域内において肩状及び/又は扁平な曲線を示し得る。

0020

第1の導電型はn型であってもよく、第2の導電型はp型であってもよい。代替的に、第1の導電型はp型であってもよく、第2の導電型はn型であってもよい。

0021

炭化ケイ素(SiC)半導体本体は炭化ケイ素の六方相、例えば、4H−SiCであり得る。炭化ケイ素半導体本体は、例えば、<11−20>又は<1−100>方向において、オフ方向を有し得る。炭化ケイ素半導体本体の軸ずれ角度は、2°〜8°の範囲内、通例、4°であり得る。炭化ケイ素半導体本体の第1の表面は炭化ケイ素半導体本体の主延在面であってもよく、横方向によって張られる。鉛直方向は第1の表面及び/又は横方向と垂直に延び得る。

0022

トレンチ構造は第1の表面に対して鉛直であってもよく、又は第1の表面までの距離の増大とともに先細になっていてもよい。例えば、鉛直方向に対するトレンチゲート構造テーパ角度は、軸ずれ角度と等しくてもよいか、又は軸ずれ角度から±2度以下(例えば、±1度以下)だけ逸脱していてもよく、これにより、SiCメサの2つの反対の長手方向メサ側壁のうちの少なくとも第1のメサ側壁が、電荷キャリア移動度が高い結晶面、例えば、{11−20}結晶面内に形成されるようになっている。

0023

ゲート誘電体は、ゲート電極をトレンチ構造の少なくとも一方の側に沿って炭化ケイ素半導体本体から分離し得る。ゲート誘電体は、熱成長又は堆積酸化ケイ素窒化ケイ素酸窒化ケイ素、別の堆積誘電体材料、又はこれらの任意の組み合わせを含むか、又はこれらから成り得る。ゲート誘電体の厚さは、例えば、1.0V〜8Vの範囲内、例えば、3.0V〜7.0Vの範囲内の閾値電圧を有するトランジスタセルを得るように選択され得る。トレンチ構造はゲート電極及びゲート誘電体のみをもっぱら含み得るか、或いはゲート電極及びゲート誘電体に加えて、さらなる導電構造体及び/又は誘電体構造体を含み得る。ゲート電極及び任意の任意選択的な追加の補助電極は、例えば、電極材料、又は電極材料の組み合わせ、例えば、ドープ多結晶シリコンなどのドープ半導体材料(例えば、縮退ドープ半導体材料)、金属、又は金属化合物を含むか、又はこれらから成り得る。

0024

第1のソース部分領域は第2の部分領域に直接隣接し得、第2のソース部分領域は第3のソース部分領域に直接隣接し得る。換言すれば、第1のソース部分領域は第2のソース部分領域から鉛直方向距離を置いて離間配置されていなくてもよく、第2のソース部分領域は第3のソース部分領域から鉛直方向距離を置いて離間配置されていなくてもよい。第1〜第3の部分領域の他に、ソース領域はまた、さらなるソース部分領域、例えば、第3のソース部分領域の底部側に直接隣接した第4のソース部分領域も含み得る。実施形態によっては、第2のソース部分領域内のドーピング濃度の最小は、第1のソース部分領域から第3のソース部分領域に向かって減少していく第1のドーピング濃度の裾、及び第3のソース部分領域から第1のソース部分領域に向かって減少していく第2のドーピング濃度の裾を合併させることによって形成され得る。それゆえ、第1〜第3のソース領域は、鉛直方向に沿ったソース領域の鉛直方向ドーピング濃度プロファイルの区分であって、区分は鉛直方向に沿って互いに直接隣接している、区分によって規定され得る。実施形態によっては、第2のソース部分領域は、2つ以上のドーピング濃度の最小、及び1つ以上のドーピング濃度の最大を含み得る。第2のソース部分領域内のドーピング濃度の最大はいずれも、第1及び/又は第3のソース部分領域内のドーピング濃度の最大よりも小さいものであり得る。鉛直方向に沿ったドーピング濃度プロファイルは、ソース領域のバルク抵抗を調整することを可能にし得る。バルク抵抗は、電流フィラメントを打ち消すことを可能にし、実効的ゲート過電圧を低減し得る、短絡電流負荷の間における電圧降下をもたらすために調整され得る。ソース領域のバルク抵抗を調整する際には、例えば、i)ソース領域のバルク抵抗を増大させることによる、短絡電流負荷の間における、電流フィラメントの打ち消し、及び/又は実効的ゲート過電圧の低減と、ii)ソース領域のバルク抵抗を減少させることによるデバイスのオン状態抵抗の減少との間のトレードオフも考慮され得る。

0025

実施形態によっては、第3のソース部分領域内のドーピング濃度の最大は、第1のソース部分領域内のドーピング濃度の最大よりも小さいものであり得る。第1の部分領域内のドーピング濃度の最大は、第1の表面に、又は第1の表面までわずかな鉛直方向距離を置いて位置し得る。わずかな鉛直方向距離は、例えば、50nm未満、例えば、30nm未満又は10nm未満の鉛直方向距離であり得る。これにより、第1のソース部分領域とコンタクトとの間の電気接触抵抗が低減されるか、又は最小限に抑えられ得る。コンタクトは、例えば、導電材料、又は導電材料の組み合わせ、例えば、ドープ多結晶シリコンなどのドープ半導体材料(例えば、縮退ドープ半導体材料)、金属、又は金属化合物を含むか、又はこれらから成り得る。

0026

第2の(第3の)ソース部分領域がソース接触区域と重なり合っているとき、第1の表面への第2の(第3の)ソース部分領域の鉛直方向の投影がソース接触区域と少なくとも一部一致している。換言すれば、半導体デバイスの平面図において、第2の(第3の)ソース部分領域の区域、及びソース接触区域が少なくとも一部一致している。鉛直方向において、ソース接触区域は、例えば、第2及び/又は第3のソース部分領域の直接上方に位置付けられていてもよい。これはコンパクトなトランジスタセル設計を可能にする。ソース接触区域の外側では、誘電体が、例えば、第1のソース部分領域に直接隣接していてもよい。誘電体はまた、例えば、トレンチ構造の上部を覆っていてもよい。

0027

半導体デバイスの一実施形態によれば、ゲート電極は、第1のソース部分領域、第2のソース部分領域、及び第3のソース部分領域の各々に直接向かい合い得る。換言すれば、ゲート電極は、第1の主表面と平行な横方向に沿って第1のソース部分領域、第2の部分領域、及び第3のソース部分領域の各々に面している。それゆえ、ゲート電極の一部は、第1の主表面まで、第1〜第3のソース部分領域の各々と同じ鉛直方向距離に配置されている。これは、例えば、ゲートパッドに対するゲート抵抗を低減するか、又は最小限に抑えることを可能にし得る。

0028

半導体デバイスの一実施形態によれば、鉛直方向に沿ったソース領域のドーピング濃度プロファイルは、第2のソース部分領域内のドーピング濃度の谷、及び第3のソース部分領域内のドーピング濃度のピークを含み得る。ドーピング濃度のピークは、例えば、第1の表面を通したドーパントイオン注入プロセスによって生じ得る。第2のソース部分領域内のドーピングの谷は、例えば、第1のソース部分領域から第3のソース部分領域に向かって減少していく第1のドーピング濃度の裾、及び第3のソース部分領域から第1のソース部分領域に向かって減少していく第2のドーピング濃度の裾を合併させることによって生じ得る。ドーピングの裾を調整することによって、例えば、ソース領域のバルク抵抗が最適化され得る。

0029

半導体デバイスの一実施形態によれば、第2のソース部分領域の横方向の広がりは、i)トレンチ構造の側壁への界面とii)本体領域へのpn接合との間で規定され得る。第2のソース部分領域のドーピング濃度プロファイルは横方向の広がりの少なくとも80%に沿って一定であり得る。換言すれば、第2のソース部分領域は、異なるドーピング濃度を有する複数の部分領域に分割されなくてもよい。それゆえ、第2のソース領域は、例えば、第1の表面上のマスクを要する1回以上のイオン注入プロセスを含む、単一のフォトリソグラフィプロセスによって形成され得る。これは、例えば、ソースのバルク抵抗の単純でコスト効率の良い調整を可能にし得る。

0030

半導体デバイスの一実施形態によれば、第2のソース部分領域内のドーピング濃度の最小は、第3のソース部分領域内のドーピング濃度の最大の少なくとも0.01%〜多くとも50%、又は第3のソース部分領域内のドーピング濃度の最大の0.1%〜多くとも50%若しくは1%〜多くとも30%の範囲内であり得る。これにより、例えば、ソース領域のバルク抵抗が最適化され得る。

0031

半導体デバイスの一実施形態によれば、第2のソース部分領域の鉛直方向の広がりは、少なくとも30nm〜多くとも500nm、又は少なくとも50nm〜多くとも200nm、又は少なくとも80nm〜多くとも150nmの範囲内であり得る。鉛直方向の広がりは、例えば、ソース領域の所望のバルク抵抗を設定するためのドーピング濃度に依存して調整され得る。

0032

半導体デバイスの一実施形態によれば、第2のソース部分領域の少なくとも一部は第2の導電型のドーパントを含み得、第2の導電型のドーパントは、第1の導電型のドーパントを、少なくとも10%〜多くとも99.9%の範囲内、又は少なくとも10%〜多くとも90%の範囲内、又は20%〜80%の範囲内、又は30%〜70%の範囲内で部分的に相殺し得る。ドーパントの部分的相殺は、ドナーアクセプタに数で勝るか、又はその逆であることを意味する。部分的相殺は、ソース領域の所望のバルク抵抗を調整するためのさらなる自由度をもたらす。部分的相殺は、ドナー又はアクセプタの数を増大又は減少させるために用いられ得るだけでなく、電子及び正孔移動度もまた、相殺によって減少させられ得る。なぜなら、移動度はドナー及びアクセプタイオンの合計によって影響を受けるためである。一例として、SiC中のp型ドーパント、例えば、アルミニウム(Al)及び/又はGa(Ga)及び/又はホウ素(B)が、SiC中のn型ドーパント、例えば、リン(P)及び/又は窒素(N)によって生じるn型ドーピングを部分的に相殺するために用いられてもよく、その逆が行われてもよい。

0033

一実施形態によれば、半導体デバイスは第2のソース部分領域内の格子欠陥を含み得、格子欠陥は自由電荷キャリアの移動度を低減し、さらに、第2のソース部分領域中のドナーの部分的相殺によって第2のソース部分領域内の実効ドーピング濃度を減少させることができる。このような移動度低減及び部分的カウンタードーピングのための例示的な注入粒子は、例えば、炭素空格子点を伴うZ1/2欠陥をもたらす、アルゴン(Ar)、陽子ヘリウム(He)である。格子欠陥の提供は、ソース領域の所望のバルク抵抗を調整するためのさらなる自由度をもたらし得る。

0034

一実施形態によれば、半導体デバイスは、第1の導電型のソース領域及び第2の導電型の本体領域を含む炭化ケイ素半導体本体を含み得る。半導体デバイスは、鉛直方向に沿って第1の表面から炭化ケイ素半導体本体内へ延びるトレンチ構造であって、トレンチ構造がゲート電極及びゲート誘電体を含み得る、トレンチ構造をさらに含み得る。トレンチ構造はストライプ状であり、鉛直方向と垂直である長手方向に沿って延び得る。ソース領域は、長手方向に沿って交互に配置された第1のソース部分領域及び第2のソース部分領域を含み得る。鉛直方向に沿った第1のソース部分領域のドーピング濃度プロファイルは、鉛直方向に沿った第2のソース部分領域のドーピング濃度プロファイルとは異なり得る。本実施形態は、長手方向に沿った第1及び第2のソース部分領域の横方向の広がり、鉛直方向に沿った第1及び第2のソース部分領域のドーピング濃度プロファイル、第1の表面において第1及び/又は第2のソース部分領域を電気接続するための接触方式のうちの1つ以上に依存して、ソース領域のバルク抵抗を調整することを可能にし得る。本実施形態は、上述された実施形態のうちの任意のものと組み合わせられ得る。換言すれば、第1及び第2の部分領域の各々は、上述の実施形態において説明されたとおりの鉛直方向に沿った少なくとも3つの部分領域に分割され得る。

0035

半導体デバイスの一実施形態によれば、第1の導電型のドーピング量は、第1のソース部分領域内において、第2のソース部分領域内よりも大きいものであり得る。ソース部分領域のドーピング量は、例えば、ソース部分領域の上部と底部との間の第1の導電型のドーパントの鉛直方向の積分に対応し得る。例によっては、量は、ソース部分領域を製作するために用いられた総イオン注入ドーズに対応し得る。ドーピング量は、単位面積当たりのドーパント数、例えば、cm−2である。第1の導電型のドーパントは、第1の導電型の1種以上のドーパント種、例えば、リン(P)、及び窒素(N)、並びにn型ドーピングのための他の好適な元素又は複合体などのドーパント元素のうちの1種以上、或いはホウ素(B)、ガリウム(Ga)、及びアルミニウム(Al)、並びにp型ドーピングのための他の好適な元素又は複合体などのドーパント元素のうちの1種以上を含み得る。用語「ドーパント種」は、炭化ケイ素中の特定のドーパント元素、例えば、n型ドーピングのためのP、又はp型ドーピングのためのBを指す。例えば、ドーパントは、イオン注入を用いて、及び/又はエピタキシャル成長の間に炭化ケイ素半導体本体中に導入され得る。

0036

一実施形態によれば、半導体デバイスはコンタクトと誘電体とをさらに備え得、コンタクトは第1の表面においてソース領域に電気接続され得る。誘電体は空洞(すなわち、中空空間)によって少なくとも部分的に置換されてもよい。コンタクトは第1の表面において第1のソース部分領域の少なくとも一部に直接隣接し得、誘電体は第1の表面において第2のソース部分領域の少なくとも一部に隣接し得る。実施形態によっては、コンタクトは第1のソース部分領域と直接接触するのみであってもよく、第2のソース部分領域はコンタクトとの直接接触がなくてもよい。

0037

一実施形態によれば、半導体デバイスは、第2のソース部分領域と第1の表面との間に配置された第2の導電型のドープ領域をさらに備え得る。

0038

一実施形態によれば、半導体デバイスは、第1の導電型の電流広がり領域をさらに備え得る。半導体デバイスは第1の導電型のドリフト領域をさらに備え得、ドリフト領域は、電流広がり領域と第1の導電型の半導体基板との間、及び/又は電流広がり領域と第1の導電型の接触領域との間、及び/又は電流広がり領域とバッファ若しくはドレイン領域との間に配置され得る。電流広がり領域のドーピング濃度はドリフト領域のドーピング濃度よりも大きいものであり得る。ドリフト領域内の平均正味ドーパント濃度のための例示的な値は、1015cm−3〜5×1016cm−3の範囲内であり得る。電流広がり領域内の平均正味ドーパント濃度は、例えば、例として、5〜1000倍の範囲、又は10〜500倍の範囲、又は50〜200倍の範囲でドリフト領域内の平均正味ドーパント濃度よりも大きいものであり得る。電流広がり領域の配置は、例えば、単位面積当たりのオン状態抵抗RDS(on)のさらなる低減を可能にし得る。

0039

一実施形態によれば、半導体デバイスは、トレンチ構造の少なくとも底部部分に直接隣接した第2の導電型の遮蔽領域をさらに備え得る。遮蔽領域は、例えば、半導体デバイスの逆電圧モードの間に生じる高い電界強度からゲート誘電体を保護し得る。遮蔽領域はまた、トレンチ構造の側壁にも隣接し得る。遮蔽領域及び本体領域は、例えば、反対の側壁からトレンチ構造に隣接し得る。本体領域はまた、トレンチ構造の反対の側壁からトレンチ構造に隣接し得、遮蔽領域は、例えば、トレンチ構造の底部においてトレンチ構造に隣接し得る。遮蔽領域内最大ドーパント濃度は、本体領域内の最大ドーパント濃度よりも高いものであり得る。しかし、他の実施形態では、遮蔽領域内の最大ドーパント濃度は、本体領域内の最大ドーパント濃度よりも低いものであり得る。遮蔽領域内の鉛直方向ドーパント濃度プロファイルはトレンチゲート構造の下方の位置において局所的最大を有し得る。遮蔽領域の保護機能に加えて、遮蔽領域はまた、炭化ケイ素デバイスに、統合されたフライバックダイオード(「ボディダイオード」とも呼ばれる)機能性も提供し得る。

0040

半導体デバイスの一実施形態によれば、コンタクトは、ソース領域に直接隣接した正温度係数(positive temperature coefficient、PTC)材料を含み得る。PTC材料は、通例、スイッチング温度に達した時に抵抗率の少なくとも漸進的な増加、特に、急激な増加を有する導電材料である。抵抗率のジャンプが十分に高い場合には、抵抗率が電流を効果的に阻止し得、半導体デバイスのさらなる局所加熱が防止されるか、又は打ち消され得る。例示的なPTC材料は、導電性ポリマー複合材料及び/又はチタン酸バリウムである。

0041

一実施形態によれば、半導体デバイスを製作する方法は、炭化ケイ素半導体本体内の第1の導電型のソース領域及び第2の導電型の本体領域を形成することを含み得る。本方法は、鉛直方向に沿って第1の表面から炭化ケイ素半導体本体内へ延びるトレンチ構造を形成することであって、トレンチ構造がゲート電極及びゲート誘電体を含み得る、形成することをさらに含み得る。本方法は、第1の表面においてソース領域に電気接続されたコンタクトを形成することをさらに含み得、ソース領域は、第1の表面のソース接触区域においてコンタクトに直接隣接した第1のソース部分領域、第2のソース部分領域、及び第3のソース部分領域を含み得る。第2のソース部分領域は鉛直方向に沿って第1のソース部分領域と第3のソース部分領域との間に配置され得る。ソース領域の鉛直方向に沿ったドーピング濃度プロファイルは、第2のソース部分領域内のドーピング濃度の最小、及び第3のソース部分領域内のドーピング濃度の最大を含み得る。第2のソース部分領域及び第3のソース部分領域の各々はソース接触区域と重なり合い得る。

0042

半導体デバイスを製作する方法の一実施形態によれば、第1のソース部分領域、第2のソース部分領域、第3のソース部分領域は、同じ1つのイオン注入マスクを用いたイオン注入プロセスによって形成され得る。実施形態によっては、第1〜第3のソース部分領域は、異なるイオン注入エネルギーを有する2回のイオン注入によって形成され得る。例えば、2回のイオン注入のうちの一方のドーピングピークは第3のソース部分領域内のドーピング濃度の最大を規定してもよく、2回のイオン注入のうちの他方のドーピング濃度のピークは第1のソース部分領域内のドーピング濃度の最大を規定してもよい。第2のソース部分領域内のドーピング濃度の最小は、例えば、2つのイオン注入プロファイルのドーピング濃度の裾の重なり合いによって規定されてもよい。また、2回を超えるイオン注入が、第1〜第3のソース部分領域を形成するために用いられてもよい。

0043

一実施形態によれば、半導体デバイスを製作する方法は、炭化ケイ素半導体本体内の第1の導電型のソース領域及び第2の導電型の本体領域を形成することを含み得る。本方法は、鉛直方向に沿って第1の表面から炭化ケイ素半導体本体内へ延びるトレンチ構造を形成することであって、トレンチ構造がゲート電極及びゲート誘電体を含み得る、形成することをさらに含み得る。トレンチ構造はストライプ状であり、鉛直方向と垂直である長手方向に沿って延び得る。ソース領域は、長手方向に沿って交互に配置された第1のソース部分領域及び第2のソース部分領域を含み得る。鉛直方向に沿った第1のソース部分領域のドーピング濃度プロファイルは、鉛直方向に沿った第2のソース部分領域のドーピング濃度プロファイルとは異なり得る。

0044

方法は、上述の実施形態のうちの任意のもの、又は以下において図に関して説明される実施形態のうちの任意のものに関して説明されたとおりの半導体デバイスを製作するために適用され得る。本方法の少なくともいくつかの実施形態では、以下の特徴が(適用可能である場合には)、単独で、或いは組み合わせて適用される:
(i)ソース領域、本体領域、電流広がり領域、及び遮蔽領域のうちの少なくとも1つを形成することは、少なくとも1回のマスクされた、又はマスクされないイオン注入プロセスを含み得る、
(ii)ソース領域を形成することは、異なるイオン注入エネルギー/イオン注入ドーズを有する2回以上のイオン注入プロセスを含み得、イオン注入プロセスは異なるイオン注入マスクに基づいて実施されてもよく、又は共通のイオン注入マスクに基づいて実施されてもよい、
(iii)ソース領域を形成することは、1回以上のイオン注入プロセスによって格子欠陥を第2のソース部分領域内に導入することを含み得る。

0045

本方法は以上及び以下において一連のステップ又はイベントとして説明されているが、このようなステップ又はイベントの説明される順序付けは限定的な意味で解釈されるべきではないことは理解されるであろう。むしろ、いくつかのステップは、以上及び以下において説明されるものの他に、異なる順序で、及び/又は他のステップ若しくはイベントと同時に行われてもよい。

0046

以上の実施形態に関して説明された機能上及び構造上の詳細は、図に示され、以下においてさらに説明される例示的な実施形態にも同様に当てはまるものとする。

0047

図1の概略断面図を参照すると、半導体デバイス100の一実施形態が示されている。

0048

半導体デバイス100は、n+ドープソース領域104及びpドープ本体領域106を含む炭化ケイ素半導体本体102を含む。トレンチ構造108が鉛直方向yに沿って第1の表面110から炭化ケイ素半導体本体102内へ延びる。トレンチ構造108はゲート電極1081及びゲート誘電体1082を含む。コンタクト112が第1の表面110においてソース領域104に電気接続されている。ソース領域104は、第1の表面110のソース接触区域113においてコンタクト112に直接隣接した第1のソース部分領域1041を含む。ソース領域104は第2のソース部分領域1042及び第3のソース部分領域1043をさらに含む。第2のソース部分領域1042は鉛直方向yに沿って第1のソース部分領域1041と第3のソース部分領域1043との間に配置されている。第2のソース部分領域1042及び第3のソース部分領域1043の各々はソース接触区域113と重なり合っている。トレンチ構造108は、例えば、ストライプ状であり、長手方向x1に沿って延び得る。

0049

図1の線AA’に沿ったソース領域104のドーピング濃度c1、c2、c3の例示的なプロファイルが図2A図2Bの概略図に示されている。

0050

図2Aを参照すると、ソース領域104の鉛直方向yに沿ったドーピング濃度c1、c2は、第2のソース部分領域1042内のドーピング濃度の最小若しくは谷150、及び第3のソース部分領域1043内のドーピング濃度の最大若しくはピーク151を含む。最小150におけるドーピング濃度値が、例えば、ソース領域104の所望のバルク抵抗に対して調整され得る。

0051

図2Bに示されるドーピング濃度c3のプロファイルを参照すると、第2のソース部分領域1042は1つを超えるドーピング濃度の最小150を有する。図2Bに示される例では、2つのドーピング濃度の最小及び1つのドーピング濃度の最大が第2のソース部分領域1042内に存在する。ドーピングの最小及びドーピングの最大の数はまた、図2Bに示されるのよりも大きくてもよい。

0052

本明細書において説明され、図示される実施形態では、複数のトレンチ構造108が均等に離間配置されていてもよく、等しい幅を有してもよく、規則的なストライプパターンを形成してもよく、トレンチ構造108の間の中心間距離は1μm〜10μm、例えば、2μm〜5μmの範囲内にあってもよい。長手方向x1に沿ったトレンチ構造108の長さは最大数ミリメートル(例えば、少なくとも300μm及び多くとも2mm)に及んでもよい。トレンチ構造108の鉛直延長は、0.3μm〜5μmの範囲内、例えば、0.5μm〜2μmの範囲内にあってもよい。底部において、トレンチ構造108は丸みを帯びていてもよい。

0053

他の実施形態(図には示されていない)では、トレンチ構造108は、円形六角形、又は正方形形状のものであり得る。このとき、横方向の幅はトレンチ構造108の長さにおおよそ対応し得る。チャネル領域及び/又は本体領域が、トレンチ構造の1つを超える側壁、又はさらに、2つを超える側壁に隣接していてもよい。

0054

図3の概略図は、第2のソース部分領域1042の横方向の広がり(図1における例示的な線BB’参照)を規定する横方向x2に沿ったドーピング濃度c4のプロファイルを示す。第2のソース部分領域1042の横方向の広がりは、i)トレンチ構造108の側壁への界面と、ii)本体領域106へのpn接合154との間で規定される。第2のソース部分領域104のドーピング濃度c4は横方向の広がりの少なくとも80%に沿って一定である。

0055

半導体デバイス100の別の実施形態が図4の概略断面図に示されている。

0056

半導体デバイス100は誘電体156を含む。コンタクト112は第1の表面110において第1のソース部分領域1041の第1の部分に直接隣接しており、誘電体156は第1の表面110において第1のソース部分領域1041の第2の部分に隣接している。

0057

半導体デバイス100はnドープ電流広がり領域158をさらに含む。半導体デバイス100はn−ドープドリフト領域160をさらに含み、ドリフト領域160は、電流広がり領域158と半導体基板との間、及び/又は電流広がり領域158と接触領域164との間、及び/又は電流広がり領域とバッファ若しくは高濃度ドープドレイン接触領域との間に配置されている。電流広がり領域158のドーピング濃度はドリフト領域160のドーピング濃度よりも大きい。

0058

半導体デバイス100は、トレンチ構造108の少なくとも底部部分に直接隣接したp+ドープ遮蔽領域162をさらに含む。遮蔽領域162はまた、ソース領域104が配置された側壁と反対側のトレンチ構造108の側壁にも隣接している。

0059

図5の概略断面図を参照すると、半導体デバイス100の一実施形態のコンタクト112は、ソース領域104に直接隣接した正温度係数(PTC)材料1121をさらに含む。

0060

図6の概略断面図を参照すると、半導体デバイス200の一実施形態の上面図が示されている。

0061

半導体デバイス200は、n+ドープソース領域204及びpドープ本体領域206を含む炭化ケイ素半導体本体202を含む。半導体デバイス200はトレンチ構造208を含む。トレンチ構造208はゲート電極2081及びゲート誘電体2082を含む。トレンチ構造208はストライプ状であり、鉛直方向yと垂直である長手方向x1に沿って延びる。鉛直方向yは、例えば、図6描画面と垂直である方向である。ソース領域204は、長手方向x1に沿って交互に配置された第1のソース部分領域2041及び第2のソース部分領域2042を含む。鉛直方向yに沿った第1のソース部分領域2041のドーピング濃度プロファイルは、鉛直方向yに沿った第2のソース部分領域2042のドーピング濃度プロファイルとは異なる。

0062

図7の概略グラフを参照すると、鉛直方向yに沿ったドーピング濃度プロファイルの例示的なプロファイルが示されている。ドーピング濃度c5のプロファイルは第1及び第2のソース部分領域2041、2042のうちの一方を通して鉛直方向yに沿って取られており、ドーピング濃度c6のプロファイルは第1及び第2のソース部分領域2041、2042のうちの他方を通して鉛直方向に沿って取られている。図7に示されるドーピング濃度c5、c6の例示的なプロファイルにおいて、第1の表面210に近い領域内では、濃度c5は濃度c6よりも大きい。鉛直方向yに沿った第1及び第2の部分領域2041、2042のドーピング濃度のプロファイルのうちの一方又は両方は、例えば、上述された実施形態に従って形成されてもよい。他の実施形態によれば、第1及び第2の部分領域2041、2042のドーピング濃度のプロファイルのうちの一方又は両方はまた、第1及び第2の部分領域2041、2042のドーピング濃度のプロファイルが互いに異なる限り、以上の実施形態において説明されたプロファイルとは異なってもよい。

0063

本明細書においては、特定の実施形態が図示され、説明されているが、種々の代替及び/又は同等の実装形態が、本発明の範囲から逸脱することなく、図示され、説明されている特定の実施形態と置き換えられ得ることが当業者によって理解されるであろう。本出願は、本明細書において説明されている特定の実施形態の任意の適応例又は変形例を包括することを意図されている。したがって、本発明は請求項及びそれらの均等物によってのみ限定されることが意図されている。

0064

100半導体デバイス
102炭化ケイ素半導体本体
104ソース領域
106本体領域
108トレンチ構造
110 第1の表面
112コンタクト
113ソース接触区域
150ドーピング濃度の最小
151 ドーピング濃度の最大
154pn接合
156誘電体
158電流広がり領域
160ドリフト領域
162遮蔽領域
164 接触領域
200 半導体デバイス
202 炭化ケイ素半導体本体
204 ソース領域
206 本体領域
208 トレンチ構造
210 第1の表面
1041 第1のソース部分領域
1042 第2のソース部分領域
1043 第3のソース部分領域
1081ゲート電極
1082ゲート誘電体
1121正温度係数材料
2041 第1のソース部分領域
2042 第2のソース部分領域
2081 ゲート電極
2082 ゲート誘電体

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 富士電機株式会社の「 半導体装置」が 公開されました。( 2021/01/07)

    【課題】デバイスの損失を小さくし、トレンチの底のp型領域でアバランシェ降伏電圧を上昇させることができる半導体装置を提供する。【解決手段】炭化珪素半導体装置50は、第1導電型の半導体基板1、第1導電型の... 詳細

  • 株式会社村田製作所の「 半導体装置」が 公開されました。( 2021/01/07)

    【課題】エミッタまたはソースの寄生インダクタンスの低減を図ることが可能な半導体装置を提供する。【解決手段】基板、少なくとも1つのトランジスタが設けられている。このトランジスタは、エミッタ、ベース、及び... 詳細

  • 株式会社デンソーの「 窒化物半導体装置」が 公開されました。( 2021/01/07)

    【課題】 耐圧とオン抵抗の間に存在するトレードオフの関係を改善する。【解決手段】 窒化物半導体装置のボディ領域は、低濃度部分と、その低濃度部分よりも不純物濃度が濃い高濃度部分と、を有している。低濃... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ