図面 (/)

技術 サーミスタの製造方法、及び、サーミスタ

出願人 三菱マテリアル株式会社
発明者 米澤岳洋日向野怜子
出願日 2019年2月15日 (2年0ヶ月経過) 出願番号 2019-025313
公開日 2020年8月31日 (5ヶ月経過) 公開番号 2020-136384
状態 未査定
技術分野 抵抗器細部 サーミスタ・バリスタ 抵抗器の製造装置と方法
主要キーワード 防水袋 不偏分散 元素マッピング像 電極表面側 カバー電極 マッピング図 サーミスタチップ マッピング像
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2020年8月31日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (6)

課題

電極部の表面にめっき層を形成した場合であっても、電極部内部へのめっき液侵入を抑制でき、サーミスタ素体の特性が安定したサーミスタを製造するサーミスタの製造方法を提供する。

解決手段

サーミスタ素体の端面に導電性ペーストを塗布して焼成し、下地電極層を形成する下地電極層形成工程S03と、前記下地電極層の表面に酸化物層を形成する酸化物層形成工程S04と、前記酸化物層の表面に導電性ペーストを塗布して焼成し、カバー電極層を形成するカバー電極層形成工程S05と、前記下地電極層と前記カバー電極層とが電気的に導通するように熱処理を行う導通熱処理工程S06と、を有し、前記下地電極層と前記カバー電極層とを有する前記電極部を形成するとともに、導通熱処理工程S06後に、前記カバー電極層の表面に金属めっき層を形成するめっき工程S07を備えている。

概要

背景

上述のサーミスタにおいては、温度に応じて電気抵抗が変化する特性を有しており、各種電子機器温度補償温度センサ等に適用されている。特に、最近では、回路基板実装されるチップ型サーミスタが広く使用されている。
上述のサーミスタは、サーミスタ素体と、このサーミスタ素体の両端に一対の電極部を形成した構造としている。

サーミスタ素体は、酸やアルカリに弱く、かつ、還元しやすい性質を有している。そして、組成が変化すると特性が変動してしまうおそれがあった。このため、例えば特許文献1に示すように、サーミスタ素体の表面に保護膜を成膜する技術が提案されている。なお、保護膜には、その後の工程や使用時におけるサーミスタ素体の劣化を抑制するために、めっき液への耐性耐環境性絶縁性、等が要求される。

ここで、特許文献1においては、サーミスタ素体の表面にガラスペーストを塗布して焼成することにより、厚膜ガラスからなる保護膜を成膜している。
また、サーミスタ素体の両端に電極部を形成することになるため、電極部が形成されるサーミスタの端面には保護膜が形成されてない。ここで、電極部は、サーミスタ素体の両端に、例えばAg等の導電性材料を含む導電性ペーストを塗布して焼成することによって形成される。また、焼成体からなる電極部の表面には、Niめっき層Snめっき層が形成される。

概要

電極部の表面にめっき層を形成した場合であっても、電極部内部へのめっき液の侵入を抑制でき、サーミスタ素体の特性が安定したサーミスタを製造するサーミスタの製造方法を提供する。サーミスタ素体の端面に導電性ペーストを塗布して焼成し、下地電極層を形成する下地電極層形成工程S03と、前記下地電極層の表面に酸化物層を形成する酸化物層形成工程S04と、前記酸化物層の表面に導電性ペーストを塗布して焼成し、カバー電極層を形成するカバー電極層形成工程S05と、前記下地電極層と前記カバー電極層とが電気的に導通するように熱処理を行う導通熱処理工程S06と、を有し、前記下地電極層と前記カバー電極層とを有する前記電極部を形成するとともに、導通熱処理工程S06後に、前記カバー電極層の表面に金属めっき層を形成するめっき工程S07を備えている。

目的

この発明は、前述した事情に鑑みてなされたものであって、電極部の表面にめっき層を形成した場合であっても、電極部内部へのめっき液の侵入を抑制でき、サーミスタ素体の特性が安定したサーミスタを製造することが可能なサーミスタの製造方法、及び、このサーミスタの製造方法により製造され、特性の安定したサーミスタを提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

サーミスタ素体と、前記サーミスタ素体の端面に形成された電極部と、を備えたサーミスタを製造するサーミスタの製造方法であって、前記サーミスタ素体の端面に導電性ペーストを塗布して焼成し、下地電極層を形成する下地電極層形成工程と、前記下地電極層の表面に酸化物層を形成する酸化物層形成工程と、前記酸化物層の表面に導電性ペーストを塗布して焼成し、カバー電極層を形成するカバー電極層形成工程と、前記下地電極層と前記カバー電極層とが電気的に導通するように熱処理を行う導通熱処理工程と、を有し、前記下地電極層と前記カバー電極層とを有する前記電極部を形成するとともに、前記導通熱処理工程後に、前記カバー電極層の表面に金属めっき層を形成するめっき工程を備えていることを特徴とするサーミスタの製造方法。

請求項2

前記下地電極層形成工程は、金属粉ガラス粉とを含有するガラス入り金属ペーストを塗布して焼成することにより、前記下地電極層を形成することを特徴とする請求項1に記載のサーミスタの製造方法。

請求項3

前記カバー電極層形成工程は、金属粉とガラス粉とを含有するガラス入り金属ペーストを塗布して焼成することにより、前記カバー電極層を形成することを特徴とする請求項1又は請求項2に記載のサーミスタの製造方法。

請求項4

前記酸化物層は、シリコン酸化物で構成されていることを特徴とする請求項1から請求3のいずれか一項に記載のサーミスタの製造方法。

請求項5

サーミスタ素体と、前記サーミスタ素体の端面に形成された電極部と、を備えたサーミスタであって、前記電極部は、前記サーミスタ素体の端面に形成された下地電極層と、前記下地電極層に積層するカバー電極層と、を備えており、この電極部の表面に金属めっき層が形成されており、前記金属めっき層を構成するめっき金属の前記電極部への侵入深さが、前記電極部の厚さ未満とされていることを特徴とするサーミスタ。

技術分野

0001

この発明は、サーミスタ素体と、前記サーミスタ素体の端面に形成された電極部と、を備えたサーミスタを製造するサーミスタの製造方法、及び、サーミスタに関するものである。

背景技術

0002

上述のサーミスタにおいては、温度に応じて電気抵抗が変化する特性を有しており、各種電子機器温度補償温度センサ等に適用されている。特に、最近では、回路基板実装されるチップ型サーミスタが広く使用されている。
上述のサーミスタは、サーミスタ素体と、このサーミスタ素体の両端に一対の電極部を形成した構造としている。

0003

サーミスタ素体は、酸やアルカリに弱く、かつ、還元しやすい性質を有している。そして、組成が変化すると特性が変動してしまうおそれがあった。このため、例えば特許文献1に示すように、サーミスタ素体の表面に保護膜を成膜する技術が提案されている。なお、保護膜には、その後の工程や使用時におけるサーミスタ素体の劣化を抑制するために、めっき液への耐性耐環境性絶縁性、等が要求される。

0004

ここで、特許文献1においては、サーミスタ素体の表面にガラスペーストを塗布して焼成することにより、厚膜ガラスからなる保護膜を成膜している。
また、サーミスタ素体の両端に電極部を形成することになるため、電極部が形成されるサーミスタの端面には保護膜が形成されてない。ここで、電極部は、サーミスタ素体の両端に、例えばAg等の導電性材料を含む導電性ペーストを塗布して焼成することによって形成される。また、焼成体からなる電極部の表面には、Niめっき層Snめっき層が形成される。

先行技術

0005

特開平03−250603号公報

発明が解決しようとする課題

0006

ところで、特許文献1に示すように、サーミスタ素体の端面に導電性ペーストの焼成体からなる電極部を形成した場合には、導電性ペーストの塗布ムラや導電性ペーストへの異物混入により、電極部に空孔が生じてポーラスな構造となることがあった。このような電極部に対してめっき層を形成した場合には、電極部の内部にめっき液が侵入し、サーミスタ素体とめっき液とが接触して、サーミスタ素体が劣化するおそれがあった。また、サーミスタ素体と電極部の界面にめっき金属が析出し、めっきの前後で抵抗値が大きく変化してしまうおそれがあった。

0007

この発明は、前述した事情に鑑みてなされたものであって、電極部の表面にめっき層を形成した場合であっても、電極部内部へのめっき液の侵入を抑制でき、サーミスタ素体の特性が安定したサーミスタを製造することが可能なサーミスタの製造方法、及び、このサーミスタの製造方法により製造され、特性の安定したサーミスタを提供することを目的とする。

課題を解決するための手段

0008

上記課題を解決するために、本発明のサーミスタの製造方法は、サーミスタ素体と、前記サーミスタ素体の端面に形成された電極部と、を備えたサーミスタを製造するサーミスタの製造方法であって、前記サーミスタ素体の端面に導電性ペーストを塗布して焼成し、下地電極層を形成する下地電極層形成工程と、前記下地電極層の表面に酸化物層を形成する酸化物層形成工程と、前記酸化物層の表面に導電性ペーストを塗布して焼成し、カバー電極層を形成するカバー電極層形成工程と、前記下地電極層と前記カバー電極層とが電気的に導通するように熱処理を行う導通熱処理工程と、を有し、前記下地電極層と前記カバー電極層とを有する前記電極部を形成するとともに、前記導通熱処理工程後に、前記カバー電極層の表面に金属めっき層を形成するめっき工程を備えていることを特徴としている。

0009

本発明のサーミスタの製造方法によれば、上述のように、下地電極層形成工程と、酸化物層形成工程と、カバー電極形成工程と、導通熱処理工程と、によって電極部を形成しているので、電極部が下地電極層とカバー電極層の2層構造となり、下地電極層内の空孔とカバー電極層の空孔とが連通することなく、めっき工程において、めっき液の侵入がカバー電極層と下地電極層との界面において阻止されることになり、サーミスタ素体とめっき液との接触を抑制することが可能となる。また、サーミスタ素体と電極部の界面にめっき金属が析出することを抑制できる。

0010

また、前記下地電極層と前記カバー電極層とが電気的に導通するように熱処理を行う導通熱処理工程を備えているので、下地電極層とカバー電極層との間に酸化物層を形成しても、下地電極層とカバー電極層とを電気的に導通させることができ、電極部としての特性を確保することが可能となる。なお、酸化物層形成工程で形成された酸化物層は、下地電極層とカバー電極層との導通が十分であれば、下地電極層とカバー電極層の界面に残存していてもよいし、導通熱処理工程において完全に消失してもよい。

0011

ここで、本発明のサーミスタの製造方法においては、前記下地電極層形成工程は、金属粉ガラス粉とを含有するガラス入り金属ペーストを塗布して焼成することにより、前記下地電極層を形成する構成としてもよい。
この場合、ガラス入り金属ペーストを焼成することによって下地電極層を形成しているので、サーミスタ素体との下地電極層との密着性を向上させることができる。

0012

また、本発明のサーミスタの製造方法においては、前記カバー電極層形成工程は、金属粉とガラス粉とを含有するガラス入り金属ペーストを塗布して焼成することにより、前記カバー電極層を形成する構成としてもよい。
この場合、ガラス入り金属ペーストを焼成することによってカバー電極層を形成しているので、導通熱処理工程において、ガラスと酸化物層とが反応することで、酸化物層の少なくとも一部を効率良く消滅させることができ、下地電極層とカバー電極層とを十分に導通させることが可能となる。

0013

さらに、本発明のサーミスタの製造方法においては、前記酸化物層は、シリコン酸化物で構成されていることが好ましい。
この場合、酸化物層がシリコン酸化物で構成されているので、耐環境性に優れており、この酸化物層の表面に確実にカバー電極層を形成することができ、下地電極層とカバー電極層の2層構造電極部を安定して形成することができる。

0014

本発明のサーミスタは、サーミスタ素体と、前記サーミスタ素体の端面に形成された電極部と、を備えたサーミスタであって、前記電極部は、前記サーミスタ素体の端面に形成された下地電極層と、前記下地電極層に積層するカバー電極層と、を備えており、この電極部の表面に金属めっき層が形成されており、前記金属めっき層を構成するめっき金属の前記電極部への侵入深さが、前記電極部の厚さ未満とされていることを特徴としている。

0015

この構成のサーミスタによれば、電極部が下地電極層とカバー電極層との2層構造とされており、金属めっき層を構成するめっき金属の前記電極部への侵入深さが、前記電極部の厚さ未満とされているので、めっき時におけるめっき液とサーミスタ素体との接触が抑制されている。また、サーミスタ素体と電極部の界面にめっき金属が析出することも抑制されている。よって、各種特性が安定したサーミスタを提供することができる。

発明の効果

0016

本発明によれば、電極部の表面にめっき層を形成した場合であっても、電極部内部へのめっき液の侵入を抑制でき、サーミスタ素体の特性が安定したサーミスタを製造することが可能なサーミスタの製造方法、及び、このサーミスタの製造方法により製造され、特性の安定したサーミスタを提供することができる。

図面の簡単な説明

0017

本発明の実施形態であるサーミスタの概略断面説明図である。
本発明の実施形態であるサーミスタの電極部近傍の拡大説明図である。
本発明の実施形態であるサーミスタの製造方法を示すフロー図である。
実施例における本発明例1のサーミスタの電極部の観察写真である。(a)がSEM像、(b)がNiマッピング図である。
実施例における比較例1のサーミスタの電極部の観察写真である。(a)がSEM像、(b)がNiマッピング図である。

0018

以下に、本発明の実施形態について添付した図面を参照して説明する。なお、以下に示す各実施形態は、発明の趣旨をより良く理解させるために具体的に説明するものであり、特に指定のない限り、本発明を限定するものではない。また、以下の説明で用いる図面は、本発明の特徴をわかりやすくするために、便宜上、要部となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。

0019

本実施形態に係るサーミスタ10は、図1に示すように、例えば、角柱状をなしており、サーミスタ素体11と、このサーミスタ素体11の表面に形成された保護膜15と、サーミスタ素体11の両端部にそれぞれ形成された電極部20と、を備えている。
ここで、図1に示すように、保護膜15は、サーミスタ素体11の両端面には形成されておらず、電極部20は、サーミスタ素体11に直接接触するように構成されている。

0020

サーミスタ素体11は、温度に応じて電気抵抗が変化する特性を有している。このサーミスタ素体11は、酸やアルカリに対する耐性が低く、還元反応等によって組成が変化し、特性が大きく変動してしまうおそれがある。よって、本実施形態では、サーミスタ素体11を保護するための保護膜15が形成されている。

0021

ここで、保護膜15には、めっき液に対する耐性、耐環境性、絶縁性が求められる。そこで、本実施形態では、保護膜15は、シリコン酸化物、具体的には、SiO2で構成されたものとした。
また、本実施形態においては、保護膜15の厚さは、不連続膜となることを抑制するために100nm以上とすることが好ましく、300nm以上とすることがさらに好ましい。一方、保護膜15の厚さの上限は、適当な保護膜の形成方法選定することで、任意に設定することができるが、3000nm以下とすることが好ましい。

0022

電極部20は、図2に示すように、サーミスタ素体11の端面に形成された下地電極層21と、この下地電極層21に積層配置されたカバー電極層22と、を備えた2層構造とされている。
下地電極層21は、後述するように、導電性ペーストを焼成して形成されており、本実施形態では、Agの焼成体で構成されている。このため、下地電極層21の内部には、空孔が存在することになる。
また、カバー電極層22も、後述するように、導電性ペーストを焼成して形成されており、本実施形態では、Agの焼成体で構成されている。このため、カバー電極層22の内部にも、空孔が存在することになる。

0023

ここで、下地電極層21の厚さt1は、2μm以上20μm以下の範囲内とすることが好ましい。
下地電極層21の厚さt1を2μm以上とすることでガラス量が確保され、適格に保護膜15の浸食が起こる。また、保護膜15の浸食を担保するためにガラス量を必要以上に増加する必要がなく、導電性粒子パーコレーションにより、抵抗値の上昇を抑制することができる。一方、下地電極層21の厚さt1を20μm以下とすることで、材料のロスを抑制することができる。
なお、下地電極層21の厚さt1の下限は、3μm以上とすることが好ましく、5μm以上とすることがさらに好ましい。一方、下地電極層21厚さt1の上限は、15μm以下とすることが好ましく、10μm以下とすることがさらに好ましい。

0024

また、カバー電極層22の厚さt2は、3μm以上20μm以下の範囲内とすることが好ましい。
カバー電極層22の厚さt2を3μm以上とすることでガラス量が確保され、適格に保護膜15の浸食が起こる。また、保護膜15の浸食を担保するためにガラス量を必要以上に増加する必要がなく、導電性粒子のパーコレーションにより、抵抗値の上昇を抑制することができる。一方、カバー電極層22の厚さt2を20μm以下とすることで、材料のロスを抑制することができるとともに、素子形状が電極部分のみ大きく膨らむことを抑制できる。
なお、カバー電極層22の厚さt2の下限は、4μm以上とすることが好ましく、5μm以上とすることがさらに好ましい。一方、カバー電極層22の厚さt2の上限は、15μm以下とすることが好ましく、10μm以下とすることがさらに好ましい。

0025

また、電極部20の表面には、Niめっき層31が形成され、このNiめっき層31に積層するようにSnめっき層32が形成されている。
そして、本実施形態においては、Niめっき層31のNiの電極部20への侵入深さDが、電極部20の厚さt未満とされている。すなわち、Niめっき層31のNiが、サーミスタ素体11と電極部20(下地電極層21)との接合界面にまで達していないのである。

0026

次に、上述した本実施形態であるサーミスタ10の製造方法について、図3のフロー図を用いて説明する。

0027

(サーミスタ素体形成工程S01)
まず、角柱状をなすサーミスタ素体11を製造する。本実施形態においては、サーミスタ材料からなる板材短冊状に切断することにより、上述のサーミスタ素体11を製造している。

0028

保護膜形成工程S02)
次に、上述のサーミスタ素体11の表面に保護膜15を成膜する。本実施形態では、サーミスタ素体11を、シリコンアルコキシドと水と有機溶媒とアルカリを含む反応液に浸漬し、シリコンアルコキシドの加水分解及び重縮合反応により、サーミスタ素体11の表面にシリコン酸化物(SiO2)を析出させることにより、保護膜15を成膜している。なお、保護膜15の形成後に所定のチップサイズに切断するため、この段階では、サーミスタ素体11の両端面には、保護膜15は形成されない。

0029

(下地電極層形成工程S03)
次に、サーミスタ素体11の両端部に下地電極層21を形成する。なお、サーミスタ素体11の両端面には保護膜15が形成されておらず、サーミスタ素体11に直接接触するように、下地電極層21を形成することになる。
本実施形態では、Ag粉とガラス粉を含む導電性ペーストをサーミスタ素体11の両端部に塗布して焼成することにより、下地電極層21を形成しており、下地電極層21は、Agの焼成体で構成されることになる。

0030

(酸化物層形成工程S04)
次に、下地電極層21の表面に酸化物層を形成する。本実施形態では、バレルスパッタによって、シリコン酸化物からなる酸化物層を形成する。
ここで、形成される酸化物層の厚さは、0.1μm以上3μm以下の範囲内とすることが好ましい。なお、酸化物層の厚さの下限は、0.2μm以上であることが好ましく、0.3μm以上であることがさらに好ましい。一方、酸化物層の厚さの上限は、2μm以下であることが好ましく、1.5μm以下であることがさらに好ましい。

0031

(カバー電極層形成工程S05)
次に、上述の酸化物層の表面にカバー電極層22を形成する。
本実施形態では、Ag粉とガラス粉を含む導電性ペーストを酸化物層の表面に塗布して焼成することにより、カバー電極層22を形成しており、カバー電極層22は、Agの焼成体で構成されることになる。

0032

(導通熱処理工程S06)
次に、下地電極層21とカバー電極層22とが電気的に導通するように熱処理を実施する。この導通熱処理工程S06においては、酸化物層の少なくとも一部が消失することにより、下地電極層21とカバー電極層22とが導通することになる。
ここで、導通熱処理工程S06においては、加熱温度が下地電極層21中のガラスフリットとカバー電極層22中のガラスフリット両方の融点以上であることが必要である。つまり、使用するガラスフリットによって最適温度は変化することになるが、カバー電極層22中のガラスフリットの融点より50℃以上高いことが好ましく、カバー電極層22中のAg粉の焼結の観点から700℃以上であることがさらに好ましい。加熱温度の上限はカバー電極層22の表面へのガラスの浮きの観点から900℃以下であることが好ましい。また、下地電極層21中のガラスフリットの融点よりも、カバー電極層22中のガラスフリットの融点が高いことが好ましい。

0033

これら下地電極層形成工程S03、酸化物層形成工程S04、カバー電極層形成工程S05、導通熱処理工程S06により、下地電極層21とカバー電極層22とを備えた2層構造の電極部20が形成されることになる。

0034

(めっき工程S07)
次に、電極部20の表面に金属めっき層を形成する。本実施形態では、電極部20の表面にNiめっき層31を形成し、その後、Niめっき層31に積層するようにSnめっき層32を形成する。なお、本実施形態では、湿式バレルめっきによって、上述のNiめっき層31及びSnめっき層32を形成している。

0035

ここで、Niめっき層31を形成する際に、電極部20の空孔内部にめっき液が侵入することになる。本実施形態では、下地電極層21内部の空孔とカバー電極層22の内部の空孔とが連通していないため、下地電極層21とカバー電極層22の接合界面において、めっき液の侵入が抑制されることになる。
これにより、Niめっき層31のNiの電極部20への侵入深さDが、電極部20の厚さt未満となる。

0036

以上の工程により、本実施形態であるサーミスタ10が製造されることになる。

0037

以上のような構成とされた本実施形態であるサーミスタ10の製造方法によれば、下地電極層形成工程S03と、酸化物層形成工程S04と、カバー電極形成工程S05と、導通熱処理工程S06と、によって電極部20を形成しているので、電極部20が下地電極層21とカバー電極層22の2層構造となり、下地電極層21内の空孔とカバー電極層22の空孔とが連通することなく、その後のめっき工程S07において、めっき液の侵入がカバー電極層22と下地電極層21との界面において阻止されることになり、サーミスタ素体11とめっき液との接触を抑制することが可能となる。また、サーミスタ素体11と電極部20の界面にNiが析出することを抑制できる。

0038

また、本実施形態においては、下地電極層21とカバー電極層22とが電気的に導通するように熱処理を行う導通熱処理工程S06を備えているので、下地電極層21とカバー電極層22の間に酸化物層を形成した場合であっても、下地電極層21とカバー電極層22とが電気的に導通することになり、電極部20としての特性を確保することが可能となる。
なお、下地電極層21とカバー電極層22とが電気的に導通するように熱処理を行う導通熱処理工程S06では、下地電極層21及びカバー電極層22の一方または両方に含まれるガラスフリットと酸化物層が反応、浸食されることによって下地電極層21とカバー電極層22が導通することになる。このため、少なくとも下地電極層21及びカバー電極層22のいずれか一方にガラスフリットが含まれている必要があり、両方に含まれることが好ましい。

0039

さらに、本実施形態においては、下地電極層形成工程S03において、サーミスタ素体11の端面に、Ag粉とガラス粉とを含有するガラス入り金属ペーストを塗布して焼成することにより、下地電極層21を形成しているので、サーミスタ素体11との下地電極層21との密着性を向上させることができる。

0040

また、本実施形態においては、カバー電極層形成工程S05において、酸化物層の表面に、Ag粉とガラス粉とを含有するガラス入り金属ペーストを塗布して焼成することにより、カバー電極層22を形成しているので、導通熱処理工程S06において、ガラスと酸化物層とが反応することで、酸化物層の少なくとも一部を効率良く消滅させることができ、下地電極層21とカバー電極層22とを十分に導通させることが可能となる。

0041

さらに、本実施形態においては、下地電極層21とカバー電極層22との間に形成される酸化物が、シリコン酸化物で構成されているので、耐環境性に優れた酸化物層となり、カバー電極形成工程S05において酸化物層の表面に確実にカバー電極層22を形成することができ、下地電極層21とカバー電極層22の2層構造の電極部20を安定して形成することができる。

0042

さらに、本実施形態であるサーミスタ10においては、電極部20が下地電極層21とカバー電極層22との2層構造とされており、Niめっき層31を構成するNiの電極部20への侵入深さDが、電極部20の厚さt未満とされているので、めっき工程S07におけるめっき液とサーミスタ素体11との接触が抑制される。また、サーミスタ素体11と電極部20(下地電極層21)の界面にNiが析出することも抑制されている。よって、各種特性が安定したサーミスタ10を提供することができる。

0043

以上、本発明の一実施形態について説明したが、本発明はこれに限定されることはなく、その発明の技術的思想を逸脱しない範囲で適宜変更可能である。
例えば、本実施形態では、サーミスタ素体を反応液に浸漬して保護膜を成膜するものとして説明したが、これに限定されることはなく、その他の手段によって保護膜を成膜してもよい。例えばガラスペーストを塗布して焼成して保護膜を成膜してもよい。

0044

また、本実施形態では、サーミスタ素体に保護膜を形成した後、サーミスタ素体の端面に下地電極層を形成するものとして説明したが、これに限定されることはなく、サーミスタ素体の端面に下地電極層を形成した後に、下地電極層を形成したサーミスタ素体の全面に酸化物膜を成膜し、酸化物層と保護膜とを同時に形成してもよい。すなわち、保護膜形成工程と酸化物層形成工程を同時に実施してもよい。

0045

さらに、本実施形態では、下地電極層及びカバー電極層をAgの焼成体で構成したものとして説明したが、これに限定されることはなく、例えば、Ag−Pd合金等のAg合金や、Au,Pt,Rh,Ir,Ru酸化物、及び、これらの混合物からなる焼成体で構成したものであってもよい。また、下地電極層とカバー電極層とを、異なる材質で構成してもよい。

0046

また、本実施形態では、酸化物層をシリコン酸化物で構成したものとして説明したが、これに限定されることはなく、アルミナチタニア等の他の酸化物で構成したものであってもよい。

0047

本発明の有効性を確認するために行った確認実験について説明する。

0048

(本発明例1)
38×55mm、厚さ0.36mmのサーミスタウェハ両面に、スクリーン印刷によってガラスフリット入りAgペーストを前記ウェハ両面に印刷焼き付けることで、下地電極層を形成した。このように下地電極層を形成したサーミスタウェハをダイシングテープに貼り付け、ダイヤモンドブレードを用いたダイシングによって0.18mm角に切断、チップ化した。
上記のように作製したサーミスタチップにバレルスパッタによって0.7μmのシリコン酸化物膜(保護膜及び酸化物層)を形成した。
酸化物層の表面にAgペーストをディッピング、焼き付けを行うことでカバー電極層を形成した。
次に、雰囲気大気、加熱温度:700℃、加熱温度での保持時間:10分の条件で導通熱処理を実施した。
その後、湿式のバレルめっきによってカバー電極層上にNiめっき層を形成し、さらに、Niめっき層上にSnめっき層を形成した。

0049

(本発明例2)
シリコン酸物膜(保護膜及び酸化物層)の膜厚を0.1μmとし、カバー電極層をAuペーストによって形成した以外は、本発明例1と同様に作製した。

0050

(本発明例3)
下地電極層およびカバー電極層を、Ag−5mass%Pdからなる金属粉を含有する導電性ペーストを用いて形成し、シリコン酸物膜(保護膜及び酸化物層)の膜厚を0.5μmとした以外は、本発明例1と同様に作製した。

0051

(本発明例4)
38×55mm、厚さ0.15mmのサーミスタウェハ両面に、スクリーン印刷によってガラスペーストを印刷、焼き付け後、ダイヤモンドブレードを用いたダイシングによって0.15mm幅の短冊状に切断した。さらに、切断面両面にスクリーン印刷によってガラスペーストを印刷、焼き付け後、ダイヤモンドブレードを用いたダイシングによって0.36mm幅に切断、チップ化した。
このチップの両端面にAgペーストをディッピング、焼き付けを行うことで下地電極層を形成した。
その後、膜厚3μmのシリコン酸化物膜(保護膜及び酸化物層)を形成する以外は、本発明例1と同様に作製した。

0052

38×55mm、厚さ0.36mmのサーミスタウェハ両面に、高純度化学製のRuO2粉末原料とし、ペイントシェーカを用いて作製したRuO2濃度10wt.%のエタノール分散液をスピンコートしてRuO2中間層を形成した。さらに、スクリーン印刷によってガラスフリット入りのAgペーストを前記ウェハ両面に印刷、大気中、800℃、10分の条件で焼き付けることで、下地電極層を形成した。
このように下地電極層を形成したサーミスタウェハをダイシングテープに貼り付け、ダイヤモンドブレードを用いたダイシングによって0.18mm角に切断、チップ化した。
上記のように作製したサーミスタチップを、水−エタノールの混合溶媒に入れ、撹拌しながら正珪酸エチルNaOH水溶液を加えて正珪酸エチルを加水分解、重縮合させることでよって0.5μmのシリコン酸化物膜(保護膜及び酸化物層)を形成した。
その後は本発明例1と同様に行った。

0053

(本発明例6)
下地電極層をAuペーストによって形成し、シリコン酸物膜(保護膜及び酸化物層)の膜厚を1.0μmとした以外、本発明例5と同様に作製した。

0054

(本発明例7)
下地電極層をPtペーストによって形成し、シリコン酸物膜(保護膜及び酸化物層)の膜厚を1.2μmとした以外、本発明例5と同様に作製した。

0055

(比較例)
下地電極層及び酸化物層を形成しなかったこと以外、本発明例4と同様に作製した。

0056

上述のようにして得られたサーミスタについて、以下の項目について評価した。

0057

(Niの侵入深さD)
また、本発明例1の電極部の断面を観察した結果を図4に、比較例の電極部の断面を観察した結果を図5に示す。
視野中にサーミスタ素体から電極まで納まるように倍率を設定し、2500倍でSEM‐EDSによる元素マッピング像撮影した。このマッピング像において、電極表面側でカバー電極層の成分が検出された点からサーミスタ素体までの距離をlとし、視野中でlの最大値をlMAXとした。次に、めっき層の成分が検出された点からサーミスタ素体までの距離をdとし、その最小値をdMINとした。lMAX−dMINの値をめっき層の侵入深さDとした。なお、lMAXを電極部の厚さとした。

0058

電気特性
25℃における抵抗値の分布(3CV)をめっき前後で比較した。めっき前後の素子測定用治具充てんし、治具ごと防水袋にいれ、25.00℃に調節された恒温水槽に15分間浸漬し、温度が安定した後にデジタルマルチメーターを用いて素子20個の抵抗値を測定した。測定した抵抗値について、不偏分散平方根平均値で割った変動係数CVを3倍することで、ばらつきの指標としての3CVを算出した。

0059

0060

電極部を1層で構成した比較例においては、図5に示すように、Niがサーミスタ素体と電極部との接合界面にまで侵入していた。このため、めっき前後で9%以上の3CVの増加が認められた。サーミスタ素体とめっき液とが接触し、サーミスタ素体が劣化したためと推測される。

0061

これに対して、電極部を2層構造とし、図4に示すように、Niの侵入深さDが電極部の厚さ未満とされた本発明例1−7においては、めっき前後で3CVが大きく変化しておらず、サーミスタ素体の特性が十分に安定していた。

実施例

0062

以上のように、本発明例によれば、電極部の表面にめっき層を形成した場合であっても、電極部内部へのめっき液の侵入を抑制でき、サーミスタ素体の特性が安定したサーミスタを製造するサーミスタの製造方法、及び、このサーミスタの製造方法により製造され、特性の安定したサーミスタを提供可能であることが確認された。

0063

10サーミスタ
11サーミスタ素体
15 保護膜
20電極部
21下地電極層
22カバー電極層

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 株式会社東芝の「 ポリマー避雷器」が 公開されました。( 2020/12/17)

    【課題・解決手段】実施形態のポリマー避雷器は、非直線抵抗体と、2つの電極と、複数の絶縁ロッドと、楔状スペーサと、ポリ四弗化エチレンシートと、樹脂製被覆体とを持つ。電極は、非直線抵抗体の上端面側及び下端... 詳細

  • パナソニックIPマネジメント株式会社の「 チップ抵抗器」が 公開されました。( 2020/12/17)

    【課題・解決手段】チップ抵抗器は、絶縁基板と、絶縁基板の上面の両端部に設けられた一対の第1の上面電極と、絶縁基板の上面に設けられ、かつ一対の第1の上面電極の間に形成されて一対の第1の上面電極に接続され... 詳細

  • 富士電機株式会社の「 抵抗素子及びその製造方法」が 公開されました。( 2020/12/17)

    【課題】チップサイズを縮小でき、ボンディングワイヤの本数を低減可能な抵抗素子を提供する。【解決手段】半導体基板1と、半導体基板1上に設けられたフィールド絶縁膜2と、フィールド絶縁膜2上に分離して設けら... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ