図面 (/)

この項目の情報は公開日時点(2020年8月31日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (8)

課題

電気的性能を向上できる半導体装置を提供すること。

解決手段

半導体装置は、半導体チップ10と、半導体チップの裏面側に設けられた第1ヒートシンク31と、半導体チップの表面側に設けられたターミナル20と、を備えている。半導体チップは、素子が形成された複数のアクティブ領域a1〜a4と、アクティブ領域間及びアクティブ領域の外周に配置された、素子が形成されない非アクティブ領域na1〜na5とを有した半導体基板11を備えている。また、半導体チップは、非アクティブ領域の表面側に設けられた、ゲート配線としての、ポリシリコン層12aとアルミ層12bとを有する第1ゲート配線12、及び、メタル配線を有さずポリシリコン配線を有した第2ゲート配線13を備えている。そして、半導体チップは、アクティブ領域の表面側に配置され、絶縁部15を介して第2ゲート配線を跨いで設けられた電極14を備えている。

概要

背景

従来、特許文献1に開示されているように、複数のアクティブ領域非アクティブ領域が形成された半導体基板を備えた半導体装置がある。

概要

電気的性能を向上できる半導体装置を提供すること。半導体装置は、半導体チップ10と、半導体チップの裏面側に設けられた第1ヒートシンク31と、半導体チップの表面側に設けられたターミナル20と、を備えている。半導体チップは、素子が形成された複数のアクティブ領域a1〜a4と、アクティブ領域間及びアクティブ領域の外周に配置された、素子が形成されない非アクティブ領域na1〜na5とを有した半導体基板11を備えている。また、半導体チップは、非アクティブ領域の表面側に設けられた、ゲート配線としての、ポリシリコン層12aとアルミ層12bとを有する第1ゲート配線12、及び、メタル配線を有さずポリシリコン配線を有した第2ゲート配線13を備えている。そして、半導体チップは、アクティブ領域の表面側に配置され、絶縁部15を介して第2ゲート配線を跨いで設けられた電極14を備えている。

目的

本開示は、上記問題点に鑑みなされたものであり、電気的性能を向上できる半導体装置を提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

半導体チップ(10、10a〜10c)と、前記半導体チップの裏面側に設けられた第1導電性部材(30)と、前記半導体チップの裏面の反対面である表面側に設けられた第2導電性部材(20、40)と、を備え、前記半導体チップは、素子が形成された複数のアクティブ領域(a1〜a4、a11〜a16)と、前記アクティブ領域間及び前記アクティブ領域の外周に配置された、前記素子が形成されない非アクティブ領域(na1〜na5)と、を有した半導体基板(11、11a)と、複数の前記アクティブ領域上と複数の前記アクティブ領域間の前記非アクティブ領域上に連なって配置された表層電極(14)と、前記非アクティブ領域の前記表面側に設けられたゲート配線として、前記表層電極の周辺に配置された第1ゲート配線(12)と、前記表層電極に対向する位置に配置された第2ゲート配線(13)と、を備えた半導体装置

請求項2

前記第1ゲート配線は、ポリシリコン配線メタル配線を有し、前記第2ゲート配線は、メタル配線を有さずポリシリコン配線を有する請求項1に記載の半導体装置。

請求項3

前記第1導電性部材は、前記半導体チップから発せられた熱を放熱する第1放熱部(31)を含んでおり、前記第2導電性部材は、前記半導体チップから発せられた熱を放熱する第2放熱部(41)を含んでいる請求項1又は2に記載の半導体装置。

請求項4

前記第2導電性部材は、前記第2放熱部と前記半導体チップとの間に、前記表層電極と前記第2放熱部とを電気的に接続しているターミナル(20)を有し、前記ターミナルの線膨張係数は、前記第1放熱部及び前記第2放熱部と、前記半導体基板との間の値である請求項3に記載の半導体装置。

請求項5

前記半導体チップは、前記ターミナルと対向しない位置に感温ダイオードが設けられている請求項4に記載の半導体装置。

請求項6

前記ターミナルは、前記第1ゲート配線と対向しない位置に設けられている請求項4又は5に記載の半導体装置。

請求項7

前記半導体チップは、非導通領域に感温ダイオード(17)が設けられている請求項1乃至4のいずれか1項に記載の半導体装置。

請求項8

前記半導体基板は、シリコン半導体である請求項1乃至7のいずれか1項に記載の半導体装置。

請求項9

前記半導体基板は、ワイドバンドギャップ半導体である請求項1乃至7のいずれか1項に記載の半導体装置。

請求項10

前記表層電極は、電極表面に導電性接続部材が設けられるものであり、前記電極表面は、前記接続部材との接合力を向上させるための表面処理が施されている請求項1乃至9のいずれか1項に記載の半導体装置。

技術分野

0001

本開示は、半導体装置に関する。

背景技術

0002

従来、特許文献1に開示されているように、複数のアクティブ領域非アクティブ領域が形成された半導体基板を備えた半導体装置がある。

先行技術

0003

特開2016−167527号公報

発明が解決しようとする課題

0004

特許文献1の半導体装置は、非アクティブ領域上にゲート配線が形成され、非アクティブ領域の両隣のアクティブ領域に表層電極が接続される。この場合、半導体装置は、表層電極がスライドしてゲート配線とショートする可能性がある。そして、半導体装置は、表層電極とゲート配線とがショートした場合、電気的特性が低下するという問題がある。

0005

本開示は、上記問題点に鑑みなされたものであり、電気的性能を向上できる半導体装置を提供することを目的とする。

課題を解決するための手段

0006

上記目的を達成するために本開示は、
半導体チップ(10、10a〜10c)と、
半導体チップの裏面側に設けられた第1導電性部材(30)と、
半導体チップの裏面の反対面である表面側に設けられた第2導電性部材(20、40)と、を備え、
半導体チップは、
素子が形成された複数のアクティブ領域(a1〜a4)と、アクティブ領域間及びアクティブ領域の外周に配置された、素子が形成されない非アクティブ領域(na1〜na5)と、を有した半導体基板(11、11a)と、
複数のアクティブ領域上と複数のアクティブ領域間の非アクティブ領域上に連なって配置された表層電極(14)と、
非アクティブ領域の表面側に設けられたゲート配線として、表層電極の周辺に配置された第1ゲート配線(12)と、表層電極に対向する位置に配置された第2ゲート配線(13)と、を備えていることを特徴とする。

0007

このように、本開示は、表層電極が第2ゲート配線を跨いで設けられているため、表層電極がゲート配線上で分割されている場合よりも、第2ゲート配線上で表層電極がスライドすることを抑制できる。よって、本開示は、表層電極が第2ゲート配線とショートすることを抑制できる。

0008

なお、特許請求の範囲、及びこの項に記載した括弧内の符号は、一つの態様として後述する実施形態に記載の具体的手段との対応関係を示すものであって、本開示の技術的範囲を限定するものではない。

図面の簡単な説明

0009

実施形態における半導体装置の概略構成を示す断面図である。
実施形態における半導体チップの概略構成を示す平面図である。
図2のIII−III線に沿う断面図である。
図3のIV部分の拡大断面図である。
変形例1における半導体チップの概略構成を示す平面図である。
変形例2における半導体チップの概略構成を示す平面図である。
変形例3における半導体チップの概略構成を示す平面図である。

実施例

0010

以下において、図面を参照しながら、本開示を実施するための複数の形態を説明する。各形態において、先行する形態で説明した事項に対応する部分には同一の参照符号を付して重複する説明を省略する場合がある。各形態において、構成の一部のみを説明している場合は、構成の他の部分については先行して説明した他の形態を参照し適用することができる。なお、以下においては、互いに直交する3方向をX方向、Y方向、Z方向と示す。

0011

図1に示すように、半導体装置100は、半導体チップ10、ターミナル20、ヒートシンク31,41、主端子32,42、信号端子50、ワイヤー60、封止樹脂部70を備えている。このような半導体装置100は、三相インバータを構成する6つのアームのうちの1つを構成する所謂1in1パッケージとして知られており、たとえば車両のインバータ回路組み入れられる。

0012

第1ヒートシンク31は、第1端子部材30の一部である。第1端子部材30は、第1ヒートシンク31と第1主端子32とが一体物として構成されている。詳述すると、第1端子部材30は、第1主端子32と、第1主端子32よりもZ方向の厚みが厚い第1ヒートシンク31とを備えていると言える。第1端子部材30は、半導体チップ10の裏面側に設けられている。第1端子部材30は、第1導電性部材に相当する。

0013

第1端子部材30は、熱伝導性及び電気伝導性に優れる金属(例えばアルミニウムや銅など)を主成分として構成されている。つまり、第1端子部材30は、放熱部材及び電気伝導経路として用いられるため、熱伝導性及び電気伝導性を確保すべく、金属を主成分として構成されていると言える。また、第1端子部材30は、熱伝導性及び電気伝導性に優れる金属を含む合金であってもよい。

0014

第1ヒートシンク31は、半導体チップ10から発せられた熱を放熱するための部位である。詳しくは、第1ヒートシンク31は、半導体基板11に形成されたパワートランジスタの熱を放熱するために設けられている。第1ヒートシンク31は、第1放熱部に相当する。図1図3に示すように、第1ヒートシンク31は、半導体チップ10の裏面側の電極(例えばドレイン電極)と第1接続部81を介して接続されている。よって、第1ヒートシンク31は、半導体チップ10と電気的及び機械的に接続されている。第1接続部81は、はんだなどの導電性接続部材を採用できる。なお、図2図3では、図面を見やすくするために、第2端子部材40、封止樹脂部70の図示を省略している。

0015

また、図1に示すように、第1ヒートシンク31は、半導体チップ10と対向している面の反対面が、封止樹脂部70の裏面側から露出され放熱面となっている。本実施形態では、封止樹脂部70の裏面と、第1ヒートシンク31の放熱面が略面一となっている。

0016

よって、半導体装置100は、半導体チップ10から発せられた熱が第1ヒートシンク31に伝達され、第1ヒートシンク31の放熱面から放熱される。このようにして、半導体装置100は、半導体チップ10が発熱したとしても、熱によって半導体チップ10に不具合が生じることを抑制できる。

0017

なお、第1ヒートシンク31は、半導体チップ10との対向面、及び、この対向面と放熱面をつなぐ側面が、封止樹脂部70によって被覆されている。つまり、第1ヒートシンク31は、半導体チップ10との対向面及び側面に封止樹脂部70が接した状態で、封止樹脂部70で覆われている。なお、第1ヒートシンク31における半導体チップ10との対向面は、第1接続部81が設けられている領域の周辺が封止樹脂部70によって被覆されている。

0018

図1に示すように、第1ヒートシンク31には、第1主端子32が連なっている。第1主端子32は、第1ヒートシンク31から突出した部位である。第1主端子32は、第1ヒートシンク31を介して、半導体チップ10のドレイン電極と電気的に接続されている。よって、第1ヒートシンク31は、放熱部材としての機能に加えて、電気伝導経路としての機能とを有していると言える。言い換えると、第1ヒートシンク31は、ドレイン電極と第1主端子32とを電気的に中継する機能を果たす。

0019

第1主端子32は、第1ヒートシンク31から、Y方向であって、後程説明する第2主端子42と同じ側に延設されている。そして、第1主端子32は、封止樹脂部70の側面のうち、第2主端子42と同じ面から外部に突出している。つまり、第1主端子32は、一部が封止樹脂部70に被覆されており、その他の部位が封止樹脂70から突出している。

0020

なお、本開示の第1端子部材30は、上記構成に限定されず、第1ヒートシンク31と第1主端子32が別体として構成され、第1ヒートシンク31と第1主端子32が導電性の接続部材で接続されていてもよい。この場合は、第1ヒートシンク31を第1導電性部材とみなすこともできる。

0021

ターミナル20と第2端子部材40は、半導体チップ10の表面側に設けられている。ターミナル20と第2端子部材40は、第2導電性部材に相当する。ターミナル20と第2端子部材40は、熱伝導性及び電気伝導性に優れる金属(例えばアルミニウムや銅など)を主成分として構成されている。つまり、ターミナル20と第2端子部材40は、放熱部材及び電気伝導経路として用いられるため、熱伝導性及び電気伝導性を確保すべく、金属を主成分として構成されていると言える。また、ターミナル20と第2端子部材40は、熱伝導性及び電気伝導性に優れる金属を含む合金であってもよい。

0022

図1に示すように、ターミナル20は、半導体チップ10と第2ヒートシンク41との間に介在する。ターミナル20は、後程説明するワイヤー60が第2ヒートシンク41に接触することを抑制するために設けられている。ターミナル20は、半導体チップ10と第2ヒートシンク41との熱伝導経路及び電気伝導経路の途中に位置する。ターミナル20は、略角柱状、より詳しくは略四角柱状(換言すれば略直方体状)をなしている。よって、ターミナル20は、電極14との対向面、及び第2ヒートシンク41との対向面が平坦面となっている。本実施形態では、一例として、一つのブロック状のターミナル20を採用している。言い換えると、ターミナル20は、板状をなしている。

0023

図3に示すように、ターミナル20は、半導体チップ10の表面側の電極14(例えばソース電極)に対向して配置されている。ターミナル20は、第2接続部82によって、電極14と電気的及び機械的に接続されている。第2接続部82は、はんだなどの導電性の接続部材を採用できる。

0024

また、図2に示すように、ターミナル20は、XY平面において矩形状をなしている。ターミナル20は、二つの電極14にわたって設けられている。また、図3に示すように、ターミナル20は、複数のアクティブ領域a1〜a4に対向するように設けられている。よって、図3に示すように、ターミナル20は、複数のアクティブ領域a1〜a4上だけではなく、非アクティブ領域na2〜na4上にも配置されている。ターミナル20は、例えば、各電極14の表面側における全域ではなく一部と接続されている。しかしながら、ターミナル20は、各電極14の表面側における全域と接続されていてもよい。

0025

第2ヒートシンク41は、第2端子部材40の一部である。第2端子部材40は、第2ヒートシンク41と第2主端子42とが一体物として構成されている。詳述すると、第2端子部材40は、第2主端子42と、第2主端子42よりもZ方向の厚みが厚い第2ヒートシンク41とを備えていると言える。第2端子部材40は、半導体チップ10の表面側に、ターミナル20を介して設けられている。

0026

第2ヒートシンク41は、半導体チップ10から発せられた熱を放熱するための部位である。詳しくは、第2ヒートシンク41は、半導体基板11に形成されたパワートランジスタの熱を放熱するために設けられている。第2ヒートシンク41は、第2放熱部に相当する。図1図3に示すように、第2ヒートシンク41は、はんだなどの導電性の接続部材を介して、ターミナル20と電気的及び機械的に接続されている。つまり、第2ヒートシンク41は、電極14と第2接続部82及びターミナル20などを介して接続されている。よって、ターミナル20は、第2ヒートシンク41と電極14とを電気的に接続している。このように、第2ヒートシンク41は、半導体チップ10と電気的に接続されている。

0027

また、図1に示すように、第2ヒートシンク41は、半導体チップ10と対向している面の反対面が、封止樹脂部70の裏面側から露出され放熱面となっている。本実施形態では、封止樹脂部70の表面と、第2ヒートシンク41の放熱面が略面一となっている。

0028

よって、半導体装置100は、半導体チップ10から発せられた熱が第2ヒートシンク41に伝達され、第2ヒートシンク41の放熱面から放熱される。このようにして、半導体装置100は、半導体チップ10が発熱したとしても、熱によって半導体チップ10に不具合が生じることを抑制できる。

0029

なお、第2ヒートシンク41は、ターミナル20との対向面、及び、この対向面と放熱面をつなぐ側面が、封止樹脂部70によって被覆されている。つまり、第2ヒートシンク41は、ターミナル20との対向面及び側面に封止樹脂部70が接した状態で、封止樹脂部70で覆われている。なお、第2ヒートシンク41におけるターミナル20との対向面は、接続部材が設けられている領域の周辺が封止樹脂部70によって被覆されている。

0030

第2ヒートシンク41には、第2主端子42が連なっている。第2主端子42は、第2ヒートシンク41から突出した部位である。第2主端子42は、封止樹脂部70の側面のうち、第1主端子32と同じ面から外部に突出している。第2主端子42は、第2ヒートシンク41を介して、半導体チップ10の電極14と電気的に接続されている。よって、第2ヒートシンク41は、放熱部としての機能と、電気伝導経路としての機能とを有していると言える。言い換えると、第2ヒートシンク41は、電極14と第2主端子42とを電気的に中継する機能を果たす。

0031

なお、本開示の第2端子部材40は、上記構成に限定されず、第2ヒートシンク41と第2主端子42が別体として構成され、第2ヒートシンク41と第2主端子42が導電性の接続部材で接続されていてもよい。この場合は、第2ヒートシンク41を第1導電性部材とみなすこともできる。

0032

ターミナル20は、両ヒートシンク31,41と同じ材料で構成することができる。これによって、半導体装置100は、半導体チップ10の表面側及び裏面側において、熱伝導性及び電気伝導性を確保できる。

0033

さらに、ターミナル20は、両ヒートシンク31,41及び半導体基板11と線膨張係数を異ならせてもよい。この場合、ターミナル20の線膨張係数α1は、両ヒートシンク31,41の線膨張係数α2と、半導体基板11の線膨張係数α3の間の値であると好ましい。詳述すると、これらの線膨張係数の関係は、α3<α1<α2とすると好ましい。このようにすることで、半導体装置100は、ターミナル20、両ヒートシンク31、41、半導体基板11の線膨張係数差により反りを抑制できる。これに伴って、半導体装置100は、半導体基板11に印加される応力、半導体チップ10と第1ヒートシンク31との接続部や半導体チップ10とターミナル20との接続部に印加される応力を抑制できる。

0034

信号端子50は、図1に示すように、ワイヤー60を介してパッド16と電気的に接続されている。ワイヤー60は、例えばボンディングによって、信号端子50及びパッド16と接続される。信号端子50は、一部が封止樹脂70で被覆されており、その他の部位が封止樹脂70から突出している。信号端子50は、封止樹脂部70の側面のうち、第1主端子32及び第2主端子42と反対の面から外部に突出している。

0035

このように、半導体装置100は、Z方向において、第1端子部材30、半導体チップ10、ターミナル20、第2端子部材40がこの順番で積層されて配置されている。また、半導体チップ10、ターミナル20、第1端子部材30、第2端子部材40、信号端子50、ワイヤー60は、一体化された構造体をなしている。そして、この構造体は、端子32,42,50の一部や放熱面が露出した状態で封止樹脂部70によって覆われている。

0036

封止樹脂部70は、たとえばエポキシ系樹脂からなる。封止樹脂部70は、平面略矩形状をなしており、Z方向に直交する一面、一面と反対の裏面、及び一面と裏面をつなぐ側面を有している。半導体装置100は、封止樹脂部70によって、半導体チップ10や各接続箇所が保護されている。

0037

ここで、半導体チップ10に関して説明する。半導体チップ10は、半導体基板11、ゲート配線12,13、電極14、絶縁部15などを備えている。半導体基板11は、シリコンシリコンカーバイドなどを主成分として構成されている。つまり、半導体基板11は、シリコン半導体ワイドバンドギャップ半導体を採用することができる。本実施形態では、一例として、シリコンカーバイドを主成分とし、パワートランジスタとしてMOSFETが形成された半導体基板11を採用する。なお、半導体基板11は、シリコンカーバイド以外のワイドバンドギャップ半導体であっても採用できる。

0038

また、半導体基板11は、絶縁ゲートバイポーラトランジスタ(IGBT)やMOSFETなどのパワートランジスタが形成されている。パワートランジスタは、動作することで熱を発するため、発熱素子と言える。半導体チップ10は、図2に示すように、平面略矩形状をなしている。

0039

MOSFETは、Z方向に電流が流れるように所謂縦型構造をなしている。半導体基板11は、Z方向の一面側(表面側)にソース電極としての電極14が形成され、ソース電極とは反対の裏面側にドレイン電極が形成されている。ドレイン電極は、裏面のほぼ全面に形成されている。

0040

図2に示すように、半導体基板11の一面側には、複数のパッド16が形成されている。パッド16は、信号用の電極である。半導体チップ10は、複数のパッド16を有している。複数のパッド16は、Y方向において、電極14の形成領域とは反対側の端部において、X方向に並んで形成されている。一つのパッド16は、例えば、ゲート電極用として、ゲート配線と接続されている。

0041

また、図3に示すように、半導体基板11は、素子であるMOSFETが形成された領域である複数のアクティブ領域a1〜a4と、素子が形成されていない領域である非アクティブ領域na1〜na5を有している。

0042

各アクティブ領域a1〜a4は、電極14が接続される領域が形成されている。また、各アクティブ領域a1〜a4は、ドレイン電流が流れる領域や、MOSFETの動作領域とも言える。本実施形態では、一例として、X方向における四箇所に複数のアクティブ領域a1〜a4が形成された例を採用している。つまり、半導体基板11は、Y方向に延設された複数のアクティブ領域a1〜a4がX方向に並んで形成されている。各アクティブ領域a1〜a4は、間隔をあけて形成されている。

0043

なお、本開示は、一例として、四つのアクティブ領域a1〜a4が形成された例を採用している。しかしながら、本開示は、これに限定されず、二つのアクティブ領域が形成されていてもよく、五つ以上のアクティブ領域が形成されていてもよい。

0044

非アクティブ領域na1〜na5上には、後程説明するゲート配線が配置される。非アクティブ領域na1〜na5は、アクティブ領域間及びアクティブ領域の外周に配置される。非アクティブ領域na1〜na5には、ガードリングなどの耐圧構造部などが形成される。

0045

第2非アクティブ領域na2は、第1アクティブ領域a1と第2アクティブ領域a2の間に形成されている。第3非アクティブ領域na3は、第2アクティブ領域a2と第3アクティブ領域a3の間に形成されている。第4非アクティブ領域na4は、第3アクティブ領域a3と第4アクティブ領域a4の間に形成されている。第1非アクティブ領域na1と第5非アクティブ領域na5は、アクティブ領域a1〜a4の外周に形成されている。

0046

なお、図3では、アクティブ領域a1〜a4の外周に形成された非アクティブ領域に符号na1,na5を付与している。しかしながら、第1非アクティブ領域na1と第5非アクティブ領域na5は、アクティブ領域a1〜a4の外周を囲う連続した非アクティブ領域とみなすことができる。よって、本実施形態では、四つの非アクティブ領域na1〜na5が形成されていると言える。しかしながら、本開示は、これに限定されず、アクティブ領域の個数に応じた数の非アクティブ領域が形成されていればよい。

0047

図2図3に示すように、非アクティブ領域na1〜na5上には、ゲート配線12,13が形成されている。ゲート配線12,13は、MOSFETのゲート電圧を印加するための配線である。ゲート配線12,13は、パッド16の電気的に接続されている。ゲート配線12,13は、絶縁層としての絶縁部15で覆われている。

0048

半導体チップ10は、ゲート配線として、第1ゲート配線12と第2ゲート配線が形成されている。第1ゲート配線12は、ポリシリコン配線としてのポリシリコン層12aに、メタル配線としてのアルミ層12bが積層されている。一方、第2ゲート配線13は、ポリシリコン配線としてのポリシリコン層は有しているものの、アルミ層などのメタル配線は有していない。つまり、第2ゲート配線13は、第1ゲート配線12からアルミ層12bを除いた配線とみなすことができる。このため、第2ゲート配線13は、第1ゲート配線12よりもZ方向の厚みが薄い。

0049

第1ゲート配線12は、第1非アクティブ領域na1、第3非アクティブ領域na3、第5非アクティブ領域na5上に形成されている。よって、第1ゲート配線12は、電極14を囲うように形成されている。一方、第2ゲート配線13は、第2非アクティブ領域na2と第4非アクティブ領域na4上に形成されている。

0050

電極14は、表層電極に相当する。図2図3に示すように、電極14は、アクティブ領域a1〜a4の表面側に配置され、アクティブ領域a1〜a4と電気的に接続されている。本実施形態では、第1アクティブ領域a1及び第2アクティブ領域a2と電気的に接続された電極14と、第3アクティブ領域a3及び第4アクティブ領域a4と電気的に接続された電極14の二つが形成された例を採用している。

0051

また、電極14は、絶縁部15を介して第2ゲート配線13を跨いで設けられている。図4に示すように、電極14は、アクティブ領域a1〜a4と接続される接続部141と、第2ゲート配線13上に配置され二つの接続部141間に連なる架橋部142とを含んでいる。接続部141と架橋部142は、連続的に設けられている。つまり、電極14は、接続部141と架橋部142とが、ひと続きに形成された電極層と言える。

0052

架橋部142は、絶縁部15を介して第2ゲート配線13上に配置されている。このように、電極14は、第2ゲート配線13及び絶縁部15上にも設けられているため、部分的に、第2ゲート配線13及び絶縁部15の分だけ盛り上がった形状をなしている。よって、第2ゲート配線13は、電極14で挟まれるように形成されている。また、第2ゲート配線13は、半導体基板11と電極14で囲まれているとも言える。

0053

なお、図4では、アクティブ領域a1,a2と非アクティブ領域na2とを区別するために、半導体基板11の表面だけハッチングを異ならせている。よって、アクティブ領域a1,a2と非アクティブ領域na2は、半導体基板11の表面に形成されているわけではない。

0054

以上のように、半導体装置100は、電極14が第2ゲート配線13を跨いで設けられている。このため、半導体装置100は、電極14がゲート配線上で分割されている場合よりも、第2ゲート配線13上で電極がスライドすることを抑制できる。よって、半導体装置100は、電極14が第2ゲート配線13とショートすることを抑制できる。

0055

また、第2ゲート配線13は、第1ゲート配線12とは異なり、ポリシリコン配線は有しているもののメタル配線は有していない。このため、半導体装置100は、電極14がスライドしたとしても、電極14が第2ゲート配線13とショートすることを抑制できる。つまり、半導体装置100は、X方向に電極14がスライドしたとしても、電極14が第2ゲート配線13とショートすることを抑制できる。このように、半導体装置100は、電気的性能を向上できる。

0056

さらに、上記のように、電極14は、電極表面に第2接続部82が設けられる。そこで、電極14の電極表面は、第2接続部82との接合力を向上させるための表面処理が施されていてもよい。表面処理は、酸化防止処理や、はんだの濡れ性向上のための処理などである。本実施形態では、表面処理の一例としてめっき処理を施している。よって、電極14は、電極表面にめっき層143が形成されている。これによって、半導体装置100は、表面処理を施していない場合よりも、半導体チップ10とターミナル20との接続状態を向上できる。

0057

また、本実施形態では、ターミナル20と第1ゲート配線12の一部とが対向するように設けられた例を採用している。図2に示すように、電極14間に配置された第1ゲート配線12は、ターミナル20の対向領域に配置されている。しかしながら、ターミナル20は、第1ゲート配線12と対向しない位置に設けられていてもよい。つまり、第1ゲート配線12は、ターミナル20の対向領域には設けず、ターミナル20の対向領域の周辺にのみ設けるようにしてもよい。

0058

なお、第1ゲート配線12及び第2ゲート配線13の構成は、上記に限定されない。第1ゲート配線12は、非アクティブ領域の表面側に設けられたゲート配線であり、電極14の周辺に配置されていればよい。つまり、第1ゲート配線12は、電極14に対向する位置(対向領域)に設けられていなければよい。一方、第2ゲート配線13と、非アクティブ領域の表面側に設けられたゲート配線であり、電極14に対向する位置に設けられていればよい。つまり、第2ゲート配線13は、半導体基板11と電極14との間に設けられていればよい。

0059

以上、本開示の好ましい実施形態について説明した。しかしながら、本開示は、上記実施形態に何ら制限されることはなく、本開示の趣旨を逸脱しない範囲において、種々の変形が可能である。以下に、本開示のその他の形態として、変形例1〜3に関して説明する。上記実施形態及び変形例1〜3は、夫々単独で実施することも可能であるが、適宜組み合わせて実施することも可能である。本開示は、実施形態において示された組み合わせに限定されることなく、種々の組み合わせによって実施可能である。

0060

(変形例1)
変形例1の半導体装置は、半導体チップ10aの構成が上記実施形態と異なる。図5に示すように、半導体チップ10aは、感温ダイオード17が設けられている。また、本実施形態では、一例として、ターミナル20の対向領域に感温ダイオード17が設けられた例を採用している。感温ダイオード17は、半導体基板11の温度を検出するために設けられている。

0061

感温ダイオード17は、非導通領域に設けられている。つまり、感温ダイオード17は、非アクティブ領域に設けられている。また、感温ダイオード17は、アノード側に第1配線17aを介して第1パッド16aが電気的に接続されており、カソード側に第2配線17bを介して第2パッド16bが電気的に接続されている。

0062

変形例1の半導体装置は、半導体装置100と同様の効果を奏することができる。さらに、変形例1の半導体装置は、半導体基板11の温度を出力することができる。

0063

(変形例2)
変形例2の半導体装置は、半導体チップ10bの構成が変形例1と異なる。図6に示すように、半導体チップ10bは、ターミナル20を対向しない位置に感温ダイオード17が設けられている。つまり、半導体チップ10bは、ターミナル20の対向領域の周辺に感温ダイオード17が設けられている。変形例2の半導体装置は、変形例1の半導体装置と同様の効果を奏することができる。

0064

(変形例3)
変形例3の半導体装置は、半導体基板11aの構成が上記実施形態と異なる。図7に示すように、半導体チップ10cは、半導体基板11aを備えている。半導体基板11aは、第1アクティブ領域a11、第2アクティブ領域a12、第3アクティブ領域a13、第4アクティブ領域a14、第5アクティブ領域a15、第6アクティブ領域a16が形成されている。半導体基板11aは、これらのアクティブ領域a11〜a16の間と周囲に非アクティブ領域が形成されている。

0065

半導体基板11aは、第1アクティブ領域a11、第3アクティブ領域a13、第5アクティブ領域a15がY方向に並んで配置され、第2アクティブ領域a12、第4アクティブ領域a14、第6アクティブ領域a16がY方向に並んで配置されている。また、半導体基板11aは、第1アクティブ領域a11と第2アクティブ領域a12がX方向に並んで配置されている。同様に、半導体基板11aは、第3アクティブ領域a13と第4アクティブ領域a14がX方向に並んで配置されている。そして、半導体基板11aは、第5アクティブ領域a15と第6アクティブ領域a16がX方向に並んで配置されている。

0066

電極14は、三箇所に設けられている。一つ目の電極14は、第1アクティブ領域a11と第2アクティブ領域a12とにわたって設けられている。二つ目の電極14は、第3アクティブ領域a13と第4アクティブ領域a14とにわたって設けられている。そして、三つ目の電極14は、第5アクティブ領域a15と第6アクティブ領域a16とにわたって設けられている。

0067

なお、以下では、Y方向に並んで配置された第1アクティブ領域a11、第3アクティブ領域a13、第5アクティブ領域a15をまとめて第1アクティブ列と称する。同様に、第2アクティブ領域a12、第4アクティブ領域a14、第6アクティブ領域a16をまとめて第2アクティブ列と称する。また、第1アクティブ領域a11と第2アクティブ領域a12を第1アクティブ行、第3アクティブ領域a13と第4アクティブ領域a14を第2アクティブ行、第5アクティブ領域a15と第6アクティブ領域a16を第3アクティブ行と称する。

0068

第1ゲート配線12は、アクティブ領域a11〜s16の周囲、第1アクティブ行と第2アクティブ行との間、及び、第2アクティブ行と第3アクティブ行との間に形成された非アクティブ領域上に配置されている。一方、第2ゲート配線13は、第1アクティブ列と第2アクティブ列との間に形成された非アクティブ領域上に配置されている。

0069

なお、半導体チップ10cは、第1アクティブ行と第2アクティブ行との間、及び、第2アクティブ行と第3アクティブ行との間の第1ゲート配線12のかわりに、第2ゲート配線13が配置されていてもよい。これによって、半導体装置は、X方向だけでなく、Y方向に電極14がスライドしたとしても、電極14が第2ゲート配線13とショートすることを抑制できる。

0070

変形例3の半導体装置は、半導体装置100と同様の効果を奏することができる。また、半導体装置は、非アクティブ領域上で電極14を分割している場合、半導体基板の体格が同じであれば、アクティブ領域の分割数が多くなるほど、電極14とゲート配線とがショートする可能性が高くなる。しかしながら、変形例3の半導体装置は、上記のように構成されているため、アクティブ領域の分割数が多くなってもショートを抑制できる。

0071

10,10a,10b…半導体チップ、11,11a…半導体基板、12…第1ゲート配線、12a…ポリシリコン層、12b…アルミ層、13…第2ゲート配線、14…電極、141…接続部、142…架橋部、143…めっき層、15…絶縁部、16…パッド、16a…第1パッド、16b…第2パッド、20…ターミナル、30…第1端子部材、31…第1ヒートシンク、32…第1主端子、40…第2端子部材、41…第2ヒートシンク、42…第2主端子、50…端子、60…ワイヤー、17…感温ダイオード、17a…第1配線、17b…第2配線、70…封止樹脂部、81…第1接続部、82…第2接続部、100…半導体装置、a1,a11…第1アクティブ領域、a2,a12…第2アクティブ領域、a3,a13…第3アクティブ領域、a4,a14…第4アクティブ領域、a15…第5アクティブ領域、a16…第6アクティブ領域、na1…第1非アクティブ領域、na2…第2非アクティブ領域、na3…第3非アクティブ領域、na4…第4非アクティブ領域、na5…第5非アクティブ領域

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ