図面 (/)

技術 ストレスマイグレーション検知システム

出願人 日立オートモティブシステムズ株式会社
発明者 右田稔池ヶ谷克己小林洋一郎
出願日 2018年12月25日 (2年0ヶ月経過) 出願番号 2018-241108
公開日 2020年7月2日 (5ヶ月経過) 公開番号 2020-102576
状態 未査定
技術分野 半導体集積回路
主要キーワード 検知用回路 ECUユニット 機能安全 安全停止 カレントミラー電流 インバータ駆動用 設置エリア ソレノイド駆動用
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2020年7月2日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (19)

課題

半導体チップ電源オンオフ期間に関わらず、ストレスマイグレーションを検知可能なストレスマイグレーション検知システムを提供することである。

解決手段

本発明によるストレスマイグレーション検知システムは、半導体素子103、103−1に対する熱ストレスの累積による、半導体素子103、103−1の電気特性の変動に基づいてストレスマイグレーションを検知するストレスマイグレーション検知用回路102を備えた、ことを特徴とする。

概要

背景

半導体プロセスで製造された半導体チップは、様々な分野、用途に利用されているが、高温状態での使用や温度変化などの熱ストレスによりストレスマイグレーション加速され、配線高抵抗化破断等の故障に至ることが知られており、自動車用など高信頼性が要求される分野では大きな課題となっている。

従来、特開2018−91804号公報に記載のように、ストレスマイグレーションに繋がる恐れのある温度変化による熱ストレスを検知し、その累積回数規定数を超えることでストレスマイグレーションを判定する方法が知られている。

概要

半導体チップの電源オンオフ期間に関わらず、ストレスマイグレーションを検知可能なストレスマイグレーション検知システムを提供することである。本発明によるストレスマイグレーション検知システムは、半導体素子103、103−1に対する熱ストレスの累積による、半導体素子103、103−1の電気特性の変動に基づいてストレスマイグレーションを検知するストレスマイグレーション検知用回路102を備えた、ことを特徴とする。A

目的

本発明はこのような課題を解決するためになされたものであり、半導体チップの電源オン、オフ期間に関わらず、ストレスマイグレーションを検知可能なストレスマイグレーション検知システムを提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

熱ストレスの累積による半導体素子電気特性の変動に基づいてストレスマイグレーションを検知するストレスマイグレーション検知用回路を備えた、ストレスマイグレーション検知システム

請求項2

請求項1に記載のストレスマイグレーション検知システムであって、前記ストレスマイグレーション検知用回路は、前記半導体素子として、同一プロセスで形成された複数の半導体素子を有し、前記複数の半導体素子は、上層配線を有しない第1半導体素子と、上層配線を有する第2半導体素子と、を含み、前記ストレスマイグレーション検知用回路は、前記第1半導体素子の電気特性と前記第2半導体素子の電気特性とのずれである電気特性差に基づいてストレスマイグレーションを検知する、ストレスマイグレーション検知システム。

請求項3

請求項1に記載のストレスマイグレーション検知システムであって、前記ストレスマイグレーション検知用回路は、前記半導体素子として、同一プロセスで形成された複数の半導体素子を有し、前記複数の半導体素子は、第1上層配線を有する第1半導体素子と、前記第1上層配線と形状が異なる第2上層配線を有する第2半導体素子と、を含み、前記ストレスマイグレーション検知用回路は、前記第1半導体素子の電気特性と前記第2半導体素子の電気特性とのずれである電気特性差に基づいてストレスマイグレーションを検知する、ストレスマイグレーション検知システム。

請求項4

請求項2又は3に記載のストレスマイグレーション検知システムであって、前記ストレスマイグレーション検知用回路は、前記電気特性差と所定の閾値との比較結果に基づいてストレスマイグレーションを検知する、ストレスマイグレーション検知システム。

請求項5

請求項2乃至4のいずれか1項に記載のストレスマイグレーション検知システムであって、前記第1半導体素子及び前記第2半導体素子は、カレントミラー回路で構成されている、ストレスマイグレーション検知システム。

請求項6

請求項2乃至4のいずれか1項に記載のストレスマイグレーション検知システムであって、前記第1半導体素子及び前記第2半導体素子は、抵抗素子で構成されている、ストレスマイグレーション検知システム。

請求項7

請求項1に記載のストレスマイグレーション検知システムであって、前記ストレスマイグレーション検知用回路は、前記半導体素子の電気特性をデジタル変換するAD変換器と、前記半導体素子のストレスマイグレーションが生じていない初期時の電気特性を記憶する初期値記憶素子と、を有し、前記ストレスマイグレーション検知用回路は、前記AD変換器でデジタル変換した現在の前記半導体素子の電気特性と、前記初期値記憶素子から読み出した初期時の前記半導体素子の電気特性と、に基づいてストレスマイグレーションを検知する、ストレスマイグレーション検知システム。

請求項8

請求項1乃至7のいずれか1項に記載のストレスマイグレーション検知システムであって、前記半導体素子の電気特性、又は前記ストレスマイグレーション検知用回路による検知結果を外部出力する出力端子を有する、ストレスマイグレーション検知システム。

請求項9

請求項1乃至8のいずれか1項に記載のストレスマイグレーション検知システムであって、前記ストレスマイグレーション検知用回路による検知結果に応じて、通常動作から安全に停止する安全停止モードに移行する制御部を有する、ストレスマイグレーション検知システム。

請求項10

請求項1乃至8のいずれか1項に記載のストレスマイグレーション検知システムであって、前記ストレスマイグレーション検知用回路による検知結果に応じて、通常動作から機能を制限した制限動作モードに移行する制御部を有する、ストレスマイグレーション検知システム。

技術分野

0001

本発明は、ストレスマイグレーション検知システムに関する。

背景技術

0002

半導体プロセスで製造された半導体チップは、様々な分野、用途に利用されているが、高温状態での使用や温度変化などの熱ストレスによりストレスマイグレーションが加速され、配線高抵抗化破断等の故障に至ることが知られており、自動車用など高信頼性が要求される分野では大きな課題となっている。

0003

従来、特開2018−91804号公報に記載のように、ストレスマイグレーションに繋がる恐れのある温度変化による熱ストレスを検知し、その累積回数規定数を超えることでストレスマイグレーションを判定する方法が知られている。

先行技術

0004

特開2018−91804号公報

発明が解決しようとする課題

0005

しかしながら、特開2018−91804号公報に記載の従来の方法では、半導体チップが電源オフの状態では、温度変化による熱ストレスをモニターできないという課題があった。

0006

本発明はこのような課題を解決するためになされたものであり、半導体チップの電源オンオフ期間に関わらず、ストレスマイグレーションを検知可能なストレスマイグレーション検知システムを提供することを主たる目的とする。

課題を解決するための手段

0007

上記した課題を解決するために本発明は、ストレスマイグレーション検知システムであって、熱ストレスの累積による半導体素子電気特性の変動に基づいてストレスマイグレーションを検知するストレスマイグレーション検知用回路を備えた、ことを特徴とする。

発明の効果

0008

本発明によれば、半導体チップの電源オン、オフ期間に関わらず、ストレスマイグレーションを検知可能なストレスマイグレーション検知システムを提供することができる。

0009

上記した以外の本発明の課題、構成、作用及び効果は、以下の実施例の説明により明らかにされる。

図面の簡単な説明

0010

本発明の実施例1を示した概略図である。
本発明の実施例1の半導体素子電気特性変動の概略図である。
本発明の実施例1の半導体素子電気特性変動の概略図である。
本発明の実施例1の半導体素子電気特性変動の概略図であって、図1Bとは別の例を示す図である。
本発明の実施例1の半導体素子電気特性変動の概略図であって、図1Cとは別の例を示す図である。
本発明の実施例1の変形例を示した概略図である。
本発明の実施例2を示した構成図である。
本発明の実施例2の半導体素子電気特性変動の概略図である。
本発明の実施例2の半導体素子電気特性変動の概略図である。
本発明の実施例3を示した構成図である。
本発明の実施例4を示した構成図である。
本発明の実施例5を示した構成図である。
本発明の実施例6を示した構成図である。
本発明の実施例7を示した構成図である。
本発明の実施例8を示した構成図である。
本発明の実施例9を示した構成図である。
本発明の実施例10を示した構成図である。
本発明の実施例11を示した構成図である。

0011

ストレスマイグレーションの問題を解消すべく、配線の高信頼性を確保してストレスマイグレーションを受けにくくするよう、特殊な配線構造を採用するなどの方法が考えられるが、この場合であってもストレスマイグレーションを起こす可能性がゼロになるものではなく、使用環境によってはストレスマイグレーションに起因する不具合が発生するポテンシャルがあり、故障部位によっては機能安全を損なう可能性があるため、ストレスマイグレーションに起因する故障は依然として大きな課題である。

0012

本発明に係るストレスマイグレーション検知システムによって、ストレスマイグレーションを検知する対象の半導体チップは、半導体製造プロセスの微細化が進み、そのサイズが小さくなるにつれて、内部の配線サイズも微細化が進む傾向である。

0013

例えば、自動車用の半導体チップは、ECUユニット内の各種IC、インバータ駆動用IC、ソレノイド駆動用ドライバIC、インジェクタ用IC、イグナイタ用ICなどの様々な用途に利用されているが、これらの半導体チップは、自動車電装ユニット設置エリア省スペース化や特性向上などの要請から、エンジンモーターなど熱源となるアクチュエータ近傍に配置される傾向がある。それに伴い、半導体チップ自体の高温化対応のため、SiC材料を用いた半導体チップの開発も進んでおり、半導体チップは今後さらなる高温条件下や温度変化が大きい環境での使用が予想されている。このような半導体チップ内部の配線の微細化や半導体チップの熱ストレス増加により、半導体チップのストレスマイグレーションによる故障ポテンシャルは増加する傾向である。

0014

半導体チップがストレスマイグレーションを受けにくくする対策が考えられるが、これはストレスマイグレーションを起こす可能性をゼロにするものではなく、使用環境によってはストレスマイグレーションに起因する不具合が発生するポテンシャルがあり、故障部位によっては機能安全を損なう可能性があるため、ストレスマイグレーションに起因する故障は依然として大きな課題である。

0015

本発明では、半導体チップの電源オン、オフ期間に関わらず、半導体チップが受けた熱ストレスにより、特定の半導体素子の電気特性が変動していく現象を利用し、ストレスマイグレーションに起因する故障が起こる前に検知する構造及び手法を提供する。

0016

本発明に係る半導体チップは同一プロセスで形成された複数の半導体素子を有し、その中の一部の半導体素子は該当半導体チップの本来の機能動作とは別に、ストレスマイグレーションを検知することを目的として形成されている。ストレスマイグレーションを検知する方法としては、半導体チップ内の特定の半導体素子において、初期の電気特性、及び、熱ストレスによる電気特性の変動が、素子上層配線の形状に影響を受ける現象を利用することで実現可能である。

0017

この現象は、半導体チップ内の各部材の熱膨張係数差と、配線形成時の温度(数100℃)と半導体素子を通常使用する温度間の温度差に起因して発生したチップ内応力が影響していると考えられている。実際の半導体チップ内の特定の半導体素子での評価において、素子上層配線の影響で初期的に電気特性が設計値からずれていたものが、温度サイクル試験等の熱ストレスにより、設計値からずれていた電気特性が設計値付近に向かって変動する現象が観測されている。これは、熱ストレス等による繰返しのチップ変形に伴い、半導体内配線がミクロに移動し、チップ内応力が緩和することで説明される。

0018

本発明では上記の現象を利用し、半導体素子の電気特性の変動を監視することで、ストレスマイグレーションに起因した故障が起こる前に、検知することを可能とする。

0019

本発明の方式では、半導体チップがストレスマイグレーションに起因した故障が起こる前にアラームを上げることにより、機能安全の強化が見込めるものである。上記した以外の課題、構成及び効果は、以下の実施形態の説明により明らかになる。

0020

以下、本発明の実施形態について図面を用いて詳細に説明するが、本発明は以下の実施形態に限定されることなく、本発明の技術的な概念の中で種々の変形例や応用例をもその範囲に含むものである。また、図面は簡略的なものであるから、この図面の記載を根拠として本発明の技術的範囲を狭く解釈してはならない。

0021

図1Aは、本発明の実施例1によるストレスマイグレーション検知システムを示す構成図である。本実施例のストレスマイグレーション検知システムは、半導体チップ100のストレスマイグレーションを検知するものである。半導体チップ100は、そのチップ本来の用途を実現するための本来の回路である回路101とは別に、ストレスマイグレーション検知用回路102を有する。ストレスマイグレーション検知用回路102は、詳しくは後述するように、半導体素子に対する熱ストレスの累積による、半導体素子の電気特性の変動に基づいてストレスマイグレーションを検知する。回路101は、ストレスマイグレーションを検知する対象の回路であり、本実施例では、回路101のストレスマイグレーションを直接検知するのに代えて、ストレスマイグレーション検知用回路102においてストレスマイグレーションを検知する。

0022

ストレスマイグレーション検知用回路102は、電気特性が同一の半導体素子である半導体素子103(第1半導体素子)及び半導体素子103−1(第2半導体素子)を有する。半導体素子103には上層配線を設けておらず、半導体素子103−1には上層配線104−1を設けている。本実施例では、半導体素子103には上層配線を設けていないが、上層配線104−1と形状が異なる上層配線を半導体素子103に設けてもよい。なお、半導体素子に上層配線を設けているとは、半導体素子の上層に配線を有することである。なお、上層配線の形状が異なるとは、半導体素子の上層の配線の形状自体が異なること、半導体素子への配線の重なり度合いが異なることなど、完全一致ではないことを含む。半導体素子103−1の上層配線104−1は、半導体素子103−1との間に絶縁を確保した上で、半導体素子103−1の上層に既知の如何なる方法を用いて形成してもよい。上層配線104−1は例えば導体である。上層配線104−1は例えば金属である。なお、上層配線104−1は、下層配線でもよい。この下層配線は、半導体素子103−1との間に絶縁を確保した上で、半導体素子103−1の下層に既知の如何なる方法を用いて形成してもよい。また、上層配線104−1は半導体素子103−1自身の動作に必要な配線であってもよく、その場合、上層配線104−1は半導体素子103−1に接続されるものであってもよい。

0023

半導体素子103、103−1の初期の(ストレスマイグレーションが生じていないときの)電気特性は、それぞれの上層配線の形状に依存する。また、半導体素子103、103−1の熱ストレスによる電気特性の変動は、それぞれの上層配線の形状に依存する。

0024

熱ストレスによる電気特性の変動の概略図を図1Bに示す。半導体素子103の初期の電気特性と、半導体素子103−1の初期の電気特性とは異なる。また、半導体素子103の熱ストレスによる電気特性の変動と、半導体素子103−1のストレスによる電気特性の変動とは、異なる挙動を示す。本実施例は、図1Bに示すように、半導体素子103の電気特性と半導体素子103−1の電気特性とのずれが、熱ストレスにより小さくなり、半導体素子103−1の電気特性が半導体素子103の電気特性に近づいていく現象によりストレスマイグレーションを検知する例である。

0025

図1Cは、半導体素子103の電気特性と半導体素子103−1の電気特性とのずれを、閾値と比較して示す図である。図1Cに示すように、半導体素子103の電気特性と半導体素子103−1の電気特性とのずれである電気特性差106は、熱ストレスが累積されるにつれて小さくなる。本実施例では、図1A判定回路105は、電気特性差106を閾値107と比較し、例えば電気特性差106が閾値107と等しくなったこと、又は電気特性差106が閾値107よりも小さくなったことを検出し、検出したときにアラーム信号108を出力する。閾値107は、デジタル値としてメモリに記憶しておくものでもよいし、ハードウェアで構成するものであってもよい。電気特性差106は、半導体素子103の電気特性と半導体素子103−1の電気特性との差の絶対値を用いるものであってもよいし、正負の符号を含めた半導体素子103−1の電気特性から半導体素子103の電気特性を減算した値を用いるものであってもよい。

0026

図1Aに示すように、半導体素子103の電気特性及び半導体素子103−1の電気特性は、判定回路105に入力される。判定回路105では、半導体素子103の電気特性と半導体素子103−1の電気特性との差分である電気特性差106と、閾値107とを比較することにより、ストレスマイグレーション検知のアラーム信号108を半導体チップ100の本来の機能を実現する回路101に対して出力する。

0027

熱ストレスによる電気特性の変動の、図1Bとは異なる例の概略図を図1Dに示す。また、図1Eは、図1Dの特性を示す半導体素子103の電気特性と半導体素子103−1の電気特性とのずれを、閾値と比較して示す図である。

0028

図1Bでは、半導体素子103−1の電気特性が、熱ストレスの累積により下降する例を示したが、本発明はこれに限られるものではなく、図1Dに示すように、半導体素子103−1の電気特性が、熱ストレスの累積により上昇するものであってもよい。

0029

この場合、図1Eに示すように、半導体素子103の電気特性と半導体素子103−1の電気特性とのずれである電気特性差106は、熱ストレスが累積されるにつれて大きくなる。本実施例では、図1Aの判定回路105は、電気特性差106を閾値107と比較し、例えば電気特性差106が閾値107と等しくなったこと、又は電気特性差106が閾値107よりも大きくなったことを検出し、検出したときにアラーム信号108を出力する。

0030

本実施例によれば簡単な構成でストレスマイグレーション検知を行うことができる。また、2つの半導体素子の一方のみに上層配線を設けるので、上層配線の節約になるし、製造工程を削減することができる。

0031

なお、電気特性を取得する半導体素子は、回路101における、検知対象位置に配置するようにしてもよい。

0032

また、電気特性を取得する半導体素子は、回路101における、複数の位置に配置し、これらの電気特性を併せ見るようにしてもよい。このようにすることで、より精度よくストレスマイグレーション検知を行うことができる。

0033

(変形例)
図1Fは、本発明の実施例1によるストレスマイグレーション検知システムの変形例を示す構成図である。

0034

図1Aに示した実施例1では、半導体素子103には上層配線を設けず、半導体素子103−1には上層配線104−1を設けたが、この変形例では、実施例1と同様に半導体素子103−1(第2半導体素子)には上層配線104−1(第2上層配線)を設け、半導体素子103(第1半導体素子)には、上層配線104−1とは形状が異なる上層配線104(第1上層配線)を設けている。この変形例は、半導体素子103に上層配線104を設けたこと以外は、実施例1と同じであるので、動作の詳しい説明は省略する。

0035

この変形例の構造においても、半導体素子103の電気特性と半導体素子103−1の電気特性とのずれが、熱ストレスが累積されるにつれて変動することに基づいて、ストレスマイグレーションを検知することができる。

0036

本実施例によれば簡単な構成でストレスマイグレーション検知を行うことができる。

0037

図2Aは、本発明の実施例2によるストレスマイグレーション検知システムを示す構成図である。本実施例のストレスマイグレーション検知システムは、半導体チップ100のストレスマイグレーションを検知するものである。半導体チップ100は、そのチップ本来の用途を実現するための本来の回路である回路101とは別に、ストレスマイグレーション検知用回路102を有する。

0038

ストレスマイグレーション検知用回路102は、電気特性が同一の半導体素子である半導体素子103及び半導体素子103−1を有する。半導体素子103には上層配線を設けておらず、半導体素子103−1には上層配線104−1を設けている。本実施例では、半導体素子103には上層配線を設けていないが、上層配線104−1と形状が異なる上層配線を半導体素子103に設けてもよい。特に説明がない限り、図1Aと同じ符号を付した構成は、図1Aと同じ構造、動作をするものであるので、詳しい説明は省略する。

0039

熱ストレスによる電気特性の変動の、図1B及び図1Dとは異なる例の概略図を図2Bに示す。また、図2Cは、図2Bの特性を示す半導体素子103の電気特性と半導体素子103−1の電気特性とのずれを、閾値107及び107−nと比較して示す図である。

0040

本実施例では、図2Bに示すように、半導体素子103−1の電気特性が、熱ストレスが累積するにつれて上下動する場合にも対応可能な構造を提供する。図2B及び図2Cに示すように、本実施例において、半導体素子103の電気特性と半導体素子103−1の電気特性とのずれである電気特性差106は、熱ストレスが累積するにつれて上下動する。

0041

この実施例2では、実施例1の判定回路105の閾値107に加えて、異なる閾値107−nを有することで、半導体素子の特性変動に対してより細かい判定方法を設定することを可能としている。閾値107−nは、デジタル値としてメモリに記憶しておくものでもよいし、ハードウェアで構成するものであってもよい。

0042

本実施例では、ストレスマイグレーションが生じていないときの電気特性差106が、
閾値107と閾値107−nとの間であり、且つ閾値107は閾値107−nよりも小さくなるように、閾値107及び閾値107−nを設定する。図2Aの判定回路105は、電気特性差106を閾値107と比較し、例えば電気特性差106が閾値107と等しくなったこと、又は電気特性差106が閾値107よりも大きくなったことを検出し、検出したときにアラーム信号108を出力する。また、図2Aの判定回路105は、電気特性差106を閾値107−nと比較し、例えば電気特性差106が閾値107−nと等しくなったこと、又は電気特性差106が閾値107−nよりも大きくなったことを検出し、検出したときにアラーム信号108を出力する。

0043

本実施例によれば、半導体素子103と103−1の電気特性差の変動量を、閾値107と閾値107−nとの間の幅で管理することで、半導体素子103と103−1の電気特性差が近づく方向、及び離れる方向の両方の変動を捉えて、ストレスマイグレーションの検知を可能にする。

0044

本実施例によれば簡単な構成でストレスマイグレーション検知を行うことができる。また、2つの半導体素子の一方のみに上層配線を設けるので、上層配線の節約になるし、製造工程を削減することができる。

0045

図3は、本発明の実施例3によるストレスマイグレーション検知システムを示す構成図である。本実施例のストレスマイグレーション検知システムは、半導体チップ100のストレスマイグレーションを検知するものである。半導体チップ100は、そのチップ本来の用途を実現するための本来の回路である回路101とは別に、ストレスマイグレーション検知用回路102を有する。

0046

ストレスマイグレーション検知用回路102は、電気特性が同一の半導体素子である半導体素子103、半導体素子103−1・・・及び半導体素子103−nの、n個の半導体素子を有する。nは2以上の整数である。半導体素子103には上層配線を設けておらず、半導体素子103−1・・・及び半導体素子103−nには上層配線104−1・・・及び104−nを設けている。上層配線104−1・・・及び104−nは、互いに異なる形状であってもよいし、同じ形状のものがあってもよい。特に説明がない限り、図1Aと同じ符号を付した構成は、図1Aと同じ構造、動作をするものであるので、詳しい説明は省略する。

0047

図3に示すように、半導体素子103、半導体素子103−1・・・及び半導体素子103−nの電気特性は、判定回路105に入力される。判定回路105では、半導体素子103の電気特性と半導体素子103−1・・・及び半導体素子103−nの電気特性との差分である電気特性差106・・・及び電気特性差106−nと、閾値107・・・及び閾値107−nとを比較することにより、ストレスマイグレーション検知のアラーム信号108を半導体チップ100の本来の機能を実現する回路101に対して出力する。

0048

図3に示す実施例3の構成によれば、実施例1の電気特性が同一な半導体素子を3つ以上有することで、半導体素子の特性変動に対してより細かい判定方法を設定することが可能となる。

0049

図4は本発明の実施例4を示した構成図である。実施例4は、実施例1の半導体素子103及び半導体素子103−1の具体例として、PMOSカレントミラー回路を用いる場合の構成を示している。図4において、図1Aと同じ構成には同じ符号を付して詳しい説明を省略する。

0050

なお、実際の評価における具体的な電気特性差106について、PMOSカレントミラー回路によって構成される半導体素子103に対する半導体素子103−1のカレントミラー電流比は、初期的に1.2%のズレが生じていたが、温度サイクル試験300サイクル後は0.9%のズレとなり、半導体素子103−1の電気特性が半導体素子103の電気特性に近づく方向に変動していることを観測した。

0051

本実施例によれば、簡単な構成で、半導体素子の電気特性を得ることができる。

0052

図5は本発明の実施例5を示した構成図である。実施例5は、実施例1の半導体素子103及び半導体素子103−1の具体例として、NMOSカレントミラー回路を用いる場合の構成を示している。図5において、図1Aと同じ構成には同じ符号を付して詳しい説明を省略する。

0053

なお、実際の評価における具体的な電気特性差106について、NMOSカレントミラー回路によって構成される半導体素子103に対する半導体素子103−1のカレントミラー電流比は、初期的に1.3%のズレが生じていたが、温度サイクル試験300サイクル後は0.8%のズレとなり、半導体素子103−1の電気特性が半導体素子103の電気特性に近づく方向に変動していることを観測した。

0054

本実施例によれば、簡単な構成で、半導体素子の電気特性を得ることができる。

0055

図6は本発明の実施例6を示した構成図である。実施例6は、実施例1の半導体素子103及び半導体素子103−1の具体例として、抵抗素子を用いる場合の構成を示している。図6において、図1Aと同じ構成には同じ符号を付して詳しい説明を省略する。図6に示すように、本発明のストレスマイグレーション検知システムでは、判定回路105の半導体素子103及び半導体素子103−1として抵抗素子を用いることもできる。

0056

本実施例によれば、簡単な構成で、半導体素子の電気特性を得ることができる。

0057

図7は本発明の実施例7を示した構成図である。実施例7は、実施例1のストレスマイグレーションのアラーム信号108を、半導体チップ100の外部出力ピン109を通じて、半導体チップ100の外部のマイコン110の入力ピン111に出力するように構成したものである。アラーム信号108は、回路101を経由するものであってもよいし、ストレスマイグレーション回路102から直接外部に出力するものであってもよい。

0058

本実施例によれば、アラーム信号108を外部で参照し、外部でアラーム信号108に応じた制御を行うことができる。

0059

図8は本発明の実施例8を示した構成図である。実施例8は、実施例1の半導体素子103及び半導体素子103−1の電気特性を、半導体チップ100の外部出力ピン112、112−1を通じて、半導体チップ100の外部のマイコン110の入力ピン113、113−1に出力するように構成したものである。

0060

マイコン110は、図1Aの判定回路105に相当する構成を有し、入力ピン113、113−1を介して得た、半導体素子103の電気特性と半導体素子103−1の電気特性との差分である電気特性差106と、閾値107とを比較することにより、ストレスマイグレーション検知のアラーム信号108を得る。

0061

本実施例によれば、電気特性を外部で参照し、外部でストレスマイグレーション検知を実施することができ、半導体チップの不具合などにより半導体チップ内でストレスマイグレーション検知を実施できない場合にも対応することができる。

0062

図9は本発明の実施例9を示した構成図である。実施例9は、実施例1の半導体素子103を設けずに、半導体素子103の電気特性に代えて初期値記憶素子115に記憶した値を用いる。実施例9の判定回路105はAD変換器114を有し、半導体素子103−1の電気特性をAD変換器114でデジタル変換する。半導体素子103−1の初期の電気特性はデジタル変換されて初期値記憶素子115に記憶される。この初期の電気特性の初期値記憶素子115への記憶は、例えば製品出荷検査時に行うようにしてもよい。その後、随時、AD変換器114でデジタル変換した現在の半導体素子103−1の電気特性は、初期値記憶素子115に記憶されている過去の半導体素子103−1の電気特性と比較されて初期時と現在とのずれが求められる。この初期時と現在とのずれである電気特性差106は閾値107と比較され、例えば、電気特性差106が閾値107と等しくなったこと、又は電気特性差106が閾値107よりも大きくなったことを検出し、検出したときにアラーム信号108を出力する。

0063

本実施例によれば、初期値記憶素子115に基準となる電気特性を記憶しておくことで、設ける半導体素子の数を減らすことができる。

0064

図10は本発明の実施例10を示した構成図である。実施例10は、実施例1のストレスマイグレーション検知のアラーム信号108を受けた回路101が、アラーム信号108に応じて半導体チップ100の動作を通常動作から安全に停止する安全停止モードに移行する制御部を備えた実施例を開示する。

0065

本実施例によれば、アラーム信号108を、安全停止モードに移行する契機とすることができ、例えば車両の安全を確保することができる。

0066

図11は本発明の実施例11を示した構成図である。実施例11は、実施例1のストレスマイグレーション検知のアラーム信号108を受けた回路101が、アラーム信号108に応じて半導体チップ100の動作を通常動作から機能を制限した制限動作モードに移行して動作継続する制御部を備えた実施例を開示する。

0067

本実施例によれば、アラーム信号108を、制限動作モードに移行する契機とすることができ、例えば車両の安全を確保することができる。

0068

なお、本発明は上記の各実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について他の構成の追加・削除・置換をすることが可能である。制御線信号線は説明上必要と考えられるものを示しており、製品上必ずしも全ての制御線や信号線を示しているとは限らない。

0069

また、本発明の半導体チップはECUユニット内の各種IC,インバータ駆動用IC,ソレノイド駆動用ドライバIC,インジェクタ用IC,イグナイタ用ICなど、熱ストレスが大きい環境下で使用される様々な用途の半導体チップにおけるストレスマイグレーション起因の故障を事前に検知することに利用可能である。さらに、半導体チップ内の高消費電力素子周辺、すなわちチップ内温度が局所的に上昇し、自身の動作により熱ストレスを受ける可能性のある素子周辺におけるストレスマイグレーションを事前に検知することにも利用可能である。

0070

また本発明は、半導体チップの電源オン、オフ期間に関わらず、半導体チップが受けた熱ストレスの累計を、半導体素子の電気特性の変化により間接的に観測し、ストレスマイグレーションによる故障が起こる前に、事前に検知する構造および手法を提供する。

実施例

0071

本発明は、例えば、半導体チップ内に、2つ以上の同一特性の半導体素子を用意し、両者の素子上層配線を異なる形状とすることにより生じる初期的な両者の電気特性差が、熱ストレスにより異なる変動を示す現象を監視することで、ストレスマイグレーションに起因した故障が起こる前に、検知することを可能とする。

0072

100半導体チップ
101回路
102ストレスマイグレーション検知用回路
103半導体素子
103−1 半導体素子
104上層配線
104−1 上層配線
105 ストレスマイグレーション判定回路
106電気特性差
107閾値
108アラーム信号
109外部出力ピン
110マイコン
111入力ピン
112 外部出力ピン
113 入力ピン
114AD変換器
115初期値記憶素子

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 富士電機株式会社の「 半導体装置」が 公開されました。( 2020/10/29)

    【課題】メイン半導体素子と同一の半導体基板に電流センス部を備えた半導体装置であって、寄生ダイオードの逆回復耐量を向上させることができる半導体装置を提供すること。【解決手段】電流センス部12の単位セルは... 詳細

  • 富士電機株式会社の「 半導体装置」が 公開されました。( 2020/10/29)

    【課題】メイン半導体素子と同一の半導体基板に電流センス部を備えた半導体装置であって、寄生ダイオードの逆回復耐量を向上させることができる半導体装置を提供すること。【解決手段】OCパッド22の直下の一部の... 詳細

  • ローム株式会社の「 監視装置」が 公開されました。( 2020/10/29)

    【課題】故障検出率の高い監視装置を提供する。【解決手段】監視装置100は、監視対象(例えばDIN1〜DIN4)の異常検出を行う監視部(例えばコンパレータ152〜159)と、監視部が正常であるか否かを診... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ