図面 (/)

技術 積層セラミック電子部品およびその実装構造

出願人 株式会社村田製作所
発明者 浅野敬史濱森信康高橋優
出願日 2018年12月25日 (2年1ヶ月経過) 出願番号 2018-240736
公開日 2020年7月2日 (7ヶ月経過) 公開番号 2020-102563
状態 未査定
技術分野 コンデンサの端子一般 固定コンデンサ及びコンデンサ製造装置 セラミックコンデンサ
主要キーワード 被膜率 半田付き性 ツームストーン 工程目 積み重ね方向 セラミック圧電素子 半導体セラミック材料 多官能アルコキシシラン
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2020年7月2日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (6)

課題

基板実装された状態において、熱衝撃等によって基板に撓みが生じても、撓みに基づく応力積層体に伝わることを抑制し、クラックを防止し得る積層セラミック電子部品を提供する。

解決手段

積層セラミックコンデンサ100は、第1端面105上に位置する第1下地電極層122上に配置される第1有機層140の被覆率Bと、第1主面101または第2主面102上に位置する第1下地電極層122上に配置される第1有機層140の被覆率Aおよび第1主面101または第2主面102上の積層体110上に位置する第1有機層140の被覆率Aとしたき、関係式A>Bが満たされる。また、第2端面106についても同様の構成である。

概要

背景

従来より、種々の電子装置に、コンデンサインダクタおよびレジスタなどの積層セラミック電子部品が用いられている。

一般的に、これらの電子部品は、積層方向に相対する2つの主面と、積層方向に直交する幅方向に相対する2つの側面と、積層方向および幅方向に直交する長さ方向に相対する2つの端面とを有する積層体を備えている。

積層体の外面には、2つ以上の外部電極が設けられている。外部電極は、端面および主面の一部、端面および側面の一部、又は、端面および側面と主面との一部に形成されている。外部電極の積層方向に沿う断面形状は、略コ字形状または略L字形状を有している。

このような積層セラミック電子部品は、各外部電極の主として主面もしくは側面上に形成される部分を、はんだ等の接合材を介して基板ランド電気的に接続することによって基板に実装される。

しかしながら、この実装構造熱衝撃等によって基板に撓みが生じると、撓みに基づく応力が、ランド、接合材及び外部電極を通じて積層体に伝わり、積層体のセラミック部や内部電極部にクラックや変形等を発生させる。その結果、積層セラミック電子部品の性能低下や信頼性低下が引き起こされる心配がある。

そこで、特許文献1には、前記応力によってセラミック素体にクラックが発生することを防止するため、外部端子電極の回り込み部及び外部端子電極の回り込み部に、それぞれ、セラミック素体の主面と離間した先端離間部及び主面と離間した先端離間部を設けたものが開示されている。

概要

基板に実装された状態において、熱衝撃等によって基板に撓みが生じても、撓みに基づく応力が積層体に伝わることを抑制し、クラックを防止し得る積層セラミック電子部品を提供する。積層セラミックコンデンサ100は、第1端面105上に位置する第1下地電極層122上に配置される第1有機層140の被覆率Bと、第1主面101または第2主面102上に位置する第1下地電極層122上に配置される第1有機層140の被覆率Aおよび第1主面101または第2主面102上の積層体110上に位置する第1有機層140の被覆率Aとしたき、関係式A>Bが満たされる。また、第2端面106についても同様の構成である。

目的

この発明の主たる目的は、上記の問題点に鑑みてなされたものであり、基板に実装された状態において、熱衝撃等によって基板に撓みが生じても、撓みに基づく応力が積層体に伝わることを抑制し、クラックを防止し得る積層セラミック電子部品を提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

積層された複数のセラミック層と積層された複数の内部電極とを含み、積層方向に相対する第1主面および第2主面と、前記積層方向に直交する幅方向に相対する第1側面および第2側面と、前記積層方向および前記幅方向に直交する長さ方向に相対する第1端面および第2端面と、を有している積層体と、前記内部電極に接続され、前記第1端面上に配置されて、端部が前記第1主面、前記第2主面、前記第1側面および前記第2側面に延在している第1外部電極と、前記内部電極に接続され、前記第2端面上に配置されて、端部が前記第1主面、前記第2主面、前記第1側面および前記第2側面に延在している第2外部電極と、を備え、前記第1外部電極は、導電性金属およびガラス成分を含む第1下地電極層と、前記第1下地電極層を覆うように配置される有機ケイ素化合物を含む第1有機層と、前記第1有機層上に配置される第1めっき層と、を有し、前記第2外部電極は、導電性金属およびガラス成分を含む第2下地電極層と、前記第2下地電極層を覆うように配置される有機ケイ素化合物を含む第2有機層と、前記第2有機層上に配置される第2めっき層と、を有し、前記第1有機層は、前記第1下地電極層上から前記積層体の表面を覆うように配置されており、且つ前記第2有機層は、前記第2下地電極層上から前記積層体の表面を覆うように配置されており、前記第1めっき層の先端部は、前記第1有機層に接触しており、且つ前記第2めっき層の先端部は、前記第2有機層に接触しており、前記第1端面上に位置する前記第1下地電極層上に配置される前記第1有機層の被覆率Bと、前記第1主面及び前記第2主面上に位置する前記第1下地電極層上に配置される前記第1有機層の被覆率および前記第1主面及び第2主面上の前記積層体上に位置する前記第1有機層の被覆率Aとは、関係式A>Bであり、且つ前記第2端面上に位置する前記第2下地電極層上に配置される前記第2有機層の被覆率Bと、前記第1主面及び前記第2主面上に位置する前記第2下地電極層上に配置される前記第2有機層の被覆率及び前記第1主面及び第2主面上の前記積層体上に位置する前記第2有機層の被覆率Aとは、関係式A>Bであること、を特徴とする積層セラミック電子部品

請求項2

前記側面上に位置する前記下地電極層に配置される前記有機層の被覆率および前記側面上の前記積層体上に位置する有機層の被覆率は、前記主面上に位置する前記下地電極層上に配置される前記有機層の被覆率および前記主面上の前記積層体上に位置する有機層の被覆率と同様な被覆率Aである、請求項1に記載の積層セラミック電子部品。

請求項3

前記有機層の被覆率Aは、40%以上80%以下であり、前記有機層の被覆率Bは、10%以上40%以下である、請求項1または請求項2に記載の積層セラミック電子部品。

請求項4

前記積層体と前記第1下地電極層との密着強度が、前記第1有機層と前記第1めっき層との密着強度よりも大きく、且つ前記積層体と前記第2下地電極層との密着強度が、前記第2有機層と前記第2めっき層との密着強度よりも大きい、請求項1ないし請求項3のいずれかに記載の積層セラミック電子部品。

請求項5

前記積層体と前記第1有機層との密着強度が、前記第1有機層と前記第1めっき層との密着強度よりも大きく、且つ前記積層体と前記第2有機層との密着強度が、前記第2有機層と前記第2めっき層との密着強度よりも大きい、請求項1ないし請求項4のいずれかに記載の積層セラミック電子部品。

請求項6

前記第1有機層および前記第2有機層は、多官能アルコキシシランSi−(CnH2n+1)3の構造を有し、且つN元素を含有する有機ケイ素化合物である、請求項1ないし請求項5のいずれかに記載の積層セラミック電子部品。

請求項7

前記積層セラミック電子部品は、積層セラミックコンデンサである、請求項1ないし請求項6のいずれかに記載の積層セラミック電子部品。

請求項8

請求項1ないし請求項7のいずれかに記載の積層セラミック電子部品が回路基板上に実装された積層セラミック電子部品の実装構造であって、前記回路基板は、その主面上に配置された第1信号電極および第2信号電極を有し、前記積層セラミック電子部品の前記第1主面、第2主面または第1側面、第2側面が前記回路基板の前記主面と対向した状態で、前記積層セラミック電子部品の前記第1外部電極と前記回路基板の前記第1信号電極とが接続され、且つ前記積層セラミック電子部品の前記第2外部電極と前記回路基板の前記第2信号電極とが接続されている、積層セラミック電子部品の実装構造。

請求項9

積層セラミック電子部品が回路基板上に実装された積層セラミック電子部品の実装構造であって、前記積層セラミック電子部品は、積層された複数のセラミック層と積層された複数の内部電極とを含み、積層方向に相対する第1主面および第2主面と、前記積層方向に直交する幅方向に相対する第1側面および第2側面と、前記積層方向および前記幅方向に直交する長さ方向に相対する第1端面および第2端面と、を有している積層体と、前記内部電極に接続され、前記第1端面上に配置されて、端部が前記第1主面、前記第2主面、前記第1側面および前記第2側面に延在している第1外部電極と、前記内部電極に接続され、前記第2端面上に配置されて、端部が前記第1主面、前記第2主面、前記第1側面および前記第2側面に延在している第2外部電極と、を備え、前記第1外部電極は、導電性金属およびガラス成分を含む第1下地電極層と、前記第1下地電極層を覆うように配置される有機ケイ素化合物を含む第1有機層と、前記第1有機層上に配置される第1めっき層と、を有し、前記回路基板は、その主面上に配置された第1信号電極および第2信号電極を有し、前記積層セラミック電子部品の前記第1主面、第2主面または第1側面、第2側面が前記回路基板の前記主面と対向した状態で、前記積層セラミック電子部品の前記第1外部電極と前記回路基板の前記第1信号電極とが接続され、且つ前記積層セラミック電子部品の前記第2外部電極と前記回路基板の前記第2信号電極とが接続されており、前記積層セラミック電子部品の前記第1主面、第2主面または第1側面、第2側面上に位置する前記第1下地電極層と、前記第1有機層との間に空隙が設けられ、且つ前記積層セラミック電子部品の前記第1主面、第2主面または第1側面、第2側面上に位置する前記第2下地電極層と、前記第2有機層との間に空隙が設けられている、積層セラミック電子部品の実装構造。

技術分野

0001

本発明は、コンデンサインダクタおよびレジスタなどの積層セラミック電子部品およびその実装構造に関する。

背景技術

0002

従来より、種々の電子装置に、コンデンサ、インダクタおよびレジスタなどの積層セラミック電子部品が用いられている。

0003

一般的に、これらの電子部品は、積層方向に相対する2つの主面と、積層方向に直交する幅方向に相対する2つの側面と、積層方向および幅方向に直交する長さ方向に相対する2つの端面とを有する積層体を備えている。

0004

積層体の外面には、2つ以上の外部電極が設けられている。外部電極は、端面および主面の一部、端面および側面の一部、又は、端面および側面と主面との一部に形成されている。外部電極の積層方向に沿う断面形状は、略コ字形状または略L字形状を有している。

0005

このような積層セラミック電子部品は、各外部電極の主として主面もしくは側面上に形成される部分を、はんだ等の接合材を介して基板ランド電気的に接続することによって基板に実装される。

0006

しかしながら、この実装構造は熱衝撃等によって基板に撓みが生じると、撓みに基づく応力が、ランド、接合材及び外部電極を通じて積層体に伝わり、積層体のセラミック部や内部電極部にクラックや変形等を発生させる。その結果、積層セラミック電子部品の性能低下や信頼性低下が引き起こされる心配がある。

0007

そこで、特許文献1には、前記応力によってセラミック素体にクラックが発生することを防止するため、外部端子電極の回り込み部及び外部端子電極の回り込み部に、それぞれ、セラミック素体の主面と離間した先端離間部及び主面と離間した先端離間部を設けたものが開示されている。

先行技術

0008

特開2010−109238号公報

発明が解決しようとする課題

0009

しかしながら、特許文献1の外部端子電極の回り込み部及び外部端子電極の回り込み部は、それぞれ、セラミック素体の主面と接合した基端側接合部及び主面と接合した基端側接合部を有している。従って、前記応力が、基端側接合部及び基端側接合部、並びに、外部端子電極及び外部端子電極を通じて、セラミック素体に伝わることが懸念され、クラックを十分に抑制することは困難であった。

0010

それゆえに、この発明の主たる目的は、上記の問題点に鑑みてなされたものであり、基板に実装された状態において、熱衝撃等によって基板に撓みが生じても、撓みに基づく応力が積層体に伝わることを抑制し、クラックを防止し得る積層セラミック電子部品を提供することである。

課題を解決するための手段

0011

この発明にかかる積層セラミック電子部品は、積層された複数のセラミック層と積層された複数の内部電極とを含み、積層方向に相対する第1主面および第2主面と、積層方向に直交する幅方向に相対する第1側面および第2側面と、積層方向および幅方向に直交する長さ方向に相対する第1端面および第2端面と、を有している積層体と、内部電極に接続され、第1端面上に配置されて、端部が第1主面、第2主面、第1側面および第2側面に延在している第1外部電極と、内部電極に接続され、第2端面上に配置されて、端部が第1主面、第2主面、第1側面および第2側面に延在している第2外部電極と、を備え、第1外部電極は、導電性金属およびガラス成分を含む第1下地電極層と、第1下地電極層を覆うように配置される有機ケイ素化合物を含む第1有機層と、第1有機層上に配置される第1めっき層と、を有し、第2外部電極は、導電性金属およびガラス成分を含む第2下地電極層と、第2下地電極層を覆うように配置される有機ケイ素化合物を含む第2有機層と、第2有機層上に配置される第2めっき層と、を有し、第1有機層は、第1下地電極層上から積層体の表面を覆うように配置されており、且つ第2有機層は、第2下地電極層上から積層体の表面を覆うように配置されており、第1めっき層の先端部は、第1有機層に接触しており、且つ第2めっき層の先端部は、第2有機層に接触しており、第1端面上に位置する第1下地電極層上に配置される第1有機層の被覆率Bと、第1主面及び第2主面上に位置する第1下地電極層上に配置される第1有機層の被覆率及び第1主面及び第2主面上の積層体上に位置する第1有機層の被覆率Aとは、関係式A>Bであり、且つ第2端面上に位置する第2下地電極層上に配置される第2有機層の被覆率Bと、第1主面及び第2主面上に位置する第2下地電極層上に配置される第2有機層の被覆率および第1主面及び第2主面上の積層体上に位置する第2有機層の被覆率Aとは、関係式A>Bであること、を特徴とする積層セラミック電子部品である。

発明の効果

0012

この発明によれば、積層体のセラミック部や内部電極部にクラックや変形等が発生することを抑制することができ、積層セラミック電子部品の性能や信頼性を向上させることができる。

図面の簡単な説明

0013

本発明の一実施の形態に係る積層セラミック電子部品の外観を示す斜視図で ある。
一実施の形態に係る積層セラミック電子部品の断面図であって、図1のII −II線矢印方向から見た図である。
(a)は一実施の形態に係る積層セラミック電子部品の断面図であって、図2の外部電極の一部拡大図であり、(b)はIIIb部の拡大模式図であり、(c)はIIIcの拡大模式図でり、(d)はIIIdの拡大模式図である。
この発明にかかる積層セラミック電子部品の実装構造の一例を示す断面図である。
一実施の形態に係る積層セラミック電子部品の変形例を示す断面図である。

実施例

0014

以下、本発明の一実施の形態に係る積層セラミック電子部品について、図を参照して詳細に説明する。なお、以下に示す実施形態においては、積層セラミック電子部品として積層セラミックコンデンサを例にして説明する。なお、同一のまたは相当する部分について図中同一の符号を付し、その説明は繰り返さない。

0015

(積層セラミックコンデンサ)
図1は、本発明の一実施の形態に係る積層セラミックコンデンサの外観を示す斜視図である。図2は、一実施の形態に係る積層セラミックコンデンサの断面図であって、図1のII−II線矢印方向から見た図である。図3(a)は一実施の形態に係る積層セラミック電子部品の断面図であって、図2の外部電極の一部拡大図であり、図3(b)はIIIb部の拡大模式図であり、図3(c)はIIIcの拡大模式図でり、図3(d)はIIIdの拡大模式図である。

0016

本発明の一実施の形態に係る積層セラミックコンデンサ100は、直方体形状を有し、後述する長さ方向zの寸法が後述する幅方向yの寸法より大きい。直方体形状には、積層セラミックコンデンサ100の角部および稜線部に丸みが付けられたもの、並びに積層セラミックコンデンサ100の表面に段差または凹凸が設けられたものなどが含まれる。

0017

積層セラミックコンデンサ100は、積層体110と、第1外部電極120と、第2外部電極130とを備えている。

0018

積層体110は、複数のセラミック層の積層方向xに相対する第1主面101および第2主面102と、積層方向xに直交する幅方向yに相対する第1側面103および第2側面104と、積層方向xおよび幅方向yに直交する長さ方向zに相対する第1端面105および第2端面106とを有している。

0019

ここで、積層体110のセラミック層の積み重ね方向を積層方向xとして定義し、当該積層方向xと直交する方向のうち、積層セラミックコンデンサ100の第1外部電極120と第2外部電極130とを結ぶ方向を積層体110の長さ方向zとして定義し、上記積層方向xおよび上記長さ方向zのいずれにも直交する方向を積層体110の幅方向yとして定義し、以下の説明においては、これら用語を使用する。

0020

積層体110は、交互に積層された複数のセラミック層200および複数の内部電極にて構成されている。積層体110は、直方体形状を有している。複数のセラミック層200および複数の内部電極の積層方向xは、高さ方向に合致している。

0021

積層体110は、異なる層に交互に配置されている複数の第1内部電極211と複数の第2内部電極212とを含む。

0022

第1内部電極211は、積層方向xから見て、矩形状の第1対向部211aと、第1対向部211aから積層体110の第1端面105に引出された第1引出し部211bとを有している。第1引出し部211bの端面は第1端面105に露出している。

0023

第2内部電極212は、積層方向xから見て、矩形状の第2対向部212aと、第2対向部212aから積層体110の第2端面106に引出された第2引出し部212bとを有している。第2引出し部212bの端面は第2端面106に露出している。

0024

図2に示すように、第1内部電極211の第1対向部211aと第2内部電極212の第2対向部212aとは、セラミック層200を挟んで対向することにより静電容量が形成されている。

0025

セラミック層200は、たとえばBaTiO3、CaTiO3、SrTiO3、CaZrO3、PbTiO3又はPb(Zr、Ti)O3などを主成分とする誘電体セラミック材料にて形成されている。また、セラミック層200は、副成分として、Mn化合物Fe化合物Cr化合物Co化合物又はNi化合物などを含んでいてもよい。セラミック層200の厚みは0.5μm以上10μm以下であることが好ましい。

0026

なお、積層体110に、圧電体セラミックを用いた場合、積層セラミック電子部品は、セラミック圧電素子として機能する。圧電セラミック材料の具体例としては、たとえば、PZTチタン酸ジルコン酸鉛)系セラミック材料などが挙げられる。
また、積層体110に、半導体セラミックを用いた場合、積層セラミック電子部品は、サーミスタ素子として機能する。半導体セラミック材料の具体例としては、たとえば、スピネル系セラミック材料などが挙げられる。
また、積層体110に、磁性体セラミックを用いた場合、積層セラミック電子部品は、インダクタ素子として機能する。また、インダクタ素子として機能する場合は、内部電極は、コイル状の導体となる。磁性体セラミック材料の具体例としては、たとえば、フェライトセラミック材料などが挙げられる。

0027

第1内部電極211および第2内部電極212は、たとえば、Ni、Cu、Ag、Pd又はAuなどの金属や、これらの金属のうち少なくとも1種を含む合金(例えば、Ag−Pd合金)など、適宜の導電材料により構成することができる。第1内部電極211および第2内部電極212の各々の厚みは、0.2μm以上2.0μm以下であることが好ましい。

0028

第1外部電極120は、積層体110の第1端面105上に配置されて、端部が第1主面101および第2主面102および第1側面103および第2側面104に延在している。第1外部電極120は、第1内部電極211と電気的に接続されている。

0029

第2外部電極130は、積層体110の第2端面106上に配置されて、端部が第1主面101および第2主面102および第1側面103および第2側面104に延在している。第2外部電極130は、第2内部電極212と電気的に接続されている。第1外部電極120および第2外部電極130は、積層体110の長さ方向zにおいて互いに離隔している。

0030

第1外部電極120は、導電性金属およびガラス成分を含む第1下地電極層122と、第1下地電極層122を覆うように配置される有機ケイ素化合物を含む第1有機層140と、第1有機層140上に配置される第1めっき層123とを有している。同様に、第2外部電極130は、導電性金属およびガラス成分を含む第2下地電極層132と、第2下地電極層132を覆うように配置される有機ケイ素化合物を含む第2有機層150と、第2有機層150上に配置される第2めっき層133とを有している。

0031

第1下地電極層122は、積層体110の第1端面105上に配置されて、端部が第1主面101および第2主面102および第1側面103および第2側面104に延在して形成されている。

0032

第2下地電極層132は、積層体110の第2端面106上に配置されて、端部が第1主面101および第2主面102および第1側面103および第2側面104に延在して形成されている。

0033

第1下地電極層122および第2下地電極層132は、例えば、導電性金属とガラス成分とを含む導電性ペーストを塗布して焼き付けることにより形成される。なお、ガラス成分の代わりにセラミック層200と同種のセラミック材料を用いてもよい。第1下地電極層122および第2下地電極層132の導電性金属としては、例えば、Cu、Ni、Ag、Pd、Ag−Pd合金又はAuなどが用いられる。第1下地電極層122および第2下地電極層132のガラス成分としては、例えば、B、Si、Ba、Mg、Al又はLiなどを含むガラスが用いられる。

0034

第1下地電極層122および第2下地電極層132は、内部電極と同時焼成したものや、焼成後の積層体110の表面に導電性ペーストを塗布して焼き付けたものである。なお、内部電極と同時焼成する場合には、ガラスの代わりにセラミック層と同種のセラミック材料を用いることが好ましい。第1下地電極層122および第2下地電極層132のそれぞれの厚みは、最も厚い部分で10μm以上50μm以下であることが好ましい。

0035

第1めっき層123は、第1下地電極層122上に配置される第1有機層140を覆うように形成される。具体的には、第1めっき層123は、積層体110の第1端面105上に配置される第1有機層140上に配置され、そこから延長されて、積層体110の第1主面101、第2主面102、第1側面103および第2側面104上に配置される第1有機層140上にも至るように配置されることが好ましい。

0036

第2めっき層133は、第2下地電極層132上に配置される第2有機層150を覆うように形成される。具体的には、第2めっき層133は、積層体110の第2端面106上に配置される第2有機層150上に配置され、そこから延長されて、積層体110の第1主面101、第2主面102、第1側面103および第2側面104上に配置される第2有機層150上にも至るように配置されることが好ましい。

0037

第1めっき層123および第2めっき層133は、例えば、Cu、Ni、Ag、Pd、Ag−Pd合金、Au又はSnなどから選択される少なくとも1つにて形成されている。第1めっき層123は、複数層により形成されていてもよく、好ましくは、Niめっき層124とSnめっき層126との2層構造である。第2めっき層133は、複数層により形成されていてもよく、好ましくは、Niめっき層134とSnめっき層136との2層構造である。めっき層一層あたりの厚みは、1μm以上15μm以下であることが好ましい。

0038

第1めっき層123のNiめっき層124は、第1外部電極120の第1下地電極層122の表面を覆う第1有機層140を覆うように設けられる。これにより、第1有機層140や第1下地電極層122が、積層セラミックコンデンサ100を実装する際のはんだによって侵食されることを防止することができる。

0039

第2めっき層133のNiめっき層134は、第2外部電極130の第2下地電極層132の表面を覆う第2有機層150を覆うように設けられる。これにより、第2有機層150や第2下地電極層132が、積層セラミックコンデンサ100を実装する際のはんだによって侵食されることを防止することができる。

0040

また、第1外部電極120のNiめっき層124の上に、さらにSnめっき層126を形成することにより、第1外部電極120のはんだ濡れ性が向上する。同様に、第2外部電極130のNiめっき層134の上に、さらにSnめっき層136を形成することにより、第2外部電極130のはんだ濡れ性が向上する。その結果、積層セラミックコンデンサ100の実装が容易になる。

0041

第1有機層140は、第1下地電極層122を覆うように配置され、そこから延長されて、積層体110の表面を覆うように配置される。すなわち、第1有機層140は、第1下地電極層122の端部220を覆うように配置される。第1有機層140は、積層体110に接触する部分が、積層体110の第1端面105寄りの位置にあって、積層体110の表面を周回するように、第1主面101、第2主面102、第1側面103および第2側面104に配置されている。第1有機層140のうち、積層体110に接触する部分の一方の端部140aは、第1外部電極120の第1下地電極層122の端部220を覆うように接触している。第1有機層140のうち、積層体110に接触する部分は、第1下地電極層122の端部220から積層体110の少なくとも一部の表面にまで延在するように配置されて、その他方の端部140bは、第1めっき層123の端部230よりも第2端面106側に位置して露出している。さらに、第1外部電極120の第1めっき層123の端部230は、第1有機層140のうち、積層体110に接触する部分の一方の端部140aの表面に接触していることが好ましい。

0042

第2有機層150は、第2下地電極層132を覆うように配置され、そこから延長されて、積層体110の表面を覆うように配置される。すなわち、第2有機層150は、第2下地電極層132の端部320を覆うように配置される。第2有機層150は、積層体110に接触する部分が、積層体110の第2端面106寄りの位置にあって、積層体110の表面を周回するように、第1主面101、第2主面102、第1側面103および第2側面104に配置されている。第2有機層150のうち、積層体110に接触する部分の一方の端部150aは、第2外部電極130の第2下地電極層132の端部320を覆うように接触している。第2有機層150のうち、積層体110に接触する部分は、第2下地電極層132の端部320から積層体110の少なくとも一部の表面にまで延在するように配置されて、その他方の端部150bは、第2めっき層133の端部330よりも第1端面105側に位置して露出している。さらに、第2外部電極130の第2めっき層133の端部330は、第2有機層150のうち、積層体110に接触する部分の一方の端部150aの表面に接触していることが好ましい。

0043

以上の構成により、剥離のきっかけを設けることができ、応力が発生した際に下地電極層とめっき層との間を確実に剥離させることができる。

0044

第1端面105上に位置する第1下地電極層122上に配置される第1有機層140の被覆率Bと、第1主面101または第2主面102上に位置する第1下地電極層122上に配置される第1有機層140の被覆率Aおよび第1主面101または第2主面102上の積層体110上に位置する第1有機層140の被覆率Aとしたき、関係式A>Bが満たされる。
また、第2端面106上に位置する第2下地電極層132上に配置される第2有機層150の被覆率Bと、第1主面101または第2主面102上に位置する第2下地電極層132上に配置される第2有機層150の被覆率および第1主面101または第2主面102上の積層体110上に位置する第2有機層150の被覆率Aとしたとき、関係式A>Bが満たされる。

0045

なお、第1端面105上に位置する第1下地電極層122上に配置される第1有機層140の被覆率Bおよび第2端面106上に位置する第2下地電極層132上に配置される第2有機層150の被覆率Bを、単に、端面部の有機層の被覆率Bともいう。
また、第1主面101または第2主面102上に位置する第1下地電極層122上に配置される第1有機層140の被覆率Aおよび第1主面101または第2主面102上の積層体110上に位置する第1有機層140の被覆率Aおよび第1主面101または第2主面102上に位置する第2下地電極層132上に配置される第2有機層150の被覆率および第1主面101または第2主面102上の積層体110上に位置する第2有機層150の被覆率Aを、単に、主面部の有機層の被覆率Aともいう。

0046

以上の構成により、第1端面105上に位置する第1下地電極層122と第1めっき層123の密着力よりも、第1主面101または第2主面102上に位置する第1下地電極層122と第1めっき層123との密着力を弱くすることが可能となり、第2端面106上に位置する第2下地電極層132と第2めっき層133の密着力よりも、第1主面101または第2主面102上に位置する第2下地電極層132と第2めっき層133との密着力を弱くすることが可能となる。よって、積層セラミックコンデンサ100が基板に実装された状態において、仮に、熱衝撃等により基板に撓みが生じれば、この撓みに基づく応力によって第1外部電極120の第1下地電極層122と第1めっき層123との間を剥離させたり、第2外部電極130の第2下地電極層132と第2めっき層133との間を剥離させたりすることができる。そのため、前記応力が分散され、積層セラミックコンデンサ100のセラミック部や内部電極部にクラックや変形等が発生することを抑制することができる。ここで、クラックとは、外部電極端部を起点として、外層部から内部電極層部に向かって進展する亀裂と定義する。

0047

また、第1端面105上では、第1下地電極層122と第1めっき層123との密着力を確保することが可能となるため、第1外部電極120の密着力を確保することができ、第2端面106上では、第2下地電極層132と第2めっき層133との密着力を確保することが可能となるため、第2外部電極130の密着力を確保することが可能となり、第1外部電極120および第2外部電極130の接続信頼性を確保することができる。
その結果、積層セラミックコンデンサ100の信頼性を向上させることができる。

0048

また、主面部の有機層の被覆率Aは40%以上80%以下であることが好ましい。これにより、積層体110にクラックが発生することを抑制することができることに加えて、めっき不良や耐湿信頼性の不良を抑制することが可能となる。

0049

さらに、端面部の有機層の被覆率Bは、10%以上40%以下であることが好ましい。これにより、積層体110にクラックが発生することを抑制することができることに加えて、めっき不良や耐湿信頼性の不良、端面剥離を抑制することが可能となる。

0050

なお、第1主面101および第2主面102が基板の実装面に向くように実装されて使用される場合、少なくとも実装面に向く側の第1主面101および第2主面102上に第1有機層140および第2有機層150が設けられる場合には、実装時における積層セラミックコンデンサ100の方向選別が容易とすることができる。

0051

積層体110上に配置される部分の第1有機層140の厚みは、第1下地電極層122上に配置される部分の第1有機層140の厚みよりも厚いことが好ましい。これにより、第1下地電極層122と第1めっき層123とを確実に剥離させることができる。同様に、積層体110上に配置される部分の第2有機層150の厚みは、第2下地電極層132上に配置される部分の第2有機層150の厚みよりも厚いことが好ましい。これにより、第2下地電極層132と第2めっき層133とを確実に剥離させることができる。第1有機層140および第2有機層150のうち、積層体110の第1主面101および第2主面102上に配置される部分の厚みは、5nm以上100nm以下であることが好ましい。これにより、積層体110のクラックが効果的に抑制されるだけでなく、めっき不良や積層セラミックコンデンサ100の外れが抑制される。

0052

第1有機層140および第2有機層150は、有機ケイ素化合物を含む。有機ケイ素化合物としては、例えば、デシルトリメトキシシラン、n−プロピルトリメトキシシランオクチルトリエトキシシラン等が用いられる。特に、第1有機層140および第2有機層150として、多官能アルコキシシランSi−(CnH2n+1)3の構造を有し、かつ、N元素を含有する有機ケイ素化合物が用いられることが好ましい。これにより、信頼性などの不具合が生じることはなく、確実に付着させることができる。

0053

なお、第1有機層140および第2有機層150の被覆率は、TOFSIMS(Time−of−Flight Secondary Ion Mass Spectrometry:飛行時間型二次イオン質量分析法)で複数点測定することで算出できる。具体的には、積層体110の主面部および端面部において、各々150μm角となるように下地電極層に達するように切り溝を入れ、この部分のNiめっき層124又はNiめっき層134を剥がしてTOFSIMS(飛行時間型二次イオン質量分析法)を用いて、微小ビーム径(1μm)で第1有機層140または第2有機層150の存在の有無を解析する。これを100箇所おこない、第1有機層140および第2有機層150の被覆率を算出して求めることができる。また、TOFSIMS(飛行時間型二次イオン質量分析法)の測定条件は、以下の通りである。
・装置名:TOF.SIMS 5(ION−TOF社製)
・条件:1次イオン:Bi3++
加速電圧:25kV
・モード:アンバチングモード(BAモード)
イオン電流:0.07nA
測定エリア:50μm×50μm
ピクセル数:256×256pixel
検出イオン正イオン
中和電子銃使用

0054

図3に示すように、第1有機層140のうち、積層体110に接触した部分の長さ方向zにおける寸法d1(すなわち、第1下地電極層122の先端222から、第1有機層140の第2端面106側の先端142までの長さ方向zにおける寸法)は、5μm以上100μm以下であることが好ましい。なお、第2の有機層150の場合も同様である。これにより、半田付き性不良などの不具合が生じることなく、下地電極層とめっき層との間を確実に剥離させることができる。

0055

また、積層セラミックコンデンサ100の第1外部電極120と第2外部電極130との間には、有機層が存在していない部分がある。これにより、有機層付着による信頼性低下などの不具合抑制の効果を得ることができる。

0056

さらに、第1側面103または第2側面104上に位置する第1下地電極層122上に配置される第1有機層140の被覆率および第1側面103または第2側面104上に位置する積層体110上に配置される第1有機層140の被覆率においても、第1主面101または第2主面102上に位置する第1下地電極層122上に配置される第1有機層140の被覆率Aおよび第1主面101または第2主面102上の積層体110上に位置する第1有機層140の被覆率Aと同様な被覆率とすることが好ましい。
また、第1側面103または第2側面104上に位置する第2下地電極層132上に配置される第2有機層150の被覆率および第1側面103または第2側面104上に位置する積層体110上に配置される第2有機層150の被覆率においても、第1主面101または第2主面102上に位置する第2下地電極層132上に配置される第2有機層150の被覆率および第1主面101または第2主面102上の積層体110上に位置する第2有機層150の被覆率Aと同様な被覆率とすることが好ましい。
これにより、実装時における積層セラミックコンデンサ100の方向選別が不要となる。

0057

また、第1外部電極120の第1下地電極層122と積層体110との間の密着強度が、第1有機層140と第1外部電極120の第1めっき層123との間の密着強度より大きいことが好ましい。同様に、第2外部電極130の第2下地電極層132と積層体110との間の密着強度が、第2有機層150と第2外部電極130の第2めっき層133との間の密着強度より大きいことが好ましい。
また、積層体110と第1有機層140との間の密着強度が、第1有機層140と第1めっき層123との間の密着強度より大きいことが好ましい。同様に、積層体110と第2有機層150との間の密着強度が、第2有機層150と第2めっき層133と間の密着強度より大きいことが好ましい。
これにより、電子部品の実装状態において、仮に、熱衝撃等を原因として基板に撓みが生じた際において、この撓みに基づく応力により、下地電極層とめっき層との間を剥離させることができる。そのため、応力を分散することができ、電子部品のセラミック部分や内部電極部に亀裂や変形等が発生することを抑制することができる。
その結果、積層セラミックコンデンサ100の信頼性を向上させることができる。

0058

なお、積層体110、第1外部電極120および第2外部電極130を含む積層セラミックコンデンサ100の長さ方向zの寸法を寸法Lとし、積層体110、第1外部電極120および第2外部電極130を含む積層セラミックコンデンサ100の積層方向xの寸法を寸法Tとし、積層体110、第1外部電極120および第2外部電極130を含む積層セラミックコンデンサ100の幅方向yの寸法を寸法Wとする。

0059

この発明の一実施の形態に係る積層セラミックコンデンサ100は、第1端面105上に位置する第1下地電極層122上に配置される第1有機層140の被覆率Bと、第1主面101または第2主面102上に位置する第1下地電極層122上に配置される第1有機層140の被覆率Aおよび第1主面101または第2主面102上の積層体110上に位置する第1有機層140の被覆率Aとしたき、関係式A>Bが満たされ、第2端面106上に位置する第2下地電極層132上に配置される第2有機層150の被覆率Bと、第1主面101または第2主面102上に位置する第2下地電極層132上に配置される第2有機層150の被覆率および第1主面101または第2主面102上の積層体110上に位置する第2有機層150の被覆率Aとしたとき、関係式A>Bが満たされる。これにより、端面上における下地電極層とめっき層の密着力よりも、主面上に位置する下地電極層とめっき層との密着力を弱くすることが可能となる。したがって、仮に、熱衝撃等を原因として基板に撓みが生じた際において、この撓みに基づく応力が発生した際に、主面上においては下地電極層とめっき層との間で外部電極を剥離させることができる。そのため、応力を分散することができ、積層セラミックコンデンサ100のセラミック部分や内部電極部に亀裂や変形等が発生することを抑制することができる。
また、端面上では、下地電極層とめっき層との密着力を確保することが可能となるため、外部電極の密着力を確保することが可能となり、外部電極の接続信頼性を確保することができる。
なお、非常に大きな応力がかかった際には、端面上においても下地電極層とめっき層との間においても剥離を発生させることが可能となり、積層セラミックコンデンサのセラミック部分や内部電極部に亀裂や変形等が発生することを抑制することができる。

0060

また、この発明の一実施の形態に係る積層セラミックコンデンサ100は、第1側面103または第2側面104上に位置する第1下地電極層122上に配置される第1有機層140の被覆率および第1側面103または第2側面104上に位置する積層体110上に配置される第1有機層140の被覆率においても、第1主面101または第2主面102上に位置する第1下地電極層122上に配置される第1有機層140の被覆率Aおよび第1主面101または第2主面102上の積層体110上に位置する第1有機層140の被覆率Aと同様な被覆率とし、第1側面103または第2側面104上に位置する第2下地電極層132上に配置される第2有機層150の被覆率および第1側面103または第2側面104上に位置する積層体110上に配置される第2有機層150の被覆率においても、第1主面101または第2主面102上に位置する第2下地電極層132上に配置される第2有機層150の被覆率および第1主面101または第2主面102上の積層体110上に位置する第2有機層150の被覆率Aと同様な被覆率とすると、実装時における積層セラミックコンデンサ100の方向選別が不要となる。

0061

さらに、この発明の一実施の形態に係る積層セラミックコンデンサ100は、主面部の有機層の被覆率Aは、40%以上80%以下であり、端面部の有機層の被覆率Bは、10%以上40%以下であることが好ましい。これにより、積層体110にクラックが発生することを抑制することができることに加えて、メッキ不良や耐湿信頼性の不良を抑制することが可能となる。

0062

さらに、この発明の一実施の形態に係る積層セラミックコンデンサ100は、第1外部電極120の第1下地電極層122と積層体110との間の密着強度が、第1有機層140と第1外部電極120の第1めっき層123との間の密着強度より大きいことが好ましい。同様に、第2外部電極130の第2下地電極層132と積層体110との間の密着強度が、第2有機層150と第2外部電極130の第2めっき層133との間の密着強度より大きいことが好ましい。これにより、第1有機層140および第2有機層150と第1めっき層123および第2めっき層133との間で剥離させることができ、一方で、積層体と第1有機層140および第2の有機層150との間では密着を維持することができるため、水分等の浸入を確実に抑制することができる。よって、積層セラミックコンデンサ100の信頼性などの不具合がより一層抑制される。

0063

さらにまた、この発明の一実施の形態に係る積層セラミックコンデンサ100は、積層体110と第1有機層140と間の密着強度が、第1有機層140と第1めっき層123との間の密着強度より大きいことが好ましい。同様に、積層体110と第2有機層150との間の密着強度が、第2有機層150と第2めっき層133と間の密着強度より大きいことが好ましい。これにより、積層セラミックコンデンサ100が基板に実装された状態において、仮に、熱衝撃等により基板に撓みが生じれば、この撓みに基づく応力によって第1外部電極120の第1下地電極層122と第1めっき層123との間を剥離させたり、同様に、第2外部電極130の第2下地電極層132と第2めっき層133との間を剥離させたりすることをより一層合理的に行うことができる。そのため、前記応力がより一層分散され、積層セラミックコンデンサ100のセラミック部や内部電極部にクラックや変形等が発生することをより一層抑制することができる。その結果、積層セラミックコンデンサ100の信頼性をより一層向上させることができる。

0064

また、この発明の一実施の形態に係る積層セラミックコンデンサ100は、第1有機層140および第2有機層150として、多官能アルコキシシランSi−(CnH2n+1)3の構造を有し、かつ、N元素を含有する有機ケイ素化合物が用いられることが好ましい。これにより、積層体110や第1外部電極120の第1下地電極層122などの表面に確実に形成されるため、第1有機層140および第2有機層150の作用によって積層体110のクラックが効果的に抑制され、信頼性が向上する。

0065

(積層セラミック電子部品の実装構造)
次に、この発明の実施の形態に係る積層セラミック電子部品の実装構造について、図5に基づいて説明する。なお、ここでは図1に示す積層セラミックコンデンサ100を基板410に実装する場合を例にして説明する。図4は、この発明にかかる積層セラミック電子部品の実装構造の一例を示す断面図である。なお、図4に記載の積層セラミックコンデンサ100は、図1ないし図3に記載の積層セラミックコンデンサ100と同一の構造とされる。

0066

この発明にかかる積層セラミック電子部品の実装構造400は、積層セラミック電子部品としての積層セラミックコンデンサ100と、積層セラミックコンデンサ100を実装するための基板410とを備える。

0067

基板410は、基板410のコア材420の主面422上に第1信号電極432および第2信号電極434が貼り合わされた基板である。また、コア材420は単層であってもよいし、複数層で形成されていてもよい。複数層で形成される場合には、それぞれのコア材420の表面に第1信号電極432および第2信号電極が形成され、異なる層の信号電極(図示せず)とビア配線(図示せず)などにより電気的に接続され、配線が組まれていてもよい。

0068

コア材420は、たとえば、ガラス布クロス)とガラス不織布を混ぜ合わせた基材エポキシ樹脂ポリイミド樹脂含浸させた材料からなる基板や、セラミックスとガラスを混合したシートを焼き付けて製造するセラミックス基板からなる。コア材420の厚みは、特に限定されないが、200μm以上1600μm以下であることが好ましい。

0069

第1信号電極432および第2信号電極434は、基板410のコア材420の片面、もしくは両面に貼り付けられている。これら第1信号電極432および第2信号電極434に、積層セラミックコンデンサ100の外部電極が半田によって、実装される。第1信号電極432および第2信号電極434の材質は、特に限定されないが、たとえば、Cu、Ag、Pd、Ptなどの金属やその合金から形成されている。その中でもCuであることが好ましい。第1信号電極432および第2信号電極434の厚みは、15μm以上150μm以下であることが好ましい。

0070

積層セラミックコンデンサ100は、積層セラミックコンデンサ100の第1主面101、第2主面102または第1側面103、第2側面104が基板410におけるコア材420の主面422と対向した状態で、その第1外部電極120が基板410上の第1信号電極432に接触するように、かつその第2外部電極130が基板410上の第2信号電極434に接触するように配置される。そして、第1外部電極120と第1信号電極432とが、半田540によって電気的に接続された状態で接合される。同様に、第2外部電極130と第2信号電極434とが、半田440によって電気的に接続された状態で接合される。

0071

なお、積層セラミックコンデンサ100の第1主面101、第2主面102または第1側面103、第2側面104が基板410におけるコア材420の主面422と対向した状態で、積層セラミックコンデンサ100の第1外部電極120と第1信号電極432とが接続されており、積層セラミックコンデンサ100の第2外部電極130と第2信号電極434とが接続されており、そして、積層セラミックコンデンサ100の第1主面101、第2主面102または第1側面103、第2側面104上に位置する第1下地電極層122と、第1有機層140との間、且つ積層セラミックコンデンサ100の第1主面101、第2主面102または第1側面103、第2側面104上に位置する第2下地電極層132と、第2有機層150との間に空隙が設けられている状態で実装されていてもよい。

0072

半田440は、特に限定されることなく、公知の半田を用いることができる。

0073

以上の構成により、図5に示す積層セラミック電子部品の実装構造400では、基板410の応力をより逃がしやすくすることができる。

0074

(製造方法)
次に、本発明の一実施の形態に係る積層セラミックコンデンサ100の製造方法について説明する。

0075

まず、第1内部電極211および第2内部電極212を有する積層体110が準備される。具体的には、セラミック粉末を含むセラミックペーストが、例えばスクリーン印刷法などによりシート状に塗布され、乾燥させることにより、マザーセラミックグリーンシートが作製される。

0076

次に、マザーセラミックグリーンシート上に、例えば、スクリーン印刷などにより所定のパターンで内部電極形成用導電性ペースト印刷され、第1内部電極211の内部電極形成用導電パターンが形成される。同様に、別のマザーセラミックグリーンシート上に、例えば、スクリーン印刷などにより所定のパターンで内部電極形成用導電性ペーストが印刷され、第2内部電極212の内部電極形成用導電パターンが形成される。

0077

こうして、第1内部電極211の内部電極形成用導電パターンが形成されたマザーセラミックグリーンシートと、第2内部電極212の内部電極形成用導電パターンが形成されたマザーセラミックグリーンシートと、内部電極形成用導電パターンが形成されていないマザーセラミックグリーンシートとが用意される。なお、セラミックペーストや、内部電極形成用導電性ペーストには、例えば周知のバインダー溶媒が含まれていてもよい。

0078

次に、マザー積層体が作製される。マザー積層体は、下記のように作製される。内部電極形成用導電パターンが印刷されていない外層用マザーセラミックグリーンシートが所定枚数積層され、その上に第1内部電極211の内部電極形成用導電パターンが印刷されたマザーセラミックグリーンシートと第2内部電極212の内部電極形成用導電パターンが印刷されたマザーセラミックグリーンシートとが交互に順次積層される。さらにその上に、内部電極形成用導電パターンが印刷されていない外層用マザーセラミックグリーンシートが所定枚数積層され、マザー積層体が作製される。マザー積層体は、必要に応じて、静水圧プレスなどの手段により積層方向にプレスされてもよい。

0079

次に、マザー積層体が所定の位置でカットされ、所定サイズの生の積層体110が複数個切り出される。このとき、バレル研磨などによって生の積層体110の角部や稜線部に丸みがつけられてもよい。

0080

次に、生の積層体110が焼成されることにより、第1内部電極211および第2内部電極212が内部に配設され、かつ、第1内部電極211の第1引出し部211bが第1端面105に露出し、第2内部電極212の第2引出し部212bが第2端面106に露出した積層体110が得られる。焼成温度は、セラミック材料および導電材料の種類に応じて適宜設定され、たとえば、900℃以上1300℃以下の範囲内で設定される。

0081

次に、焼成後の積層体110の両端部に外部電極の下地電極層が形成される。焼成後の積層体110の両端部に外部電極用導電性ペーストが塗布され、焼き付けられて、第1外部電極120の第1下地電極層122と第2外部電極130の第2下地電極層132とが形成される。焼き付け温度は、700℃以上900℃以下であることが好ましい。

0082

次に、第1有機層140および第2有機層150が形成される。第1有機層140および第2有機層150は、下記の有機層を形成する工程により作製される。

0083

第1外部電極120の第1下地電極層122、第2外部電極130の第2下地電極層132および積層体110の所定の表面を覆うように、有機処理液が塗布されて、第1有機層140および第2有機層150が形成される。第1有機層140および第2有機層150が形成される工程は、2工程に分けて有機処理液が塗布される。第1有機層140および第2有機層150の被覆率は、有機処理液の塗布回数と有機処理液の濃度によってコントロールすることができる。

0084

まず、チップの端面が露出しないように保持可能なマスクにチップを詰め込み、有機処理液を塗布または浸漬し乾燥させ、その後、熱処理を行う。これにより第1端面105および第2端面106以外に有機層を塗布する。
次に、マスクからチップを取り外し、2工程目の有機処理液を塗布する処理を行う。2工程目も1工程目と同様に、有機処理液を塗布または浸漬し、有機層を形成する。1工程目の有機処理液と2工程目の有機処理液は濃度の異なる有機処理液を用い、2工程目では端面も濡れ上がるように塗布する。
以上の方法により、1工程目に端面部以外に有機層が形成され、2工程目に端面部と側面部とに有機層が付与される。端面部は、2工程目においてのみ有機層が形成されないため、端面上と主面や側面上での有機層の被覆率を変化させることができる。これにより、本願の特徴である端面部よりも主面部(側面に有機層を設ける場合には側面部も)の有機層の被覆率を大きい構成を実現することが可能となる。この結果、クラックの起点となる外部電極端部に十分に有機層を形成することが可能となり、積層セラミックコンデンサ100のクラック抑制の効果をより顕著なものとすることができる。なお、1工程目、2工程目ともに、繰り返して塗布することが好ましい。これにより、主面部の有機層の被覆率Aおよび端面部の有機層の被覆率Bのコントロールが容易となる。

0085

なお、有機処理液として、多官能アルコキシシランSi−(CnH2n+1)3の有機処理液を使用する。また、1工程目の有機処理液と2工程目の有機処理液とは、ともに有機ケイ素化合物であることが好ましい。

0086

また、1工程目の有機処理液による加工条件は、アルコール溶媒に有機処理液を0.01重量%以上3.0重量%以下に希釈し、試料を浸漬後、取り出して100℃以上200℃以下の温度で乾燥させる。
さらに、2回目以降の有機処理液による加工条件は、アルコール溶媒に有機処理液を0.01重量%以上3.0重量%以下に希釈し、試料を浸漬後、取り出して100℃以上200℃以下の温度で乾燥させる。

0087

なお、形成された第1有機層140の一部および第2有機層150の一部は、必要に応じて除去してもよい。

0088

次に、積層体110の両端部の外部電極のめっき層が形成される。第1外部電極120の第1めっき層123は、第1外部電極120の第1下地電極層122の表面を殆んど覆い、かつ、第1めっき層123の端部230の端面は、第1有機層140の一方の端部140aの表面を覆うように形成される。同様に、第2外部電極130の第2めっき層133は、第2外部電極130の第2下地電極層132の表面を殆んど覆い、かつ、第2めっき層133の端部330の端面は、第2有機層150の一方の端部150aの表面を覆うように形成される。

0089

以上の方法によって、積層体110のセラミック部や内部電極部にクラックや変形等が発生することを抑制することができ、性能や信頼性を向上させることができる積層セラミックコンデンサ100を容易に製造できる。

0090

実験例)
以下、この発明の効果を確認するために発明者らが行った実験例について説明する。実験例1では、前記一実施の形態の製造方法によって、試料番号2ないし試料番号25の試料である積層セラミックコンデンサが作製され、積層セラミックコンデンサのクラックの発生率、めっき不良の発生率、信頼性(耐湿負荷)および端面剥離について確認した。

0091

(1)実験例における試料の作製条件
積層セラミックコンデンサの仕様は以下の通りである。
・サイズ:長さLが1.0mm、幅Wが0.5mm、高さHが0.5mm
・セラミック材料:BaTiO3
・容量:10nF
定格電圧:16V

0092

第1外部電極120および第2外部電極130の仕様は以下の通りである。
・下地電極層材料:導電性金属(Cu)とガラス成分を含む材料
・下地電極層の厚み:端面中央部で30μm
・主面部の有機層:端面上に形成される有機層:トリス−(トリメトキシシルプロピルイソシアヌートからなる多官能アルコキシシランSi−(CnH2n+1)3
・主面部の有機層の被覆率A:20%、40%、60%、80%、100%の5種類(表1ないし表4を参照)なお、この被覆率のコントロールは、有機層を形成する工程を繰り返すことで調整した。
・端面部の有機層:側面上に形成される有機層:トリス−(トリメトキシシルプロピル)イソシアヌートからなる多官能アルコキシシランSi−(CnH2n+1)3
・端面部の有機層の被覆率B:5%、10%、20%、40%、60%、80%、90%、100%の8種類(表1ないし表4を参照)なお、この被覆率のコントロールは、有機層を形成する工程を繰り返すことで調整した。
・めっき層:Niめっき層(3μm)+Snめっき層(3μm)の2層

0093

なお、主面部の有機層の被覆率Aと端面部の有機層の被覆率Bとの関係がA<Bとする実験も行った。この場合、有機層を形成する工程における1工程目に端面のみ露出できるマスクを使用して有機処理液の塗布を行い、2工程目は、マスクを使用せず有機処理液の塗布行うことで、主面部の有機層の被覆率Aと端面部の有機層Bとの関係がA<Bとなる試料を作製した。

0094

また、従来品として、有機処理液を塗布せず、有機層が形成されない試料を作製した(試料番号1の試料)。なお、有機層を形成していないこと以外は、その他の試料番号の試料と同じ構造である。

0095

試験方法は以下の通りである。
LFソルダーペーストが1.6mm厚みのJEITAランドFR4基板に厚さ150μmで塗布された後、積層セラミックコンデンサ100が載置され、240℃のリフロー炉を5回通すことにより、積層セラミックコンデンサ100が実装された。なお、比較のため、有機処理液を塗布せず、有機層が形成されていない積層セラミックコンデンサについても同様の実装が行われた。実装した積層セラミックコンデンサは種類毎に100個である。
実装後の積層セラミックコンデンサが240℃のホットプレートに載せられてLFソルダーペーストが溶かされ、積層セラミックコンデンサが基板から取り外された。そして、実装面と直交する方向から研磨を行い、クラック発生の有無、端面剥離を確認した。

0096

(2)特性評価の方法
(a)有機層の被覆率の測定方法
第1有機層140および第2有機層150の被覆率の測定方法は、TOFSIMS(飛行時間型二次イオン質量分析法)で複数点測定することで求めた。チップ側面部および端面部の中央部に各々150μm各程度の切り溝を入れ、この部分の第1めっき層123又は第2めっき層133を剥がしてTOFSIMS(飛行時間型二次イオン質量分析法)を用いて、微小ビーム径(1μm)で第1有機層140および第2有機層150の存在の有無を解析した。これを100箇所行い、第1有機層140および第2有機層150の被覆率を算出して求めた。
また、TOFSIMS(飛行時間型二次イオン質量分析法)の測定条件は、以下のとおりである。
・装置名:TOF.SIMS 5(ION−TOF社製)
・条件:1次イオン:Bi3++
・加速電圧:25kV
・モード:アンバンチングモード(BAモード)
・イオン電流:0.07nA
・測定エリア:50μm×50μm
・ピクセル数:256×256pixel
・検出イオン:正イオン
・中和:電子銃使用

0097

(b)クラック発生の確認方法
クラックは、外部電極端部を起点として、外層部から内部電極層部に向かって進展する亀裂であると定義した。クラックの確認方法は、基板実装面と直行する方向(第1または第2側面)からチップ中央部(1/2Wの位置)まで断面研磨を行い、その後、断面においてSEM電子顕微鏡)を用いて外部電極端部に着目して観察した。

0098

(c)めっき不良の確認方法
めっき不良は、多回リフロー試験後で、ツームストーン状となったもの、ヒートサイクル試験で、半田実装した基板から外れ、実装基板上で導通が得られなくなったものをめっき不良とした。

0099

(d)信頼性試験の方法
信頼性(耐湿負荷)の確認方法は、まず、上記したように、LFソルダーペーストを1.6mm厚みのJEITAランドFR4基板に厚さ150μmで塗布した後、積層セラミックコンデンサ100を載置し、240℃のリフロー炉を5回通すことにより、積層セラミックコンデンサ100を実装した。その後、耐湿負荷試験を行った。試験条件は、85℃、85%RHの環境下で16Vの負荷を加え、2000時間経過後、容量を測定し、10%以上変動しているものを不良と判定した。

0100

(e)端面剥離の確認方法
基板実装面と直交する方向(第1または第2側面)からチップ中央(1/2Wの位置)まで断面研磨を行い、その後、断面においてSEM(電子顕微鏡)にて端部に着目して観察した。下地電極層とめっき層との間で剥離が確認された試料を端面剥離ありとした。

0101

(実験結果)
実験結果が表1ないし表4に示される。表1は、端面部の有機層の被覆率Bを10%に固定した上で、主面部の有機層の被覆率Aを20%から100%の間で変化させた結果を示し、表2は、端面部の有機層の被覆率Bを20%に固定した上で、主面部の有機層の被覆率Aを20%から100%の間で変化させた結果を示し、表3は、有機層の被覆率Bを30%に固定した上で、主面部の有機層の被覆率Aの被覆率を20%から100%の間で変化させた結果を示し、そして、表4は、主面部の有機層の被覆率Aを60%に固定した上で、端面部の有機層の被覆率Bを5%から100%の間で変化させた結果を示す。なお、各表中の*印を付した試料番号の試料は、本発明の範囲外である。

0102

0103

0104

0105

0106

表1に示すように、従来品である試料番号1の試料は、クラック発生率が88%で発生したことが確認され、信頼性試験により30%の試料で不良と判定された。

0107

一方、表1によれば、主面部の有機層の被覆率Aが端面部の有機層の被覆率Bより大きい範囲である主面部の有機層の被覆率Aが20%以上の場合(すなわち、試料番号2ないし試料番号7の試料)は、従来品である試料番号1の試料に比べて、クラックの発生率、メッキ不良の発生率、信頼性試験の結果、および端面剥離の確認結果がいずれも良好であった。ただし、主面部の有機層の被覆率Aが90%以上の場合(すなわち、試料番号6および試料番号7の場合)、メッキ不良が発生した。さらに、主面部の有機層の被覆率Aが40%以上80%以下の場合(すなわち、試料番号3ないし試料番号5の試料)は、クラックの発生率、メッキ不良の発生率、信頼性試験の結果、および端面剥離の確認結果は、いずれも発生せず、良好であった。

0108

また、表2によれば、主面部の有機層の被覆率Aが端面部の有機層の被覆率Bより大きい範囲である主面部の有機層の被覆率Aが40%以上の場合(すなわち、試料番号9ないし試料番号13の試料)は、従来品である試料番号1の試料に比べて、クラックの発生率、メッキ不良の発生率、信頼性試験の結果、および端面剥離の確認結果がいずれも良好であった。ただし、主面部の有機層の被覆率Aが90%以上の場合(即ち、試料番号12および試料番号13の試料)、メッキ不良が発生した。さらに、主面部の有機層の被覆率Aが40%以上80%以下の場合(すなわち、試料番号9ないし試料番号11の試料)は、クラックの発生率、メッキ不良の発生率、信頼性試験の結果、および端面剥離の確認結果は、いずれも発生せず、良好であった。
また、端面部の有機層の被膜率Bが20%の場合(すなわち、被覆率B=被覆率Aの場合)では、端面剥離が発生した。

0109

さらに、表3によれば、主面部の有機層の被覆率Aが端面部の有機層の被覆率Bより大きい範囲である主面部の有機層の被覆率Aが40%以上の場合(すなわち、試料番号15ないし試料番号19の試料)は、従来品である試料番号1の試料に比べて、クラックの発生率、メッキ不良の発生率、信頼性試験の結果、および端面剥離の確認結果がいずれも良好であった。ただし、主面部の有機層の被覆率Aが90%以上の場合(すなわち、試料番号18および試料番号19の試料)、メッキ不良が発生した。さらに、主面部の有機層の被覆率Aが60%以上80%以下の場合(すなわち、試料番号16および試料番号17の試料)は、クラックの発生率、メッキ不良の発生率、信頼性試験の結果、および端面剥離の確認結果は、いずれも発生せず、良好であった。なお、有機層の被覆率Aが40%の場合(すなわち、試料番号15の試料)は、端面剥離の試料が5%発生したが、実装する際や製造における歩留まり上、特に問題はない。
また、有機層の被膜率Bが20%の場合(すなわち、被覆率B>被覆率Aの場合)では、端面剥離が発生した。

0110

また、表4によれば、主面部の有機層の被覆率Aが端面部の有機層の被覆率Bより大きい範囲である端面部の有機層の被覆率Bが5%以上40%以下の場合(すなわち、試料番号4、試料番号10、試料番号20および試料番号21の試料)は、従来品である試料番号1の試料に比べて、クラックの発生率、メッキ不良の発生率、信頼性試験の結果、および端面剥離の確認結果がいずれも良好であった。さらに、端面部の有機層の被覆率Bが10%以上40%以下の場合(試料番号4、試料番号10および試料番号21の試料)は、クラックの発生率、メッキ不良の発生率、信頼性試験の結果、および端面剥離の確認結果は、いずれも発生せず、良好であった。
また、被覆率B≧被覆率Aである端面部の有機層の被膜率Bが60%以上の場合(すなわち、試料番号22ないし試料番号25の試料)では、端面剥離が発生した。

0111

なお、クラックはいずれも外部電極e寸端部を起点として積層体に約45度の角度でチップ側面側に向かって伸びていた。また、クラックの確認されなかった有機層処理品について、SEMにて詳しく調べてところ、外部電極とNiメッキ間で軽微に剥離していることが確認された。

0112

以上の結果から、積層セラミックコンデンサについて、導電性金属を含む下地電極層とめっき層との間、および積層体の表面上を覆うように有機層を設け、端面上に位置する下地電極層上に配置される有機層(端面部の有機層)の被覆率Bと、主面上に位置する下地電極層上に配置される有機層の被覆率および主面上の積層体上に位置する有機層(主面部の有機層)の被覆率Aの関係は、A>Bであると、端面上における下地電極層とめっき層の密着力よりも、主面上に位置する下地電極層とめっき層との密着力を弱くすることが可能となることが明らかとなた。
よって、仮に、熱衝撃等を原因として基板に対して撓みが生じた際において、この撓みに基づく応力が発生した際において、主面上においては下地電極層とめっき層との間で外部電極を剥離させることができる。そのため、応力を分散することができ、積層セラミックコンデンサのセラミック部分や内部電極部に亀裂や変形等が発生することを抑制することができる。また、端面上では下地電極層とめっき層との密着力を確保することが可能となるため、外部電極の密着力を確保することが可能となり、外部電極の接続信頼性を確保することができる。

0113

また、主面部の有機層の被覆率Aが40%以上80%以下であると、積層体にクラックが発生することを抑制することができるだけでなく、めっき不良や信頼性試験による不良の発生を抑制しるうことが明らかとなった。
さらに、端面部の有機層の被覆率Bが10%以上40%以下であると、積層体にクラックが発生することを抑制することができるだけでなく、めっき不良や信頼性試験による不良の発生を抑制しうることが明らかとなった。

0114

さらに、主面部の有機層の被覆率Aあるいは端面部の有機層の被覆率Bが高くなると、めっきが付きにくくなり、めっき不良が発生しやすくなることが明らかとなった。

0115

なお、以上のように、本発明の実施の形態は、前記記載で開示されているが、本発明は、これに限定されるものではない。
すなわち、本発明の技術的思想及び目的の範囲から逸脱することなく、以上説明した実施の形態に対し、機序、形状、材質、数量、位置又は配置等に関して、様々の変更を加えることができるものであり、それらは、本発明に含まれるものである。

0116

たとえば、一実施の形態の場合において、積層セラミックコンデンサ100の第1外部電極120と第2外部電極130との間には、有機層が存在していない部分がある。しかし、図5に示すように、第1有機層140の他方の端部140bが積層体110の中央部まで延在し、かつ、第2有機層150の他方の端部150bが積層体110の中央部まで延在して、両者が中央部で接し、第1外部電極120と第2外部電極130との間の積層体110の露出面全体に有機層が配置されるように構成されていてもよい。
これにより、剥離のきっかけを設けることができ、応力が発生した際に確実に下地電極層とめっき層との間を確実に剥離させることができる。

0117

100、100A積層セラミックコンデンサ
101 第1主面
102 第2主面
103 第1側面
104 第2側面
105 第1端面
106 第2端面
110積層体
120 第1外部電極
130 第2外部電極
122 第1下地電極層
123 第1めっき層
124,134Niめっき層
126,136Snめっき層
132 第2下地電極層
133 第2めっき層
140 第1有機層
142 第1有機層の延長端
150 第2有機層
200セラミック層
211 第1内部電極
211a 第1対向部
211b 第1引出し部
212 第2内部電極
212a 第2対向部
212b 第2引出し部
220 第1下地電極層の端部
222 第1下地電極層の先端
230 第1めっき層の端部
320 第2下地電極層の端部
330 第2めっき層の端部
400積層セラミック電子部品の実装構造
410基板
420コア材
422 主面
432 第1信号電極
434 第2信号電極
440半田
x 積層方向
y幅方向
z 長さ方向

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ