図面 (/)

技術 開閉制御素子に対する通電制御回路ユニット、及びこれを備えた車載電子制御装置

出願人 三菱電機株式会社
発明者 西田充孝
出願日 2018年11月20日 (2年3ヶ月経過) 出願番号 2018-217043
公開日 2020年6月4日 (8ヶ月経過) 公開番号 2020-088964
状態 特許登録済
技術分野 DC‐DCコンバータ 燃料噴射装置 電子的スイッチ1
主要キーワード 移行電流 増減特性 代替ユニット 電流制御ユニット 遅延停止 断続印加 静摩擦抵抗 正帰還抵抗
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2020年6月4日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (13)

課題

誘導性負荷励磁電流断続制御する開閉素子開閉制御効率を向上し、その発熱を抑制する。

解決手段

開閉制御素子145は高速動作の第一の開閉素子145aと高導電性の第二の開閉素子145bを並列接続し、駆動信号電圧GT0が発生すると、まず第一ゲート電圧GT1が発生し、第二閉路遅5延時間Tonをおいて第二ゲート電圧GT2が発生するとともに、駆動信号電圧GT0が停止すると、まず第二ゲート電圧GT2が停止し、第一開路遅延時間Toffをおいて第一ゲート電圧GT1が停止する時差制御回路140Aを備え、第一の開閉素子145aは開閉過渡損失分担し、第二の開閉素子145bは閉路通電損失を分担する。

概要

背景

例えば、内燃機関燃料噴射用電磁弁高速駆動するために、車載バッテリから昇圧された高電圧電磁弁駆動用電磁コイルに瞬時給電し、その後は車載バッテリの電圧によって所定期間の開弁保持制御を行なう動作を繰り返すようにした車載エンジン制御装置などにおいて、電気負荷高電圧駆動するために必要とされる高圧電圧を得るためには、誘導素子励磁電流開閉制御素子によって高頻度断続制御して、この励磁電流を遮断したときの誘導電圧によって充電される高圧コンデンサを備えている。
燃料噴射制御の場合であれば、この高圧コンデンサはDC12V系の車載バッテリから昇圧充電され、初期充電によって例えばDC75Vに充電された後は、1回の燃料噴射を行う都度にDC70Vまで減少し、数十回以上の断続動作によって再びDC75Vに回復するようになっている。
従って、誘導素子の開閉制御素子は、例えば数10μsecの周期で、10A前後の大電流断続する必要があり、その消費電力を低減して温度上昇を抑制することが肝要である。
なお、この開閉制御素子に発生する消費電力は2種類に分類され、その一つは、素子内における閉路時の内部抵抗による閉路通電損失であり、他の一つは高電圧が印加されている状態における励磁電流の断続動作に伴う開閉過渡損失である。

なお、この開閉過渡損失は、後述のとおり開閉素子自体のもつ特性である電流増減率スルーレート)に反比例しているので、電流増減率の大きな開閉素子を用いることは開閉過渡損失の抑制のために有効な手段ではあるが、電流増減率の大きな開閉素子は一般には閉路抵抗が大きくなって閉路通電損失が大きくなる問題点がある。
また、誘導素子が発生する誘導エネルギーはその励磁電流の二乗に比例するので、一定期間内に高圧コンデンサの充電電圧を回復するために誘導素子の励磁電流を大きくすることは極めて有益であるが、これに伴って開閉制御素子の閉路通電損失が増加する。一方、開閉制御素子の開閉過渡損失は励磁電流に比例して増加するけれども、励磁電流を増加すれば開閉制御素子の開閉頻度を抑制することができることになる。
しかし、同じ励磁電流で開閉制御素子の開閉頻度を高めると、短時間に高圧コンデンサの充電電圧を回復することができるが、これに伴って開閉制御素子の開閉過渡損失の発生頻度が高くなる。
従って、この合計損失を最小化するための励磁電流の値と開閉頻度は、適用する開閉制御素子の閉路時の内部抵抗と開閉過渡期間における電流増減率を案して決定されなければならない。

例えば、下記の特許文献1「並列トランジスタスイッチング損失強制分担させるための装置及び方法」によれば、負荷(本願でいう昇圧用の誘導素子に相当)に給電するために並列接続されたトランジスタは、一方が先行閉路して遅延開路することによって開閉過渡損失を負担し、他方は遅延閉路して先行開路することによって開閉過渡損失の負担を免れ、その分担を交互に交替して機会均等に開閉過渡損失を分担しようとするものである。
しかし、トランジスタの電流増減率に差異があると、分担する開閉過渡損失は異なったものとなる一方で、両方が閉路している期間においては、同時期に閉路通電損失を分担するようになっているので、閉路抵抗のばらつきによる差異によって閉路通電損失を均等に分担することはできないようになっている。
但し、この特許文献1はトランジスタのPWM制御によって、負荷に可変の一定電圧を供給するためのものであって、トランジスタの開路時には転流ダイオードによってサージ電圧が発生しないようになっているとともに、時差制御を行う交互セレクタについては具体的には記載されていない。

概要

誘導性負荷の励磁電流を断続制御する開閉素子の開閉制御効率を向上し、その発熱を抑制する。開閉制御素子145は高速動作の第一の開閉素子145aと高導電性の第二の開閉素子145bを並列接続し、駆動信号電圧GT0が発生すると、まず第一ゲート電圧GT1が発生し、第二閉路遅5延時間Tonをおいて第二ゲート電圧GT2が発生するとともに、駆動信号電圧GT0が停止すると、まず第二ゲート電圧GT2が停止し、第一開路遅延時間Toffをおいて第一ゲート電圧GT1が停止する時差制御回路140Aを備え、第一の開閉素子145aは開閉過渡損失を分担し、第二の開閉素子145bは閉路通電損失を分担する。

目的

本願は、誘導素子を開閉制御素子によって断続通電して高圧コンデンサを充電する昇圧回路ユニット、或いは誘導性の励磁電流を高頻度に断続制御して、その通電デューティを変更することによって可変又は一定の励磁電流を得るようにした電流制御ユニットを含む車載電子制御装置などに適用されて、装置の省電力と小型化を図ることができる開閉制御素子に対する通電制御回路ユニットを提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

直流電源から給電される誘導性負荷直列接続されて、駆動信号電圧論理レベル応動して閉路動作開路動作を行う開閉制御素子に対する通電制御回路ユニットであって、前記開閉制御素子は、第一の開閉素子及び第二の開閉素子の並列回路によって構成されていて、一方の開閉素子である前記第一の開閉素子は、他方の開閉素子である前記第二の開閉素子に比べてスルーレートが大きな電流増減率を有するとともに、前記他方の開閉素子は前記一方の開閉素子に比べて内部抵抗が小さい高導電率を有しており、前記駆動信号電圧は、時差制御回路によって第一ゲート電圧と第二ゲート電圧に分配され、前記第一の開閉素子は前記第一ゲート電圧の論理レベルに応動して閉路動作と開路動作を行い、前記第二の開閉素子は前記第二ゲート電圧の論理レベルに応動して閉路動作と開路動作を行うように構成されていて、前記時差制御回路は、前記駆動信号電圧が発生すると、まず前記第一の開閉素子を閉路するための第一ゲート電圧を発生し、続いて予め定められた第二閉路遅延時間を置いて前記第二の開閉素子を閉路するための第二ゲート電圧を発生する第二時差設定部を備え、前記時差制御回路は更に、前記駆動信号電圧が停止すると、まず前記第二ゲート電圧を停止し、続いて予め定められた第一開路遅延時間を置いて前記第一ゲート電圧を停止する第一時差設定部を備えている開閉制御素子に対する通電制御回路ユニット。

請求項2

前記第一の開閉素子と前記第二の開閉素子、及び前記第二の開閉素子と並列接続されることがある並列開閉素子は、いずれも電界効果型トランジスタであって、それぞれにゲート端子ソース端子との間に内部寄生コンデンサを有するとともに、前記並列開閉素子は、前記第二の開閉素子と同様に、前記第一の開閉素子に比べて内部抵抗が小さい高導電率を有しているとともに、前記内部抵抗は共に正の温度係数を有しており、前記並列開閉素子と前記第二の開閉素子とは、共通の前記第二ゲート電圧によって断続制御される請求項1に記載の開閉制御素子に対する通電制御回路ユニット。

請求項3

前記第一の開閉素子の開閉動作時における電流増減率は、前記第二の開閉素子及び前記並列開閉素子の電流増減率に対して4倍以上の高速動作を行うものであるとともに、前記第二の開閉素子及び前記並列開閉素子の閉路動作時における内部抵抗は、前記第一の開閉素子の内部抵抗に対して1/4以下の低抵抗となっている請求項2に記載の開閉制御素子に対する通電制御回路ユニット。

請求項4

前記時差制御回路は、前記第一時差設定部となる第一時差設定回路と、前記第二時差設定部となる第二時差設定回路を備え、前記第一時差設定回路は、前記駆動信号電圧によって第一急速閉路用ダイオードと低抵抗の充電抵抗を介して急速充電される第一時差設定コンデンサと、前記第一時差設定コンデンサの充電電荷を緩速放電する高抵抗の第一遅延開路抵抗によって構成され、前記第一時差設定回路は、前記駆動信号電圧の論理レベルがハイレベルとなったときに、前記第一急速閉路用ダイオードと前記充電抵抗を介して前記第一時差設定コンデンサが急速充電される一方で、前記第一急速閉路用ダイオードと低抵抗の第一急速閉路用抵抗と、比較器である波形整形素子を介し前記第一の開閉素子の前記内部寄生コンデンサを急速充電する前記第一ゲート電圧を発生して、前記第一の開閉素子が急速閉路駆動され、前記第一時差設定回路はまた、前記駆動信号電圧の論理レベルがローレベルとなったときに、前記第一時差設定コンデンサの充電電荷が前記第一遅延開路抵抗を介して緩速放電し、その残留電圧が前記波形整形素子の負側入力端子に接続された比較基準電圧未満になると、前記波形整形素子の比較出力によって前記第一ゲート電圧を急速減衰させて前記第一の開閉素子が急速開路される請求項2又は請求項3に記載の開閉制御素子に対する通電制御回路ユニット。

請求項5

前記第一の開閉素子のゲート端子には、平滑コンデンサが接続され、この平滑コンデンサと前記波形整形素子の出力端子との間には平滑抵抗が接続されてフィルタ回路を構成し、前記フィルタ回路を付加したことに伴って低下する前記第一の開閉素子の電流増減率の値は、前記第二の開閉素子及び前記並列開閉素子の側の電流増減率よりも大きな値となっている請求項4に記載の開閉制御素子に対する通電制御回路ユニット。

請求項6

前記第二時差設定回路は、前記内部寄生コンデンサと前記第二の開閉素子のゲート端子に接続された第二時差設定コンデンサとの一部又は全部と、前記内部寄生コンデンサ、前記第二時差設定コンデンサを緩速充電する第二遅延閉路抵抗とを備え、前記第二時差設定回路は、前記駆動信号電圧の論理レベルがハイレベルとなったときに、前記第二遅延閉路抵抗を介して前記内部寄生コンデンサと前記第二時差設定コンデンサが充電されることによって前記第二ゲート電圧が遅れて上昇して、前記第二の開閉素子又は前記第二の開閉素子と前記並列開閉素子が遅延閉路駆動され、前記第二時差設定回路はまた、前記駆動信号電圧の論理レベルがローレベルとなったときに、第二急速開路用ダイオードと低抵抗の第二急速開路用抵抗を介して、前記内部寄生コンデンサと前記第二時差設定コンデンサの充電電荷を急速放電して、前記第二ゲート電圧を急速低下させることによって、前記第二の開閉素子又は前記第二の開閉素子と前記並列開閉素子が急速開路される請求項4又は請求項5に記載の開閉制御素子に対する通電制御回路ユニット。

請求項7

前記時差制御回路は、前記第一時差設定部となる第一時差設定回路と、前記第二時差設定部となる第二時差設定回路を備え、前記第一の開閉素子は、そのソース端子に直列接続された切換電流検出抵抗又はカレントミラー端子に接続された切換電流検出抵抗の上流電位である第一電流検出電圧を発生し、前記第一時差設定回路は、第一電流比較回路と中間論理積素子一時記憶回路論理和素子とによって構成され、前記第一電流比較回路は、前記駆動信号電圧の動作中において前記第一電流検出電圧の値が、誘導性負荷に対する目標電流に接近した予め定められた減率電流に対応した減率電圧又は予め定められた第一電圧以上の電圧を発生していることによって、前記中間論理積素子を介して前記一時記憶回路をセット駆動し、前記論理和素子は、前記駆動信号電圧が発生すると直ちに前記第一ゲート電圧を発生し、前記一時記憶回路がセット信号を発生している期間は前記第一ゲート電圧の発生を持続し、前記駆動信号電圧が停止すると前記一時記憶回路がリセットされるまでの前記第一開路遅延時間を置いて前記第一ゲート電圧を停止し、前記第二時差設定回路は、第二電流比較回路と中間論理積素子と前記一時記憶回路と論理積素子によって構成され、前記第二電流比較回路は、前記駆動信号電圧の停止中において前記第一電流検出電圧の値が、前記減率電圧又は予め定められた第二電圧以上の電圧を発生していることによって、前記中間論理積素子を介して前記一時記憶回路をリセット駆動し、前記論理積素子は、前記駆動信号電圧が発生した後に、前記一時記憶回路がセット駆動されるまでの前記第二閉路遅延時間をおいて前記第二ゲート電圧を発生するとともに、前記駆動信号電圧が停止すると直ちに前記第二ゲート電圧を停止するものである請求項2又は請求項3に記載の開閉制御素子に対する通電制御回路ユニット。

請求項8

前記時差制御回路に入力される前記駆動信号電圧の断続周期が予め定められた断続周期よりも大きく、1回の閉路駆動指令によって負荷電流は第一電流から第二電流に上昇し、続く1回の開路指令によって負荷電流が前記第二電流から前記第一電流に減少するものにおいて、前記第一電流比較回路は、前記第一電流検出電圧の値が前記第一電流に接近したときの前記第一電圧以上であって、前記駆動信号電圧が発生していることによって、前記中間論理積素子を介して前記一時記憶回路がセット駆動され、前記第二電流比較回路は、前記第一電流検出電圧の値が前記第二電流に接近したときの前記第二電圧以上であって、前記駆動信号電圧が停止していることによって、前記中間論理積素子を介して前記一時記憶回路がリセット駆動される請求項7に記載の開閉制御素子に対する通電制御回路ユニット。

請求項9

前記時差制御回路は、前記論理和素子の出力回路に接続された平滑抵抗と、平滑コンデンサとによるフィルタ回路を備えるとともに、前記論理積素子の出力回路に接続された安定化抵抗と安定化コンデンサとによる安定化回路を備え、前記フィルタ回路は、前記第一ゲート電圧の急峻な変化を抑制して、前記第一の開閉素子の急峻な開閉動作にともなうノイズ発生を抑制するものであるのに対し、前記安定化回路は、前記第二の開閉素子又は前記並列開閉素子の内部寄生コンデンサのばらつき変動による開閉過渡時間の変動を抑制して、前記第二ゲート電圧によるゲート電圧の増減特性を安定化するためのものである請求項7又は請求項8に記載の開閉制御素子に対する通電制御回路ユニット。

請求項10

前記誘導性負荷は、車載バッテリである前記直流電源から電源電圧が供給され、前記開閉制御素子を含む前記通電制御回路ユニットによって励磁電流の断続制御が行われて、前記電源電圧よりも高い高圧電圧を得て、車載電気負荷に給電する誘導素子であって、前記誘導素子を含む昇圧回路ユニットは、前記開閉制御素子によって前記誘導素子を通電駆動し、前記開閉制御素子が開路したときに充電ダイオードを介して前記誘導素子が発生する誘導電圧によって充電される高圧コンデンサを備え、前記昇圧回路ユニットは、前記通電制御回路ユニットに対して前記駆動信号電圧を発生する駆動信号発生部を備え、前記駆動信号発生部は、前記高圧コンデンサの充電電圧が予め定められた電圧下限値以下のときに、充電電圧が予め定められた電圧上限値超過するまでの期間において前記駆動信号電圧の発生を許可するとともに、前記駆動信号電圧の発生に伴って前記開閉制御素子が閉路駆動されて、前記誘導素子の励磁電流が予め定められた電流上限値を超過すると、前記励磁電流が予め定められた電流下限値以下になるか、又は予め定められた遮断時間を経過するまでは前記駆動信号電圧の発生を停止する駆動信号出力回路を備えている請求項6又は請求項7に記載の開閉制御素子に対する通電制御回路ユニットを備えた車載電子制御装置

請求項11

前記誘導性負荷は、車載バッテリである前記直流電源から電源電圧が供給され、前記開閉制御素子を含む前記通電制御回路ユニットによって励磁電流の断続制御が行われ、前記開閉制御素子の通電デューティγによって可変又は一定の励磁電流が供給される電磁コイルであって、前記電磁コイルには、前記開閉制御素子が開路したときに蓄積電磁エネルギーを放出する放電ダイオードが並列接続されており、前記通電制御回路ユニットに入力される前記駆動信号電圧は、駆動信号発生部が発生するパルス列信号となっていて、前記パルス列信号は、判定周期Tcの中で発生した前記駆動信号電圧の発生回数Sと1回の発生時間T0との積である閉路時間Ton=S×T0と、前記判定周期Tcとの比率である通電デューティγ=Ton/Tcを増減することによって前記励磁電流が増減制御されるものであり、前記駆動信号発生部は、前記電磁コイルに対する励磁電流の目標値と電流監視信号に応動して、前記通電デューティγを増減調整する演算制御回路部である請求項6又は請求項7に記載の開閉制御素子に対する通電制御回路ユニットを備えた車載電子制御装置。

請求項12

前記放電ダイオードは、退避コンデンサと逆流防止ダイオードを介して前記直流電源の正側ラインに接続されるか、又は前記退避コンデンサを介して前記直流電源の負側グランドラインに接続され、前記退避コンデンサには、電圧制限ダイオードと過電圧検出抵抗との直列回路と、放電抵抗放電トランジスタとの直列回路とが並列接続されて放電制御回路を構成し、前記放電制御回路は、前記退避コンデンサの充電電圧が前記電圧制限ダイオードの動作電圧を超過したときに前記放電トランジスタが閉路駆動されて、前記退避コンデンサの充電電荷を放出し、その充電電圧を予め定められた値に制限するものであり、前記退避コンデンサの負側端子を前記負側グランドラインに接続する場合には、前記電圧制限ダイオードの動作電圧は前記電源電圧の最大値よりも大きな値となっている請求項11に記載の開閉制御素子に対する通電制御回路ユニットを備えた車載電子制御装置。

請求項13

前記駆動信号発生部は、前記通電デューティγの値によって選択される複数個リングレジスタを備え、前記リングレジスタは、N個のクロック信号によって一巡して、前記判定周期Tcと対応するNビットメモリによって構成され、NビットのメモリのうちのS個のメモリが論理「1」となり、N−S個のメモリが論理「0」とすることによって前記通電デューティはγ=S/Nとなり、前記リングレジスタの各メモリの論理信号は、前記発生時間を周期とする前記クロック信号によって順次読み出されて、前記駆動信号電圧となっている請求項11又は請求項12に記載の開閉制御素子に対する通電制御回路ユニットを備えた車載電子制御装置。

技術分野

0001

本願は、誘導性負荷励磁電流高頻度断続制御する開閉制御素子に対する通電制御回路ユニット、及びこれを用いた車載電子制御装置に関するものである。

背景技術

0002

例えば、内燃機関燃料噴射用電磁弁高速駆動するために、車載バッテリから昇圧された高電圧電磁弁駆動用電磁コイルに瞬時給電し、その後は車載バッテリの電圧によって所定期間の開弁保持制御を行なう動作を繰り返すようにした車載エンジン制御装置などにおいて、電気負荷高電圧駆動するために必要とされる高圧電圧を得るためには、誘導素子の励磁電流を開閉制御素子によって高頻度に断続制御して、この励磁電流を遮断したときの誘導電圧によって充電される高圧コンデンサを備えている。
燃料噴射制御の場合であれば、この高圧コンデンサはDC12V系の車載バッテリから昇圧充電され、初期充電によって例えばDC75Vに充電された後は、1回の燃料噴射を行う都度にDC70Vまで減少し、数十回以上の断続動作によって再びDC75Vに回復するようになっている。
従って、誘導素子の開閉制御素子は、例えば数10μsecの周期で、10A前後の大電流断続する必要があり、その消費電力を低減して温度上昇を抑制することが肝要である。
なお、この開閉制御素子に発生する消費電力は2種類に分類され、その一つは、素子内における閉路時の内部抵抗による閉路通電損失であり、他の一つは高電圧が印加されている状態における励磁電流の断続動作に伴う開閉過渡損失である。

0003

なお、この開閉過渡損失は、後述のとおり開閉素子自体のもつ特性である電流増減率スルーレート)に反比例しているので、電流増減率の大きな開閉素子を用いることは開閉過渡損失の抑制のために有効な手段ではあるが、電流増減率の大きな開閉素子は一般には閉路抵抗が大きくなって閉路通電損失が大きくなる問題点がある。
また、誘導素子が発生する誘導エネルギーはその励磁電流の二乗に比例するので、一定期間内に高圧コンデンサの充電電圧を回復するために誘導素子の励磁電流を大きくすることは極めて有益であるが、これに伴って開閉制御素子の閉路通電損失が増加する。一方、開閉制御素子の開閉過渡損失は励磁電流に比例して増加するけれども、励磁電流を増加すれば開閉制御素子の開閉頻度を抑制することができることになる。
しかし、同じ励磁電流で開閉制御素子の開閉頻度を高めると、短時間に高圧コンデンサの充電電圧を回復することができるが、これに伴って開閉制御素子の開閉過渡損失の発生頻度が高くなる。
従って、この合計損失を最小化するための励磁電流の値と開閉頻度は、適用する開閉制御素子の閉路時の内部抵抗と開閉過渡期間における電流増減率を案して決定されなければならない。

0004

例えば、下記の特許文献1「並列トランジスタスイッチング損失強制分担させるための装置及び方法」によれば、負荷(本願でいう昇圧用の誘導素子に相当)に給電するために並列接続されたトランジスタは、一方が先行閉路して遅延開路することによって開閉過渡損失を負担し、他方は遅延閉路して先行開路することによって開閉過渡損失の負担を免れ、その分担を交互に交替して機会均等に開閉過渡損失を分担しようとするものである。
しかし、トランジスタの電流増減率に差異があると、分担する開閉過渡損失は異なったものとなる一方で、両方が閉路している期間においては、同時期に閉路通電損失を分担するようになっているので、閉路抵抗のばらつきによる差異によって閉路通電損失を均等に分担することはできないようになっている。
但し、この特許文献1はトランジスタのPWM制御によって、負荷に可変の一定電圧を供給するためのものであって、トランジスタの開路時には転流ダイオードによってサージ電圧が発生しないようになっているとともに、時差制御を行う交互セレクタについては具体的には記載されていない。

先行技術

0005

特開平06−090151号公報

発明が解決しようとする課題

0006

特許文献1による並列トランジスタ回路においては、トランジスタの電流増減率と閉路抵抗については論究されておらず、従って各トランジスタは共通規格のものであって、製品ばらつきの範囲で相互の特性が異なっているものと想定される。
そして、トランジスタはいずれにも開閉過渡損失と閉路通電損失が発生し、その特性ばらつきによって損失分担率が異なったものとなり、トランジスタの発生熱を均等化する制御を行うことはできない構成となっている。
従って、2個のトランジスタを用いていても、その性能を最大限に発揮することができない仕組みとなっている。

0007

本願は、誘導素子を開閉制御素子によって断続通電して高圧コンデンサを充電する昇圧回路ユニット、或いは誘導性の励磁電流を高頻度に断続制御して、その通電デューティを変更することによって可変又は一定の励磁電流を得るようにした電流制御ユニットを含む車載電子制御装置などに適用されて、装置の省電力と小型化を図ることができる開閉制御素子に対する通電制御回路ユニットを提供することを目的とする。

課題を解決するための手段

0008

本願に開示される開閉制御素子に対する通電制御回路ユニットは、直流電源から給電される誘導性負荷に直列接続されて、駆動信号電圧論理レベル応動して閉路動作開路動作を行う開閉制御素子に対する通電制御回路ユニットであって、開閉制御素子は、第一の開閉素子及び第二の開閉素子の並列回路によって構成されていて、一方の開閉素子である第一の開閉素子は、他方の開閉素子である第二の開閉素子に比べてスルーレートが大きな電流増減率を有するとともに、他方の開閉素子は一方の開閉素子に比べて内部抵抗が小さい高導電率を有しており、駆動信号電圧は、時差制御回路によって第一ゲート電圧と第二ゲート電圧に分配され、第一の開閉素子は第一ゲート電圧の論理レベルに応動して閉路動作と開路動作を行い、第二の開閉素子は第二ゲート電圧の論理レベルに応動して閉路動作と開路動作を行うように構成されていて、時差制御回路は、駆動信号電圧が発生すると、まず第一の開閉素子を閉路するための第一ゲート電圧を発生し、続いて予め定められた第二閉路遅延時間を置いて第二の開閉素子を閉路するための第二ゲート電圧を発生する第二時差設定部を備え、時差制御回路は更に、駆動信号電圧が停止すると、まず第二ゲート電圧を停止し、続いて予め定められた第一開路遅延時間を置いて第一ゲート電圧を停止する第一時差設定部を備えている。

発明の効果

0009

本願に開示される開閉制御素子に対する通電制御回路ユニットによれば、駆動信号電圧の論理レベルに応動して誘導性負荷の断続制御行う開閉制御素子として、高速開閉に適した第一の開閉素子と、閉路抵抗が小さい第二の開閉素子とが並列接続されていて、駆動信号電圧は時差制御回路によって第一及び第二ゲート電圧に分配されて、それぞれが第一及び第二の開閉素子を開閉駆動するように構成されている。
そして、時差制御回路は、駆動信号電圧が発生すると第二ゲート電圧を第一ゲート電圧よりも遅延発生し、駆動信号電圧が停止すると第一ゲート電圧を第二ゲート電圧よりも遅延停止するようになっている。

0010

従って、誘導性負荷の励磁電流を断続する過渡期間における過大損失の発生を短時間に終息させることによって開閉過渡損失を低減するとともに、励磁電流の通電中においては閉路抵抗を小さくして通電損失の発生を抑制して、全体として負荷電流の断続制御効率を向上し、開閉制御素子の発生熱を抑制して放熱構造の小型、簡略化を図ることができる効果がある。
なお、昇圧用の第二の開閉素子は昇圧用の第一の開閉素子に比べて電流増減率が圧倒的に小さいので、第二閉路遅延時間は実質的にはゼロに近くなってもよいものであって、少なくとも第二の開閉素子は第一の開閉素子の閉路指令以前に閉路駆動されることがないようになっている。

図面の簡単な説明

0011

実施の形態1による車載電子制御装置の全体回路ブロック図である。
図1のものの通電制御回路ユニットの詳細回路図である。
図1のものの高圧コンデンサの充電特性誘導素子電流タイムチャートである。
図2における開閉制御素子の駆動信号のタイムチャートである。
図4における開閉制御素子の駆動信号の詳細タイムチャートである。
図1のものにおける損失電力とその他の態様における損失電力の一覧表を示す図である。
実施の形態2による車載電子制御装置の全体回路ブロック図である。
図7のものの通電制御回路ユニットの詳細回路図である。
図7のもののパルス列信号の一覧表を示す図である。
図7のものの演算制御回路部の動作説明用のフローチャートである。
実施の形態1の変形形態である車載電子制御装置の全体回路ブロック図である。
実施の形態2の変形形態である車載電子制御装置の全体回路ブロック図である。

実施例

0012

実施の形態1.
先ず、実施の形態1による車載電子制御装置の全体回路ブロック図である図1と、図1のものの通電制御回路ユニットの詳細回路図である図2について、その構成を詳細に説明する。なお、図2に示された通電制御ユニットは、後述する図12に示された実施の形態である車載電子制御装置においても適用されるものである。
図1において、車載電子制御装置100Aは、制御電圧Vccを発生する安定化電源110と、マイクロプロセッサ(CPU)123を含む演算制御回路部120Aと、通電制御回路ユニット240Aを含む昇圧回路ユニット130と、例えばインジェクタ駆動回路である電気負荷駆動回路150を主体として構成されている。
そして、車載電子制御装置100Aの外部に接続されているものとして、DC12V系の車載バッテリである直流電源101が図示しない電源スイッチによって付勢される電源リレー出力接点である負荷電源スイッチ102を介して接続されて、車載電子制御装置100Aに対してその電源電圧Vbbを供給するようになっている。

0013

また、車載電子制御装置100Aには、各種の入力センサと電源スイッチを含む入力センサ103が接続されるとともに、車載電子制御装置100Aによって駆動される出力負荷104は、その一部として例えば複数の電磁コイル(INJ)を有する燃料噴射用電磁弁である車載電気負荷105を含んでいる。
車載電子制御装置100Aの内部構成として、昇圧回路ユニット130は電源電圧Vbbによって給電される誘導素子131と充電ダイオード132と高圧コンデンサ133の直列回路を備え、充電ダイオード132と高圧コンデンサ133との直列回路には、開閉制御素子145が並列接続されて、合成電流検出抵抗135を介して車載バッテリである直流電源101の負極端子に接続されたグランドラインに接続されている。
なお、開閉制御素子145は、電界効果型トランジスタである第一の開閉素子145a及び第二の開閉素子145bの並列回路によって構成されていて、第一の開閉素子145aは、第二の開閉素子145bに比べてスルーレートが大きな電流増減率を有するとともに、第二の開閉素子145bは第一の開閉素子145aに比べて閉路時の内部抵抗が小さい高導電率のものが使用されている。

0014

そして、図2で後述する通電制御回路ユニット240Aに包含されている時差制御回路140Aは、駆動信号出力回路138が発生する駆動信号電圧GT0を分配し、第一ゲート電圧GT1と第二ゲート電圧GT2を生成して、これが第一の開閉素子145a及び第二の開閉素子145bのそれぞれに対する駆動信号となっている。
駆動信号出力回路138は電流判定回路電圧判定回路とによって駆動信号発生回路を構成し、電流判定回路は、開閉制御素子145の下流端に直列接続された合成電流検出抵抗135の両端電圧である検出電圧Vsの値と、誘導素子131に対する励磁電流の目標上限電流に比例した比較電圧である電流上限値Vref12を比較して、この目標上限電流を超過する励磁電流に到達すると第一の駆動禁止信号GT01を発生する第一の比較器136aとを備えている。なお、第一の比較器136aの出力端子と正側入力端子との間には正帰還抵抗136cが接続されているので、開閉制御素子145が開路して、誘導素子131の誘導電圧によって充電される高圧コンデンサ133に対する充電電流が図示しない電流下限値Vref11以下になると第一の駆動禁止信号GT01は解除されるようになっている。

0015

また、電圧判定回路は、高圧コンデンサ133の正側端子グランド間の電圧を分圧抵抗134a、134bで分圧して得られる監視電圧が、目標とする監視電圧に対する電圧上限値Vref22を超過したことによって、第二の駆動禁止信号GT02を発生する第二の比較器137aとを備えている。
この第二の比較器137aには、正帰還抵抗137cが監視入力端子比較出力端子間に接続されていて、第二の駆動禁止信号GT02が発生した後に、高圧コンデンサ133の充電電荷が車載電気負荷105に放電することによって、監視電圧が図示しない所定の下限電圧値Vref21以下となったことによって第二の駆動禁止信号GT02が解除するようになっている。
そして、駆動信号出力回路138は、第一の駆動禁止信号GT01と第二の駆動禁止信号GT02が共に発生していない論理状態において駆動信号電圧GT0を発生するようになっている。
演算制御回路部120Aは、不揮発性プログラムメモリ(PMEM)及びデータメモリDMEM)と揮発性RAMメモリ(RMEM)を含むメモリ(MEM)と、多チャンネルAD変換器ADC)を含むマイクロプロセッサ(CPU)によって構成されていて、このマイクロプロセッサ(CPU)はインジェクタ駆動回路である電気負荷駆動回路150に対して燃料噴射指令INJiを発生するとともに、メモリ(MEM)に格納されている電流上限値Vref12の値を昇圧回路ユニット130内の第一レジスタ136bに転送することができるようになっている。

0016

なお、この実施例では電圧上限値Vref22を格納する第二レジスタ137bは、制御電圧Vccに対する分圧抵抗によって固定値に設定されるようになっている。
また、電気負荷駆動回路150は、奇数気筒群と偶数気筒群別に設けられた一対の急速給電素子152と開弁保持素子153と転流回路素子155、及び各気筒別に設けられた通電選択素子151を備えている。
急速給電素子152は、高圧コンデンサ133の充電電圧である高圧電圧Vhによって車載電気負荷105としての燃料噴射用電磁弁の電磁コイル(INJ)を順次急速駆動し、開弁保持素子153は、急速給電素子152を開路した後の電磁弁の開弁期間において、逆流防止素子154を介して電源電圧Vbbによって開弁保持動作を行うようになっている。
通電選択素子151は、車載電気負荷105としての燃料噴射用電磁弁の電磁コイル(INJ)の通電期間において閉路駆動されており、この通電選択素子151が開路されたときには、図示しない回生放電ダイオードを介して高圧コンデンサ133に回生放電するようになっている。

0017

図2において、通電制御回路ユニット240Aを構成する時差制御回路140Aによって、第一ゲート電圧GT1と第二ゲート電圧GT2が印加される開閉制御素子145には、並列接続された一対の第一の開閉素子145aと第二の開閉素子145bに加えて、閉路抵抗が小さい電界効果型並列開閉素子145bbが付加されている例が点線表示されており、この並列開閉素子145bbにも第二ゲート電圧GT2が印加されるようになっているとともに、各開閉素子に含まれる内部寄生コンデンサ146a、146b、146bbが図示されている。
また、第二の開閉素子145bのゲート端子ソース端子との間には、必要に応じて第二時差設定コンデンサ41bが追加接続され、第一の開閉素子145aの内部寄生コンデンサ146aには、必要に応じて平滑コンデンサ48aと平滑抵抗49aが接続されて入力フィルタ回路を構成している。
但し、このフィルタ回路を付加したことに伴って低下する第一の開閉素子145aの電流増減率の値は、第二の開閉素子145b及び並列開閉素子145bb側の電流増減率よりも大きな値となっている。

0018

時差制御回路140Aは、駆動信号電圧GT0の論理レベルがハイレベル「H」となったときに、第一急速閉路用ダイオード43aと充電抵抗42を介して第一時差設定コンデンサ41aを急速充電する一方で、第一急速閉路用ダイオード43aと低抵抗の第一急速閉路用抵抗44aと、比較器である波形整形素子46を介し第一の開閉素子145aの内部寄生コンデンサ146aを急速充電する第一ゲート電圧GT1を発生して、第一の開閉素子145aを急速閉路駆動するとともに、第二の開閉素子145b又は第二の開閉素子145bと並列開閉素子145bbには、第二遅延閉路抵抗45bを介して内部寄生コンデンサ146b、146bbと第二時差設定コンデンサ41bが充電されることによって第二ゲート電圧GT2が遅れて上昇して、それぞれの開閉素子は遅延閉路駆動されるようになっている。

0019

時差制御回路140Aはまた、駆動信号電圧GT0の論理レベルがローレベル「L」となったときに、第二急速開路用ダイオード43bと低抵抗の第二急速開路用抵抗44bを介して、第二の開閉素子145b、又は第二の開閉素子145bと並列開閉素子145bbの内部寄生コンデンサ146b、146bbと第二時差設定コンデンサ41bの充電電荷を急速放電して第二ゲート電圧GT2を急速低下させ、第二の開閉素子145b又は第二の開閉素子145bと並列開閉素子145bbを急速開路するとともに、第一時差設定コンデンサ41aの充電電荷は第一遅延開路抵抗45aを介して緩速放電し、その残留電圧が波形整形素子46の負側入力端子に接続された比較基準電圧47未満になると、波形整形素子46の比較出力によって第一ゲート電圧GT1を急速減衰させて第一の開閉素子145aを遅延してから急速開路するようになっている。

0020

図1図2のとおり構成された実施の形態1による車載電子制御装置100Aについて、図1のものの高圧コンデンサの充電特性と誘導素子電流のタイムチャートである図3と、図2における開閉制御素子の駆動信号のタイムチャートである図4と、図4における開閉制御素子の駆動信号の詳細タイムチャートを示す図5によってその作用動作を詳細に説明する。なお、図3に示された高圧コンデンサの充電特性と誘導素子電流のタイムチャートは、後述する図11に示された実施の形態1の変形形態である車載電子制御装置においても適用されるものである。また、図4に示された開閉制御素子の駆動信号のタイムチャートは、後述する図8に示された実施の形態2の通電制御回路ユニットにおいても適用される。
まず、図1において、図示しない電源スイッチが閉路されると、電源リレーの出力接点である負荷電源スイッチ102が閉路して、車載電子制御装置100Aに電源電圧Vbbが印加される。
その結果、安定化電源110が例えばDC5Vの安定化された制御電圧Vccを発生して、演算制御回路部120Aを構成するマイクロプロセッサ(CPU)が制御動作を開始する。
マイクロプロセッサ(CPU)は入力センサ103の動作状態と、メモリ(MEM)の一部である不揮発性のプログラムメモリ(PGM)に格納された制御プログラムの内容に応動して、出力負荷104に対する負荷駆動指令信号を発生し、出力負荷104の中の特定の車載電気負荷105である燃料噴射用電磁弁に対しては、燃料噴射指令INJiを発生して、インジェクタ駆動回路である電気負荷駆動回路150を介して気筒別の各電磁コイル(INJ)を駆動し、これに先立って昇圧回路ユニット130が作動して高圧コンデンサ133が高圧充電されるようになっている。

0021

次に、図1のものの高圧コンデンサの充電特性と誘導素子電流のタイムチャートである図3(A)と図3(B)について説明する。
図3(A)において、横軸時間軸縦軸は高圧コンデンサ133の充電電圧を示し、電源スイッチが閉路された直後の例えば100msecの期間(図では時間軸を圧縮して記載されている)は、点線で図示されるように高圧コンデンサ133の初期充電が行われて電圧下限値Vref21に到達する。
その後の充電期間では、高圧コンデンサ133の充電電圧が上昇して電圧上限値Vref22で安定する。
ここで燃料噴射用の電磁コイル(INJ)に急速給電が行われることによって、高圧コンデンサ133の放電が行われ、1回の放電ではその充電電圧は電圧下限値Vref21未満に低下することはないようになっている。
しかし、一旦電圧上限値Vref22に到達した後に、複数回(例えば2度目)の燃料噴射が行われて、高圧コンデンサ133の残留充電電圧が電圧下限値Vref21未満に低下すると、この時点で駆動信号電圧GT0が発生して、再び高圧コンデンサ133に対する充電動作が開始することになる。
そして、充放電周期T20は、例えば4気筒4サイクルエンジンが6000RPMで回転している場合であればT20=5msecとなる。

0022

図3(B)において、上段部は駆動信号出力回路138が発生する駆動信号電圧GT0の波形を示しており、下段部は誘導素子131に流れる励磁電流の波形を示している。
駆動信号電圧GT0の論理レベルがハイレベル「H」になると開閉制御素子145が閉路して励磁電流が上昇し、これが第二電流I2による検出電圧Vsに対応した電流上限値Vref12に到達すると、第一の比較器136aの比較出力によって第一の駆動禁止信号GT01が発生する。
これによって、駆動信号出力回路138の出力である駆動信号電圧GT0の論理レベルはローレベル「L」に変化して開閉制御素子145が開路し、誘導素子131に流れていた励磁電流は高圧コンデンサ133に対する充電電流となって合成電流検出抵抗135に流入し、充電電流の減少に伴って第一の比較器136aの出力は論理レベルがローレベル「L」に変化して第一の駆動禁止信号GT01が解除されるようになっている。
そして、開閉制御素子145が開路していた期間は遮断時間ΔTとして示され、このとき合成電流検出抵抗135に流れていた充電電流は第一電流I1として示され、検出電圧Vsに対応しては電流下限値Vref11で示されている。

0023

一方、高圧コンデンサ133の分圧電圧が電圧上限値Vref22を超過すると、これが電圧下限値Vref21未満に低下するまでは第二の比較器137aの出力である第二の駆動禁止信号GT02の論理がハイレベル「H」となって、駆動信号出力回路138の出力である駆動信号電圧GT0の論理レベルはローレベル「L」を持続して、励磁電流はゼロまで低下することになる。
しかし、高圧コンデンサ133の充電電圧が電圧下限値Vref21以下になると、再びで電圧上限値Vref22以上となるまでの期間では、第二の駆動禁止信号GT02は停止して、第一の比較器136aの出力論理に応動して駆動信号電圧GT0の論理レベルは交互に反転して、開閉制御素子145が断続駆動されるようになっており、その断続周期は例えばT10=10〜25μsecとなっている。

0024

ここで、誘導素子131の素子抵抗R、インダクタンスL、誘導時定数τ=R/Lとすると、Ton<<τであるときに以下の算式成立する。
まず、誘導素子131の励磁電流が第一電流I1から第二電流I2まで上昇する開閉制御素子145の閉路時間Tonと、第二電流I2から第一電流I1に減少するまでの遮断時間ΔTには算式(1a)(1b)(1c)の関係がある。
L×(I2−I1)/Ton=Vbb ・・・・・・(1a)
L×(I2−I1)/ΔT=Vh−Vbb ・・・・(1b)
∴ΔT=Ton×Vbb/(Vh−Vbb) ・・・(1c)
但し、Vhは高圧コンデンサ133の充電電圧であり、Vbbは電源電圧である。
例えば、Vbb=14V、Vh=75Vとし、電流比k=I1/I2すればΔT=0.23Tonとなり、断続周期T10は算式(2)で示される。
T10=Ton+ΔT=1.23Ton
=1.23L×I2(1−k)/Vbb ・・・・(2)

0025

一例として、R=0.1Ω、L=25μH、τ=L/R=250μsec、I2=14A、I1=6Aとすると、算式(1a)によってTon=14.3μsec<<τとなり、算式(1b)によってΔT=3.3μsecとなり、算式(2)によってT10=176μsecとなる。
また、電流上昇率としては(14−6)/14.3=0.56A/μsecとなり、この値は開閉制御素子145におけるスルーレート(電流増減率A/μsec)に比べて圧倒的に緩慢な変化となっている。

0026

次に、図2における開閉制御素子の駆動信号のタイムチャートである図4(A)から図4(E)について説明する。
図4(A)において、駆動信号電圧GT0は例えば176μsecの断続周期T10で開閉制御素子145を断続制御する信号電圧であり、この論理レベルがハイレベル「H」であると開閉制御素子145は閉路し、論理レベルがローレベル「L」であると開閉制御素子145は開路する。
ただし、駆動信号電圧GT0は図2で前述した時差制御回路140Aによって第一ゲート電圧GT1と第二ゲート電圧GT2に分配されていて、図4(B)は第一ゲート電圧GT1の波形を示し、図4(D)は第二ゲート電圧GT2の波形を示している。
図4(C)において、この図は第一時差設定コンデンサ41aによる第一コンデンサ電圧Vc1の増減波形を示しており、駆動信号電圧GT0が発生すると、低抵抗の充電抵抗42を介して第一時差設定コンデンサ41aが急速充電されて、第一閉路遅延時間tdonを置いて第一ゲート電圧GT1が発生し、第一の開閉素子145aが急速閉路することを示している。
駆動信号電圧GT0が停止すると、第一時差設定コンデンサ41aの充電電荷が第一遅延開路抵抗45aを介して緩速放電し、第一開路遅延時間Tdoffをおいて第一の開閉素子145aが遅延開路することを示している。

0027

図4(E)において、この図は第二時差設定コンデンサ41bによる第二コンデンサ電圧Vc2の増減波形を示しており、駆動信号電圧GT0が発生すると、高抵抗の第二遅延閉路抵抗45bを介して第二時差設定コンデンサ41bが緩速充電されて、第二閉路遅延時間Tdonを置いて第二ゲート電圧GT2が発生し、第二の開閉素子145b又は第二の開閉素子145bと並列開閉素子145bbとが遅延閉路することを示している。
そして、第二閉路遅延時間Tdon≧第一閉路遅延時間tdonの関係となっていて、第二の開閉素子145b又は第二の開閉素子145bと並列開閉素子145bbは、第一の開閉素子145aよりも遅れて閉路するようになっている。
但し、第二の開閉素子145b、並列開閉素子145bbは第一の開閉素子に比べて電流増減率が圧倒的に小さいので、第二閉路遅延時間Tdon≒第一閉路遅延時間tdonであってもよいものである。
駆動信号電圧GT0が停止すると、内部寄生コンデンサ146b、146bbと第二時差設定コンデンサ41bは第二急速開路用ダイオード43bと第二急速開路用抵抗44bを介して急速放電し、第二開路遅延時間tdoffをおいて第二の開閉素子145b又は第二の開閉素子145bと並列開閉素子145bbが急速開路することを示している。

0028

そして、第一開路遅延時間Tdoff≧第二開路遅延時間tdoffの関係となっていて、第一の開閉素子145aは第二の開閉素子145b又は第二の開閉素子145bと並列開閉素子145bbよりも、遅れて開路するようになっている。
なお、点線で示された第二時差設定コンデンサ41bが設けられていない場合には、第二の開閉素子145b、並列開閉素子145bbの内部寄生コンデンサ146b、146bbの特性ばらつきによって開閉遅延時間に誤差が発生し、この場合には、第一の開閉素子145aの単独閉路期間が長くなってその閉路通電損失が大きくなるので、安定した開閉遅延時間を得るためには第二時差設定コンデンサ41bを設けておくことが望ましい。
そして、第二時差設定コンデンサ41bを設けた場合であれば、第二の開閉素子145b、並列開閉素子145bbの第二閉路遅延時間Tdonと第二開路遅延時間tdoffとは同一時間設定であってもよく、第二急速開路用ダイオード43bは短絡して削除し、第二遅延閉路抵抗45bは遮断して削除しておくことができる。

0029

次に、図4における開閉制御素子の駆動信号の詳細タイムチャートである図5(A)から図5(D)について説明する。
なお、図5(A)、図5(B)、図5(C)は、図4(A)、図4(B)、図4(D)に対応したものであるが、図4(B)と図4(D)における第一閉路遅延時間tdonと第二開路遅延時間tdoffとは省略されて簡潔表現したものとなっている。
図5(D)において、第一素子間電圧501aは、第一の開閉素子145aの閉路動作中の素子間電圧を示し、この素子間電圧は第一ゲート電圧GT1が発生した時点においては高圧コンデンサ133の現在電圧である第一電圧Vh1となっており、閉路時間t1が経過した時点では第一の開閉素子145aの内部抵抗に基づく第一素子間電圧Von1に減衰する。
開閉素子間電圧v1は時刻t=0においてVh1、時刻t1においてVon1≒0となるので、算式(3a)が成立する。
v1=Vh1×(1−t/t1) ・・・・(3a)
なお、第二素子間電圧501bは、閉路後の第一素子間電圧Von1よりも小さな値となる第二素子間電圧Von2で示されている。

0030

同様に開閉素子電流502は、時刻t=0においてi1=0であり、時刻t1においては誘導素子131から高圧コンデンサ133に放電していた第一電流I1となるので、開閉素子のスルーレートをα=I1/t1とすると算式(4a)が成立する。
i1=I1×t/t1 =αt ・・・・・(4a)
なお、誘導素子電流503は第一電流I1と第二電流I2との間で増減していて、第一の開閉素子145a及び第二の開閉素子145bが開路してその電流がゼロとなっていても、誘導素子131の電流は高圧コンデンサ133への充電電流として継続して流れている。
また、高速型の第一の開閉素子145aのスルーレートは一例としてα1=200A/μsecであるのに対し、低速型の第二の開閉素子145bの場合であれば、例えばα2=10A/μsecとなっている。
従って、第一の開閉素子145aの閉路時の過渡損失エネルギーEonは算式(5a)の時刻t=0から時刻t=t1までの積分値となる。
Eon=∫v1×i1 dt (t=0〜t1)
=Vh1×I12/6α ・・・・・・・(5a)
但し、t1=I1/α である。

0031

同様に、第一ゲート電圧GT1が停止した時点における第一素子間電圧501aは、新時刻t=0おいてはv2=Von1≒0となり、新時刻t=T2ではv2=Vh2であるとともに、開閉素子電流502は新時刻t=0においてi2=第二電流I2、新時刻t2ではi2=0となるので(3b)〜(5b)が成立する。
但し第二電圧Vh2は、今回の充電にともなう高圧コンデンサ133の現在電圧である。
v2=Vh2×t/t2 ・・・・・・・・・(3b)
i2=I2(1−t/t2) ・・・・・・・(4b)
Eoff=∫v2×i2 dt (t=0〜t2)
=Vh2×I22/6α ・・・・・(5b)
但し、t2=I2/αである。
従って、断続周期T10で誘導素子131を断続制御して、その励磁電流を第一電流I1と第二電流I2の間で増減させるときの開閉制御素子145に発生する開閉過渡損失Pocは算式(6)で示される。
Poc=(Eon+Eoff)/T10
=Vh×(I12+I22)/(6α×T10) ・・・(6)
但し、一回の充電による充電電圧の増加分は微小であるためVh1≒Vh2であり、高圧コンデンサ133の充放電前後の電圧変動も例えばDC70V〜DC75Vであって僅少であるため、Vh1≒Vh2≒Vhとなっている。

0032

次に、開閉制御素子145の閉路期間において、開閉制御素子145の閉路時の内部抵抗によって発生する閉路通電損失の計算を行う。
図5(D)において、第二の開閉素子145bが閉路して誘導素子131に流れていた第一電流I1が第一の開閉素子145aから第二の開閉素子145bに移行した新時刻をt=0とし、時刻t=Tonにおいて第二電流I2に増加する励磁電流iは算式(7a)によって示される。
i=I1+βt ・・・・・・・・・・・(7a)
但し電流上昇率βは算式(7b)に示すとおりである。
β=(I2−I1)/Ton ・・・・・・(7b)
従って、開閉制御素子145の内部抵抗Rsによる、閉路時間Ton期間における閉路通電損失Ponは、積分時間をt=0〜Tonとした場合の算式(8a)によって算出される。
Pon=∫(I1+βt)2×Rsdt/Ton
=I22[k+(1-k)2/3]Rs ・・・(8a)
但し、k=I1/I2であり、閉路時間Tonを断続周期T10に置きなおすと、算式(8a)は算式(8b)に換算されることになる。
Pon=I22[k+(1-k)2/3]Rs×(Ton/T10) ・・・(8b)

0033

なお、励磁電流が第二電流I2から第一電流I1に減衰するときには、この電流は高圧コンデンサ133に対する充電電流となっていて、開閉制御素子145の通電電流はゼロとなる。
ここで、例えば、k=6/14=0.43とすると、算式(8b)と算式(2)から算式(9)が得られる。
Pon=0.54×I22×Rs×(Ton/T10)
=0.44×I22×Rs ・・・・・・・・・(9)
但し、並列接続されている第一の開閉素子145aの内部抵抗Raと第二の開閉素子145bの内部抵抗Rbとし、合計電流がI2であるときの各開閉素子の閉路通電損失Pa、Pbと合計の閉路通電損失Pは算式(10a)〜(10c)で示される。
Pa=0.44×I22×Ra×[Rb/(Ra+Rb)]2 ・・・・(10a)
Pb=0.44×I22×Rb×[Ra/(Ra+Rb)]2 ・・・・(10b)
P=Pa+Pb=0.44×I22×Ra×Rb/(Ra+Rb) ・・(10c)

0034

次に、図1のものにおける損失電力とその他の態様における損失電力の一覧表を示す図である図6について詳細に説明する。なお、図6に示された損失電力とその他の態様における損失電力の一覧表は、後述する図11に示されて実施の形態1の変形形態である車載電子制御装置においても適用されるものである。
図6において、最左列の形態区分は次のとおり5種の形態をそれぞれ最上段から最下段で示している。
最上段の第一形態は、電流増減率が大きく、閉路時の内部抵抗も大きな高速高抵抗の第一素子と低速低抵抗の第二素子を並列使用した図1の形態を示している。
段目の第二形態は、高速高抵抗の第一素子のみを並列使用し、その特性が完全一致していて、時差制御を行わないで両者が均等動作すると仮定した場合のものである。
三段目の第三形態は、低速低抵抗の第二素子のみを並列使用し、その特性が完全一致していて、時差制御を行わないで両者が均等動作すると仮定した場合のものである。
四段目の変形形態は、図2で示した内容のものであり、高速高抵抗の第一素子は平滑コンデンサ48aと平滑抵抗49aによる平滑フィルタによって減速動作し、低速低抵抗の第二素子には同じ型式の第二素子が並列接続されている。
但し、その内部抵抗は±13%で大小にばらついているものとしている。
最下段の基準形態は、高速型の第一素子と低速型の第二素子の電流増減率αと内部抵抗Rsの格差は4倍以上であって、第一素子の内部抵抗Rsは誘導素子131の抵抗値より大きく、第二素子の内部抵抗Rsは誘導素子131の抵抗値より小さいとした基準形態の場合を示している。

0035

これ等の形態区分において、左列から右列にかけて、電流増減率αとこれに伴う開閉過渡損失Pocが示され、続いて内部抵抗とこれに伴う閉路通電損失Ponが示され、更には開閉過渡損失と閉路通電損失の合計値が記載されている。
また、右列の分担電流は誘導素子131の励磁電流が第一電流I1=6Aから第二電流I2=14Aに増減するとした場合の並列開閉素子の分担電流が示され、最右列では各形態における開閉過渡損失Pocの合計値と閉路通電損失Ponの合計値との比率が示されている。
この一覧表を示す図で明らかなとおり、図1又は図2で示された最上段の第一形態と四段目の変形形態においては、損失比率Poc/Ponが比較的1に近く、第二形態、三形態ではこの比率が大きく変動していると共に、開閉過渡損失Pocと閉路通電損失Ponの合計値も著しく大きな値となっている。なお、開閉過渡損失Pocは算式(6)、閉路通電損失Ponは算式(9)で得られる。また、V0=75V、I1=6A、I2=14A、T10=176μsecとしている。
従って、高速高抵抗の開閉素子と低速低抵抗の開閉素子を併用して、時差開閉制御を行うことによって全損失を著しく低減して、昇圧制御の効率を高めることができることが明らかである。

0036

実施の形態1は、直流電源101から給電される誘導性負荷である誘導素子131に直列接続されて、駆動信号電圧GT0の論理レベルに応動して閉路動作と開路動作を行う開閉制御素子145に対する通電制御回路ユニット240Aであって、開閉制御素子145は、第一及び第二の開閉素子145a、145bの並列回路によって構成されていて、一方の開閉素子である第一の開閉素子145aは、他方の開閉素子である第二の開閉素子145bに比べてスルーレートが大きな電流増減率を有するとともに、他方の開閉素子は一方の開閉素子に比べて内部抵抗が小さい高導電率を有しており、駆動信号電圧GT0は、時差制御回路140Aによって第一ゲート電圧GT1と第二ゲート電圧GT2に分配され、第一の開閉素子145aは第一ゲート電圧GT1の論理レベルに応動して閉路動作と開路動作を行い、第二の開閉素子145bは第二ゲート電圧GT2の論理レベルに応動して閉路動作と開路動作を行うように構成されていて、時差制御回路140Aは、駆動信号電圧GT0が発生すると、まず第一の開閉素子145aを閉路するための第一ゲート電圧GT1を発生し、続いて予め定められた第二閉路遅延時間Tdonを置いて第二の開閉素子145bを閉路するための第二ゲート電圧GT2を発生する第二時差設定部を備え、時差制御回路140Aは更に、駆動信号電圧GT0が停止すると、まず第二ゲート電圧GT2を停止し、続いて予め定められた第一開路遅延時間Tdoffを置いて第一ゲート電圧GT1を停止する第一時差設定部を備えている。

0037

第一の開閉素子145aと第二の開閉素子145b、及び第二の開閉素子145bと並列接続されることがある並列開閉素子145bbは、いずれも電界効果型のトランジスタであって、それぞれにゲート端子とソース端子との間に内部寄生コンデンサ146a、146b、146bbを有するとともに、並列開閉素子145bbは、第二の開閉素子145bと同様に、第一の開閉素子145aに比べて内部抵抗が小さい高導電率を有しているとともに、その内部抵抗は共に正の温度係数を有しており、並列開閉素子145bbと第二の開閉素子145bとは、共通の第二ゲート電圧GT2によって断続制御されるようになっている。

0038

以上のとおり、この実施の形態1では、第二の開閉素子にはこれと同様の内部抵抗を有する並列開閉素子が並列接続されることがあり、それぞれが正の温度係数を有するとともに、同じ第二ゲート電圧GT2によって断続制御されるようになっている。
従って、大電流負荷の断続制御を行う場合に、閉路通電損失による発熱を複数の開閉素子で分担して、効率よく熱放散を行うことができるとともに、内部抵抗のばらつきによって、どちらか一方の負荷電流が他方より大きくなった場合には、一方の開閉素子の温度上昇が他方より大きくなることによってその内部抵抗が増大し、均等電流が流れる傾向の自己補正が作用して、過度な温度差が発生しない特徴がある。
これは実施の形態2についても同様である。

0039

また、第一の開閉素子145aの開閉動作時における電流増減率α1は、第二の開閉素子145b及び並列開閉素子145bbの電流増減率α2に対して4倍以上の高速動作を行うものであるとともに、第二の開閉素子145b及び並列開閉素子145bbの閉路動作時における内部抵抗Rs2は、第一の開閉素子145aの内部抵抗Rs1に対して1/4以下の低抵抗となっている。
以上のとおり、この実施の形態1では、高速・高抵抗の第一の開閉素子と、低速・低抵抗の第二の開閉素子及び並列開閉素子の電流増減率と内部抵抗は相互に4倍以上の格差が設けられている。
従って、開閉過渡損失は第一の開閉素子が全てを吸収するのに対し、閉路時の閉路通電損失は内部抵抗に逆比例して分担されるので、個体のばらつき変動の影響が減殺されて全体損失の分担を確実に配分することができる特徴がある。
これは実施の形態2についても同様である。

0040

また、時差制御回路140Aは、第一時差設定部となる第一時差設定回路と、第二時差設定部となる第二時差設定回路を備え、第一時差設定回路は、駆動信号電圧GT0によって第一急速閉路用ダイオード43aと低抵抗の充電抵抗42を介して急速充電される第一時差設定コンデンサ41aと、この第一時差設定コンデンサ41aの充電電荷を緩速放電する高抵抗の第一遅延開路抵抗45aによって構成され、第一時差設定回路は、駆動信号電圧GT0の論理レベルがハイレベル「H」となったときに、第一急速閉路用ダイオード43aと充電抵抗42を介して第一時差設定コンデンサ41aが急速充電される一方で、第一急速閉路用ダイオード43aと低抵抗の第一急速閉路用抵抗44aと、比較器である波形整形素子46を介し第一の開閉素子145aの内部寄生コンデンサ146aを急速充電する第一ゲート電圧GT1を発生して、第一の開閉素子145aが急速閉路駆動され、第一時差設定回路はまた、駆動信号電圧GT0の論理レベルがローレベル「L」となったときに、第一時差設定コンデンサ41aの充電電荷が第一遅延開路抵抗45aを介して緩速放電し、その残留電圧が波形整形素子46の負側入力端子に接続された比較基準電圧47未満になると、波形整形素子46の比較出力によって第一ゲート電圧GT1を急速減衰させて第一の開閉素子145aが急速開路されるようになっている。

0041

以上のとおり、この実施の形態1では、波形整形素子を介して第一ゲート電圧GT1が印加される第一の開閉素子側の第一時差設定コンデンサは、駆動信号電圧GT0の論理レベルに応動して低抵抗の充電抵抗による急速充電又は第一遅延開路抵抗による緩速放電が行われ、波形整形素子は、駆動信号電圧GT0又は第一時差設定コンデンサの充電電圧と比較基準電圧との比較によって第一ゲート電圧GT1を発生して、第一の開閉素子の急速閉路動作と遅延開路動作を行うようになっている。
従って、第一の開閉素子の開閉動作時のゲート電圧は、駆動信号電圧GT0の有無によって即時に急増又は遅延して急減し、第一の開閉素子の電流増減率の低下を抑制して、開閉動作に伴う過渡損失の発生を抑制することができる特徴がある。

0042

また、第一の開閉素子145aのゲート端子には、平滑コンデンサ48aが接続され、この平滑コンデンサ48aと波形整形素子46の出力端子との間には平滑抵抗49aが接続されてフィルタ回路を構成し、フィルタ回路を付加したことに伴って低下する第一の開閉素子145aの電流増減率の値は、第二の開閉素子145b及び並列開閉素子145bb側の電流増減率よりも大きな値となっている。
以上のとおり、この実施の形態1では、第一の開閉素子のゲート端子と、第一の開閉素子を開閉駆動する波形整形素子の出力端子との間には平滑コンデンサと平滑抵抗によるフィルタ回路が設けられている。
従って、第一の開閉素子を過度に急速開閉することによって発生するノイズを抑制しながら、第一の開閉素子の急速開閉動作を行って、開閉動作中に発生する開閉過渡損失を抑制することができる特徴がある。

0043

また、第二時差設定回路は、内部寄生コンデンサ146b、146bbと第二の開閉素子145bのゲート端子に接続された第二時差設定コンデンサ41bとの一部又は全部と、このコンデンサを緩速充電する第二遅延閉路抵抗45bとを備え、第二時差制御回路は、駆動信号電圧GT0の論理レベルがハイレベル「H」となったときに、第二遅延閉路抵抗45bを介して内部寄生コンデンサ146b、146bbと第二時差設定コンデンサ41bが充電されることによって第二ゲート電圧GT2が遅れて上昇して、第二の開閉素子145b又は第二の開閉素子145bと並列開閉素子145bbが遅延閉路駆動され、第二時差制御回路はまた、駆動信号電圧GT0の論理レベルがローレベル「L」となったときに、第二急速開路用ダイオード43bと低抵抗の第二急速開路用抵抗44bを介して、内部寄生コンデンサ146b、146bbと第二時差設定コンデンサ41bの充電電荷を急速放電して、第二ゲート電圧GT2を急速低下させることによって、第二の開閉素子145b又は第二の開閉素子145bと並列開閉素子145bbが急速開路されるようになっている。

0044

以上のとおり、この実施の形態1では、第二ゲート電圧GT2が印加される第二の開閉素子側の内部寄生コンデンサ又は第二時差設定コンデンサは、駆動信号電圧GT0の論理レベルに応動して第二遅延閉路抵抗による緩速充電又は第二急速開路用抵抗による急速放電が行われて遅延閉路動作又は急速開路動作を行うようになっている。
従って、第二の開閉素子の遅延閉路時間は、その内部寄生コンデンサの静電容量のばらつきによって変動するが、第二時差設定コンデンサを設けて合成容量を大きくし、これに応じて第二遅延閉路抵抗の抵抗値を小さくしておけば、安定した遅延閉路時間を得ることができるようになっている。

0045

また誘導性負荷は、車載バッテリである直流電源101から電源電圧Vbbが供給され、開閉制御素子145を含む通電制御回路ユニット240A、240Bによって励磁電流の断続制御が行われて、電源電圧Vbbよりも高い高圧電圧Vhを得て、車載電気負荷105に給電する誘導素子131であって、誘導素子131を含む昇圧回路ユニット130は、開閉制御素子145によって誘導素子131を通電駆動し、この開閉制御素子145が開路したときに充電ダイオード132を介して誘導素子131が発生する誘導電圧によって充電される高圧コンデンサ133とを備え、昇圧回路ユニット130は、通電制御回路ユニット240A、240Bに対して駆動信号電圧GT0を発生する駆動信号発生部を備え、駆動信号発生部は、高圧コンデンサ133の充電電圧が予め定められた電圧下限値Vref21以下のときに、これが予め定められた電圧上限値Vref22を超過するまでの期間において駆動信号電圧GT0の発生を許可するとともに、駆動信号電圧GT0の発生に伴って開閉制御素子145が閉路駆動されて、誘導素子131の励磁電流が予め定められた電流上限値Vref12を超過すると、この励磁電流が所定の電流下限値Vref11以下になるか、又は予め定められた遮断時間ΔTを経過するまでは駆動信号電圧GT0の発生を停止する駆動信号出力回路138を備えている。

0046

以上のとおり、この実施の形態1による車載電子制御装置は、開閉制御素子によって誘導素子に電源電圧Vbbを断続印加して、この開閉制御素子の開路時に発生する誘導電圧によって高圧コンデンサを充電して高圧電圧Vhを得る昇圧回路ユニットを備え、開閉制御素子は高速開閉に適した第一の開閉素子と、内部抵抗が小さい第二の開閉素子を並列接続して構成されるとともに、駆動信号発生部が発生する駆動信号電圧GT0を分配して、第一の開閉素子を閉路駆動する第一ゲート電圧GT1と、第二の開閉素子を閉路駆動する第二ゲート電圧GT2を生成する時差制御回路を備えており、時差制御回路は、駆動信号電圧GT0が発生すると第二ゲート電圧GT2を第一ゲート電圧GT1よりも遅延発生し、駆動信号電圧GT0が停止すると第一ゲート電圧GT1を第二ゲート電圧GT2よりも遅延停止するようになっている。

0047

従って、励磁電流が大きくてインダクタンスが小さな小型の誘導素子を高頻度に断続制御して、静電容量が小さくても蓄積静電エネルギーが大きくなる高圧コンデンサを充電することに伴う開閉過渡損失が低減されるとともに、大電流の断続に伴う通電損失が低減されるので、小形の誘導素子と小形の高圧コンデンサを使用することができる特徴がある。
なお、図1で示された昇圧回路ユニット130に対して、図2で示された通電制御回路ユニット240Aに代わって、図8で示した通電制御回路ユニット240Bを適用する場合には、図11で詳述するとおり時差制御回路140Bには図1で示された駆動信号出力回路138から駆動信号電圧GT0が供給され、この駆動信号電圧GT0はパルス列信号ではなく、駆動信号電圧GT0が発生すると励磁電流は第一電流I1から第二電流I2に上昇し、駆動信号電圧GT0が停止すると励磁電流は第二電流I2から第一電流I1に減少するものであって、図8における第一電圧CMP1は第一電流I1の例えば90%相当の電流に対応した検出電圧とし、第二電圧CMP2は第二電流I2の例えば90%相当の電流に対応した検出電圧としておけばよい。

0048

実施の形態2.
次に、実施の形態2による車載電子制御装置の全体回路ブロック図である図7と、図7のものの通電制御回路ユニットの詳細回路図である図8と、図7のもののパルス列信号の一覧表である図9について、その構成を詳細に説明する。なお、図8に示された通電制御回路ユニットは、後述する図11に示された実施の形態1の変形形態である車載電子制御装置においても適用されるものである。
図7において、車載電子制御装置100Bは、制御電圧Vccを発生する安定化電源110と、マイクロプロセッサCPUを含む演算制御回路部120Bと、時差制御回路140Bを含む通電制御回路ユニット240Bと、誘導性負荷104a、104b、104cが発生する通電遮断時の誘導電圧を制限する放電制御回路160を主体として構成されている。
そして、車載電子制御装置100Bの外部に接続されているものとして、DC12V系の車載バッテリである直流電源101が図示しない電源スイッチによって付勢される電源リレーの出力接点である負荷電源スイッチ102を介して接続されて、車載電子制御装置100Bに対してその電源電圧Vbbを供給するようになっている。
また、車載電子制御装置100Bには、各種の入力センサと電源スイッチを含む入力センサ103が接続されるとともに、車載電子制御装置100Bよって駆動される出力負荷104は、その一部として例えばリニアソレノイドである誘導性負荷104a〜104cを含んでいる。

0049

車載電子制御装置100Bの内部構成として、誘導性負荷104aの下流端は合成電流検出抵抗175を介して通電制御回路ユニット240B内の開閉制御素子145に接続され、この合成電流検出抵抗175の両端電圧は差動増幅器176を介して電流監視信号INとしてマイクロプロセッサCPUに入力されている。
また、開閉制御素子145と合成電流検出抵抗175との接続点には放電ダイオード169aが設けられ、この放電ダイオード169aは退避コンデンサ161と逆流防止ダイオード162を介して直流電源101の正側ラインに接続されるか、又は退避コンデンサ161を介して直流電源101の負側グランドラインに接続されている。
更に、退避コンデンサ161には、電圧制限ダイオード163と過電圧検出抵抗164との直列回路と、放電抵抗165と放電トランジスタ166との直列回路とが並列接続されて放電制御回路160を構成し、この放電制御回路160は、退避コンデンサ161の充電電圧が電圧制限ダイオード163の動作電圧Vzを超過したときに放電トランジスタ166が閉路駆動され、退避コンデンサ161の充電電荷を放出して、その充電電圧を所定値に制限するものとなっている。

0050

そして、演算制御回路部120Bは、不揮発性のプログラムメモリ(PMEM)及びデータメモリ(DMEM)と揮発性のRAMメモリ(RMEM)を含むメモリ(MEM)121と、多チャンネルAD変換器(ADC)122を含むマイクロプロセッサ(CPU)123によって構成されていて、このマイクロプロセッサ(CPU)123は誘導性負荷104a〜104cに対する励磁電流を可変制御するためのパルス列信号である駆動信号電圧GT0として駆動信号電圧GT0a、GT0b、GT0cをフラグメモリFLGa、FLGb、FLGc)124a、124b、124cから発生するようになっている。
複数の誘導性負荷104a〜104cは、それぞれ同様に通電制御回路ユニット240Bと差動増幅器176と合成電流検出抵抗175とが接続され、マイクロプロセッサ(CPU)123はそれぞれの誘導性負荷104a〜104cに対する駆動信号電圧GT0a〜GT0cを発生するようになっている。
ただし、放電制御回路160は各誘導性負荷104a〜104cに対して共用されていて、放電ダイオード169a、169b、169cのみが個別に接続されている。
即ち、誘導性負荷104a〜104cの各負側端子は、それぞれに放電ダイオード169a〜169cを介して共通の退避コンデンサ161に接続されている。

0051

一方、開閉制御素子145は、図1のものと同様の電界効果型トランジスタである第一及び第二の開閉素子145a、145bの並列回路によって構成されていて、第一の開閉素子145aは、第二の開閉素子145bに比べてスルーレートが大きな電流増減率を有するとともに、第二の開閉素子145bは第一の開閉素子145aに比べて内部抵抗が小さい高導電率のものが使用されている。
また、第一の開閉素子145aのソース端子には切換電流検出抵抗147aが接続されて、その両端電圧は第一電流検出電圧Vssとして時差制御回路140Bに入力されている。
なお、図8で後述するとおり、第一の開閉素子145aがカレントミラー端子を有する場合には、この端子に切換電流検出抵抗147aaを接続して第一電流検出電圧Vssを得ることもできるものである。

0052

図8において、通電制御回路ユニット240Bに含まれる時差制御回路140Bによって、第一ゲート電圧GT1と第二ゲート電圧GT2が印加される開閉制御素子145には、図2の場合と同様に一対の第一の開閉素子145aと昇圧用の第二の開閉素子145bが並列接続されているとともに、閉路時の内部抵抗が小さい電界効果型の並列開閉素子145bbが付加されている例が点線表示されており、この並列開閉素子145bbにも第二ゲート電圧GT2が印加され、各開閉素子に含まれる内部寄生コンデンサ146a、146b・146bbが図示されている。
なお、この通電制御回路ユニット240Bは図7で示した誘導性負荷の電流制御用として使用されるほかに、図1における第一の開閉素子145aに対して切換電流検出抵抗147a、147aaを付加して第一電流検出電圧Vssが得られるようにすれば、図1で示した通電制御回路ユニット240Aの代替ユニットとして使用されて昇圧制御用として使用することができるものであり、その詳細は図11において後述する。
そして、駆動信号電圧GT0が可変一定の電流制御を行うためのパルス列信号を発生する第二実施形態のものである場合には、駆動信号電圧GT0は平滑抵抗171と平滑コンデンサ172を介して平滑化されて、目標電流に比例したアナログ信号電圧に変換され、分圧抵抗173を介して減率電圧CMP0を得るようになっており、この分圧抵抗173の分圧比は例えば90%となっている。

0053

これに対し、図1で示した第一実施形態における昇圧制御用の場合には、誘導性負荷の励磁電流は第一電流I1から第二電流I2に上昇するまでは駆動信号電圧GT0の論理レベルは「H」を持続し、この論理レベルが「L」に反転すると第二電流I2から第一電流I1に減少するようになっていて、平滑抵抗171、平滑コンデンサ172、分圧抵抗173は不要である。
時差制御回路140Bは、第一時差設定部となる第一時差設定回路と、第二時差設定部となる第二時差設定回路を備え、この第一時差設定回路は、第一電流比較回路141aと中間論理積素子144aと一時記憶回路142と論理和素子143aによって構成されている。
第一電流比較回路141aは、第一電流検出電圧Vssの値が第二実施形態における減率電圧CMP0以上であるか、第一実施形態における電流下限値である第一電流I1(図5(D)参照)に接近した所定の第一電圧CMP11以上であって、駆動信号電圧GT0が発生していることによって、中間論理積素子144aを介して一時記憶回路142をセット駆動するようになっている。

0054

これに伴い、論理和素子143aは、駆動信号電圧GT0が発生すると直ちに第一ゲート電圧GT1を発生し、一時記憶回路142がセット信号を発生している期間は第一ゲート電圧GT1の発生を持続し、駆動信号電圧GT0が停止すると一時記憶回路142がリセットされるまでの第一開路遅延時間Tdoff(図4(B)参照)を置いて第一ゲート電圧GT1を停止するようになっている。
第二時差設定回路は、第二電流比較回路141bと中間論理積素子144bと一時記憶回路142と論理積素子143bによって構成されている。
第二電流比較回路141bは、第一電流検出電圧Vssの値が第二実施形態における減率電圧CMP0以上であるか、第一実施形態における電流上限値である第二電流I2(図5(D)参照)に接近した第二電圧CMP12以上であることによって、中間論理積素子144bを介して一時記憶回路142をリセット駆動するようになっている。
これに伴い、論理積素子143bは、駆動信号電圧GT0が発生した後に、一時記憶回路142がセット駆動されるまでの第二閉路遅延時間Tdon(図4(D)参照)をおいて第二ゲート電圧GT2を発生するとともに、駆動信号電圧GT0が停止すると直ちに第二ゲート電圧GT2を停止するようになっている。

0055

なお、図8信号入力回路に図示された2個のスイッチは不要のものであり、用途に応じて減率電圧CMP0が適用されるか、第一電圧CMP1と第二電圧CMP2が適用されるかの使い分けを便宜表示したものとなっている。
次に、第一の開閉素子145aのゲート端子には、平滑コンデンサ148aと平滑抵抗149aによるフィルタ回路が設けられていて、第一の開閉素子145aの急峻な開閉動作に伴うノイズ発生を抑制するようになっている。
但し、このフィルタ回路を付加したことに伴って低下する第一の開閉素子145aの電流増減率の値は、第二の開閉素子145b及び並列開閉素子145bb側の電流増減率よりも大きな値となっている。
また、第二の開閉素子145bのゲート端子には、安定化コンデンサ148bと安定化抵抗149bとによる安定化回路が設けられていて、これによって第二の開閉素子145b又は第二の開閉素子145bと並列開閉素子145bbの内部寄生コンデンサ146b、146bbによる過度な開路遅延動作を抑制し、適度な開閉遅延動作を行うようになっている。

0056

図9において、演算制御回路部120Bは不揮発性のデータメモリを備え、その中の例えばN=24ビットを1単位とする25単位のメモリは、パルス列信号格納メモリとして使用されている。
メモリ番号S(S=0〜24)に対応したメモリSはN=24ビットのメモリの中のS個のメモリの論理が「1」であり、N−S個のメモリの論理は「0」となっている。
そして、メモリSの中の論理「1」と論理「0」の配列は、Nビットのメモリの中で極力分散化されており、例えば12個の論理「1」に続いて12個の論理「0」を配列して、1回の開閉制御素子145の断続動作によって通電デューティ50%を得る場合であれば、論理「1」と論理「0」を交互に配列して12回の断続動作によって同じ通電デューティ50%を得るようになっている。
演算制御回路部120Bは更に、誘導性負荷104a〜104cに対応して1単位が24ビットのリングレジスタRRGa、RRGb、RRGcを備え、このリングレジスタには必要とされる通電デューティγに対応したメモリSのデータが転送され、このリングレジスタの論理信号所定周期クロック信号CLKによって順次循環移動して、最終段の論理信号が順次にフラグメモリ(FLGa、FLGb、FLGc)124a、124b、124cに一時保存され、これが駆動信号電圧GT0a、GT0b、GT0cとして出力されるようになっている。

0057

以下、図7図9のとおり構成された実施の形態2による車載電子制御装置100Bについて、その作用、動作を詳細に説明する。
なお、図8で示された通電制御回路ユニット240Bを図1で示された実施の形態1における車載電子制御装置100Aに適用する場合には、図3による高圧コンデンサの充電特性と誘導素子電流のタイムチャートと、図4における開閉制御素子の駆動信号のタイムチャートと、図5における開閉制御素子の駆動信号の詳細タイムチャートについては実施の形態1において前述したとおりである。
まず、図7において、図示しない電源スイッチが閉路されると、電源リレーの出力接点である負荷電源スイッチ102が閉路して、車載電子制御装置100Bに電源電圧Vbbが印加される。

0058

その結果、安定化電源110が例えばDC5Vの安定化された制御電圧Vccを発生して、マイクロプロセッサ(CPU)123が制御動作を開始する。
マイクロプロセッサ(CPU)123は入力センサ103の動作状態と、メモリ(MEM)121の一部である不揮発性のプログラムメモリ(PGM)に格納された制御プログラムの内容に応動して、出力負荷104に対する負荷駆動指令信号を発生し、出力負荷104の中の特定の電気負荷である誘導性負荷104a〜104cに対しては、駆動信号電圧GT0a〜GT0cを発生して、可変一定の励磁電流を供給するようになっている。
次に、図7のものの動作説明用フローチャートである図10について説明する。なお、ここでは誘導性負荷104aの電流制御について説明するが、他の誘導性負荷104b、104cに対する電流制御の場合も同様である。

0059

図10において、工程S1000はマイクロプロセッサ(CPU)123が電流制御を開始する動作開始テップである。
続く工程S1001は図示しない初期設定フラグ監視することによって初期設定が完了しているかどうかを判定し、完了であれば「YES」の判定を行って工程S1003aへ移行し、未完了であれば「NO」の判定を行って工程S1002aへ移行する判定ステップである。
工程S1002aは、目標電流I0を読出設定するステップであり、対象となる誘導性負荷が例えばリニアソレノイドであって、駆動機構静摩擦抵抗が作用するのを回避するために微小のリップル電流を含むディザ電流制御を行う場合であれば、ディザ振幅電流ΔIの設定も行われる。
続く工程S1002bは、工程S1002aでディザ振幅の設定が行われているときの目標電流の上限値と下限値が設定されるステップである。
続く工程S1002cは、電源電圧Vbbの現在値と、誘導性負荷104cの設置環境温度を検出して誘導性負荷104cの現在の抵抗値を推定するステップである。

0060

続く工程S1002dは、目標電流と現在電圧と現在抵抗から推定される通電デューティγ0=I0×R/Vbbと、工程S1002bで設定された上限電流設定値I2と下限電流設定値I1に対応した通電デューティγ2・γ1を算出するとともに、図9のデータメモリの中から通電デューティγ0に最も近い番号のメモリを選んでリングレジスタRRGaに転送して工程S1003aへ移行するステップである。
なお、工程S1002aから工程S1002dによって構成された工程ブロックS1002は、目標通電デューティγの設定手段となるものであり、図9のデータテーブルによれば通電デューティは4.2%単位でしか増減調整が行えないようになっている。
しかし、リングレジスタを一巡する判定周期Tc=T0×N(クロック信号CLKの周期T0とレジスタのビット数Nとの積)は、誘導性負荷104cの抵抗値とインダクタンスLとの比率である時定数τ=L/Rに比べて圧倒的に小さな値に設定されていて、例えばデューティS/N=50の場合とデューティS/N=54.2の場合を交互に反転使用すれば中間デューティとして52.1%を得ることができ、デューティS/N=50、54.2、50を組合わせて順次交替使用すれば(50+54.2+50)/3=51.4の平均デューティを得ることができる。

0061

以下同様に、異種のデューティS/Nの組合わせとその適用頻度の多少によって様々な中間デューティが得られる。
従って、マイクロプロセッサ(CPU)123としては目標電流と検出電流偏差の大小に応じた比例・積分制御を行うことにより、設定したい通電デューティに最も近い値のものを選択すれば、結果的には高精度な定電流制御を行うことができるものである。
工程S1002dに続く工程S1003aは、工程S1002bにおいてディザ電流の設定が行われたかどうかを判定し、設定されておれば「YES」の判定を行って工程S1004へ移行し、設定されていなければ「NO」の判定を行って工程S1003bへ移行する判定ステップである。
工程S1003bでは、工程S1002dで設定された通電デューティγ0又は、以降の工程S1006a、S1006b、S1009a、S1009bで設定変更された最新の通電デューティを維持して工程S1007aへ移行する最新状態の維持とするステップである。
工程S1004はディザ振幅の大小変更時期であるかどうかを判定し、変更時期でなければ「NO」の判定を行って工程S1003bへ移行し、変更時期であれば定期的に「YES」の判定を行って工程S1005へ移行する判定ステップである。

0062

工程S1005は、ディザ電流の大電流期間であるか小電流期間であるかを判定して、大電流期間であれば「YES」の判定を行って工程S1005へ移行して通電デューティγ2が設定され、小電流期間であれば「NO」の判定を行って工程S1006aへ移行して通電デューティγ1が設定され、大電流期間であれば「YES」の判定を行って工程S1006bへ移行して通電デューティγ2が設定される判定ステップである。
工程S1003b又は工程S1006a又は工程S1006bに続く工程S1007aでは、工程S1002a又は工程S1002bで設定された目標電流設定値I0又は上限電流設定値I2又は下限電流設定値I1による現状設定値と、電流監視信号INによって読出された現在電流の比較偏差の有無を判定し、比較偏差が許容値の範囲内であれば「NO」の判定を行って工程S1007bへ移行して通電デューティを現状維持するとともに、比較偏差有りであれば「YES」の判定を行って工程S1008へ移行する判定ステップである。
工程S1008は、電流監視信号INが設定値より大きければ「YES」の判定を行って工程S1009aへ移行し、小さければ「NO」の判定を行って工程S1009bへ移行して、通電デューティの減量又は増量が行われる制御誤差正負の判定ステップである。
工程S1007b又は工程S1009a又は工程S1009bに続く動作終了工程S1010では、他の制御プログラムが実行されて、予め定められた制限時間以内に動作開始工程である工程S1000へ復帰して、以降の工程が繰返してされるようになっている。

0063

以上の説明で明らかなとおり、実施の形態2における時差制御回路の構成には、第二閉路遅延時間Tdonと第一開路遅延時間Tdoffを得るために図2で示した時差制御回路140Aのように抵抗とコンデンサを用いたタイマを使用するものと、図8で示した時差制御回路140Bのように第一の開閉素子145a側に流れている第一電流を切換電流検出抵抗147a、147aaによって検出するものがあり、この両方式はいずれも図1で示した昇圧制御回路、或いは図7で示した電流制御回路に適用可能なものとなっている。
しかし、図7の電流制御回路の場合で、励磁電流が急増又は急減しているときの開閉素子145a、145bの挙動には、その動作原理に基づく根本的な相違点がある。
まず、図2の時差制御回路140Aを図7定電流制御回路に適用して、駆動信号電圧GT0の断続動作によって可変一定の励磁電流を得る場合(図12参照)には、例えば目標とする励磁電流I0に接近した90%〜110%の電流が既に流れている安定制御状態と、目標電流I0とは大幅に乖離して励磁電流が急増又は急減している過渡状態のいずれであっても、開閉制御素子145はその電流増減率αに対応したタイマによって開閉動作が制御されている。

0064

一方、図8の時差制御回路140Bを図7の定電流制御回路に適用して、駆動信号電圧GT0の断続動作によって可変一定の励磁電流を得る場合に、例えば目標とする励磁電流I0に接近した90%〜110%の電流が既に流れている安定制御状態においては、目標電流I0の90%程度の電流に対応した検出電圧である減率電圧CMP0の有無によって励磁電流が第一の開閉素子145aに流れているかどうか、或いは、第二の開閉素子145bに流れていた励磁電流が第一の開閉素子145aに移行したかどうかを判定することができる。
しかし、励磁電流が目標電流I0とは大幅に乖離して励磁電流が急増している過渡状態においては、比較基準となる減率電圧CMP0は急増しているが実際の励磁電流は誘導性負荷の誘導時定数の影響で緩慢に上昇しているので一時記憶回路142がセットされることはなく、従って、第一の開閉素子145aから第二の開閉素子145bへの移行は行なわれることがない。

0065

同様に、励磁電流が目標電流I0とは大幅に乖離して励磁電流が急減している過渡状態においては、比較基準となる減率電圧CMP0は急減しているが実際の励磁電流は誘導性負荷の誘導時定数の影響で緩慢に減少しているので一時記憶回路142がリセットされることはなく、第一の開閉素子145aから第二の開閉素子145bへの移行は行なわれることがない。従って、時差制御回路140Bによるものは、励磁電流の急増・急減状態においては、第二の開閉素子145bが閉路されることはなく、常に第一の開閉素子145aのみで励磁電流の断続動作が行われることになる。
その結果、第一の開閉素子145aは励磁電流の急増・急減状態における閉路通電損失と、定電流の安定制御状態における開閉過渡損失を分担し、第二の開閉素子145bは定電流の安定制御状態における閉路通電損失を分担することになり、比較的低電圧で開閉過渡損失が多くならない誘導性負荷の可変一定の電流制御に適している。

0066

直流電源101から給電される誘導性負荷である誘導素子131に直列接続されて、駆動信号電圧GT0の論理レベルに応動して閉路動作と開路動作を行う開閉制御素子145に対する通電制御回路ユニット240Bであって、開閉制御素子145は、第一及び第二の開閉素子145a、145bの並列回路によって構成されていて、一方の開閉素子である第一の開閉素子145aは、他方の開閉素子である第二の開閉素子145bに比べてスルーレートが大きな電流増減率を有するとともに、他方の開閉素子は一方の開閉素子に比べて内部抵抗が小さい高導電率を有しており、駆動信号電圧GT0は、時差制御回路140Bによって第一ゲート電圧GT1と第二ゲート電圧GT2に分配され、第一の開閉素子145aは第一ゲート電圧GT1の論理レベルに応動して閉路動作と開路動作を行い、第二の開閉素子145bは第二ゲート電圧GT2の論理レベルに応動して閉路動作と開路動作を行うように構成されていて、時差制御回路140Bは、駆動信号電圧GT0が発生すると、まず第一の開閉素子145aを閉路するための第一ゲート電圧GT1を発生し、続いて所定の第二閉路遅延時間Tdonを置いて第二の開閉素子145bを閉路するための第二ゲート電圧GT2を発生する第二時差設定部を備え、時差制御回路140Aは更に、駆動信号電圧GT0が停止すると、まず第二ゲート電圧GT2を停止し、続いて所定の第一開路遅延時間Tdoffを置いて第一ゲート電圧GT1を停止する第一時差設定部を備えている。

0067

また、時差制御回路140Bは、第一時差設定部となる第一時差設定回路と、第二時差設定部となる第二時差設定回路を備え、第一の開閉素子145aは、そのソース端子に直列接続された切換電流検出抵抗147a、又はカレントミラー端子に接続された切換電流検出抵抗147aaの上流電位である第一電流検出電圧Vssを発生し、第一時差設定回路は、第一電流比較回路141aと中間論理積素子144aと一時記憶回路142と論理和素子143aとによって構成され、第一電流比較回路141aは、駆動信号電圧GT0の動作中において第一電流検出電圧Vssの値が、誘導性負荷に対する目標電流に接近した予め定められた減率電流に対応した減率電圧CMP0又は所定の第一電圧CMP1以上の電圧を発生していることによって、中間論理積素子144aを介して一時記憶回路142をセット駆動するようになっている。

0068

そして、論理和素子143aは、駆動信号電圧GT0が発生すると直ちに第一ゲート電圧GT1を発生し、一時記憶回路142がセット信号を発生している期間は第一ゲート電圧GT1の発生を持続し、駆動信号電圧GT0が停止すると一時記憶回路142がリセットされるまでの第一開路遅延時間Tdoffを置いて第一ゲート電圧GT1を停止し、第二時差設定回路は、第二電流比較回路141bと中間論理積素子144bと一時記憶回路142と論理積素子143bによって構成され、第二電流比較回路141bは、駆動信号電圧GT0の停止中において第一電流検出電圧Vssの値が、減率電圧CMP0又は予め定められた第二電圧CMP2以上の電圧を発生していることによって、中間論理積素子144bを介して一時記憶回路142をリセット駆動し、論理積素子143bは、駆動信号電圧GT0が発生した後に、一時記憶回路142がセット駆動されるまでの第二閉路遅延時間Tdonをおいて第二ゲート電圧GT2を発生するとともに、駆動信号電圧GT0が停止すると直ちに第二ゲート電圧GT2を停止するものとなっている。

0069

以上のとおり、この実施の形態2では、第一の開閉素子は第一電流検出電圧Vssを発生するための切換電流検出抵抗を備えるとともに、時差制御回路には駆動信号電圧GT0と第一の開閉素子の電流の増加判定と、第二の開閉素子の電流が第一の開閉素子側に移行したかどうか判定する比較判定回路を備えており、時差制御回路に駆動信号電圧GT0が入力されると、第一ゲート電圧GT1は直ちに発生するが、第二ゲート電圧GT2は第一電流検出電圧Vssが所定値以上に増加した時点で発生するとともに、駆動信号電圧GT0が停止されると第二ゲート電圧GT2は直ちに発生するが、第一ゲート電圧GT1は第一電流検出電圧Vssが所定値以上に増加して、第二の開閉素子の電流が第一の開閉素子側に移行した時点で停止するようになっている。

0070

従って、第二の開閉素子は第一の開閉素子が閉路している期間内に開閉動作が行われることによって開閉過渡損失の発生が防止され、第二の開閉素子の閉路期間においては第一の開閉素子の閉路通電損失が削減され、相互に発生損失を分担することができるとともに、第一ゲート電圧GT1と第二ゲート電圧GT2の発生と停止のタイミングは、タイマ回路に依存することなく、第一電流検出電圧Vssと目標負荷電流に対応した電流検出電圧に接近した減率電圧CMP0又は第一電圧CMP1と第二電圧CMP2との比較を行うことによって正確、迅速に決定することができる特徴がある。
なお、図8実線で示された実施の形態(第一電圧CMP1と第二電圧CMPを接続しない)は、時差制御回路140Bに入力される駆動信号電圧GT0の断続周期が短く、開閉制御素子の1回の断続動作による負荷電流の増減が微小である定電流制御に適したものとなっている。

0071

また、時差制御回路140Bに入力される駆動信号電圧GT0の断続周期が予め定められた断続周期よりも大きく、1回の閉路駆動指令によって負荷電流は第一電流I1から第二電流I2に上昇し、続く1回の開路指令によって負荷電流が第二電流I2から第一電流I1に減少するものにおいて、第一電流比較回路141aは、第一電流検出電圧Vssの値が第一電流I1に接近したときの第一電圧CMP1以上であって、駆動信号電圧GT0が発生していることによって、中間論理積素子144aを介して一時記憶回路142がセット駆動され、第二電流比較回路141bは、第一電流検出電圧Vssの値が第二電流I2に接近したときの第二電圧CMP2以上であって、駆動信号電圧GT0が停止していることによって、中間論理積素子144bを介して一時記憶回路142がリセット駆動されるようになっている。

0072

以上のとおり、この実施の形態2では、第一電流比較回路には、開閉制御素子の一回の断続動作に伴う下限電流である第一電流I1に接近した第一電圧CMP1が比較入力として使用され、第二電流比較回路には、開閉制御素子の一回の断続動作に伴う上限電流である第二電流I2に接近した第二電圧CMP2が比較入力として使用されている。
従って、この実施形態は、図1で示された昇圧回路ユニット130における通電制御回路ユニット240Aの代替手段として適用するのに適していて、この場合の駆動信号電圧GT0は図1における駆動信号出力回路138が発生し、図8における平滑抵抗171と平滑コンデンサ172と分圧抵抗173とによる減率電圧CMP0は不使用で除去されるものとなっている。

0073

また、時差制御回路140Bは、論理和素子143aの出力回路に接続された平滑抵抗149aと、平滑コンデンサ148aとによるフィルタ回路を備えるとともに、論理積素子143bの出力回路に接続された安定化抵抗149bと安定化コンデンサ148bとによる安定化回路を備え、フィルタ回路は、第一ゲート電圧GT1の急峻な変化を抑制して、第一の開閉素子145aの急峻な開閉動作にともなうノイズ発生を抑制するものであるのに対し、安定化回路は、第二の開閉素子145b又は並列開閉素子145bbの内部寄生コンデンサ146b、146bbのばらつき変動による開閉過渡時間の変動を抑制して、第二ゲート電圧GT2によるゲート電圧の増減特性を安定化するためのものとなっている。

0074

以上のとおり、この実施の形態2では、第一の開閉素子のゲート端子と、第二の開閉素子及び並列開閉素子のゲート端子には、それぞれフィルタ回路と安定化回路が設けられている。
従って、第一の開閉素子を過度に急速開閉することによって発生するノイズを抑制しながら、第一の開閉素子の急速開閉動作を行って、開閉動作中に発生する過渡損失を抑制することができるとともに、第二の開閉素子の遅延閉路時間は、その内部寄生コンデンサの静電容量のばらつきによって変動するが、第二時差設定コンデンサを設けて合成容量を大きくし、これに応じて第二遅延閉路抵抗の抵抗値を小さくしておくことによって、安定した遅延閉路時間を得ることができ、これにより第一の開閉素子の閉路通電損失の増大を抑制することができる特徴がある。

0075

また、誘導性負荷は、車載バッテリである直流電源101から電源電圧Vbbが供給され、開閉制御素子145を含む通電制御回路ユニット240A、240Bによって励磁電流の断続制御が行われ、開閉制御素子145の通電デューティγによって可変又は一定の励磁電流が供給される誘導性負荷104aである電磁コイルであって、誘導性負荷104aである電磁コイルには、開閉制御素子145が開路したときに蓄積電磁エネルギーを放出する放電ダイオード169aが並列接続されており、通電制御回路ユニット240A、240Bに入力される駆動信号電圧GT0は、駆動信号発生部が発生するパルス列信号となっていて、パルス列信号は、判定周期Tcの中で発生した駆動信号電圧GT0の発生回数Sと1回の発生時間T0との積であるの閉路時間Ton=S×T0と、判定周期Tcとの比率である通電デューティγ=Ton/Tcを増減することによって励磁電流が増減制御されるものであり、駆動信号発生部は、誘導性負荷104aである電磁コイルに対する励磁電流の目標値と電流監視信号INに応動して、通電デューティγを増減調整する演算制御回路部120Bとなっている。

0076

以上のとおり、この実施の形態2による車載電子制御装置は、開閉制御素子によって誘導性負荷である電磁コイルに電源電圧Vbbを断続印加して、この開閉制御素子の通電デューティによって誘導性負荷である電磁コイルに対する励磁電流が目標電流と合致するように制御する駆動信号発生部を備え、開閉制御素子は高速開閉に適した第一の開閉素子と、内部抵抗が小さい第二の開閉素子を並列接続して構成されるとともに、駆動信号発生部が発生する駆動信号電圧GT0を分配して、第一の開閉素子を閉路駆動する第一ゲート電圧GT1と、第二の開閉素子を閉路駆動する第二ゲート電圧GT2を生成する時差制御回路を備えており、時差制御回路は、駆動信号電圧GT0が発生すると第二ゲート電圧GT2を第一ゲート電圧GT1よりも遅延発生し、駆動信号電圧GT0が停止すると第一ゲート電圧GT1を第二ゲート電圧GT2よりも遅延停止するようになっている。
従って、開閉制御素子の開閉動作頻度を高くして、誘導性負荷である電磁コイルに対する励磁電流の制御精度を向上することができる特徴がある。
なお、図7で適用された通電制御回路ユニット240B(図8参照)に代わって、図12で詳述するとり図2で示した通電制御回路ユニット240Aを適用する場合には、図7の演算制御回路部120Bが発生する駆動信号電圧GT0aをそのまま図2における駆動信号電圧GT0として印加すればよい。

0077

また、放電ダイオード169aは、退避コンデンサ161と逆流防止ダイオード162を介して直流電源101の正側ラインに接続されるか、又は退避コンデンサ161を介して直流電源101の負側グランドラインに接続され、退避コンデンサ161には、電圧制限ダイオード163と過電圧検出抵抗164との直列回路と、放電抵抗165と放電トランジスタ166との直列回路とが並列接続されて放電制御回路160を構成し、放電制御回路160は、退避コンデンサ161の充電電圧が電圧制限ダイオード163の動作電圧Vzを超過したときに放電トランジスタ166が閉路駆動されて、退避コンデンサ161の充電電荷を放出し、その充電電圧を所定値に制限するものであり、退避コンデンサ161の負側端子をグランドラインに接続する場合には、電圧制限ダイオード163の動作電圧Vzは電源電圧Vbbの最大値よりも大きな値となっている。

0078

以上のとおり、この実施の形態2による車載電子制御装置は、開閉制御素子が開路したときに、誘導性負荷に流れていた励磁電流によって充電される退避コンデンサを備え、この退避コンデンサの充電電圧は放電制御回路によって所定値に制限されるようになっている。
従って、誘導性負荷に流れていた励磁電流が目標値よりも大きいときに、制御開閉素子を開路することによって励磁電流を急速減衰させて、速やかに目標値に復元することができるので、高速・高精度の電流制御を行うことができる特徴がある。
なお、誘導性負荷に蓄積されていた電磁エネルギーの一部は、開閉制御素子が開路したときに一時的に退避コンデンサに蓄積され、これが開閉制御素子の断続周期の間に徐々に放電抵抗で消費されるので、放電抵抗には瞬時の過大損失が発生せず、小形の回路部品を使用することができるとともに、電流制御は行わないで単に断続制御が行われる誘導性負荷がある場合には、退避コンデンサと放電制御回路をこれらの誘導性負荷に共用して、コスト負担を軽減することができるものである。

0079

また、放電トランジスタ166に定電流制御機能を付加すれば放電抵抗165は削除することができるものである。
一方、励磁電流の急速減衰を行うと開閉制御素子の開閉過渡損失が増加するとともに、高頻度の断続制御を行うことができることによって、ますます開閉過渡損失の発生頻度が増加することになるが、その開閉過渡損失は電流増減率が大きい第一の開閉素子によって分担される特徴がある。

0080

更に、駆動信号発生部は、通電デューティγの値によって選択される複数個のリングレジスタS(S=1〜n)を備え、リングレジスタSは、N個のクロック信号によって一巡して、判定周期Tcと対応するNビットのメモリによって構成され、NビットのメモリのうちのS個のメモリが論理「1」となり、N−S個のメモリが論理「0」とすることによって通電デューティはγ=S/Nとなり、リングレジスタSの各メモリの論理信号は、発生時間T0を周期とするクロック信号によって順次読み出されて、これが駆動信号電圧GT0となっている。

0081

以上のとおり、この実施の形態2による車載電子制御装置は、N個のクロック信号で判定周期Tcが得られるNビットのリングレジスタが使用され、このリングレジスタに配列された論理「1」の閉路指令信号に応動して通電制御回路ユニットに対する駆動信号電圧GT0が発生するようになっていて、リングレジスタ内の論理「1」の個数Sに対応して開閉制御素子の通電デューティγ=S/Nが決定されるようになっている。
従って、論理「1」となるビットをNビットのレリングジスタ内に分散配置しておくと、脈動変動が少ない安定した励磁電流を得ることができる特徴がある。

0082

例えば、100ビットのレジスタの中で90ビット分は論理「0」、10ビット分は論理「1」とし、これを集中配列した場合には連続する90クロックでは開路指令、続く10クロックでは閉路指令となって、100クロックの中で開閉制御素子は1回だけ断続動作を行うことになり、これによる通電デューティはγ=10/100となる。
一方、9クロックの開路指令と1クロックの閉路を10回繰り返した場合にも同じ通電デューティが得られて励磁電流の脈動変動が抑制されるが、この場合には同じ期間内に10回の断続動作を行う必要があって、開閉制御素子の開閉過渡損失の発生頻度が増加することになる。
しかし、その開閉過渡損失は電流増減率が大きい第一の開閉素子によって分担される特徴がある。

0083

次に、実施の形態1の変形形態である車載電子制御装置の全体回路ブロック図である図11について、図1のものとの相違点を中心にして、その構成を詳細に説明する。なお、図11に示された車載電子制御装置においては、図2に示された通電制御回路ユニットに代わって図7に示された通電制御回路ユニットが適用されている。図11において、車載電子制御装置100Cは図1における車載電子制御装置100Aと同様に、安定化電源、演算制御回路部、昇圧回路ユニット、インジェクタ駆動回路である電気負荷駆動回路を備えていて、昇圧回路ユニット130は通電制御回路ユニット240Aが通電制御回路ユニット240Bに変更されていること以外は図1のものと同一である。
但し、昇圧回路ユニット130については、図11では駆動信号出力回路138と合成電流検出抵抗135が図示されているものの、図1における高圧コンデンサ133、第一の比較器136a、第二の比較器137aとこれ等の関連回路については図示が省略されている。

0084

また、図1の通電制御回路ユニット240Aに代わって適用されている通電制御回路ユニット240Bは、図8で示されたものとその内部構成は同じであるが、通電制御回路ユニット240Bの入力信号回路については次のとおりインジェクタ駆動回路用に適合するように変更されている。
第一の相違点は、図11では合成電流検出抵抗135が開閉制御素子145の下流側に接続されているのに対し、図8における合成電流検出抵抗175は図7で示すとおり開閉制御素子145の上流側に接続されている。
その結果、図11における切換電流検出抵抗147aは合成電流検出抵抗135と直列接続されているので、第一電流検出電圧Vssは切換電流検出抵抗147aと合成電流検出抵抗135の両端電圧の合計値となっている。
第二の相違点は、図8における駆動信号電圧GT0は、図7における演算制御回路部120Bが発生する定電流制御用のパルス列信号であったが、図11では駆動信号出力回路138が発生する昇圧制御用の駆動信号電圧GT0となっている。

0085

従って、図8における平滑抵抗171、平滑コンデンサ172、分圧抵抗173は廃止されていて、第一電流比較回路141aには、図3で前述した電流下限値Vref11の分圧電圧である第一電圧CMP1が入力され、第二電流比較回路141bには、図3で前述した電流上限値Vref12の分圧電圧である第二電圧CMP2が入力されている。
なお、図11における時差制御回路140Bにおいては、中間論理積素子144bは省略して、第二電流比較回路141bの出力によって一時記憶回路142を直接リセットすることが可能である。
その理由は、第二電圧CMP2>第一電圧CMP1の関係にあるため、一時記憶回路142が中間論理積素子144aによってセットされる時点では、第二電流比較回路141bによって一時記憶回路142が誤ってリセットされることがないためである。

0086

図11のものによる高圧コンデンサ133に対する昇圧制御の動作は、図1のものと同様であるが、図11のものでは、図3(B)における素子電流がゼロから第一電流I1に上昇する過程では第一の開閉素子145aが開路されることはない。

0087

次に、実施の形態2の変形形態である車載電子制御装置の全体回路ブロック図である図12について、図7のものとの相違点を中心にして、その構成を詳細に説明する。なお、図12に示された車載電子制御装置においては、図7に示された車載電子制御装置における通電制御回路ユニットに代わって図2に示された通電制御回路ユニットが適用されている。図12において、車載電子制御装置100Dは図7における車載電子制御装置100Bと同様に、安定化電源110、演算制御回路部120B、放電制御回路160、合成電流検出抵抗175、差動増幅器176を備えている。
しかし、図7の通電制御回路ユニット240Bに代わって適用されている通電制御回路ユニット240Aは、図2で示されたものとその内部構成は同じであるが、通電制御回路ユニット240Aの入力信号回路については次のとおり可変一定の定電流制御に適合するように変更されている。

0088

第一の相違点は、図2では合成電流検出抵抗135が開閉制御素子145の下流側に接続されているのに対し、図12における合成電流検出抵抗175は開閉制御素子145の上流側に接続されている。
第二の相違点は、図2における駆動信号電圧GT0は、図1における昇圧回路ユニット130内の駆動信号出力回路138で発生するものであったが、図12では演算制御回路部120Bが発生する駆動信号電圧GT0aとなっている。
その結果、図12のものによる誘導性負荷104a〜104cに対する電流制御の動作は、図7のものと同様である。
但し、図7図8における時差制御回路140Bは移行電流出形式のものであるのに対し、図12における時差制御回路140Aはタイマ方式であるため、安定電流制御状態において第一の開閉素子145aから第二の開閉素子145bへの電流切換時に発生する余裕遅延時間によって第一の開閉素子145aに発生する閉路通電損失が増大する傾向のものとなっている。

0089

本願は、様々な例示的な実施の形態及び実施例が記載されているが、1つ、または複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。
従って、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。例えば、少なくとも1つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも1つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。

0090

101直流電源、131誘導素子(誘導性負荷)、140A時差制御回路、145開閉制御素子、145a 第一の開閉素子、145b 第二の開閉素子、240A,240B通電制御回路ユニット

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ