図面 (/)

技術 半導体装置

出願人 ローム株式会社
発明者 安東基浩
出願日 2020年1月10日 (1年1ヶ月経過) 出願番号 2020-002875
公開日 2020年4月23日 (10ヶ月経過) 公開番号 2020-065078
状態 未査定
技術分野 チップ間配線 ボンディング 半導体または固体装置の組立体
主要キーワード 標準装備品 フォールト信号 インジェクション制御 信号絶縁 防犯アラーム 低速応答 電動ドアミラー 低電圧端子
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2020年4月23日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (10)

課題

基板実装面積を低減することによりシステムを小型化することを可能とする半導体装置を提供する。

解決手段

入力信号に基づいてスイッチ制御信号を生成する制御部を有する第1半導体チップと、前記スイッチ制御信号に基づいた駆動信号スイッチング素子の駆動を行う駆動部を有する第2半導体チップと、前記スイッチ制御信号と前記駆動信号との間を電気的に絶縁する第3半導体チップと、を一つのパッケージ封止して成り、前記第1半導体チップと前記第3半導体チップとの間、前記第2半導体チップと前記第3半導体チップとの間は、それぞれワイヤにより接続され、前記第1半導体チップと前記第3半導体チップとは、同一の第1アイランドに配置される半導体装置としている。

概要

背景

従来より、直流電力交流電力へ変換する電力変換装置であるインバータが、様々な機器に搭載されるモータの駆動や、電源装置パワーコンディショナ等)に用いられている。

また、従来、IGBT(Insulated Gate Bipolar Transistor)やMOSFET(metal-oxide-semiconductor field-effect transistor)などのパワーデバイスと、パワーデバイスを駆動するドライバICとからなるインバータを1つのパッケージに収めて構成したIPM(Intelligent Power Module)が登場している。高電圧を用いる電力変換装置では、感電を防止するために入力部の信号や高電圧部の主回路絶縁する必要がある場合も多い。

図9は、IPMをプリント基板実装することにより構成される従来のインバータシステムの一例の概略構成を示す図である。図9に示すインバータシステム110は、MCU(Micro Control Unit)101と、フォトカプラ102A〜102Fと、フォトカプラ103と、IPM104と、プリント基板(PCB)105と、を備えている。

MCU101と、フォトカプラ102A〜102Fと、フォトカプラ103と、IPM104は、プリント基板105に半田等を用いて実装される。

MCU101は、比較的に高速応答であるフォトカプラ102A〜102Fの各々に制御信号Sci1〜Sci6を送信する。フォトカプラ102A〜102Fは、入力された制御信号Sci6〜Sci6を各々電気的に絶縁をしつつIPM104側へ制御信号Sco1〜Sco6として伝達させる。

IPM104は、3相DCブラシレスモータ(不図示)を駆動するモータドライバとして機能し、各々IGBT等から成る上側スイッチング素子と下側スイッチング素子とで構成されるブリッジ構造(不図示)を3つ有している。IPM104においては、入力された制御信号Sco1〜Sco6に基づいてドライバICが各上側スイッチング素子および各下側スイッチング素子を駆動する。これにより、IPC104はインバータとして動作する。

また、IPM104からはフォールト信号Ftiが比較的に低速応答であるフォトカプラ103に送信される。フォールト信号Ftiは、過電流過熱状態などの異常が発生したときに送信される。フォトカプラ103は、入力されたフォールト信号Ftiを電気的に絶縁しつつMCU101側へフォールト信号Ftoとして伝達する。これにより、MCU101に異常状態通知できる。

概要

基板実装面積を低減することによりシステムを小型化することを可能とする半導体装置を提供する。入力信号に基づいてスイッチ制御信号を生成する制御部を有する第1半導体チップと、前記スイッチ制御信号に基づいた駆動信号スイッチング素子の駆動を行う駆動部を有する第2半導体チップと、前記スイッチ制御信号と前記駆動信号との間を電気的に絶縁する第3半導体チップと、を一つのパッケージに封止して成り、前記第1半導体チップと前記第3半導体チップとの間、前記第2半導体チップと前記第3半導体チップとの間は、それぞれワイヤにより接続され、前記第1半導体チップと前記第3半導体チップとは、同一の第1アイランドに配置される半導体装置としている。

目的

本発明は、基板実装面積を低減することによりシステムを小型化することを可能とする半導体装置を提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

入力信号に基づいてスイッチ制御信号を生成する制御部を有する第1半導体チップと、前記スイッチ制御信号に基づいた駆動信号スイッチング素子の駆動を行う駆動部を有する第2半導体チップと、前記スイッチ制御信号と前記駆動信号との間を電気的に絶縁する第3半導体チップと、を一つのパッケージ封止して成り、前記第1半導体チップと前記第3半導体チップとの間、前記第2半導体チップと前記第3半導体チップとの間は、それぞれワイヤにより接続され、前記第1半導体チップと前記第3半導体チップとは、同一の第1アイランドに配置される、半導体装置

請求項2

前記スイッチ制御信号は、パルス信号である、請求項1に記載の半導体装置。

請求項3

前記第3半導体チップは、前記第2半導体チップで得られる信号を電気的に絶縁して前記第1半導体チップに伝達する絶縁部を有する、請求項1または請求項2に記載の半導体装置。

請求項4

前記スイッチング素子は、第1電源端子出力端子との間に接続される上側スイッチング素子であり、前記第2半導体チップは、前記上側スイッチング素子を駆動し、当該半導体装置は、前記スイッチ制御信号に基づいた駆動信号で、第2電源端子と前記出力端子との間に接続される下側スイッチング素子の駆動を行う駆動部を有する第4半導体チップを有し、前記第4半導体チップと前記第3半導体チップとの間は、ワイヤにより接続され、前記第3半導体チップは、平面視で、前記第2半導体チップと前記第4半導体チップとによって挟まれる位置に配置される、請求項1から請求項3のいずれか1項に記載の半導体装置。

請求項5

前記第2半導体チップは、前記第2半導体チップ側で発生した前記信号に基づいてパルス信号を生成して前記第3半導体チップの前記絶縁部に出力する送信部を有する、請求項3に記載の半導体装置。

請求項6

前記第1半導体チップは、前記絶縁部からのパルス出力に基づいた信号を生成して装置の外部へ送信する受信部を有する、請求項5に記載の半導体装置。

請求項7

前記第3半導体チップは、半導体層を有する絶縁基板の表面または前記絶縁基板中に形成された第1のコイルと、第1のコイルと誘電体を挟んで対向するように形成された第2のコイルと、を有する、請求項1から請求項6のいずれか1項に記載の半導体装置。

請求項8

第1のコイルと第2のコイルとは、平面視で重なるように配置されている、請求項7に記載の半導体装置。

請求項9

前記スイッチング素子は、Si基板を用いたIGBTまたはMOSFET、または、SiC基板またはワイドバンドギャップ型半導体基板を用いたIGBTまたはMOSFETである、請求項1から請求項8のいずれか1項に記載の半導体装置。

請求項10

前記第1アイランドと一体化される第1リード端子を有する、請求項1から請求項9のいずれか1項に記載の半導体装置。

請求項11

前記第2半導体チップが配置される第2アイランドと、前記第2アイランドと一体化される第2リード端子と、前記第1半導体チップとワイヤによって接続されるリード端子の組と、を有し、前記第2リード端子は、前記組における前記リードフレーム間の各間隔に比して広い間隔にて、前記組と隔てて配置される、請求項1から請求項10のいずれか1項に記載の半導体装置。

請求項12

請求項1から請求項11のいずれか1項に記載の半導体装置と、前記半導体装置に前記入力信号を送信する制御装置と、前記半導体装置と前記制御装置が実装される基板と、を備えるインバータシステム

請求項13

請求項12に記載のインバータシステムと、前記インバータシステムによって駆動されるモータと、を備える機器

請求項14

第1電源端子と第2電源端子との間に直列接続されてブリッジ回路を構成する上側スイッチング素子および下側スイッチング素子を駆動して電力変換を行う電力変換装置であって、外部から入力される制御信号に基づいてスイッチ制御信号を生成する制御部を有する第1半導体チップと、前記スイッチ制御信号に基づいた駆動信号で前記上側スイッチング素子の駆動を行う駆動部を有する第2半導体チップと、前記スイッチ制御信号に基づいた駆動信号で前記下側スイッチング素子の駆動を行う駆動部を有する第3半導体チップと、前記スイッチ制御信号と前記駆動信号との間を電気的に絶縁する第4半導体チップと、を一つのパッケージに封止して成り、前記第1半導体チップと前記第4半導体チップとの間、前記第4半導体チップと前記第2半導体チップとの間、前記第4半導体チップと前記第3半導体チップとの間は、それぞれワイヤにより接続される、電力変換装置。

請求項15

前記第4半導体チップは、平面視で、前記第2半導体チップと前記第3半導体チップの間の領域に配置され、前記第1半導体チップと前記第4半導体チップとは、同一の第1アイランドに配置される、請求項14に記載の電力変換装置。

請求項16

前記第4半導体チップは、半導体層を有する絶縁基板の表面または前記絶縁基板中に形成された第1のコイルと、第1のコイルと誘電体を挟んで対向するように前記誘電体の表面または前記誘電体中に形成された第2のコイルと、を有する、請求項14または請求項15に記載の電力変換装置。

請求項17

前記第2半導体チップおよび前記第3半導体チップは、共通の第2アイランド上に搭載される、請求項14から請求項16のいずれか1項に記載の電力変換装置。

技術分野

0001

本発明は、半導体装置に関する。

背景技術

0002

従来より、直流電力交流電力へ変換する電力変換装置であるインバータが、様々な機器に搭載されるモータの駆動や、電源装置パワーコンディショナ等)に用いられている。

0003

また、従来、IGBT(Insulated Gate Bipolar Transistor)やMOSFET(metal-oxide-semiconductor field-effect transistor)などのパワーデバイスと、パワーデバイスを駆動するドライバICとからなるインバータを1つのパッケージに収めて構成したIPM(Intelligent Power Module)が登場している。高電圧を用いる電力変換装置では、感電を防止するために入力部の信号や高電圧部の主回路絶縁する必要がある場合も多い。

0004

図9は、IPMをプリント基板実装することにより構成される従来のインバータシステムの一例の概略構成を示す図である。図9に示すインバータシステム110は、MCU(Micro Control Unit)101と、フォトカプラ102A〜102Fと、フォトカプラ103と、IPM104と、プリント基板(PCB)105と、を備えている。

0005

MCU101と、フォトカプラ102A〜102Fと、フォトカプラ103と、IPM104は、プリント基板105に半田等を用いて実装される。

0006

MCU101は、比較的に高速応答であるフォトカプラ102A〜102Fの各々に制御信号Sci1〜Sci6を送信する。フォトカプラ102A〜102Fは、入力された制御信号Sci6〜Sci6を各々電気的に絶縁をしつつIPM104側へ制御信号Sco1〜Sco6として伝達させる。

0007

IPM104は、3相DCブラシレスモータ(不図示)を駆動するモータドライバとして機能し、各々IGBT等から成る上側スイッチング素子と下側スイッチング素子とで構成されるブリッジ構造(不図示)を3つ有している。IPM104においては、入力された制御信号Sco1〜Sco6に基づいてドライバICが各上側スイッチング素子および各下側スイッチング素子を駆動する。これにより、IPC104はインバータとして動作する。

0008

また、IPM104からはフォールト信号Ftiが比較的に低速応答であるフォトカプラ103に送信される。フォールト信号Ftiは、過電流過熱状態などの異常が発生したときに送信される。フォトカプラ103は、入力されたフォールト信号Ftiを電気的に絶縁しつつMCU101側へフォールト信号Ftoとして伝達する。これにより、MCU101に異常状態通知できる。

先行技術

0009

特開2001−156252号公報

発明が解決しようとする課題

0010

このように、図9で示した従来のインバータシステム110の構成では、低電圧側であるMCU101と高電圧側であるIPM104の間にフォトカプラ102A〜102F、および103を配置することにより制御信号およびフォールト信号の信号絶縁を図り、MCU101の誤動作または故障を抑制している。しかしながら、このようなインバータシステム110の構成では、以下の理由により基板実装面積の増大によるプリント基板105の大型化を招き、システムの小型化を阻害している。

0011

上記問題点の理由の一つとしては、フォトカプラは絶縁のために端子沿面距離を確保する必要があり、フォトカプラのパッケージサイズが大きくなることである。また、フォトカプラを信号数分だけ搭載する必要があることである。インバータシステム110の例では7個のフォトカプラが必要である。また、フォトカプラには電源用外付けコンデンサが必要であることである。また、プリント基板105における配線パターン間絶縁距離を確保する必要があることである。

0012

なお、特許文献1には、IPMの上にプリント基板が配置され、当該プリント基板にPWM信号の信号絶縁用にフォトカプラが実装される構成が開示されており、このような従来構成であっても上記と同様の問題点が生じる。

0013

上記問題点に鑑み、本発明は、基板実装面積を低減することによりシステムを小型化することを可能とする半導体装置を提供することを目的とする。

課題を解決するための手段

0014

本発明の一態様に係る半導体装置は、
入力信号に基づいてスイッチ制御信号を生成する制御部を有する第1半導体チップと、
前記スイッチ制御信号に基づいた駆動信号スイッチング素子の駆動を行う駆動部を有する第2半導体チップと、
前記スイッチ制御信号と前記駆動信号との間を電気的に絶縁する第3半導体チップと、を一つのパッケージに封止して成り、
前記第1半導体チップと前記第3半導体チップとの間、前記第2半導体チップと前記第3半導体チップとの間は、それぞれワイヤにより接続され、
前記第1半導体チップと前記第3半導体チップとは、同一の第1アイランドに配置される構成としている(第1の構成)。

0015

また、上記第1の構成において、前記スイッチ制御信号は、パルス信号である構成としてもよい(第2の構成)。

0016

また、上記第1または第2の構成において、前記第3半導体チップは、前記第2半導体チップで得られる信号を電気的に絶縁して前記第1半導体チップに伝達する絶縁部を有する構成としてもよい(第3の構成)。

0017

また、上記第1から第3のいずれかの構成において、前記スイッチング素子は、第1電源端子出力端子との間に接続される上側スイッチング素子であり、
前記第2半導体チップは、前記上側スイッチング素子を駆動し、
当該半導体装置は、前記スイッチ制御信号に基づいた駆動信号で、第2電源端子と前記出力端子との間に接続される下側スイッチング素子の駆動を行う駆動部を有する第4半導体チップを有し、
前記第4半導体チップと前記第3半導体チップとの間は、ワイヤにより接続され、 前記第3半導体チップは、平面視で、前記第2半導体チップと前記第4半導体チップとによって挟まれる位置に配置される構成としてもよい(第4の構成)。

0018

また、上記第3の構成において、前記第2半導体チップは、前記第2半導体チップ側で発生した前記信号に基づいてパルス信号を生成して前記第3半導体チップの前記絶縁部に出力する送信部を有する構成としてもよい(第5の構成)。

0019

また、上記第5の構成において、前記第1半導体チップは、前記絶縁部からのパルス出力に基づいた信号を生成して装置の外部へ送信する受信部を有する構成としてもよい(第6の構成)。

0020

また、上記第1から第6のいずれかの構成において、前記第3半導体チップは、半導体層を有する絶縁基板の表面または前記絶縁基板中に形成された第1のコイルと、第1のコイルと誘電体を挟んで対向するように形成された第2のコイルと、を有する構成としてもよい(第7の構成)。

0021

また、上記第7の構成において、第1のコイルと第2のコイルとは、平面視で重なるように配置されている構成としてもよい(第8の構成)。

0022

また、上記第1から第8のいずれかの構成において、前記スイッチング素子は、Si基板を用いたIGBTまたはMOSFET、または、SiC基板またはワイドバンドギャップ型半導体基板を用いたIGBTまたはMOSFETである構成としてもよい(第9の構成)。

0023

また、上記第1から第9のいずれかの構成において、前記第1アイランドと一体化される第1リード端子を有する構成としてもよい(第10の構成)。

0024

また、上記第1から第10のいずれかの構成において、前記第2半導体チップが配置される第2アイランドと、
前記第2アイランドと一体化される第2リード端子と、
前記第1半導体チップとワイヤによって接続されるリード端子の組と、
を有し、
前記第2リード端子は、前記組における前記リードフレーム間の各間隔に比して広い間隔にて、前記組と隔てて配置される構成としてもよい(第11の構成)。

0025

また、本発明の別態様は、上記第1から第11のいずれかの構成とした半導体装置と、前記半導体装置に前記入力信号を送信する制御装置と、前記半導体装置と前記制御装置が実装される基板と、を備えるインバータシステムである(第12の構成)。

0026

また、本発明の別態様は、上記第12の構成のインバータシステムと、前記インバータシステムによって駆動されるモータと、を備える機器である(第13の構成)。

0027

また、本発明の別態様は、第1電源端子と第2電源端子との間に直列接続されてブリッジ回路を構成する上側スイッチング素子および下側スイッチング素子を駆動して電力変換を行う電力変換装置であって、
外部から入力される制御信号に基づいてスイッチ制御信号を生成する制御部を有する第1半導体チップと、
前記スイッチ制御信号に基づいた駆動信号で前記上側スイッチング素子の駆動を行う駆動部を有する第2半導体チップと、
前記スイッチ制御信号に基づいた駆動信号で前記下側スイッチング素子の駆動を行う駆動部を有する第3半導体チップと、
前記スイッチ制御信号と前記駆動信号との間を電気的に絶縁する第4半導体チップと、を一つのパッケージに封止して成り、
前記第1半導体チップと前記第4半導体チップとの間、前記第4半導体チップと前記第2半導体チップとの間、前記第4半導体チップと前記第3半導体チップとの間は、それぞれワイヤにより接続される構成としている(第14の構成)。

0028

また、上記第14の構成において、前記第4半導体チップは、平面視で、前記第2半導体チップと前記第3半導体チップの間の領域に配置され、前記第1半導体チップと前記第4半導体チップとは、同一の第1アイランドに配置される構成としてもよい(第15の構成)。

0029

また、上記第14または第15の構成において、前記第4半導体チップは、半導体層を有する絶縁基板の表面または前記絶縁基板中に形成された第1のコイルと、第1のコイルと誘電体を挟んで対向するように前記誘電体の表面または前記誘電体中に形成された第2のコイルと、を有する構成としてもよい(第16の構成)。

0030

また、上記第14から第16のいずれかの構成において、前記第2半導体チップおよび前記第3半導体チップは、共通の第2アイランド上に搭載される構成としてもよい(第17の構成)。

発明の効果

0031

本発明によると、基板実装面積を低減することによりシステムを小型化することを可能とする。

図面の簡単な説明

0032

本発明の一実施形態に係るインバータシステムの概略構成を示す図である。
本発明の一実施形態に係るIPMの回路構成を示す図である。
本発明の一実施形態に係る送受信ICと絶縁部の構成を示す図である。
絶縁トランス積層構造例を示す図である。
本発明の一実施形態に係るIPM(半導体パッケージ)の概略平面図である。
モータ駆動システムの一構成例を示す概略ブロック図である。
太陽光発電システムの一構成例を示す概略ブロック図である。
電子機器を搭載する車両の一例を示す外観図である。
従来例に係るインバータシステムの概略構成を示す図である。

実施例

0033

以下に本発明の一実施形態について図面を参照して説明する。

0034

<インバータシステムの構成>
図1は、本発明の一実施形態に係るインバータシステムの概略構成を示す図である。図1に示すインバータシステム10は、MCU1と、IPM2と、プリント基板3と、を備えている。MCU1と、IPM2は、プリント基板3に半田などを用いて実装される。

0035

IPM2は、不図示の3相DCブラシレスモータ(後述するモータ15)を駆動するインバータとして機能する。MCU1は、IPM2に6本の制御信号Scを送信する。IPM2は、入力された制御信号Scに基づいてインバータとして動作する。また、IPM2は、異常発生時にフォールト信号FOをMCUに送信する。インバータシステム10では、IPM2の内部において制御信号Scおよびフォールト信号FOの信号絶縁を行う構成としている。これにより、高電圧側のIPM2によって低電圧側のMCU1が誤動作することや故障することを抑制している。

0036

<IPMの構成>
次に、本発明の一実施形態に係るIPM2(半導体パッケージ)の構成について図2を用いて詳述する。図2は、IPM2の回路構成を具体的に示す図である。

0037

図2に示すようにIPM2は、インバータ部20と、送受信IC23と、絶縁部24と、ブートストラップ用のダイオードDb1〜Db3と、を備えており、これらの構成要素を1つのパッケージに収めて構成される。また、IPM2は、外部との電気的接続確立するための外部端子部T1〜T24も備えている。

0038

インバータ部20は、上側ドライバIC21と、下側ドライバIC22と、第1上側スイッチング素子HQ1と、第2上側スイッチング素子HQ2と、第3上側スイッチング素子HQ3と、第1下側スイッチング素子LQ1と、第2下側スイッチング素子LQ2と、第3下側スイッチング素子LQ3と、ダイオードD1〜D6と、を有している。上側ドライバIC21と、下側ドライバIC22とから駆動部が構成される。

0039

第1上側スイッチング素子HQ1と、第2上側スイッチング素子HQ2と、第3上側スイッチング素子HQ3と、第1下側スイッチング素子LQ1と、第2下側スイッチング素子LQ2と、第3下側スイッチング素子LQ3と、は、それぞれSi(シリコン)基板を用いたIGBTにより構成される。なお、これらのスイッチング素子は、IGBTに限らず、Si基板を用いたMOSFETにより構成されてもよいし、SiC基板やワイドバンドギャップ型と称される半導体基板を用いたIGBTやMOSFETで構成してもよい。

0040

外部端子部T1には、比較的に高電圧である電源電圧P(例えば600V)が印加される。第1上側スイッチング素子HQ1のコレクタには外部端子部T1が接続される。第1上側スイッチング素子HQ1のエミッタは、第1下側スイッチング素子LQ1のコレクタに接続される。第1下側スイッチング素子LQ1のエミッタは、外部端子部T5を介して抵抗R1の一端に接続される。このように、第1上側スイッチング素子HQ1と、第1下側スイッチング素子LQ1とは直列に接続されて第1ブリッジを構成する。

0041

第2上側スイッチング素子HQ2のコレクタには外部端子部T1が接続される。第2上側スイッチング素子HQ2のエミッタは、第2下側スイッチング素子LQ2のコレクタに接続される。第2下側スイッチング素子LQ2のエミッタは、外部端子部T6を介して抵抗R1の一端に接続される。このように、第2上側スイッチング素子HQ2と、第2下側スイッチング素子LQ2とは直列に接続されて第2ブリッジを構成する。

0042

第3上側スイッチング素子HQ3のコレクタには外部端子部T1が接続される。第3上側スイッチング素子HQ3のエミッタは、第3下側スイッチング素子LQ3のコレクタに接続される。第3下側スイッチング素子LQ3のエミッタは、外部端子部T7を介して抵抗R1の一端に接続される。このように、第3上側スイッチング素子HQ3と、第3下側スイッチング素子LQ3とは直列に接続されて第3ブリッジを構成する。

0043

抵抗R1の他端は接地端に接続される。

0044

ダイオードD1〜D6は、フライホイールダイオード(FWD)として構成される。ダイオードD1のカソードは、第1上側スイッチング素子HQ1のコレクタに接続される。ダイオードD1のアノードは、第1上側スイッチング素子HQ1のエミッタに接続される。ダイオードD2〜D6と、他のスイッチング素子との接続関係も同様である。即ち、ダイオードD1〜D6と、各スイッチング素子とは、逆並列に接続される。

0045

第1上側スイッチング素子HQ1のエミッタは、外部端子部T2を介して3相DCブラシレスモータであるモータ15のU相端子に接続される。第2上側スイッチング素子HQ2のエミッタは、外部端子部T3を介してモータ15のV相端子に接続される。第3上側スイッチング素子HQ3のエミッタは、外部端子部T4を介してモータ15のW相端子に接続される。

0046

コンデンサCb1〜Cb3は、ブートストラップ用である。コンデンサCb1の一端は、外部端子部T2に接続される。コンデンサCb1の他端は、外部端子部T9を介してダイオードDb1のカソードに接続される。ダイオードDb1のアノードは、上側ドライバIC21の端子に接続される。コンデンサCb2の一端は、外部端子部T3に接続される。コンデンサCb2の他端は、外部端子部T10を介してダイオードDb2のカソードに接続される。ダイオードDb2のアノードは、上側ドライバIC21の端子に接続される。コンデンサCb3の一端は、外部端子部T4に接続される。コンデンサCb3の他端は、外部端子部T11を介してダイオードDb3のカソードに接続される。ダイオードDb3のアノードは、上側ドライバIC21の端子に接続される。

0047

外部端子部T12を介して外部より電源電圧HVCC(例えば15V)が上側ドライバIC21に印加される。また、外部端子部T13を介して外部より接地電位が上側ドライバIC21に印加される。

0048

上側ドライバIC21は、第1上側スイッチング素子HQ1の駆動用に第1ドライバ21Aを、第2上側スイッチング素子HQ2の駆動用に第2ドライバ21Bを、第3上側スイッチング素子HQ3の駆動用に第3ドライバ21Cを、それぞれ有している。

0049

上側ドライバIC21は、電源電圧HVCCを用いてダイオードDb1を介してコンデンサCb1に充電を行うことで、電源電圧Pよりも高い高電圧である電圧VBUを外部端子部T9に発生させる。そして、第1ドライバ21Aは、電圧VBUを第1上側スイッチング素子HQ1のゲートに印加し、第1上側スイッチング素子HQ1をオンとする。

0050

同様に、上側ドライバIC21は、電源電圧HVCCを用いてダイオードDb2を介してコンデンサCb2に充電を行うことで、電源電圧Pよりも高い高電圧である電圧VBVを外部端子部T10に発生させる。そして、第2ドライバ21Bは、電圧VBVを第2上側スイッチング素子HQ2のゲートに印加し、第2上側スイッチング素子HQ2をオンとする。

0051

更に同様に、上側ドライバIC21は、電源電圧HVCCを用いてダイオードDb3を介してコンデンサCb3に充電を行うことで、電源電圧Pよりも高い高電圧である電圧VBWを外部端子部T11に発生させる。そして、第3ドライバ21Cは、電圧VBWを第3上側スイッチング素子HQ3のゲートに印加し、第3上側スイッチング素子HQ3をオンとする。

0052

第1ドライバ21A、第2ドライバ21B、および第3ドライバ21Cは、それぞれ第1上側スイッチング素子HQ1、第2上側スイッチング素子HQ2、および第3上側スイッチング素子HQ3のゲート・エミッタ間をショートさせることで各スイッチング素子をオフとする。

0053

また、下側ドライバIC22は、第1ドライバ22Aと、第2ドライバ22Bと、第3ドライバ22Cと、を有している。下側ドライバIC22には、外部端子部T22を介して外部より電源電圧LVCC(例えば15V)が印加されると共に、外部端子T24を介して外部より接地電位が印加される。

0054

第1ドライバ22Aは、電源電圧LVCCを第1下側スイッチング素子LQ1のゲートに印加することで、第1下側スイッチング素子LQ1をオンする。第2ドライバ22Bは、電源電圧LVCCを第2下側スイッチング素子LQ2のゲートに印加することで、第2下側スイッチング素子LQ2をオンする。第3ドライバ22Cは、電源電圧LVCCを第3下側スイッチング素子LQ3のゲートに印加することで、第3下側スイッチング素子LQ3をオンする。

0055

第1ドライバ22A、第2ドライバ22B、および第3ドライバ22Cは、それぞれ第1下側スイッチング素子LQ1、第2下側スイッチング素子LQ2、および第3下側スイッチング素子LQ3のゲートを接地電位とショートさせることで各スイッチング素子をオフとする。

0056

このように上側ドライバIC21および下側ドライバIC22によって各スイッチング素子がオンオフ駆動されることで、U相端子、V相端子、およびW相端子を介してモータ15に電流通電されてモータ15のロータ回転駆動される。

0057

また、上側ドライバIC21が有するUVLO(Under Voltage Lock Out)部21Dは、各電圧VBU、VBV、およびVBWを監視する。

0058

また、下側ドライバIC22は、コンパレータ22D、UVLO部22E、およびTSD(Thermal Shut Down)部22Fを更に有している。抵抗R1を流れる電流を電圧信号に変換した電流検出信号CINが外部端子部T23を介してコンパレータ22Dの非反転入力端(+)に印加される。コンパレータ22Dの反転入力端(−)には、所定の基準電圧が印加される。電流検出信号CINが基準電圧に達すると過電流が生じたとして、コンパレータ22DはHighレベル検出信号を出力する。このとき、第1ドライバ22A〜第3ドライバ22Cによって下側の各スイッチング素子はオフにされる。

0059

UVLO部22Eは、電源電圧LVCCを監視する。TSD部22Fは、下側ドライバIC22のチップ温度を監視し、チップ温度が所定の温度閾値(例えば175℃)を上回ると、その旨の検出信号を出力する。このとき、第1ドライバ22A〜第3ドライバ22Cによって下側の各スイッチング素子はオフにされる。

0060

<信号絶縁に関する構成>
図1で示したMCU1から送信される6本の制御信号Scは、具体的には図2に示すよう制御信号HINU、HINV、HINW、LINU、LINV、およびLINWから構成される。外部端子T14〜T16に各々入力された制御信号HINU、HINVおよびHINWは、送受信IC23により受信されて絶縁部24へ受け渡され、絶縁部24により電気的に絶縁されつつ上側ドライバIC21へ伝達される。第1ドライバ21Aは、制御信号HINUに基づいて第1上側スイッチング素子HQ1をオンオフ駆動する。第2ドライバ21Bは、制御信号HINVに基づいて第2上側スイッチング素子HQ2をオンオフ駆動する。第3ドライバ21Cは、制御信号HINWに基づいて第3上側スイッチング素子HQ3をオンオフ駆動する。

0061

また、外部端子T17〜T19に各々入力された制御信号LINU、LINVおよびLINWは、送受信IC23により受信されて絶縁部24へ受け渡され、絶縁部24により電気的に絶縁されつつ下側ドライバIC22へ伝達される。第1ドライバ22Aは、制御信号LINUに基づいて第1下側スイッチング素子LQ1をオンオフ駆動する。第2ドライバ22Bは、制御信号LINVに基づいて第2下側スイッチング素子LQ2をオンオフ駆動する。第3ドライバ22Cは、制御信号LINWに基づいて第3下側スイッチング素子LQ3をオンオフ駆動する。

0062

また、コンパレータ22Dによって過電流が検出されたり、TSD部22Fによって過熱状態が検出されるなどした場合、異常状態を示す論理レベルであるフォールト信号が下側ドライバIC22によって絶縁部24に出力される。フォールト信号は、絶縁部24によって電気的に絶縁されつつ送受信IC23へ伝達され、送受信IC23によってフォールト信号FOとして外部端子T20を介して外部のMCU1(図1)へ送信される。これにより、MCU1へ異常状態を通知することができる。

0063

ここで、送受信IC23および絶縁部24の構成について図3を用いて詳述する。図3は、送受信IC23および絶縁部24の具体的な回路構成を示す図である。

0064

図3に示すように、送受信IC23は、各絶縁トランスTr1〜Tr6へ信号を送信する送信部23A〜23Fと、絶縁トランスTr7から信号を受信する受信部23Gと、を備えており、これらの構成要素を1チップ集積化したICチップである。また、送受信IC23は、端子T25〜T45も備えている。端子T25〜T30には、外部端子部T14〜T19を介して制御信号HINU、HINV、HINW、LINU、LINV、およびLINWがそれぞれ入力される。

0065

また、絶縁部24は、絶縁トランスTr1〜Tr7を1チップに集積化したICチップである。また、絶縁部24は、端子T46〜T75も備えている。

0066

上側ドライバIC21は、第1ドライバ21A、第2ドライバ21B、第3ドライバ21Cに加えて、各絶縁トランスTr1〜Tr3から信号を受信する受信部211〜213を備えている。また、上側ドライバIC21は、端子T76〜T81も有している。

0067

下側ドライバIC22は、第1ドライバ22A、第2ドライバ22B、第3ドライバ22Cに加えて、各絶縁トランスTr4〜Tr6から信号を受信する受信部221〜223と、絶縁トランスTr7へ信号を送信する送信部224を備えている。また、下側ドライバIC22は、端子T82〜T89も有している。

0068

送信部23A〜23Fは、いずれも同様の構成としており、ここでは代表的に送信部23Aの構成を具体的に図3で示している。また、受信部211〜213、221〜223は、いずれも同様の構成としており、ここでは代表的に受信部211の構成を具体的に図3で示している。

0069

そこで、送信部23A、絶縁トランスTr1、および受信部211からなる構成、およびその動作について代表的に説明する。送信部23Aは、インバータ231、インバータ232、パルス発生器233、およびパルス発生器234を有している。インバータ231の入力端は、端子T25が接続される。インバータ231の出力端は、インバータ232の入力端と共にパルス発生器234の入力端に接続される。インバータ232の出力端は、パルス発生器233の入力端に接続される。パルス発生器233の出力端は、端子T32、およびT46を介して絶縁トランスTr1の1次側巻線の一端に接続される。パルス発生器234の出力端は、端子T33、およびT47を介して絶縁トランスTr1の1次側巻線の他端に接続される。1次側巻線の両端間の途中点は、端子T60および外部端子部T21を介して接地電位に接続される。

0070

受信部211は、インバータ211A、インバータ211B、およびフリップフロップ211Cを有している。トランスTr1の2次側巻線の一端は、端子T61および端子T76を介してインバータ211Aの入力端に接続される。トランスTr1の2次側巻線の他端は、端子T62および端子T77を介してインバータ211Bの入力端に接続される。2次側巻線の両端間の途中点は、端子T75および外部端子部T8を介して接地電位に接続される。インバータ211Aの出力端は、フリップフロップ211Cのセット端子Sに接続される。インバータ211Bの出力端は、フリップフロップ211Cのリセット端子Rに接続される。フリップフロップ211Cの出力端子Qは、第1ドライバ21Aの入力端に接続される。

0071

ここで、チップ化された絶縁トランスTr1の積層構成図4に示す。なお、他の絶縁トランスTr2〜Tr7も同様の構成である。銅アイランド上にシリコン(Si)基板(半導体層を有する絶縁基板の一例)が形成される。シリコン基板は、表面側に絶縁層シリコン酸化膜等)を有している。なお、シリコン基板は、絶縁性のプリント基板など他の誘電体であってもよい。シリコン基板の表面またはシリコン基板中に1次側巻線または2次側巻線としての銅コイルが形成されている。この銅コイルを覆うようにSiO2等による誘電体層が積層されている。誘電体層の表面または誘電体層中に、2次側巻線または1次側巻線としての銅コイルが形成されている。このように、1次側銅コイルと2次側銅コイルは、誘電体層により電気的に絶縁されている。他の絶縁トランスTr2〜Tr7は、絶縁トランスTr1と並ぶようにシリコン基板上に配置される。チップ化された各絶縁トランスの厚みは薄く、他のICと同程度の厚みに形成できるので、IPM2の厚みを従来のものよりも薄くできるようになる。なお、1次側巻線または2次側巻線はアルミニウム配線を用いて形成してもよい。また、1次側巻線と2次側巻線とを上下方向に重ね合わせるのではなく、同一平面上の横方向に並べるように形成しても構わない。

0072

説明を図3に戻して、端子T25に入力されたパルス信号である制御信号HINUは、インバータ231に入力されて反転され、インバータ232により再度反転されてパルス発生器233に入力される。また、インバータ231により反転された後の信号はパルス発生器234に入力される。パルス発生器233およびパルス発生器234は、入力される信号の立上りトリガーとして、制御信号HINUより幅の狭いパルス信号を生成して絶縁トランスTr1の1次側へ出力する。

0073

絶縁トランスTr1の1次側巻線に供給されたパルス信号による電流の変化により、絶縁トランスTr1の2次側巻線に電流が発生し、これがインバータ211A、211Bを介してフリップフロップ211Cに供給される。2次側巻線に流れる電流の向きに応じて、フリップフロップ211Cのセット端子SにHighレベル信号が入力されるか、リセット端子RにHighレベル信号が入力されるかが決まる。

0074

制御信号HINUがHighレベルからLowレベル立ち下がったときは、パルス発生器234に入力される信号はLowレベルからHighレベルへ立ち上がるので、パルス発生器234がパルスを生成して絶縁トランスTr1の1次側へ出力する。この場合、フリップフロップ211Cのセット端子SにLowレベル信号が、リセット端子RにHighレベル信号が入力されるので、出力端子QからはLowレベルの制御信号HOUが第1ドライバ21Aへ出力される。

0075

一方、制御信号HINUがLowレベルからHighレベルに立ち上がったときは、パルス発生器233に入力される信号はLowレベルからHighレベルへ立ち上がるので、パルス発生器233がパルスを生成してトランスTr1の1次側へ出力する。この場合、フリップフロップ211Cのセット端子SにHighレベル信号が、リセット端子RにLowレベル信号が入力されるので、出力端子QからはHighレベルの制御信号HOUが第1ドライバ21Aへ出力される。

0076

このようにして、パルス信号である制御信号HINUは、送信部23Aを介してトランスTr1の1次側へ送信され、トランスTr1により電気的に絶縁されつつ受信部211へ伝達され、受信部211により制御信号HOUとして上側ドライバIC21に送信される。

0077

同様にして、端子T26に入力されたパルス信号である制御信号HINVは、送信部23Bを介してトランスTr2の1次側へ送信され、トランスTr2により電気的に絶縁されつつ受信部212へ伝達され、受信部212により制御信号HOVとして第2ドライバ21Bに送信される。更に同様にして、端子T27に入力されたパルス信号である制御信号HINWは、送信部23Cを介してトランスTr3の1次側へ送信され、トランスTr3により電気的に絶縁されつつ受信部213へ伝達され、受信部213により制御信号HOWとして第3ドライバ21Cに送信される。

0078

また、同様にして、端子T28に入力されたパルス信号である制御信号LINUは、送信部23Dを介してトランスTr4の1次側へ送信され、トランスTr4により電気的に絶縁されつつ受信部221へ伝達され、受信部221により制御信号LOUとして第1ドライバ22Aに送信される。更に同様にして、端子T29に入力されたパルス信号である制御信号LINVは、送信部23Eを介してトランスTr5の1次側へ送信され、トランスTr5により電気的に絶縁されつつ受信部222へ伝達され、受信部222により制御信号LOVとして第2ドライバ22Bに送信される。更に同様にして、端子T30に入力されたパルス信号である制御信号LINWは、送信部23Fを介してトランスTr6の1次側へ送信され、トランスTr6により電気的に絶縁されつつ受信部223へ伝達され、受信部223により制御信号LOWとして第3ドライバ22Cに送信される。

0079

次に、送信部224、トランスTr7、および受信部23Gからなる構成、およびその動作について説明する。送信部224は、インバータ224A、インバータ224B、パルス発生器224C、およびパルス発生器224Dを有している。インバータ224Aの入力端には、フォールト信号FINが入力される。

0080

インバータ224Aの出力端は、インバータ224Bの入力端と共にパルス発生器224Dの入力端に接続される。インバータ224Bの出力端は、パルス発生器224Cの入力端に接続される。パルス発生器224Cの出力端は、端子T88および端子T73を介して絶縁トランスTr7の1次側巻線の一端に接続される。パルス発生器224Dの出力端は、端子T89および端子T74を介して絶縁トランスTr7の1次側巻線の他端に接続される。

0081

受信部23Gは、インバータ236、インバータ237、およびフリップフロップ235を有している。トランスTr7の2次側巻線の一端は、端子T58、T44を介してインバータ236の入力端に接続される。トランスTr7の2次側巻線の他端は、端子T59、T45を介してインバータ237の入力端に接続される。インバータ236の出力端は、フリップフロップ235のセット端子Sに接続される。インバータ237の出力端は、フリップフロップ235のリセット端子Rに接続される。フリップフロップ235の出力端子Qは、端子T31に接続される。端子T31は、外部端子部T20(図2)に接続される。

0082

即ち、送信部224、トランスTr7、および受信部23Gからなる構成は、先述した送信部23A、トランスTr1、および受信部211からなる構成と同様である。従って、フォールト信号FINは、送信部224を介してトランスTr7の1次側へ送信され、トランスTr7により電気的に絶縁されつつ受信部23Gへ伝達され、受信部23Gによりフォールト信号FOとして端子T31および外部端子部T20を介してMCU1(図1)へ送信される。

0083

<半導体パッケージの構成>
次に、本実施形態に係るIPM2の半導体パッケージとしての構成について図5を用いて詳述する。図5は、IPM2(半導体パッケージ)の実装される側の面から視た平面図である。なお、図5では、便宜上、封止樹脂200を二点鎖線で示している。封止樹脂200は、外形が略矩形状として形成される。

0084

図5に示すIPM2は、封止樹脂200と、リードフレーム300と、上側ドライバIC21と、下側ドライバIC22と、送受信IC23と、絶縁部24と、ブートストラップ用のダイオードDb1〜Db3と、第1上側スイッチング素子HQ1と、第2上側スイッチング素子HQ2と、第3上側スイッチング素子HQ3と、第1下側スイッチング素子LQ1と、第2下側スイッチング素子LQ2と、第3下側スイッチング素子LQ3と、ダイオードD1〜D6と、ワイヤW1〜W13と、を備えている。封止樹脂200(パッケージ)によって、絶縁部24および駆動部(上側ドライバIC21および下側ドライバIC22)が封止され、このときシリコン基板(図4)の少なくとも一部が封止される。

0085

リードフレーム300は、アイランド部310〜319と、リード端子のパッド部321〜326と、リード端子330〜337と、吊りリード340と、を含んでいる。リードフレーム300は、例えばCuなどの金属から構成される。リードフレーム300は、例えば金属製の板材料に対して打ち抜きなどの切断加工および曲げ加工を施すことによって形成される。

0086

外部端子部T9と一体であるアイランド部310には、ダイオードDb1が載置される。ダイオードDb1のアノード側と上側ドライバIC21の端子、およびアイランド部310と上側ドライバIC21の端子とは、それぞれワイヤW1によって接続される。なお、ワイヤW1を含むワイヤW1〜W13は、例えばAuワイヤなどによって構成される。ワイヤW1〜W13は、例えばAlやCuワイヤで構成されていてもよく、複数本を並列に接続したり、平板状のワイヤでも構わない。外部端子部T10と一体であるアイランド部311には、ダイオードDb2が載置される。ダイオードDb2のアノード側と上側ドライバIC21の端子、およびアイランド部311と上側ドライバIC21の端子とは、それぞれワイヤW2によって接続される。外部端子部T11と一体であるアイランド部312には、ダイオードDb3が載置される。ダイオードDb3のアノード側と上側ドライバIC21の端子、およびアイランド部312と上側ドライバIC21の端子とは、それぞれワイヤW3によって接続される。

0087

外部端子部T14〜T20をそれぞれ含むリード端子330〜336は、それぞれ送受信IC23が有する端子T25〜T31にワイヤW4によって接続される(即ちワイヤW4は計7本)。平面視で、絶縁部24は、上側ドライバIC21と、下側ドライバIC22とによって挟まれる位置に配置される。送受信IC23が有する端子T32〜T45は、それぞれ絶縁部24が有する端子T46〜T59にワイヤW5によって接続される(即ちワイヤW5は計14本)。

0088

絶縁部24が有する端子T61〜T66は、それぞれ上側ドライバIC21が有する端子T76〜T81にワイヤW6によって接続される(即ちワイヤW6は計6本)。絶縁部24が有する端子T67〜T74はそれぞれ下側ドライバIC22が有する端子T82〜T89にワイヤW7によって接続される(即ちワイヤW7は計8本)。

0089

外部端子部T1と一体であるアイランド部313には、上側の各スイッチング素子HQ1〜HQ3と、ダイオードD1〜D3とが載置される。上側ドライバIC21の各端子は、上側の各スイッチング素子HQ1〜HQ3の各ゲートと各エミッタにワイヤW8によって接続される。上側の各スイッチング素子HQ1〜HQ3の各エミッタは、ダイオードD1〜D3の各アノードにそれぞれワイヤW9によって接続される。ダイオードD1〜D3の各エミッタは、外部端子部T2〜T4とそれぞれ一体であるパッド部321〜323にワイヤW10によって接続される。

0090

パッド部321と一体であるアイランド部314には、第1下側スイッチング素子LQ1とダイオードD4が載置される。パッド部322と一体であるアイランド部315には、第2下側スイッチング素子LQ2とダイオードD5が載置される。パッド部323と一体であるアイランド部316には、第3下側スイッチング素子LQ3とダイオードD6が載置される。

0091

下側ドライバIC22の各端子は、下側の各スイッチング素子LQ1〜LQ3の各ゲートにワイヤW11によって接続される。下側の各スイッチング素子LQ1〜LQ3の各エミッタは、ダイオードD4〜D6の各アノードにそれぞれワイヤW12によって接続される。ダイオードD4〜D6の各エミッタは、外部端子部T5〜T7とそれぞれ一体であるパッド部324〜326にワイヤW13によって接続される。

0092

送受信IC23と絶縁部24が載置されるアイランド部317は、リード端子336と一体化されている。下側ドライバIC22が載置されるアイランド部319と、上側ドライバIC21が載置されるアイランド部318は、接続されて一体化されている。アイランド部319は、リード端子337と一体化される。リード端子337は、外部端子T24を含む。アイランド部318は、吊りリード340と一体化される。

0093

図5では、外部端子部T21を含むリードフレームについては図示をしていない。このリードフレームは低圧側のグランド端子であり、同様に低電圧側である外部端子部T14〜T20を含む各リードフレームと同じ組として上記不図示のリードフレームはX方向に配列される。

0094

比較的に高電圧が生じる外部端子部T9〜T11を含む各リードフレームからなる組(第1の組)におけるX方向に隣接するリードフレーム間の各間隔は、外部端子部T14〜T21からなる組(第2の組)におけるX方向に隣接するリードフレーム間の各間隔に比して広くしている。また、上記第1の組と上記第2の組との間の間隔は、上記第2の組におけるX方向に隣接するリードフレーム間の各間隔に比して広くしている。また、上記第1の組におけるX方向に隣接するリードフレーム間、および上記第1の組と上記第2の組との間には、封止樹脂200に形成されるY方向に凹んだ溝部210が配置される。なお、封止樹脂200におけるX方向に対向する各辺の略中央部には、X方向に凹んだ溝部220が形成される。溝部220は、例えばIPM2の搬送や取付けに用いられる。

0095

比較的に高電圧が生じる外部端子部T1〜T7を含む各リードフレームは、上記第1の組および上記第2の組の各リードフレームが配置される封止樹脂200の一辺とY方向に対向する一辺側に、X方向に配列される。また、外部端子部T8については図5で図示していないが、外部端子部T8を含むリードフレームは、外部端子部T1〜T7を含む各リードフレームと同じ組として配置される。また、高圧側のグランド端子であるリード端子337は、上記第2の組におけるX方向に隣接するリードフレーム間の各間隔に比して広い間隔にて、上記第2の組と隔てて配置される。

0096

<本実施形態によって奏される効果>
本実施形態のIPM2によれば、送受信IC23とフォトカプラを複数用いたものよりも小面積薄型に形成できる絶縁部24をIPM2(半導体装置)の内部に設けることで、IPM2の内部で制御信号およびフォールト信号の信号絶縁を図っている。これにより、送受信IC23と絶縁部24を設けることによってIPM2のサイズが若干増大したとしても、フォトカプラを削除することによる実装面積削減効果が大きいので、全体として図1に示すようなプリント基板における実装面積を大幅に削減できる。従って、プリント基板3のサイズを小型化でき、インバータシステム10の小型化につなげることができる。また、IPM2のパッケージ構成において、絶縁部24を小さく形成できるので、絶縁部24を上側ドライバIC21と下側ドライバIC22とで挟まれる位置に配置しても、IPM2の長辺内に各ICを並べて配置できるようになり、絶縁部24と上側ドライバIC21、または下側ドライバIC22とをそれぞれ接続するワイヤW6、W7の両方の長さをなるべく短くすることができる。従って、ワイヤの長さをなるべく短くすることができ、樹脂封止時にワイヤ同士が短絡する虞を低減できるとともに、安価に製造が可能となる。

0097

また、絶縁機能をIPM2に内蔵させる効果として、例えば、IPM2に用いる半導体パッケージでは低電圧端子高電圧端子が一般的に離れているため、フォトカプラのパッケージでは考慮が必要であった端子沿面距離を考慮する必要がない。また、フォトカプラを用いる構成では空気中の放電を防止するために基板における配線パターン間距離を確保する必要があったが、本実施形態では、IPM2のパッケージに使用する封止樹脂で内部絶縁を行い、樹脂誘電率は空気の誘電率よりも低いため、省スペース化が可能となる。なお、仮にフォトカプラをIPM2のパッケージ内で樹脂封止すれば、絶縁に関する問題はなくなるが、フォトカプラの厚みの問題や、フォトカプラの占める面積が小さくならないという問題は残ってしまう。

0098

産業機器への適用>
ここで、本発明に係るIPMの適用先の一例として産業機器への適用について説明する。図6は、FAファクトリーオートメーション)におけるモータ駆動システムの一例を示す概略ブロック構成図である。図6に示すモータ駆動システム60は、モータ61を駆動するためのシステムである。モータ61は、例えば産業ロボットに搭載されるものである。モータ駆動システム60は、ドライバ部60A、電源部60B、コントローラ部60C、検知部60D、およびインタフェース部60Eを備えている。

0099

ドライバ部60Aは、パワー素子ゲートドライバなどを含み、モータ61を実質的に駆動する部位である。電源部60Bは、AC/DCコンバータやDC/DCコンバータなどを含み、生成した電力をドライバ部60Aなどに供給する。コントローラ部60Cは、MCUなどを含み、ドライバ部60A、電源部60Bなどを制御する。検知部60Dは、モータ61の回転位置・回転速度などを検知するセンサである。インタフェース部60Eは、シリアル通信インタフェースやBluetooth(登録商標)などで構成される。本発明に係るIPMは、ドライバ部60Aに適用することが可能である。

0100

<太陽光発電システムへの適用>
ここでは、本発明に係るIPMの適用先の別の一例として、太陽光発電システムについて述べる。図7は、太陽光発電システムの一例を示す概略ブロック構成図である。図7に示す太陽光発電システム70は、太陽電池アレイ70A、昇圧DC/DCコンバータ70B、インバータ70C、双方向DC/DCコンバータ70D、蓄電池70E、分電盤70F、および通信ブロック70Gを備えている。

0101

太陽電池アレイ70Aは、複数の太陽電池モジュールが接続されて構成され、太陽光を受けて直流電力を生成する。昇圧DC/DCコンバータ70Bは、太陽電池アレイ70Aからの直流電圧を昇圧して所定の直流電圧を生成する。インバータ70Cは、昇圧DC/DCコンバータ70Bからの直流電力を交流電力に変換して分電盤70Fへ出力する。分電盤70Fは、インバータ70Cからの電力のうち必要な電力を負荷家庭内電気機器など)へ供給し、余剰の電力を商用系統へ出力する。商用系統から供給される電力を分電盤70Fを介して負荷へ供給することも可能である。双方向DC/DCコンバータ70Dは、昇圧DC/DCコンバータ70Bからの直流電力を所定の直流電力へ変換し、蓄電池70Eに蓄電させる。双方向DC/DCコンバータ70Dは、蓄電池70Eから放電された電力をDC/DC変換し、インバータ70C、分電盤70Fを介して負荷へ供給もする。通信ブロック70Gは、インバータ70C、双方向DC/DCコンバータ70D、および蓄電池70Eなどと通信を行う。本発明に係るIPMは、インバータ70Cや昇圧DC/DCコンバータ70B等に適用することが可能である。

0102

<車両への適用>
ここで、本実施形態に係るIPMの適用先の一例として車両への適用について説明する。図8は、各種の電子機器を搭載した車両の一構成例を示す外観図である。本構成例の車両Xは、バッテリX10と、バッテリX10から入力電圧の供給を受けて動作する種々の電子機器X11〜X18と、を搭載している。なお、図8におけるバッテリX10および電子機器X11〜X18の搭載位置については、図示の便宜上、実際とは異なる場合がある。

0104

電子機器X12は、HID[high intensity discharged lamp]やDRL[daytime running lamp]などの点消灯制御を行うランプコントロールユニットである。

0105

電子機器X13は、トランスミッションに関連する制御を行うトランスミッションコントロールユニットである。

0106

電子機器X14は、車両Xの運動に関連する制御(ABS[anti-lock brake system]制御、EPS[electric power steering]制御、電子サスペンション制御など)を行うボディコトロールユニットである。

0107

電子機器X15は、ドアロック防犯アラームなどの駆動制御を行うセキュリティコントロールユニットである。

0108

電子機器X16は、ワイパー電動ドアミラーパワーウィンドウダンパーショックアブソーバー)、電動サンルーフ、および、電動シートなど、標準装備品メーカーオプション品として、工場出荷段階で車両Xに組み込まれている電子機器である。

0109

電子機器X17は、車載A/V[audio/visual]機器、カーナビゲーションシステム、および、ETC[electronic toll collection system]など、ユーザオプション品として任意で車両Xに装着される電子機器である。

0110

電子機器X18は、車載ブロアオイルポンプウォーターポンプバッテリ冷却ファンなど、高耐圧系モータを備えた電子機器である。

0111

本発明に係るIPMを含むインバータシステムは、電子機器X11〜X18のうちモータを使用するものや電源装置を含むもの等のいずれにも組み込むことが可能である。

0112

<その他>
なお、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味および範囲内に属する全ての変更が含まれると理解されるべきである。例えば、アイランド部317はリード端子336と別体であっても良く、アイランド部318と319も別体であっても良い。更に、アイランド部317として絶縁性のプリント基板を用いたり、プリント基板の上に送受信IC、絶縁部、上側ドライバIC、下側ドライバICを搭載するようにしても構わない。

0113

本発明は、例えば産業機器用のモータ駆動、電源装置の電力変換などのインバータシステムに利用することができる。

0114

1 MCU
2IPM
3プリント基板
10インバータシステム
15モータ
21 上側ドライバIC
22 下側ドライバIC
23送受信IC
24絶縁部
200封止樹脂
210、220 溝部
300リードフレーム
310〜319アイランド部
321〜326パッド部
330〜337リード端子
340 吊りリード
W1〜W13ワイヤ
HQ1 第1上側スイッチング素子
HQ2 第2上側スイッチング素子
HQ3 第3上側スイッチング素子
LQ1 第1下側スイッチング素子
LQ2 第2下側スイッチング素子
LQ3 第3下側スイッチング素子
D1〜D6ダイオード
Db1〜Db3 ダイオード
Cb1〜Cb3コンデンサ
R1抵抗
T1〜T24外部端子部
T25〜T75端子
Tr1〜Tr7絶縁トランス
23A〜23F 送信部
23G 受信部
211〜213、221〜223 受信部
224 送信部
60モータ駆動システム
60Aドライバ部
60B電源部
60Cコントローラ部
60D 検知部
60Eインタフェース部
61 モータ
70太陽光発電システム
70A太陽電池アレイ
70B 昇圧DC/DCコンバータ
70Cインバータ
70D 双方向DC/DCコンバータ
70E蓄電池
70F分電盤
70G通信ブロック
X 車両
X10バッテリ
X11〜X18 電子機器

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

該当するデータがありません

関連する公募課題

該当するデータがありません

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 日鉄ケミカル&マテリアル株式会社の「 半導体装置用Cu合金ボンディングワイヤ」が 公開されました。( 2021/01/07)

    【課題・解決手段】高密度LSI用途における要求性能を満たすことができる半導体装置用Cu合金ボンディングワイヤを提供することを目的とする。本発明に係る半導体装置用Cu合金ボンディングワイヤは、ワイヤ表面... 詳細

  • 富士電機株式会社の「 電力変換装置」が 公開されました。( 2021/01/07)

    【課題】互いに対向する放熱フィンを有する一対の冷却部を備える構成において、冷却性能を向上させることが可能な電力変換装置を提供する。【解決手段】この電力変換装置100は、冷却風が流れる方向において、上部... 詳細

  • 株式会社新川の「 ボンディングヘッド」が 公開されました。( 2021/01/07)

    【課題・解決手段】上下方向に移動するベース(11)と、一端にコレット(21)が取り付けられ、ベース(11)に対して回転軸(13)の周りに回転自在に取りつけられるアーム(20)と、アーム(20)の他端と... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

該当するデータがありません

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ