図面 (/)

技術 半導体素子の製造方法及び半導体基板

出願人 株式会社フィルネックス
発明者 荻原光彦
出願日 2019年11月21日 (8ヶ月経過) 出願番号 2019-210639
公開日 2020年4月9日 (4ヶ月経過) 公開番号 2020-057791
状態 未査定
技術分野 半導体装置の製造処理一般
主要キーワード 破断形状 ピックアップ基板 母材基板 グラフェン層間 残留層 付着物除去 感光性有機材料 薄膜除去
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2020年4月9日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (11)

課題

ベース基板上に形成された半導体薄膜が意図せず剥離されにくくする。

解決手段

半導体素子の製造方法は、第1基板101の一部の結合層領域に、共有結合よりも弱い力で半導体薄膜を結合する結合層102を形成する結合層形成工程と、結合層領域及び結合層領域以外の非結合層領域に半導体薄膜103を形成する薄膜形成工程と、第1基板101と異なるピックアップ基板140が有する有機物層を半導体薄膜103に結合することにより、第1基板101から半導体薄膜103を分離する分離工程と、第1基板101から分離した後の半導体薄膜103の剥離面に付着した結合層102を除去する付着物除去工程と、第1基板101と異なる第2基板201に結合層122を除去した後の半導体薄膜103を接合する接合工程と、を有する。

概要

背景

従来、半導体エピタキシャル層母材基板から取り外し、取り外した半導体エピタキシャル層を他の基板に移動させる技術が知られている。特許文献1には、ベース基板に形成されたグラフェン層上に窒化物半導体層を形成した後に、窒化物半導体層をベース基板から剥離させる方法が開示されている。

概要

ベース基板上に形成された半導体薄膜が意せず剥離されにくくする。半導体素子の製造方法は、第1基板101の一部の結合層領域に、共有結合よりも弱い力で半導体薄膜を結合する結合層102を形成する結合層形成工程と、結合層領域及び結合層領域以外の非結合層領域に半導体薄膜103を形成する薄膜形成工程と、第1基板101と異なるピックアップ基板140が有する有機物層を半導体薄膜103に結合することにより、第1基板101から半導体薄膜103を分離する分離工程と、第1基板101から分離した後の半導体薄膜103の剥離面に付着した結合層102を除去する付着物除去工程と、第1基板101と異なる第2基板201に結合層122を除去した後の半導体薄膜103を接合する接合工程と、を有する。

目的

本発明はこれらの点に鑑みてなされたものであり、ベース基板上に形成された半導体薄膜が意図せず剥離されにくい半導体素子の製造方法及び半導体基板を提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

第1基板の一部の結合層領域に、共有結合よりも弱い力で半導体薄膜を結合する結合層を形成する結合層形成工程と、前記結合層領域及び前記結合層領域以外の非結合層領域に前記半導体薄膜を形成する薄膜形成工程と、前記第1基板と異なる分離用基板が有する有機物層を前記半導体薄膜に結合することにより、前記第1基板から前記半導体薄膜を分離する分離工程と、前記第1基板から分離した後の前記半導体薄膜の剥離面に付着した前記結合層を除去する付着物除去工程と、前記第1基板と異なる第2基板に、前記結合層を除去した後の前記半導体薄膜を接合する接合工程と、を有する、半導体素子の製造方法。

請求項2

前記結合層形成工程において、前記結合層領域の面積が前記非結合層領域の面積よりも大きくなるように前記結合層を形成する、請求項1に記載の半導体素子の製造方法。

請求項3

前記分離工程の前に、前記半導体薄膜の一部を除去する薄膜除去工程と、前記半導体薄膜から前記半導体薄膜が除去された領域まで延在する固定層を形成する固定層形成工程をさらに有する、請求項1又は2に記載の半導体素子の製造方法。

請求項4

前記薄膜除去工程において、前記非結合層領域に形成された前記半導体薄膜を除去する、請求項3に記載の半導体素子の製造方法。

請求項5

前記結合層形成工程は、前記結合層領域及び前記非結合層領域に前記結合層を形成する工程と、前記結合層を形成した後に、前記非結合層領域に形成された前記結合層を除去する工程と、を有し、前記固定層形成工程において、前記半導体薄膜から前記非結合層領域まで延在する前記固定層を形成する、請求項3又は4に記載の半導体素子の製造方法。

請求項6

前記薄膜形成工程と前記固定層形成工程との間に、前記結合層上に形成された前記半導体薄膜に溝を形成することにより、前記半導体薄膜を複数の島に分割する工程をさらに有し、前記結合層形成工程において、前記溝が形成された領域の少なくとも一部の領域に含まれる前記結合層を除去する、請求項3から5のいずれか一項に記載の半導体素子の製造方法。

請求項7

前記分離工程において、前記分離用基板を前記第1基板から離れる向きに移動させることにより前記固定層を切断する、請求項3から6のいずれか一項に記載の半導体素子の製造方法。

請求項8

前記結合層形成工程において、炭素原子を含む材料が露出した前記結合層を形成する、請求項1から7のいずれか一項に記載の半導体素子の製造方法。

請求項9

前記薄膜形成工程において、窒化物半導体III−V族化合物半導体、Siを含む半導体、及び酸化物半導体のいずれかから選択された半導体を含む前記半導体薄膜を形成する、請求項1から8のいずれか一項に記載の半導体素子の製造方法。

請求項10

第1基板の一部の結合層領域に、共有結合よりも弱い力で半導体薄膜を結合する結合層を形成する結合層形成工程と、前記結合層領域に前記半導体薄膜を形成する薄膜形成工程と、前記半導体薄膜から前記半導体薄膜が形成されていない領域まで延在する固定層を形成する固定層形成工程と、前記第1基板と異なる分離用基板が有する有機物層を前記半導体薄膜に結合することにより、前記第1基板から前記半導体薄膜を分離する分離工程と、前記第1基板から分離した後の前記半導体薄膜の剥離面に付着した前記結合層を除去する付着物除去工程と、前記第1基板と異なる第2基板に、前記結合層を除去した後の前記半導体薄膜を接合する接合工程と、を有する、半導体素子の製造方法。

請求項11

ベース基板と、前記ベース基板の一部の結合層領域に形成された結合層と、前記結合層領域に形成された結合層上と、前記結合層領域以外の非結合層領域の前記ベース基板上と、に形成された半導体薄膜と、を有し、前記結合層は、共有結合よりも弱い力で半導体薄膜を結合する、半導体基板

請求項12

ベース基板と、前記ベース基板の一部の結合層領域に形成された結合層と、前記結合層領域に形成された結合層上に形成された半導体薄膜と、前記半導体薄膜から前記結合層領域以外の非結合層領域まで延在する固定層と、を有し、前記結合層は、共有結合よりも弱い力で半導体薄膜を結合する、半導体基板。

技術分野

0001

本発明は、半導体素子の製造方法及び半導体基板に関する。

背景技術

0002

従来、半導体エピタキシャル層母材基板から取り外し、取り外した半導体エピタキシャル層を他の基板に移動させる技術が知られている。特許文献1には、ベース基板に形成されたグラフェン層上に窒化物半導体層を形成した後に、窒化物半導体層をベース基板から剥離させる方法が開示されている。

先行技術

0003

特許第5070247号公報

発明が解決しようとする課題

0004

従来の技術では、窒化物半導体薄膜がグラフェン層を介して、例えばファンデルワールス力の弱い力によってベース基板に接合している。したがって、窒化物半導体薄膜の膜厚が厚くなるといった変化に伴って窒化物半導体薄膜の膜応力が大きくなると、SiC基板上に半導体薄膜結晶成長させている間に、ベース基板から窒化物半導体薄膜が意図せず剥離してしまう場合があった。また、窒化物半導体薄膜層を加工して素子形成素子分離等の加工を行う工程においても窒化物半導体薄膜がベース基板から意図せず剥離してしまう場合があった。

0005

そこで、本発明はこれらの点に鑑みてなされたものであり、ベース基板上に形成された半導体薄膜が意図せず剥離されにくい半導体素子の製造方法及び半導体基板を提供することを目的とする。

課題を解決するための手段

0006

本発明の第1の態様の半導体素子の製造方法は、第1基板の一部の結合層領域に、共有結合よりも弱い力で半導体薄膜を結合する結合層を形成する結合層形成工程と、前記結合層領域及び前記結合層領域以外の非結合層領域に前記半導体薄膜を形成する薄膜形成工程と、前記第1基板と異なる分離用基板が有する有機物層を前記半導体薄膜に結合することにより、前記第1基板から前記半導体薄膜を分離する分離工程と、前記第1基板から分離した後の前記半導体薄膜の剥離面に付着した前記結合層を除去する付着物除去工程と、前記第1基板と異なる第2基板に、前記結合層を除去した後の前記半導体薄膜を接合する接合工程と、を有する。

0007

前記結合層形成工程において、前記結合層領域の面積が前記非結合層領域の面積よりも大きくなるように前記結合層を形成してもよい。

0008

前記分離工程の前に、前記半導体薄膜の一部を除去する薄膜除去工程と、前記半導体薄膜から前記半導体薄膜が除去された領域まで延在する固定層を形成する固定層形成工程をさらに有してもよい。前記薄膜除去工程において、前記非結合層領域に形成された前記半導体薄膜を除去してもよい。

0009

前記結合層形成工程は、前記結合層領域及び前記非結合層領域に前記結合層を形成する工程と、前記結合層を形成した後に、前記非結合層領域に形成された前記結合層を除去する工程と、を有し、前記固定層形成工程において、前記半導体薄膜から前記非結合層領域まで延在する前記固定層を形成してもよい。

0010

半導体素子の製造方法は、前記薄膜形成工程と前記固定層形成工程との間に、前記結合層上に形成された前記半導体薄膜に溝を形成することにより、前記半導体薄膜を複数の島に分割する工程をさらに有し、前記結合層形成工程において、前記溝が形成された領域の少なくとも一部の領域に含まれる前記結合層を除去してもよい。

0011

前記分離工程において、前記分離用基板を前記第1基板から離れる向きに移動させることにより前記固定層を切断してもよい。
前記結合層形成工程において、炭素原子を含む材料が露出した前記結合層を形成してもよい。

0012

前記薄膜形成工程において、窒化物半導体III−V族化合物半導体、Siを含む半導体、及び酸化物半導体のいずれかから選択された半導体を含む前記半導体薄膜を形成してもよい。

0013

本発明の第2の態様の半導体素子の製造方法は、第1基板の一部の結合層領域に、共有結合よりも弱い力で半導体薄膜を結合する結合層を形成する結合層形成工程と、前記結合層領域に前記半導体薄膜を形成する薄膜形成工程と、前記半導体薄膜から前記半導体薄膜が形成されていない領域まで延在する固定層を形成する固定層形成工程と、前記第1基板と異なる分離用基板が有する有機物層を前記半導体薄膜に結合することにより、前記第1基板から前記半導体薄膜を分離する分離工程と、前記第1基板から分離した後の前記半導体薄膜の剥離面に付着した前記結合層を除去する付着物除去工程と、前記第1基板と異なる第2基板に、前記結合層を除去した後の前記半導体薄膜を接合する接合工程と、を有する。

0014

本発明の第3の態様の半導体基板は、ベース基板と、前記ベース基板の一部の結合層領域に形成された結合層と、前記結合層領域に形成された結合層上と、前記結合層領域以外の非結合層領域の前記ベース基板上と、に形成された半導体薄膜と、を有し、前記結合層は、共有結合よりも弱い力で半導体薄膜を結合する。

0015

本発明の第4の半導体基板は、ベース基板と、前記ベース基板の一部の結合層領域に形成された結合層と、前記結合層領域に形成された結合層上に形成された半導体薄膜と、前記半導体薄膜から前記結合層領域以外の非結合層領域まで延在する固定層と、を有し、前記結合層は、共有結合よりも弱い力で半導体薄膜を結合する。

発明の効果

0016

本発明によれば、ベース基板上に形成された半導体薄膜が意図せず剥離されにくい半導体基板を提供することができるという効果を奏する。

図面の簡単な説明

0017

本実施の形態の半導体素子を製造するための半導体基板の構成の概要を示す図である。
本実施形態の半導体製造方法で用いる半導体基板の構造を示す図である。
半導体薄膜が意図せず第1基板から剥離することを防止する半導体基板の構造の変形例を示す図である。
第1基板の上方に複数の半導体薄膜の島が形成された半導体基板の構造を示す図である。
半導体薄膜の島を加工する工程の例を示す図である。
分離した後の半導体薄膜の島を第2基板に接合する工程を説明するための図である。
分離した後の半導体薄膜の島を第2基板に接合する工程を説明するための図である。
半導体薄膜の島を第1基板から分離して第2基板に接合する工程のフローチャートである。
半導体薄膜の島の直下の結合層の少なくとも一部の領域を除去する方法を示す図である。
半導体薄膜の島の直下の結合層の少なくとも一部の領域を除去する他の方法を示す図である。

実施例

0018

[半導体基板100の構成]
図1は本実施の形態の半導体素子を製造するための半導体基板100の構成の概要を示す図である。半導体基板100は、ベース基板としての第1基板101と、結合層102と、半導体薄膜103とを有する。半導体薄膜103は、結合層102を介して、第1基板101の上方に形成されている。結合層102は、共有結合よりも弱い結合力で、半導体薄膜103と第1基板101とを結合するための層である。共有結合よりも弱い結合力は、例えばファンデルワールス力である。

0019

結合層102を構成する材料は、例えば、炭素原子が2次元に配列した層が積層した構造を有する。このような積層構造は他の層と共有結合しないので、ファンデルワールス力の弱い力によって第1基板101と結合する。結合層102は、例えば、少なくともグラフェン層を含むことができる。第1基板101の材料は、例えばSiCである。SiC基板である第1基板101を高温に加熱することにより、第1基板101の表面に結合層102としてのグラフェン層を形成することができる。

0020

第1基板101は、SiC基板の他に、例えばSi基板GaAs基板InP基板GaN基板等のIII−V族化合物半導体基板、サファイア基板(Al2O3基板)、Ga2O3基板、ZnO基板等の酸化物基板AlN基板、SiN基板等の窒化物基板であってもよい。また、第1基板101の表面に、結合層102として、単層又は複数層のグラフェン層を貼りつけてもよい。第1基板101の材料としては、第1基板101の上方に設ける半導体薄膜103の材料の格子定数結晶系、又は熱的特性等の特性に基づいて、半導体薄膜103の結晶成長に適した材料を選択することができる。

0021

半導体薄膜103の材料は、例えばInxGa1−xN(0≦x≦1)又はAlxGa1—xN(0≦x≦1)等の窒化物半導体である。半導体薄膜103は、AlxGa1—xAs(0≦x≦1)、AlxGayIn1—x—yP(0≦x≦1、0≦y≦1)、GaAsxP1—x(0≦x≦1)、InxGa1—xAsyP1—y(0≦x≦1、0≦y≦1)等のIII−V族化合物半導体、Si、SiGe等のSiを含む半導体であってもよい。半導体薄膜103は、第1基板101の上方において結合層102上に結晶成長した半導体層であってもよい。

0022

半導体薄膜103は、単層の上記の半導体材料により構成されていてもよく、上記の半導体材料を含む複数の層が積層されていてもよい。半導体薄膜103の結晶成長方法としては、MOCVD法(Metal Organic Chemical Vapor Deposition)、MBE法(Molecular Beam Epitaxy)、CVD法(Chemical Vapor Deposition)、レーザーアブレーション法、又はミスト成長法等の結晶成長方法を用いることができる。半導体薄膜103の結晶成長方法は、半導体薄膜103を構成する半導体材料、又は半導体薄膜の積層構造等に応じて適宜選択してもよい。

0023

結合層102を介して第1基板101の上方に半導体薄膜103を結晶成長させる際、半導体薄膜103の膜応力の大きさは、半導体薄膜103の材料、層構造層厚及び結晶成長温度等の諸条件に依存する。半導体薄膜103の膜応力が、結合層102を構成する層間の結合力(例えば結合層102を構成するグラフェン層間の結合力)よりも大きくなると、半導体薄膜103の結晶成長工程、又は半導体薄膜103に半導体素子構造を形成する工程等の半導体素子製造工程で、半導体薄膜103が第1基板101から意図せず剥離しうる。本実施形態の半導体製造方法で用いる半導体基板によれば、半導体薄膜103が意図せず剥離するリスクを軽減することができる。

0024

図2は、本実施形態の半導体製造方法で用いる半導体基板100の構造を示す図である。図2(a)及び図2(b)は、図2(c)に示す半導体基板100を作成する過程半導体構造の上面図及び断面図を示している。

0025

図2(c)に示す半導体基板100は、第1基板101と、第1基板101の一部の結合層領域に形成された結合層102と、結合層領域に形成された結合層102上と、結合層領域以外の非結合層領域の第1基板101上と、に形成された半導体薄膜103と、を有する。結合層領域は、結合層102が形成される領域である。

0026

図2(a)は、結合層102を第1基板101の上方に形成した状態の半導体構造の上面図である。図2(b)は、A−A断面図である。図2に示す第1基板101は円形であるが、第1基板101は、円形以外の任意の形状(例えば矩形)であってもよい。図2(a)に示すように、結合層102の面積は、第1基板101の面積よりも小さく、結合層102の外周が、第1基板101の外周よりも内側になるように結合層102が形成されている。そして、第1基板101の外周と結合層102の外周との間には、第1基板101が露出している露出領域110が形成されている。

0027

図2(a)に示す半導体構造は、例えば以下の工程により作製することができる。まず、第1基板101上の全面に結合層102を形成する。次に、標準的なフォトリソグラフィ法により形成したレジストマスク又はメタルマスク等を利用して、結合層102を残す領域をマスクした状態で、ドライエッチング(例えばO2等のガスを使ったドライエッチング)を施すことにより、第1基板101上の一部の領域(露出領域110に対応する領域)の結合層102を除去する。フォトリソグラフィを使った工程を用いる場合、一部の領域の結合層102を除去した後にレジストマスクを除去して、第1基板101上の一部の領域の結合層102を除去する工程が完了する。

0028

図2(c)は、図2(a)に示す半導体構造を作製する工程の後に、半導体薄膜103を結晶成長した後の半導体基板100の断面図である。図2(c)において、非結合層領域112は、第1基板101上の結合層102を除去した露出領域110の上に半導体薄膜103が結晶成長した領域であり、結合層領域111は結合層102上に半導体薄膜103が結晶成長した領域である。結合層領域111の半導体薄膜103と非結合層領域112の半導体薄膜103とは、同一の結晶成長工程で同時に結晶成長する。したがって、結合層領域111の半導体薄膜103と非結合層領域112の半導体薄膜103とは、連続した半導体薄膜として第1基板101上に形成される。

0029

半導体薄膜103は、第1基板101上の結合層領域111では、共有結合を有しない弱い力(例えばファンデルワールス力)で、結合層102を介して第1基板101と結合している。一方、半導体薄膜103は、第1基板101上の非結合層領域112では、結合層領域111よりも強い結合力(例えば共有結合に基づく力)により第1基板101と直接結合している。そのため、半導体薄膜103の膜応力が結合層102の結合力よりも大きくなっても、半導体薄膜103は、非結合層領域112において第1基板101に強く結合して固定され、半導体薄膜103の結晶成長工程、及び半導体薄膜103を加工する半導体素子作製工程等において、半導体薄膜103が第1基板101から意図せず剥離することを防止できる。なお、図2では、結合層102を設けない結合層領域111を第1基板101の外周から等距離の全領域としたが、結合層領域111は第1基板101の外周から任意の距離の一部の領域としてもよいし、その他種々の変形が可能である。

0030

図3は、半導体薄膜103が意図せず第1基板101から剥離することを防止する半導体基板の構造の変形例を示す図である。図3に示す半導体基板の構造においては、第1基板101上で複数の領域に分割された結合層102、及び結合層102を複数の領域に分割する第1基板101の露出領域110が形成されている。

0031

図3(a)に示す上面図における破線内斜線領域が結合層102であり、それ以外の領域が第1基板101の露出領域110である。図3(b)に示すA−A線断面図は、第1基板101の上方に半導体薄膜103が形成された状態を示している。図3に示した変形例でも、第1基板101上に形成された半導体薄膜103は、結合層102が設けられた領域では結合層102を介して第1基板101と弱い力で結合しているが、第1基板101が露出している領域では第1基板101と強い力で結合している。したがって、半導体薄膜103の膜応力が大きくなっても、半導体薄膜103の結晶成長工程、及び半導体薄膜103内に半導体素子を作製する工程等で、半導体薄膜103が第1基板101から意図せず剥離することを防止できる。

0032

[固定層120を有する半導体基板]
図4は、第1基板101の上方に複数の半導体薄膜の島123が形成された半導体基板100aの構造を示す図である。図4における半導体薄膜の島123の直下には、結合層122が形成されている。図4に示す半導体基板100aは、第1基板101と、第1基板101の一部の結合層領域に形成された結合層122と、結合層領域に形成された結合層122上に形成された半導体薄膜の島123と、半導体薄膜の島123から結合層領域以外の非結合層領域まで延在する固定層120と、を有する。結合層122は、共有結合力よりも弱い力で半導体薄膜の島123を結合する。

0033

図4(a)の上面図、及び図4(b)のA−A線断面図に示すように、半導体基板100aにおいては、半導体薄膜の島123を形成した後に、半導体薄膜の島123から第1基板101の表面に至るまで延在する固定層120が形成されている。固定層120は、第1基板101から分離する対象となる半導体薄膜の島123を第1基板101から分離するまでの間に第1基板101上に仮固定するための構造体である。固定層120は、例えば薄膜で構成することができる。

0034

固定層120を成膜する前に、第1基板101上の半導体薄膜103を分割して半導体薄膜の島123を形成する際に、複数の島123の間の領域のうち、固定層120を第1基板101上に固定する領域の結合層122を除去することにより、第1基板101に固定層120を成膜することができる。固定層120の材料は無機材料、例えばSiO2、SiN、Al2O3、AlN等とすることができる。固定層120は、有機材料により形成されていてもよい。

0035

固定層120は、例えば、プラズマCVD又はスパッタ法等で成膜することができる。例えば、感光性有機材料を使って、半導体薄膜の島123の上面から第1基板101の表面が露出する領域に至るように固定層120を形成することができる。

0036

図4では、固定層120の形状が、半導体薄膜の島123の上面から左右に延びる形状である場合を例示しているが、適宜変形が可能である。例えば、固定層120は、半導体薄膜の島123の上面において連続した形状でなくてもよく、半導体薄膜の島123の上面の全てを被覆する形態であってもよい。また、固定層120は、半導体薄膜の島123の直交する両辺から延伸する形態であってもよい。固定層120の加工は、標準的なフォトリソグラフィ工程及びエッチング工程によって行うことができる。

0037

図5は、結合層122を介して第1基板101に結合している半導体薄膜が第1基板101から意図せず剥離することを防止しながら、半導体薄膜の島123を加工する工程の例を示す図である。図5における領域125a及び領域125bは半導体薄膜の島123が形成される予定の領域である。

0038

まず、図5の領域131a、領域131b及び領域131cで半導体薄膜及び結合層122を除去し、第1基板101の表面を露出する(図5(a))。次に、半導体薄膜の島が形成される予定の領域125a及び領域125bの上面から第1基板101の領域131a、領域131b及び領域131cに延びる固定層120を形成する(図5(b))。

0039

次に、領域132a及び領域132bで半導体薄膜及び結合層122を除去し、第1基板101の表面を露出させる(図5(c))。図5(c)における領域135は、半導体薄膜の島123の周囲で第1基板101の表面が露出した領域を示している。
上記の工程を経て、第1基板101の上方に固定層120で仮固定された半導体薄膜の島123の加工が完了する。

0040

[半導体薄膜を他の基板に移動させる方法]
以下、半導体薄膜の島123を第1基板101から分離し、分離した後の半導体薄膜の島123を第2基板201に接合する工程について説明する。図6及び図7は、分離した後の半導体薄膜の島123を第2基板201に接合する工程を説明するための図である。

0041

まず、図6(a)に示すように、半導体薄膜の島123を第1基板101から分離して第2基板201上に接合するためのピックアップ基板140を作製する。ピックアップ基板140は、第3基板141と有機材料バンプ142とを有する。有機材料バンプ142は、例えば第3基板141の主面に感光性有機材料を塗布し、標準的なフォトリソグラフィ法を用いることにより、半導体薄膜の島123の形状及びサイズに適合した形状及びサイズに形成することができる。有機材料バンプ142を構成する有機材料としては、感光塗布材料の他、感光性材料シートを使うこともできる。

0042

有機材料バンプ142は、第1基板101から分離する予定の半導体薄膜の島123の第1基板101上の配列に対応するように連続した有機材料層であってもよい。この場合、第3基板141上に有機材料バンプ又は有機材料層を予め形成することができるため、第3基板141と有機材料バンプ又は有機材料層との間の結合強度が高い。

0043

ピックアップ基板140は、他の種々の構成を有してもよい。ピックアップ基板140を構成する第3基板141の材料としては、例えば、Si基板、ガラス基板石英基板セラミック基板又は金属基板を使用することができる。また、第3基板141は、第3基板141の材料と異なる材料で表面がコーティングされていてもよい。

0044

続いて、ピックアップ基板140の有機材料バンプ142を半導体薄膜の島123に位置合わせして、ピックアップ基板140を半導体薄膜の島123に圧接する。具体的には、有機材料バンプ142を半導体薄膜の島123及び固定層120に密着させ、有機材料バンプ142を半導体薄膜の島123に結合する(図6(b))。

0045

続いて、図7(a)に示すように、例えば半導体薄膜の島123を第1基板101から分離する方向(例えば上方)にピックアップ基板140を移動する。半導体薄膜の島123は、結合層122を介して弱い力で第1基板101に結合しているため、ピックアップ基板140を移動した時に移動しやすい領域(すなわち破断する力が集中する領域)付近で固定層120が破断する。すなわち、固定層120における半導体薄膜の島123の底部付近で固定層120が破断して固定層120aとなる(図7(a))。第1基板101には、固定層120の一部が固定層120bとして残留している。なお、図7(a)で示している固定層120の破断形状は,あくまで模式的に描いたものにすぎない。

0046

第1基板101から分離した半導体薄膜の島123の分離面には、結合層122の全部又は一部が残留する。半導体薄膜の島123の分離面に結合層122が残留した状態で第2基板201へ接合すると、残留している結合層122と第2基板201の間は弱い力で接合し、半導体薄膜の島123が第2基板201から意図せず剥離するリスクがある。そのため、半導体薄膜の島123を第2基板201に接合する工程を実行する前に、半導体薄膜の島123の分離面に残留する結合層122を除去してもよい(図7(b))。結合層122の除去は、例えばドライエッチング(例えばO2ガスを使ったエッチング処理)により行うことができる。

0047

次に、半導体薄膜上に残留する結合層122を除去した半導体薄膜の島123を第2基板201上に圧接して、半導体薄膜の島123を第2基板201に接合する(図7(c))。半導体薄膜の島123が第2基板201に接合する力は、例えば分子間力である。半導体薄膜の島123が第2基板201に接合する力は、結合層122の層間の結合力(ファンデルワールス力)よりも大きい。

0048

半導体薄膜の島123を第2基板201に接合する工程に先立って、第2基板201の表面、又は第2基板201の表面の一部の領域に、無機膜有機膜金属膜、又はこれらの積層膜を設けて、その上に半導体薄膜の島123を接合してもよい。また、接合に先立って、適宜接合面の表面を処理する工程を実行してもよい。

0049

半導体薄膜の島123を第2基板201上に接合した後、例えばアセトン等の有機溶剤等に浸漬して有機材料バンプ142を溶解することにより、第2基板201に接合した半導体薄膜の島123から、第3基板141及び有機材料バンプ142を除去する(図7(d))。

0050

[半導体薄膜の島123を移動させる工程のフローチャート]
図8は、図4に示した半導体基板100aにおける第1基板101に結合層122を介して形成した半導体薄膜の島123を第1基板101から分離して第2基板201に接合する工程のフローチャートである。

0051

まず、第1基板101の一部の結合層領域に、共有結合よりも弱い力で半導体薄膜103を結合する結合層102を形成する結合層形成工程を実行する(S1)。結合層領域は、例えば、図2における結合層102が形成されている領域である。結合層形成工程においては、炭素原子を含む材料が露出した結合層102を形成する。炭素原子を含む材料は、例えばグラフェンである。

0052

結合層形成工程においては、例えば結合層領域の面積が非結合層領域の面積よりも大きくなるように結合層102を形成する。具体的には、結合層形成工程においては、結合層領域及び非結合層領域に結合層102を形成する工程と、結合層102を形成した後に、非結合層領域に形成された結合層102を除去する工程と、を有する。これにより、第1基板101の一部の領域に結合層102が形成されており、他の一部の領域に結合層102が形成されていない状態になる。

0053

続いて、結合層領域及び結合層領域以外の非結合層領域に半導体薄膜103を形成する薄膜形成工程を実行する(S2)。薄膜形成工程においては、例えば、窒化物半導体、III−V族化合物半導体、Siを含む半導体、及び酸化物半導体のいずれかから選択された半導体を含む半導体薄膜103を形成する。

0054

続いて、半導体薄膜103の一部を除去する薄膜除去工程を実行する(S3)。薄膜除去工程においては、例えば、非結合層領域に形成された半導体薄膜103を除去する。続いて、半導体薄膜103から半導体薄膜103が除去された領域まで延在する固定層120を形成する固定層形成工程を実行する(S4)。固定層形成工程においては、例えば半導体薄膜103から非結合層領域まで延在する固定層120を形成する。

0055

続いて、第1基板101と異なる分離用基板であるピックアップ基板140が有する有機物層である有機材料バンプ142を半導体薄膜103に結合することにより、第1基板101から半導体薄膜103を分離する分離工程を実行する(S5)。分離工程においては、ピックアップ基板140を第1基板101から離れる向きに移動させることにより固定層120を切断する。

0056

続いて、第1基板101から分離した後の半導体薄膜103の剥離面に付着した結合層102を除去する付着物除去工程を実行した後に(S6)、第1基板101と異なる第2基板201に半導体薄膜103を接合する接合工程を実行する(S7)。

0057

なお、薄膜形成工程と固定層形成工程との間に、結合層102上に形成された半導体薄膜103に溝を形成することにより、図4に示したように、半導体薄膜103を複数の島123に分割する工程をさらに有してもよい。この場合、結合層形成工程において、溝が形成された領域の少なくとも一部の領域に含まれる結合層102を除去する。

0058

また、以上の説明においては、固定層120を形成する場合を例示したが、固定層120を形成することなく、結合層領域及び結合層領域以外の非結合層領域に半導体薄膜103を形成した後に、ピックアップ基板140によって半導体薄膜103を第1基板101から分離してもよい。

0059

上記の説明では、半導体薄膜103に所定の半導体素子構造を形成する工程を省略したが、半導体薄膜に固定層120を形成する工程よりも前に、半導体薄膜に所定の半導体素子構造(半導体素子の動作領域、配線電極等)を形成する工程を実行してもよい。

0060

また、図8に示すフローチャートにおいては、図4に示した半導体基板100aにおいて、半導体薄膜の島123を第1基板101から分離する場合の工程を例示したが、同様の工程により、図2に示した半導体基板100から半導体薄膜103を分離することもできる。

0061

具体的には、まず、第1基板101の一部の結合層領域111に、共有結合よりも弱い力で半導体薄膜103を結合する結合層102を形成する結合層形成工程を実行した後に、結合層領域111及び結合層領域111以外の非結合層領域112に半導体薄膜103を形成する薄膜形成工程を実行する。続いて、第1基板101と異なる分離用基板としてのピックアップ基板140が有する有機物層を半導体薄膜103に結合することにより、第1基板101から半導体薄膜103を分離する分離工程を実行する。その後、第1基板101から分離した後の半導体薄膜103の剥離面に付着した結合層102を除去する付着物除去工程を実行した後に、第1基板101と異なる第2基板201に半導体薄膜103を接合する接合工程を実行する。

0062

結合層領域111においては、半導体薄膜103が共有結合力よりも弱い力で第1基板101と結合し、非結合層領域112においては、結合層領域111よりも強い力で第1基板101と結合している。非結合層領域112の面積が、結合層領域111の面積よりも十分に小さいことにより、ピックアップ基板140により容易に半導体薄膜103を第1基板101から分離することができる。

0063

[結合層122の一部を除去する変形例]
図9は、半導体薄膜の島123の直下の結合層122の少なくとも一部の領域を除去する方法を示す図である。例えば、図9に示すように、半導体薄膜の島123にピックアップ基板140を結合する前に、半導体薄膜の島123の直下の結合層122の少なくとも一部を除去する工程を実行してもよい。図9における空隙151は、半導体薄膜の島123の直下の結合層122の一部を除去した後に形成される空隙である。残留層152は、半導体薄膜の島123の直下に残留している結合層122である。結合層122は、例えばO2ガスを使ったドライエッチング法により除去することができる。

0064

図9に示すように、半導体薄膜の島123の直下の少なくとも一部を除去することにより、結合層122を介して半導体薄膜の島123が第1基板101に結合する面積が減少する。その結果、ピックアップ基板140により、半導体薄膜の島123を第1基板101から分離する工程で、半導体薄膜の島123を第1基板101から分離するために必要になる力を低減することができる。

0065

図10は、半導体薄膜の島123の直下の結合層122の少なくとも一部の領域を除去する他の方法を示す図である。図10に示すように、ピックアップ基板140を半導体薄膜の島123に結合した後に、例えばドライエッチング法を用いて結合層122の一部の領域を除去することもできる。

0066

[本実施の形態の半導体素子の製造方法による効果]
本実施の形態の半導体素子の製造方法によれば、第1基板101上に設けた結合層102を介して第1基板101上に形成した半導体薄膜103において、第1基板101上の少なくとも一部領域で第1基板101の表面に、半導体薄膜103が結晶成長する露出領域110を設けた。したがって、第1基板101上に形成する半導体薄膜103の材料、層構造、層厚、結晶成長温度などの諸条件により、半導体薄膜103の膜応力が増加して半導体薄膜103の膜応力が、結合層102を介して半導体薄膜103が第1基板101上に結合する結合力よりも大きくなっても、半導体薄膜103の結晶成長過程、半導体薄膜103の加工過程、半導体素子の作製工程などの工程で半導体薄膜103が第1基板101から意図せず剥離することを防止できる。

0067

また、本実施の形態の半導体素子の他の製造方法によれば、半導体薄膜の島123から第1基板101の表面に至る固定層120を設けたので、半導体薄膜の島123の材料、層構造、層厚、結晶成長温度などの諸条件により、半導体薄膜の膜応力が、半導体薄膜の島123が結合層122を介して第1基板101に結合する結合力よりも大きい場合であっても、半導体薄膜の島123を第1基板101上から分離するまでの工程で、半導体薄膜の島123が第1基板101から意図せず剥離することを防止することができる。

0068

さらに本実施の形態の半導体素子の製造方法によれば、パターン形成が容易な有機材料バンプ142あるいは連続した有機物層を備えたピックアップ基板140を半導体薄膜の島123に圧接して結合することにより、半導体薄膜の島123を第1基板101から分離することができる。したがって、支持体接着する接着剤、接着層、又は接着剤を備えた支持体が不要である。また、精密な機械加工などによって半導体薄膜の島123をピックアップする治具を準備する必要がなく、第1基板101から分離する予定の半導体薄膜の島123の形状に適合した形状及びサイズの有機材料バンプ142を備えたピックアップ基板140を、容易にかつ精密に作製することができる。

0069

また、第3基板141上に設けた有機材料バンプ142あるいは有機物層は、アセトンなどの有機溶剤などを使って容易に第3基板141から除去することができるので、ピックアップ基板140を構成する第3基板141を容易に再利用することができる。すなわち、工程を省力化でき、必要部材を省部材化できる。

0070

さらに、第1基板101上に形成した半導体薄膜の島123の中から所定の半導体薄膜の島123を選択し、選択した半導体薄膜の島123だけを第1基板101から分離し、第2基板201に接合することも容易に実行することができる。

0071

さらに本実施の形態の半導体素子の製造方法によれば、半導体薄膜の島123を第1基板101から分離する前に結合層122の一部を除去するので、半導体薄膜の島123を第1基板101から分離する力を低減する効果が得られる。

0072

さらに本実施の形態の半導体素子の製造方法は、第1基板101から分離した半導体薄膜の島123の分離面に残留する結合層122を除去する工程を有することで、半導体薄膜の島123と第2基板201と間の結合力においてファンデルワールス力よりも強い結合力を得ることができる。また、個々の半導体薄膜の島123と第2基板201との間の結合力のばらつきを小さくすることができる。

0073

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されず、その要旨の範囲内で種々の変形及び変更が可能である。例えば、装置の分散・統合の具体的な実施の形態は、以上の実施の形態に限られず、その全部又は一部について、任意の単位で機能的又は物理的に分散・統合して構成することができる。また、複数の実施の形態の任意の組み合わせによって生じる新たな実施の形態も、本発明の実施の形態に含まれる。組み合わせによって生じる新たな実施の形態の効果は、もとの実施の形態の効果を合わせ持つ。

0074

100、100a半導体基板
101 第1基板
102結合層
103半導体薄膜
110露出領域
111 結合層領域
112非結合層領域
120固定層
122 結合層
123 島
140ピックアップ基板
141 第3基板
142有機材料バンプ
151 空隙
152残留層
201 第2基板

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

該当するデータがありません

関連する公募課題

該当するデータがありません

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い技術

関連性が強い 技術一覧

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

該当するデータがありません

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ