図面 (/)

この項目の情報は公開日時点(2020年4月9日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (18)

課題

微小電流測定可能電流測定方法を提供する。

解決手段

被試験用トランジスタゲートに第1の電位を与え、被試験用トランジスタの第1の端子と、第1のトランジスタの第1の端子が電気的に接続されるノードに、第1のトランジスタを介して電荷蓄積させ、第1のトランジスタを非導通にし、ノードと電気的に接続する読み出し回路出力端子の第2の電位と、第1の電位を定期的に測定し、第2の電位から第1の電位を差し引いた値の時系列を作成し、時系列の傾きから、被試験用トランジスタの電流値を算出する。

概要

背景

絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタ薄膜トランジス
タ(TFT)ともいう)を構成する技術が注目されている。該トランジスタは集積回路
IC)や画像表示装置表示装置)のような電子デバイスに広く応用されている。トラン
スタに適用可能な半導体薄膜としてシリコンを代表とする半導体材料が広く知られてい
るが、その他の材料として酸化物半導体が注目されている。

例えば、酸化亜鉛、またはIn−Ga−Zn酸化物半導体を用いてトランジスタを作製す
る技術が開示されている(特許文献1参照)。

ところで、液晶表示装置などの電荷保持型の半導体装置を作製する場合、トランジスタの
オフ状態における特性(以下、オフ電流という)を知ることは極めて重要になる。トラン
ジスタのオフ状態における特性にあわせて薄膜トランジスタチャネル長チャネル幅
いったパラメータを決定することになるためである。

また、1×10−24A以下の電流値を測定することができる評価方法が特許文献2で開
示されている。

概要

微小電流測定可能電流測定方法を提供する。被試験用トランジスタのゲートに第1の電位を与え、被試験用トランジスタの第1の端子と、第1のトランジスタの第1の端子が電気的に接続されるノードに、第1のトランジスタを介して電荷蓄積させ、第1のトランジスタを非導通にし、ノードと電気的に接続する読み出し回路出力端子の第2の電位と、第1の電位を定期的に測定し、第2の電位から第1の電位を差し引いた値の時系列を作成し、時系列の傾きから、被試験用トランジスタの電流値を算出する。

目的

また、上記電流測定方法を用いて得られた電流値の情報を元に、構成要素である電気素子
のパラメータを決定して半導体装置を作製することにより、適した特性を備えた半導体
置を提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

被試験用トランジスタと、第1のトランジスタと、ノードと、ソースフォロア回路と、を有し、前記被試験用トランジスタのチャネル幅は、前記第1のトランジスタのチャネル幅より大きく、前記第1のトランジスタのゲートは、第1の入力端子電気的に接続され、前記被試験用トランジスタの第1の端子と、前記第1のトランジスタの第1の端子は、前記ノードに電気的に接続され、前記第1のトランジスタの第2の端子は、第2の入力端子と電気的に接続され、前記ノードは、前記ソースフォロア回路と電気的に接続され、前記被試験用トランジスタのゲートは、第3の入力端子と電気的に接続され、前記被試験用トランジスタの第2の端子は、第4の入力端子と電気的に接続され、前記第1の入力端子に前記第1のトランジスタがオンとなる電位を与え、前記第3の入力端子に前記被試験用トランジスタがオフとなる第1の電位を与え、前記第1のトランジスタを介して前記ノードに電荷蓄積させ、前記第1のトランジスタを非導通にし、前記ソースフォロア回路の出力端子の第2の電位と、前記第1の電位を定期的に測定し、前記第2の電位から前記第1の電位を差し引いた値の時系列を作成し、前記時系列の傾きから、前記被試験用トランジスタの第1の端子と第2の端子の間で流れる電流値を算出する電流測定方法

請求項2

被試験用トランジスタと、第1のトランジスタと、ノードと、ソースフォロア回路と、を有し、前記被試験用トランジスタのチャネル幅は、前記第1のトランジスタのチャネル幅より大きく、前記第1のトランジスタのゲートは、第1の入力端子と電気的に接続され、前記被試験用トランジスタの第1の端子と、前記第1のトランジスタの第1の端子は、前記ノードに電気的に接続され、前記第1のトランジスタの第2の端子は、第2の入力端子と電気的に接続され、前記ノードは、前記ソースフォロア回路と電気的に接続され、前記被試験用トランジスタのゲートは、第3の入力端子と電気的に接続され、前記被試験用トランジスタの第2の端子は、第4の入力端子と電気的に接続され、前記第1の入力端子に、前記第1のトランジスタがオンとなる電位を与え、前記第3の入力端子に、前記被試験用トランジスタがオフとなる第1の電位を与え、前記第1のトランジスタを介して前記ノードに電荷を蓄積させ、前記第1のトランジスタを非導通にし、前記ノードと電気的に接続する前記ソースフォロア回路の出力端子の第2の電位と、前記第1の電位を定期的に測定し、前記第2の電位から前記第1の電位の定数倍を差し引いた値の時系列を作成し、前記時系列を近似する回帰直線を作成し、前記回帰直線の傾きから、前記被試験用トランジスタの電流値を算出する電流測定方法。

技術分野

0001

本発明の一態様は、半導体装置を流れる微小電流測定方法に関する。

0002

なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の
一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明
の一態様は、プロセス、マシン、マニュファクチャ、または、組成物コンポジション
オブマター)に関するものである。そのため、より具体的に本明細書で開示する本発明
の一態様の技術分野としては、半導体装置、表示装置発光装置蓄電装置記憶装置
それらの駆動方法、または、それらの製造方法、を一例として挙げることができる。

0003

なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装
置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路演算装置、記憶装
置は、半導体装置の一態様である。撮像装置、表示装置、液晶表示装置、発光装置、電気
光学装置発電装置薄膜太陽電池有機薄膜太陽電池等を含む)、及び電子機器は、半
導体装置を有している場合がある。

背景技術

0004

絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタ(薄膜トランジス
タ(TFT)ともいう)を構成する技術が注目されている。該トランジスタは集積回路
IC)や画像表示装置(表示装置)のような電子デバイスに広く応用されている。トラン
スタに適用可能な半導体薄膜としてシリコンを代表とする半導体材料が広く知られてい
るが、その他の材料として酸化物半導体が注目されている。

0005

例えば、酸化亜鉛、またはIn−Ga−Zn酸化物半導体を用いてトランジスタを作製す
る技術が開示されている(特許文献1参照)。

0006

ところで、液晶表示装置などの電荷保持型の半導体装置を作製する場合、トランジスタの
オフ状態における特性(以下、オフ電流という)を知ることは極めて重要になる。トラン
ジスタのオフ状態における特性にあわせて薄膜トランジスタチャネル長チャネル幅
いったパラメータを決定することになるためである。

0007

また、1×10−24A以下の電流値を測定することができる評価方法が特許文献2で開
示されている。

先行技術

0008

特開2007−123861号公報
特開2011−237418号公報

発明が解決しようとする課題

0009

トランジスタのオフ電流の測定において、ドレインゲート間、ドレイン‐ソース間、ド
レイン‐基板間などに寄生容量が生じると、容量を介したリークが無視できなくなり、容
量を介したノイズ侵入によって精度の良い測定ができなくなる。そのため、該寄生容量
の影響をできるだけ低減し、本来のオフ電流(リーク電流ともいう)の値をより正確に知
ることが求められている。

0010

上述の問題に鑑み、本発明の一態様では、微小な電流が測定可能電流測定方法の提供を
課題の一とする。または、該電流測定方法を用いた半導体装置の検査方法の提供を課題の
一とする。または、該電流測定方法を用いた半導体装置の提供を課題の一とする。または
、検査方法を用いた半導体装置の提供を課題の一とする。または、特性評価用回路の提供
を課題の一とする。または、新規な測定方法の提供を課題の一とする。または、本発明の
一態様は、新規な半導体装置などを提供することを課題の一とする。なお、これらの課題
の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、
これらの課題の全てを解決する必要はない。なお、これら以外の課題は、明細書、図面、
請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記
載から、これら以外の課題を抽出することが可能である。

課題を解決するための手段

0011

本発明の一態様は、被試験用トランジスタのゲートに第1の電位を与え、被試験用トラン
ジスタの第1の端子と、第1のトランジスタの第1の端子が電気的に接続されるノード
、第1のトランジスタを介して電荷蓄積させ、第1のトランジスタを非導通にし、ノー
ドと電気的に接続する読み出し回路出力端子の第2の電位と、第1の電位を定期的に測
定し、第2の電位から第1の電位を差し引いた値の時系列を作成し、時系列の傾きから、
被試験用トランジスタの電流値を算出することを特徴とする電流測定方法である。

0012

本発明の一態様は、被試験用トランジスタのゲートに第1の電位を与え、被試験用トラン
ジスタの第1の端子と、第1のトランジスタの第1の端子が電気的に接続されるノードに
、第1のトランジスタを介して電荷を蓄積させ、第1のトランジスタを非導通にし、ノー
ドと電気的に接続する読み出し回路の出力端子の第2の電位と、第1の電位を定期的に測
定し、第2の電位から第1の電位の定数倍を差し引いた値の時系列を作成し、時系列を近
似する回帰直線を作成し、回帰直線の傾きから、被試験用トランジスタの電流値を算出す
ることを特徴とする電流測定方法である。

0013

上記態様において、回帰直線の決定係数が最大になるように、第1の電位の定数倍を決定
すればよい。

0014

上記態様において、被試験用トランジスタのドレイン−基板間の容量は、ノードの全容量
の13.4%未満が好ましい。

0015

上記態様において、被試験用トランジスタは、第1のトランジスタよりチャネル幅が大き
いことが好ましい。

0016

上記態様において、読み出し回路は、第2のトランジスタ及び第3のトランジスタを含み
、第2のトランジスタの第1の端子はノードと電気的に接続し、第3のトランジスタの第
1の端子は、第2のトランジスタの第2の端子および出力端子と電気的に接続する。

0017

上記態様において、測定環境恒温状態にして測定することが好ましい。

発明の効果

0018

本発明の一態様では、所定の期間における電位変動から電流値を算出する。これにより、
微小な電流値を測定することが可能である。

0019

また、上記電流測定方法を用いて、電気素子が所定の特性を有するか否かを検査すること
により、作製した半導体装置の不良を的確に発見することが可能である。

0020

また、上記電流測定方法を用いて得られた電流値の情報を元に、構成要素である電気素子
のパラメータを決定して半導体装置を作製することにより、適した特性を備えた半導体
置を提供することが可能である。または、新規な測定方法を提供することが可能である。
または、新規な半導体装置を提供することが可能である。

0021

このように、本発明の一態様により、様々な技術的効果を得ることが可能である。

0022

なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一
態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は
、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面
、請求項などの記載から、これら以外の効果を抽出することが可能である。

図面の簡単な説明

0023

測定系の一例を示す回路図。
読み出し回路の一例を示す回路図。
ソースフォロワ回路入出力特性を示す図。
ソースフォロワ回路の入出力特性を示す図。
電位VGと電位VOUTの時系列を説明する図。
ノイズを低減する解析方法を説明する図。
ノイズを低減する解析方法を説明する図。
測定系を説明する図。
トランジスタの構成の一例を説明する図。
トランジスタの構成の一例を説明する図。
トランジスタの構成の一例を説明する図。
トランジスタの構成の一例を説明する図。
トランジスタの構成の一例を説明する図。
トランジスタの構成の一例を説明する図。
電子機器の例を説明する図。
電位VOUTの時間変化を測定した図。
電位VOUT−α×VGの時間変化を測定した図。

0024

以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異な
る態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及
び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、
以下の実施の形態の記載内容に限定して解釈されるものではない。

0025

また、図面において、大きさ、層の厚さ、または領域は、明瞭化のために誇張されている
場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を
模式的に示したものであり、図面に示す形状または値などに限定されない。

0026

また、本明細書にて用いる「第1」、「第2」、「第3」という序数詞は、構成要素の混
同を避けるために付したものであり、数的に限定するものではないことを付記する。

0027

また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置
関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係
は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した
語句に限定されず、状況に応じて適切に言い換えることができる。

0028

また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む
少なくとも三つの端子を有する素子である。そして、ドレイン(ドレイン端子、ドレイン
領域またはドレイン電極)とソース(ソース端子、ソース領域またはソース電極)の間に
チャネル領域を有しており、ドレインとチャネル領域とソースとを介して電流を流すこと
ができるものである。なお、本明細書等において、チャネル領域とは、電流が主として流
れる領域をいう。

0029

また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動
作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細
書等においては、ソースやドレインという用語は、入れ替えて用いることができるものと
する。

0030

なお、本明細書において、チャネル長とは、例えば、トランジスタの上面図において、半
導体(またはトランジスタがオン状態のときに半導体の中で電流の流れる部分)とゲート
電極とが互いに重なる領域、またはチャネルが形成される領域における、ソース(ソース
領域またはソース電極)とドレイン(ドレイン領域またはドレイン電極)との間の距離を
いう。なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは
限らない。即ち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある
。そのため、本明細書では、チャネル長は、チャネルの形成される領域における、いずれ
か一の値、最大値最小値または平均値とする。

0031

本明細書において、チャネル幅とは、例えば、半導体(またはトランジスタがオン状態の
ときに半導体の中で電流の流れる部分)とゲート電極とが互いに重なる領域、またはチャ
ネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをい
う。なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは
限らない。即ち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある
。そのため、本明細書では、チャネル幅は、チャネルの形成される領域における、いずれ
か一の値、最大値、最小値または平均値とする。

0032

なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネ
ル幅(以下、実効的なチャネル幅と呼ぶ。)と、トランジスタの上面図において示される
チャネル幅(以下、見かけ上のチャネル幅と呼ぶ。)と、が異なる場合がある。例えば、
立体的な構造を有するトランジスタでは、実効的なチャネル幅が、トランジスタの上面図
において示される見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる
場合がある。例えば、微細かつ立体的な構造を有するトランジスタでは、半導体の上面に
形成されるチャネル領域の割合に対して、半導体の側面に形成されるチャネル領域の割合
が大きくなる場合がある。その場合は、上面図において示される見かけ上のチャネル幅よ
りも、実際にチャネルの形成される実効的なチャネル幅の方が大きくなる。

0033

ところで、立体的な構造を有するトランジスタにおいては、実効的なチャネル幅の、実測
による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積
もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状
が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。

0034

そこで、本明細書では、トランジスタの上面図において、半導体とゲート電極とが互いに
重なる領域における、ソースとドレインとが向かい合っている部分の長さである見かけ上
のチャネル幅を、「囲い込みチャネル幅(SCW:Surrounded Channe
l Width)」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した
場合には、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、
本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合があ
る。

0035

なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求め
る場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャ
ネル幅を用いて計算する場合とは異なる値をとる場合がある。

0036

(実施の形態1)
本実施の形態では、本発明の一態様に係る電流測定方法およびこれに用いる測定系の一例
について図1を参照して説明する。

0037

<測定系>
はじめに、本発明の一態様に係る電流測定方法に用いられる測定系の一例について図1
参照して説明する。以下に示す測定系の構成は、特性評価用回路の構成として採用するこ
とが可能である。なお、以下に示す測定系は一例に過ぎない。

0038

図1は、トランジスタ101のオフ電流を測定するための測定系を示している。図1に示
す測定系は、トランジスタ100と、トランジスタ101と、トランジスタ102と、ト
ランジスタ103と、ノードFNと、を有する。

0039

トランジスタ100のゲート端子は、入力端子IN_1と電気的に接続され、トランジス
タ100のソース端子またはドレイン端子の一方は、入力端子IN_2と電気的に接続さ
れ、トランジスタ100のソース端子またはドレイン端子の他方は、ノードFNと電気的
に接続される。

0040

トランジスタ101のゲート端子は、入力端子IN_3と電気的に接続され、トランジス
タ101のソース端子またはドレイン端子の一方は、入力端子IN_4と電気的に接続さ
れ、トランジスタ101のソース端子またはドレイン端子の他方は、ノードFNと電気的
に接続される。

0041

トランジスタ102のゲート端子は、ノードFNと電気的に接続され、トランジスタ10
2のソース端子またはドレイン端子の一方は、入力端子IN_7と電気的に接続され、ト
ランジスタ102のソース端子またはドレイン端子の他方は、出力端子OUTと電気的に
接続される。

0042

トランジスタ103のゲート端子は、入力端子IN_5と電気的に接続され、トランジス
タ103のソース端子またはドレイン端子の一方は、出力端子OUTと電気的に接続され
、トランジスタ103のソース端子またはドレイン端子の他方は、入力端子IN_6と電
気的に接続される。

0043

なお、被試験用トランジスタは、トランジスタ101である。

0044

図1において、入力端子IN_1に与えられる電位を電位VGWとする。入力端子IN_
2に与えられる電位を電位VINとする。入力端子IN_3に与えられる電位を電位VG
とする。入力端子IN_4に与えられる電位を電位VSとする。入力端子IN_5に与え
られる電位を電位VREFとする。入力端子IN_6に与えられる電位を電位VSSとす
る。入力端子IN_7に与えられる電位を電位VDDとする。ノードFNに与えられる電
位を電位VFNとする。出力端子OUTに与えられる電位を電位VOUTとする。

0045

トランジスタ101の微小なオフ電流を測定するためには、検知することが可能なレベル
にまで、オフ電流を増加する必要がある。そこで、被試験用(DUT:Device U
nder Test)トランジスタであるトランジスタ101のチャネル幅を極端に大き
くする必要がある。トランジスタ101のチャネル幅は、好ましくは1mm以上、1m以
下、より好ましくは1cm以上、1m以下、さらに好ましくは10cm以上、1m以下に
するとよい。

0046

トランジスタ101のオフ電流は、ノードFNに書き込まれた電位の変化を長時間測定
ることで、算出することができる。ノードFNに電位を書き込む回路(書き込み回路とも
いう)は、トランジスタ100を含んで構成され、ノードFNの電位を読み出す回路(読
み出し回路ともいう)は、トランジスタ102及びトランジスタ103で構成されている

0047

書き込み回路を構成するトランジスタ100は、DUTであるトランジスタ101と同時
に形成される。トランジスタ100のオフ電流は、測定に影響を与えない程度に小さいこ
とが好ましい。そのため、トランジスタ100のチャネル幅は、トランジスタ101のチ
ャネル幅と比べて小さいことが好ましい。例えば、トランジスタ100のチャネル幅は、
好ましくは1μm以上、100μm以下、より好ましくは1μm以上、50μm以下、さ
らに好ましくは1μm以上、10μm以下にするとよい。

0048

また、読み出し回路は、入力容量が小さく、ノードFNの電位が精度よく検知できる回路
が好ましい。本実施の形態では、トランジスタ102及びトランジスタ103で構成され
ているソースフォロワ回路を用いた。トランジスタ102及びトランジスタ103は、D
UTであるトランジスタ101と同時に形成される。

0049

また、各端子間を電気的に接続する配線に寄生容量が生じる。このため、配線(端子)の
幅を細くして寄生容量を削減する。配線(端子)の幅は、20nm以上0.5μm以下が
好ましい。また、配線(端子)の幅を細くすることでドレイン−基板間の容量を低減する
ことができ、ドレイン−基板間の容量は、ノードFNの全容量の13.4%未満が好まし
く、13.0%未満がさらに好ましい。本実施の形態では、配線(端子)の細さを0.3
5μmとする。また、ノードFNの容量は、5×10−10Fとする。

0050

<電流測定方法>
次に、図1の測定系を用いた電流測定方法の一例について説明する。なお、以下に示す電
流測定方法は一例に過ぎない。

0051

なお、本実施の形態では、端子、ノード、配線又は電極に、高電位低電位2値が与え
られる場合、高電位をHレベルの電位、低電位をLレベルの電位と呼ぶ場合がある。

0052

まず、入力端子IN_1の電位VGWにHレベルの電位が与えられて、トランジスタ10
0がオンになる。次に、入力端子IN_2の電位VINがノードFNに書き込まれる(入
力端子IN_2からノードFNに電荷が注入される)。このとき、トランジスタ101が
オフになるように、入力端子IN_3の電位VGと入力端子IN_4の電位VSが決定さ
れる。次に、トランジスタ100がオフにされ、ノードFNの電位VFNが保持される(
ノードFNの電荷が保持される)。

0053

次に、電位VOUTの測定が開始される。測定期間中、電位VGと電位VSは固定され、
トランジスタ101はオフが維持される。一方で、測定期間中、ノードFNは電気的に浮
遊状態になる。時間の経過とともに、ノードFNに保持された電荷が、トランジスタ10
1のオフ電流として漏れだし、電位VFNが変動する。これにより、出力端子OUTの電
位VOUTも変動する。なお、電位VOUTの初期値の測定は、先述のノードFNへ電荷
を書き込むタイミングで行ってもよい。

0054

次に、電位VOUTの変動量から電位VFNの変動量を求める。そのためには、あらかじ
め、図2に示す読み出し回路(ここではソースフォロワ回路)の入出力特性を評価してお
く。なお、図2の読み出し回路において、入力端子VDDは図1の入力端子IN_7に対
応し、入力端子INはノードFNに対応し、入力端子VREFは図1の入力端子IN_5
に対応し、入力端子VSSは図1の入力端子IN_6に対応する。

0055

図2において、入力端子VDDに与えられる電位を電位VDDとする。入力端子INに与
えられる電位を電位VINとする。入力端子VREFに与えられる電位を電位VREFと
する。入力端子VSSに与えられる電位を電位VSSとする。出力端子OUTに与えられ
る電位を電位VOUTとする。なお、電位VINは図1の電位VFNに対応する。

0056

本実施の形態では、図2の読み出し回路において、入力端子INと出力端子OUTの入出
力特性を評価する。図3に、図2の読み出し回路の入出力特性の一例を示す。図3は、横
軸に入力端子INの電位VIN[V]を示し、縦軸に出力端子OUTの電位VOUT[V
]を示している。電位VDDは3V、電位VSSは−2Vとし、電位VREFは0.5V
刻みで−2.5V乃至0Vとする。

0057

次に、図3に示す読み出し回路の入出力特性から電位VINと電位VOUTの線形近似
式を算出する(図4参照)。図4は、電位VREFを−1.0Vとした際の図3のデータ
を参照し、横軸に電位VOUT、縦軸に電位VINを割り当て、線形近似式を算出してい
る。図4に示す線形近似式のxに電位VOUTの値を代入し、得られたyの値から電位V
INを求めることができる。つまり、電位VOUTの変動量(ΔVOUT)から電位VF
Nの変動量(ΔVFN)を求めることができる。最後に、以下の数式(1)よりトランジ
スタ101のオフ電流を算出することができる。

0058

0059

上記数式において、Iはトランジスタ101のオフ電流、CはノードFNの容量、ΔVF
NはノードFNの電位の変動量、Δtは測定時間を表している。

0060

しかし、上記の測定方法によって測定されたオフ電流は、ノイズによる誤差を含み、精度
が低い。以下に、上記の測定方法によって得られたデータから、ノイズの影響を低減する
解析手法を説明する。

0061

〈解析手法1〉
例えば、図1の入力端子IN_3の電位VGに含まれるノイズが、出力端子OUTの電位
VOUTに影響する場合を考える。それぞれの電位は以下の式で表すことができる。

0062

0063

0064

上記数式(2)及び数式(3)において、δで表した項は、それぞれの電位に含まれるノ
イズを表している。電位VG0は電位VGからノイズδVGを取り除いた電位を表してい
る(図5(A)参照)。電位VOUT0は電位VOUTからノイズδVOUTを取り除い
た電位を表している(図5(B)参照)。電位VG0は測定時間tに依存しない一定の値
をとるが、電位VOUT0は、測定時間tが経過するにつれて低下する。

0065

上記ノイズは、長時間の測定で、平均値が0になることが望ましい。また、上記ノイズは
測定装置電源に依存するものでもよい。また、上記ノイズは温度に依存するものでもよ
い。

0066

ノードFNの電位VFNは、電位VGを含む関数gで表すことができ、電位VOUTは電
位VFNを含む関数fで表すことができるとすると、以下の関係式が成り立つ。

0067

0068

0069

このとき、電位VFNのノイズδVFNと、電位VOUTのノイズδVOUTは、以下の
式で表すことができる。

0070

0071

0072

数式(7)を数式(3)に代入すると、電位VOUTは以下のように表すことができる。

0073

0074

数式(8)において、δVGの係数に含まれるδf/δVFNと、δg/δVGについて
説明する。本実施の形態に示すオフ電流の測定では、トランジスタ101のチャネル長を
大きくすることで、ノードFNに付随する容量の大部分は、トランジスタ101のゲート
とドレインの間の容量と考えることができる。その場合、δg/δVGは概ね1とみなす
ことができる。また、図2に示す読み出し回路(ソースフォロア回路)を用いた場合、そ
電圧利得はδf/δVFNで表すことができ、その値は概ね1とみなすことができる。
トランジスタ102及びトランジスタ103の飽和電流が一定であり、トランジスタ10
2及びトランジスタ103のチャネル長変調効果が小さければ、δf/δVFNは、より
1に近い値をとる。なお、チャネル長変調効果とは、トランジスタのチャネル長が短い場
合、飽和領域において、ドレイン電流ドレイン電圧に対して一定にならず、ドレイン電
流がドレイン電圧に依存して増加する現象のことをいう。

0075

電位VOUTと電位VGの差をとると、以下の式で表すことができる。

0076

0077

数式(9)において、ノイズδVGの係数である(δf/δVFN×δg/δVG−1)
は、1よりも十分に小さい。つまり、電位VOUTと電位VGの差をとることで、ノイズ
δVGが(δf/δVFN×δg/δVG−1)倍に低減されることがわかる。

0078

数式(9)において、ノイズδVGの項が十分に小さく無視できる場合、両辺を測定時間
tで微分すると、以下の数式(10)が得られる。なお、電位VG0は測定時間に依存し
ない一定の値であるから、数式(10)には表れない。

0079

0080

上式より、横軸に測定時間tを選び、縦軸に電位VOUT−VGを選んだグラフ(電位V
OUT−VGの時系列)を作成すると、そのグラフの傾きは、ΔVOUT0/Δtを表す
ことがわかる(図6参照)。この値と、図3及び図4の入出力特性とを用いれば、ΔVF
N/Δtを算出することができる。その結果、数式(1)よりトランジスタ101のオフ
電流をより正確に算出することができる。なお、上述したグラフの傾きは、ある測定時間
の最初と最後の測定点繋ぐ直線から算出してもよい。また、上述したグラフの傾きは、
ある測定時間において最小二乗法を適用し、そこから求めた直線から算出してもよい。

0081

〈解析手法2〉
数式(9)において、ノイズδVGの係数である(δf/δVFN×δg/δVG−1)
が、1よりも十分に小さくない場合がある。また、ノイズδVGとは別のノイズが、ノイ
ズδVOUTに影響する場合がある。こうした場合、上記解析手法1では、ノイズが十分
に低減されない場合がある。

0082

数式(9)において、(δf/δVFN×δg/δVG−1)の値を少し変えることで、
より効果的にノイズを低減できる場合がある。例えば、パラメータαを導入し、縦軸に電
位VOUT−α×VGを割り当て、横軸に測定時間tを割り当てたグラフ(電位VOUT
−α×VGの時系列)を作成する。この時系列に回帰分析(最小二乗法)を適用し、近似
直線(回帰直線)を求める。このとき得られた決定係数が最大になるように(近似のフィ
ティングが最も良くなるように)パラメータαの値を決定する(図7参照)。後は、解析
手法1と同様に、オフ電流を計算すればよい。上記解析手法2により、解析手法1で除去
できなかったノイズ除去し、より精度の高いオフ電流を測定することができる場合がある

0083

上記解析手法2において、ノイズδVOUTが、ノイズδVGと相関が高い場合に、より
高精度にオフ電流を測定することができる。また、上記解析手法2において、最小二乗法
を適用する測定データが多いほど、より精度の高いオフ電流を測定することができる。

0084

〈解析手法3〉
図1に示す読み出し回路(ソースフォロア回路)において、各端子を介して侵入するノイ
ズが電位VOUTに及ぼす影響について説明する。

0085

図1の読み出し回路に含まれるトランジスタ103及びトランジスタ102は、飽和領域
で動作する。これら二つのトランジスタが同じ電流特性を有し、且つ飽和電流がドレイン
とソース間の電圧に対して一定とすると、以下の関係式が成り立つ。

0086

0087

電位VDDに含まれるノイズは、飽和領域で動作するトランジスタ102のドレイン電圧
と、同じく飽和領域で動作するトランジスタ103のドレイン電圧を変動させるだけで、
電位VOUTにほとんど影響を与えない。

0088

トランジスタ100はトランジスタ101と比較して、チャネル幅のサイズが小さい。そ
のため、電位VGW及び電位VINに含まれるノイズは、電位VGに含まれるノイズと比
べて十分に小さい。

0089

また、トランジスタ101のソースとドレイン間の容量は、トランジスタ101のゲート
とソース間の容量よりも十分に小さい。そのため、電位VSに含まれるノイズは、電位V
Gに含まれるノイズと比べて十分に小さい。

0090

上より、電位VG、電位VSS及び電位VREFに含まるノイズについてのみ、考える
ことにする。

0091

解析手法1では、電位VGに含まれるノイズは、電位VOUTから電位VGを差し引くこ
とで低減できた。数式(11)から、電位VSSに含まれるノイズと、電位VREFに含
まれるノイズは、電位VOUTから電位(VSS−VREF)を差し引くことで低減でき
る。そこで、縦軸に電位VOUT−VG−(VSS−VREF)を割り当て、横軸に測定
時間tを割り当てたグラフ(電位VOUT−VG−(VSS−VREF)の時系列)を作
成し、解析手法1と同様に、この時系列からオフ電流を算出することで、高精度なオフ電
流の値を算出することができる。

0092

〈解析手法4〉
解析手法3では、飽和領域における飽和電流は、ドレインとソース間の電圧に対して一定
と仮定をしたが、実際には、チャネル長変調効果等により、ドレインとソース間の電圧に
対して増加する。その場合、数式(11)は以下のように表すことができる。

0093

0094

数式(12)において、パラメータaの値は1に近い値で、通常は1以上である。パラ
ータaの値は、トランジスタ102のソースとドレイン間電圧(電位VDD−VOUT)
と、トランジスタ103のソースとドレイン間電圧(電位VOUT−VSS)の変動によ
り、僅かに変化する。そのため、解析手法3で示した方法では、電位VSSに含まれるノ
イズ及び電位VREFに含まれるノイズを、十分に低減できない場合がある。

0095

上記の問題を解決するために、パラメータβを導入し、縦軸に電位VOUT−β×(VG
+(VSS−VREF))を割り当て、横軸に測定時間tを割り当てたグラフ(電位VO
UT−β×(VG+(VSS−VREF))の時系列)を作成する。この時系列に最小二
乗法を適用し直線を求める。このとき得られた直線と時系列の差が最も小さくなるように
最小二乗フィティングが最も良くなるように)パラメータβの値を決定する。上記解
析手法4により、解析手法3で除去できなかったノイズ除去し、より精度の高いオフ電流
を測定することができる場合がある。

0096

測定装置の電源が発生するノイズについて説明を行う。電位VG、電位VREF、電位V
SS及び電位VDDは、電源装置信号発生装置によって生成される。これらの電位(あ
るいは信号)を、同じ電源装置や信号発生装置によって生成することで、装置固有のノイ
ズが、共通のノイズとして、上記電位に加えられる場合がある。そのような場合、ノイズ
δVOUTは、ノイズはδVGと相関が高い。また、そのような場合、電位VSS−VR
EFは、共通のノイズがキャンセルされ、ノイズの小さい時系列データとなる。そのよう
な場合、解析手法1を用いても、解析手法3と同程度のノイズ低減が可能である。

0097

測定環境の温度変化によるノイズについて説明を行う。測定時間が長時間に及ぶ場合は、
測定環境の温度変化は無視できない。その場合、電位VG、電位VREF、電位VSS及
び電位VDDは、温度変化によるノイズが含まれる。そのような場合、ノイズδVOUT
はδVGと相関が高い。また、そのような場合、電位VSSと電位VREFは、共通のノ
イズを含む場合が多く、電位VSS−VREFの時系列を作成すると、ノイズがキャン
ルされる。そのような場合、解析手法1を用いても、解析手法3と同程度のノイズ低減が
可能である。

0098

測定環境の温度変化によるノイズは、その時々天候気温)に依存する特徴をもち、長
時間の平均をとっても0になりにくい。そのような場合でも、本実施の形態に示す解析方
法は、測定データからノイズを取り除くことができ、有効である。

0099

〈測定環境〉
なお、図8に示すように特性評価用回路の構成を含む測定サンプルそのものの温度上昇
イナートオーブンを用いて恒温化し、測定サンプルそのものの温度変動を抑えたうえで、
さらに測定系の周辺空気恒温空気発生装置にて一定の温度になるようにすることで測定
環境によるノイズ(温度変化により変動する出力電圧)の影響を低減することができる。

0100

具体的には、例えば、測定サンプルをイナートオーブンに入れ、測定サンプルを恒温状態
にする。このとき、イナートオーブンにドライエアを供給すると、イナートオーブン内の
湿度を低減することができ、低湿度の環境で測定することができる。また、サンプルは中
継部とフラットケーブルで接続されており、中継部は測定系の第1の測定機及び第2の測
定機と同軸ケーブルで接続されている。第1の測定機は、サンプルの情報を含む信号を中
継部に発信する。第2の測定機は、サンプルの情報を含む信号を中継部から得る。この第
2の測定機が前述した出力端子OUTの電位VOUTを読み出す。なお、測定系は恒温状
態であることが好ましい。たとえば、断熱材やプラスチックダンボールなどで覆われ、恒
温空気発生装置及びダクトケーブルを用いて、恒温空気を供給し、測定系を恒温状態にす
ることができる。なお、測定系は、断熱材やプラスチックダンボールなどで完全に覆わず
、少量の恒温空気が外部に流れるようにしておくと好ましい。

0101

以上に示す方法により、測定から見積もられた電流値をチャネル幅1μmあたりに換算
ることで電気素子を流れる微小な電流を測定することができる。例えば、本実施の形態に
おいて示した方法により、1zA(ゼプトアンペア:1zAは10−21A)以下、さら
に1yA(ヨクトアンペア:1yAは10−24A)以下の電流値を測定することも可能
である。

0102

なお、DUTは容量素子でも良い。容量素子の一方の端子はノードFNに接続され、他方
の端子は電位VCが与えられる入力端子に接続される。上述した解析手法においては、電
位VGを電位VCに置き換えて考えればよい。

0103

以上、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合
わせて用いることができる。

0104

(実施の形態2)
本実施の形態では、図1に示すトランジスタ100乃至トランジスタ103に適用するこ
とが可能な、酸化物半導体を用いた半導体装置(トランジスタ)について、図9乃至図1
4を用いて説明する。

0105

図9に、酸化物半導体膜にチャネル領域を有するトランジスタ60の構成を、一例として
示す。図9(A)には、トランジスタ60の上面図を示す。なお、図9(A)では、トラ
ンジスタ60のレイアウトを明確にするために、各種の絶縁膜を省略している。また、図
9(A)に示した上面図の、一点鎖線A1−A2における断面図を図9(B)に示し、一
点鎖線A3−A4における断面図を図9(C)に示す。

0106

図9に示すように、トランジスタ60は、基板97に形成された絶縁膜91上において順
に積層された酸化物半導体膜92a及び酸化物半導体膜92bと、酸化物半導体膜92b
に電気的に接続され、ソース電極またはドレイン電極としての機能を有する導電膜93及
び導電膜94と、酸化物半導体膜92b、導電膜93及び導電膜94上の酸化物半導体膜
92cと、ゲート絶縁膜としての機能を有し、なおかつ酸化物半導体膜92c上に位置す
る絶縁膜95と、ゲート電極としての機能を有し、なおかつ絶縁膜95上において酸化物
半導体膜92a乃至酸化物半導体膜92cと互いに重なる導電膜96とを有する。なお、
基板97は、ガラス基板半導体基板などであってもよいし、ガラス基板や半導体基板上
に半導体素子が形成された素子基板であってもよい。

0107

また、トランジスタの、具体的な構成の別の一例を、図10に示す。図10(A)には、
トランジスタ70の上面図を示す。なお、図10(A)では、トランジスタ70のレイア
ウトを明確にするために、各種の絶縁膜を省略している。また、図10(A)に示した上
面図の、一点鎖線A1−A2における断面図を図10(B)に示し、一点鎖線A3−A4
における断面図を図10(C)に示す。

0108

図10に示すように、トランジスタ70は、基板97に形成された絶縁膜91上において
順に積層された酸化物半導体膜92a乃至酸化物半導体膜92cと、酸化物半導体膜92
cに電気的に接続され、ソース電極またはドレイン電極としての機能を有する導電膜93
及び導電膜94と、ゲート絶縁膜としての機能を有し、なおかつ酸化物半導体膜92c、
導電膜93及び導電膜94上に位置する絶縁膜95と、ゲート電極としての機能を有し、
なおかつ絶縁膜95上において酸化物半導体膜92a乃至酸化物半導体膜92cと互いに
重なる導電膜96とを有する。

0109

また、トランジスタの、具体的な構成の別の一例を、図11に示す。図11(A)には、
トランジスタ80の上面図を示す。なお、図11(A)では、トランジスタ80のレイア
ウトを明確にするために、各種の絶縁膜を省略している。また、図11(A)に示した上
面図の、一点鎖線A1−A2における断面図を図11(B)に示し、一点鎖線A3−A4
における断面図を図11(C)に示す。

0110

図11に示すように、トランジスタ80は、図9に示すトランジスタ70上に絶縁膜98
及び絶縁膜99が設けられている。絶縁膜99は、酸素水素、水、アルカリ金属アル
カリ土類金属等のブロッキングできる機能を有する。絶縁膜99を設けることで、酸化物
半導体膜92a、酸化物半導体膜92b及び酸化物半導体膜92c(以下、まとめて酸化
物半導体膜92とよぶ)からの酸素の外部への拡散と、外部から酸化物半導体膜92への
水素、水等の入り込みを防ぐことができる。絶縁膜99としては、例えば、窒化物絶縁膜
を用いることができる。該窒化物絶縁膜としては、窒化シリコン窒化酸化シリコン、窒
アルミニウム、窒化酸化アルミニウム等がある。なお、酸素、水素、水、アルカリ金属
アルカリ土類金属等のブロッキング効果を有する窒化物絶縁膜の代わりに、酸素、水素
、水等のブロッキング効果を有する酸化物絶縁膜を設けてもよい。該酸化物絶縁膜として
は、酸化アルミニウム、酸化窒化アルミニウム酸化ガリウム、酸化窒化ガリウム、酸化
イットリウム、酸化窒化イットリウム酸化ハフニウム、酸化窒化ハフニウム等がある。
特に、酸化アルミニウム膜は、水素、水分などの不純物、および酸素の両方に対して膜を
透過させない遮断効果が高いので絶縁膜99に適用するのに好ましい。

0111

絶縁膜98は、絶縁膜99を成膜する際、酸化物半導体膜92を保護する機能を有する。
絶縁膜98は、絶縁膜95と同じ材料を用いて成膜してもよい。絶縁膜98は必要に応じ
て設ければよく、場合によっては、省略することもできる。

0112

また、図12に示すようなボトムゲート型のトランジスタ90を用いることもできる。図
12(A)には、トランジスタ90の上面図を示す。なお、図12(A)では、トランジ
スタ90のレイアウトを明確にするために、各種の絶縁膜を省略している。また、図12
(A)に示した上面図の、一点鎖線A1−A2における断面図を図12(B)に示し、一
点鎖線A3−A4における断面図を図12(C)に示す。

0113

図12に示すように、トランジスタ90は、基板97に形成されたゲート電極としての機
能を有する導電膜96と、ゲート絶縁膜としての機能を有する絶縁膜95と、絶縁膜95
上において順に積層された酸化物半導体膜92a及び酸化物半導体膜92bと、酸化物半
導体膜92bに電気的に接続され、ソース電極またはドレイン電極としての機能を有する
導電膜93及び導電膜94と、導電膜93及び導電膜94上に位置する絶縁膜87、絶縁
膜88、絶縁膜89とを有する。

0114

なお、図9乃至図11では、積層された酸化物半導体膜92a乃至酸化物半導体膜92c
を用いるトランジスタの構成を例示している。トランジスタが有する酸化物半導体膜は、
積層された複数の酸化物半導体膜で構成されているとは限らず、単膜の酸化物半導体膜で
構成されていても良い。

0115

酸化物半導体膜92a乃至酸化物半導体膜92cが順に積層されている半導体膜をトラン
ジスタが有する場合、酸化物半導体膜92a及び酸化物半導体膜92cは、酸化物半導体
膜92bを構成する金属元素の少なくとも1つを、その構成要素に含み、伝導帯下端のエ
ネルギーが酸化物半導体膜92bよりも0.05eV以上、0.07eV以上、0.1e
V以上または0.15eV以上、かつ2eV以下、1eV以下、0.5eV以下または0
.4eV以下、真空準位に近い酸化物膜である。さらに、酸化物半導体膜92bは、少な
くともインジウムを含むと、キャリア移動度が高くなるため好ましい。

0116

上記構成の半導体膜をトランジスタが有する場合、ゲート電極に電圧を印加することで、
半導体膜に電界が加わると、半導体膜のうち、伝導帯下端のエネルギーが小さい酸化物半
導体膜92bにチャネル領域が形成される。即ち、酸化物半導体膜92bと絶縁膜95と
の間に酸化物半導体膜92cが設けられていることによって、絶縁膜95と離隔している
酸化物半導体膜92bに、チャネル領域を形成することができる。

0117

また、酸化物半導体膜92cは、酸化物半導体膜92bを構成する金属元素の少なくとも
1つをその構成要素に含むため、酸化物半導体膜92bと酸化物半導体膜92cの界面で
は、界面散乱が起こりにくい。従って、当該界面においてキャリア動き阻害されにく
いため、トランジスタ90の電界効果移動度が高くなる。

0118

また、酸化物半導体膜92bと酸化物半導体膜92aの界面に界面準位が形成されると、
界面近傍の領域にもチャネル領域が形成されるために、トランジスタのしきい値電圧が変
動してしまう。しかし、酸化物半導体膜92aは、酸化物半導体膜92bを構成する金属
元素の少なくとも1つをその構成要素に含むため、酸化物半導体膜92bと酸化物半導体
膜92aの界面には、界面準位が形成されにくい。よって、上記構成により、トランジス
タのしきい値電圧等の電気的特性のばらつきを低減することができる。

0119

また、酸化物半導体膜間に不純物が存在することによって、各膜の界面にキャリアの流れ
を阻害する界面準位が形成されることがないよう、複数の酸化物半導体膜を積層させるこ
とが望ましい。積層された酸化物半導体膜の膜間に不純物が存在していると、酸化物半導
体膜間における伝導帯下端のエネルギーの連続性が失われ、界面近傍において、キャリア
トラップされるか、あるいは再結合により消滅してしまうからである。膜間における不
純物を低減させることで、主成分である一の金属を少なくとも共に有する複数の酸化物半
導体膜を、単に積層させるよりも、連続接合(ここでは特に伝導帯下端のエネルギーが各
膜の間で連続的に変化するU字型井戸構造を有している状態)が形成されやすくなる。

0120

連続接合を形成するためには、ロードロック室を備えたマルチチャンバー方式の成膜装置
スパッタリング装置)を用いて各膜を大気に触れさせることなく連続して積層すること
が必要となる。スパッタリング装置における各チャンバーは、酸化物半導体にとって不純
物となる水等を可能な限り除去すべくクライオポンプのような吸着式真空排気ポンプ
用いて高真空排気(1×10−7Pa乃至5×10−4Pa程度まで)することが好まし
い。または、ターボ分子ポンプコールドトラップを組み合わせて排気系からチャンバー
内に気体が逆流しないようにしておくことが好ましい。

0121

高純度真性な酸化物半導体を得るためには、各チャンバー内を高真空排気するのみなら
ず、スパッタリングに用いるガス高純度化も重要である。上記ガスとして用いる酸素ガ
スやアルゴンガス露点を、−40℃以下、好ましくは−80℃以下、より好ましくは−
100℃以下とし、使用するガスの高純度化を図ることで、酸化物半導体膜に水分等が取
り込まれることを可能な限り防ぐことができる。具体的に、酸化物半導体膜92bがIn
−M−Zn酸化物(Mは、Ga、Y、Zr、La、Ce、またはNd)の場合、酸化物半
導体膜92bを成膜するために用いるターゲットにおいて、金属元素の原子数比をIn:
M:Zn=x1:y1:z1とすると、x1/y1は、1/3以上6以下、さらには1以
上6以下であって、z1/y1は、1/3以上6以下、さらには1以上6以下であること
が好ましい。なお、z1/y1を1以上6以下とすることで、酸化物半導体膜92bとし
て後述するCAAC−OS膜が形成されやすくなる。ターゲットの金属元素の原子数比の
代表例としては、In:M:Zn=1:1:1、In:M:Zn=3:1:2、In:M
:Zn=2:1:3等がある。

0122

具体的に、酸化物半導体膜92a、酸化物半導体膜92cがIn−M−Zn酸化物(Mは
、Ga、Y、Zr、La、Ce、またはNd)の場合、酸化物半導体膜92a、酸化物半
導体膜92cを成膜するために用いるターゲットにおいて、金属元素の原子数比をIn:
M:Zn=x2:y2:z2とすると、x2/y2<x1/y1であって、z2/y2は
、1/3以上6以下、さらには1以上6以下であることが好ましい。なお、z2/y2を
1以上6以下とすることで、酸化物半導体膜92a、酸化物半導体膜92cとしてCAA
C−OS膜が形成されやすくなる。ターゲットの金属元素の原子数比の代表例としては、
In:M:Zn=1:3:2、In:M:Zn=1:3:4、In:M:Zn=1:3:
6、In:M:Zn=1:3:8等がある。また、酸化物半導体膜92cが酸化ガリウム
膜である場合、ゲート絶縁膜を流れてしまうリーク電流の要因となるインジウムの拡散を
低減することができるため測定系のオフ電流をより低減することができる。

0123

なお、酸化物半導体膜92a及び酸化物半導体膜92cの厚さは、3nm以上100nm
以下、好ましくは3nm以上50nm以下とする。また、酸化物半導体膜92bの厚さは
、3nm以上200nm以下、好ましくは3nm以上100nm以下であり、さらに好ま
しくは3nm以上50nm以下である。

0124

層構造の半導体膜において、酸化物半導体膜92a乃至酸化物半導体膜92cは、非晶
質または結晶質の両方の形態を取りうる。ただし、チャネル領域が形成される酸化物半導
体膜92bが結晶質であることにより、トランジスタに安定した電気的特性を付与するこ
とができるため、酸化物半導体膜92bは結晶質であることが好ましい。

0125

例えば、酸化物半導体膜92a及び酸化物半導体膜92cとして、スパッタリング法によ
り形成したIn−Ga−Zn酸化物膜を用いる場合、酸化物半導体膜92a及び酸化物半
導体膜92cの成膜には、In−Ga−Zn酸化物(In:Ga:Zn=1:3:2[原
子数比])であるターゲットを用いることができる。成膜条件は、例えば、成膜ガスとし
てアルゴンガスを30sccm、酸素ガスを15sccm用い、圧力0.4Paとし、基
板温度を200℃とし、DC電力0.5kWとすればよい。

0126

また、酸化物半導体膜92bをCAAC−OS膜とする場合、酸化物半導体膜92bの成
膜には、In−Ga−Zn酸化物(In:Ga:Zn=1:1:1[原子数比])を含む
ターゲットを用いることが好ましい。成膜条件は、例えば、成膜ガスとしてアルゴンガス
を30sccm、酸素ガスを15sccm用い、圧力を0.4Paとし、基板の温度30
0℃とし、DC電力0.5kWとすることができる。また、酸化物半導体膜92bをCA
AC−OS膜とする場合、酸化物半導体膜92bの成膜には、In−Ga−Zn酸化物(
In:Ga:Zn=2:1:3[原子数比])をターゲットに用いてもよい。このような
ターゲットを用いて成膜されたCAAC−OS膜は、一定の範囲におけるCAAC−OS
回折パターン観測される領域の割合(CAAC化率ともいう)を高くすることができ
るので、当該CAAC−OS膜にチャネル領域を有するトランジスタの周波数特性(f特
)を高めることができる。

0127

なお、酸化物半導体膜92a乃至92cは、スパッタリング法により形成することができ
る。

0128

なお、水分または水素などの不純物が低減され、なおかつ酸素欠損が低減されることによ
り高純度化された酸化物半導体(purified Oxide Semiconduc
tor)は、キャリア発生源が少ないため、i型(真性半導体)又はi型に限りなく近く
することができる。そのため、高純度化された酸化物半導体膜にチャネル領域を有するト
ランジスタは、オフ電流が著しく小さく、信頼性が高い。そして、当該酸化物半導体膜に
チャネル領域が形成されるトランジスタは、閾値電圧がプラスとなる電気的特性(ノーマ
リーオフ特性ともいう。)になりやすい。

0129

具体的に、高純度化された酸化物半導体膜にチャネル領域を有するトランジスタのオフ電
流が小さいことは、先の評価方法により証明できる。

0130

なお、半導体膜として酸化物半導体膜を用いる場合、酸化物半導体としては、少なくとも
インジウム(In)あるいは亜鉛(Zn)を含むことが好ましい。また、該酸化物半導体
膜を用いたトランジスタの電気的特性のばらつきを減らすためのスタビライザーとして、
それらに加えてガリウム(Ga)を有することが好ましい。また、スタビライザーとして
スズ(Sn)を有することが好ましい。また、スタビライザーとしてハフニウム(Hf)
を有することが好ましい。また、スタビライザーとしてアルミニウム(Al)を有するこ
とが好ましい。また、スタビライザーとしてジルコニウム(Zr)を含むことが好ましい

0131

酸化物半導体の中でもIn−Ga−Zn酸化物、In−Sn−Zn酸化物などは、炭化
リコン、窒化ガリウム、または酸化ガリウムとは異なり、スパッタリング法や湿式法によ
り電気的特性の優れたトランジスタを作製することが可能であり、量産性に優れるといっ
た利点がある。また、炭化シリコン、窒化ガリウム、または酸化ガリウムとは異なり、上
記In−Ga−Zn酸化物は、ガラス基板上に、電気的特性の優れたトランジスタを作製
することが可能である。また、基板の大型化にも対応が可能である。

0132

また、他のスタビライザーとして、ランタノイドである、ランタン(La)、セリウム
Ce)、プラセオジム(Pr)、ネオジム(Nd)、サマリウム(Sm)、ユウロピウム
(Eu)、ガドリニウム(Gd)、テルビウム(Tb)、ジスプロシウム(Dy)、ホル
ミウム(Ho)、エルビウム(Er)、ツリウム(Tm)、イッテルビウム(Yb)、ル
テチウム(Lu)のいずれか一種または複数種を含んでいてもよい。

0133

例えば、酸化物半導体として、酸化インジウム、酸化ガリウム、酸化スズ、酸化亜鉛、I
n−Zn酸化物、Sn−Zn酸化物、Al−Zn酸化物、Zn−Mg酸化物、Sn−Mg
酸化物、In−Mg酸化物、In−Ga酸化物、In−Ga−Zn酸化物(IGZOとも
表記する)、In−Al−Zn酸化物、In−Sn−Zn酸化物、Sn−Ga−Zn酸化
物、Al−Ga−Zn酸化物、Sn−Al−Zn酸化物、In−Hf−Zn酸化物、In
−La−Zn酸化物、In−Pr−Zn酸化物、In−Nd−Zn酸化物、In−Ce−
Zn酸化物、In−Sm−Zn酸化物、In−Eu−Zn酸化物、In−Gd−Zn酸化
物、In−Tb−Zn酸化物、In−Dy−Zn酸化物、In−Ho−Zn酸化物、In
−Er−Zn酸化物、In−Tm−Zn酸化物、In−Yb−Zn酸化物、In−Lu−
Zn酸化物、In−Sn−Ga−Zn酸化物、In−Hf−Ga−Zn酸化物、In−A
l−Ga−Zn酸化物、In−Sn−Al−Zn酸化物、In−Sn−Hf−Zn酸化物
、In−Hf−Al−Zn酸化物を用いることができる。

0134

なお、例えば、In−Ga−Zn酸化物とは、InとGaとZnを含む酸化物という意味
であり、InとGaとZnの比率は問わない。また、InとGaとZn以外の金属元素を
含んでいてもよい。In−Ga−Zn酸化物は、無電界時抵抗が十分に高くオフ電流を
十分に小さくすることが可能であり、また、移動度も高い。

0135

例えば、In−Sn−Zn酸化物では比較的容易に高い移動度が得られる。しかしながら
、In−Ga−Zn酸化物でも、バルク内欠陥密度を低減することにより移動度を上げる
ことができる。

0136

また、図9乃至図12のトランジスタにおいて、ソース電極及びドレイン電極に用いられ
導電性材料によっては、ソース電極及びドレイン電極中の金属が、酸化物半導体膜から
酸素を引き抜くことがある。この場合、酸化物半導体膜のうち、ソース電極及びドレイン
電極に接する領域が、酸素欠損の形成によりn型化される。n型化された領域は、ソース
領域またはドレイン領域として機能するため、酸化物半導体膜とソース電極及びドレイン
電極との間におけるコンタクト抵抗下げることができる。よって、n型化された領域が
形成されることで、トランジスタの移動度及びオン電流を高めることができ、半導体装置
高速動作を実現することができる。

0137

なお、ソース電極及びドレイン電極中の金属による酸素の引き抜きは、ソース電極及びド
レイン電極をスパッタリング法などにより形成する際に起こりうるし、ソース電極及びド
レイン電極を形成した後に行われる加熱処理によっても起こりうる。また、n型化される
領域は、酸素と結合し易い導電性材料をソース電極及びドレイン電極に用いることで、よ
り形成されやすくなる。上記導電性材料としては、例えば、Al、Cr、Cu、Ta、T
i、Mo、Wなどが挙げられる。

0138

図9乃至図11のトランジスタにおいて、絶縁膜91は、加熱により上記酸素の一部を酸
化物半導体膜92a乃至酸化物半導体膜92cに供給する機能を有する絶縁膜であること
が望ましい。また、絶縁膜91は、欠陥が少ないことが好ましく、代表的には、ESR
Electron SpingResonance)測定により得られる、シリコンの
ダングリングボンド由来するg=2.001を持つスピン密度が1×1018spi
ns/cm3以下であることが好ましい。

0139

絶縁膜91は、加熱により上記酸素の一部を酸化物半導体膜92a乃至酸化物半導体膜9
2cに供給する機能を有するため、酸化物であることが望ましく、例えば、酸化アルミ
ウム、酸化マグネシウム酸化珪素酸化窒化珪素窒化酸化珪素、酸化ガリウム、酸化
ゲルマニウム酸化イットリウム酸化ジルコニウム酸化ランタン酸化ネオジム、酸
化ハフニウムおよび酸化タンタルなどを用いることができる。絶縁膜91は、プラズマ
VD(Chemical Vapor Deposition)法またはスパッタリング
法等により、形成することができる。

0140

ゲート絶縁膜として機能する絶縁膜95には、酸化アルミニウム、酸化マグネシウム、酸
化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化
ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸
化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を用いることができる。また、絶
縁膜95は上記材料の積層であってもよい。なお、絶縁膜95に、ランタン(La)、窒
素、ジルコニウム(Zr)などを、不純物として含んでいてもよい。

0141

絶縁膜95は、例えば、酸化ハフニウム、および酸化シリコンまたは酸化窒化シリコンを
含むと好ましい。酸化ハフニウムは、酸化シリコンや酸化窒化シリコンと比べて比誘電率
が高い。したがって、酸化シリコンを用いた場合と比べて、絶縁膜95の膜厚を大きくで
きるため、トンネル電流によるリーク電流を小さくすることができる。即ち、オフ電流の
小さいトランジスタを実現することができる。

0142

なお、本明細書中において、酸化窒化物は、その組成として、窒素よりも酸素の含有量
多い材料を指し、窒化酸化物は、その組成として、酸素よりも窒素の含有量が多い材料を
指す。

0143

なお、図9乃至図11に示すトランジスタは、チャネル領域が形成される酸化物半導体膜
92bの端部のうち、導電膜93及び導電膜94と重ならない部分と、導電膜96とが、
重なる領域を有する。酸化物半導体膜92bの端部は、当該端部を形成するためのエッチ
ングでプラズマに曝されるときに、エッチングガスから生じた塩素ラジカルフッ素ラジ
カル等が、酸化物半導体を構成する金属元素と結合しやすい。よって、酸化物半導体膜の
端部では、当該金属元素と結合していた酸素が脱離しやすい状態にあるため、酸素欠損が
形成され、n型化しやすいやすい。しかし、図9乃至図11に示すトランジスタでは、導
電膜93及び導電膜94と重ならない酸化物半導体膜92bの端部と、導電膜96が、重
なるため、導電膜96の電位を制御することにより、酸化物半導体膜92bの端部にかか
る電界を制御することができる。よって、酸化物半導体膜92bの端部を介して導電膜9
3と導電膜94の間に流れる電流を、導電膜96に与える電位によって制御することがで
きる。このようなトランジスタの構造を、surrounded channel(s−
channel)構造とよぶ。

0144

具体的に、s−channel構造の場合、トランジスタがオフとなるような電位を導電
膜96に与えたときは、当該端部を介して導電膜93と導電膜94の間に流れるオフ電流
を小さく抑えることができる。そのため、トランジスタでは、大きなオン電流を得るため
にチャネル長を短くし、その結果、酸化物半導体膜92bの端部における導電膜93と導
電膜94の間の長さが短くなっても、トランジスタのオフ電流を小さく抑えることができ
る。よって、トランジスタは、チャネル長を短くすることで、オンのときには大きいオン
電流を得ることができ、オフのときにはオフ電流を小さく抑えることができる。

0145

また、具体的に、s−channel構造の場合、トランジスタがオンとなるような電位
を導電膜96に与えたときは、当該端部を介して導電膜93と導電膜94の間に流れる電
流を大きくすることができる。当該電流は、トランジスタの電界効果移動度とオン電流の
増大に寄与する。そして、酸化物半導体膜92bの端部と、導電膜96とが重なることで
、酸化物半導体膜92bにおいてキャリアの流れる領域が、絶縁膜95に近い酸化物半導
体膜92bの界面近傍のみでなく、酸化物半導体膜92bの広い範囲においてキャリアが
流れるため、トランジスタにおけるキャリアの移動量が増加する。この結果、トランジス
タのオン電流が大きくなる共に、電界効果移動度が高くなり、代表的には電界効果移動度
が10cm2/V・s以上、さらには20cm2/V・s以上となる。なお、ここでの電
界効果移動度は、酸化物半導体膜の物性値としての移動度の近似値ではなく、トランジス
タの飽和領域における電流駆動力指標であり、見かけ上の電界効果移動度である。

0146

図9に示すトランジスタ60は、第2のゲート電極を有していていもよい。第2のゲート
電極を有するトランジスタ61の構成を、一例として図13に示す。図13(A)には、
トランジスタ61の上面図を示す。なお、図13(A)では、トランジスタ61のレイア
ウトを明確にするために、絶縁膜を省略している。また、図13(A)に示した上面図の
、一点鎖線A1−A2における断面図を図13(B)に示し、一点鎖線A3−A4におけ
る断面図を図13(C)に示す。

0147

図13に示すトランジスタ61は、第2のゲート電極として機能する導電膜86を基板9
7上に有している。それ以外の構成は図9に示すトランジスタ60と同一である。導電膜
86は、一定の電位が供給されていてもよいし、第1のゲート電極として機能する導電膜
96と同じ電位や同じ信号が与えられてもよい。トランジスタ61は、導電膜86と基板
97の間に絶縁膜を有してもよい。なお、図10のトランジスタ70及び図11のトラン
ジスタ80も、図13のトランジスタ61と同様に、第2のゲート電極を有してもよい。

0148

図12に示すトランジスタ90は、第2のゲート電極を有していていもよい。第2のゲー
ト電極を有するトランジスタ84の構成を、一例として図14に示す。図14(A)には
、トランジスタ84の上面図を示す。なお、図14(A)では、トランジスタ84のレイ
アウトを明確にするために、絶縁膜を省略している。また、図14(A)に示した上面図
の、一点鎖線A1−A2における断面図を図14(B)に示し、一点鎖線A3−A4にお
ける断面図を図14(C)に示す。

0149

図14に示すトランジスタ84は、第2のゲート電極として機能する導電膜85を絶縁膜
89上に有している。それ以外の構成は図12に示すトランジスタ90と同一である。導
電膜85は、一定の電位が供給されていてもよいし、第1のゲート電極として機能する導
電膜96と同じ電位や同じ信号が与えられていてもよい。導電膜85は絶縁膜89と絶縁
膜88の間に設けてもよい。

0150

以下では、酸化物半導体膜の構造について説明する。

0151

なお、本明細書において、「平行」とは、二つの直線が−10°以上10°以下の角度で
配置されている状態をいう。したがって、−5°以上5°以下の場合も含まれる。また、
「略平行」とは、二つの直線が−30°以上30°以下の角度で配置されている状態をい
う。また、「垂直」とは、二つの直線が80°以上100°以下の角度で配置されている
状態をいう。したがって、85°以上95°以下の場合も含まれる。また、「略垂直」と
は、二つの直線が60°以上120°以下の角度で配置されている状態をいう。

0152

また、本明細書において、結晶三方晶または菱面体晶である場合、六方晶系として表す

0153

酸化物半導体膜は、非単結晶酸化物半導体膜と単結晶酸化物半導体膜とに分けられる。ま
たは、酸化物半導体は、例えば、結晶性酸化物半導体非晶質酸化物半導体とに分けられ
る。

0154

なお、非単結晶酸化物半導体としては、CAAC−OS(C Axis Aligned
Crystalline Oxide Semiconductor)、多結晶酸化物
半導体、微結晶酸化物半導体、非晶質酸化物半導体などがある。また、結晶性酸化物半導
体としては、単結晶酸化物半導体、CAAC−OS、多結晶酸化物半導体、微結晶酸化物
半導体などがある。

0155

まずは、CAAC−OS膜について説明する。

0156

CAAC−OS膜は、c軸配向した複数の結晶部を有する酸化物半導体膜の一つである。

0157

透過型電子顕微鏡TEM:Transmission Electron Micro
scope)によって、CAAC−OS膜の明視野像および回折パターンの複合解析像(
高分解能TEM像ともいう。)を観察することで複数の結晶部を確認することができる。
一方、高分解能TEM像によっても明確な結晶部同士の境界、即ち結晶粒界グレイン
ウンダリーともいう。)を確認することができない。そのため、CAAC−OS膜は、結
晶粒界に起因する電子移動度の低下が起こりにくいといえる。

0158

試料面と略平行な方向から、CAAC−OS膜の断面の高分解能TEM像を観察すると、
結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、
CAAC−OS膜の膜を形成する面(被形成面ともいう。)または上面の凹凸を反映した
形状であり、CAAC−OS膜の被形成面または上面と平行に配列する。

0159

一方、試料面と略垂直な方向から、CAAC−OS膜の平面の高分解能TEM像を観察す
ると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認で
きる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。

0160

CAAC−OS膜に対し、X線回折(XRD:X−Ray Diffraction)装
置を用いて構造解析を行うと、例えばInGaZnO4の結晶を有するCAAC−OS膜
のout−of−plane法による解析では、回折角(2θ)が31°近傍にピーク
現れる場合がある。このピークは、InGaZnO4の結晶の(009)面に帰属される
ことから、CAAC−OS膜の結晶がc軸配向性を有し、c軸が被形成面または上面に略
垂直な方向を向いていることが確認できる。

0161

なお、InGaZnO4の結晶を有するCAAC−OS膜のout−of−plane法
による解析では、2θが31°近傍のピークの他に、2θが36°近傍にもピークが現れ
る場合がある。2θが36°近傍のピークは、CAAC−OS膜中の一部に、c軸配向性
を有さない結晶が含まれることを示している。CAAC−OS膜は、2θが31°近傍に
ピークを示し、2θが36°近傍にピークを示さないことが好ましい。

0162

CAAC−OS膜は、不純物濃度の低い酸化物半導体膜である。不純物は、水素、炭素
シリコン、遷移金属元素などの酸化物半導体膜の主成分以外の元素である。特に、シリコ
ンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸化
物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させる
要因となる。また、鉄やニッケルなどの重金属アルゴン二酸化炭素などは、原子半径
(または分子半径)が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜の
原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不純
物は、キャリアトラップやキャリア発生源となる場合がある。

0163

また、CAAC−OS膜は、欠陥準位密度の低い酸化物半導体膜である。例えば、酸化物
半導体膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによって
キャリア発生源となることがある。

0164

不純物濃度が低く、欠陥準位密度が低い(酸素欠損の少ない)ことを、高純度真性または
実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体膜
は、キャリア発生源が少ないため、キャリア密度を低くすることができる。したがって、
当該酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性
ノーマリーオンともいう。)になることが少ない。また、高純度真性または実質的に高純
度真性である酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半導
体膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとな
る。なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要す
る時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が
高く、欠陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定と
なる場合がある。

0165

また、CAAC−OS膜を用いたトランジスタは、可視光紫外光照射による電気特性
の変動が小さい。

0166

次に、微結晶酸化物半導体膜について説明する。

0167

微結晶酸化物半導体膜は、高分解能TEM像において、結晶部を確認することのできる領
域と、明確な結晶部を確認することのできない領域と、を有する。微結晶酸化物半導体膜
に含まれる結晶部は、1nm以上100nm以下、または1nm以上10nm以下の大き
さであることが多い。特に、1nm以上10nm以下、または1nm以上3nm以下の微
結晶であるナノ結晶(nc:nanocrystal)を有する酸化物半導体膜を、nc
−OS(nanocrystalline Oxide Semiconductor)
膜と呼ぶ。また、nc−OS膜は、例えば、高分解能TEM像では、結晶粒界を明確に確
認できない場合がある。

0168

nc−OS膜は、微小な領域(例えば、1nm以上10nm以下の領域、特に1nm以上
3nm以下の領域)において原子配列に周期性を有する。また、nc−OS膜は、異なる
結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。し
たがって、nc−OS膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かな
い場合がある。例えば、nc−OS膜に対し、結晶部よりも大きい径のX線を用いるXR
D装置を用いて構造解析を行うと、out−of−plane法による解析では、結晶面
を示すピークが検出されない。また、nc−OS膜に対し、結晶部よりも大きいプローブ
径(例えば50nm以上)の電子線を用いる電子回折制限視野電子回折ともいう。)を
行うと、ハローパターンのような回折パターンが観測される。一方、nc−OS膜に対し
、結晶部の大きさと近いか結晶部より小さいプローブ径の電子線を用いるナノビーム電子
回折を行うと、スポットが観測される。また、nc−OS膜に対しナノビーム電子回折を
行うと、円を描くように(リング状に)輝度の高い領域が観測される場合がある。また、
nc−OS膜に対しナノビーム電子回折を行うと、リング状の領域内に複数のスポットが
観測される場合がある。

0169

nc−OS膜は、非晶質酸化物半導体膜よりも規則性の高い酸化物半導体膜である。その
ため、nc−OS膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低くなる。ただし、
nc−OS膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、nc−O
S膜は、CAAC−OS膜と比べて欠陥準位密度が高くなる。

0170

次に、非晶質酸化物半導体膜について説明する。

0171

非晶質酸化物半導体膜は、膜中における原子配列が不規則であり、結晶部を有さない酸化
物半導体膜である。石英のような無定形状態を有する酸化物半導体膜が一例である。

0172

非晶質酸化物半導体膜は、高分解能TEM像において結晶部を確認することができない。

0173

非晶質酸化物半導体膜に対し、XRD装置を用いた構造解析を行うと、out−of−p
lane法による解析では、結晶面を示すピークが検出されない。また、非晶質酸化物
導体膜に対し、電子回折を行うと、ハローパターンが観測される。また、非晶質酸化物半
導体膜に対し、ナノビーム電子回折を行うと、スポットが観測されず、ハローパターンが
観測される。

0174

なお、酸化物半導体膜は、nc−OS膜と非晶質酸化物半導体膜との間の物性を示す構造
を有する場合がある。そのような構造を有する酸化物半導体膜を、特に非晶質ライク酸化
物半導体(a−like OS:amorphous−like Oxide Semi
conductor)膜と呼ぶ。

0175

a−like OS膜は、高分解能TEM像において鬆(ボイドともいう。)が観察され
る場合がある。また、高分解能TEM像において、明確に結晶部を確認することのできる
領域と、結晶部を確認することのできない領域と、を有する。a−like OS膜は、
TEMによる観察程度の微量な電子照射によって、結晶化が起こり、結晶部の成長が見ら
れる場合がある。一方、良質なnc−OS膜であれば、TEMによる観察程度の微量な電
子照射による結晶化はほとんど見られない。

0176

なお、a−like OS膜およびnc−OS膜の結晶部の大きさの計測は、高分解能T
EM像を用いて行うことができる。例えば、InGaZnO4の結晶は層状構造を有し、
In−O層の間に、Ga−Zn−O層を2層有する。InGaZnO4の結晶の単位格子
は、In−O層を3層有し、またGa−Zn−O層を6層有する、計9層がc軸方向に層
状に重なった構造を有する。よって、これらの近接する層同士の間隔は、(009)面の
格子面間隔(d値ともいう。)と同程度であり、結晶構造解析からその値は0.29nm
と求められている。そのため、高分解能TEM像における格子縞に着目し、格子縞の間隔
が0.28nm以上0.30nm以下である箇所においては、それぞれの格子縞がInG
aZnO4の結晶のa−b面に対応する。

0177

また、酸化物半導体膜は、構造ごとに密度が異なる場合がある。例えば、ある酸化物半導
体膜の組成がわかれば、該組成と同じ組成における単結晶の密度と比較することにより、
その酸化物半導体膜の構造を推定することができる。例えば、単結晶の密度に対し、a−
like OS膜の密度は78.6%以上92.3%未満となる。また、例えば、単結晶
の密度に対し、nc−OS膜の密度およびCAAC−OS膜の密度は92.3%以上10
0%未満となる。なお、単結晶の密度に対し密度が78%未満となる酸化物半導体膜は、
成膜すること自体が困難である。

0178

上記について、具体例を用いて説明する。例えば、In:Ga:Zn=1:1:1[原子
数比]を満たす酸化物半導体膜において、菱面体晶構造を有する単結晶InGaZnO4
の密度は6.357g/cm3となる。よって、例えば、In:Ga:Zn=1:1:1
[原子数比]を満たす酸化物半導体膜において、a−like OS膜の密度は5.0g
/cm3以上5.9g/cm3未満となる。また、例えば、In:Ga:Zn=1:1:
1[原子数比]を満たす酸化物半導体膜において、nc−OS膜の密度およびCAAC−
OS膜の密度は5.9g/cm3以上6.3g/cm3未満となる。

0179

なお、同じ組成の単結晶が存在しない場合がある。その場合、任意の割合で組成の異なる
単結晶を組み合わせることにより、所望の組成の単結晶に相当する密度を算出することが
できる。所望の組成の単結晶の密度は、組成の異なる単結晶を組み合わせる割合に対して
加重平均を用いて算出すればよい。ただし、密度は、可能な限り少ない種類の単結晶を
組み合わせて算出することが好ましい。

0180

なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、a−like OS膜、微結
晶酸化物半導体膜、CAAC−OS膜のうち、二種以上を有する積層膜であってもよい。

0181

以上、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合
わせて用いることができる。

0182

(実施の形態3)
実施の形態2に示す半導体装置(トランジスタ)は、表示機器パーソナルコンピュータ
記録媒体を備えた画像再生装置(代表的にはDVD:Digital Versati
le Disc等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置
)に用いることができる。その他に、本発明の一態様に係る半導体装置を用いることがで
きる電子機器として、携帯電話携帯型を含むゲーム機携帯情報端末電子書籍端末
ビデオカメラデジタルスチルカメラ等のカメラゴーグル型ディスプレイ(ヘッドマウ
ントディスプレイ)、ナビゲーションシステム音響再生装置カーオーディオ、デジタ
オーディオプレイヤー等)、複写機ファクシミリプリンタプリンタ複合機現金
自動預け入れ払い機ATM)、自動販売機医療機器などが挙げられる。これら電子機
器の具体例を図15に示す。

0183

図15(A)は携帯型ゲーム機であり、筐体5001、筐体5002、表示部5003、
表示部5004、マイクロホン5005、スピーカー5006、操作キー5007、スタ
イラス5008等を有する。実施の形態2に示す半導体装置は、携帯型ゲーム機の各種集
積回路に用いることができる。なお、図15(A)に示した携帯型ゲーム機は、2つの表
示部5003と表示部5004とを有しているが、携帯型ゲーム機が有する表示部の数は
、これに限定されない。

0184

図15(B)は携帯電話であり、筐体5901に、表示部5902、マイク5907、ス
ピーカー5904、カメラ5903、外部接続部5906、操作用のボタン5905が設
けられている。表示部5902に、実施の形態2に示す半導体装置を用いることできる。
また、実施の形態2に示す半導体装置を、可撓性を有する基板に形成した場合、図15
B)に示すような曲面を有する表示部5902に当該半導体装置を適用することが可能で
ある。また、表示部5902の少なくとも一方に、位置入力装置としての機能が付加され
た表示装置を用いるようにしても良い。なお、位置入力装置としての機能は、表示装置に
タッチパネルを設けることで付加することができる。或いは、位置入力装置としての機能
は、フォトセンサとも呼ばれる光電変換素子を表示装置の画素部に設けることでも、付加
することができる。

0185

図15(C)はノート型パーソナルコンピュータであり、筐体5401、表示部5402
キーボード5403、ポインティングデバイス5404等を有する。実施の形態2に示
す半導体装置は、ノート型パーソナルコンピュータの各種集積回路に用いることができる

0186

図15(D)は電気冷凍冷蔵庫であり、筐体5301、冷蔵室用扉5302、冷凍室用扉
5303等を有する。実施の形態2に示す半導体装置は、電気冷凍冷蔵庫の各種集積回路
に用いることができる。

0187

図15(E)はビデオカメラであり、第1筐体5801、第2筐体5802、表示部58
03、操作キー5804、レンズ5805、接続部5806等を有する。実施の形態2に
示す半導体装置は、ビデオカメラの各種集積回路に用いることができる。操作キー580
4及びレンズ5805は第1筐体5801に設けられており、表示部5803は第2筐体
5802に設けられている。そして、第1筐体5801と第2筐体5802とは、接続部
5806により接続されており、第1筐体5801と第2筐体5802の間の角度は、接
続部5806により変更が可能である。表示部5803における映像を、接続部5806
における第1筐体5801と第2筐体5802との間の角度に従って切り替える構成とし
ても良い。

0188

図15(F)は普通自動車であり、車体5101、車輪5102、ダッシュボード510
3、ライト5104等を有する。実施の形態2に示す半導体装置は、普通自動車の各種集
積回路に用いることができる。

0189

以上、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合
わせて用いることができる。

0190

本実施例では、図1に示した測定系を用いてトランジスタ101のオフ電流測定を行った
。トランジスタ100のチャネル長Lは10μm、チャネル幅Wは10μmである。トラ
ンジスタ101のチャネル長Lは0.8μm、チャネル幅Wは10cmである。トランジ
スタ102及びトランジスタ103のチャネル長Lは3μm、チャネル幅は12μmであ
る。なお、トランジスタ100及びトランジスタ101には、図9に示すトランジスタ6
0を採用した。トランジスタ100及びトランジスタ101のゲート絶縁膜には、PEC
VD(Plasma Enhanced Chemical Vapor Deposi
tion)で成膜した厚さ20nmの酸化窒化シリコン膜を採用した。また、トランジス
タ102及びトランジスタ103には、チャネルに単結晶シリコンを用いたnチャネル型
トランジスタを採用した。トランジスタ102及びトランジスタ103のゲート絶縁膜に
は、膜厚10nmの酸化シリコン膜を採用した。

0191

トランジスタ101のオフを維持するために、電位VGは−3Vに固定し,電位VSは0
Vに固定した。

0192

ノードFNへの電荷の書き込みと、電位VOUTの読み出しを同時に行う際、電位VGW
に5Vの電位が与えられ,電位VINに2Vの電位が与えられ,電位VDDに3Vの電位
が与えられ,電位VREFに−1Vの電位が与えられ,電位VSSに−2Vの電位が与え
られた。

0193

電位VOUTの読み出しのみを行う際、電位VGWに−3Vの電位が与えられ,電位VI
Nに0Vの電位が与えられ,電位VDDに3Vの電位が与えられ,電位VREFに−1V
の電位が与えられ,電位VSSに−2Vの電位が与えられた。

0194

なお、本実施例に示すオフ電流測定は、温度が60℃に保たれた環境で行われた。

0195

図16に電位VOUTの時系列を示す。図16の縦軸は電位VOUTを表し、横軸は測定
時間を表している。電位VOUTの時系列は、理想的には直線的に減少するが、図16
示すように、実際の測定ではおよそ24時間周期でノイズが現れる。これは測定装置の電
源が置かれた環境の温度(気温)が、およそ24時間周期で変動するためである。

0196

図17は、電位VOUT−α×VGの時系列を表したものである。縦軸は電位VOUT−
α×VGを表し、横軸は測定時間を表している。図17(A)はパラメータαの値を1.
0とした場合を表している。図17(B)はパラメータαの値を1.1とした場合を表し
ている。図17(C)はパラメータαの値を1.2とした場合を表している。また、それ
ぞれの図には、回帰分析(最小二乗法)で得られた回帰直線(近似直線)を挿入し、その
回帰直線を表す式と決定係数R2を示した。決定係数R2の値が大きい(1に近い)ほど
、回帰直線と時系列のフィッティングが良いことを表している。

0197

図17(A)乃至(C)より、パラメータαの値を1.1としたときに、決定係数R2が
最も1に近づくことがわかる。つまり、図17(B)の時系列グラフにおいて、図16
確認されたノイズが、最も効率よく除去されていることがわかる。この図17(B)から
得られた直線の傾きから、トランジスタ101のオフ電流を計算すると、1.02×10
−24A/μmの値が得られた。トランジスタ101のオフ電流は極めて低いことが確認
できた。

実施例

0198

以上、本発明の一態様に係る測定方法を用いることで、ノイズの影響を取り除き、トラン
ジスタのオフ電流を正確に測定することができる。

0199

60トランジスタ
61 トランジスタ
70 トランジスタ
80 トランジスタ
84 トランジスタ
85導電膜
86 導電膜
87絶縁膜
88 絶縁膜
89 絶縁膜
90 トランジスタ
91 絶縁膜
92酸化物半導体膜
92a 酸化物半導体膜
92b 酸化物半導体膜
92c 酸化物半導体膜
93 導電膜
94 導電膜
95 絶縁膜
96 導電膜
97基板
98 絶縁膜
99 絶縁膜
100 トランジスタ
101 トランジスタ
102 トランジスタ
103 トランジスタ
5001筐体
5002 筐体
5003 表示部
5004 表示部
5005マイクロホン
5006スピーカー
5007操作キー
5008スタイラス
5101 車体
5102車輪
5103ダッシュボード
5104ライト
5301 筐体
5302冷蔵室用扉
5303冷凍室用扉
5401 筐体
5402 表示部
5403キーボード
5404ポインティングデバイス
5801 筐体
5802 筐体
5803 表示部
5804 操作キー
5805レンズ
5806 接続部
5901 筐体
5902 表示部
5903カメラ
5904 スピーカー
5905 ボタン
5906外部接続部
5907マイク

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 株式会社ケーヒンの「 多チャンネル回路」が 公開されました。( 2020/09/24)

    【課題】コストアップや実装面積の増大を従来よりも抑制しつつチャンネル間クロストークを抑制する。【解決手段】多チャンネルの入力信号に所定の信号処理を施す多チャンネル回路であって、複数の入力端子と、入力端... 詳細

  • 東レ株式会社の「 集積回路およびその製造方法ならびにそれを用いた無線通信装置」が 公開されました。( 2020/09/24)

    【課題・解決手段】本発明は、簡便なプロセスで優れた集積回路を提供することを目的とする。本発明は、少なくとも、データを記憶するメモリアレイと、交流電流を整流して直流電圧を生成する整流回路と、前記メモリに... 詳細

  • リー ヒュン チャンの「 漏電探査正確度向上のための装置及び方法」が 公開されました。( 2020/09/24)

    【課題・解決手段】本開示の一実施例に基づき漏電検出装置を開示する。前述の漏電検出装置は接地電圧を測定する接地電圧測定部、前述の測定された接地電圧をサンプリングしてデジタル値に変換するADC部、前述のデ... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ