図面 (/)

技術 撮像装置

出願人 株式会社半導体エネルギー研究所
発明者 岡本佑樹黒川義元井上広樹王丸拓郎
出願日 2019年12月13日 (1年2ヶ月経過) 出願番号 2019-225119
公開日 2020年3月26日 (10ヶ月経過) 公開番号 2020-047945
状態 未査定
技術分野 光信号から電気信号への変換 固体撮像素子
主要キーワード 左右入れ替え 高速バルブ 受光面積比 ランプ波信号 電気的パス 隠れ線 携帯データ端末 ゲインバッファ
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2020年3月26日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (20)

課題

生産性が良好でダイナミックレンジが向上した撮像装置を提供する。

解決手段

p型半導体n型半導体、及びi型半導体を有する光電変換素子と、画素駆動回路と、を含む画素を有する撮像装置であって、平面視において、画素駆動回路を構成する金属材料及び半導体材料の、いずれとも重ならないi型半導体の面積の合計を、i型半導体全体の面積の、好ましくは65%以上、より好ましくは80%以上、さらに好ましくは90%以上とする。複数の光電変換素子を同一の半導体層中に設けることで、それぞれの光電変換素子を分離するための工程を削減できる。複数の光電変換素子が有するそれぞれのi型半導体層は、p型半導体またはn型半導体により分離される。

概要

背景

撮像装置は、携帯電話標準的に組み込まれており、普及が進んでいる(例えば、特許文
献1)。特に、CMOSイメージセンサは、CCDイメージセンサに対して、低価格、高
解像度低消費電力などの特徴があり、近年の撮像装置の多くはCMOSイメージセンサ
で構成されている。

概要

生産性が良好でダイナミックレンジが向上した撮像装置を提供する。p型半導体n型半導体、及びi型半導体を有する光電変換素子と、画素駆動回路と、を含む画素を有する撮像装置であって、平面視において、画素駆動回路を構成する金属材料及び半導体材料の、いずれとも重ならないi型半導体の面積の合計を、i型半導体全体の面積の、好ましくは65%以上、より好ましくは80%以上、さらに好ましくは90%以上とする。複数の光電変換素子を同一の半導体層中に設けることで、それぞれの光電変換素子を分離するための工程を削減できる。複数の光電変換素子が有するそれぞれのi型半導体層は、p型半導体またはn型半導体により分離される。

目的

本発明の一態様は、ダイナミックレンジが向上した撮像装置などを提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

少なくとも第1及び第2の画素を有する撮像装置であって、前記第1の画素は、第1の光電変換素子、を有し、前記第2の画素は、第2の光電変換素子、を有し、前記第1の光電変換素子は、第1のn型半導体を有し、前記第2の光電変換素子は、第2のn型半導体を有し、前記第1のn型半導体は、p型半導体に接し、前記第2のn型半導体は、前記p型半導体に接し、平面視において、前記第1のn型半導体と前記第2のn型半導体は、前記p型半導体を介して隣接する撮像装置。

請求項2

少なくとも第1及び第2の画素を有する撮像装置であって、前記第1の画素は、第1の光電変換素子、を有し、前記第2の画素は、第2の光電変換素子、を有し、前記第1の光電変換素子は、第1のp型半導体を有し、前記第2の光電変換素子は、第2のp型半導体を有し、前記第1のp型半導体は、n型半導体に接し、前記第2のp型半導体は、前記n型半導体に接し、平面視において、前記第1のp型半導体と前記第2のp型半導体は、前記n型半導体を介して隣接する撮像装置。

技術分野

0001

本発明の一態様は、撮像装置に関する。具体的には、フォトセンサを有する複数の画素
設けられた撮像装置に関する。更には、当該撮像装置を有する電子機器に関する。

0002

なお、本発明の一態様は、上記の技術分野に限定されない。例えば、本発明の一態様は、
物、方法、もしくは製造方法に関する。または、本発明は、プロセス、マシン、マニュ
クチャ、もしくは組成物コンポジションオブマター)に関する。または、本発明
の一態様は、記憶装置プロセッサそれらの駆動方法またはそれらの製造方法に関する。

0003

本明細書等において半導体装置とは、半導体特性を利用することで機能しうるもの全般を
指す。よって、トランジスタダイオードなどの半導体素子半導体回路は半導体装置で
ある。また、表示装置発光装置照明装置電気光学装置、撮像装置、および電子機器
などは、半導体素子や半導体回路を含む場合がある。よって、表示装置、発光装置、照明
装置、電気光学装置、撮像装置、および電子機器なども半導体装置を有する場合がある。

背景技術

0004

撮像装置は、携帯電話標準的に組み込まれており、普及が進んでいる(例えば、特許文
献1)。特に、CMOSイメージセンサは、CCDイメージセンサに対して、低価格、高
解像度低消費電力などの特徴があり、近年の撮像装置の多くはCMOSイメージセンサ
で構成されている。

先行技術

0005

米国特許第7046282号

発明が解決しようとする課題

0006

CMOSイメージセンサを用いた撮像装置では、様々な環境下での撮像を可能にするため
に、ダイナミックレンジの向上が求められている。

0007

また、撮像装置の性能を評価する上で、低消費電力であることも求められる重要な性能の
一つである。特に、携帯電話などの携帯型の電子機器だと、撮像装置の消費電力が多いと
、連続使用時間が短くなってしまう。

0008

本発明の一態様は、ダイナミックレンジが向上した撮像装置などを提供することを課題の
一とする。または、本発明の一態様は、撮像された画像の品質が良好な撮像装置などを提
供することを課題の一とする。または、本発明の一態様は、消費電力の少ない撮像装置な
どを提供することを課題の一とする。または、本発明の一態様は、生産性の良好な撮像装
置などを提供することを課題の一とする。または、本発明の一態様は、新規な撮像装置ま
たは新規な半導体装置などを提供することを課題の一とする。

0009

なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一
態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題
は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図
面、請求項などの記載から、これら以外の課題を抽出することが可能である。

課題を解決するための手段

0010

本発明の一態様は、光電変換素子と、第1の回路と、を有し、第1の回路は、第1乃至第
5のトランジスタと、容量素子と、第1乃至第9の配線と、を有し、光電変換素子は、n
型半導体と、p型半導体と、を有し、第1の配線は、n型半導体またはp型半導体の一方
電気的に接続され、n型半導体またはp型半導体の他方は、第1のノードと電気的に接
続され、第1のトランジスタのソースまたはドレインの一方は、第1のノードと電気的に
接続され、第1のトランジスタのゲートは第2の配線と電気的に接続され、第1のトラン
スタのソースまたはドレインの他方は第7の配線と電気的に接続され、第2のトランジ
スタのソースまたはドレインの一方は第8の配線と電気的に接続され、第2のトランジス
タのソースまたはドレインの他方は第3のトランジスタのソースまたはドレインの一方と
電気的に接続され、第2のトランジスタのゲートは第3の配線と電気的に接続され、第3
のトランジスタのソースまたはドレインの他方は第4の配線と電気的に接続され、第3の
トランジスタのゲートは第2のノードと電気的に接続され、第4のトランジスタのソース
またはドレインの一方は第1のノードと電気的に接続され、第4のトランジスタのソース
またはドレインの他方は第2のノードと電気的に接続され、第4のトランジスタのゲート
は第6の配線と電気的に接続され、第5のトランジスタのソースまたはドレインの一方は
第9の配線と電気的に接続され、第5のトランジスタのソースまたはドレインの他方は第
1のノードと電気的に接続され、容量素子の一方の電極は第2のノードと電気的に接続さ
れ、容量素子の他方の電極は第4の配線と電気的に接続され、第5のトランジスタのゲー
トは第5の配線と電気的に接続された撮像装置である。

0011

また、光電変換素子はi型半導体を有し、平面視において、第1の回路が有する金属材料
及び第1の回路が有する半導体材料の、いずれとも重ならないi型半導体の合計面積が、
i型半導体の全体の面積の65%以上であることが好ましい。

0012

第1乃至第5のトランジスタは、チャネルが形成される半導体酸化物半導体を用いるこ
とが好ましい。

0013

また、第1乃至第5のトランジスタに用いる半導体は、光電変換素子が有するi型半導体
と異なる禁制帯幅を有してもよい。

0014

または、本発明の一態様は、少なくとも第1及び第2の光電変換素子を有する撮像装置で
あって、第1及び第2の光電変換素子はi型半導体を有し、第1の光電変換素子が有する
i型半導体と、第2の光電変換素子が有するi型半導体は、n型半導体またはp型半導体
を介して隣接することを特徴とする撮像装置である。

発明の効果

0015

本発明の一態様により、ダイナミックレンジが向上した撮像装置などを提供することがで
きる。または、撮像された画像の品質が向上した撮像装置などを提供することができる。
または、撮像間隔の短い撮像装置などを提供することができる。または、消費電力の少な
い撮像装置などを提供することができる。または、生産性の良好な撮像装置などを提供す
ることができる。または、新規な撮像装置または新規な半導体装置などを提供することが
できる。

0016

なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一
態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は
、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面
、請求項などの記載から、これら以外の効果を抽出することが可能である。

図面の簡単な説明

0017

本発明の一態様の撮像装置の構成例を説明する図。
周辺回路の構成例を説明する図。
画素の構成例を説明する図。
画素駆動回路の平面図及び画素の回路図。
画素の構成例を説明する斜視図。
画素をマトリクス状に配置した例を示す図。
マトリクス状に配置した画素の回路構成例を説明する図。
光電変換素子をマトリクス状に配置した例を示す図。
画素の構成例を説明する図。
画素の構成例を説明する図。
画素の構成例を説明する図。
画素駆動回路の平面図及び画素の回路図。
画素の構成例を説明する斜視図。
画素をマトリクス状に配置した例を示す図。
マトリクス状に配置した画素の回路構成例を説明する図。
画素の構成例を説明する図。
画素駆動回路の平面図及び画素の回路図。
画素の構成例を説明する斜視図。
画素をマトリクス状に配置した例を示す図。
マトリクス状に配置した画素の回路構成例を説明する図。
撮像装置の構成例を説明する図。
トランジスタの一例を説明する図。
エネルギーバンド構造を説明する図。
トランジスタの一例を説明する図。
回路構成の一例を説明する図。
光センサの一例を説明する図。
回路構成の一例を説明する図。
回路動作の一例を説明する図。
回路構成の一例を説明する図。
回路構成の一例を説明する図。
トランジスタの一形態を説明する図。
トランジスタの一形態を説明する図。
トランジスタの一形態を説明する図。
トランジスタの一形態を説明する図。
トランジスタの一形態を説明する図。
容量素子の一形態を説明する図。
本発明の一態様に係る電子機器を説明する図。

実施例

0018

以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれ
ば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈
れるものではない。なお、実施の形態を説明するための全図において、同一部分または同
様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略することがある

0019

また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限
定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、
その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配
線」が一体となって形成されている場合なども含む。

0020

また、本明細書等において、XとYとが接続されている、と明示的に記載されている場合
は、XとYとが電気的に接続されている場合と、XとYとが機能的に接続されている場合
と、XとYとが直接接続されている場合とが、本明細書等に開示されているものとする。
したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、
図または文章に示された接続関係以外のものも、図または文章に記載されているものとす
る。

0021

ここで、X、Yは、対象物(例えば、装置、素子、回路、配線、電極、端子導電膜、層
、など)であるとする。

0022

XとYとが直接的に接続されている場合の一例としては、XとYとの電気的な接続を可能
とする素子(例えば、スイッチ、トランジスタ、容量素子、インダクタ抵抗素子、ダイ
オード、表示素子発光素子負荷など)が、XとYとの間に接続されていない場合であ
り、XとYとの電気的な接続を可能とする素子(例えば、スイッチ、トランジスタ、容量
素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など)を介さずに
、XとYとが、接続されている場合である。

0023

XとYとが電気的に接続されている場合の一例としては、XとYとの電気的な接続を可能
とする素子(例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイ
オード、表示素子、発光素子、負荷など)が、XとYとの間に1個以上接続されることが
可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイ
ッチは、導通状態オン状態)、または、非導通状態オフ状態)になり、電流を流すか
流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択し
切り替える機能を有している。なお、XとYとが電気的に接続されている場合は、Xと
Yとが直接的に接続されている場合を含むものとする。

0024

XとYとが機能的に接続されている場合の一例としては、XとYとの機能的な接続を可能
とする回路(例えば、論理回路インバータNAND回路NOR回路など)、信号変
換回路DA変換回路AD変換回路ガンマ補正回路など)、電位レベル変換回路(電
源回路(昇圧回路降圧回路など)、信号の電位レベルを変えるレベルシフタ回路など)
電圧源電流源切り替え回路増幅回路信号振幅または電流量などを大きく出来る
回路、オペアンプ差動増幅回路ソースフォロワ回路バッファ回路など)、信号生成
回路、記憶回路制御回路など)が、XとYとの間に1個以上接続されることが可能であ
る。なお、一例として、XとYとの間に別の回路を挟んでいても、Xから出力された信号
がYへ伝達される場合は、XとYとは機能的に接続されているものとする。なお、XとY
とが機能的に接続されている場合は、XとYとが直接的に接続されている場合と、XとY
とが電気的に接続されている場合とを含むものとする。

0025

なお、XとYとが電気的に接続されている、と明示的に記載されている場合は、XとYと
が電気的に接続されている場合(つまり、XとYとの間に別の素子又は別の回路を挟んで
接続されている場合)と、XとYとが機能的に接続されている場合(つまり、XとYとの
間に別の回路を挟んで機能的に接続されている場合)と、XとYとが直接接続されている
場合(つまり、XとYとの間に別の素子又は別の回路を挟まずに接続されている場合)と
が、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示
的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合
と同様な内容が、本明細書等に開示されているものとする。

0026

なお、例えば、トランジスタのソース(又は第1の端子など)が、Z1を介して(又は介
さず)、Xと電気的に接続され、トランジスタのドレイン(又は第2の端子など)が、Z
2を介して(又は介さず)、Yと電気的に接続されている場合や、トランジスタのソース
(又は第1の端子など)が、Z1の一部と直接的に接続され、Z1の別の一部がXと直接
的に接続され、トランジスタのドレイン(又は第2の端子など)が、Z2の一部と直接的
に接続され、Z2の別の一部がYと直接的に接続されている場合では、以下のように表現
することが出来る。

0027

例えば、「XとYとトランジスタのソース(又は第1の端子など)とドレイン(又は第2
の端子など)とは、互いに電気的に接続されており、X、トランジスタのソース(又は第
1の端子など)、トランジスタのドレイン(又は第2の端子など)、Yの順序で電気的に
接続されている。」と表現することができる。または、「トランジスタのソース(又は第
1の端子など)は、Xと電気的に接続され、トランジスタのドレイン(又は第2の端子な
ど)はYと電気的に接続され、X、トランジスタのソース(又は第1の端子など)、トラ
ンジスタのドレイン(又は第2の端子など)、Yは、この順序で電気的に接続されている
」と表現することができる。または、「Xは、トランジスタのソース(又は第1の端子な
ど)とドレイン(又は第2の端子など)とを介して、Yと電気的に接続され、X、トラン
ジスタのソース(又は第1の端子など)、トランジスタのドレイン(又は第2の端子など
)、Yは、この接続順序で設けられている」と表現することができる。これらの例と同様
表現方法を用いて、回路構成における接続の順序について規定することにより、トラン
ジスタのソース(又は第1の端子など)と、ドレイン(又は第2の端子など)とを、区別
して、技術的範囲を決定することができる。

0028

または、別の表現方法として、例えば、「トランジスタのソース(又は第1の端子など)
は、少なくとも第1の接続経路を介して、Xと電気的に接続され、第1の接続経路は、第
2の接続経路を有しておらず、第2の接続経路は、トランジスタを介した、トランジスタ
のソース(又は第1の端子など)とトランジスタのドレイン(又は第2の端子など)との
間の経路であり、第1の接続経路は、Z1を介した経路であり、トランジスタのドレイン
(又は第2の端子など)は、少なくとも第3の接続経路を介して、Yと電気的に接続され
、第3の接続経路は、第2の接続経路を有しておらず、第3の接続経路は、Z2を介した
経路である。」と表現することができる。または、「トランジスタのソース(又は第1の
端子など)は、少なくとも第1の接続経路によって、Z1を介して、Xと電気的に接続さ
れ、第1の接続経路は、第2の接続経路を有しておらず、第2の接続経路は、トランジス
タを介した接続経路を有し、トランジスタのドレイン(又は第2の端子など)は、少なく
とも第3の接続経路によって、Z2を介して、Yと電気的に接続され、第3の接続経路は
、第2の接続経路を有していない。」と表現することができる。または、「トランジスタ
のソース(又は第1の端子など)は、少なくとも第1の電気的パスによって、Z1を介し
て、Xと電気的に接続され、第1の電気的パスは、第2の電気的パスを有しておらず、第
2の電気的パスは、トランジスタのソース(又は第1の端子など)からトランジスタのド
レイン(又は第2の端子など)への電気的パスであり、トランジスタのドレイン(又は第
2の端子など)は、少なくとも第3の電気的パスによって、Z2を介して、Yと電気的に
接続され、第3の電気的パスは、第4の電気的パスを有しておらず、第4の電気的パスは
、トランジスタのドレイン(又は第2の端子など)からトランジスタのソース(又は第1
の端子など)への電気的パスである。」と表現することができる。これらの例と同様な表
現方法を用いて、回路構成における接続経路について規定することにより、トランジスタ
のソース(又は第1の端子など)と、ドレイン(又は第2の端子など)とを、区別して、
技術的範囲を決定することができる。

0029

なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、X
、Y、Z1、Z2は、対象物(例えば、装置、素子、回路、配線、電極、端子、導電膜、
層、など)であるとする。

0030

なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されてい
る場合であっても、1つの構成要素が、複数の構成要素の機能を併せ持っている場合もあ
る。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び
電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電
気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場
合も、その範疇に含める。

0031

なお、本明細書等において、様々な基板を用いて、トランジスタを形成することが出来る
。基板の種類は、特定のものに限定されることはない。その基板の一例としては、半導体
基板(例えば単結晶基板またはシリコン基板)、SOI基板ガラス基板石英基板、プ
ラスチック基板、金属基板ステンレススチル基板、ステンレス・スチル・ホイルを有
する基板、タングステン基板、タングステン・ホイルを有する基板、可撓性基板、貼り合
わせフィルム、繊維状の材料を含む紙、または基材フィルムなどがある。ガラス基板の一
例としては、バリウムホウケイ酸ガラスアルミノホウケイ酸ガラス、またはソーダライ
ガラスなどがある。可撓性基板の一例としては、ポリエチレンテレフタレート(PET
)、ポリエチレンナフタレート(PEN)、ポリエーテルサルフォン(PES)に代表さ
れるプラスチック、またはアクリル等の可撓性を有する合成樹脂などがある。貼り合わせ
フィルムの一例としては、ポリフッ化ビニルまたは塩化ビニルなどのビニル、ポリプロピ
レンポリエステルなどがある。基材フィルムの一例としては、ポリエステル、ポリアミ
ド、ポリイミド無機蒸着フィルム、または紙類などがある。特に、半導体基板、単結晶
基板、またはSOI基板などを用いてトランジスタを製造することによって、特性、サイ
ズ、または形状などのばらつきが少なく、電流能力が高く、サイズの小さいトランジスタ
を製造することができる。このようなトランジスタによって回路を構成すると、回路の低
消費電力化、または回路の高集積化を図ることができる。

0032

なお、ある基板を用いてトランジスタを形成し、その後、別の基板にトランジスタを転置
し、別の基板上にトランジスタを配置してもよい。トランジスタが転置される基板の一例
としては、上述したトランジスタを形成することが可能な基板に加え、紙基板セロファ
ン基板、石材基板、木材基板、布基板(天然繊維、綿、)、合成繊維ナイロン
ポリウレタン、ポリエステル)若しくは再生繊維アセテートキュプラレーヨン、再
生ポリエステル)などを含む)、皮革基板、またはゴム基板などがある。これらの基板を
用いることにより、特性のよいトランジスタの形成、消費電力の小さいトランジスタの形
成、壊れにくい装置の製造、耐熱性の付与、軽量化、または薄型化を図ることができる。

0033

また、図面等において示す各構成の、位置、大きさ、範囲などは、発明の理解を容易とす
るため、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する
発明は、必ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。例えば
、実際の製造工程において、エッチングなどの処理によりレジストマスクなどが意図せず
目減りすることがあるが、理解を容易とするために省略して示すことがある。

0034

また、特に上面図(「平面図」ともいう。)において、図面をわかりやすくするために、
一部の構成要素の記載を省略する場合がある。また、一部の隠れ線等の記載を省略する場
合がある。

0035

なお、本明細書等において「上」や「下」の用語は、構成要素の位置関係が直上または直
下で、かつ、直接接していることを限定するものではない。例えば、「絶縁層A上の電極
B」の表現であれば、絶縁層Aの上に電極Bが直接接して形成されている必要はなく、絶
縁層Aと電極Bとの間に他の構成要素を含むものを除外しない。

0036

また、ソースおよびドレインの機能は、異なる極性のトランジスタを採用する場合や、回
路動作において電流の方向が変化する場合など、動作条件などによって互いに入れ替わる
ため、いずれがソースまたはドレインであるかを限定することが困難である。このため、
本明細書においては、ソースおよびドレインの用語は、入れ替えて用いることができるも
のとする。

0037

また、本明細書において、「平行」とは、二つの直線が−10°以上10°以下の角度で
配置されている状態をいう。従って、−5°以上5°以下の場合も含まれる。また、「略
平行」とは、二つの直線が−30°以上30°以下の角度で配置されている状態をいう。
また、「垂直」および「直交」とは、二つの直線が80°以上100°以下の角度で配置
されている状態をいう。従って、85°以上95°以下の場合も含まれる。また、「略垂
直」とは、二つの直線が60°以上120°以下の角度で配置されている状態をいう。

0038

また、電圧は、ある電位と、基準の電位(例えば接地電位GND電位)またはソース電
位)との電位差のことを示す場合が多い。よって、電圧を電位と言い換えることが可能で
ある。

0039

なお、半導体の不純物とは、例えば、半導体を構成する主成分以外をいう。例えば、濃度
が0.1原子%未満の元素は不純物と言える。不純物が含まれることにより、例えば、半
導体DOS(Density of State)が高くなることや、キャリア移動度
が低下することや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導
体である場合、半導体の特性を変化させる不純物としては、例えば、第1族元素、第2族
元素、第13族元素、第14族元素、第15族元素、主成分以外の遷移金属などがあり、
特に、例えば、水素(水にも含まれる)、リチウムナトリウムシリコンホウ素、リ
ン、炭素窒素などがある。酸化物半導体の場合、例えば水素などの不純物の混入によっ
酸素欠損を形成する場合がある。また、半導体がシリコンである場合、半導体の特性を
変化させる不純物としては、例えば、酸素、水素を除く第1族元素、第2族元素、第13
族元素、第15族元素などがある。

0040

なお、本明細書等における「第1」、「第2」等の序数詞は、構成要素の混同を避けるた
めに付すものであり、工程順または積層順など、なんらかの順番や順位を示すものではな
い。また、本明細書等において序数詞が付されていない用語であっても、構成要素の混同
を避けるため、特許請求の範囲において序数詞が付される場合がある。また、本明細書等
において序数詞が付されている用語であっても、特許請求の範囲において異なる序数詞が
付される場合がある。また、本明細書等において序数詞が付されている用語であっても、
特許請求の範囲などにおいて序数詞を省略する場合がある。

0041

なお、「チャネル長」とは、例えば、トランジスタの上面図において、半導体(またはト
ランジスタがオン状態のときに半導体の中で電流の流れる部分)とゲート電極とが重なる
領域、またはチャネルが形成される領域における、ソース(ソース領域またはソース電極
)とドレイン(ドレイン領域またはドレイン電極)との間の距離をいう。なお、一つのト
ランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。すなわち、
一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明
細書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値
最小値または平均値とする。

0042

また、「チャネル幅」とは、例えば、半導体(またはトランジスタがオン状態のときに半
導体の中で電流の流れる部分)とゲート電極とが重なる領域、またはチャネルが形成され
る領域における、ソースとドレインとが向かい合っている部分の長さをいう。なお、一つ
のトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。すな
わち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため
、本明細書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、
最大値、最小値または平均値とする。

0043

なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャ
ル幅(以下、実効的なチャネル幅と呼ぶ。)と、トランジスタの上面図において示される
チャネル幅(以下、見かけ上のチャネル幅と呼ぶ。)と、が異なる場合がある。例えば、
立体的な構造を有するトランジスタでは、実効的なチャネル幅が、トランジスタの上面図
において示される見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる
場合がある。例えば、微細かつ立体的な構造を有するトランジスタでは、半導体の上面に
形成されるチャネル領域の割合に対して、半導体の側面に形成されるチャネル領域の割合
が大きくなる場合がある。その場合は、上面図において示される見かけ上のチャネル幅よ
りも、実際にチャネルの形成される実効的なチャネル幅の方が大きくなる。

0044

ところで、立体的な構造を有するトランジスタにおいては、実効的なチャネル幅の、実測
による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積
もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状
が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。

0045

そこで、本明細書では、トランジスタの上面図において、半導体とゲート電極とが重なる
領域における、ソースとドレインとが向かい合っている部分の長さである見かけ上のチャ
ネル幅を、「囲い込みチャネル幅(SCW:Surrounded Channel W
idth)」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した場合に
は、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、本明細
書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。な
お、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い込みチ
ャネル幅などは、断面TEM像などを取得して、その画像を解析することなどによって、
値を決定することができる。

0046

なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求め
る場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャ
ネル幅を用いて計算する場合とは異なる値をとる場合がある。

0047

また、本明細書等において、高電源電位DD(以下、単に「VDD」または「H電位」
ともいう)とは、低電源電位SSよりも高い電位の電源電位を示す。また、低電源電位
VSS(以下、単に「VSS」または「L電位」ともいう)とは、高電源電位VDDより
も低い電位の電源電位を示す。また、接地電位をVDDまたはVSSとして用いることも
できる。例えばVDDが接地電位の場合には、VSSは接地電位より低い電位であり、V
SSが接地電位の場合には、VDDは接地電位より高い電位である。

0048

なお、「膜」という言葉と、「層」という言葉とは、場合によっては、または、状況に応
じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜
」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用
語を、「絶縁層」という用語に変更することが可能な場合がある。

0049

(実施の形態1)
本実施の形態では、本発明の一態様の撮像装置について、図面を参照して説明する。

0050

<撮像装置100の構成例>
図1(A)は、本発明の一態様の撮像装置100の構成例を示す平面図である。撮像装置
100は、画素部110と、第1の回路260、第2の回路270、第3の回路280、
及び第4の回路290を有する。画素部110は、p行q列(p及びqは2以上の自然数
)のマトリクス状に配置された複数の画素111(撮像素子)を有する。第1の回路26
0乃至第4の回路290は、複数の画素111に接続し、複数の画素111を駆動するた
めの信号を供給する機能を有する。なお、本明細書等において、第1の回路260乃至第
4の回路290などを「周辺回路」もしくは「駆動回路」と呼ぶ場合がある。例えば、第
1の回路260は周辺回路の一部と言える。

0051

例えば、第1の回路260または第4の回路290は、画素111から出力されたアナロ
グ信号を処理する機能を有する。例えば、図2に示すように、第1の回路260に信号処
理回路261、列駆動回路262、出力回路263などを設けてもよい。

0052

また、図2に示す信号処理回路261は、列ごとに設けられた回路264を有する。回路
264は、ノイズの除去、アナログ−デジタル変換などの信号処理を行う機能を有するこ
とができる。信号処理回路261は列並列型カラム型)アナログ−デジタル変換装置
して機能することができる。

0053

回路264は、コンパレータ264aとカウンタ回路264bを有する。コンパレータ2
64aは、列ごとに設けられた配線123から入力されるアナログ信号と、配線267か
ら入力される参照用電位信号(例えば、ランプ波信号)の電位を比較する機能を有する。
カウンタ回路264bは、配線268からクロック信号が入力される。カウンタ回路26
4bは、コンパレータ264aでの比較動作により第1の値が出力されている期間を計測
し、計測結果をNビットデジタル値として保持する機能を有する。

0054

列駆動回路262は、列選択回路水平駆動回路等とも呼ばれる。列駆動回路262は、
信号を読み出す列を選択する選択信号を生成する。列駆動回路262は、シフトレジスタ
などで構成することができる。列駆動回路262により列が順次選択され、選択された列
の回路264から出力された信号が、配線269を介して出力回路263に入力される。
配線269は水平転送線として機能することができる。

0055

出力回路263に入力された信号は、出力回路263で処理されて、撮像装置100の外
部に出力される。出力回路263は、例えばバッファ回路で構成することができる。また
、出力回路263は、撮像装置100の外部に信号を出力するタイミングを制御できる機
能を有していてもよい。

0056

また、例えば、第2の回路270または第3の回路280は、信号を読み出す画素111
を選択する選択信号を生成して出力する機能を有する。なお、第2の回路270または第
3の回路280を、行選択回路、又は垂直駆動回路と呼ぶ場合がある。

0057

周辺回路は、少なくとも、論理回路、スイッチ、バッファ、増幅回路、または変換回路の
1つを有する。周辺回路に用いるトランジスタなどは、後述する光電変換素子136を作
製するために形成する半導体の一部を用いて形成してもよい。また、周辺回路に用いるト
ランジスタなどは、後述する画素駆動回路112を作製するために形成する半導体の一部
を用いて形成してもよい。また、周辺回路に用いるトランジスタなどは、これらのトラン
ジスタなどを組み合わせて用いてもよい。また、周辺回路の一部または全部をIC等の半
導体装置実装してもよい。

0058

なお、周辺回路は、第1の回路260乃至第4の回路290のうち、少なくとも1つを省
略してもよい。例えば、第1の回路260または第4の回路290の一方の機能を、第1
の回路260または第4の回路290の他方に付加して、第1の回路260または第4の
回路290の一方を省略してもよい。また、例えば、第2の回路270または第3の回路
280の一方の機能を、第2の回路270または第3の回路280の他方に付加して、第
2の回路270または第3の回路280の一方を省略してもよい。また、例えば、第1の
回路260乃至第4の回路290のいずれか1つに、他の周辺回路の機能を付加すること
で、他の周辺回路を省略してもよい。

0059

また、図1(B)に示すように、撮像装置100が有する画素部110において画素11
1を傾けて配置してもよい。画素111を傾けて配置することにより、行方向及び列方向
画素間隔ピッチ)を短くすることができる。これにより、撮像装置100で撮像され
た画像の品質をより高めることができる。

0060

[画素111の構成例]
画素111の構成例について、図3乃至図5を用いて説明する。画素111は、トランジ
スタ131、トランジスタ132、トランジスタ133、トランジスタ134、容量素子
135、及び光電変換素子136などの機能素子を有する。また、画素111を構成する
機能素子のうち、光電変換素子136以外の機能素子で構成した回路を画素駆動回路11
2と呼ぶ。なお、画素駆動回路112は光電変換素子136と電気的に接続される。画素
駆動回路112は、光電変換素子136の受光量に応じたアナログ信号を生成する機能を
有する。

0061

図3(A)は、画素111の平面図である。図3(B)は、光電変換素子136の平面図
である。図4(A)は、画素駆動回路112の平面図である。図4(B)は、画素111
の回路図である。図5は、画素111の構成を説明する斜視図である。画素111は、光
変換素子136の上に画素駆動回路112を有する。

0062

光電変換素子136は、p型半導体221、i型半導体222、およびn型半導体223
を有する。光電変換素子136は、平面視において、p型半導体221とn型半導体22
3の間にi型半導体222を挟んで形成されている。なお、光電変換素子136はi型半
導体222を設けずにp型半導体221とn型半導体223で構成することもできるが、
光電変換素子136にi型半導体222を設けることで検出感度を高めることができる。

0063

なお、真性半導体(i型半導体)は、理想的には、不純物を含まずにフェルミレベルが禁
制帯のほぼ中央に位置する半導体であるが、本明細書等では、ドナーとなる不純物または
アクセプタとなる不純物を添加して、フェルミレベルが禁制帯のほぼ中央に位置するよう
にした半導体も真性半導体に含む。また、ドナーとなる不純物またはアクセプタとなる不
純物を含む半導体であっても、真性半導体として機能できる状態の半導体であれば、当該
半導体は真性半導体に含まれる。

0064

p型半導体221およびn型半導体223は、平面視において櫛歯状に形成し、i型半導
体222を介して噛み合うように形成することが好ましい。p型半導体221およびn型
半導体223を櫛歯状にすることで、p型半導体221とn型半導体223が向き合う距
離Dを長くすることができる。なお、距離Dは、平面視においてp型半導体221とn型
半導体223に挟まれたi型半導体222の中央を通る線の長さとも言える。距離Dを長
くすることにより、光電変換素子136の検出感度を高めることができる。よって、検出
感度の高い撮像装置100を提供することができる。図3(B)に、距離Dの位置を破線
で示す。また、画素111で可視光を検出する場合、平面視におけるp型半導体221か
らn型半導体223までの距離E(i型半導体222の幅)は、800nm以上とするこ
とが好ましい(図3(B)参照)。

0065

また、光電変換素子136を単結晶半導体基板多結晶半導体基板を用いて形成してもよ
い。単結晶半導体基板や多結晶半導体基板を用いた光電変換素子136は、光の検出感度
が高いため、i型半導体222の形成を省略できる場合がある。

0066

また、光電変換素子136を、放射線を吸収して電荷を発生させることが可能な材料を用
いて形成してもよい。放射線を吸収して電荷を発生させることが可能な材料としては、セ
レン、ヨウ化鉛ヨウ化水銀ガリウムヒ素、CdTe、CdZn等がある。

0067

例えば、光電変換素子136にセレンを用いると、可視光や、紫外光に加えて、X線や、
ガンマ線といった幅広波長域にわたって良好な光吸収係数を有する光電変換素子136
を実現できる。

0068

トランジスタ131のソースまたはドレインの一方は配線123と電気的に接続され、ソ
ースまたはドレインの他方は、トランジスタ132のソースまたはドレインの一方と電気
的に接続されている。トランジスタ131のゲートは配線125と電気的に接続されてい
る。トランジスタ132のソースまたはドレインの他方は配線124と電気的に接続され
、トランジスタ132のゲートはノード152と電気的に接続されている。トランジスタ
133のソースまたはドレインの一方は配線122と電気的に接続され、ソースまたはド
レインの他方はノード152と電気的に接続されている。トランジスタ133のゲートは
配線126と電気的に接続されている。トランジスタ134のソースまたはドレインの一
方はノード151と電気的に接続され、ソースまたはドレインの他方はノード152と電
気的に接続されている。トランジスタ134のゲートは配線127と電気的に接続されて
いる。光電変換素子136(フォトダイオード)の一方の電極(例えば、カソード)は、
ノード151と電気的に接続され、他方の電極(例えば、アノード)は配線121と電気
的に接続されている(図4(A)、図4(B)参照)。

0069

ノード152は電荷蓄積部として機能する。また、トランジスタ134は光電変換素子1
36の受光量に応じた電荷(電位)をノード152に転送するための転送トランジスタ
して機能できる。また、トランジスタ133はノード152の電位をリセットするための
リセットトランジスタとして機能できる。また、トランジスタ132はノード152に蓄
積された電荷を増幅する増幅トランジスタとして機能することができる。また、トランジ
スタ131はトランジスタ132で増幅された信号を読み出すための読み出しトランジス
タとして機能できる。

0070

光電変換素子136及び画素駆動回路112により生成されたアナログ信号は配線123
に供給することができる。また、例えば、配線121は電位VPDを供給する機能を有す
る。例えば、配線122は電位VRSを供給する機能を有する。例えば、配線124は電
VPIを供給する機能を有する。例えば、配線125は電位SELを供給する機能を有
する。例えば、配線126は電位PRを供給する機能を有する。例えば、配線127は電
位TXを供給する機能を有する。例えば、配線128は電位VPIを供給する機能を有す
る。

0071

また、本実施の形態では、配線121は画素111の外周部を囲うように、網状に設けら
れている。配線121はp型半導体221と電気的に接続されている。配線121を網状
に設けることで、画素部110内の配線121の電位ばらつきを低減し、撮像装置100
の動作を安定させ、撮像装置100の信頼性を高めることができる。また、トランジスタ
134のソースまたはドレインの一方を配線129と電気的に接続し、配線129をn型
半導体223と電気的に接続してもよい(図5参照)。また、トランジスタ131のソー
スまたはドレインの一方を配線141と電気的に接続し、配線141を配線123と電気
的に接続してもよい。また、トランジスタ132のソースまたはドレインの他方を配線1
42と電気的に接続し、配線142を配線124と電気的に接続してもよい。また、トラ
ンジスタ133のソースまたはドレインの一方を配線143と電気的に接続し、配線14
3を配線122と電気的に接続してもよい。また、容量素子135の他方の電極を配線1
44と電気的に接続し、配線144を配線145と電気的に接続し、配線145を配線1
21と電気的に接続してもよい。なお、本実施の形態では、配線124と交差し、かつ、
電気的に接続する配線128を設ける例を示している。配線128を設けることで、画素
部110内の配線124の電位ばらつきを低減し、撮像装置100の動作を安定させ、撮
像装置100の信頼性を高めることができる。なお、容量素子135としてトランジスタ
寄生容量を用いてもよい。

0072

また、画素111を構成する機能素子、配線(電極)は、可能な限りp型半導体221お
よび/またはn型半導体223の上に形成し、可能な限りi型半導体222と重ならない
ようにすることが好ましい。具体的には、平面視におけるi型半導体222と機能素子お
よび配線が重なる面積を、平面視におけるi型半導体222の面積の好ましくは35%以
下、より好ましくは20%以下、さらに好ましくは10%以下とすればよい。

0073

例えば、画素111で可視光を検出する場合、画素駆動回路112を構成する金属材料又
は半導体材料と、i型半導体222と、が重なる面積の合計が、i型半導体222全体の
面積の好ましくは35%以下、より好ましくは20%以下、さらに好ましくは10%以下
とすればよい。

0074

または、平面視において、画素駆動回路112を構成する遮光性材料と重なるi型半導体
222の面積が、i型半導体222全体の面積の好ましくは35%以下、より好ましくは
20%以下、さらに好ましくは10%以下とすればよい。なお、本明細書等における遮光
性材料とは、光の透過率が15%以下である材料をいう。より具体的には、本明細書等に
おける遮光性材料とは、光電変換素子136で検出する光の透過率が15%以下である材
料をいう。

0075

または、平面視において、i型半導体222全体の面積に対する実際に受光可能な面積の
割合(「有効開口率」ともいう)が好ましくは65%以上、より好ましくは80%以上、
さらに好ましくは90%以上とすればよい。

0076

例えば、画素駆動回路112が有する金属材料及び画素駆動回路112が有する半導体材
料の、いずれとも重ならないi型半導体222の合計面積が、i型半導体222全体の面
積の好ましくは65%以上、より好ましくは80%以上、さらに好ましくは90%以上と
すればよい。

0077

または、平面視において、画素駆動回路112を構成する遮光性材料と重ならないi型半
導体222の合計面積が、i型半導体222全体の面積の好ましくは65%以上、より好
ましくは80%以上、さらに好ましくは90%以上とすればよい。

0078

有効開口率を高めてi型半導体222の露出面積を増やすことで、撮像装置100の検出
感度を高めることができる。また、撮像装置100のダイナミックレンジを高めることが
できる。

0079

複数の画素111をマトリクス状に配置する例を図6及び図7に示す。図6は、画素11
1を、3行(n乃至n+2行)2列(m及びm+1列)のマトリクス状に配置した例を示
す平面図である。図7は、図6に対応する回路図である。図6及び図7では、m列とm+
1列(例えば奇数列偶数列)で画素111の構成を左右入れ替え鏡面対称とする例を
示している。

0080

また、n行目の配線128を、電位VPIを供給する機能を有する配線124と電気的に
接続し、n+1行目の配線128を、電位VRSを供給する機能を有する配線122と電
気的に接続している。このように、配線128と電気的に接続する配線122または配線
124を一定周期毎に変えることで、画素部110内の電位VPI及び電位VRSの電位
ばらつきを低減し、撮像装置100の動作を安定させ、撮像装置100の信頼性を高める
ことができる。

0081

図8は、画素111が有する光電変換素子136を、3行(n乃至n+2行)2列(m及
びm+1列)のマトリクス状に配置した例を示す平面図である。光電変換素子136は、
画素111毎に半導体層を分離することなく形成することができる。具体的には、画素部
110内全体に半導体層を形成し、イオン注入法や、イオンドーピング法などを用いて当
該半導体層内にp型半導体221、n型半導体223、及びi型半導体222として機能
する領域を形成することができる。また、画素毎にi型半導体222をp型半導体221
で囲むことで、隣接画素間のi型半導体222との電気的な干渉を防ぐことができる。光
電変換素子136を構成する半導体層を画素毎に分離する必要がないため、光電変換素子
136を効率よく画素111内に設けることができる。よって、撮像装置100の検出感
度を高めることができる。

0082

また、p型半導体221を、電源電位を供給する配線の一部として用いてもよい。p型半
導体221を、電源電位を供給する配線の一部として用いることで、画素部110内の電
源電位のばらつきを軽減することができる。なお、p型半導体221とn型半導体223
を、入れ換えて用いてもよい。

0083

カラーフィルタ等]
撮像装置100が有する画素111を副画素として用いて、複数の画素111それぞれに
異なる波長域の光を透過するフィルタ(カラーフィルタ)を設けることで、カラー画像
示を実現するための情報を取得することができる。

0084

図9(E)は、カラー画像を取得するための画素111の一例を示す平面図である。図9
(E)は、赤(R)の波長域を透過するカラーフィルタが設けられた画素111(以下、
「画素111R」ともいう)、緑(G)の波長域を透過するカラーフィルタが設けられた
画素111(以下、「画素111G」ともいう)及び青(B)の波長域を透過するカラー
フィルタが設けられた画素111(以下、「画素111B」ともいう)を有する。画素1
11R、画素111G、画素111Bをまとめて一つの画素113として機能させる。

0085

なお、画素111に用いるカラーフィルタは、赤(R)、緑(G)、青(B)に限定され
ず、図9(A)に示すように、それぞれシアン(C)、黄(Y)及びマゼンダ(M)の光
を透過するカラーフィルタを用いてもよい。1つの画素113に3種類の異なる波長域の
光を検出する画素111を設けることで、フルカラー画像を取得することができる。

0086

図9(B)は、それぞれ赤(R)、緑(G)及び青(B)の光を透過するカラーフィルタ
が設けられた画素111に加えて、黄(Y)の光を透過するカラーフィルタが設けられた
画素111を有する画素113を例示している。図9(C)は、それぞれシアン(C)、
黄(Y)及びマゼンダ(M)の光を透過するカラーフィルタが設けられた画素111に加
えて、青(B)の光を透過するカラーフィルタが設けられた画素111を有する画素11
3を例示している。1つの画素113に4種類の異なる波長域の光を検出する画素111
を設けることで、取得した画像の色の再現性をさらに高めることができる。

0087

また、例えば、画素111R、画素111G、および画素111Bの画素数比(または受
面積比)は、必ずしも1:1:1である必要は無い。図9(D)に示すように、画素数
比(受光面積比)を赤:緑:青=1:2:1とするBayer配列としてもよい。また、
画素数比(受光面積比)を赤:緑:青=1:6:1としてもよい。

0088

なお、画素113に設ける画素111は1つでもよいが、2つ以上が好ましい。例えば、
同じ波長域を検出する画素111を2つ以上設けることで、冗長性を高め、撮像装置10
0の信頼性を高めることができる。

0089

また、フィルタとして可視光の波長以下の波長を有する光を吸収または反射して、赤外光
を透過するIR(IR:Infrared)フィルタを用いることで、赤外光を検出する
撮像装置100を実現することができる。また、フィルタとして可視光の波長以上の波長
を有する光を吸収または反射して、紫外光を透過するUV(UV:Ultra Viol
et)フィルタを用いることで、紫外光を検出する撮像装置100を実現することができ
る。また、フィルタとして、放射線を紫外光や可視光に変換するシンチレータを用いるこ
とで、撮像装置100をX線やγ線などを検出する放射線検出器として機能させることも
できる。

0090

また、フィルタ602としてND(ND:Neutral Density)フィルター
減光フィルター)を用いると、光電変換素子(受光素子)に多大な光量の光が入射した
時に生じる、出力が飽和する現象(以下、「出力飽和」ともいう。)を防ぐことができる
減光量の異なるNDフィルタを組み合わせて用いることで、撮像装置のダイナミック
ンジを大きくすることができる。

0091

また、前述したフィルタ以外に、画素113にレンズを設けてもよい。ここで、図10
断面図を用いて、画素113、フィルタ602、レンズ600の配置例を説明する。レン
ズ600を設けることで、入射光を光電変換素子に効率よく受光させることができる。具
体的には、図10(A)に示すように、画素113に形成したレンズ600、フィルタ6
02(フィルタ602R、フィルタ602G、フィルタ602B)、及び画素駆動回路1
12等を通して光660を光電変換素子136に入射させる構造とすることができる。

0092

ただし、二点鎖線で囲んだ領域に示すように、矢印で示す光660の一部が配線層604
の一部によって遮光されてしまうことがある。したがって、図10(B)に示すように光
電変換素子136側にレンズ600及びフィルタ602を形成して、入射光を光電変換
子136に効率良く受光させる構造としてもよい。光電変換素子136側から光660を
入射させることで、検出感度の高い撮像装置100を提供することができる。

0093

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。

0094

(実施の形態2)
本実施の形態では、画素111とは異なる構成を有する画素111aについて、図面を用
いて説明する。画素111aは、画素駆動回路112に代えて画素駆動回路512を有す
る。すなわち、画素111aは、画素駆動回路512と光電変換素子136を有する。ま
た、画素111aは画素111と同様の材料及び方法で作製することができる。説明の重
複を軽減するため、本実施の形態では、主に画素111aの画素111と異なる点につい
て説明する。本実施の形態に説明の無い部分については、他の実施の形態を参酌して理解
することができる。

0095

図11(A)は、画素111aの平面図である。図11(B)は、光電変換素子136の
平面図である。図12(A)は、画素駆動回路512の平面図である。図12(B)は、
画素111aの回路図である。図13は、画素111aの構成を説明する斜視図である。
画素111aは、光電変換素子136の上に画素駆動回路512を有する。

0096

画素111aは、トランジスタ541、トランジスタ542、トランジスタ543、トラ
ンジスタ544、トランジスタ545、容量素子551、容量素子552、及び光電変換
素子136などの機能素子を有する。なお、画素111aを構成する機能素子のうち、光
電変換素子136以外の機能素子で構成した回路が画素駆動回路512である。画素駆動
回路512は光電変換素子136と電気的に接続される(図12(A)、図12(B)参
照)。画素駆動回路512は、光電変換素子136の受光量に応じたアナログ信号を生成
する機能を有する。

0097

画素111aにおいて、光電変換素子136の一方の電極(例えば、カソード)は、ノー
ド561と電気的に接続され、他方の電極(例えば、アノード)は配線121と電気的に
接続されている。また、トランジスタ541のソースまたはドレインの一方はノード56
1と電気的に接続され、ソースまたはドレインの他方はノード562と電気的に接続され
ている。また、トランジスタ541のゲートは、配線525と電気的に接続されている。
また、トランジスタ542のソースまたはドレインの一方はノード562と電気的に接続
され、ソースまたはドレインの他方は配線524と電気的に接続されている。また、トラ
ンジスタ542のゲートは、配線523と電気的に接続されている。また、トランジスタ
543のソースまたはドレインの一方は配線527と電気的に接続され、ソースまたはド
レインの他方はノード563と電気的に接続されている。また、トランジスタ543のゲ
ートは、配線526と電気的に接続されている。また、トランジスタ544のソースまた
はドレインの一方は配線528と電気的に接続され、ソースまたはドレインの他方はトラ
ンジスタ545のソースまたはドレインの一方と電気的に接続されている。また、トラン
ジスタ544のゲートは、配線522と電気的に接続されている。また、トランジスタ5
45のソースまたはドレインの他方は配線529と電気的に接続され、トランジスタ54
5のゲートは、ノード563と電気的に接続されている。また、容量素子551の一方の
電極は、配線527と電気的に接続され、容量素子551の他方の電極は、ノード563
と電気的に接続されている。また、容量素子552の一方の電極は、ノード563と電気
的に接続され、容量素子552の他方の電極は、ノード562と電気的に接続されている

0098

ノード562及びノード563は電荷蓄積部として機能する。また、トランジスタ541
は光電変換素子136の受光量に応じた電荷(電位)をノード562に転送するための転
送トランジスタとして機能できる。また、トランジスタ542はノード562の電位をリ
セットするためのリセットトランジスタとして機能できる。また、トランジスタ543は
ノード563の電位をリセットするためのリセットトランジスタとして機能できる。また
、トランジスタ545はノード563に蓄積された電荷を増幅する増幅トランジスタとし
て機能することができる。また、トランジスタ544はトランジスタ545で増幅された
信号を読み出すための読み出しトランジスタとして機能できる。

0099

また、例えば、配線121は電位VPDを供給する機能を有する。例えば、配線522は
電位SELを供給する機能を有する。例えば、配線523は電位PRを供給する機能を有
する。例えば、配線524は電位VRSを供給する機能を有する。例えば、配線525は
電位TXを供給する機能を有する。例えば、配線526は電位Wを供給する機能を有する
。例えば、配線527は電位CSを供給する機能を有する。例えば、配線529は電位V
PIを供給する機能を有する。

0100

また、トランジスタ541のソースまたはドレインの一方を配線129と電気的に接続し
、配線129をn型半導体223と電気的に接続してもよい(図13参照。)。また、ト
ランジスタ545のゲートを配線531と電気的に接続し、配線531をノード563と
電気的に接続してもよい。また、容量素子551の他方の電極を配線531と電気的に接
続してもよい。また、容量素子552の一方の電極を配線531と電気的に接続してもよ
い。また、配線531はノード563として機能することができる。また、トランジスタ
544のゲートを配線532と電気的に接続し、配線532を配線522と電気的に接続
してもよい。

0101

容量素子552の静電容量は、容量素子551の静電容量よりも大きいことが好ましい。
具体的には、容量素子552の静電容量は、容量素子551の静電容量の2倍以上が好ま
しく、5倍以上がより好ましく、10倍以上がさらに好ましい。

0102

画素111aは、光電変換素子136及び画素駆動回路512により生成されたアナログ
信号を配線528に供給することができる。具体的には、光電変換素子136の受光量に
応じて決定されるアナログ信号をノード562およびノード563に保持し、当該アナロ
グ信号をトランジスタ545で増幅して配線528に出力することができる。

0103

また、画素駆動回路512は、差分演算回路として機能できる。画素111aを用いた撮
像装置100は、第1フレームで撮像した画像の情報と、第2フレームで撮像した画像の
情報を比較し、その差分を検出することができる。なお、連続したフレーム間でなくても
、撮像した2つの画像の差分を検出することができる。具体的には、第1フレームで撮像
した画像の情報をノード563に保持し、第2フレーム以降に撮像された画像の情報をノ
ード562に保持することで、第1フレームで撮像した画像の情報との差分を検出するこ
とができる。

0104

すなわち、画素111aを用いた撮像装置100は、画像の変化を検出することができる
。よって、画像の変化を検出した場合に信号を出力する(もしくは信号の出力を停止する
。)、または、画像に変化が無くなった場合に信号を出力する(もしくは信号の出力を停
止する。)機能を有する装置を実現することができる。例えば、画像に変化があった場合
に録画を開始して、画像の変化が無くなった場合に録画を終了する撮像装置100を実現
することができる。

0105

複数の画素111aをマトリクス状に配置する例を図14及び図15に示す。図14は、
画素111aを、3行(n乃至n+2行)2列(m及びm+1列)のマトリクス状に配置
した例を示す平面図である。図15は、図14に対応する回路図である。図14及び図1
5では、m列とm+1列(例えば奇数列と偶数列)で画素111aの構成を左右入れ替え
て鏡面対称とする例を示している。また、m列目の配線522と、m+1列目の配線52
2を、一つの配線522で兼用している。

0106

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。

0107

(実施の形態3)
本実施の形態では、画素111及び画素111aとは異なる構成を有する画素111bに
ついて、図面を用いて説明する。画素111bは、画素111が有する画素駆動回路11
2に代えて、画素駆動回路712を有する。すなわち、画素111bは、画素駆動回路7
12と光電変換素子136を有する。また、画素111bは画素111と同様の材料及び
方法で作製することができる。説明の重複を軽減するため、本実施の形態では、主に画素
111bの画素111と異なる点について説明する。本実施の形態に説明の無い部分につ
いては、他の実施の形態を参酌して理解することができる。

0108

図16(A)は、画素111bの平面図である。図16(B)は、光電変換素子136の
平面図である。図17(A)は、画素駆動回路712の平面図である。図17(B)は、
画素111bの回路図である。図18は、画素111bの構成を説明する斜視図である。
画素111bは、光電変換素子136の上に画素駆動回路712を有する。

0109

画素111bは、トランジスタ741、トランジスタ742、トランジスタ743、トラ
ンジスタ744、トランジスタ745、容量素子751、及び光電変換素子136などの
機能素子を有する。なお、画素111bを構成する機能素子のうち、光電変換素子136
以外の機能素子で構成した回路が画素駆動回路712である。画素駆動回路712は光電
変換素子136と電気的に接続される(図17(A)、図17(B)参照)。画素駆動回
路712は、光電変換素子136の受光量に応じたアナログ信号を生成する機能を有する

0110

画素111bにおいて、光電変換素子136の一方の電極(例えば、カソード)は、ノー
ド761と電気的に接続され、他方の電極(例えば、アノード)は配線121と電気的に
接続されている。また、トランジスタ741のソースまたはドレインの一方はノード76
1と電気的に接続され、トランジスタ741のソースまたはドレインの他方は配線723
と電気的に接続されている。また、トランジスタ741のゲートは、配線724と電気的
に接続されている。また、トランジスタ742のソースまたはドレインの一方は配線72
2と電気的に接続され、ソースまたはドレインの他方はトランジスタ743のソースまた
はドレインの一方と電気的に接続されている。また、トランジスタ742のゲートは、配
線726と電気的に接続されている。また、トランジスタ743のソースまたはドレイン
の他方は配線727と電気的に接続され、トランジスタ743のゲートは、ノード762
と電気的に接続されている。また、トランジスタ744のソースまたはドレインの一方は
、ノード761と電気的に接続され、ソースまたはドレインの他方は、ノード762と電
気的に接続されている。また、トランジスタ744のゲートは、配線729と電気的に接
続されている。また、トランジスタ745のソースまたはドレインの一方は、配線731
と電気的に接続され、ソースまたはドレインの他方は、ノード761と電気的に接続され
ている。

0111

配線731は、他の画素が有するトランジスタ745のソースまたはドレインの一方と電
気的に接続する。例えば、n行目の画素111bが有するトランジスタ745のソースま
たはドレインの一方と、n+1行目の画素111bが有するトランジスタ745のソース
またはドレインの一方を電気的に接続することができる。

0112

また、トランジスタ745のゲートは、配線728と電気的に接続されている。また、容
量素子751の一方の電極は、配線727と電気的に接続され、容量素子751の他方の
電極は、ノード762と電気的に接続されている。また、配線723は配線725と電気
的に接続されている。配線725は省略してもよいが、配線725を複数の配線723と
電気的に接続することで、画素部110内の配線723の電位ばらつきを低減し、撮像装
置100の動作を安定させ、撮像装置100の信頼性を高めることができる。トランジス
タ741のソースまたはドレインの他方を配線725と電気的に接続することで、配線7
23を省略してもよい。

0113

また、配線727は配線721と電気的に接続されている。配線721は省略してもよい
が、配線721を配線727と電気的に接続することで、画素部110内の配線727の
電位ばらつきを低減し、撮像装置100の動作を安定させ、撮像装置100の信頼性を高
めることができる。トランジスタ743のソースまたはドレインの他方と、容量素子75
1の一方の電極を配線721と電気的に接続することで、配線727を省略してもよい。

0114

トランジスタ744は光電変換素子136の受光量に応じた電荷(電位)をノード762
に転送するための転送トランジスタとして機能できる。ノード762は電荷蓄積部として
機能する。また、トランジスタ741は、ノード761及びノード762の電位をリセッ
トするためのリセットトランジスタとして機能できる。また、トランジスタ743はノー
ド762に蓄積された電荷を増幅する増幅トランジスタとして機能することができる。ま
た、トランジスタ742はトランジスタ743で増幅された信号を読み出すための読み出
しトランジスタとして機能できる。

0115

例えば、n行目の画素111bが有するトランジスタ745のソースまたはドレインの一
方と、n+1行目の画素111bが有するトランジスタ745のソースまたはドレインの
一方を電気的に接続した場合、それぞれのトランジスタ745をオン状態にすると、n行
目の画素111bが有するノード761と、n+1行目の画素111bが有するノード7
61を電気的に接続することができる。すなわち、それぞれのトランジスタ745をオン
状態にすることで、n行目の画素111bが有する光電変換素子136と、n+1行目の
画素111bが有する光電変換素子136を並列接続することができる。複数の光電変換
素子136を並列接続することで、実質的に撮像装置100の受光面積を増やすことがで
きる。例えば、1フレームあたりの撮像時間を短縮することができる。よって、高速な連
続撮像が可能な撮像装置100を提供できる。また、検出感度を高めることができるため
、ダイナミックレンジの広い撮像装置100を提供できる。

0116

また、例えば、配線121は電位VPDを供給する機能を有する。例えば、配線721及
び配線727は電位VPIを供給する機能を有する。例えば、配線723及び配線725
は電位VRSを供給する機能を有する。例えば、配線724は電位VPRを供給する機能
を有する。例えば、配線726は電位SELを供給する機能を有する。例えば、配線72
8は電位PAを供給する機能を有する。例えば、配線729は電位TXを供給する機能を
有する。

0117

また、トランジスタ741のソースまたはドレインの一方を配線129と電気的に接続し
、配線129をn型半導体223と電気的に接続してもよい(図18参照。)。

0118

画素111bは、光電変換素子136及び画素駆動回路712により生成されたアナログ
信号を配線722に供給することができる。具体的には、光電変換素子136の受光量に
応じて決定されるアナログ信号をノード762に保持し、当該アナログ信号をトランジス
タ743で増幅して配線722に出力することができる。

0119

複数の画素111bをマトリクス状に配置する例を図19及び図20に示す。図19は、
画素111bを、4行(n乃至n+3行)2列(m及びm+1列)のマトリクス状に配置
した例を示す平面図である。図20は、図19に対応する回路図である。図19及び図2
0では、m列とm+1列(例えば奇数列と偶数列)で画素111bの構成を左右入れ替え
て鏡面対称とする例を示している。また、m列目の配線723と、m+1列目の配線72
3を、一つの配線723で共用している。また、m+1列目の配線721と、m+2列目
の配線721(図示せず。)を、一つの配線721で兼用している。

0120

また、図19及び図20では、n行目の画素111bが有するトランジスタ745のソー
スまたはドレインの一方と、n+1行目の画素111bが有するトランジスタ745のソ
ースまたはドレインの一方を、配線731を介して電気的に接続している。また、n+2
行目の画素111bが有するトランジスタ745のソースまたはドレインの一方と、n+
3行目の画素111bが有するトランジスタ745のソースまたはドレインの一方を、配
線731を介して電気的に接続している。

0121

なお、上記の画素111bの接続は、隣接する画素111b間での接続に限定されない。
例えば、n行目の画素111bが有するトランジスタ745のソースまたはドレインの一
方を、n+2行目の画素111bが有するトランジスタ745のソースまたはドレインの
一方と電気的に接続してもよい。

0122

また、上記の画素111bの接続は、3つ以上の画素111bで行ってもよい。例えば、
n行目の画素111bが有するトランジスタ745のソースまたはドレインの一方を、n
+1行目及びn+2行目の画素111bが有するトランジスタ745のソースまたはドレ
インの一方と電気的に接続してもよい。

0123

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。

0124

(実施の形態4)
本実施の形態では、上記実施の形態に示した撮像装置100を固体撮像素子一種である
CMOSイメージセンサで構成する場合の一例について、図21乃至図25を用いて説明
する。図21に示す画素領域251は、撮像装置100が有する画素111、画素111
a、または画素111bの一部の断面図である。図21に示す周辺回路領域252は、撮
像装置100が有する周辺回路の一部の断面図である。また、図21に示すトランジスタ
134の拡大図を図22(A)に示す。また、図21に示す容量素子135の拡大図を図
22(B)に示す。また、図21に示すトランジスタ281の拡大図を図24(A)に示
す。また、図21に示すトランジスタ282の拡大図を図24(B)に示す。また、図2
1に示すトランジスタ134は、例えば画素111aのトランジスタ541に相当する。
なお、本実施の形態に示すトランジスタ134の構造は、上記実施の形態に示す他のトラ
ンジスタにも用いることができる。

0125

本実施の形態で例示する撮像装置100は、基板101上に絶縁層102を有し、絶縁層
102上にpin型の接合が形成された光電変換素子136を有する。上記実施の形態で
説明した通り、光電変換素子136は、p型半導体221、i型半導体222、およびn
型半導体223を有する。

0126

基板101としては、ガラス基板、石英基板、サファイア基板セラミック基板金属基
板、半導体基板などを用いることができる。また、本実施の形態の処理温度に耐えうる耐
熱性を有するプラスチック基板を用いてもよい。その基板の一例としては、半導体基板(
例えば単結晶基板又はシリコン基板)、SOI(SOI:Silicon on Ins
ulator)基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基
板、タングステン基板、タングステン・ホイルを有する基板、などがある。ガラス基板の
一例としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、又はソーダライ
ムガラスなどがある。

0127

また、光電変換素子136および画素駆動回路112の形成後に、機械研磨法エッチ
グ法などを用いて基板101を除去してもよい。基板101として光電変換素子136で
検出する光が透過できる材料を用いると、基板101側から光電変換素子136に光を入
射することができる。

0128

絶縁層102は、酸化アルミニウム酸化マグネシウム酸化シリコン酸化窒化シリコ
ン、酸化ガリウム酸化ゲルマニウム酸化イットリウム酸化ジルコニウム、酸化ラン
タン酸化ネオジム酸化ハフニウム及び酸化タンタルなどの酸化物材料や、窒化シリコ
ン、窒化酸化シリコン窒化アルミニウム、窒化酸化アルミニウムなどの窒化物材料など
を、単層または多層で形成することができる。絶縁層102は、スパッタリング法CV
D法、熱酸化法塗布法印刷法等を用いて形成することが可能である。

0129

p型半導体221、i型半導体222、およびn型半導体223の形成は、例えば、絶縁
層102上にi型半導体222を形成した後に、i型半導体222の上にマスクを形成し
、i型半導体222の一部に選択的に不純物元素を導入して実現できる。不純物元素の導
入は、例えば、イオン注入法や、イオンドーピング法を用いて行うことができる。不純物
元素の導入後、マスクを除去する。

0130

p型半導体221、i型半導体222、およびn型半導体223は、単結晶半導体、多結
晶半導体、微結晶半導体ナノクリスタル半導体、セミアモルファス半導体、非晶質半導
体、等を用いて形成することができる。例えば、非晶質シリコンや、微結晶ゲルマニウム
等を用いることができる。また、炭化シリコンガリウム砒素などの化合物半導体を用い
ることができる。

0131

p型半導体221、i型半導体222、およびn型半導体223を形成するための材料と
してシリコンを用いる場合、p型の導電型を付与する不純物元素としては、例えば第13
族元素を用いることができる。また、n型の導電型を付与する不純物元素としては、例え
ば第15族元素を用いることができる。

0132

また、例えば、上記半導体をSOIにより形成する場合、絶縁層102はBOX層(BO
X:Buried Oxide)であってもよい。

0133

また、本実施の形態に示す撮像装置100は、p型半導体221、i型半導体222、お
よびn型半導体223上に絶縁層103と絶縁層104を有する。絶縁層103および絶
縁層104は、絶縁層102と同様の材料および方法で形成することができる。なお、絶
縁層103と絶縁層104のどちらか一方を省略してもよいし、絶縁層をさらに積層して
もよい。

0134

また、本実施の形態に示す撮像装置100は、絶縁層104上に平坦な表面を有する絶縁
層105を形成する。絶縁層105は、絶縁層102と同様の材料および方法で形成する
ことができる。また、絶縁層105として、低誘電率材料(low−k材料)、シロキサ
系樹脂、PSG(リンガラス)、BPSG(リンボロンガラス)などを用いてもよい。
また、絶縁層105表面に化学的機械研磨(CMP:Chemical Mechani
cal Polishing)処理(以下、「CMP処理」ともいう。)を行ってもよい
。CMP処理を行うことにより、試料表面の凹凸を低減し、この後形成される絶縁層や導
電層被覆性を高めることができる。

0135

また、絶縁層103乃至絶縁層105のp型半導体221と重なる領域に開口224が形
成され、絶縁層103乃至絶縁層105のn型半導体223と重なる領域に開口225が
形成されている。また、開口224および開口225中に、コンタクトプラグ106が形
成されている。コンタクトプラグ106は絶縁層に設けられた開口内に導電性材料を埋め
込むことで形成される。導電性材料として、例えば、タングステン、ポリシリコン等の埋
込み性の高い導電性材料を用いることができる。また、図示しないが、当該材料の側面
および底面を、チタン層窒化チタン層又はこれらの積層等からなるバリア層拡散防止
層)で覆うことができる。この場合、バリア膜も含めてコンタクトプラグという場合があ
る。なお、開口224及び開口225は、その数や配置に特段制約は無い。よって、レ
アウトの自由度が高い撮像装置を実現できる。

0136

また、絶縁層105の上に、配線121および配線129が形成されている。配線121
は、開口224に設けられたコンタクトプラグ106を介してp型半導体221と電気的
に接続されている。また、配線129は、開口225に設けられたコンタクトプラグ10
6を介してn型半導体223と電気的に接続されている。

0137

また、配線121および配線129を覆って絶縁層107を形成されている。絶縁層10
7は、絶縁層105と同様の材料および方法で形成することができる。また、絶縁層10
7表面にCMP処理を行ってもよい。CMP処理を行うことにより、試料表面の凹凸を低
減し、この後形成される絶縁層や導電層の被覆性を高めることができる。

0138

配線121および配線129は、アルミニウムチタンクロムニッケル、銅、イット
リウム、ジルコニウムモリブデンマンガン、銀、タンタル、またはタングステンなど
の金属、またはこれを主成分とする合金単層構造または積層構造として用いることがで
きる。例えば、マンガンを含む銅膜の単層構造、チタン膜上にアルミニウム膜を積層する
二層構造タングステン膜上にアルミニウム膜を積層する二層構造、銅−マグネシウム
アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造
、タングステン膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、そのチ
タン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上
にチタン膜または窒化チタン膜を形成する三層構造モリブデン膜または窒化モリブデン
膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を
積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造、タン
グステン膜上に銅膜を積層し、さらにその上にタングステン膜を形成する三層構造等があ
る。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネ
ジムスカンジウムから選ばれた一または複数を組み合わせた合金膜、もしくは窒化膜
を用いてもよい。

0139

なお、インジウム錫酸化物(ITO:Indium Tin Oxide)、亜鉛酸化物
酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛
化物酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、イン
ジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの酸素を含む導電性材
料、窒化チタン窒化タンタルなどの窒素を含む導電性材料を用いてもよい。また、前述
した金属元素を含む材料と、酸素を含む導電性材料を組み合わせた積層構造とすることも
できる。また、前述した金属元素を含む材料と、窒素を含む導電性材料を組み合わせた積
層構造とすることもできる。また、前述した金属元素を含む材料、酸素を含む導電性材料
、および窒素を含む導電性材料を組み合わせた積層構造とすることもできる。

0140

トランジスタ134、トランジスタ289、及び容量素子135は、絶縁層108及び絶
縁層109を介して絶縁層107上に形成されている。図21に図示していないが、トラ
ンジスタ131、トランジスタ132、及びトランジスタ133等も絶縁層108及び絶
縁層109を介して絶縁層107上に形成される。なお、本実施の形態では、トランジス
タ134、及びトランジスタ289をトップゲート構造のトランジスタとして例示してい
るが、ボトムゲート構造のトランジスタとしてもよい。図21に図示していない他のトラ
ンジスタも同様である。

0141

また、上記トランジスタとして、逆スタガ型のトランジスタや、順スタガ型のトランジス
タを用いることも可能である。また、チャネルが形成される半導体層を2つのゲート電極
で挟む構造の、デュアルゲート型のトランジスタを用いることも可能である。また、シン
グルゲート構造のトランジスタに限定されず、複数のチャネル形成領域を有するマルチ
ート型トランジスタ、例えばダブルゲート型トランジスタとしてもよい。

0142

また、上記トランジスタとして、プレーナ型、FIN型フィン型)、TRI−GATE
型(トライゲート型)などの、様々な構成のトランジスタを用いることが出来る。

0143

上記トランジスタは、それぞれが同様の構造を有していてもよいし、異なる構造を有して
いてもよい。トランジスタのサイズ(例えば、チャネル長、およびチャネル幅)等は、各
トランジスタで適宜調整すればよい。撮像装置100が有する複数のトランジスタを全て
同じ構造とする場合は、それぞれのトランジスタを同じ工程で同時に作製することができ
る。

0144

トランジスタ134は、ゲート電極として機能することができる電極243と、ソース電
極またはドレイン電極の一方として機能することができる電極244と、ソース電極また
はドレイン電極の他方として機能することができる電極245と、ゲート絶縁層として機
能できる絶縁層117と、半導体層242と、を有する。

0145

なお、図21では、トランジスタ134のソース電極またはドレイン電極の他方として機
能する電極と、容量素子135の一方の電極として機能することができる電極を、どちら
も電極245を用いて形成している。ただし、本発明の一態様はこれに限定されない。ト
ランジスタ134のソース電極またはドレイン電極の他方として機能する電極と、容量素
子135の一方の電極として機能することができる電極を、それぞれ異なる電極を用いて
形成してもよい。

0146

また、容量素子135は、容量素子135の一方の電極として機能することができる電極
245と、他方の電極として機能することができる電極273が、絶縁層277及び半導
体層272cを介して重なる構成を有する。本実施の形態では、電極273を電極273
aと電極273bの積層とする例を示している。電極273は、電極243と同時に形成
することができる。よって、電極273aは電極243aと同時に形成することができ、
電極273bは電極243bと同時に形成することができる。また、絶縁層277及び半
導体層272cは、誘電体として機能できる。また、絶縁層277は絶縁層117と同時
に形成することができる。また、半導体層272cは半導体層242cと同時に形成する
ことができる。なお、絶縁層277と半導体層272cの一方は省略してもよい。

0147

絶縁層108は、酸素、水素、水、アルカリ金属アルカリ土類金属等の不純物の拡散を
防ぐ機能を有する絶縁膜を用いて形成することが好ましい。該絶縁膜としては、酸化シリ
コン酸化窒化シリコン窒化シリコン、窒化酸化シリコン、酸化ガリウム、酸化ハフ
ウム、酸化イットリウム、酸化アルミニウム、酸化窒化アルミニウム等がある。なお、該
絶縁膜として、窒化シリコン、酸化ガリウム、酸化ハフニウム、酸化イットリウム、酸化
アルミニウム等を用いることで、光電変換素子136側から拡散する不純物が、半導体層
242へ到達することを抑制することができる。なお、絶縁層108は、スパッタリング
法、CVD法蒸着法、熱酸化法などにより形成することができる。絶縁層108は、こ
れらの材料を単層で、もしくは積層して用いることができる。

0148

絶縁層109は絶縁層102と同様の材料および方法で形成することができる。また、半
導体層242として酸化物半導体を用いる場合、絶縁層109に化学量論的組成を満たす
酸素よりも多くの酸素を含む絶縁層を用いて形成することが好ましい。化学量論的組成を
満たす酸素よりも多くの酸素を含む絶縁層は、加熱により酸素の一部が脱離する。化学量
論的組成を満たす酸素よりも多くの酸素を含む絶縁層は、層の表面温度が100℃以上7
00℃以下、好ましくは100℃以上500℃以下の加熱処理で行われるTDS分析にて
酸素原子換算しての酸素の脱離量が1.0×1018atoms/cm3以上、好ま
しくは3.0×1020atoms/cm3以上である絶縁層である。

0149

また、化学量論的組成を満たす酸素よりも多くの酸素を含む絶縁層は、絶縁層に酸素を添
加する処理を行って形成することもできる。酸素を添加する処理は、酸素雰囲気下による
熱処理や、イオン注入装置イオンドーピング装置またはプラズマ処理装置を用いて行う
ことができる。酸素を添加するためのガスとしては、16O2もしくは18O2などの酸
素ガス、亜酸化窒素ガスまたはオゾンガスなどを用いることができる。なお、本明細書で
は酸素を添加する処理を「酸素ドープ処理」ともいう。

0150

トランジスタ134、トランジスタ289等の半導体層は、単結晶半導体、多結晶半導体
、微結晶半導体、ナノクリスタル半導体、セミアモルファス半導体、非晶質半導体等を用
いて形成することができる。例えば、非晶質シリコンや、微結晶ゲルマニウム等を用いる
ことができる。また、炭化シリコン、ガリウム砒素、酸化物半導体、窒化物半導体などの
化合物半導体や、有機半導体等を用いることができる。

0151

本実施の形態では、半導体層242として酸化物半導体を用いる例について説明する。ま
た、本実施の形態では、半導体層242を、半導体層242a、半導体層242b、およ
び半導体層242cの積層とする場合について説明する。

0152

半導体層242a、半導体層242b、および半導体層242cは、InもしくはGaの
一方、または両方を含む材料で形成する。代表的には、In−Ga酸化物(InとGaを
含む酸化物)、In−Zn酸化物(InとZnを含む酸化物)、In−M−Zn酸化物(
Inと、元素Mと、Znを含む酸化物。元素Mは、Al、Ti、Ga、Y、Zr、La、
Ce、NdまたはHfから選ばれた1種類以上の元素で、Inよりも酸素との結合力が強
い金属元素である。)がある。

0153

半導体層242aおよび半導体層242cは、半導体層242bを構成する金属元素のう
ち、1種類以上の同じ金属元素を含む材料により形成されることが好ましい。このような
材料を用いると、半導体層242aおよび半導体層242bとの界面、ならびに半導体層
242cおよび半導体層242bとの界面に界面準位を生じにくくすることができる。よ
って、界面におけるキャリア散乱捕獲が生じにくく、トランジスタの電界効果移動度
を向上させることが可能となる。また、トランジスタのしきい値電圧のばらつきを低減す
ることが可能となる。よって、良好な電気特性を有する半導体装置を実現することが可能
となる。

0154

半導体層242aおよび半導体層242cの厚さは、3nm以上100nm以下、好まし
くは3nm以上50nm以下とする。また、半導体層242bの厚さは、3nm以上20
0nm以下、好ましくは3nm以上100nm以下、さらに好ましくは3nm以上50n
m以下とする。

0155

また、半導体層242bがIn−M−Zn酸化物であり、半導体層242aおよび半導体
層242cもIn−M−Zn酸化物であるとき、半導体層242aおよび半導体層242
cをIn:M:Zn=x1:y1:z1[原子数比]、半導体層242bをIn:M:Z
n=x2:y2:z2[原子数比]とすると、y1/x1がy2/x2よりも大きくなる
ように半導体層242a、半導体層242c、および半導体層242bを選択する。好ま
しくは、y1/x1がy2/x2よりも1.5倍以上大きくなるように半導体層242a
、半導体層242c、および半導体層242bを選択する。さらに好ましくは、y1/x
1がy2/x2よりも2倍以上大きくなるように半導体層242a、半導体層242c、
および半導体層242bを選択する。より好ましくは、y1/x1がy2/x2よりも3
倍以上大きくなるように半導体層242a、半導体層242cおよび半導体層242bを
選択する。このとき、半導体層242bにおいて、y1がx1以上であるとトランジスタ
に安定した電気特性を付与できるため好ましい。ただし、y1がx1の3倍以上になると
、トランジスタの電界効果移動度が低下してしまうため、y1はx1の3倍未満であると
好ましい。半導体層242aおよび半導体層242cを上記構成とすることにより、半導
体層242aおよび半導体層242cを、半導体層242bよりも酸素欠損が生じにくい
層とすることができる。

0156

なお、半導体層242aおよび半導体層242cがIn−M−Zn酸化物であるとき、Z
nおよびOを除いてのInと元素Mの含有率は、好ましくはInが50atomic%未
満、元素Mが50atomic%以上、さらに好ましくはInが25atomic%未満
、元素Mが75atomic%以上とする。また、半導体層242bがIn−M−Zn酸
化物であるとき、ZnおよびOを除いてのInと元素Mの含有率は好ましくはInが25
atomic%以上、元素Mが75atomic%未満、さらに好ましくはInが34a
tomic%以上、元素Mが66atomic%未満とする。

0157

例えば、InまたはGaを含む半導体層242a、およびInまたはGaを含む半導体層
242cとしてIn:Ga:Zn=1:3:2、1:3:4、1:3:6、1:6:4、
または1:9:6などの原子数比のターゲットを用いて形成したIn−Ga−Zn酸化物
や、In:Ga=1:9などの原子数比のターゲットを用いて形成したIn−Ga酸化物
や、酸化ガリウムなどを用いることができる。また、半導体層242bとしてIn:Ga
:Zn=3:1:2、1:1:1、5:5:6、または4:2:4.1などの原子数比の
ターゲットを用いて形成したIn−Ga−Zn酸化物を用いることができる。なお、半導
体層242a、半導体層242b、および半導体層242cの原子数比はそれぞれ、誤差
として上記の原子数比のプラスマイナス20%の変動を含む。

0158

半導体層242bを用いたトランジスタに安定した電気特性を付与するためには、半導体
層242b中の不純物および酸素欠損を低減して高純度真性化し、半導体層242bを真
性または実質的に真性と見なせる酸化物半導体層とすることが好ましい。また、少なくと
も半導体層242b中のチャネル形成領域が真性または実質的に真性と見なせる半導体層
とすることが好ましい。

0159

なお、実質的に真性と見なせる酸化物半導体層とは、酸化物半導体層中のキャリア密度
、1×1017/cm3未満、1×1015/cm3未満、または1×1013/cm3
未満である酸化物半導体層をいう。

0160

[酸化物半導体のエネルギーバンド構造]
ここで、半導体層242a、半導体層242b、および半導体層242cの積層により構
成される半導体層242の機能およびその効果について、図23示すエネルギーバンド
造図を用いて説明する。図23は、図22(A)にC1−C2の一点鎖線で示す部位のエ
ネルギーバンド構造図である。図23は、トランジスタ134のチャネル形成領域のエネ
ルギーバンド構造を示している。

0161

図23中、Ec382、Ec383a、Ec383b、Ec383c、Ec386は、そ
れぞれ、絶縁層109、半導体層242a、半導体層242b、半導体層242c、絶縁
層117の伝導帯下端エネルギーを示している。

0162

ここで、真空準位と伝導帯下端のエネルギーとの差(「電子親和力」ともいう。)は、真
空準位と価電子帯上端のエネルギーとの差(イオン化ポテンシャルともいう。)からエネ
ルギーギャップを引いた値となる。なお、エネルギーギャップは、分光エリプソメータ
HORIBA JOBIN YVON社UT−300)を用いて測定できる。また、真
空準位と価電子帯上端のエネルギー差は、紫外線光電子分光分析(UPS:Ultrav
iolet Photoelectron Spectroscopy)装置(PHI社
VersaProbe)を用いて測定できる。

0163

なお、原子数比がIn:Ga:Zn=1:3:2のターゲットを用いて形成したIn−G
a−Zn酸化物のエネルギーギャップは約3.5eV、電子親和力は約4.5eVである
。また、原子数比がIn:Ga:Zn=1:3:4のターゲットを用いて形成したIn−
Ga−Zn酸化物のエネルギーギャップは約3.4eV、電子親和力は約4.5eVであ
る。また、原子数比がIn:Ga:Zn=1:3:6のターゲットを用いて形成したIn
−Ga−Zn酸化物のエネルギーギャップは約3.3eV、電子親和力は約4.5eVで
ある。また、原子数比がIn:Ga:Zn=1:6:2のターゲットを用いて形成したI
n−Ga−Zn酸化物のエネルギーギャップは約3.9eV、電子親和力は約4.3eV
である。また、原子数比がIn:Ga:Zn=1:6:8のターゲットを用いて形成した
In−Ga−Zn酸化物のエネルギーギャップは約3.5eV、電子親和力は約4.4e
Vである。また、原子数比がIn:Ga:Zn=1:6:10のターゲットを用いて形成
したIn−Ga−Zn酸化物のエネルギーギャップは約3.5eV、電子親和力は約4.
5eVである。また、原子数比がIn:Ga:Zn=1:1:1のターゲットを用いて形
成したIn−Ga−Zn酸化物のエネルギーギャップは約3.2eV、電子親和力は約4
.7eVである。また、原子数比がIn:Ga:Zn=3:1:2のターゲットを用いて
形成したIn−Ga−Zn酸化物のエネルギーギャップは約2.8eV、電子親和力は約
5.0eVである。

0164

絶縁層109と絶縁層117は絶縁物であるため、Ec382とEc386は、Ec38
3a、Ec383b、およびEc383cよりも真空準位に近い(電子親和力が小さい)

0165

また、Ec383aは、Ec383bよりも真空準位に近い。具体的には、Ec383a
は、Ec383bよりも0.05eV以上、0.07eV以上、0.1eV以上または0
.15eV以上、かつ2eV以下、1eV以下、0.5eV以下または0.4eV以下真
空準位に近いことが好ましい。

0166

また、Ec383cは、Ec383bよりも真空準位に近い。具体的には、Ec383c
は、Ec383bよりも0.05eV以上、0.07eV以上、0.1eV以上または0
.15eV以上、かつ2eV以下、1eV以下、0.5eV以下または0.4eV以下真
空準位に近いことが好ましい。

0167

また、半導体層242aと半導体層242bとの界面近傍、および、半導体層242bと
半導体層242cとの界面近傍では、混合領域が形成されるため、伝導帯下端のエネルギ
ーは連続的に変化する。即ち、これらの界面において、準位は存在しないか、ほとんどな
い。

0168

従って、当該エネルギーバンド構造を有する積層構造において、電子は半導体層242b
を主として移動することになる。そのため、半導体層242aと絶縁層109との界面、
または、半導体層242cと絶縁層117との界面に準位が存在したとしても、当該準位
は電子の移動にほとんど影響しない。また、半導体層242aと半導体層242bとの界
面、および半導体層242cと半導体層242bとの界面に準位が存在しないか、ほとん
どないため、当該領域において電子の移動を阻害することもない。従って、上記酸化物半
導体の積層構造を有するトランジスタ134は、高い電界効果移動度を実現することがで
きる。

0169

なお、図23に示すように、半導体層242aと絶縁層109の界面、および半導体層2
42cと絶縁層117の界面近傍には、不純物や欠陥に起因したトラップ準位390が形
成され得るものの、半導体層242a、および半導体層242cがあることにより、半導
体層242bと当該トラップ準位とを遠ざけることができる。

0170

特に、本実施の形態に例示するトランジスタ134は、半導体層242bの上面と側面が
半導体層242cと接し、半導体層242bの下面が半導体層242aと接して形成され
ている(図22(A)に図示せず。図35(C)参考のこと。)。このように、半導体層
242bを半導体層242aと半導体層242cで覆う構成とすることで、上記トラップ
準位の影響をさらに低減することができる。

0171

ただし、Ec383aまたはEc383cと、Ec383bとのエネルギー差が小さい場
合、半導体層242bの電子が該エネルギー差を越えてトラップ準位に達することがある
。トラップ準位に電子が捕獲されることで、絶縁層の界面にマイナス固定電荷が生じ、
トランジスタのしきい値電圧はプラス方向にシフトしてしまう。

0172

従って、Ec383a、およびEc383cと、Ec383bとのエネルギー差を、それ
ぞれ0.1eV以上、好ましくは0.15eV以上とすると、トランジスタのしきい値電
圧の変動が低減され、トランジスタの電気特性を良好なものとすることができるため、好
ましい。

0173

また、半導体層242a、および半導体層242cのバンドギャップは、半導体層242
bのバンドギャップよりも広いほうが好ましい。

0174

本発明の一態様によれば、電気特性のばらつきが少ないトランジスタを実現することがで
きる。よって、電気特性のばらつきが少ない半導体装置を実現することができる。本発明
の一態様によれば、信頼性の良好なトランジスタを実現することができる。よって、信頼
性の良好な半導体装置を実現することができる。

0175

また、酸化物半導体のバンドギャップは2eV以上あるため、チャネルが形成される半導
体層に酸化物半導体を用いたトランジスタは、オフ電流を極めて小さくすることができる
。具体的には、チャネル幅1μm当たりのオフ電流を室温下において1×10−20A未
満、好ましくは1×10−22A未満、さらに好ましくは1×10−24A未満とするこ
とができる。すなわち、オンオフ比を20桁以上150桁以下とすることができる。

0176

本発明の一態様によれば、消費電力が少ないトランジスタを実現することができる。よっ
て、消費電力が少ない撮像装置や半導体装置を実現することができる。

0177

また、半導体層に酸化物半導体を用いたトランジスタ(「OSトランジスタ」ともいう)
はオフ電流が著しく低いため、トランジスタ133及びトランジスタ134にOSトラン
ジスタを用いることで、容量素子135を小さくすることができる。または、容量素子1
35を設けずに、トランジスタなどの寄生容量を容量素子135に代えて用いることがで
きる。よって、光電変換素子136の受光可能面積を大きくすることができる。また、ト
ランジスタ131及びトランジスタ132の少なくとも一方にOSトランジスタを用いる
ことで、配線123と配線124間に意図せず流れる電流(「漏れ電流」又は「リーク電
流」ともいう。)を低減することができる(図4参照。)。よって、撮像装置100の消
電力を低減することができる。また、配線123及び配線124へのノイズの混入を低
減することができ、撮像装置100で撮像された画像の品質を向上させることができる。
また、信頼性の高い撮像装置100を提供することができる。

0178

また、トランジスタ541、トランジスタ542及びトランジスタ543にOSトランジ
スタを用いることで、容量素子551及び容量素子552を小さくすることができる。ま
たは、容量素子551及び容量素子552を設けずに、トランジスタなどの寄生容量を容
量素子551及び容量素子552に代えて用いることができる。よって、光電変換素子1
36の受光可能面積を大きくすることができる。また、トランジスタ544及びトランジ
スタ545の少なくとも一方にOSトランジスタを用いることで、配線528と配線52
9間に流れるリーク電流を低減することができる(図12参照。)。よって、撮像装置1
00の消費電力を低減することができる。また、配線528及び配線529へのノイズの
混入を低減することができ、撮像装置100で撮像された画像の品質を向上させることが
できる。また、信頼性の高い撮像装置100を提供することができる。

0179

また、トランジスタ744にOSトランジスタを用いることで、容量素子751を小さく
することができる。または、容量素子751を設けずに、トランジスタなどの寄生容量を
容量素子751に代えて用いることができる。よって、光電変換素子136の受光可能面
積を大きくすることができる。また、トランジスタ741及びトランジスタ745にOS
トランジスタを用いることで、ノード761及びノード762へのノイズの混入を低減す
ることができる。また、トランジスタ742及びトランジスタ743の少なくとも一方に
OSトランジスタを用いることで、配線722と配線727間に流れるリーク電流を低減
することができる(図17参照。)。よって、撮像装置100の消費電力を低減すること
ができる。また、配線722及び配線727にノイズが混入しにくくすることができ、撮
像装置100で撮像された画像の品質を向上させることができる。また、信頼性の高い撮
像装置100を提供することができる。

0180

本発明の一態様によれば、検出感度の高い撮像装置や半導体装置を実現することができる
。また、本発明の一態様によれば、ダイナミックレンジの広い撮像装置や半導体装置を実
現することができる。

0181

また、酸化物半導体はバンドギャップが広いため、酸化物半導体を用いた半導体装置は使
用できる環境の温度範囲が広い。本発明の一態様によれば、動作温度範囲が広い撮像装置
や半導体装置を実現することができる。

0182

なお、上述の3層構造は一例である。例えば、半導体層242aまたは半導体層242c
の一方を形成しない2層構造としても構わない。

0183

[酸化物半導体について]
ここで、半導体層242に適用可能な酸化物半導体膜について詳細に説明しておく。

0184

酸化物半導体膜は、非単結晶酸化物半導体膜と単結晶酸化物半導体膜とに大別される。非
単結晶酸化物半導体膜とは、CAAC−OS(C Axis Aligned Crys
talline Oxide Semiconductor)膜、多結晶酸化物半導体
微結晶酸化物半導体膜、非晶質酸化物半導体膜などをいう。

0185

まずは、CAAC−OS膜について説明する。

0186

CAAC−OS膜は、c軸配向した複数の結晶部を有する酸化物半導体膜の一つである。

0187

透過型電子顕微鏡TEM:Transmission Electron Micro
scope)によって、CAAC−OS膜の明視野像および回折パターン複合解析像(
高分解能TEM像ともいう。)を観察することで複数の結晶部を確認することができる。
一方、高分解能TEM像によっても明確な結晶部同士の境界、即ち結晶粒界グレイン
ウンダリーともいう。)を確認することができない。そのため、CAAC−OS膜は、結
晶粒界に起因する電子移動度の低下が起こりにくいといえる。

0188

試料面と略平行な方向から、CAAC−OS膜の断面の高分解能TEM像を観察すると、
結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、
CAAC−OS膜の膜を形成する面(被形成面ともいう。)または上面の凹凸を反映した
形状であり、CAAC−OS膜の被形成面または上面と平行に配列する。

0189

一方、試料面と略垂直な方向から、CAAC−OS膜の平面の高分解能TEM像を観察す
ると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認で
きる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。

0190

CAAC−OS膜に対し、X線回折(XRD:X−Ray Diffraction)装
置を用いて構造解析を行うと、例えばInGaZnO4の結晶を有するCAAC−OS膜
のout−of−plane法による解析では、回折角(2θ)が31°近傍にピーク
現れる場合がある。このピークは、InGaZnO4の結晶の(009)面に帰属される
ことから、CAAC−OS膜の結晶がc軸配向性を有し、c軸が被形成面または上面に略
垂直な方向を向いていることが確認できる。

0191

なお、InGaZnO4の結晶を有するCAAC−OS膜のout−of−plane法
による解析では、2θが31°近傍のピークの他に、2θが36°近傍にもピークが現れ
る場合がある。2θが36°近傍のピークは、CAAC−OS膜中の一部に、c軸配向性
を有さない結晶が含まれることを示している。CAAC−OS膜は、2θが31°近傍に
ピークを示し、2θが36°近傍にピークを示さないことが好ましい。

0192

CAAC−OS膜は、不純物濃度の低い酸化物半導体膜である。不純物は、水素、炭素、
シリコン、遷移金属元素などの酸化物半導体膜の主成分以外の元素である。特に、シリコ
ンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸化
物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させる
要因となる。また、鉄やニッケルなどの重金属アルゴン二酸化炭素などは、原子半径
(または分子半径)が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜の
原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不純
物は、キャリアトラップキャリア発生源となる場合がある。

0193

また、CAAC−OS膜は、欠陥準位密度の低い酸化物半導体膜である。例えば、酸化物
半導体膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによって
キャリア発生源となることがある。

0194

不純物濃度が低く、欠陥準位密度が低い(酸素欠損の少ない)ことを、高純度真性または
実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体膜
は、キャリア発生源が少ないため、キャリア密度を低くすることができる。したがって、
当該酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性(
ノーマリーオンともいう。)になることが少ない。また、高純度真性または実質的に高純
度真性である酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半導
体膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとな
る。なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要す
る時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が
高く、欠陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定と
なる場合がある。

0195

また、CAAC−OS膜を用いたトランジスタは、可視光や紫外光の照射による電気特性
の変動が小さい。

0196

次に、微結晶酸化物半導体膜について説明する。

0197

微結晶酸化物半導体膜は、高分解能TEM像において、結晶部を確認することのできる領
域と、明確な結晶部を確認することのできない領域と、を有する。微結晶酸化物半導体膜
に含まれる結晶部は、1nm以上100nm以下、または1nm以上10nm以下の大き
さであることが多い。特に、1nm以上10nm以下、または1nm以上3nm以下の微
結晶であるナノ結晶(nc:nanocrystal)を有する酸化物半導体膜を、nc
−OS(nanocrystalline Oxide Semiconductor)
膜と呼ぶ。また、nc−OS膜は、例えば、高分解能TEM像では、結晶粒界を明確に確
認できない場合がある。

0198

nc−OS膜は、微小な領域(例えば、1nm以上10nm以下の領域、特に1nm以上
3nm以下の領域)において原子配列に周期性を有する。また、nc−OS膜は、異なる
結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。し
たがって、nc−OS膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かな
い場合がある。例えば、nc−OS膜に対し、結晶部よりも大きい径のX線を用いるXR
D装置を用いて構造解析を行うと、out−of−plane法による解析では、結晶面
を示すピークが検出されない。また、nc−OS膜に対し、結晶部よりも大きいプローブ
径(例えば50nm以上)の電子線を用いる電子回折制限視野電子回折ともいう。)を
行うと、ハローパターンのような回折パターンが観測される。一方、nc−OS膜に対し
、結晶部の大きさと近いか結晶部より小さいプローブ径の電子線を用いるナノビーム電子
回折を行うと、スポットが観測される。また、nc−OS膜に対しナノビーム電子回折を
行うと、円を描くように(リング状に)輝度の高い領域が観測される場合がある。また、
nc−OS膜に対しナノビーム電子回折を行うと、リング状の領域内に複数のスポットが
観測される場合がある。

0199

nc−OS膜は、非晶質酸化物半導体膜よりも規則性の高い酸化物半導体膜である。その
ため、nc−OS膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低くなる。ただし、
nc−OS膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、nc−O
S膜は、CAAC−OS膜と比べて欠陥準位密度が高くなる。

0200

次に、非晶質酸化物半導体膜について説明する。

0201

非晶質酸化物半導体膜は、膜中における原子配列が不規則であり、結晶部を有さない酸化
物半導体膜である。石英のような無定形状態を有する酸化物半導体膜が一例である。

0202

非晶質酸化物半導体膜は、高分解能TEM像において結晶部を確認することができない。

0203

非晶質酸化物半導体膜に対し、XRD装置を用いた構造解析を行うと、out−of−p
lane法による解析では、結晶面を示すピークが検出されない。また、非晶質酸化物
導体膜に対し、電子回折を行うと、ハローパターンが観測される。また、非晶質酸化物半
導体膜に対し、ナノビーム電子回折を行うと、スポットが観測されず、ハローパターンが
観測される。

0204

なお、酸化物半導体膜は、nc−OS膜と非晶質酸化物半導体膜との間の物性を示す構造
を有する場合がある。そのような構造を有する酸化物半導体膜を、特に非晶質ライク酸化
物半導体(a−like OS:amorphous−like Oxide Semi
conductor)膜と呼ぶ。

0205

a−like OS膜は、高分解能TEM像において鬆(ボイドともいう。)が観察され
る場合がある。また、高分解能TEM像において、明確に結晶部を確認することのできる
領域と、結晶部を確認することのできない領域と、を有する。a−like OS膜は、
TEMによる観察程度の微量な電子照射によって、結晶化が起こり、結晶部の成長が見ら
れる場合がある。一方、良質なnc−OS膜であれば、TEMによる観察程度の微量な電
子照射による結晶化はほとんど見られない。

0206

なお、a−like OS膜およびnc−OS膜の結晶部の大きさの計測は、高分解能T
EM像を用いて行うことができる。例えば、InGaZnO4の結晶は層状構造を有し、
In−O層の間に、Ga−Zn−O層を2層有する。InGaZnO4の結晶の単位格子
は、In−O層を3層有し、またGa−Zn−O層を6層有する、計9層がc軸方向に層
状に重なった構造を有する。よって、これらの近接する層同士の間隔は、(009)面の
格子面間隔(d値ともいう。)と同程度であり、結晶構造解析からその値は0.29nm
と求められている。そのため、高分解能TEM像における格子縞に着目し、格子縞の間隔
が0.28nm以上0.30nm以下である箇所においては、それぞれの格子縞がInG
aZnO4の結晶のa−b面に対応する。

0207

また、酸化物半導体膜は、構造ごとに密度が異なる場合がある。例えば、ある酸化物半導
体膜の組成がわかれば、該組成と同じ組成における単結晶の密度と比較することにより、
その酸化物半導体膜の構造を推定することができる。例えば、単結晶の密度に対し、a−
like OS膜の密度は78.6%以上92.3%未満となる。また、例えば、単結晶
の密度に対し、nc−OS膜の密度およびCAAC−OS膜の密度は92.3%以上10
0%未満となる。なお、単結晶の密度に対し密度が78%未満となる酸化物半導体膜は、
成膜すること自体が困難である。

0208

上記について、具体例を用いて説明する。例えば、In:Ga:Zn=1:1:1[原子
数比]を満たす酸化物半導体膜において、菱面体晶構造を有する単結晶InGaZnO4
の密度は6.357g/cm3となる。よって、例えば、In:Ga:Zn=1:1:1
[原子数比]を満たす酸化物半導体膜において、a−like OS膜の密度は5.0g
/cm3以上5.9g/cm3未満となる。また、例えば、In:Ga:Zn=1:1:
1[原子数比]を満たす酸化物半導体膜において、nc−OS膜の密度およびCAAC−
OS膜の密度は5.9g/cm3以上6.3g/cm3未満となる。

0209

なお、同じ組成の単結晶が存在しない場合がある。その場合、任意の割合で組成の異なる
単結晶を組み合わせることにより、所望の組成の単結晶に相当する密度を算出することが
できる。所望の組成の単結晶の密度は、組成の異なる単結晶を組み合わせる割合に対して
加重平均を用いて算出すればよい。ただし、密度は、可能な限り少ない種類の単結晶を
組み合わせて算出することが好ましい。

0210

なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、a−like OS膜、微結
晶酸化物半導体膜、CAAC−OS膜のうち、二種以上を有する積層膜であってもよい。

0211

ところで、酸化物半導体膜がCAAC−OS膜であったとしても、部分的にnc−OS膜
などと同様の回折パターンが観測される場合がある。したがって、CAAC−OS膜の良
否は、一定の範囲におけるCAAC−OS膜の回折パターンが観測される領域の割合(C
AAC化率ともいう。)で表すことができる場合がある。例えば、良質なCAAC−OS
膜であれば、CAAC化率は、50%以上、好ましくは80%以上、さらに好ましくは9
0%以上、より好ましくは95%以上となる。なお、CAAC−OS膜と異なる回折パタ
ーンが観測される領域の割合を非CAAC化率と表記する。

0212

半導体層242a、半導体層242b、および半導体層242cに適用可能な酸化物半導
体の一例として、インジウムを含む酸化物を挙げることができる。酸化物は、例えば、イ
ンジウムを含むと、キャリア移動度(電子移動度)が高くなる。また、酸化物半導体は、
元素Mを含むと好ましい。元素Mは、好ましくは、アルミニウム、ガリウム、イットリ
ムまたはスズなどとする。そのほかの元素Mに適用可能な元素としては、ホウ素、シリコ
ン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタンセリ
ウム、ネオジムハフニウム、タンタル、タングステン、マグネシウムなどがある。ただ
し、元素Mとして、前述の元素を複数組み合わせても構わない場合がある。元素Mは、例
えば、酸素との結合エネルギーが高い元素である。元素Mは、例えば、酸化物のエネルギ
ーギャップを大きくする機能を有する元素である。また、酸化物半導体は、亜鉛を含むと
好ましい。酸化物が亜鉛を含むと、例えば、酸化物を結晶化しやすくなる。

0213

ただし、酸化物半導体は、インジウムを含む酸化物に限定されない。酸化物半導体は、例
えば、亜鉛スズ酸化物、ガリウムスズ酸化物ガリウム酸化物であっても構わない。

0214

また酸化物半導体は、エネルギーギャップが大きい酸化物を用いる。酸化物半導体のエネ
ルギーギャップは、例えば、2.5eV以上4.2eV以下、好ましくは2.8eV以上
3.8eV以下、さらに好ましくは3eV以上3.5eV以下とする。

0215

以下では、酸化物半導体中における不純物の影響について説明する。なお、トランジスタ
の電気特性を安定にするためには、酸化物半導体中の不純物濃度を低減し、低キャリア密
度化および高純度化することが有効である。なお、酸化物半導体のキャリア密度は、1×
1017個/cm3未満、1×1015個/cm3未満、または1×1013個/cm3
未満とする。酸化物半導体中の不純物濃度を低減するためには、近接する膜中の不純物濃
度も低減することが好ましい。

0216

例えば、酸化物半導体中のシリコンは、キャリアトラップやキャリア発生源となる場合が
ある。そのため、酸化物半導体中のシリコン濃度を、二次イオン質量分析法SIMS:
Secondary Ion Mass Spectrometry)において、1×1
019atoms/cm3未満、好ましくは5×1018atoms/cm3未満、さら
に好ましくは2×1018atoms/cm3未満とする。

0217

また、酸化物半導体中に水素が含まれると、キャリア密度を増大させてしまう場合がある
。酸化物半導体の水素濃度はSIMSにおいて、2×1020atoms/cm3以下、
好ましくは5×1019atoms/cm3以下、より好ましくは1×1019atom
s/cm3以下、さらに好ましくは5×1018atoms/cm3以下とする。また、
酸化物半導体中に窒素が含まれると、キャリア密度を増大させてしまう場合がある。酸化
物半導体の窒素濃度は、SIMSにおいて、5×1019atoms/cm3未満、好ま
しくは5×1018atoms/cm3以下、より好ましくは1×1018atoms/
cm3以下、さらに好ましくは5×1017atoms/cm3以下とする。

0218

また、酸化物半導体の水素濃度を低減するために、半導体層242と接する絶縁層109
および絶縁層117の水素濃度を低減すると好ましい。絶縁層109および絶縁層117
の水素濃度はSIMSにおいて、2×1020atoms/cm3以下、好ましくは5×
1019atoms/cm3以下、より好ましくは1×1019atoms/cm3以下
、さらに好ましくは5×1018atoms/cm3以下とする。また、酸化物半導体の
窒素濃度を低減するために、絶縁層109および絶縁層117の窒素濃度を低減すると好
ましい。絶縁層109および絶縁層117の窒素濃度は、SIMSにおいて、5×101
9atoms/cm3未満、好ましくは5×1018atoms/cm3以下、より好ま
しくは1×1018atoms/cm3以下、さらに好ましくは5×1017atoms
/cm3以下とする。

0219

本実施の形態では、まず、絶縁層109上に半導体層242aを形成し、半導体層242
a上に半導体層242bを形成する。

0220

なお、酸化物半導体層の成膜には、スパッタリング法を用いることが好ましい。スパッタ
リング法としては、RFスパッタリング法、DCスパッタリング法、ACスパッタリング
法等を用いることができる。DCスパッタリング法、またはACスパッタリング法は、R
Fスパッタリング法よりも均一性良く成膜することができる。

0221

本実施の形態では、半導体層242aとして、In−Ga−Zn酸化物ターゲット(In
:Ga:Zn=1:3:2)を用いて、スパッタリング法により厚さ20nmのIn−G
a−Zn酸化物を形成する。なお、半導体層242aに適用可能な構成元素および組成は
これに限られるものではない。

0222

また、半導体層242a形成後に酸素ドープ処理を行ってもよい。

0223

次に、半導体層242a上に、半導体層242bを形成する。本実施の形態では、半導体
層242bとして、In−Ga−Zn酸化物ターゲット(In:Ga:Zn=1:1:1
)を用いて、スパッタリング法により厚さ30nmのIn−Ga−Zn酸化物を形成する
。なお、半導体層242bに適用可能な構成元素および組成はこれに限られるものではな
い。

0224

また、半導体層242b形成後に酸素ドープ処理を行ってもよい。

0225

次に、半導体層242aおよび半導体層242bに含まれる水分または水素などの不純物
をさらに低減して、半導体層242aおよび半導体層242bを高純度化するために、加
熱処理を行ってもよい。

0226

例えば、減圧雰囲気下、窒素や希ガスなどの不活性雰囲気下、酸化性雰囲気下、又は超乾
燥エア(CRDS(キャビティリングダウンレーザー分光法)方式の露点計を用いて測定
した場合の水分量が20ppm(露点換算で−55℃)以下、好ましくは1ppm以下、
好ましくは10ppb以下の空気)雰囲気下で、半導体層242aおよび半導体層242
bに加熱処理を施す。なお、酸化性雰囲気とは、酸素、オゾンまたは窒化酸素などの酸化
性ガスを10ppm以上含有する雰囲気をいう。また、不活性雰囲気とは、前述の酸化性
ガスが10ppm未満であり、その他、窒素または希ガスで充填された雰囲気をいう。

0227

また、加熱処理を行うことにより、不純物の放出と同時に絶縁層109に含まれる酸素を
半導体層242aおよび半導体層242bに拡散させ、半導体層242aおよび半導体層
242bの酸素欠損を低減することができる。なお、不活性ガス雰囲気で加熱処理した後
に、酸化性ガスを10ppm以上、1%以上または10%以上含む雰囲気で加熱処理を行
ってもよい。なお、加熱処理は、半導体層242bの形成後であれば、いつ行ってもよい
。例えば、半導体層242bの選択的なエッチング後に加熱処理を行ってもよい。

0228

加熱処理は、250℃以上650℃以下、好ましくは300℃以上500℃以下で行えば
よい。処理時間は24時間以内とする。24時間を超える加熱処理は生産性の低下を招く
ため好ましくない。

0229

次に、半導体層242b上にレジストマスクを形成し、該レジストマスクを用いて、半導
体層242aおよび半導体層242bの一部を選択的にエッチングする。この時、絶縁層
109の一部がエッチングされ、絶縁層109に凸部が形成される場合がある。

0230

半導体層242aおよび半導体層242bのエッチングは、ドライエッチング法でもウェ
ットエッチング法でもよく、両方を用いてもよい。エッチング終了後、レジストマスクを
除去する。

0231

また、トランジスタ134は、半導体層242b上に、半導体層242bの一部と接して
、電極244および電極245を有する。電極244および電極245(これらと同じ層
で形成される他の電極または配線を含む)は、配線121と同様の材料および方法で形成
することができる。

0232

また、トランジスタ134は、半導体層242b、電極244、および電極245上に半
導体層242cを有する。半導体層242cは、半導体層242b、電極244、および
電極245の、それぞれの一部と接する。

0233

本実施の形態では、半導体層242cを、In−Ga−Zn酸化物ターゲット(In:G
a:Zn=1:3:2)を用いたスパッタリング法により形成する。なお、半導体層24
2cに適用可能な構成元素および組成はこれに限られるものではない。例えば、半導体層
242cとして酸化ガリウムを用いてもよい。また、半導体層242cに酸素ドープ処理
を行ってもよい。

0234

また、トランジスタ134は、半導体層242c上に絶縁層117を有する。絶縁層11
7はゲート絶縁層として機能することができる。絶縁層117は、絶縁層102と同様の
材料及び方法で形成することができる。また、絶縁層117に酸素ドープ処理を行っても
よい。

0235

半導体層242cおよび絶縁層117の形成後、絶縁層117上にマスクを形成し、半導
体層242cおよび絶縁層117の一部を選択的にエッチングして、島状の半導体層24
2c、および島状の絶縁層117としてもよい。

0236

また、トランジスタ134は、絶縁層117上に電極243を有する。電極243(これ
らと同じ層で形成される他の電極または配線を含む)は、配線121と同様の材料および
方法で形成することができる。

0237

本実施の形態では、電極243を電極243aと電極243bの積層とする例を示してい
る。例えば、電極243aを窒化タンタルで形成し、電極243bを銅で形成する。電極
243aがバリア層として機能し、銅元素の拡散を防ぐことができる。よって、信頼性の
高い半導体装置を実現することができる。

0238

また、トランジスタ134は、電極243を覆う絶縁層118を有する。絶縁層118は
、絶縁層102と同様の材料及び方法で形成することができる。また、絶縁層118に酸
ドープ処理を行ってもよい。また、絶縁層118表面にCMP処理を行ってもよい。

0239

また、絶縁層118上に絶縁層119を有する。絶縁層119は、絶縁層105と同様の
材料および方法で形成することができる。また、絶縁層119表面にCMP処理を行って
もよい。CMP処理を行うことにより、試料表面の凹凸を低減し、この後形成される絶縁
層や導電層の被覆性を高めることができる。また、絶縁層119および絶縁層118の一
部に開口が形成されている。また、該開口中に、コンタクトプラグが形成されている。

0240

また、絶縁層119の上に、配線127、及び配線144(これらと同じ層で形成される
他の電極または配線を含む)が形成されている。配線144は、絶縁層119及び絶縁層
118に設けられた開口において、コンタクトプラグを介して電極273と電気的に接続
されている。また、配線127は、絶縁層119及び絶縁層118に設けられた開口にお
いて、コンタクトプラグを介して電極243と電気的に接続されている。

0241

また、撮像装置100は、配線127、及び配線144(これらと同じ層で形成される他
の電極または配線を含む)を覆って絶縁層115を有する。絶縁層115は、絶縁層10
5と同様の材料および方法で形成することができる。また、絶縁層115表面にCMP処
理を行ってもよい。CMP処理を行うことにより、試料表面の凹凸を低減し、この後形成
される絶縁層や導電層の被覆性を高めることができる。また、絶縁層115の一部に開口
が形成されている。

0242

また、絶縁層115の上に、配線122、配線123、及び配線266(これらと同じ層
で形成される他の電極または配線を含む)が形成されている。

0243

なお、配線122、配線123、及び配線266(これらと同じ層で形成される他の電極
または配線を含む)は、それぞれが絶縁層中に形成された開口およびコンタクトプラグを
介して、他層の配線または他層の電極と電気的に接続することができる。

0244

また、配線122、配線123、及び配線266を覆って絶縁層116を有する。絶縁層
116は、絶縁層105と同様の材料および方法で形成することができる。また、絶縁層
116表面にCMP処理を行ってもよい。

0245

周辺回路を構成するトランジスタの一例として、図21に示したトランジスタ281の拡
大断面図を図24(A)に示す。また、図21に示したトランジスタ282の拡大断面図
図24(B)に示す。本実施の形態では、一例として、トランジスタ281がpチャネ
ル型のトランジスタ、トランジスタ282がnチャネル型のトランジスタである場合につ
いて説明する。

0246

トランジスタ281は、チャネルが形成されるi型半導体283、p型半導体285、絶
縁層286、電極287、側壁288を有する。また、i型半導体283中の側壁288
と重なる領域に低濃度型不純物領域284を有する。

0247

トランジスタ281が有するi型半導体283は、光電変換素子136が有するi型半導
体222と同一工程で同時に形成することができる。また、トランジスタ281が有する
p型半導体285は、光電変換素子136が有するp型半導体221と同一工程で同時に
形成することができる。

0248

絶縁層286はゲート絶縁層として機能できる。また、電極287はゲート電極として機
能できる。低濃度p型不純物領域284は、電極287形成後、側壁288形成前に、電
極287をマスクとして用いて不純物元素を導入することにより形成することができる。
すなわち、低濃度p型不純物領域284は、自己整合方式により形成することができる。
なお、低濃度p型不純物領域284はp型半導体285と同じ導電型を有し、導電型を付
与する不純物の濃度がp型半導体285よりも少ない。

0249

トランジスタ282はトランジスタ281と同様の構成を有するが、低濃度p型不純物
域284とp型半導体285に換えて、低濃度n型不純物領域294とn型半導体295
を有する点が異なる。

0250

また、トランジスタ282が有するn型半導体295は、光電変換素子136が有するn
型半導体223と同一工程で同時に形成することができる。また、トランジスタ281と
同様に、低濃度n型不純物領域294は、自己整合方式により形成することができる。な
お、低濃度n型不純物領域294はn型半導体295と同じ導電型を有し、導電型を付与
する不純物の濃度がn型半導体295よりも少ない。

0251

なお、本明細書等で開示された、金属膜、半導体膜、無機絶縁膜など様々な膜はスパッタ
リング法やプラズマCVD法により形成することができるが、他の方法、例えば、熱CV
D(Chemical Vapor Deposition)法により形成してもよい。
熱CVD法の例としてMOCVD(Metal Organic Chemical V
apor Deposition)法やALD(Atomic Layer Depos
ition)法を使っても良い。

0252

熱CVD法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生成
されることが無いという利点を有する。

0253

熱CVD法は、原料ガスと酸化剤を同時にチャンバー内に送り、チャンバー内を大気圧
たは減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行
ってもよい。

0254

また、ALD法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが順
次にチャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行ってもよい。
例えば、それぞれのスイッチングバルブ高速バルブとも呼ぶ)を切り替えて2種類以上
の原料ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第1の原
料ガスと同時またはその後に不活性ガス(アルゴン、或いは窒素など)などを導入し、第
2の原料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスはキ
リアガスとなり、また、第2の原料ガスの導入時にも同時に不活性ガスを導入してもよ
い。また、不活性ガスを導入する代わりに真空排気によって第1の原料ガスを排出した後
、第2の原料ガスを導入してもよい。第1の原料ガスが基板の表面に吸着して第1の層を
成膜し、後から導入される第2の原料ガスと反応して、第2の層が第1の層上に積層され
薄膜が形成される。このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返
すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入順
序を繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、微
細なFET(Field Effect Transistor)を作製する場合に適し
ている。

0255

MOCVD法やALD法などの熱CVD法は、これまでに記載した実施形態に開示された
金属膜、半導体膜、無機絶縁膜など様々な膜を形成することができ、例えば、In−Ga
−Zn−O膜を成膜する場合には、トリメチルインジウムトリメチルガリウム、及びジ
メチル亜鉛を用いる。なお、トリメチルインジウムの化学式は、In(CH3)3である
。また、トリメチルガリウムの化学式は、Ga(CH3)3である。また、ジメチル亜鉛
の化学式は、Zn(CH3)2である。また、これらの組み合わせに限定されず、トリメ
チルガリウムに代えてトリエチルガリウム(化学式Ga(C2H5)3)を用いることも
でき、ジメチル亜鉛に代えてジエチル亜鉛(化学式Zn(C2H5)2)を用いることも
できる。

0256

例えば、ALDを利用する成膜装置により酸化ハフニウム膜を形成する場合には、溶媒
ハフニウム前駆体化合物を含む液体ハフニウムアルコキシドや、テトラキスジメチル
ミドハフニウム(TDMAH)などのハフニウムアミド)を気化させた原料ガスと、酸化
剤としてオゾン(O3)の2種類のガスを用いる。なお、テトラキスジメチルアミドハフ
ニウムの化学式はHf[N(CH3)2]4である。また、他の材料液としては、テトラ
キスエチルメチルアミド)ハフニウムなどがある。

0257

例えば、ALDを利用する成膜装置により酸化アルミニウム膜を形成する場合には、溶媒
アルミニウム前駆体化合物を含む液体(トリメチルアルミニウム(TMA)など)を気
化させた原料ガスと、酸化剤としてH2Oの2種類のガスを用いる。なお、トリメチル
ルミニウムの化学式はAl(CH3)3である。また、他の材料液としては、トリス(ジ
メチルアミド)アルミニウム、トリイソブチルアルミニウムアルミニウムトリス(2,
2,6,6−テトラメチル−3,5−ヘプタンジオナート)などがある。

0258

例えば、ALDを利用する成膜装置により酸化シリコン膜を形成する場合には、ヘキサ
ロロジシランを被成膜面に吸着させ、吸着物に含まれる塩素を除去し、酸化性ガス(O2
一酸化二窒素)のラジカルを供給して吸着物と反応させる。

0259

例えば、ALDを利用する成膜装置によりタングステン膜を成膜する場合には、WF6ガ
スとB2H6ガスを順次繰り返し導入して初期タングステン膜を形成し、その後、WF6
ガスとH2ガスを順次繰り返し導入してタングステン膜を形成する。なお、B2H6ガス
に代えてSiH4ガスを用いてもよい。

0260

例えば、ALDを利用する成膜装置により酸化物半導体膜、例えばIn−Ga−Zn−O
膜を成膜する場合には、In(CH3)3ガスとO3ガスを順次繰り返し導入してIn−
O層を形成し、その後、Ga(CH3)3ガスとO3ガスを順次繰り返し導入してGaO
層を形成し、更にその後Zn(CH3)2ガスとO3ガスを順次繰り返し導入してZnO
層を形成する。なお、これらの層の順番はこの例に限らない。また、これらのガスを用い
てIn−Ga−O層やIn−Zn−O層、Ga−Zn−O層などの混合化合物層を形成し
ても良い。なお、O3ガスに変えてAr等の不活性ガスで水をバブリングして得られたH
Oガスを用いても良いが、Hを含まないO3ガスを用いる方が好ましい。また、In(
CH3)3ガスにかえて、In(C2H5)3ガスを用いても良い。また、Ga(CH3
)3ガスにかえて、Ga(C2H5)3ガスを用いても良い。また、Zn(CH3)2ガ
スを用いても良い。

0261

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。

0262

(実施の形態5)
周辺回路及び画素回路に、OR回路AND回路、NAND回路、及びNOR回路などの
論理回路や、インバータ回路、バッファ回路、シフトレジスタ回路フリップフロップ
路、エンコーダ回路デコーダ回路、増幅回路、アナログスイッチ回路積分回路、微分
回路、及びメモリ素子などを適宜設けることができる。

0263

本実施の形態では、図25(A)乃至図25(E)を用いて、周辺回路及び画素回路に用
いることができるCMOS回路などの一例を示す。なお、図25などの回路図において酸
化物半導体を用いたトランジスタであることを明示するために、トランジスタの回路記号
に「OS」の記載を付している。

0264

図25(A)に示すCMOS回路は、pチャネル型のトランジスタ281とnチャネル型
のトランジスタ282を直列に接続し、且つ、それぞれのゲートを接続した、いわゆるイ
ンバータ回路の構成例を示している。

0265

図25(B)に示すCMOS回路は、pチャネル型のトランジスタ281とnチャネル型
のトランジスタ282を並列に接続した、いわゆるアナログスイッチ回路の構成例を示し
ている。

0266

図25(C)に示す回路は、nチャネル型のトランジスタ289のソースまたはドレイン
の一方を、pチャネル型のトランジスタ281のゲートおよび容量素子257の一方の電
極に接続した、いわゆるメモリ素子の構成例を示している。また、図25(D)に示す回
路は、nチャネル型のトランジスタ289のソースまたはドレインの一方を、容量素子2
57の一方の電極に接続した、いわゆるメモリ素子の構成例を示している。

0267

図25(C)および図25(D)に示す回路は、トランジスタ289のソースまたはドレ
インの他方から入力された電荷を、ノード256に保持することができる。トランジスタ
289に酸化物半導体を用いたトランジスタを用いることで、長期間に渡ってノード25
6の電荷を保持することができる。また、トランジスタ281を、チャネルが形成される
半導体層に酸化物半導体を用いたトランジスタとしてもよい。

0268

図25(E)に示す回路は、光センサの構成例を示している。図25(E)において、チ
ャネルが形成される半導体層に酸化物半導体を用いたトランジスタ292のソースまたは
ドレインの一方はフォトダイオード291と電気的に接続され、トランジスタ292のソ
ースまたはドレインの他方はノード254を介してトランジスタ293のゲートと電気的
に接続されている。チャネルが形成される半導体層に酸化物半導体を用いたトランジスタ
292は、オフ電流を極めて小さくすることができるため、受光した光量に応じて決定さ
れるノード254の電位が変動しにくい。よって、ノイズの影響を受けにくい撮像装置を
実現することができる。

0269

また、一例として、図25(E)に示した光センサにおけるフォトダイオード291をセ
レン系半導体SSeとする回路図を、図26(A)に示す。

0270

セレン系半導体SSeとしては、電圧を印加することで1個の入射光子から複数の電子を
取り出すことのできる、アバランシェ増倍という現象を利用して光電変換が可能な素子で
ある。従って、セレン系半導体SSeを有する光センサでは、入射される光量に対する電
子の増幅を大きく、高感度センサとすることができる。

0271

セレン系半導体SSeとしては、非晶質性を有するセレン系半導体、あるいは結晶性を有
するセレン系半導体を用いることができる。結晶性を有するセレン系半導体は、一例とし
て、非晶質性を有するセレン系半導体を成膜後、熱処理することで得ればよい。なお結晶
性を有するセレン系半導体の結晶粒径画素ピッチより小さくすることで、画素ごとの特
性ばらつきが低減し、得られる画像の画質が均一になり好ましい。

0272

セレン系半導体SSeの中でも結晶性を有するセレン系半導体は、光吸収係数を広い波長
域にわたって有するといった特性を有する。そのため、可視光や、紫外光に加えて、X線
や、ガンマ線といった幅広い波長域の撮像素子として利用することができ、X線や、ガン
マ線といった短い波長域の光を直接電荷に変換できる、所謂直接変換型の素子として用い
ることができる。

0273

図26(B)には、図26(A)に示す回路構成の一部に対応する、断面構造の模式図で
ある。図26(B)では、トランジスタ292、トランジスタ292に接続される電極E
Pix、セレン系半導体SSe、電極EVPD、及び基板Subを図示している。

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ