図面 (/)

技術 半導体素子、磁気抵抗効果素子、磁気センサ及びスピントランジスタ

出願人 TDK株式会社
発明者 小池勇人
出願日 2018年9月20日 (2年3ヶ月経過) 出願番号 2018-176406
公開日 2020年3月26日 (9ヶ月経過) 公開番号 2020-047859
状態 未査定
技術分野 ホール/MR素子 磁気的変量の測定 動作に特徴のある半導体
主要キーワード ゲルマナイド 金属層部分 主領域 伝導キャリア ノーマリーオン型 相対角 磁気抵抗ランダムアクセスメモリ 導電性窒化物
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2020年3月26日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (16)

課題

従来よりも大きなSN比を得ることができる半導体素子等を提供する。

解決手段

本発明の磁気抵抗効果素子1Aは、半導体層2と、半導体層2上に互いに離間して設けられた第1強磁性層4及び第2強磁性層5と、半導体層2に接するように第1強磁性層4及び第2強磁性層5と離間して設けられた金属層3とを備える。半導体層2は、n型の導電型を有し、金属層3の仕事関数は、半導体層2の仕事関数よりも大きい。

概要

背景

磁化自由層としての強磁性層非磁性スペーサ層、及び磁化固定層としての強磁性層を有する巨大磁気抵抗GMR)効果素子、及びトンネル磁気抵抗TMR)効果素子等の磁気抵抗効果素子が知られている。このような磁気抵抗効果素子は、磁気センサ磁気ヘッド、及び磁気抵抗ランダムアクセスメモリMRAM)等のデバイスに利用されている。

現在実用化されている磁気抵抗効果素子は、磁化自由層、非磁性スペーサ層、及び磁化固定層をこの順に積層させた構成を有している。しかし、近年、非磁性材料からなるチャンネル層の上面に磁化自由層及び磁化固定層を設けた構成を有する磁気抵抗効果素子が注目されている(たとえば特許文献1及び特許文献2)。特許文献1及び特許文献2に記載の磁気抵抗効果素子では、磁化自由層及び磁化固定層は略同一面上に形成され、磁化自由層又は磁化固定層からチャンネル層に注入されたスピン偏極電子は、チャンネル層内で伝導又は拡散し、スピンがチャンネル層内に蓄積する。このような構成を有する磁気抵抗効果素子によれば、従来の磁気抵抗効果素子との構成上の相違点に基づき、磁気ヘッド等の磁気センサに応用した場合に高い空間分解能が得られることが期待されており、また、デバイスへの応用時にデバイス設計の自由度を向上させることができると期待されている。

概要

従来よりも大きなSN比を得ることができる半導体素子等を提供する。本発明の磁気抵抗効果素子1Aは、半導体層2と、半導体層2上に互いに離間して設けられた第1強磁性層4及び第2強磁性層5と、半導体層2に接するように第1強磁性層4及び第2強磁性層5と離間して設けられた金属層3とを備える。半導体層2は、n型の導電型を有し、金属層3の仕事関数は、半導体層2の仕事関数よりも大きい。

目的

本発明は上述の課題に鑑みてなされたものであり、従来よりも大きなSN比を得ることができる半導体素子、磁気抵抗効果素子、磁気センサ及びスピントランジスタを提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

半導体層と、前記半導体層上に互いに離間して設けられた第1電極及び第2電極と、前記半導体層に接するように、前記第1電極及び前記第2電極と離間して設けられた金属層と、を備え、前記半導体層は、n型の導電型を有し、前記金属層の仕事関数は、前記半導体層の仕事関数よりも大きい、半導体素子

請求項2

前記半導体層の母材は、Si、Ge又はSiとGeの混晶であり、前記金属層の主成分は、Pt、Ir、Pd、Re、Co、Ni、Au、Rh、Be及びOsからなる群から選択される少なくとも一つの元素によって構成される、請求項1に記載の半導体素子。

請求項3

前記半導体層を正、前記金属層を負とする方向の電圧印加するための配線をさらに備える、請求項1又は2に記載の半導体素子。

請求項4

半導体層と、前記半導体層上に互いに離間して設けられた第1電極及び第2電極と、前記半導体層に接するように、前記第1電極及び前記第2電極と離間して設けられた金属層と、を備え、前記半導体層は、p型の導電型を有し、前記金属層の仕事関数は、前記半導体層の仕事関数よりも小さい、半導体素子。

請求項5

前記半導体層の母材は、Si、Ge又はSiとGeの混晶であり、前記金属層の主成分は、Eu、Sr、Ba、Sm、Ca、Ce、Tb、Y、Gd、Nd、Lu、Sc、La、Mg、Hf、Zr及びMnからなる群から選択される少なくとも一つの元素によって構成される、請求項4に記載の半導体素子。

請求項6

前記金属層を正、前記半導体層を負とする方向の電圧を印加するための配線をさらに備える、請求項4又は5に記載の半導体素子。

請求項7

前記半導体層は、前記第1電極及び前記第2電極が設けられた上面と、前記上面と対向している下面と、前記上面と前記下面とを接続し、かつ、前記第1電極及び前記第2電極の離間方向に沿って延在している側面と、を有し、前記金属層は、前記半導体層の前記側面の少なくとも一部に接している、請求項1〜6のいずれか一項に記載の半導体素子。

請求項8

前記半導体層は、前記第1電極及び前記第2電極が設けられた上面を有し、前記金属層は、前記半導体層の前記上面の少なくとも一部に接している、請求項1〜7のいずれか一項に記載の半導体素子。

請求項9

請求項1〜8のいずれか一項に記載の半導体素子を備え、前記第1電極及び前記第2電極は、それぞれ強磁性材料を備える、磁気抵抗効果素子

請求項10

請求項9に記載の磁気抵抗効果素子を備える、磁気センサ

請求項11

請求項9に記載の磁気抵抗効果素子を備える、スピントランジスタ

技術分野

背景技術

0002

磁化自由層としての強磁性層非磁性スペーサ層、及び磁化固定層としての強磁性層を有する巨大磁気抵抗GMR)効果素子、及びトンネル磁気抵抗TMR)効果素子等の磁気抵抗効果素子が知られている。このような磁気抵抗効果素子は、磁気センサ、磁気ヘッド、及び磁気抵抗ランダムアクセスメモリMRAM)等のデバイスに利用されている。

0003

現在実用化されている磁気抵抗効果素子は、磁化自由層、非磁性スペーサ層、及び磁化固定層をこの順に積層させた構成を有している。しかし、近年、非磁性材料からなるチャンネル層の上面に磁化自由層及び磁化固定層を設けた構成を有する磁気抵抗効果素子が注目されている(たとえば特許文献1及び特許文献2)。特許文献1及び特許文献2に記載の磁気抵抗効果素子では、磁化自由層及び磁化固定層は略同一面上に形成され、磁化自由層又は磁化固定層からチャンネル層に注入されたスピン偏極電子は、チャンネル層内で伝導又は拡散し、スピンがチャンネル層内に蓄積する。このような構成を有する磁気抵抗効果素子によれば、従来の磁気抵抗効果素子との構成上の相違点に基づき、磁気ヘッド等の磁気センサに応用した場合に高い空間分解能が得られることが期待されており、また、デバイスへの応用時にデバイス設計の自由度を向上させることができると期待されている。

先行技術

0004

特開2010−287666号公報
国際公開第2015/076187号

発明が解決しようとする課題

0005

上述のような磁気抵抗効果素子では、信号雑音比SN比)を向上させるために必要な要素の一つとして、スピン偏極キャリア(スピン偏極電子又はスピン偏極ホール)がチャンネル層内を伝導又は拡散する際のスピン拡散長及びスピン寿命を長くすることが挙げられる。そのような観点から、上記特許文献1及び特許文献2に記載の磁気抵抗効果素子は、半導体素子として形成されている。具体的には、上記特許文献1及び特許文献2に記載の磁気抵抗効果素子においては、一般に金属材料よりもスピン拡散長及びスピン寿命が長い半導体材料によってキャリアの伝導経路であるチャンネル層を構成している。

0006

しかしながら、そのような構成を用いても、上述のような半導体素子のSN比は、デバイス応用に必要なレベルには達していない。

0007

本発明は上述の課題に鑑みてなされたものであり、従来よりも大きなSN比を得ることができる半導体素子、磁気抵抗効果素子、磁気センサ及びスピントランジスタを提供することを目的とする。

課題を解決するための手段

0008

本願発明者らは、鋭意検討の結果、伝導経路である半導体層の表面に存在する界面準位がキャリアを捕獲又は散乱することが、上記半導体素子においてSN比が十分に向上しないことの一因であることを見出し、本発明の完成に至った。

0009

上述の課題を解決するため、本発明に係る半導体素子は、半導体層と、上記半導体層上に互いに離間して設けられた第1電極及び第2電極と、上記半導体層に接するように、第1電極及び第2電極と離間して設けられた金属層と、を備え、上記半導体層は、n型の導電型を有し、上記金属層の仕事関数は、上記半導体層の仕事関数よりも大きい。

0010

この半導体素子においては、上記半導体層は、n型の導電型を有し、上記金属層の仕事関数は、上記半導体層の仕事関数よりも大きい。そのため、上記金属層と上記半導体層との界面近傍においてショットキー接合が形成され、上記金属層と上記半導体層との界面近傍に空乏層が形成される。その結果、上記半導体層の当該界面近傍にキャリア(電子)が伝導することが抑制されるため、当該界面近傍の界面準位によってキャリア(電子)が捕獲又は散乱されることが抑制される。これにより、本発明に係る半導体素子によれば、従来よりも大きなSN比を得ることができる。

0011

さらに、この半導体素子においては、上記半導体層の母材は、Si、Ge又はSiとGeの混晶であり、上記金属層の主成分は、Pt、Ir、Pd、Re、Co、Ni、Au、Rh、Be及びOsからなる群から選択される少なくとも一つの元素によって構成されることができる。これらの材料の組み合わせに基づくショットキー接合では、空乏層の厚さを特に厚くすることができるため、界面準位によってキャリア(電子)が捕獲又は散乱されることが特に抑制される。これにより、特に大きなSN比を得ることができる。

0012

さらに、この半導体素子においては、上記半導体層を正、上記金属層を負とする方向の電圧印加するための配線をさらに備えることができる。この場合、そのような電圧の印加により、空乏層の厚さをさらに厚くすることができるため、界面準位によってキャリア(電子)が捕獲又は散乱されることがより抑制される。これにより、より大きなSN比を得ることができる。

0013

また、上述の課題を解決するため、本発明に係る半導体素子は、半導体層と、上記半導体層上に互いに離間して設けられた第1電極及び第2電極と、上記半導体層に接するように、第1電極及び第2電極と離間して設けられた金属層と、を備え、上記半導体層は、p型の導電型を有し、上記金属層の仕事関数は、上記半導体層の仕事関数よりも小さい。

0014

この半導体素子においては、上記半導体層は、p型の導電型を有し、上記金属層の仕事関数は、上記半導体層の仕事関数よりも小さい。そのため、上記金属層と上記半導体層との界面近傍においてショットキー接合が形成され、上記金属層と上記半導体層との界面近傍に空乏層が形成される。その結果、上記半導体層の当該界面近傍にキャリア(ホール)が伝導することが抑制されるため、当該界面近傍の界面準位によってキャリア(ホール)が捕獲又は散乱されることが抑制される。これにより、本発明の他の態様に係る半導体素子によれば、従来よりも大きなSN比を得ることができる。

0015

さらに、この半導体素子においては、上記半導体層の母材は、Si、Ge又はSiとGeの混晶であり、上記金属層の主成分は、Eu、Sr、Ba、Sm、Ca、Ce、Tb、Y、Gd、Nd、Lu、Sc、La、Mg、Hf、Zr及びMnからなる群から選択される少なくとも一つの元素によって構成されることができる。これらの材料の組み合わせに基づくショットキー接合では、空乏層の厚さを特に厚くすることができるため、界面準位によってキャリア(ホール)が捕獲又は散乱されることが特に抑制される。これにより、特に大きなSN比を得ることができる。

0016

さらに、この半導体素子においては、前記金属層を正、前記半導体層を負とする方向の電圧を印加するための配線をさらに備えることができる。この場合、そのような電圧の印加により、空乏層の厚さをさらに厚くすることができるため、界面準位によってキャリア(ホール)が捕獲又は散乱されることがより抑制される。これにより、より大きなSN比を得ることができる。

0017

さらに、この半導体素子においては、上記半導体層は、第1電極及び第2電極が設けられた上面と、上記上面と対向している下面と、上記上面と上記下面とを接続し、かつ、第1電極及び第2電極の離間方向に沿って延在している側面と、を有し、上記金属層は、上記半導体層の側面の少なくとも一部に接していることができる。この場合、第1電極及び第2電極が略同一面上に形成された構成の半導体素子において、上記半導体層の上記側面の少なくとも一部の界面近傍の界面準位によってキャリアが捕獲又は散乱されることが抑制され、従来よりも大きなSN比を得ることができる。

0018

さらに、この半導体素子においては、上記半導体層は、第1電極及び第2電極が設けられた上面を有し、上記金属層は、上記半導体層の上記上面の少なくとも一部に接していることができる。この場合、第1電極及び第2電極が略同一面上に形成された構成の半導体素子において、上記半導体層の上記上面の少なくとも一部の界面近傍の界面準位によってキャリアが捕獲又は散乱されることが抑制され、従来よりも大きなSN比を得ることができる。

0019

また、本発明に係る磁気抵抗効果素子は、上述のいずれかの半導体素子を備え、第1電極及び第2電極は、それぞれ強磁性材料を備える。これにより、従来よりも大きなSN比を得ることができる磁気抵抗効果素子を実現することができる。

0020

また、本発明に係る磁気センサは、上記磁気抵抗効果素子を備える。これにより、従来よりも大きなSN比を得ることができる磁気センサを実現することができる。

0021

また、本発明に係るスピントランジスタは、上記磁気抵抗効果素子を備える。これにより、従来よりも大きなSN比を得ることができるスピントランジスタを実現することができる。

発明の効果

0022

本発明によれば、従来よりも大きなSN比を得ることができる半導体素子、磁気抵抗効果素子、磁気センサ及びスピントランジスタが提供される。

図面の簡単な説明

0023

第1実施形態に係る磁気センサの斜視図である。
図1に示される磁気センサのII−II線に沿った断面図である。
図1に示される磁気センサのIII−III線に沿った断面図である。
第1実施形態の磁気抵抗効果素子の半導体層のみを示す斜視図である。
第1実施形態の磁気抵抗効果素子の半導体層と金属層の界面近傍のエネルギーバンド図である。
第2実施形態に係る磁気センサの斜視図である。
図6に示される磁気センサのVII−VII線に沿った断面図である。
図6に示される磁気センサのVIII−VIII線に沿った断面図である。
第3実施形態に係るスピントランジスタの斜視図である。
図9に示されるスピントランジスタのX−X線に沿った断面図である。
図9に示される磁気センサのXI−XI線に沿った断面図である。
第4実施形態に係る磁気センサの斜視図である。
図12に示される磁気センサのXIII−XIII線に沿った断面図である。
図12に示される磁気センサのXIV−XIV線に沿った断面図である。
第1実施形態に係る磁気センサの変形例を示す断面図である。

実施例

0024

以下、添付図面を参照して、本発明を実施するための形態を詳細に説明する。なお、各図面において、可能な場合には同一要素には同一符号を用いる。また、図面中の構成要素内及び構成要素間の寸法比は、図面の見易さのため、それぞれ任意となっている。

0025

(第1実施形態)
図1図4を参照して、第1実施形態に係る磁気抵抗効果素子1A及び磁気センサ10Aについて説明する。図1は、本実施形態に係る磁気センサの斜視図であり、図2は、図1に示される磁気センサのII−II線に沿った断面図であり、図3は、図1に示される磁気センサのIII−III線に沿った断面図であり、図4は、本実施形態に係る磁気抵抗効果素子の半導体層のみを示す斜視図である。図1及び以下の各図には、必要に応じて直交座標系Rが示されている。

0026

図1図3に示されるように、磁気センサ10Aは、磁気抵抗効果素子1Aを備え、電流源20、電圧測定部30及び電圧源50と接続されている(図1及び図3においては電流源20、電圧測定部30及び電圧源50の図示を省略している)。磁気抵抗効果素子1Aは、半導体層2と、金属層3と、第1電極としての第1強磁性層4と、第2電極としての第2強磁性層5と、第1絶縁層6と、第2絶縁層7と、配線40と、配線45と、を備えた半導体素子である(図1及び図3においては配線40及び配線45の図示を省略している)。磁気抵抗効果素子1A全体は、例えば絶縁材料(図示せず)によって埋め込まれている。

0027

図4に示されるように、半導体層2は、直方体形状を呈している。半導体層2は、それぞれXY平面に沿って延びる略平坦な上面2S及び下面2Mと、XZ平面に沿って延びる略平坦な2つの側面2Lとを有する。上面2S及び下面2Mは、Z軸方向(半導体層2の厚さ方向)に互いに対向する。2つの側面2Lは、Y軸方向に互いに対向し、それぞれ上面2Sと下面2Mとを接続している。上面2S、下面2M、及び2つの側面2Lは、湾曲していてもよい。半導体層2は、例えば、Si、Ge、SiGe(SiとGeの混晶)、C(ダイヤモンド)、GaAs等の半導体材料を母材としてなり、n型又はp型の導電型を有する。

0028

また、半導体層2は、3つの領域、即ち、主領域2Eと、2つの端部領域2A、2Bを有する。主領域2Eは、上面2Sの一部である上面2SEを規定し、2つの端部領域2A、2Bは、それぞれ、上面2Sの他の一部である上面2SA、2SBを規定する。また、主領域2Eは、側面2Lの一部である側面2LEを規定し、2つの端部領域2A、2Bは、それぞれ、側面2Lの他の一部である側面2LA、2LBを規定する。主領域2Eの上面2SEは、第1上面領域2SE1、第2上面領域2SE2、第3上面領域2SE3、及び2つの第4上面領域2SE4からなる。これらの上面領域は、後述のような第1強磁性層4及び第2強磁性層5が設けられる位置に対応して規定される。具体的には、第1上面領域2SE1及び第2上面領域2SE2は、それぞれ第1強磁性層4及び第2強磁性層5が設けられる領域である。Z軸方向から見て、第1上面領域2SE1及び第2上面領域2SE2は、それぞれ第1強磁性層4及び第2強磁性層5と重複し、第3上面領域2SE3は、第1上面領域2SE1と第2上面領域2SE2によってX軸方向に挟まれる領域である。2つの第4上面領域2SE4は、上面2SEのうち、第1〜第3上面領域2SE1、2SE2、2SE3以外の領域であり、それぞれ第1〜第3上面領域2SE1、2SE2、2SE3とY軸プラス方向及びY軸マイナス方向に隣接する。

0029

図1及び図2に示されるように、第1強磁性層4及び第2強磁性層5は、主領域2Eの上面2SE上に、互いにX軸方向に離間して設けられている。主領域2Eは、第1強磁性層4及び第2強磁性層5の間に電圧を印加した際に、それらの間で伝導キャリアが伝導する伝導経路を形成する領域である。当該伝導経路は、主領域2Eのうち、後述の空乏層(図5参照)を除く領域の全体又は一部であり得る。本実施形態では、主領域2Eは、半導体層2のうち、第2強磁性層5の底面のX軸プラス方向の端部と接するYZ平面と、第1強磁性層4の底面のX軸マイナス方向の端部と接するYZ平面との間の領域である。端部領域2A、2Bは、X軸方向に主領域2Eを挟むように主領域2Eと接続されている。

0030

金属層3は、半導体層2の少なくとも一部に接するように設けられている。本実施形態では、金属層3は、半導体層2の側面2L全体を覆うように当該側面2L全体に接しており、主領域2Eの側面2LEの全体と接している。金属層3は、主領域2Eの側面2LEの一部にのみ接していてもよい。半導体層2がn型の導電型を有する場合、金属層3の仕事関数が、半導体層2の仕事関数よりも大きくなるように、それぞれの材料の組み合わせが選択されている。半導体層2がp型の導電型を有する場合、金属層3の仕事関数が、半導体層2の仕事関数よりも小さくなるように、それぞれの材料の組み合わせが選択されている。また、金属層3は、第1強磁性層4及び第2強磁性層5と電気的にショートしないように、第1強磁性層4及び第2強磁性層5とは離間して設けられている。

0031

図5は、無バイアス時(後述の電流源20又は電圧源50によるバイアス印加が無い場合)の半導体層2と金属層3の界面近傍のエネルギーバンド図である。図5において、Ecは伝導帯下端準位、Efはフェルミ準位、Evは価電子帯の上端準位を示している。図5の(A)は、半導体層2がn型の導電型を有する場合のエネルギーバンド図を示している。この場合、上述のように金属層3の仕事関数は半導体層2の仕事関数よりも大きいため、金属層3と半導体層2との界面近傍においてショットキー接合が形成されている。その結果、半導体層2の金属層3と接する界面近傍に空乏層が形成されている。図5の(B)は、半導体層2がp型の導電型を有する場合のエネルギーバンド図を示している。この場合、上述のように金属層3の仕事関数は半導体層2の仕事関数よりも小さいため、金属層3と半導体層2との界面近傍においてショットキー接合が形成されている。その結果、半導体層2の金属層3と接する界面近傍に空乏層が形成されている。

0032

第1強磁性層4及び第2強磁性層5の一方は、磁化固定層として機能し、第1強磁性層4及び第2強磁性層5の他方は、磁化自由層として機能する。本実施形態では、第1強磁性層4が磁化自由層として機能し、第2強磁性層5が磁化固定層として機能する例で説明するが、第1強磁性層4が磁化固定層として機能し、第2強磁性層5が磁化自由層として機能しても良い。

0033

第1強磁性層4及び第2強磁性層5を構成する強磁性材料としては、例えばNi、Fe及びCoのうち少なくとも一種の元素を有する金属又は合金が挙げられる。より具体的には、Co−Fe合金、Ni−Fe合金、Co−B合金、Fe−B合金又はCo−Fe−B合金等が挙げられる。Co−Fe−Al合金、Co−Fe−Si合金、Co−Mn−Si合金、Co−Mn−Ge合金、Co−Fe−Al−Si合金、Co−Fe−Ga−Ge合金等のホイスラー合金を用いてもよい。外部磁場が印加される方向における第2強磁性層5の保磁力は、外部磁場が印加される方向における第1強磁性層4の保磁力よりも大きい。例えば、第2強磁性層5として硬磁性材料、第1強磁性層4として軟磁性材料を選択することにより、第2強磁性層5の保磁力を第1強磁性層4の保磁力よりも大きくしてもよい。また、第2強磁性層5を反強磁性層交換結合させることにより、第2強磁性層5の保磁力を第1強磁性層4の保磁力よりも大きくしてもよい。

0034

図1図3に示されるように、第1強磁性層4は第1絶縁層6を介して主領域2E上に設けられており、第2強磁性層5は第2絶縁層7介して主領域2E上に設けられている。第1絶縁層6及び第2絶縁層7は、トンネル磁気抵抗効果コヒーレントトンネル効果)を発現させるための絶縁膜である。第1絶縁層6及び第2絶縁層7によれば、スピン注入効率及びスピン抽出効率が向上する。

0035

第1絶縁層6及び第2絶縁層7の膜厚は、抵抗の増大を抑制し、トンネル絶縁層として機能させる観点から、3nm以下とすることができる。また、第1絶縁層6及び第2絶縁層7の膜厚は、1原子層厚を考慮して、0.4nm以上とすることができる。第1絶縁層6及び第2絶縁層7は、たとえば、酸化マグネシウムからなる。第1絶縁層6及び第2絶縁層7が酸化マグネシウムからなることにより、スピン注入効率及びスピン抽出効率が特に向上する。

0036

電流源20及び電圧測定部30は、配線40によって磁気抵抗効果素子1Aと電気的に接続されている。電流源20及び電圧測定部30の一端は、第1強磁性層4に電気的に接続されており、電流源20及び電圧測定部30の他端は、第2強磁性層5に電気的に接続されている。

0037

電流源20は、第1強磁性層4と第2強磁性層5との間に電流を流す手段である。電流源20は、例えば、第2強磁性層5から第1強磁性層4に向かって半導体層2の中を流れる定電流を供給する。電流源20が、第1強磁性層4から第2強磁性層5に向かって半導体層2の中を流れる定電流を供給するようにしてもよい。電圧測定部30は、第1強磁性層4と第2強磁性層5との間の電圧を測定する手段である。

0038

電流源20により、キャリアが第1強磁性層4から第2強磁性層5に向かって半導体層2の中を流れる場合について説明する。磁気センサ10Aでは、電流源20により電流が供給されると、磁化自由層として機能する第1強磁性層4から、第1強磁性層4の磁化の向きに対応するスピンを有するキャリア(スピン偏極キャリア)が半導体層2に注入される。当該キャリアは、半導体層2がn型の導電型を有する場合は電子であり、半導体層2がp型の導電型を有する場合はホールである。注入されたスピン偏極キャリアは半導体層2を伝導し、第1強磁性層4の磁化の向きに対応するスピンが、主として半導体層2のうちの第2強磁性層5近傍の領域に蓄積される。第2強磁性層5と当該領域との間の電気抵抗は、当該領域に蓄積するスピンの向きと第2強磁性層5の磁化の向きとの相対角によって変化する(磁気抵抗効果)。第1強磁性層4と第2強磁性層5との間には、この相対角の変化に対応したスピン出力電圧が発生する。したがって、電圧測定部30により、第1強磁性層4と第2強磁性層5との間の電圧を測定することで、第1強磁性層4の磁化の向きを外部磁場の方向又は大きさとして検出することができる。なお、電圧測定部30では、スピン出力電圧に加えて、主領域2Eにおける半導体層2の抵抗、第1強磁性層4の抵抗、第2強磁性層5の抵抗、第1強磁性層4と半導体層2との間の抵抗、及び第2強磁性層5と半導体層2との間の抵抗による電圧降下を含む電圧が測定される。

0039

半導体層2の表面近傍には、界面準位が形成され易い。この界面準位が半導体層2を伝導するキャリアを捕獲又は散乱してしまうと、磁気抵抗効果素子1AのSN比が低下する原因となる。しかしながら、上述のような本実施形態に係る磁気抵抗効果素子1Aにおいては、(A)半導体層2は、n型の導電型を有し、金属層3の仕事関数は、半導体層2の仕事関数よりも大きい、又は、(B)半導体層2は、p型の導電型を有し、金属層3の仕事関数は、半導体層2の仕事関数よりも小さい、という条件が満たされる。そのため、金属層3と半導体層2との界面近傍においてショットキー接合が形成され、半導体層2の金属層3と接する界面近傍に空乏層が形成される(図5参照)。その結果、半導体層2の当該界面近傍にキャリアが伝導することが抑制されるため、当該界面近傍の界面準位によってキャリアが捕獲又は散乱されることが抑制される。これにより、本実施形態に係る磁気抵抗効果素子1Aによれば、従来よりも大きなSN比を得ることができる。上述のように、金属層3は半導体層2の少なくとも一部に接していればよいが、半導体層2のうち、第1強磁性層4及び第2強磁性層5の間に電流を流す際に多くのキャリアが伝導する領域に金属層3が接すると、上述の空乏層形成によるキャリアの捕獲又は散乱の抑制効果は大きくなる。この観点から、金属層3は、半導体層2のうち、主領域2Eの少なくとも一部に接することが好ましい。同様の観点から、本実施形態のように金属層3が半導体層2の側面2Lに接する場合、側面2Lのうち、主領域2Eの側面2LEの少なくとも一部に接することが好ましい。

0040

さらに、磁気抵抗効果素子1Aにおいては、半導体層2がn型の導電型を有する場合、半導体層2の母材は、Si、Ge又はSiGe(SiとGeの混晶)であり、金属層3の主成分(即ち、50原子%以上の成分)は、Pt、Ir、Pd、Re、Co、Ni、Au、Rh、Be及びOsからなる群から選択される少なくとも一つの元素によって構成される(即ち、Pt、Ir、Pd、Re、Co、Ni、Au、Rh、Be及びOsのそれぞれの金属層3における割合の合計値が50原子%以上である)ことが好ましく、半導体層2がp型の導電型を有する場合、半導体層2の母材は、Si、Ge又はSiGe(SiとGeの混晶)であり、金属層3の主成分(即ち、50原子%以上の成分)は、Eu、Sr、Ba、Sm、Ca、Ce、Tb、Y、Gd、Nd、Lu、Sc、La、Mg、Hf、Zr及びMnからなる群から選択される少なくとも一つの元素によって構成される(即ち、Eu、Sr、Ba、Sm、Ca、Ce、Tb、Y、Gd、Nd、Lu、Sc、La、Mg、Hf、Zr及びMnのそれぞれの金属層3における割合の合計値が50原子%以上である)ことが好ましい。これらの材料の組み合わせに基づくショットキー接合では、空乏層の厚さを特に厚くすることができるため、界面準位によってキャリアが捕獲又は散乱されることが特に抑制される。これにより、特に大きなSN比を得ることができる。また、空乏層の厚さを十分に厚くする観点から、金属層3と半導体層2とのショットキー接合のショットキーバリアの高さ(金属層3の仕事関数と半導体層2の仕事関数の差の絶対値)が0.7eV以上となるように金属層3と半導体層2の材料の組み合わせを選択することが好ましい。

0041

また、金属層3を構成する材料としては、磁性金属及び非磁性金属のいずれも用いることができるが、磁気抵抗効果素子1Aの動作に悪影響を与え得るような磁気的な作用を磁気抵抗効果素子1Aの金属層3以外の要素に与えることを防止する観点から、非磁性金属が好ましい。

0042

また、図2に示すように、磁気抵抗効果素子1Aは、配線45によって電圧源50に接続されている。電圧源50は、(A)半導体層2がn型の導電型を有する場合に、半導体層2を正、金属層3を負とする方向の電圧を印加するためのもの、又は(B)半導体層2がp型の導電型を有する場合に、金属層3を正、半導体層2を負とする方向の電圧を印加するためのものである。(図2では、前者(A)の場合を示している。)電圧源50によってこのような電圧を印加することによって、半導体層2の金属層3と接する界面近傍の上記空乏層(図5参照)の厚さをさらに厚くすることができる。その結果、半導体層2の界面準位によってキャリアが捕獲又は散乱されることがより抑制されるため、より大きなSN比を得ることができる。また、このような電圧の印加を、電流源20によって行う構成を採用することもできる。具体的には、本実施形態の磁気抵抗効果素子1Aにおいて、電流源20の一端から配線40を分岐させ、電流源20の一端を配線40によって金属層3にも電気的に接続するように変更する。この際、電流源20に接続された配線40と電圧測定部30に接続された配線40との交点よりも電流源20側において配線40を分岐させて、分岐させた配線40により電流源20の一端と金属層3とを接続するようにする。これによって、電流源20は、半導体層2の金属層3と接する界面近傍の上記空乏層(図5参照)の厚さをさらに厚くするための電圧を印加するための手段を兼ねることができる。

0043

また、上述のような本実施形態に係る磁気抵抗効果素子1Aにおいては、金属層3は、半導体層2の主領域2Eの側面2LEの少なくとも一部に接している(図1図3参照)。主領域2Eの側面2LEを含む半導体層2の側面2Lは、イオンミリングエッチング等によるパターニングで形成される場合がある。この場合、半導体層2の側面2Lでは、界面準位が増加し易い。そのため、上述のような構成によって、主領域2Eの側面2LE近傍に形成された界面準位によってキャリアが捕獲又は散乱されることを抑制することができるため、従来よりも大きなSN比を得ることができるという効果が特に有効に発揮される。

0044

また、上述のような本実施形態に係る磁気センサ10Aは、上述のような磁気抵抗効果素子1Aを備える。これにより、従来よりも大きなSN比を得ることができる磁気センサ10Aを実現することができる。

0045

(第2実施形態)
図6図8を参照して、第2実施形態に係る磁気抵抗効果素子1B及び磁気センサ10Bについて、第1実施形態に係る磁気抵抗効果素子1A及び磁気センサ10A(図1図4参照)との相違点を中心に説明する。第2実施形態以降の各実施形態の説明においては、他の実施形態と同様の要素については、同様の符号を付すことにより、その詳細な説明を省略する場合がある。

0046

図6は、本実施形態に係る磁気センサの斜視図であり、図7は、図6に示される磁気センサのVII−VII線に沿った断面図であり、図8は、図6に示される磁気センサのVIII−VIII線に沿った断面図である。

0047

図6図8に示されるように、磁気センサ10Bは、磁気抵抗効果素子1Bを備え、電流源20及び電圧測定部30と接続されている(図6及び図8においては電流源20及び電圧測定部30の図示を省略している)。磁気抵抗効果素子1Bは、半導体層2Rと、金属層3と、第1電極としての第1強磁性層4と、第2電極としての第2強磁性層5と、第1絶縁層6と、第2絶縁層7と、配線40aと、配線40bとに加えて、参照電極8をさらに備えた半導体素子である(図6及び図8においては配線40a及び配線40bの図示を省略している)。

0048

半導体層2Rは、主領域2E及び端部領域2Bを有しており、端部領域2A(図2及び図4参照)を有していない。金属層3は、半導体層2Rの側面のうち、X軸マイナス方向の側面(主領域2EのX軸マイナス方向の側面)以外に接しており、主領域2Eの側面2LEの全体と接している。金属層3は、主領域2Eの側面2LEの一部のみに接していてもよい。第1強磁性層4は、そのX軸マイナス方向の側面と、主領域2EのX軸マイナス方向の側面とが、略同一のYZ平面内に位置するように主領域2E上に設けられている。このように第1強磁性層4を半導体層2RのX軸マイナス方向の側面のなるべく近くに設けることで、例えば、検出対象の外部磁場の発生源に第1強磁性層4をより近づけることが可能になるため、微小な外部磁場の検出が容易となる。

0049

参照電極8は、第1強磁性層4及び第2強磁性層5と離間して端部領域2Bの上面2SB上に設けられている。参照電極8は、第2強磁性層5が第1強磁性層4と参照電極8との間にくるように、第1強磁性層4及び第2強磁性層5とX軸方向に並んで設けられている。参照電極8は、例えばアルミニウム等の非磁性材料からなる。参照電極8の材料として、半導体層2Rの仕事関数と近い仕事関数を有する非磁性材料を用いることで、参照電極8と半導体層2Rとの接合で生じるショットキー障壁を小さくすることができる。これにより、参照電極8と半導体層2Rとの間の界面の抵抗を下げることができる。

0050

電流源20は配線40aによって磁気抵抗効果素子1Bと電気的に接続され、電圧測定部30は配線40bによって磁気抵抗効果素子1Bと電気的に接続されている。電流源20の一端は、第1強磁性層4に電気的に接続されており、電流源20の他端は、第2強磁性層5に電気的に接続されている。電圧測定部30の一端は、第2強磁性層5に電気的に接続され、電圧測定部30の他端は、参照電極8に電気的に接続される。半導体層2Rがn型の導電型を有する場合、電流源20は第2強磁性層5から第1強磁性層4に向かって半導体層2の中を流れる定電流を供給し、半導体層2Rがp型の導電型を有する場合、電流源20は第1強磁性層4から第2強磁性層5に向かって半導体層2の中を流れる定電流を供給する。

0051

磁気センサ10Bでは、磁気センサ10A(図1図3参照)と同様に、電流源20により電流が供給されると、磁化自由層として機能する第1強磁性層4から、第1強磁性層4の磁化の向きに対応するスピンを有するキャリアが主領域2Eに注入される。注入されたスピン偏極キャリアは主領域2E内を伝導し、第1強磁性層4の磁化の向きに対応するスピンが、主として主領域2Eのうちの第2強磁性層5近傍の領域に蓄積される。電圧測定部30により、第2強磁性層5と参照電極8との間の電圧を測定することで、当該領域に蓄積されるスピンの向きと第2強磁性層5の磁化の向きとの相対角の変化に対応した電圧変化としてのスピン出力電圧が得られる。この場合、得られるスピン出力電圧は、磁気センサ10A(図1図3参照)で得られるスピン出力電圧と原理的には同一である。上述のように、磁気センサ10Aでは、スピン出力電圧に加えて、主領域2Eにおける半導体層2の抵抗、第1強磁性層4の抵抗、第2強磁性層5の抵抗、第1強磁性層4と半導体層2との間の抵抗、及び第2強磁性層5と半導体層2との間の抵抗による電圧降下を含む電圧が測定される。これに対し、磁気センサ10Bでは、主領域2Eにおける半導体層2Rの抵抗、第1強磁性層4の抵抗及び第1強磁性層4と半導体層2Rとの間の抵抗による電圧降下を含まない電圧が測定される。したがって、磁気センサ10Bでは、磁気センサ10Aに比べて、電圧検出経路の抵抗が下がるので高い磁気抵抗比を得ることができる。その結果、より大きなSN比を得ることができる。

0052

本実施形態に係る磁気抵抗効果素子1Bにおいても、金属層3は、主領域2Eの側面2LEの少なくとも一部に接している。そのため、磁気抵抗効果素子1A(図1図3参照)と同様に、半導体層2Rの金属層3と接する界面近傍に空乏層が形成される。このため、当該界面近傍の界面準位によってキャリアが捕獲又は散乱されることが抑制されるため、従来よりも大きなSN比を得ることができる。

0053

(第3実施形態)
図9図11を参照して、第3実施形態に係る磁気抵抗効果素子1C及びスピントランジスタ60について説明する。図9は、本実施形態に係るスピントランジスタの斜視図であり、図10は、図9に示されるスピントランジスタのX−X線に沿った断面図であり、図11は、図9に示される磁気センサのXI−XI線に沿った断面図である。

0054

図9図11に示されるように、スピントランジスタ60は、磁気抵抗効果素子1Cと、ゲート電極13と、第3絶縁層14とを備え、電源41及び電源42と接続されている(図9及び図11においては電源41及び電源42の図示を省略している)。磁気抵抗効果素子1Cは、半導体層2Tと、金属層3と、第1電極としての第1強磁性層4と、第2電極としての第2強磁性層5と、第1絶縁層6と、第2絶縁層7と、配線41aと、配線42aを備えた半導体素子である(図9及び図11においては配線41a及び配線42aの図示を省略している)。

0055

半導体層2Tは、凸部2Pと凸部2Qとを有している。凸部2P及び凸部2Qは、それぞれ第1上面領域2SE1及び第2上面領域2SE2(図4参照)に形成されている。第1強磁性層4は第1絶縁層6を介して凸部2P上に設けられており、第2強磁性層5は第2絶縁層7を介して凸部2Q上に設けられている。金属層3は、半導体層2Tの側面全体を覆うように当該側面全体に接しているが、主領域2Eの側面2LEの一部のみに接していてもよい。

0056

ゲート電極13は、主領域2Eの上面2SEにおける第1強磁性層4と第2強磁性層5との間の領域に配置されている。ゲート電極13を構成する電極材料として、例えばPt、W、Ta、Ti、Alなどの元素を有する金属、合金又は導電性窒化物が挙げられる。また、多結晶シリコンシリサイドゲルマナイドなども挙げられる。ゲート電極13は、ゲート電極13下方の、主領域2Eの上面2SEの近傍領域のキャリア密度を制御できるように、電圧を印加可能に構成されている。

0057

第3絶縁層14は、主領域2E、第1強磁性層4及び第2強磁性層5とゲート電極13との間の絶縁を図るために、これらの間に配置されている。第3絶縁層14は、主領域2E、第1強磁性層4及び第2強磁性層5に接している。第3絶縁層14は、たとえば酸化ケイ素酸化ハフニウム酸化ジルコニウム酸化アルミニウム酸化ランタン酸化イットリウム又は酸化マグネシウム等の酸化物絶縁体や、窒化アルミニウム又は窒化ケイ素等の窒化物絶縁体を有している。

0058

磁気抵抗効果素子1Cでは、半導体層2Tへの不純物添加が選択的に行われている。このため、半導体層2T内には、キャリア濃度に差がある。具体的には、主領域2Eのうちの第1強磁性層4及び第2強磁性層5の下方の領域のキャリア濃度は、主領域2Eのうちのゲート電極13の下方の領域のキャリア濃度よりも高い。スピントランジスタ60は、半導体層2Tがn型の導電型を有する場合ではNNN型のスピンMOSFETを構成し、半導体層2Tがp型の導電型を有する場合ではPPP型のスピンMOSFETを構成する。

0059

第1強磁性層4及び第2強磁性層5の一方がソース電極として機能し、第1強磁性層4及び第2強磁性層5の他方がドレイン電極として機能する。本実施形態では、第1強磁性層4がソース電極として機能し、第2強磁性層5がドレイン電極として機能する。電源41は、配線41aによって第1強磁性層4と第2強磁性層5とに接続されている。電源42は、配線42aによってグラウンドとゲート電極13とに接続されている。第1強磁性層4は、グラウンドに接続されている。スピントランジスタ60では、電源42によって、ゲート電極13に電圧を印加することにより、主領域2Eのゲート電極13の下方の領域のキャリア密度を制御することができる。

0060

スピントランジスタ60がNNN型のスピンMOSFETを構成する場合、ゲート電極13に電圧を印加しない状態で、電源41によって第2強磁性層5に正電圧を印加すると、スピン偏極電子が第1強磁性層4から半導体層2Tに注入され、第2強磁性層5に向かって主領域2Eを流れる。電源42によってゲート電極13に正電圧を印加すると、主領域2Eのうちゲート電極13の下方の領域の上面近傍のキャリア密度が増加するため、スピン偏極電子が流れ易くなる。電源42によってゲート電極13に負電圧を印加すると、主領域2Eのうちゲート電極13の下方の領域の上面近傍のキャリア密度が減少するため、スピン偏極電子が流れ難くなる。

0061

スピントランジスタ60がPPP型のスピンMOSFETを構成する場合、ゲート電極13に電圧を印加しない状態で、電源41によって第2強磁性層5に負電圧を印加すると、スピン偏極ホールが第1強磁性層4から半導体層2Tに注入され、第2強磁性層5に向かって主領域2Eを流れる。電源42によってゲート電極13に負電圧を印加すると、主領域2Eのうちゲート電極13の下方の領域の上面近傍のキャリア密度が増加するため、スピン偏極ホールが流れ易くなる。電源42によってゲート電極13に正電圧を印加すると、主領域2Eのうちゲート電極13の下方の領域の上面近傍のキャリア密度が減少するため、スピン偏極電子が流れ難くなる。

0062

このように、磁気抵抗効果素子1Cを用いてNNN型又はPPP型のスピンMOSFETを構成し、ゲート電極13に電圧を印加しない状態でスピン偏極電流が流れるノーマリーオン型デプレッション型)のスピントランジスタ60を実現することができる。

0063

本実施形態の磁気抵抗効果素子1Cにおいても、金属層3は、半導体層2Tの少なくとも一部に接している。そのため、第1実施形態の磁気抵抗効果素子1Aと同様の理由に基づき、従来よりも大きなSN比を得ることができる。そして、スピントランジスタ60は、そのような磁気抵抗効果素子1Cを備えるため、従来よりも大きなSN比を得ることができる。

0064

また、磁気抵抗効果素子1C(スピントランジスタ60)において、電源41の一端から配線41aを分岐させ、電源41の一端を配線41aによって金属層3にも電気的に接続するように変更することによって、電源41は、半導体層2の金属層3と接する界面近傍の上記空乏層(図5参照)の厚さをさらに厚くするための逆バイアス電圧を印加するための手段を兼ねることができる。

0065

(第4実施形態)
図12図14を参照して、第4実施形態に係る磁気抵抗効果素子1D及び磁気センサ10Dについて説明する。図12は、本実施形態に係る磁気センサの斜視図であり、図13は、図12に示される磁気センサのXIII−XIII線に沿った断面図であり、図14は、図12に示される磁気センサのXIV−XIV線に沿った断面図である。

0066

図12図14に示されるように、磁気センサ10Dは、磁気抵抗効果素子1Dを備え、電流源20及び電圧測定部30と接続されている(図12及び図14においては電流源20及び電圧測定部30の図示を省略している)。磁気抵抗効果素子1Dは、半導体層2Vと、金属層3と、第1電極としての第1強磁性層4と、第2電極としての第2強磁性層5と、第1絶縁層6と、第2絶縁層7と、配線40を備えた半導体素子である(図12及び図14においては配線40の図示を省略している)。

0067

本実施形態の磁気抵抗効果素子1Dでは、半導体層2Vは、第1〜第3実施形態の主領域2E(図2、4、7、10参照)に対応する領域であり、第1強磁性層4及び第2強磁性層5の間に電圧を印加した際に、それらの間で伝導キャリアが伝導する伝導経路を形成する。第1強磁性層4は、半導体層2Vの下面2MVに設けられており、第2強磁性層5は、半導体層2Vの上面2SVに設けられている。上面2SV及び下面2MVは、Z軸方向に互いに対向し、それぞれXY平面に沿って延びる略平坦な面である。第1強磁性層4及び第2強磁性層5は、互いにZ軸方向に離間し、半導体層2Vの厚さ方向であるZ軸方向に半導体層2Vを介して対向する。

0068

金属層3は、半導体層2Vの側面2LVの全体に接している。側面2LVは、XZ平面及びYZ平面に沿って延びる略平坦な面であり、それぞれ上面2SVと下面2MVとを接続している。金属層3は、半導体層2Vの側面2LVの一部のみに接していてもよい。第1強磁性層4及び第2強磁性層5は、そのX軸マイナス方向の側面と、半導体層2VのX軸マイナス方向の側面とが、略同一のYZ平面内に位置するように半導体層2V上に設けられている。

0069

電流源20及び電圧測定部30は、配線40によって磁気抵抗効果素子1Dと電気的に接続されている。電流源20及び電圧測定部30の一端は、第1強磁性層4に電気的に接続されており、電流源20及び電圧測定部30の他端は、第2強磁性層5に電気的に接続されている。

0070

電流源20は、例えば、第2強磁性層5から第1強磁性層4に向かってZ軸方向に沿って半導体層2Vの中を流れる定電流を供給する。電流源20が、第1強磁性層4から第2強磁性層5に向かってZ軸方向に沿って半導体層2Vの中を流れる定電流を供給するようにしてもよい。

0071

本実施形態の磁気抵抗効果素子1Dにおいても、金属層3は、半導体層2Vの側面2LVの少なくとも一部に接している。そのため、第1実施形態の磁気抵抗効果素子1Aと同様の理由に基づき、従来よりも大きなSN比を得ることができる。そして、磁気センサ10Dは、そのような磁気抵抗効果素子1Dを備えるため、従来よりも大きなSN比を得ることができる。

0072

本発明は上述の実施形態に限定されず、様々な変形態様が可能である。

0073

例えば、上述の第1実施形態の磁気抵抗効果素子1A及び第2実施形態の磁気抵抗効果素子1Bでは、金属層3は、半導体層2(半導体層2R)の側面2LEの全体又は一部に接するように設けられているが(図1図3図6図8参照)、それに加えて、又はそれに代えて、金属層3は、半導体層2(半導体層2R)の上面2Sの少なくとも一部に接するように設けられていてもよい。上述のように、半導体層2(半導体層2R)のうち、第1強磁性層4及び第2強磁性層5の間に電流を流す際に多くのキャリアが伝導する領域に金属層3が接すると、上述の空乏層形成によるキャリアの捕獲又は散乱の抑制効果は大きくなる。この観点から、金属層3が半導体層2(半導体層2R)の上面2Sに接する場合、金属層3は、上面2Sのうち、Z軸方向から見て第1強磁性層4と第2強磁性層5の間の領域である第3上面領域2SE3(図4参照)の少なくとも一部に接することが好ましい。このような例について、図15を参照して説明する。図15は、第1実施形態の磁気抵抗効果素子1A及び磁気センサ10Aの変形例に係る磁気抵抗効果素子1A2及び磁気センサ10A2を、図2に対応するように示す断面図である。本変形例の磁気抵抗効果素子1A2は、磁気抵抗効果素子1Aと比較して、金属層3が、半導体層2の側面2LEに代えて、半導体層2の上面2Sに接している。本変形例では、上述のように金属層3は、上面2Sのうち、第3上面領域2SE3(図4参照)の少なくとも一部に接することが好ましい。

0074

また、上述の第2実施形態の磁気抵抗効果素子1Bでは、金属層3は、半導体層2Rの側面のうち、X軸マイナス方向の側面(主領域2EのX軸マイナス方向の側面)以外に接しているが(図6及び図7参照)、金属層3は、半導体層2Rの側面のうち、X軸マイナス方向の当該側面にも接していてもよい。

0075

第1実施形態〜第4実施形態の磁気抵抗効果素子1A、1B、1C、1Dは、第1絶縁層6及び第2絶縁層7の一方又は両方を備えていなくてもよい。この場合、第1強磁性層4又は第2強磁性層5は、主領域2E上に直接設けられる。

0076

第1実施形態〜第4実施形態の磁気抵抗効果素子1A、1B、1C、1Dは、配線45を備えなくてもよい。この場合、磁気抵抗効果素子1A、1B、1C、1Dは、電圧源50に接続されない。

0077

また、第1実施形態〜第4実施形態の磁気抵抗効果素子1A、1B、1C、1Dにおいては、金属層3は単一の部材であるが、金属層3は、互いに分離した複数の金属層部分であってもよい。この場合、複数の金属層部分のそれぞれが、主領域2Eと接触するように設けられる。さらにこの場合、配線45は、電圧源50と複数の金属層部分のそれぞれとを電気的に接続可能な構成を有することができる。

0078

磁気抵抗効果素子1A、1B、1C、1Dにおいて第1強磁性層4及び第2強磁性層5の代わりに、たとえば非磁性材料からなる電極を主領域2Eの上面2SE、半導体層2Vの上面2SV、又は半導体層2Vの下面2MVに接するように設け、磁気抵抗効果を有さない半導体素子としてもよい。

0079

磁気センサ10A、10B、10Dでは、電流源20に代えて電圧源を用いると共に、電圧測定部30に代えて電流測定部を用い、磁気抵抗効果による抵抗の変化を電流値の変化により測定してもよい。この場合、電圧源と電流測定部とは直列に接続される。

0080

1A…磁気抵抗効果素子、2…半導体層、2E…半導体層の主領域、3…金属層、4…第1強磁性層(第1電極)、5…第2強磁性層(第2電極)。

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • パナソニックIPマネジメント株式会社の「 磁気抵抗素子およびその製造方法」が 公開されました。( 2020/10/29)

    【課題】本発明は、生産性を向上させることが可能になる磁気抵抗素子およびその製造方法を提供することを目的とする。【解決手段】本発明の磁気抵抗素子は、絶縁基板11と、前記絶縁基板11の上面の両端部に設けら... 詳細

  • 日本電産株式会社の「 モータ」が 公開されました。( 2020/10/29)

    【課題】外部磁場によって生ずる磁気センサの出力電圧のオフセットを除去する。【解決手段】開示される実施形態に係るモータは、ロータの回転位置を検出する第1の磁気センサと、第1の磁気センサに対して所定の機械... 詳細

  • 日本電産株式会社の「 モータ」が 公開されました。( 2020/10/29)

    【課題】外部磁場によって生ずる磁気センサの出力電圧のオフセットを除去する。【解決手段】開示される実施形態に係るモータは、ロータの回転位置を検出する第1の磁気センサと、極対数をNとしたときに、第1の磁気... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ