図面 (/)

技術 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機

出願人 株式会社東芝国立研究開発法人物質・材料研究機構
発明者 清水達雄奈良純金子智昭山崎隆浩田島暢夫大野隆央
出願日 2018年9月14日 (2年3ヶ月経過) 出願番号 2018-173108
公開日 2020年3月26日 (9ヶ月経過) 公開番号 2020-047666
状態 未査定
技術分野 絶縁膜の形成 縦型MOSトランジスタ
主要キーワード 重水素分子 原子状フッ素 増大抑制 カーボン面 終端領域 鉄クロム 炭化珪素ウェハ オフ方向
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2020年3月26日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (20)

課題

閾値電圧の変動の抑制が可能な半導体装置を提供する。

解決手段

実施形態の半導体装置は、炭化珪素又はダイヤモンド半導体層と、半導体層の上に位置し、第1の炭素と、第1の炭素に結合する3個の第1の原子と、第1の炭素に結合する1個の第2の原子と、を有し、第1の原子は、シリコン(Si)、アルミニウム(Al)、ハフニウム(Hf)、及び、ジルコニウム(Zr)から成る群から選ばれる一つの原子であり、第2の原子は、フッ素(F)、水素(H)、及び、重水素(D)から成る群から選ばれる一つの原子である絶縁層と、を備える。

概要

背景

次世代の半導体デバイス用の材料として炭化珪素(SiC)が期待されている。炭化珪素はシリコン(Si)と比較して、バンドギャップが3倍、破壊電界強度が約10倍、熱伝導率が約3倍と優れた物性を有する。この特性を活用すれば低損失かつ高温動作可能な半導体デバイスを実現することができる。

しかし、例えば、炭化珪素を用いてMOSFET(Meatl Oxide Semiconductor Field Effect Transistor)を形成する場合、閾値電圧が変動するという問題がある。

概要

閾値電圧の変動の抑制が可能な半導体装置を提供する。実施形態の半導体装置は、炭化珪素又はダイヤモンド半導体層と、半導体層の上に位置し、第1の炭素と、第1の炭素に結合する3個の第1の原子と、第1の炭素に結合する1個の第2の原子と、を有し、第1の原子は、シリコン(Si)、アルミニウム(Al)、ハフニウム(Hf)、及び、ジルコニウム(Zr)から成る群から選ばれる一つの原子であり、第2の原子は、フッ素(F)、水素(H)、及び、重水素(D)から成る群から選ばれる一つの原子である絶縁層と、を備える。

目的

本発明が解決しようとする課題は、閾値電圧の変動の抑制が可能な半導体装置を提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

炭化珪素又はダイヤモンド半導体層と、前記半導体層の上に位置し、第1の炭素と、前記第1の炭素に結合する3個の第1の原子と、前記第1の炭素に結合する1個の第2の原子と、を有し、前記第1の原子は、シリコン(Si)、アルミニウム(Al)、ハフニウム(Hf)、及び、ジルコニウム(Zr)から成る群から選ばれる一つの原子であり、前記第2の原子は、フッ素(F)、水素(H)、及び、重水素(D)から成る群から選ばれる一つの原子である絶縁層と、を備える半導体装置

請求項2

前記絶縁層は、酸化物、又は、酸窒化物である請求項1記載の半導体装置。

請求項3

前記絶縁層は、酸化シリコンである請求項1又は請求項2記載の半導体装置。

請求項4

前記絶縁層は、第2の炭素と、前記第2の炭素に結合する前記第1の原子と同一種類の3個の第3の原子を有し、前記第1の炭素は前記第2の炭素よりも多い請求項1ないし請求項3いずれか一項記載の半導体装置。

請求項5

前記第1の炭素はsp3軌道を有し、前記第2の炭素はsp2軌道を有する請求項4記載の半導体装置。

請求項6

前記半導体層と前記絶縁層との間に位置し、窒素(N)、リン(P)、ヒ素(As)、アンチモン(Sb)、ビスマス(Bi)、スカンジウム(Sc)、イットリウム(Y)、及び、ランタノイド(La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu)から成る群から選ばれる少なくとも一つの元素を含む領域を、更に備える請求項1ないし請求項5いずれか一項記載の半導体装置。

請求項7

前記半導体層との間に前記絶縁層を挟むゲート電極を、更に備える請求項1ないし請求項6いずれか一項記載の半導体装置。

請求項8

前記絶縁層の厚さは30nm以上100nm以下である請求項1ないし請求項7いずれか一項記載の半導体装置。

請求項9

前記半導体層の前記絶縁層に対向する面が、シリコン面a面、m面、又は、カーボン面とのオフ角が8度以下の面である請求項1ないし請求項8いずれか一項記載の半導体装置。

請求項10

請求項1乃至請求項9いずれか一項記載の半導体装置を備えるインバータ回路

請求項11

請求項1乃至請求項9いずれか一項記載の半導体装置を備える駆動装置

請求項12

請求項1乃至請求項9いずれか一項記載の半導体装置を備える車両。

請求項13

請求項1乃至請求項9いずれか一項記載の半導体装置を備える昇降機

請求項14

炭化珪素又はダイヤモンドの半導体層の上に絶縁膜を形成し、加熱触媒体法によって生成された原子状フッ素(F)、原子状水素(H)、又は、原子状重水素(D)を前記絶縁膜に照射する処理を行う半導体装置の製造方法。

請求項15

前記絶縁膜を形成した後、前記処理の前に、非酸化性雰囲気で900℃以上の熱処理を行う請求項14記載の半導体装置の製造方法。

請求項16

前記絶縁膜の厚さは30nm以上である請求項14又は請求項15記載の半導体装置の製造方法。

請求項17

前記処理を行う前に、窒素(N)、リン(P)、ヒ素(As)、アンチモン(Sb)、ビスマス(Bi)、スカンジウム(Sc)、イットリウム(Y)、及び、ランタノイド(La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu)から成る群から選ばれる少なくとも一つの元素を含む雰囲気中で熱処理を行う請求項14ないし請求項16いずれか一項記載の半導体装置の製造方法。

技術分野

0001

本発明の実施形態は、半導体装置、半導体装置の製造方法、インバータ回路駆動装置、車両、及び、昇降機に関する。

背景技術

0002

次世代の半導体デバイス用の材料として炭化珪素(SiC)が期待されている。炭化珪素はシリコン(Si)と比較して、バンドギャップが3倍、破壊電界強度が約10倍、熱伝導率が約3倍と優れた物性を有する。この特性を活用すれば低損失かつ高温動作可能な半導体デバイスを実現することができる。

0003

しかし、例えば、炭化珪素を用いてMOSFET(Meatl Oxide Semiconductor Field Effect Transistor)を形成する場合、閾値電圧が変動するという問題がある。

先行技術

0004

特開2017−216305号公報

発明が解決しようとする課題

0005

本発明が解決しようとする課題は、閾値電圧の変動の抑制が可能な半導体装置を提供することにある。

課題を解決するための手段

0006

実施形態の半導体装置は、炭化珪素又はダイヤモンド半導体層と、前記半導体層の上に位置し、第1の炭素と、前記第1の炭素に結合する3個の第1の原子と、前記第1の炭素に結合する1個の第2の原子と、を有し、前記第1の原子は、シリコン(Si)、アルミニウム(Al)、ハフニウム(Hf)、及び、ジルコニウム(Zr)から成る群から選ばれる一つの原子であり、前記第2の原子は、フッ素(F)、水素(H)、及び、重水素(D)から成る群から選ばれる一つの原子である絶縁層と、を備える。

図面の簡単な説明

0007

第1の実施形態の半導体装置の模式断面図。
SiC半導体結晶構造を示す図。
第1の実施形態の第1の結合構造の説明図。
第1の実施形態の第1の結合構造を例示する図。
第1の実施形態の第2の結合構造の説明図。
第1の実施形態の第2の結合構造を例示する図。
第1の実施形態の半導体装置の製造方法の工程フロー図
第1の実施形態の半導体装置の製造方法の作用の説明図。
第1の実施形態の半導体装置の作用及び効果の説明図。
第2の実施形態の半導体装置の模式断面図。
第2の実施形態の終端元素濃度分布を示す図。
第2の実施形態の半導体装置の製造方法の工程フロー図。
第3の実施形態の半導体装置の模式断面図。
第3の実施形態の半導体装置の作用及び効果の説明図。
第4の実施形態の半導体装置の模式断面図。
第5の実施形態の駆動装置の模式図。
第6の実施形態の車両の模式図。
第7の実施形態の車両の模式図。
第8の実施形態の昇降機の模式図。

実施例

0008

以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材などには同一の符号を付し、一度説明した部材などについては適宜その説明を省略する。

0009

また、以下の説明において、n+、n、n−及び、p+、p、p−の表記がある場合は、各導電型における不純物濃度の相対的な高低を表す。すなわちn+はnよりもn型の不純物濃度が相対的に高く、n−はnよりもn型の不純物濃度が相対的に低いことを示す。また、p+はpよりもp型の不純物濃度が相対的に高く、p−はpよりもp型の不純物濃度が相対的に低いことを示す。なお、n+型、n−型を単にn型、p+型、p−型を単にp型と記載する場合もある。

0010

(第1の実施形態)
第1の実施形態の半導体装置は、炭化珪素又はダイヤモンドの半導体層と、半導体層の上に位置し、第1の炭素と、第1の炭素に結合する3個の第1の原子と、第1の炭素に結合する1個の第2の原子と、を有し、第1の原子は、シリコン(Si)、アルミニウム(Al)、ハフニウム(Hf)、及び、ジルコニウム(Zr)から成る群から選ばれる一つの原子であり、第2の原子は、フッ素(F)、水素(H)、及び、重水素(D)から成る群から選ばれる一つの原子である絶縁層と、を備える。

0011

以下、半導体層が炭化珪素、絶縁層が酸化シリコンである場合を例に説明する。

0012

図1は、第1の実施形態の半導体装置の模式断面図である。第1の実施形態の半導体装置は、MOSFET100である。MOSFET100は、pウェルソース領域をイオン注入で形成する、Double Implantation MOSFET(DIMOSFET)である。また、MOSFET100は、電子キャリアとするnチャネル型のMOSFETである。

0013

このMOSFET100は、炭化珪素基板12、ドリフト層14(炭化珪素層)、pウェル領域16(炭化珪素層)、ソース領域18、pウェルコンタクト領域20、ゲート絶縁層28(絶縁層)、ゲート電極30、層間絶縁膜32、ソース電極34、及び、ドレイン電極36を備える。

0014

炭化珪素基板12は、例えば、n+型の4H−SiCの基板である。炭化珪素基板12は、例えば、窒素(N)をn型不純物として含む。炭化珪素基板12のn型不純物の不純物濃度は、例えば、1×1018cm−3以上1×1020cm−3以下である。

0015

図2は、SiC半導体の結晶構造を示す図である。SiC半導体の代表的な結晶構造は、4H−SiCのような六方晶系である。六角柱の軸方向に沿うc軸法線とする面(六角柱の頂面)の一方が(0001)面である。(0001)面と等価な面を、シリコン面と称し{0001}面と表記する。シリコン面の最表面にはSi(シリコン)が配列している。

0016

六角柱の軸方向に沿うc軸を法線とする面(六角柱の頂面)の他方が(000−1)面である。(000−1)面と等価な面を、カーボン面と称し{000−1}面と表記する。カーボン面の最表面にはC(炭素)が配列している。

0017

一方、六角柱の側面(柱面)が、(1−100)面と等価な面であるm面、すなわち{1−100}面である。また、隣り合わない一対の稜線を通る面が(11−20)面と等価な面であるa面、すなわち{11−20}面である。m面及びa面の最表面には、Si(シリコン)及びC(炭素)の双方が配列している。

0018

以下、炭化珪素基板12の表面がシリコン面に対し0度以上8度以下傾斜した面、裏面がカーボン面に対し0度以上8度以下傾斜した面である場合を例に説明する。炭化珪素基板12の表面がシリコン面に対し0度以上8度以下のオフ角を備える。

0019

ドリフト層14は、炭化珪素基板12の表面上に設けられる。ドリフト層14は、n−型の炭化珪素層である。ドリフト層14は、例えば、窒素をn型不純物として含む。

0020

ドリフト層14のn型不純物の不純物濃度は、例えば、5×1015cm−3以上2×1016cm−3以下である。ドリフト層14は、例えば、炭化珪素基板12上にエピタキシャル成長により形成されたSiCのエピタキシャル成長層である。

0021

ドリフト層14の表面も、シリコン面に対し0度以上8度以下傾斜した面である。ドリフト層14の厚さは、例えば、5μm以上100μm以下である。

0022

pウェル領域16は、ドリフト層14の一部表面に設けられる。pウェル領域16は、p型の炭化珪素領域である。pウェル領域16は、例えば、アルミニウム(Al)をp型不純物として含む。pウェル領域16のp型不純物の不純物濃度は、例えば、5×1015cm−3以上1×1017cm−3以下である。

0023

pウェル領域16の深さは、例えば、0.4μm以上0.8μm以下である。pウェル領域16は、MOSFET100のチャネル領域として機能する。

0024

pウェル領域16の表面も、シリコン面に対し0度以上8度以下傾斜した面である。

0025

ソース領域18は、pウェル領域16の一部表面に設けられる。ソース領域18は、n+型の炭化珪素層である。ソース領域18は、例えば、リン(P)をn型不純物として含む。ソース領域18のn型不純物の不純物濃度は、例えば、1×1018cm−3以上1×1022cm−3cm以下である。

0026

ソース領域18の深さは、pウェル領域16の深さよりも浅い。ソース領域18の深さは、例えば、0.2μm以上0.4μm以下である。

0027

pウェルコンタクト領域20は、pウェル領域16の一部表面に設けられる。pウェルコンタクト領域20は、ソース領域18の側方に設けられる。pウェルコンタクト領域20は、p+型の炭化珪素領域である。

0028

pウェルコンタクト領域20は、例えば、アルミニウムをp型不純物として含む。pウェルコンタクト領域20のp型不純物の不純物濃度は、例えば、1×1018cm−3以上1×1022cm−3以下である。

0029

pウェルコンタクト領域20の深さは、pウェル領域16の深さよりも浅い。pウェルコンタクト領域20の深さは、例えば、0.2μm以上0.4μm以下である。

0030

ゲート絶縁層28は、pウェル領域16とゲート電極30との間に設けられる。ゲート絶縁層28は、ドリフト層14及びpウェル領域16の上に設けられる。ゲート絶縁層28は、ドリフト層14及びpウェル領域16の表面に、連続的に形成される。

0031

ゲート絶縁層28は、酸化シリコンである。ゲート絶縁層28は、例えば、酸化シリコン以外の酸化物、又は、酸窒化物であっても構わない。ゲート絶縁層28は、例えば、酸化アルミニウム酸化ハフニウム酸化ジルコニウム酸窒化シリコンなどであっても構わない。

0032

ゲート絶縁層28の厚さは、例えば、30nm以上100nm以下である。ゲート絶縁層28は、MOSFET100のゲート絶縁層として機能する。

0033

ゲート絶縁層28中には、炭素が含まれる。ゲート絶縁層28中の炭素濃度は、例えば、2×1016cm−3以上2×1022cm−3以下である。

0034

ゲート絶縁層28中の炭素の濃度は、例えば、二次イオン質量分析法(Secondary Ion Mass Specroscopy:SIMS)により測定することが可能である。

0035

図3は、第1の実施形態の第1の結合構造の説明図である。ゲート絶縁層28は、第1の結合構造を有する。

0036

第1の結合構造は、第1の炭素(C)と、第1の炭素(C)に結合する3個の第1の原子(A1)と、第1の炭素(C)に結合する1個の第2の原子(A2)と、を有する。第1の原子(A1)は、シリコン(Si)、アルミニウム(Al)、ハフニウム(Hf)、及び、ジルコニウム(Zr)から成る群から選ばれる一つの原子である。第2の原子(A2)は、フッ素(F)、水素(H)、及び、重水素(D)から成る群から選ばれる一つの原子である。

0037

図4は、第1の実施形態の第1の結合構造を例示する図である。図4は、第1の原子(A1)がシリコン(Si)、第2の原子(A2)がフッ素の場合を示す。図4(a)は2次元的に、図4(b)は3次元的に結合構造を示す。

0038

図4は、ゲート絶縁層28が酸化シリコンの場合であり、第1の原子(A1)がシリコン(Si)となる。例えば、ゲート絶縁層28が酸化アルミニウムの場合、第1の原子(A1)が、アルミニウム(Al)となる。また、例えば、ゲート絶縁層28が酸化ハフニウムの場合、第1の原子(A1)が、ハフニウム(Hf)となる。また、例えば、ゲート絶縁層28が酸化ジルコニウムの場合、第1の原子(A1)が、ジルコニウム(Zr)となる。

0039

第1の結合構造では、第1の炭素(C)の配位数は4である。第1の炭素(C)は、sp3軌道を有する。第1の炭素(C)と、第1の原子(A1)、及び、第2の原子(A2)は、sp3軌道により結合している。

0040

図5は、第1の実施形態の第2の結合構造の説明図である。ゲート絶縁層28は、第2の結合構造を有する場合がある。

0041

第2の結合構造は、第2の炭素(C)と、第2の炭素(C)に結合する第1の結合構造に含まれる第1の原子(A1)と同一種類の3個の第3の原子(A3)を有する。第2の炭素(C)は、3個の第3の原子(A3)とのみ結合する。

0042

図6は、第1の実施形態の第2の結合構造を例示する図である。図6は、第3の原子(A3)がシリコン(Si)の場合を示す。図6(a)は2次元的に、図6(b)は3次元的に結合構造を示す。

0043

図6は、ゲート絶縁層28が酸化シリコンの場合であり、第1の原子(A1)がシリコン(Si)となる。例えば、ゲート絶縁層28が酸化アルミニウムの場合、第1の原子(A1)が、アルミニウム(Al)となる。また、例えば、ゲート絶縁層28が酸化ハフニウムの場合、第1の原子(A1)が、ハフニウム(Hf)となる。また、例えば、ゲート絶縁層28が酸化ジルコニウムの場合、第1の原子(A1)が、ジルコニウム(Zr)となる。

0044

第2の結合構造では、第2の炭素(C)の配位数は3である。第2の炭素(C)は、sp2軌道を有する。第2の炭素(C)とシリコン(Si)は、sp2軌道により結合している。第2の炭素(C)は結合に寄与しないpz軌道を有する。

0045

ゲート絶縁層28の中の第1の炭素(C)は、例えば、第2の炭素(C)よりも多い。ゲート絶縁層28の中の第1の炭素(C)の密度は、例えば、第2の炭素(C)の密度よりも高い。言い換えれば、ゲート絶縁層28の中の第1の結合構造は、第2の結合構造よりも多い。ゲート絶縁層28の中の第1の結合構造の密度は、第2の結合構造の密度よりも高い。

0046

ゲート絶縁層28中の第1の結合構造及び第2の結合構造の存在の有無は、例えば、X線光電子分光(X−ray Photoelectron Spectroscopy:XPS)により判定することが可能である。また、ゲート絶縁層28中の第1の結合構造と第2の結合構造の量や密度の違いも、XPSにより判定することが可能である。

0047

ゲート電極30は、ゲート絶縁層28の上に設けられる。ゲート電極30は、ドリフト層14との間にゲート絶縁層28を挟む。

0048

ゲート電極30には、例えば、n型不純物又はp型不純物を含む多結晶シリコンが適用可能である。

0049

層間絶縁膜32は、ゲート電極30上に形成される。層間絶縁膜32は、例えば、酸化シリコン膜である。

0050

ソース電極34は、ソース領域18とpウェルコンタクト領域20とに電気的に接続される。ソース電極34は、pウェル領域16に電位を与えるpウェル電極としても機能する。

0051

ソース電極34は、例えば、Ni(ニッケル)のバリアメタル層と、バリアメタル層上のアルミニウムのメタル層との積層で構成される。ニッケルのバリアメタル層と炭化珪素層は、反応してニッケルシリサイド(NiSi、Ni2Siなど)を形成しても構わない。ニッケルのバリアメタル層とアルミニウムのメタル層とは、反応により合金を形成しても構わない。

0052

ドレイン電極36は、炭化珪素基板12のドリフト層14と反対側、すなわち、裏面側に設けられる。ドレイン電極36は、例えば、ニッケルである。ニッケルは、炭化珪素基板12と反応して、ニッケルシリサイド(NiSi、Ni2Siなど)を形成しても構わない。

0053

なお、第1の実施形態において、n型不純物は、例えば、窒素やリンである。n型不純物としてヒ素(As)又はアンチモン(Sb)を適用することも可能である。

0054

また、第1の実施形態において、p型不純物は、例えば、アルミニウムである。p型不純物として、ボロン(B)、ガリウム(Ga)、インジウム(In)を適用することも可能である。

0055

次に、第1の実施形態の半導体装置の製造方法について説明する。

0056

第1の実施形態の半導体装置の製造方法は、炭化珪素の半導体層の上に絶縁膜を形成し、加熱触媒体法によって生成された原子状フッ素(F)、原子状水素(H)、又は、原子状重水素(D)を絶縁膜に照射する処理を行う。以下、原子状フッ素(F)を照射する場合を例に説明する。

0057

図7は、第1の実施形態の半導体装置の製造方法の工程フロー図である。

0058

図7に示すように、第1の実施形態の半導体装置の製造方法は、ドリフト層形成(ステップS100)、p型不純物イオン注入(ステップS102)、n型不純物イオン注入(ステップS104)、p型不純物イオン注入(ステップS106)、第1の酸化シリコン膜形成(ステップS108)、第2の酸化シリコン膜形成(ステップS110)、第1のアニール(ステップS112)、原子状フッ素照射(ステップS114)、ゲート電極形成(ステップS116)、層間絶縁膜形成(ステップS118)、ソース電極形成(ステップS120)、ドレイン電極形成(ステップS122)、及び、第2のアニール(ステップS124)を備える。

0059

まず、n+型の炭化珪素基板12を準備する。炭化珪素基板12は、例えば、4H−SiCである。炭化珪素基板12は、例えば、炭化珪素ウェハである。

0060

炭化珪素基板12は、n型不純物として窒素を含む。炭化珪素基板12のn型不純物の不純物濃度は、例えば、1×1018cm−3以上1×1020cm−3以下である。炭化珪素基板12の厚さは、例えば、350μmである。炭化珪素基板12は、裏面のドレイン電極36を形成する前に、90μm程度に薄膜化してもよい。

0061

ステップS100では、炭化珪素基板12のシリコン面上にエピタキシャル成長法により、ドリフト層14を形成する。ドリフト層14は、4H−SiCである。

0062

ドリフト層14は、n型不純物として、窒素を含む。ドリフト層14のn型不純物の不純物濃度は、例えば、5×1015cm−3以上2×1016cm−3以下である。ドリフト層14の厚さは、例えば、5μm以上100μm以下である。

0063

ステップS102では、まず、フォトリソグラフィーエッチングによるパターニングにより、第1のマスク材を形成する。そして、第1のマスク材をイオン注入マスクとして用いて、p型不純物であるアルミニウムをドリフト層14にイオン注入する。イオン注入によりpウェル領域16が形成される。

0064

ステップS104では、まず、フォトリソグラフィーとエッチングによるパターニングにより、第2のマスク材を形成する。そして、第2のマスク材をイオン注入マスクとして用いて、n型不純物である窒素をドリフト層14にイオン注入し、ソース領域18を形成する。

0065

ステップS106では、フォトリソグラフィーとエッチングによるパターニングにより、第3のマスク材を形成する。第3のマスク材をイオン注入マスクとして用いて、p型不純物であるアルミニウムをドリフト層14にイオン注入し、pウェルコンタクト領域20を形成する。

0066

ステップS108では、ドリフト層14及びpウェル領域16を熱酸化し、ドリフト層14及びpウェル領域16上に第1の酸化シリコン膜を形成する。第1の酸化シリコン膜は、ゲート絶縁層28の一部となる。

0067

熱酸化は、例えば、ドライ酸素雰囲気で行われる。熱酸化の温度は、例えば、1000℃以上1250℃以下である。第1の酸化シリコン膜の厚さは、例えば、1nm以上10nm以下である。

0068

第1の酸化シリコン膜には、ドリフト層14及びpウェル領域16の熱酸化により生じた余剰の炭素が取り込まれる。そして、第1の酸化シリコン膜に取り込まれた炭素の一部は、第1の酸化シリコン膜中で3個のシリコンと結合し安定化する。言い換えれば、第1の酸化シリコン膜に取り込まれた炭素の一部は、第1の酸化シリコン膜中で第2の結合構造を形成して安定化する。

0069

ステップS110では、第1のゲート絶縁膜の上に第2の酸化シリコン膜を形成する。第2の酸化シリコン膜は、ゲート絶縁層28の一部となる。

0070

第2の酸化シリコン膜は、例えば、CVD法(Chemical Vapor Deposition法)、又は、PVD法(Physical Vapoer Deposition)により形成される堆積膜である。第2の酸化シリコン膜の厚さは、例えば、20nm以上100nm以下である。

0071

第2の酸化シリコン膜は、例えば、オルトケイ酸テトラエチル(TEOS)をソースガスとしてCVD法により形成される酸化シリコン膜である。

0072

ステップS112では、第1のアニールが行われる。第1のアニールは、例えば、非酸化性雰囲気で行われる。第1のアニールの温度は、例えば、900℃以上1300℃以下である。第1のアニールは、第1の酸化シリコン膜、及び、第2の酸化シリコン膜のデンシファイアニールである。第1のアニールにより、第1の酸化シリコン膜、及び、第2の酸化シリコン膜が緻密な膜となる。

0073

ステップS114では、加熱触媒体法によって生成された原子状フッ素(F)が、第1の酸化シリコン膜及び第2の酸化シリコン膜に照射される。加熱触媒体法によって生成された原子状フッ素(F)が、第1の酸化シリコン膜及び第2の酸化シリコン膜に導入される。

0074

加熱触媒体法は、熱解離用の金属フィラメントにより熱解離を起こさせる原子状元素生成方法である。加熱触媒体法により、フッ素分子水素分子重水素分子を、それぞれ、フッ素原子水素原子重水素原子解離させることができる。金属フィラメントは、例えば、タングステンモリブデン鉄クロム、レ二ウム、又は、トリウムである。

0075

加熱触媒体法で、加熱したタングステンフィラメントフッ素ガスを導入する。タングステンフィラメント上でフッ素分子の解離吸着が起こる。そして、原子状フッ素がタングステンフィラメント上から熱脱離する。タングステンフィラメントの加熱温度は、例えば、1600℃である。

0076

原子状フッ素は、第1の酸化シリコン膜及び第2の酸化シリコン膜に照射される。原子状フッ素は、第1の酸化シリコン膜及び第2の酸化シリコン膜に導入される。

0077

図8は、第1の実施形態の半導体装置の製造方法の作用の説明図である。第1の酸化シリコン膜及び第2の酸化シリコン膜に導入された原子状フッ素は、第2の結合構造の中の炭素と結合し、第1の結合構造を形成する。言い換えれば、第2の結合構造が、第1の結合構造に変換される。

0078

ステップS116では、第2のゲート絶縁膜上に、ゲート電極30を形成する。ゲート電極30は、例えば、n型不純物又はp型不純物を含む多結晶シリコンである。

0079

ステップS118では、ゲート電極30上に、層間絶縁膜32が形成される。層間絶縁膜32は、例えば、酸化シリコン膜である。

0080

ステップS120で、ソース電極34が形成される。ソース電極34は、ソース領域18、及び、pウェルコンタクト領域20上に形成される。ソース電極34は、例えば、ニッケル(Ni)とアルミニウム(Al)のスパッタにより形成される。

0081

ステップS122では、ドレイン電極36が形成される。ドレイン電極36は、炭化珪素基板12の裏面側に形成される。ドレイン電極36は、例えば、ニッケルのスパッタにより形成される。

0082

ステップS124では、第2のアニールが行われる。第2のアニールは、例えば、アルゴンガス雰囲気で、400℃以上1000℃以下で行われる。第2のアニールにより、ソース電極34とドレイン電極36のコンタクト抵抗が低減する。

0083

以上の製造方法により、図1に示すMOSFET100が形成される。

0084

次に、第1の実施形態の半導体装置の作用及び効果について説明する。

0085

炭化珪素を用いてMOSFETを形成する場合、閾値電圧の変動が生ずるという問題がある。ゲート絶縁層のバンドギャップ中に存在するエネルギー準位(energy state)が、閾値電圧の変動を引き起こすことが考えられる。

0086

また、炭化珪素を用いてMOSFETを形成する場合、キャリアの移動度劣化するという問題がある。炭化珪素層とゲート絶縁層との間の界面準位(surface state)やゲート絶縁層のバンドギャップ中に存在するエネルギー準位がキャリアの移動度の劣化を引き起こすと考えられる。

0087

また、ゲート絶縁膜のリーク電流が増大するという問題がある。ゲート絶縁層のバンドギャップ中に存在するエネルギー準位が、ゲート絶縁膜のリーク電流を引き起こすことが考えられる。

0088

第1の実施形態のMOSFE100は、ゲート絶縁層中にエネルギー準位を形成する3配位の炭素が低減されている。したがって、閾値電圧の変動、キャリアの移動度の劣化、及び、ゲート絶縁膜のリーク電流の増大が抑制される。よって、特性の向上したMOSFETが実現される。以下、詳述する。

0089

発明者らの第一原理計算により、酸化シリコン膜の中に炭素が拡散すると、3個のシリコンと結合する3配位の炭素が、多量に生成されることが明らかになった。すなわち、図5に示す第2の結合構造が、酸化シリコン膜中に多量に生成されることが明らかになった。

0090

例えば、第1の酸化シリコン膜の熱酸化による形成や、第2の酸化シリコン膜のデンシファイアニールの際に、炭化珪素が酸化されることで余剰の炭素が発生する。この余剰の炭素が、第1の酸化シリコン膜や第2の酸化シリコン膜に拡散することで、第2の結合構造が生成される。

0091

図9は、第1の実施形態の半導体装置の作用及び効果の説明図である。図9(a)は、酸化シリコン膜中に第2の結合構造がある場合のバンド図である。図9(b)は、酸化シリコン膜中に第1の結合構造がある場合のバンド図である。図9は、発明者の第一原理計算に基づいている。

0092

酸化シリコン膜中に3個のシリコンと結合する3配位の炭素がある場合、すなわち、第2の結合構造がある場合、図9(a)に示すように、酸化シリコン膜中に電子が入っていないエネルギー準位(図9中の白丸)と、電子で埋まったエネルギー準位(図9中の黒丸)が生じることが明らかになった。

0093

第2の結合構造で生じるエネルギー準位は、4H−SiCのバンドギャップの中央付近に位置する。MOSFETの動作中に、第2の結合構造で生じるエネルギー準位に電子がトラップされたり、デトラップしたりすることで、MOSFETの閾値電圧の変動が生じると考えられる。また、第2の結合構造で生じるエネルギー準位は、キャリアの移動度の劣化やゲート絶縁膜のリーク電流の増大の要因にもなると考えられる。

0094

一方、図9(b)に示すように、酸化シリコン膜中の第1の結合構造の場合、酸化シリコン膜中には、電子で埋まった準位のみがある。言い換えれば、酸化シリコン膜のバンドギャップ中には、電子がトラップされたり、デトラップしたりするエネルギー準位がない。

0095

したがって、第1の結合構造は、閾値電圧の変動、キャリアの移動度の劣化、及び、ゲート絶縁膜のリーク電流の増大を生じさせない。

0096

第1の実施形態のMOSFET100は、酸化シリコン膜中の第2の結合構造が、第1の結合構造に変換されている。したがって、第2の結合構造がもたらす、酸化シリコン膜中の有害なエネルギー準位が消滅する。よって、MOSFET100の、閾値電圧の変動、キャリアの移動度の劣化及び、ゲート絶縁膜のリーク電流の増大が抑制される。

0097

第1の実施形態のMOSFET100の製造方法では、ステップS112において、原子状フッ素を用いて第2の結合構造が、第1の結合構造に変換される。原子状フッ素を用いることで、第2の結合構造が、高い効率で第1の結合構造に変換される。また、原子状フッ素を用いることで、酸化シリコン膜が厚い場合、例えば、30nm以上の厚さがあったとしても、酸化シリコン膜に活性なフッ素を導入し、第2の結合構造を第1の結合構造に変換することが可能となる。また、例えば、フッ素プラズマを用いる場合と比較すると、炭化珪素層やゲート絶縁膜に与えるダメージが小さくなる。フッ素プラズマを用いる場合、反応性が高いため、絶縁膜中では10nm程度で失活する。この過程で、絶縁膜に必要以上にダメージを与える。プラズマ状態ではなく、原子状元素を用いることで、失活することなく、つまり、絶縁膜への無用のダメージを与えることなく、かつ、絶縁膜全体において、第2の結合状態を第1の結合状態への変換する作用だけを実現することができる。したがって、信頼性の高いMOSFET100が実現できる。

0098

ゲート絶縁層28の中の第1の炭素(C)は、第2の炭素(C)よりも多いことが好ましい。言い換えれば、ゲート絶縁層28の中の第1の結合構造は、第2の結合構造よりも多いことが好ましい。ゲート絶縁層28の中の第2の結合構造の量が低減されることで、MOSFETの特性が向上する。

0099

ステップS112において、原子状フッ素を用いて第2の結合構造を、第1の結合構造に変換している。例えば、十分な量の原子状フッ素を、十分な時間供給することで、ほぼ全ての第2の結合構造を、第1の結合構造に変換することが可能である。

0100

以上、第1の実施形態によれば、MOSFETの閾値電圧の変動が抑制される。また、MOSFETのキャリアの移動度の劣化が抑制される。また、MOSFETのリーク電流の増大が抑制される。よって、特性の向上したMOSFETが実現される。

0101

(第2の実施形態)
第2の実施形態の半導体装置は、半導体層と絶縁層との間に位置し、窒素(N)、リン(P)、ヒ素(As)、アンチモン(Sb)、ビスマス(Bi)、スカンジウム(Sc)、イットリウム(Y)、及び、ランタノイド(La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu)から成る群から選ばれる少なくとも一つの元素を含む領域を、更に備える点で、第1の実施形態と異なっている。以下、第1の実施形態と重複する内容については、一部記述を省略する。

0102

図10は、第2の実施形態の半導体装置の模式断面図である。第2の実施形態の半導体装置は、MOSFET200である。MOSFET200は、DIMOSFETである。また、MOSFET200は、電子をキャリアとするnチャネル型のMOSFETである。

0103

MOSFET200は、炭化珪素基板12、ドリフト層14(炭化珪素層)、pウェル領域16(炭化珪素層)、ソース領域18、pウェルコンタクト領域20、ゲート絶縁層28(絶縁層)、ゲート電極30、層間絶縁膜32、ソース電極34、ドレイン電極36、及び、界面領域40(領域)を備える。

0104

界面領域40は、ドリフト層14及びpウェル領域16と、ゲート絶縁層28との間に位置する。界面領域40は、窒素(N)、リン(P)、ヒ素(As)、アンチモン(Sb)、ビスマス(Bi)、スカンジウム(Sc)、イットリウム(Y)、及び、ランタノイド(La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu)の群の少なくとも一つの元素(終端元素)を含む。

0105

図11は、第2の実施形態の終端元素の濃度分布を示す図である。

0106

終端元素は、ドリフト層14及びpウェル領域16と、ゲート絶縁層28との間の界面に偏析している。終端元素の濃度分布のピークが、界面領域40内にある。

0107

終端元素の濃度分布のピークに対する半値全幅は、例えば、1nm以下である。また、濃度分布のピークに対する半値全幅は、例えば、0.25nm以下であることが望ましく、0.2nm未満であることがより望ましい。

0108

終端元素は、ドリフト層14及びpウェル領域16の最上層シリコン原子又は炭素原子置換している。最上層の原子を置換しているため、終端元素は炭化珪素層と3配位していることになる。言い換えれば、終端元素は、炭化珪素の結晶格子のシリコン原子又は炭素原子の位置にある。つまり、終端元素は、炭化珪素層の炭素原子と3配位、又は、炭化珪素層のシリコン原子と3配位していることになる。

0109

界面領域40における終端元素の濃度分布のピーク値は、例えば、4×1016cm−3以上4×1020cm−3以下である。

0110

界面領域40中の終端元素の濃度及び分布は、例えば、二次イオン質量分析法(Secondary Ion Mass Specroscopy:SIMS)により測定することが可能である。また、終端元素の濃度及び分布は、例えば、XPS、TEM−EDX、Atom Probe、HR−RBSなどにより電子状態とその空間分布の特定が可能となる。また、赤外分光法(Infrared Spectroscopy)、ラマン分光法によっても、炭化珪素層に3配位する構造に基づく振動モードが観測される。

0111

ゲート絶縁層28及び炭化珪素層における終端元素の濃度は、例えば、2×1016cm−3以下である。

0112

次に、第2の実施形態の半導体装置の製造方法について説明する。

0113

第2の実施形態の半導体装置の製造方法は、原子状フッ素を照射する前に、窒素(N)、リン(P)、ヒ素(As)、アンチモン(Sb)、ビスマス(Bi)、スカンジウム(Sc)、イットリウム(Y)、及び、ランタノイド(La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu)から成る群から選ばれる少なくとも一つの元素を含む雰囲気中で熱処理を行う点で、第1の実施形態の製造方法と異なる。

0114

図12は、第2の実施形態の半導体装置の製造方法の工程フロー図である。

0115

図12に示すように、第2の実施形態の半導体装置の製造方法は、ドリフト層形成(ステップS100)、p型不純物イオン注入(ステップS102)、n型不純物イオン注入(ステップS104)、p型不純物イオン注入(ステップS106)、第1の酸化シリコン膜形成(ステップS108)、界面終端熱処理(ステップS109)、第2の酸化シリコン膜形成(ステップS110)、第1のアニール(ステップS112)、原子状フッ素照射(ステップS114)、ゲート電極形成(ステップS116)、層間絶縁膜形成(ステップS118)、ソース電極形成(ステップS120)、ドレイン電極形成(ステップS122)、及び、第2のアニール(ステップS124)を備える。

0116

ステップS109では、窒素(N)、リン(P)、ヒ素(As)、アンチモン(Sb)、ビスマス(Bi)、スカンジウム(Sc)、イットリウム(Y)、及び、ランタノイド(La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu)の群の少なくとも一つの元素(終端元素)を含む雰囲気中で熱処理を行う。熱処理の温度は、例えば、300℃以上900℃以下である。

0117

ステップS109により、界面領域40が形成される。

0118

次に、第2の実施形態の半導体装置の作用及び効果について説明する。

0119

炭化珪素を用いてMOSFETを形成する場合、キャリアの移動度が劣化するという問題がある。炭化珪素層とゲート絶縁層との間の界面準位(surface state)やゲート絶縁層中のエネルギー準位(energy state)がキャリアの移動度の劣化を引き起こすと考えられる。

0120

炭化珪素層とゲート絶縁層との間の界面準位は、炭化珪素層の最上層のシリコン原子又は炭素原子のダングリングボンドにより生じると考えられる。

0121

第2の実施形態のMOSFET200では、炭化珪素層とゲート絶縁層28との間の界面準位の量が、界面領域40を形成することで低減される。MOSFET200では、ドリフト層14及びpウェル領域16の最上層の、ダングリングボンドを有するシリコン原子、又は、ダングリングボンドを有する炭素原子が、終端元素により置換される。したがって、ダングリングボンドが減少する。よって、MOSFET200では、キャリアの移動度の劣化が抑制される。

0122

以上、第2の実施形態によれば、MOSFETの閾値電圧の変動が抑制される。また、MOSFETのキャリアの移動度の劣化が更に抑制される。また、MOSFETのリーク電流の増大が抑制される。よって、特性の向上したMOSFETが実現される。

0123

(第3の実施形態)
第3の実施形態の半導体装置は、トレンチ内にゲート電極を備えるトレンチゲート型のMOSFETである点で、第1の実施形態と異なっている。以下、第1の実施形態と重複する内容については、一部記述を省略する。

0124

図13は、第3の実施形態の半導体装置の模式断面図である。第3の実施形態の半導体装置は、MOSFET300である。MOSFET300は、トレンチ内にゲート電極を備えるトレンチゲート型のMOSFETである。また、MOSFET300は、電子をキャリアとするnチャネル型のMOSFETである。

0125

MOSFET300は、炭化珪素基板12、ドリフト層14(炭化珪素層)、pウェル領域16(炭化珪素層)、ソース領域18、pウェルコンタクト領域20、ゲート絶縁層28(絶縁層)、ゲート電極30、層間絶縁膜32、ソース電極34、ドレイン電極36、及び、トレンチ50を備える。トレンチ50は、第1の側面50a、第2の側面50b、底面50cを有する。

0126

炭化珪素基板12の表面は、シリコン面に対し0度以上8度以下のオフ角を備える。炭化珪素基板12の表面のオフ方向は、例えば、<11−20>方向である。

0127

トレンチ50は、ソース領域18、及び、pウェル領域16を貫通し、ドリフト層14に達する。トレンチ50の底面50cは、ドリフト層14に位置する。

0128

トレンチ50の中に、ゲート絶縁層28及びゲート電極30が設けられる。

0129

トレンチ50の第1の側面50a、及び、第2の側面50bは、m面に対し0度以上8度以下傾斜した面である。トレンチ50の第1の側面50a、及び、第2の側面50bは、m面に対し0度以上8度以下のオフ角を備える。

0130

トレンチ50の第1の側面50a、及び、第2の側面50bは、ゲート絶縁層28に対向する。ゲート絶縁層28は、例えば、第1の側面50a、及び、第2の側面50bに接する。第1の側面50a、及び、第2の側面50bとm面とのオフ角は、0度以上8度以下である。ゲート絶縁層28と、対向するpウェル領域16の面は、m面とのオフ角が、0度以上8度以下の面である。

0131

次に、第3の実施形態の半導体装置の作用及び効果について説明する。

0132

MOSFET300は、トレンチゲート型であるため、チップ単位面積あたりのチャネル密度が高くなる。したがって、例えば、第1の実施形態のMOSFET100と比べてオン抵抗が低減する。また、第1の実施形態のMOSFET100と同様の作用により、MOSFETの閾値電圧の変動が抑制される。また、MOSFETのキャリアの移動度の劣化が更に抑制される。また、MOSFETのリーク電流の増大が抑制される。

0133

図14は、第3の実施形態の半導体装置の作用及び効果の説明図である。図14(a)、図14(b)は、酸化シリコン膜中に第2の結合構造がある場合のバンド図である。図14(c)は、酸化シリコン膜中に第1の結合構造がある場合のバンド図である。図14は、発明者の第一原理計算に基づいている。

0134

SiCのm面の最表面には、Si(シリコン)及びC(炭素)の双方が配列している。このため、C(炭素)のダングリングボンドが存在し得る。図14(a)に示すように、C(炭素)のダングリングボンドは、4H−SiCのバンドギャップ中に、エネルギー準位を生成する。

0135

図14(b)に示す用に、第2の結合構造で生じる酸化シリコン膜中のエネルギー準位から、C(炭素)のダングリングボンドで生じるエネルギー準位に電子が移動することが想定される。この場合、酸化シリコン膜側を正、SiC側を負とするダイポールが形成される。したがって、酸化シリコン膜の伝導帯下端とSiCの伝導体下端とのエネルギー差(ΔEc)が低下する。よって、MOSFETのゲート絶縁層のリーク電流が増大するおそれがある。

0136

一方、図14(c)に示すように、酸化シリコン膜中の第1の結合構造の場合、酸化シリコン膜中には、電子で埋まった準位のみがある。言い換えれば、酸化シリコン膜のバンドギャップ中には、電子の供給源となるエネルギー準位がない。したがって、MOSFE300によれば、MOSFETのゲート絶縁層のリーク電流の増大が更に抑制される。

0137

なお、第1の側面50a、及び、第2の側面50bが、m面と同様、最表面にC(炭素)が配列するその他の面であっても、同様のゲート絶縁層のリーク電流の増大抑制効果が得られる。例えば、第1の側面50a、及び、第2の側面50bを、a面やカーボン面とすることも可能である。

0138

以上、第3の実施形態によれば、MOSFETの閾値電圧の変動が抑制される。また、MOSFETのキャリアの移動度の劣化が抑制される。また、MOSFETのリーク電流の増大が更に抑制される。また、MOSFETのオン抵抗が増大する。よって、特性の向上したMOSFETが実現される。

0139

(第4の実施形態)
第4の実施形態の半導体装置は、MOSFETの終端領域のゲート絶縁層に第1の結合構造が存在する点で第1の実施形態と異なっている。第1の実施形態と重複する内容については一部記述を省略する。

0140

図15は、第4の実施形態の半導体装置の模式断面図である。第4の実施形態の半導体装置は、MOSFET400である。MOSFET400は、素子領域と、素子領域の周囲に設けられる終端領域を備えている。終端領域は、MOSFET400の耐圧を向上させる機能を備える。

0141

素子領域には、例えば、第1の実施形態のMOSFET100がユニットセルとして配置される。

0142

終端領域は、p型のリサーフ領域60(炭化珪素層)、p+型のコンタクト領域62、p型のガードリング領域64(炭化珪素層)、ゲート絶縁層28(絶縁層)、フィールド酸化膜33を備える。

0143

ゲート絶縁層28の構成は、第1の実施形態の半導体装置と同様である。

0144

フィールド酸化膜33は、例えば、酸化シリコン膜である。

0145

MOSFET400のオフ時に、リサーフ領域60、ガードリング領域64、及び、ガードリング領域64の間のドリフト層14に空乏層が形成されることで、MOSFET400の耐圧が向上する。

0146

しかし、ゲート絶縁層28中にエネルギー準位が存在すると、電荷がエネルギー準位にトラップされる。トラップされた電荷の電界により、所望の空乏層が形成されなくなる恐れがある。この場合、MOSFET400の耐圧が劣化する。

0147

第4の実施形態によれば、ゲート絶縁層28の第2の結合構造が、第1の結合構造に変換されている。したがって、ゲート絶縁層28中のエネルギー準位が低減されている。よって、所望の空乏層が形成され耐圧の安定したMOSFETが実現される。

0148

(第5の実施形態)
第5の実施形態のインバータ回路及び駆動装置は、第1の実施形態の半導体装置を備える駆動装置である。

0149

図16は、第5の実施形態の駆動装置の模式図である。駆動装置500は、モーター140と、インバータ回路150を備える。

0150

インバータ回路150は、第1の実施形態のMOSFET100をスイッチング素子とする3個の半導体モジュール150a、150b、150cで構成される。3個の半導体モジュール150a、150b、150cを並列に接続することで、3個の交流電圧出力端子U、V、Wを備える三相のインバータ回路150が実現される。インバータ回路150から出力される交流電圧により、モーター140が駆動する。

0151

第5の実施形態によれば、特性の向上したMOSFET100を備えることで、インバータ回路150及び駆動装置500の特性が向上する。

0152

(第6の実施形態)
第6の実施形態の車両は、第1の実施形態の半導体装置を備える車両である。

0153

図17は、第6の実施形態の車両の模式図である。第6の実施形態の車両600は、鉄道車両である。車両600は、モーター140と、インバータ回路150を備える。

0154

インバータ回路150は、第1の実施形態のMOSFET100をスイッチング素子とする3個の半導体モジュールで構成される。3個の半導体モジュールを並列に接続することで、3個の交流電圧の出力端子U、V、Wを備える三相のインバータ回路150が実現される。インバータ回路150から出力される交流電圧により、モーター140が駆動する。モーター140により車両600の車輪90が回転する。

0155

第6の実施形態によれば、特性の向上したMOSFET100を備えることで、車両600の特性が向上する。

0156

(第7の実施形態)
第7の実施形態の車両は、第1の実施形態の半導体装置を備える車両である。

0157

図18は、第7の実施形態の車両の模式図である。第7の実施形態の車両700は、自動車である。車両700は、モーター140と、インバータ回路150を備える。

0158

インバータ回路150は、第1の実施形態のMOSFET100をスイッチング素子とする3個の半導体モジュールで構成される。3個の半導体モジュールを並列に接続することで、3個の交流電圧の出力端子U、V、Wを備える三相のインバータ回路150が実現される。

0159

インバータ回路150から出力される交流電圧により、モーター140が駆動する。モーター140により車両700の車輪90が回転する。

0160

第7の実施形態によれば、特性の向上したMOSFET100を備えることで、車両700の特性が向上する。

0161

(第8の実施形態)
第8の実施形態の昇降機は、第1の実施形態の半導体装置を備える昇降機である。

0162

図19は、第8の実施形態の昇降機(エレベータ)の模式図である。第8の実施形態の昇降機800は、かご610、カウンターウエイト612、ワイヤロープ614、巻上機616、モーター140と、インバータ回路150を備える。

0163

インバータ回路150は、第1の実施形態のMOSFET100をスイッチング素子とする3個の半導体モジュールで構成される。3個の半導体モジュールを並列に接続することで、3個の交流電圧の出力端子U、V、Wを備える三相のインバータ回路150が実現される。

0164

インバータ回路150から出力される交流電圧により、モーター140が駆動する。モーター140により巻上機616が回転し、かご610が昇降する。

0165

第8の実施形態によれば、特性の向上したMOSFET100を備えることで、昇降機800の特性が向上する。

0166

以上、第1ないし第4の実施形態では、炭化珪素の結晶構造として4H−SiCの場合を例に説明したが、本発明は6H−SiC、3C−SiCなど、その他の結晶構造の炭化珪素に適用することも可能である。

0167

また、第1ないし第4の実施形態では、炭化珪素のシリコン面、又は、m面にゲート絶縁層28を設ける場合を例に説明したが、炭化珪素のその他の面、例えば、カーボン面、a面、(0−33−8)面などにゲート絶縁層28を設ける場合にも本発明を適用することは可能である。

0168

また、第1ないし第4の実施形態では、半導体層が炭化珪素である場合を例に説明したが、半導体層はダイヤモンドであっても構わない。

0169

また、nチャネル型のIGBT(Insulated Gate Bipolar Transistor)にも本発明を適用することは可能である。

0170

また、nチャネル型に限らず、pチャネル型のMOSFET又はIGBTにも本発明を適用することは可能である。

0171

また、第5ないし第8の実施形態において、本発明の半導体装置を車両やエレベータに適用する場合を例に説明したが、本発明の半導体装置を例えば、太陽光発電システムパワーコンディショナーなどに適用することも可能である。

0172

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

0173

14ドリフト層(半導体層)
16pウェル領域(半導体層)
28ゲート絶縁層(絶縁層)
30ゲート電極
40界面領域(領域)
60リサーフ領域(半導体層)
64ガードリング領域(半導体層)
100MOSFET(半導体装置)
150インバータ回路
200 MOSFET(半導体装置)
300 MOSFET(半導体装置)
400 MOSFET(半導体装置)
500駆動装置
600 車両
700 車両
800 昇降機

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

該当するデータがありません

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 富士電機株式会社の「 炭化珪素半導体装置」が 公開されました。( 2020/10/29)

    【課題】絶縁破壊を防止することができる炭化珪素半導体装置を提供する。【解決手段】ゲートポリシリコン層14の第1部分14aは、エッジ終端領域2において半導体基板50のおもて面の第1面53a上にゲート絶縁... 詳細

  • 富士電機株式会社の「 半導体装置」が 公開されました。( 2020/10/29)

    【課題】メイン半導体素子と同一の半導体基板に電流センス部を備えた半導体装置であって、寄生ダイオードの逆回復耐量を向上させることができる半導体装置を提供すること。【解決手段】電流センス部12の単位セルは... 詳細

  • 富士電機株式会社の「 半導体装置」が 公開されました。( 2020/10/29)

    【課題】メイン半導体素子と同一の半導体基板に電流センス部を備えた半導体装置であって、寄生ダイオードの逆回復耐量を向上させることができる半導体装置を提供すること。【解決手段】OCパッド22の直下の一部の... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ