図面 (/)

技術 ICカード、半導体装置、および、電子機器

出願人 株式会社半導体エネルギー研究所
発明者 加藤清山崎舜平
出願日 2019年5月17日 (1年6ヶ月経過) 出願番号 2019-094043
公開日 2020年3月26日 (7ヶ月経過) 公開番号 2020-047357
状態 未査定
技術分野 薄膜トランジスタ 半導体メモリ 不揮発性半導体メモリ MOSIC,バイポーラ・MOSIC DRAM
主要キーワード 実効周波数 消費電力比 リフレッシュ頻度 カットオフ電流 金属マトリックス複合材 連続接合 切り換え回数 実効状態密度
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2020年3月26日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (20)

課題

不揮発性メモリ用の高電圧を生成する回路を必要とせず、消費電力が低い、ICカードを提供する。

解決手段

ICカードは、電源回路と、制御回路と、記憶装置とを有する。電源回路は負電位生成回路を有し、負電位生成回路は負電位保持容量を有する。記憶装置が有するメモリセルは、トランジスタ容量素子とを有し、前記トランジスタはチャネル形成領域に金属酸化物を有し、また、フロントゲートおよびバックゲートを有する。負電位保持容量は、ICカードに外部端末から電源が供給された際に負電位を蓄え、ICカードに電源が供給されない時も、前記バックゲートに負電位を印加する。バックゲートに負電位が印加された前記トランジスタは、オフ電流が小さく保たれ、記憶装置は電源が供給されない状態でも、記憶した情報を長時間保持することができる。

概要

背景

近年、ICチップを内蔵したICカードスマートカードチップカード、ともいう)が、クレジットカード銀行キャッシュカード電子マネーに対応したカード乗車券社員証等に、広く使われている。上記ICカードには、CPU(Central Processing Unit)等の演算装置と、記憶装置メモリ、ともいう)等が組み込まれ、ICカードは、磁気カード磁気ストライプカード、ともいう)に比べて、大量の情報(データ、ともいう)を記憶することができる、偽造されにくい、変造されにくい、といった特徴を有する。

ICカードには、入出力端子を有し、入出力端子を介して外部端末リーダリーダライタ、ともいう)と信号の入出力を行う(通信を行う、ともいう)接触型ICカード、および、アンテナを有し、電磁波(電波、ともいう)を介して外部端末と信号の入出力を行う非接触型ICカードがある。電源も、入出力端子または電磁波を介して、外部端末から供給される。例えば、非接触型ICカードにおいては、電磁波を受信し、それをエネルギーに変換することで、電源が供給される。また、ICカードは、電源が供給されない期間も情報を記憶するため、不揮発性メモリを有する。

一方、チャネル形成領域に金属酸化物を有するトランジスタ酸化物半導体トランジスタOSトランジスタ、ともいう)が近年注目されている。酸化物半導体トランジスタは、トランジスタがオフ状態にあるときのドレイン電流オフ電流、ともいう)が非常に小さいため、例えば、DRAM(Dynamic Random Access Memory)のメモリセルに用いることで、容量素子蓄積した電荷を長時間にわたって保持することができる。その結果、リフレッシュ頻度が少なく、消費電力の少ないメモリを作製することができる(例えば、特許文献1)。

本明細書等では、酸化物半導体トランジスタがメモリセルに用いられたDRAMを、「酸化物半導体DRAM」、または、「DOSRAM(登録商標:Dynamic Oxide Semiconductor Random Access Memory、ドスラム)」と呼ぶ。

また、酸化物半導体(Oxide Semiconductor、ともいう)に関して、例えば、酸化インジウム酸化亜鉛など、一元系金属の酸化物のみでなく、多元系金属の酸化物も知られている。多元系金属の酸化物の中でも、特に、In−Ga−Zn酸化物(IGZO、ともいう)に関する研究が盛んに行われている。

IGZOに関する研究により、酸化物半導体において、単結晶でも非晶質でもない、CAAC(c−axis aligned crystalline)構造、および、nc(nanocrystalline)構造が見出された(非特許文献1乃至非特許文献3、参照)。

非特許文献1および非特許文献2では、CAAC構造を有する酸化物半導体を用いて、トランジスタを作製する技術が開示されている。さらに、CAAC構造およびnc構造よりも結晶性の低い酸化物半導体でさえも、微小な結晶を有することが、非特許文献4および非特許文献5に示されている。

非特許文献6では、酸化物半導体を用いたトランジスタの、オフ電流が非常に小さいことが報告され、非特許文献7および非特許文献8では、オフ電流が非常に小さい性質を利用した、LSI(Large Scale Integration)およびディスプレイが報告されている。

概要

不揮発性メモリ用の高電圧を生成する回路を必要とせず、消費電力が低い、ICカードを提供する。ICカードは、電源回路と、制御回路と、記憶装置とを有する。電源回路は負電位生成回路を有し、負電位生成回路は負電位保持容量を有する。記憶装置が有するメモリセルは、トランジスタと容量素子とを有し、前記トランジスタはチャネル形成領域に金属酸化物を有し、また、フロントゲートおよびバックゲートを有する。負電位保持容量は、ICカードに外部端末から電源が供給された際に負電位を蓄え、ICカードに電源が供給されない時も、前記バックゲートに負電位を印加する。バックゲートに負電位が印加された前記トランジスタは、オフ電流が小さく保たれ、記憶装置は電源が供給されない状態でも、記憶した情報を長時間保持することができる。

目的

本発明の一形態は、高電圧を生成する回路を必要としない、ICカードを提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

電源回路と、制御回路と、記憶装置と、を有する電子機器であって、前記記憶装置は、複数のメモリセルを有し、前記メモリセルは、トランジスタ容量素子とを有し、前記トランジスタは、フロントゲートおよびバックゲートを有し、前記トランジスタは、チャネル形成領域に金属酸化物を有し、前記電源回路は、負電位生成回路を有し、前記負電位生成回路は、負電位を生成して、前記バックゲートに印加する機能を有し、前記負電位生成回路は、負電位保持容量を有し、前記負電位保持容量は、前記電子機器に電源が供給された際に、前記負電位を蓄え、前記負電位は、前記電子機器に電源が供給されない時も、前記バックゲートに印加されることを特徴とする、電子機器。

請求項2

電源回路と、制御回路と、記憶装置と、を有する電子機器であって、前記記憶装置は、複数のメモリセルを有し、前記メモリセルは、トランジスタと容量素子とを有し、前記トランジスタは、フロントゲートおよびバックゲートを有し、前記トランジスタは、チャネル形成領域に金属酸化物を有し、前記記憶装置は、負電位生成回路を有し、前記負電位生成回路は、負電位を生成して、前記バックゲートに印加する機能を有し、前記負電位生成回路は、負電位保持容量を有し、前記負電位保持容量は、前記電子機器に電源が供給された際に、前記負電位を蓄え、前記負電位は、前記電子機器に電源が供給されない時も、前記バックゲートに印加されることを特徴とする、電子機器。

請求項3

請求項1または請求項2において、前記負電位生成回路は、負電位保持トランジスタを有し、前記負電位保持トランジスタは、チャネル形成領域に金属酸化物を有することを特徴とする、電子機器。

請求項4

請求項1乃至請求項3のいずれか一項に記載の電子機器と、アンテナと、を有するICカード

技術分野

0001

本発明の一形態は、IC(IntegratedCircuit)チップを内蔵したICカードに関する。

0002

また、本発明の一形態は、半導体装置に関する。本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。例えば、集積回路、集積回路を備えたチップや、パッケージにチップを収納した電子部品、集積回路を備えた電子機器は、半導体装置の一例である。

0003

なお、本発明の一形態は、上記の技術分野に限定されない。本明細書等で開示する発明の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一形態は、プロセス、マシン、マニュファクチャ、または、組成物コンポジションオブマター)に関するものである。

背景技術

0004

近年、ICチップを内蔵したICカード(スマートカードチップカード、ともいう)が、クレジットカード銀行キャッシュカード電子マネーに対応したカード乗車券社員証等に、広く使われている。上記ICカードには、CPU(Central Processing Unit)等の演算装置と、記憶装置メモリ、ともいう)等が組み込まれ、ICカードは、磁気カード磁気ストライプカード、ともいう)に比べて、大量の情報(データ、ともいう)を記憶することができる、偽造されにくい、変造されにくい、といった特徴を有する。

0005

ICカードには、入出力端子を有し、入出力端子を介して外部端末リーダリーダライタ、ともいう)と信号の入出力を行う(通信を行う、ともいう)接触型ICカード、および、アンテナを有し、電磁波(電波、ともいう)を介して外部端末と信号の入出力を行う非接触型ICカードがある。電源も、入出力端子または電磁波を介して、外部端末から供給される。例えば、非接触型ICカードにおいては、電磁波を受信し、それをエネルギーに変換することで、電源が供給される。また、ICカードは、電源が供給されない期間も情報を記憶するため、不揮発性メモリを有する。

0006

一方、チャネル形成領域に金属酸化物を有するトランジスタ酸化物半導体トランジスタOSトランジスタ、ともいう)が近年注目されている。酸化物半導体トランジスタは、トランジスタがオフ状態にあるときのドレイン電流オフ電流、ともいう)が非常に小さいため、例えば、DRAM(Dynamic Random Access Memory)のメモリセルに用いることで、容量素子蓄積した電荷を長時間にわたって保持することができる。その結果、リフレッシュ頻度が少なく、消費電力の少ないメモリを作製することができる(例えば、特許文献1)。

0007

本明細書等では、酸化物半導体トランジスタがメモリセルに用いられたDRAMを、「酸化物半導体DRAM」、または、「DOSRAM(登録商標:Dynamic Oxide Semiconductor Random Access Memory、ドスラム)」と呼ぶ。

0008

また、酸化物半導体(Oxide Semiconductor、ともいう)に関して、例えば、酸化インジウム酸化亜鉛など、一元系金属の酸化物のみでなく、多元系金属の酸化物も知られている。多元系金属の酸化物の中でも、特に、In−Ga−Zn酸化物(IGZO、ともいう)に関する研究が盛んに行われている。

0009

IGZOに関する研究により、酸化物半導体において、単結晶でも非晶質でもない、CAAC(c−axis aligned crystalline)構造、および、nc(nanocrystalline)構造が見出された(非特許文献1乃至非特許文献3、参照)。

0010

非特許文献1および非特許文献2では、CAAC構造を有する酸化物半導体を用いて、トランジスタを作製する技術が開示されている。さらに、CAAC構造およびnc構造よりも結晶性の低い酸化物半導体でさえも、微小な結晶を有することが、非特許文献4および非特許文献5に示されている。

0011

非特許文献6では、酸化物半導体を用いたトランジスタの、オフ電流が非常に小さいことが報告され、非特許文献7および非特許文献8では、オフ電流が非常に小さい性質を利用した、LSI(Large Scale Integration)およびディスプレイが報告されている。

0012

特開2012−256820号公報

先行技術

0013

S.Yamazaki et al.,“SID Symposium Digest of Technical Papers”,2012,volume 43,issue 1,p.183−186
S.Yamazaki et al.,“Japanese Journal of Applied Physics”,2014,volume 53,Number 4S,p.04ED18−1−04ED18−10
S.Ito et al.,“The Proceedings of AM−FPD’13 Digest of Technical Papers”,2013,p.151−154
S.Yamazaki et al.,“ECS Journal of Solid State Science and Technology”,2014,volume 3,issue 9,p.Q3012−Q3022
S.Yamazaki,“ECS Transactions”,2014,volume 64,issue 10,p.155−164
K.Kato et al.,“Japanese Journal of Applied Physics”,2012,volume 51,p.021201−1−021201−7
S.Matsuda et al.,“2015 Symposium onVLSITechnology Digest of Technical Papers”,2015,p.T216−T217
S.Amano et al.,“SID Symposium Digest of Technical Papers”,2010,volume 41,issue 1,p.626−629

発明が解決しようとする課題

0014

上記ICカードの厚さは、0.76mmである場合が多い。前記厚さの制約もあり、ICカードは電池一次電池および二次電池)を有さないものが多い。そのため、ICカードが有する不揮発性メモリには、EEPROM(Electrically Erasable Programmable Read Only Memory)や、フラッシュメモリ等が用いられる。

0015

しかし、EEPROMおよびフラッシュメモリは、データの消去および書き込みに、高い電圧が必要である。そのため、ICカードには、高電圧を生成する回路が必要となり、消費電力を低減しにくい、また、書き換え可能回数に制限がある、といった課題を有していた。

0016

本発明の一形態は、高電圧を生成する回路を必要としない、ICカードを提供することを課題の一つとする。または、本発明の一形態は、消費電力が低い、ICカードを提供することを課題の一つとする。または、本発明の一形態は、原理的に書き換え可能回数に制限がない、ICカードを提供することを課題の一つとする。

0017

なお、本発明の一形態は、必ずしも上記の課題の全てを解決する必要はなく、少なくとも一つの課題を解決できるものであればよい。また、上記の課題の記載は、他の課題の存在を妨げるものではない。これら以外の課題は、明細書、特許請求の範囲、図面などの記載から自ずと明らかになるものであり、明細書、特許請求の範囲、図面などの記載から、これら以外の課題を抽出することが可能である。

課題を解決するための手段

0018

本発明の一形態は、電源回路と、制御回路と、記憶装置とを有する電子機器である。記憶装置は、複数のメモリセルを有し、メモリセルは、トランジスタと容量素子とを有し、トランジスタは、フロントゲートおよびバックゲートを有し、また、チャネル形成領域に金属酸化物を有する。電源回路は、負電位生成回路を有し、負電位生成回路は、負電位を生成してバックゲートに印加する機能を有する。負電位生成回路は、負電位保持容量を有し、負電位保持容量は、電子機器に電源が供給された際に負電位を蓄え、負電位は電子機器に電源が供給されない時も、バックゲートに印加される。

0019

また、本発明の一形態は、電源回路と、制御回路と、記憶装置とを有する電子機器である。記憶装置は、複数のメモリセルを有し、メモリセルは、トランジスタと容量素子とを有し、トランジスタは、フロントゲートおよびバックゲートを有し、また、チャネル形成領域に金属酸化物を有する。記憶装置は、負電位生成回路を有し、負電位生成回路は、負電位を生成してバックゲートに印加する機能を有する。負電位生成回路は、負電位保持容量を有し、負電位保持容量は、電子機器に電源が供給された際に負電位を蓄え、負電位は電子機器に電源が供給されない時も、バックゲートに印加される。

0020

また、上記形態において、負電位生成回路は、負電位保持トランジスタを有し、負電位保持トランジスタは、チャネル形成領域に金属酸化物を有する。

0021

また、本発明の一形態は、上記形態に記載の電子機器と、アンテナとを有するICカードである。

発明の効果

0022

本発明の一形態により、高電圧を生成する回路を必要としない、ICカードを提供することができる。または、本発明の一形態により、消費電力が低い、ICカードを提供することができる。または、本発明の一形態により、原理的に書き換え可能回数に制限がない、ICカードを提供することができる。

0023

なお、これらの効果の記載は、他の効果の存在を妨げるものではない。また、本発明の一形態は、必ずしも、これらの効果の全てを有する必要はない。これら以外の効果は、明細書、特許請求の範囲、図面などの記載から、自ずと明らかとなるものであり、明細書、特許請求の範囲、図面などの記載から、これら以外の効果を抽出することが可能である。

図面の簡単な説明

0024

(A、B)ICカードの構成例を示すブロック図。
(A)ICカードの構成例を示す外観図、(B)ICカードが外部端末と通信を行う様子を示す図、(C)外部端末の構成例を示す断面図。
(A)ICカードの構成例を示す外観図、(B)ICカードが外部端末と通信を行う様子を示す図。
記憶装置の構成例を示すブロック図。
(A)メモリセルアレイの構成例を示す図、(B)メモリセルの構成例を示す回路図。
(A)ワード線ドライバ回路の構成例を示すブロック図、(B)回路LVBの構成例を示す回路図。
(A)負電位生成回路の構成例を示す回路図、(B、C)電圧生成回路の構成例を示す回路図。
(A、B、C)電圧保持回路の構成例を示す回路図。
半導体装置の構成例を示す断面図。
(A、B、C)トランジスタの構造例を示す断面図。
(A)トランジスタの構造例を示す上面図、(B、C)トランジスタの構造例を示す断面図。
(A)トランジスタの構造例を示す上面図、(B、C)トランジスタの構造例を示す断面図。
(A)トランジスタの構造例を示す上面図、(B、C)トランジスタの構造例を示す断面図。
(A)トランジスタの構造例を示す上面図、(B、C)トランジスタの構造例を示す断面図。
(A)トランジスタの構造例を示す上面図、(B、C)トランジスタの構造例を示す断面図。
(A)トランジスタの構造例を示す上面図、(B、C)トランジスタの構造例を示す断面図。
(A)トランジスタの構造例を示す上面図、(B)トランジスタの構造例を示す斜視図。
(A、B)トランジスタの構造例を示す断面図。
(A、C)トランジスタの断面図、(B、D)トランジスタの電気特性を示す図。
(A)CAAC−IGZOFETの構造を示す斜視図、(B)CAAC−IGZO FETのId−Vg特性を示す図。
(A)CAAC−IGZO FETのId−Vg特性を示す図、(B)しきい値電圧バックゲート電圧依存性を示す図。
64KbDOSRAMのブロック図。
64Kb DOSRAMのチップ写真
メモリセルアレイとセンスアンプアレイの写真を配置したイメージ図。
64Kb DOSRAMの動作を示す図。
(A)CAAC−IGZO FETのId−Vg特性のイメージ図、(B)高電源電位低電源電位、およびバックゲート電圧の関係を示す図。
(A)負電位生成回路のブロック図、(B)コンパレータの回路図。
(A)負電位生成回路の出力を示すイメージ図、(B)コンパレータの測定結果を示す図。
DOSRAMの消費電力見積もりを示す図。
(A、B)DOSRAMの消費電力見積もりを示す図。
DOSRAMの消費電力比較を示す図。

0025

以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる形態で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。

0026

また、以下に示される複数の実施の形態は、適宜組み合わせることが可能である。また、1つの実施の形態の中に複数の構成例が示される場合は、互いに構成例を適宜組み合わせることが可能である。

0027

なお、本明細書に添付した図面では、構成要素を機能ごとに分類し、互いに独立したブロックとしてブロック図を示しているが、実際の構成要素は機能ごとに完全に切り分けることが難しく、一つの構成要素が複数の機能に係わることもあり得る。

0028

また、図面等において、大きさ、層の厚さ、領域等は、明瞭化のため誇張されている場合がある。よって、必ずしもそのスケールに限定されない。図面は、理想的な例を模式的に示したものであり、図面に示す形状または値などに限定されない。

0029

また、図面等において、同一の要素または同様な機能を有する要素、同一の材質の要素、あるいは同時に形成される要素等には同一の符号を付す場合があり、その繰り返しの説明は省略する場合がある。

0030

また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。

0031

また、本明細書等において、「上」や「下」などの配置を示す用語は、構成要素の位置関係が、「直上」または「直下」であることを限定するものではない。例えば、「ゲート絶縁層上のゲート電極」の表現であれば、ゲート絶縁層とゲート電極との間に他の構成要素を含むものを除外しない。

0032

また、本明細書等において、「第1」、「第2」、「第3」などの序数詞は、構成要素の混同を避けるために付したものであり、数的に限定するものではない。

0033

また、本明細書等において、「電気的に接続」とは、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極配線をはじめ、トランジスタなどのスイッチング素子抵抗素子インダクタ、容量素子、その他の各種機能を有する素子などが含まれる。

0034

また、本明細書等において、「電圧」とは、ある電位と基準の電位(例えば、グラウンド電位)との電位差のことを示す場合が多い。よって、電圧と電位差とは言い換えることができる。

0035

また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む、少なくとも三つの端子を有する素子である。そして、ドレイン(ドレイン端子ドレイン領域、またはドレイン電極)とソース(ソース端子、ソース領域、またはソース電極)の間にチャネル形成領域を有しており、チャネル形成領域を介して、ソースとドレインとの間に電流を流すことができるものである。なお、本明細書等において、チャネル形成領域とは、電流が主として流れる領域をいう。

0036

また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等において、ソースやドレインの用語は、入れ替えて用いることができるものとする。

0037

また、本明細書等において、特に断りがない場合、オフ電流とは、トランジスタがオフ状態(非導通状態遮断状態、ともいう)にあるときのドレイン電流をいう。オフ状態とは、特に断りがない場合、nチャネル型トランジスタでは、ソースに対するゲートの電圧Vgsがしきい値電圧Vthよりも低い状態、pチャネル型トランジスタでは、ソースに対するゲートの電圧Vgsがしきい値電圧Vthよりも高い状態をいう。つまり、nチャネル型のトランジスタのオフ電流とは、ソースに対するゲートの電圧Vgsがしきい値電圧Vthよりも低いときのドレイン電流、という場合がある。

0038

上記オフ電流の説明において、ドレインをソースと読み替えてもよい。つまり、オフ電流は、トランジスタがオフ状態にあるときのソース電流をいう場合がある。また、オフ電流と同じ意味で、リーク電流という場合がある。また、本明細書等において、オフ電流とは、トランジスタがオフ状態にあるときに、ソースとドレインとの間に流れる電流を指す場合がある。

0039

また、本明細書等において、金属酸化物(metal oxide)とは、広い意味での金属の酸化物である。金属酸化物は、酸化物絶縁体酸化物導電体(透明酸化物導電体、を含む)、酸化物半導体などに分類される。

0040

例えば、トランジスタのチャネル形成領域に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、金属酸化物が増幅作用整流作用、及びスイッチング作用の少なくとも1つを有する場合、当該金属酸化物を、金属酸化物半導体(metal oxide semiconductor)と呼ぶことができる。すなわち、チャネル形成領域に金属酸化物を有するトランジスタを、「酸化物半導体トランジスタ」、「OSトランジスタ」と呼ぶことができる。同様に、上述した、「酸化物半導体を用いたトランジスタ」も、チャネル形成領域に金属酸化物を有するトランジスタである。

0041

また、本明細書等において、窒素を有する金属酸化物も金属酸化物(metal oxide)と呼称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物(metal oxynitride)と呼称してもよい。金属酸化物の詳細については後述する。

0042

(実施の形態1)
本実施の形態では、本発明の一形態に係わるICカードの構成例について説明する。

0043

<ICカードの構成例1>
図1(A)は、ICカード100の構成例を示すブロック図である。ICカード100は、入出力端子を有し、入出力端子を介して外部端末と信号の入出力を行う接触型ICカードである。

0044

ICカード100は、入出力端子110、電源回路120、制御回路130、および、記憶装置140を有する。

0045

入出力端子110は、電源回路120および制御回路130と電気的に接続され、制御回路130は、入出力端子110および記憶装置140と電気的に接続されている。ICカード100は、入出力端子110を介して外部端末と信号の入出力を行い、また、入出力端子110を介して外部端末から電源が供給される。なお、本明細書等で説明する図面においては、主な信号の流れを矢印または線で示しており、電源線等は省略する場合がある。

0046

電源回路120は、入出力端子110を介して供給された電源から、安定した電源電位を生成する機能を有する。なお、図1(A)には図示していないが、電源回路120は、ICカード100が有する各回路と電気的に接続されており、電源回路120が生成した電源電位は、ICカード100が有する各回路に供給される。

0047

また、図1(A)には図示していないが、電源回路120は、負電位生成回路121を有する。負電位生成回路121が生成する負電位は、基準の電位より低い電位であり、記憶装置140に供給される。負電位生成回路121については実施の形態2で説明するが、電源回路120ではなく、記憶装置140が負電位生成回路121を有していてもよい。また、入出力端子110を介して外部端末から負電位が供給される場合など、負電位生成回路121またはその一部を省略できる場合がある。

0048

制御回路130は、入出力端子110を介して入力された信号を解読し、ICカード100が有する各回路を制御する機能を有する。例えば、制御回路130は、CPU131、RAM(Random Access Memory)132、ROM(Read Only Memory)133を有する。RAM132は、作業用メモリとして機能し、ROM133は、OS(Operating System)やアプリケーションプログラムアプリケーションソフトウェア、ともいう)を保存するためのメモリとして機能する(アプリケーションプログラムは、記憶装置140に保存してもよい)。また、暗号処理を行うためのコプロセッサ134を有していてもよい。

0049

記憶装置140は、ICカード100の使用者ユーザー、ともいう)それぞれに関する情報を記憶する機能を有する。記憶装置140が記憶する情報は、ICカード100が外部端末と通信を行うタイミングで必要に応じて書き換えられ、少なくとも次の通信を行うまでは保持される。また、ICカード100が外部端末と通信を行ってから次の通信を行うまでは、ICカード100には電源が供給されない。

0050

ICカード100に電源が供給されない状態で、記憶装置140が記憶した情報を保持するため、記憶装置140が有するメモリセルは、オフ電流が非常に小さいOSトランジスタを用いて構成される。記憶装置140の構成例については、実施の形態2で説明する。

0051

ここで、オフ電流とは、トランジスタがオフ状態にあるときのドレイン電流をいう。酸化物半導体のバンドギャップは2.5eV以上、好ましくは3.0eV以上であるため、OSトランジスタは熱励起によるリーク電流が小さく、オフ電流が非常に小さい特徴を有する。OSトランジスタは、例えば、チャネル幅1μmあたりのオフ電流を100zA/μm以下、または10zA/μm以下、または1zA/μm以下、または10yA/μm以下とすることができる。

0052

また、OSトランジスタは、高温下でもオフ電流が増加しにくい特徴を有する。記憶装置140は、ICカード100が設置されている環境の温度が高い場合でも、記憶装置140が記憶した情報(データ、ともいう)を保持することができる。記憶装置140が有するメモリセルにOSトランジスタを用いることで、ICカード100の信頼性を高めることができる。

0053

OSトランジスタのチャネル形成領域に用いられる金属酸化物は、インジウム(In)および亜鉛(Zn)の少なくとも一方を含む酸化物半導体であることが好ましい。このような酸化物半導体としては、In−M−Zn酸化物(元素Mは、例えばAl、Ga、YまたはSn)が代表的である。電子供与体ドナー)となる水分、水素などの不純物を低減し、かつ酸素欠損も低減することで、酸化物半導体をi型(真性)、または実質的にi型にすることができる。このような酸化物半導体は、高純度化された酸化物半導体と呼ぶことができる。なお、OSトランジスタの詳細については、実施の形態4で説明する。

0054

もしくは、記憶装置140が有するメモリセルに用いるトランジスタとして、オフ電流が低ければOSトランジスタ以外のトランジスタを用いてもよい。例えば、チャネル形成領域にバンドギャップが大きい半導体を有するトランジスタを用いてもよい。バンドギャップが大きい半導体とは、バンドギャップが2.2eV以上の半導体を指す場合があり、例えば、炭化ケイ素窒化ガリウムダイヤモンドなどが挙げられる。

0055

なお、本実施の形態では、ICカード100の構成例を、入出力端子110、電源回路120、制御回路130、および、記憶装置140に分けて説明したが、実際の構成要素は機能ごとに切り分けることが難しく、この限りではない。または、必要に応じて他の構成要素を追加してもよい。または、構成要素を必要に応じて取捨することができる。

0056

<ICカードの構成例2>
図1(B)は、ICカード200の構成例を示すブロック図である。ICカード200は、アンテナを有し、電磁波を介して外部端末と信号の入出力を行う非接触型ICカードである。

0057

ICカード200は、アンテナ210、電源回路220、制御回路230、記憶装置240、高周波回路250、および、クロック生成回路260を有する。以下、ICカード200の構成例について説明するが、ICカード100と同様の構成要素については、繰り返しの説明を避けるためICカード100の説明を援用する。

0058

アンテナ210は、電源回路220、高周波回路250、および、クロック生成回路260と電気的に接続され、制御回路230は、高周波回路250、および、記憶装置240と電気的に接続されている。アンテナ210は、電磁波を電気信号に、または、電気信号を電磁波に変換する機能を有し、ICカード200は、電磁波を介して外部端末と信号の入出力を行い、また、電磁波を介して外部端末から電源が供給される。

0059

電源回路220は、アンテナ210によって得られた電気信号から、安定した電源電位を生成する機能を有する。アンテナ210によって得られた電気信号は高周波信号であるため、電源回路220は、整流回路平滑回路等を有する。なお、図1(B)には図示していないが、電源回路220は、ICカード200が有する各回路と電気的に接続されており、電源回路220が生成した電源電位は、ICカード200が有する各回路に供給される。

0060

また、図1(B)には図示していないが、電源回路220は、負電位生成回路221を有する。負電位生成回路221が生成する負電位は、基準の電位より低い電位であり、記憶装置240に供給される。負電位生成回路221ついては、負電位生成回路121と同様であり、実施の形態2で説明する。

0061

高周波回路250は、復調回路変調回路ベースバンド処理回路等を有し、アンテナ210によって得られた高周波の電気信号から制御回路230が処理する信号を取り出す機能、および、制御回路230が処理した信号からアンテナ210が電磁波に変換する高周波の電気信号を生成する機能等を有する。

0062

クロック生成回路260は、アンテナ210によって得られた電気信号から、クロック信号を生成する機能を有する。なお、図1(B)には図示していないが、クロック生成回路260が生成したクロック信号は、制御回路230および記憶装置240等に供給される。

0063

制御回路230は、電磁波を介して入力された信号を解読し、ICカード200が有する各回路を制御する機能を有する。例えば、制御回路230は、CPU231、RAM232、ROM233を有する。RAM232は、作業用メモリとして機能し、ROM233は、OSやアプリケーションプログラムを保存するためのメモリとして機能する(アプリケーションプログラムは、記憶装置240に保存してもよい)。また、暗号処理を行うためのコプロセッサ234を有していてもよい。

0064

記憶装置240は、ICカード200の使用者それぞれに関する情報を記憶する機能を有する。記憶装置240が記憶する情報は、ICカード200が外部端末と通信を行うタイミングで必要に応じて書き換えられ、少なくとも次の通信を行うまでは保持される。また、ICカード200が外部端末と通信を行ってから次の通信を行うまでは、ICカード200には電源が供給されない。

0065

なお、記憶装置240については、記憶装置140と同様であり、記憶装置140の説明を援用する。

0066

なお、本実施の形態では、ICカード200の構成例を、アンテナ210、電源回路220、制御回路230、記憶装置240、高周波回路250、および、クロック生成回路260に分けて説明したが、実際の構成要素は機能ごとに切り分けることが難しく、この限りではない。または、必要に応じて他の構成要素を追加してもよい。または、構成要素を必要に応じて取捨することができる。

0067

<ICカードの動作例1>
次に、ICカード100の動作例について説明する。

0068

図2(A)は、ICカード100の構成例を示す外観図である。なお、本動作例では、ICカード100がクレジットカードである場合を、一例として示している。図2(A)に示すICカード100は、入出力端子110および印字部150を有する。印字部150には、カード番号、カードの持ち主名前、および、使用期限等が印字されている。

0069

図2(B)は、ICカード100が、外部端末190と通信を行う様子を示している。また、この時、外部端末190からICカード100に、電源が供給される。

0070

外部端末190は、内部端子191、表示部192、配線193、および、カード差込口194等を有する。表示部192には、決済金額、ICカード100と外部端末190との間で正常に通信が行われたか否かの応答エラーコードエラー内容等が表示される。なお、表示部192は、必ずしも設ける必要はない。

0071

図2(C)は、外部端末190の断面を示している。図2(C)において、ICカード100は、入出力端子110、内部回路112および配線111を有している。ここで、内部回路112は、前述した、電源回路120、制御回路130、および、記憶装置140である。

0072

図2(C)において、外部端末190は、制御装置195、配線196、内部端子191、表示部192等を有している。制御装置195は、内部端子191および配線193と電気的に接続されており、また、配線196を介して表示部192と電気的に接続されている。

0073

図2(C)のように、ICカード100を、外部端末190のカード差込口194に挿入することで、入出力端子110と内部端子191が電気的に接続され、ICカード100は、外部端末190と通信ができるようになる。また、外部端末190は、ICカード100に電源を供給することができるようになる。

0074

制御装置195は、外部端末190の動作を制御する機能を有する。具体的には、制御装置195は、配線193から外部端末190の駆動信号を受け取る機能を有し、内部端子191を介してICカード100に、動作命令などを含む信号を出力する機能を有し、配線196を介して表示部192に表示させる情報を送信する機能を有し、内部端子191を介してICカード100から、情報を受信する機能などを有する。

0075

クレジットカードを使用して決済を行うとき、外部端末190を有する店側の操作によって、外部端末190を起動させる。具体的には、キャッシュレジスタなどの装置から、配線193を介して、外部端末190を駆動させる。

0076

外部端末190が駆動状態のとき、ICカード100を、外部端末190のカード差込口194に挿入することで、内部端子191を介して、ICカード100に電源が供給される。また、内部端子191を介して、制御装置195からICカード100に、動作命令などを含む信号が出力される。ICカード100に供給された電源は、電源回路120に送られ、電源回路120は、ICカード100の各回路に電源電位を供給する。

0077

制御装置195からICカード100に出力された信号は、制御回路130に送られる。具体的には、信号はCPU131に送られ、CPU131は信号を解読する。そして、CPU131は、信号に含まれる動作命令に従って、各回路に動作指示を出す。

0078

例えば、CPU131は、記憶装置140が記憶している情報を読み出し、制御装置195に出力することができる。記憶装置140が記憶している情報には、例えば、クレジットカード会社の情報、ICカード100のカード番号、カードの持ち主の名前、および、使用期限等がある。また、外部端末190は、入出力端子110からカード情報を受信後、配線193を介して、キャッシュレジスタなどの装置に、カード番号、カードの持ち主の名前、使用期限等を送信する。

0079

また、例えば、CPU131は、制御装置195からICカード100に出力された信号に含まれる動作命令に従って、記憶装置140が記憶している情報を書き換えることができる。書き換えられた情報は、次回、ICカード100が外部端末190と通信を行う時まで、ICカード100に電源が供給されない状態で、記憶装置140によって記憶される。

0080

なお、本動作例は、クレジットカードを一例として説明したが、本実施の形態はこれに限定されない。例えば、銀行のキャッシュカード等に上記システムを適用してもよい。

0081

<ICカードの動作例2>
つづいて、ICカード200の動作例について説明する。

0082

図3(A)は、ICカード200の構成例を示す外観図である。ICカード100と同様、ICカード200がクレジットカードである場合を、一例として示している。図3(A)に示すICカード200は、印字部270を有する。印字部270には、カード番号、カードの持ち主の名前、および、使用期限等が印字されている。

0083

図3(B)は、ICカード200が、外部端末290と通信を行う様子を示している。また、この時、外部端末290からICカード200に、電源が供給される。

0084

外部端末290は、読み取り部291、表示部292、および、配線293等を有する。表示部292には、決済金額、ICカード200と外部端末290との間で正常に通信が行われたか否かの応答、エラーコード、エラー内容等が表示される。なお、表示部292は、必ずしも設ける必要はない。

0085

クレジットカードを使用して決済を行うとき、外部端末290を有する店側の操作によって、外部端末290を起動させる。具体的には、キャッシュレジスタなどの装置から、配線293を介して、外部端末290を起動させスタンバイ状態にする。スタンバイ状態とは、読み取り部291から電磁波294が送信されている状態である。

0086

外部端末290がスタンバイ状態のとき、ICカード200の使用者が、ICカード200を読み取り部291にかざすと、アンテナ210は電磁波294を受信し、電気信号が得られる。得られた電気信号は、電源回路220、高周波回路250、および、クロック生成回路260に送られる。

0087

電源回路220は、アンテナ210によって得られた電気信号から、安定した電源電位を生成し、電源回路220が生成した電源電位は、ICカード200が有する各回路に供給される。クロック生成回路260は、アンテナ210によって得られた電気信号から、クロック信号を生成し、クロック生成回路260が生成したクロック信号は、制御回路230および記憶装置240等に供給される。

0088

高周波回路250は、アンテナ210によって得られた電気信号から、制御回路230が処理する信号を取り出し、高周波回路250が取り出した信号は、制御回路230のCPU231に送られる。高周波回路250が取り出した信号には動作命令などが含まれ、CPU231は信号を解読する。そして、CPU231は、信号に含まれる動作命令に従って、ICカード200が有する各回路に動作指示を出す。

0089

例えば、CPU231は、記憶装置240が記憶している情報を読み出し、高周波回路250に出力する。高周波回路250は、CPU231から出力された、記憶装置240が記憶している情報を含む信号から、高周波の電気信号を生成する。高周波の電気信号はアンテナ210に出力され、アンテナ210によって電磁波295に変換され、外部端末290に出力される。

0090

記憶装置240が記憶している情報には、例えば、クレジットカード会社の情報、ICカード200のカード番号、カードの持ち主の名前、および、使用期限等がある。また、電磁波295を受信した外部端末290は、配線293を介して、キャッシュレジスタなどの装置に、カード番号、カードの持ち主の名前、使用期限等を送信する。

0091

また、例えば、CPU231は、高周波回路250が取り出した信号に含まれる動作命令に従って、記憶装置240が記憶している情報を書き換えることができる。書き換えられた情報は、次回、ICカード200が外部端末290と通信を行う時まで、ICカード200に電源が供給されない状態で、記憶装置240によって記憶される。

0092

なお、本動作例は、クレジットカードを一例として説明したが、本実施の形態はこれに限定されない。例えば、電子マネーに対応したカード、乗車券、社員証等に相当する電子機器に上記システムを適用してもよい。

0093

なお、本実施の形態は、本明細書に記載する他の実施の形態と適宜組み合わせて実施することができる。

0094

(実施の形態2)
本実施の形態では、ICカード100が有する記憶装置140、および、ICカード200が有する記憶装置240として用いることができる、記憶装置700の構成例について説明する。

0095

記憶装置700は、半導体特性を利用することで機能しうる記憶装置であり、メモリとも呼ばれている。記憶装置700は、ICカード100(または、ICカード200)に電源が供給されない状態で、記憶した情報を保持するため、記憶装置700が有するメモリセルには、オフ電流が非常に小さいOSトランジスタが用いられている。

0096

なお、本実施の形態において、記憶装置700は負電位生成回路750を有する。記憶装置700が負電位生成回路750を有することで、電源回路120は負電位生成回路121を有さない構成とすることができる。または、電源回路220は負電位生成回路221を有さない構成とすることができる。

0097

<記憶装置の構成例>
図4は、記憶装置700の構成例を示すブロック図である。記憶装置700は、周辺回路711およびメモリセルアレイ801を有する。周辺回路711は、ローデコーダ721、ワード線ドライバ回路722、ビット線ドライバ回路730、出力回路740、負電位生成回路750、コントロールロジック回路760を有する。

0098

ビット線ドライバ回路730は、カラムデコーダ731、プリチャージ回路732、センスアンプ733、および、入出力回路734を有する。プリチャージ回路732は、配線BLプリチャージする機能を有する。センスアンプ733は、配線BLから読み出されたデータ信号増幅する機能を有し、入出力回路734は、配線BLにデータ信号を書き込む機能、および、配線BLから読み出したデータ信号を出力回路740へ出力する機能を有する。

0099

配線BLおよび配線WLは、メモリセルアレイ801が有するメモリセル811に接続されている配線であり、詳しくは後述する。増幅されたデータ信号は、出力回路740を介して、デジタルのデータ信号RDATAとして記憶装置700の外部に出力される。

0100

記憶装置700には、外部から電源として、低電源電位VSS、周辺回路711用の高電源電位VDD、メモリセルアレイ801用の高電源電位VIHが供給される。ここで、高電源電位VDDは、低電源電位VSSよりも高い電位であり、また、高電源電位VIHは、高電源電位VDDより高い電位、もしくは高電源電位VDDと同電位とすることができる。なお、低電源電位VSSは、記憶装置700において、基準の電位として用いられている。

0101

また、負電位生成回路750は、外部から供給された電源から、低電源電位VLLを生成する。低電源電位VLLは、低電源電位VSSより低い電位である。なお、記憶装置700を、負電位生成回路750を有さない構成とし、低電源電位VLLを、記憶装置700の外部から供給してもよい。

0102

記憶装置700には、制御信号(CE、WE、RE)、アドレス信号ADDR、データ信号WDATAが外部から入力される。アドレス信号ADDRは、ローデコーダ721およびカラムデコーダ731に入力され、WDATAは入出力回路734に入力される。

0103

コントロールロジック回路760は、外部からの入力信号(CE、WE、RE)を処理して、ローデコーダ721、カラムデコーダ731の制御信号を生成する。CEはチップイネーブル信号であり、WEは書き込みイネーブル信号であり、REは読み出しイネーブル信号である。コントロールロジック回路760が処理する信号は、これに限定されるものではなく、必要に応じて他の制御信号を入力してもよい。

0104

なお、記憶装置700において、上述の各回路、各信号および各電位は、必要に応じて適宜取捨することができる。あるいは、他の回路、他の信号または他の電位を追加してもよい。

0105

ここで、メモリセル811を構成するトランジスタに、OSトランジスタを適用することができる。OSトランジスタはオフ電流が非常に小さいため、メモリセル811に書き込んだデータを長時間保持することができる。そのため、メモリセル811のリフレッシュ頻度を少なくすることができ、記憶装置700を消費電力の少ないメモリとすることができる。なお、OSトランジスタの詳細については、実施の形態3および実施の形態4で説明する。

0106

また、OSトランジスタは、薄膜トランジスタであり、半導体基板上に積層して設けることができる。例えば、周辺回路711を構成するトランジスタに、単結晶シリコン基板に形成されたSiトランジスタを適用することができる。Siトランジスタを適用した周辺回路711は、高速な動作が可能である。そして、OSトランジスタを適用したメモリセル811は、周辺回路711の上方に積層して設けることができる。

0107

<メモリセルアレイの構成例>
図5(A)は、メモリセルアレイ801の構成例を示す図である。メモリセルアレイ801は、一列にm(mは1以上の整数)個、一行にn(nは1以上の整数)個、計m×n個のメモリセル811を有し、メモリセル811は行列状に配置されている。図5(A)では、メモリセル811のアドレス表記しており、[1,1]、[m,1]、[i,j]、[1,n]、[m,n](iは1以上m以下の整数、jは1以上n以下の整数)は、メモリセル811のアドレスである。

0108

また、個々のメモリセル811は、配線BLおよび配線WLと電気的に接続されている。メモリセルアレイ801は、n本の配線BL(BL(1)乃至BL(n))と、m本の配線WL(WL(1)乃至WL(m))とを有する。図5(A)に示すように、アドレスが[i,j]のメモリセル811は、配線WL(i)を介してワード線ドライバ回路722と電気的に接続され、配線BL(j)を介してビット線ドライバ回路730と電気的に接続される。

0109

図5(B)は、メモリセル811の構成例を示す回路図である。

0110

メモリセル811は、トランジスタM11と、容量素子CAとを有する。なお、トランジスタM11は、フロントゲート(単に、ゲート、ともいう)およびバックゲートを有する。

0111

トランジスタM11のソースまたはドレインの一方は、容量素子CAの第1端子と電気的に接続され、トランジスタM11のソースまたはドレインの他方は、配線BLと接続されている。トランジスタM11のゲートは、配線WLと接続され、トランジスタM11のバックゲートは、配線BKLと接続されている。容量素子CAの第2端子は、配線CALと接続されている。

0112

配線BLは、ビット線として機能し、配線WLは、ワード線として機能する。配線CALは、容量素子CAの第2端子に所定の電位を印加するための配線として機能する。また、配線BKLは、トランジスタM11のバックゲートに所定の電位を印加するための配線として機能する。配線BKLに任意の電位を印加することによって、トランジスタM11のしきい値電圧を増減することができる。

0113

トランジスタM11は、容量素子CAの第1端子と配線BLとを、導通または非導通とするスイッチとしての機能を有する。データの書き込みまたは読み出しは、配線WLにハイレベルの電位を印加し、容量素子CAの第1端子と配線BLとを、導通状態とすることによって行われる。つまり、メモリセル811は、容量素子CAに電荷を蓄積することでデータを保持する記憶装置であり、メモリセル811に保持されるデータは、配線BLおよびトランジスタM11を介して、書き込みまたは読み出しが行われる。

0114

なお、トランジスタM11には、チャネル形成領域に金属酸化物を有するトランジスタ(OSトランジスタ)を用いることができる。例えば、トランジスタM11のチャネル形成領域に、インジウム、元素M(元素Mは、アルミニウムガリウムイットリウム、銅、バナジウムベリリウムホウ素、チタン、鉄、ニッケルゲルマニウムジルコニウムモリブデンランタンセリウムネオジムハフニウムタンタルタングステン、またはマグネシウムなどから選ばれた一種、または複数種)、亜鉛のいずれか一つを有する金属酸化物を用いることができる。特に、インジウム、ガリウム、亜鉛からなる金属酸化物であることが好ましい。

0115

OSトランジスタはオフ電流が非常に小さいため、トランジスタM11にOSトランジスタを用いることで、メモリセル811に書き込んだデータを長時間保持することができる。そのため、メモリセル811のリフレッシュ頻度を少なくすることができ、記憶装置700を消費電力の少ない記憶装置とすることができる。または、トランジスタM11にOSトランジスタを用いることで、メモリセル811に多値データまたはアナログデータを保持してもよい。トランジスタM11にOSトランジスタを用いることで、上述のDOSRAMを構成することができる。

0116

<ワード線ドライバ回路の構成例>
図6(A)は、ワード線ドライバ回路722の構成例を示すブロック図である。

0117

ワード線ドライバ回路722は、ワード線として機能する配線WLを駆動する機能を有する。ワード線ドライバ回路722は、ローデコーダ721より、配線WLを駆動するための、信号WIおよび信号WIBが入力される。ここで、信号WIおよび信号WIBは、ハイレベルまたはローレベルで表されるデジタル信号であり、信号WIBは、信号WIの論理反転した反転信号である。

0118

なお、配線WLはm本あるため、信号WIおよび信号WIBも、それぞれm本である。図6(A)では、それぞれ、WL(1)乃至WL(m)、WI(1)乃至WI(m)、WIB(1)乃至WIB(m)、と表す。

0119

そして、ローデコーダ721には、低電源電位VSSと高電源電位VDDが供給されているため、信号WIおよび信号WIBのハイレベルに対応する電位は高電源電位VDDであり、信号WIおよび信号WIBのローレベルに対応する電位は低電源電位VSSである。

0120

一方、メモリセルアレイ801においては、配線WLのハイレベルに対応する電位として高電源電位VIHが使用され、配線WLのローレベルに対応する電位として低電源電位VSSが使用されている。

0121

そのため、ワード線ドライバ回路722は、入力された信号のハイレベルを調整する(レベル調整、ともいう)機能と、入力された信号に配線WLを駆動する能力を付加する(バッファ、ともいう)機能とを有する。ワード線ドライバ回路722は、回路LVBをm個有し、図6(A)では、LVB(1)乃至LVB(m)と表す。

0122

図6(B)は、回路LVBの構成例を示す回路図である。

0123

回路LVBは、nチャネル型のトランジスタ13乃至トランジスタ16、および、pチャネル型のトランジスタ33乃至トランジスタ38を有する。また、回路LVBは、入力端子WI_IN、入力端子WIB_IN、配線VIH_IN、配線VSS_IN、および、出力端子WL_OUTを有する。

0124

回路LVBにおいて、入力端子WI_INには信号WIが入力され、入力端子WIB_INには信号WIBが入力され、配線VIH_INには高電源電位VIHが入力され、配線VSS_INには低電源電位VSSが入力される。そして、回路LVBは、出力端子WL_OUTから配線WLを駆動する信号を出力する。

0125

回路LVBにおいて、トランジスタ13のソースまたはドレインの一方は、配線VSS_INと電気的に接続され、トランジスタ13のソースまたはドレインの他方は、トランジスタ34のソースまたはドレインの一方、およびトランジスタ35のゲートと電気的に接続され、トランジスタ13のゲートは、入力端子WI_IN、およびトランジスタ34のゲートと電気的に接続されている。トランジスタ34のソースまたはドレインの他方は、トランジスタ33のソースまたはドレインの一方と電気的に接続され、トランジスタ33のソースまたはドレインの他方は、配線VIH_INと電気的に接続されている。

0126

トランジスタ14のソースまたはドレインの一方は、配線VSS_INと電気的に接続され、トランジスタ14のソースまたはドレインの他方は、トランジスタ36のソースまたはドレインの一方、およびトランジスタ33のゲートと電気的に接続され、トランジスタ14のゲートは、入力端子WIB_IN、およびトランジスタ36のゲートと電気的に接続されている。トランジスタ36のソースまたはドレインの他方は、トランジスタ35のソースまたはドレインの一方と電気的に接続され、トランジスタ35のソースまたはドレインの他方は、配線VIH_INと電気的に接続されている。ここで、トランジスタ36のソースまたはドレインの他方と、トランジスタ35のソースまたはドレインの一方との接続部を、ノードN11と呼称し、ノードN11と電気的に接続される他の素子等については後述する。

0127

トランジスタ13、トランジスタ14、および、トランジスタ33乃至トランジスタ36は、入力された信号WIおよび信号WIBのハイレベルに対応する電位を、高電源電位VDDから高電源電位VIHに変換するレベル調整の機能を有する。

0128

また、回路LVBにおいて、トランジスタ15のソースまたはドレインの一方は、配線VSS_INと電気的に接続され、トランジスタ15のソースまたはドレインの他方は、トランジスタ37のソースまたはドレインの一方、トランジスタ16のゲート、およびトランジスタ38のゲートと電気的に接続され、トランジスタ15のゲートは、ノードN11、およびトランジスタ37のゲートと電気的に接続されている。トランジスタ37のソースまたはドレインの他方は、配線VIH_INと電気的に接続されている。

0129

トランジスタ16のソースまたはドレインの一方は、配線VSS_INと電気的に接続され、トランジスタ16のソースまたはドレインの他方は、トランジスタ38のソースまたはドレインの一方、および出力端子WL_OUTと電気的に接続され、トランジスタ38のソースまたはドレインの他方は、配線VIH_INと電気的に接続されている。

0130

トランジスタ15、トランジスタ16、トランジスタ37、および、トランジスタ38は、ノードN11の信号を、出力端子WL_OUTから出力するバッファの機能を有する。

0131

上述のように、回路LVBは、高電源電位VDDおよび低電源電位VSSを用いてハイレベルまたはローレベルが表される、信号WIおよび信号WIBのハイレベルを、高電源電位VIHに変えて、配線WLに出力する機能を有する。

0132

<負電位生成回路>
図7(A)は、負電位生成回路750の構成例を示す回路図である。負電位生成回路750は、電圧生成回路50と、電圧保持回路60とを有する。

0133

負電位生成回路750において、電圧生成回路50と電圧保持回路60とは電気的に接続され、さらに、電圧保持回路60は、負電位生成回路750の出力端子BKL_OUTと電気的に接続される。また、負電位生成回路750が生成した負電位(低電源電位VLL)は、出力端子BKL_OUTから配線BKLへ出力され、配線BKLを介して、複数のトランジスタM11のバックゲートに印加される。トランジスタM11は、メモリセル811が有するトランジスタである。

0134

また、負電位生成回路750は、配線BKLを介してトランジスタM11のバックゲートに低電源電位VLLを書き込み、さらに、それを保持する機能を有する。そして、低電源電位VSSより低い低電源電位VLLがトランジスタM11のバックゲートに書き込まれ、保持されている間、トランジスタM11のしきい値電圧をプラスシフトすることができる。つまり、トランジスタM11のしきい値電圧を高く保つことができる。

0135

トランジスタM11のしきい値電圧が高く保たれることで、トランジスタM11は、ソースに対するゲートの電圧Vgsが0Vの時のソースとドレインとの間に流れる電流Idsカットオフ電流、ともいう)を低減することができる。カットオフ電流を低減することで、メモリセル811に書き込んだデータの保持時間を長くすることができる。

0136

〔電圧生成回路〕
電圧生成回路50の回路構成例を、図7(B)および図7(C)に示す。これらの回路図は降圧型チャージポンプであり、入力端子INに低電源電位VSSが入力され、電圧生成回路50の出力端子OUTから低電源電位VLL0が出力される。ここでは、一例として、チャージポンプ回路基本回路段数を4段としているが、これに限定されず任意の段数でチャージポンプ回路を構成してもよい。

0137

図7(B)に示す電圧生成回路50aは、トランジスタM21乃至トランジスタM24、および、容量素子C21乃至容量素子C24を有する。トランジスタM21乃至トランジスタM24は、nチャネル型のトランジスタである。

0138

トランジスタM21乃至トランジスタM24は、入力端子INと出力端子OUTとの間に、直列に接続されている。トランジスタM21乃至トランジスタM24において、それぞれのゲートと、ソースまたはドレインの一方が電気的に接続されており、トランジスタM21乃至トランジスタM24は、ダイオードとして機能する。また、トランジスタM21乃至トランジスタM24のゲートには、それぞれ、容量素子C21乃至容量素子C24が電気的に接続されている。

0139

奇数段の容量素子C21、C23の一方の電極には、クロック信号CLKが入力され、偶数段の容量素子C22、C24の一方の電極には、クロック信号CLKBが入力される。クロック信号CLKBは、クロック信号CLKの位相を反転した信号である。

0140

電圧生成回路50aは、入力端子INに入力された低電源電位VSSを降圧し、低電源電位VLL0を生成する機能を有する。電圧生成回路50aは、クロック信号CLKおよびクロック信号CLKBの供給のみで、低電源電位VSSを降圧した低電源電位VLL0を生成することができる。

0141

上述したトランジスタM21乃至トランジスタM24は、OSトランジスタで形成してもよい。OSトランジスタを用いることで、ダイオード接続されたトランジスタM21乃至トランジスタM24の逆方向電流が低減できて好ましい。

0142

図7(C)に示す電圧生成回路50bは、pチャネル型トランジスタであるトランジスタM31乃至トランジスタM34で構成されている。その他の構成要素については、電圧生成回路50aの説明を援用する。

0143

また、電圧生成回路50は降圧型のチャージポンプだけでなく、昇圧型のチャージポンプであってもよい。電圧生成回路50は、降圧型と昇圧型の双方のチャージポンプを有していてもよい。

0144

〔電圧保持回路〕
電圧保持回路60は、トランジスタM12(負電位保持トランジスタ、ともいう)、容量素子C11(負電位保持容量、ともいう)を有する(図7(A)参照)。トランジスタM12のソースまたはドレインの一方は、電圧生成回路50に電気的に接続され、トランジスタM12のソースまたはドレインの他方は、容量素子C11および出力端子BKL_OUTと電気的に接続される。

0145

電圧保持回路60は、トランジスタM12をオン状態にして、電圧生成回路50が生成した低電源電位VLL0を、出力端子BKL_OUTに供給する機能を有する。トランジスタM12のしきい値電圧をVth1とすると、トランジスタM12をオン状態にする場合、トランジスタM12のゲートに、VLL0+Vth1以上の電位を印加することが好ましい。また、電圧保持回路60は、トランジスタM12をオフ状態にして、出力端子BKL_OUTの電位を保持する機能を有する。

0146

また、電圧保持回路60が有する容量素子C11は、出力端子BKL_OUTの電位を安定させ、トランジスタM12がオフ状態の場合に、出力端子BKL_OUTの電位を長時間保持する機能を有する。

0147

トランジスタM12にフロントゲートおよびバックゲートを有するトランジスタを用いて、フロントゲートおよびバックゲートをソースまたはドレインの他方と電気的に接続してもよい(図8(A)参照)。この場合、トランジスタM12はダイオードとして機能し、低電源電位VLL0として負電位が供給され、トランジスタM12のソースまたはドレインの他方から出力される電位を電位VLL1とすると、VLL1=VLL0+Vth1の関係が成り立つ。

0148

図8(A)に示すトランジスタM12では、出力端子BKL_OUTに負電位を供給した後、ソースまたはドレインの一方を低電源電位VSS(基準の電位)にすると、ソースに対するゲートの電圧Vgsが0Vとなる。よって、カットオフ電流が小さいことが好ましく、カットオフ電流を十分小さくすることで、出力端子BKL_OUTに書き込まれた負電位を長時間保持することができる。

0149

また、トランジスタM12のチャネル長は、トランジスタM11のチャネル長よりも長いことが好ましい。例えば、トランジスタM11のチャネル長を1μm未満とした場合、トランジスタM12のチャネル長は1μm以上、さらに好ましくは3μm以上、さらに好ましくは5μm以上、さらに好ましくは10μm以上である。トランジスタM12のチャネル長を長くすることで、トランジスタM12は短チャネル効果の影響を受けず、カットオフ電流を小さくすることができる。また、トランジスタM12はソースとドレイン間の耐圧を高くすることができる。トランジスタM12のソースとドレイン間の耐圧が高いと、高電圧を生成する電圧生成回路50と、トランジスタM11との接続を容易にすることができて好ましい。

0150

また、電圧保持回路60は、直列に接続された複数のトランジスタM12で構成してもよい(図8(B)、図8(C)参照)。

0151

トランジスタM12には、OSトランジスタや、チャネル形成領域にバンドギャップが大きい半導体を有するトランジスタを用いることが好ましい。OSトランジスタや、チャネル形成領域にバンドギャップが大きい半導体を有するトランジスタは、カットオフ電流が小さく、ソースとドレイン間の耐圧が高い。

0152

例えば、トランジスタM12にOSトランジスタを用いることで、電圧保持回路60は、電圧生成回路50が低電源電位VLL0を生成しなくなった後も、長時間にわたって、出力端子BKL_OUTに書き込まれた負電位を保持することができる。すなわち、負電位生成回路750は、一度、出力端子BKL_OUTに負電位を書き込むと、負電位生成回路750に電源が供給されなくなっても(電圧生成回路50にクロック信号CLKおよびクロック信号CLKBが供給されなくなっても)、出力端子BKL_OUTに書き込んだ負電位を長時間保持することができる。

0153

<記憶装置>
上述した、記憶装置700は、メモリセル811にオフ電流が非常に小さいOSトランジスタが用いられ、メモリセル811に用いられたOSトランジスタは、フロントゲートおよびバックゲートを有する。メモリセル811に用いられたOSトランジスタのバックゲートには、負電位生成回路750が生成した負電位が供給され、負電位は電源が供給されなくなった後も長時間保持される。OSトランジスタのバックゲートに印加された負電位は、OSトランジスタのカットオフ電流を小さくし、メモリセル811に書き込んだデータを長時間保持することができる。すなわち、記憶装置700は、電源が供給されない状態でも、記憶した情報を長時間保持することができる。

0154

なお、本実施の形態は、本明細書に記載する他の実施の形態と適宜組み合わせて実施することができる。

0155

(実施の形態3)
本実施の形態では、上記実施の形態で説明した周辺回路711に適用可能なSiトランジスタ、およびメモリセル811に適用可能なOSトランジスタの構成例について説明する。なお、本実施の形態では、Siトランジスタを用いて構成した周辺回路711の上方に、OSトランジスタを用いて構成したメモリセル811が、積層して設けられた構成について説明する。また、本実施の形態では、前記SiトランジスタおよびOSトランジスタを合わせて、半導体装置と呼ぶ。

0156

<半導体装置の構成例>
図9に示す半導体装置は、トランジスタ300と、トランジスタ500、および容量素子600を有している。図10(A)はトランジスタ500のチャネル長方向の断面図であり、図10(B)はトランジスタ500のチャネル幅方向の断面図であり、図10(C)はトランジスタ300のチャネル幅方向の断面図である。

0157

トランジスタ500は、チャネル形成領域に金属酸化物を有するトランジスタ(OSトランジスタ)である。トランジスタ500は、オフ電流が小さいため、これを半導体装置に用いることにより長期にわたり記憶内容を保持することが可能である。もしくは、電荷を蓄積する容量を小さくすることができる。

0158

本実施の形態で説明する半導体装置は、図9に示すようにトランジスタ300、トランジスタ500、容量素子600を有する。トランジスタ500はトランジスタ300の上方に設けられ、容量素子600はトランジスタ300、およびトランジスタ500の上方に設けられている。

0159

トランジスタ300は、基板311上に設けられ、導電体316、絶縁体315、基板311の一部からなる半導体領域313、およびソース領域またはドレイン領域として機能する低抵抗領域314a、および低抵抗領域314bを有する。

0160

トランジスタ300は、図10(C)に示すように、半導体領域313の上面およびチャネル幅方向の側面が絶縁体315を介して導電体316に覆われている。このように、トランジスタ300をFin型とすることにより、実効上のチャネル幅が増大することによりトランジスタ300のオン特性を向上させることができる。また、ゲート電極の電界の寄与を高くすることができるため、トランジスタ300のオフ特性を向上させることができる。

0161

なお、トランジスタ300は、pチャネル型、あるいはnチャネル型のいずれでもよい。

0162

半導体領域313のチャネルが形成される領域、その近傍の領域、ソース領域、またはドレイン領域となる低抵抗領域314a、および低抵抗領域314bなどにおいて、シリコン系半導体などの半導体を含むことが好ましく、単結晶シリコンを含むことが好ましい。または、Ge(ゲルマニウム)、SiGe(シリコンゲルマニウム)、GaAsガリウムヒ素)、GaAlAs(ガリウムアルミニウムヒ素)などを有する材料で形成してもよい。結晶格子応力を与え、格子間隔を変化させることで有効質量を制御したシリコンを用いた構成としてもよい。またはGaAsとGaAlAs等を用いることで、トランジスタ300をHEMT(High Electron Mobility Transistor)としてもよい。

0163

低抵抗領域314a、および低抵抗領域314bは、半導体領域313に適用される半導体材料に加え、ヒ素、リンなどのn型の導電性を付与する元素、またはホウ素などのp型の導電性を付与する元素を含む。

0164

ゲート電極として機能する導電体316は、ヒ素、リンなどのn型の導電性を付与する元素、もしくはホウ素などのp型の導電性を付与する元素を含むシリコンなどの半導体材料、金属材料合金材料、または金属酸化物材料などの導電性材料を用いることができる。

0165

なお、導電体の材料により、仕事関数が定まるため、導電体の材料を変更することで、トランジスタのVthを調整することができる。具体的には、導電体に窒化チタン窒化タンタルなどの材料を用いることが好ましい。さらに導電性と埋め込み性両立するために導電体にタングステンやアルミニウムなどの金属材料を積層として用いることが好ましく、特にタングステンを用いることが耐熱性の点で好ましい。

0166

なお、図9に示すトランジスタ300は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。

0167

トランジスタ300を覆って、絶縁体320、絶縁体322、絶縁体324、および絶縁体326が順に積層して設けられている。

0168

絶縁体320、絶縁体322、絶縁体324、および絶縁体326として、例えば、酸化シリコン酸化窒化シリコン窒化酸化シリコン窒化シリコン酸化アルミニウム酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いればよい。

0169

絶縁体322は、その下方に設けられるトランジスタ300などによって生じる段差平坦化する平坦化膜としての機能を有していてもよい。例えば、絶縁体322の上面は、平坦性を高めるために化学機械研磨(CMP)法等を用いた平坦化処理により平坦化されていてもよい。

0170

また、絶縁体324には、基板311、またはトランジスタ300などから、トランジスタ500が設けられる領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。

0171

水素に対するバリア性を有する膜の一例として、例えば、CVD法で形成した窒化シリコンを用いることができる。ここで、トランジスタ500等の酸化物半導体を有する半導体素子に、水素が拡散することで、当該半導体素子の特性が低下する場合がある。したがって、トランジスタ500と、トランジスタ300との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。

0172

水素の脱離量は、例えば、昇温脱離ガス分析(TDS分析)法などを用いて分析することができる。例えば、絶縁体324の水素の脱離量は、TDS分析において、膜の表面温度が50℃から500℃の範囲において、水素原子換算した脱離量が、絶縁体324の面積当たりに換算して、10×1015atoms/cm2以下、好ましくは5×1015atoms/cm2以下であればよい。

0173

なお、絶縁体326は、絶縁体324よりも誘電率が低いことが好ましい。例えば、絶縁体326の比誘電率は4未満が好ましく、3未満がより好ましい。また例えば、絶縁体326の比誘電率は、絶縁体324の比誘電率の0.7倍以下が好ましく、0.6倍以下がより好ましい。比誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。

0174

また、絶縁体320、絶縁体322、絶縁体324、および絶縁体326には容量素子600、またはトランジスタ500と接続する導電体328、および導電体330等が埋め込まれている。なお、導電体328、および導電体330は、プラグまたは配線としての機能を有する。また、プラグまたは配線としての機能を有する導電体は、複数の構造をまとめて同一の符号を付与する場合がある。また、本明細書等において、配線と、配線と接続するプラグとが一体物であってもよい。すなわち、導電体の一部が配線として機能する場合、および導電体の一部がプラグとして機能する場合もある。

0175

各プラグ、および配線(導電体328、および導電体330等)の材料としては、金属材料、合金材料、金属窒化物材料、または金属酸化物材料などの導電性材料を、単層または積層して用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、タングステンを用いることが好ましい。または、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。

0176

絶縁体326、および導電体330上に、配線層を設けてもよい。例えば、図9において、絶縁体350、絶縁体352、および絶縁体354が順に積層して設けられている。また、絶縁体350、絶縁体352、および絶縁体354には、導電体356が形成されている。導電体356は、トランジスタ300と接続するプラグ、または配線としての機能を有する。なお導電体356は、導電体328、および導電体330と同様の材料を用いて設けることができる。

0177

なお、例えば、絶縁体350は、絶縁体324と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体356は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体350が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ300とトランジスタ500とは、バリア層により分離することができ、トランジスタ300からトランジスタ500への水素の拡散を抑制することができる。

0178

なお、水素に対するバリア性を有する導電体としては、例えば、窒化タンタル等を用いるとよい。また、窒化タンタルと導電性が高いタングステンを積層することで、配線としての導電性を保持したまま、トランジスタ300からの水素の拡散を抑制することができる。この場合、水素に対するバリア性を有する窒化タンタル層が、水素に対するバリア性を有する絶縁体350と接する構造であることが好ましい。

0179

絶縁体354、および導電体356上に、配線層を設けてもよい。例えば、図9において、絶縁体360、絶縁体362、および絶縁体364が順に積層して設けられている。また、絶縁体360、絶縁体362、および絶縁体364には、導電体366が形成されている。導電体366は、プラグまたは配線としての機能を有する。なお導電体366は、導電体328、および導電体330と同様の材料を用いて設けることができる。

0180

なお、例えば、絶縁体360は、絶縁体324と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体366は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体360が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ300とトランジスタ500とは、バリア層により分離することができ、トランジスタ300からトランジスタ500への水素の拡散を抑制することができる。

0181

絶縁体364、および導電体366上に、配線層を設けてもよい。例えば、図9において、絶縁体370、絶縁体372、および絶縁体374が順に積層して設けられている。また、絶縁体370、絶縁体372、および絶縁体374には、導電体376が形成されている。導電体376は、プラグまたは配線としての機能を有する。なお導電体376は、導電体328、および導電体330と同様の材料を用いて設けることができる。

0182

なお、例えば、絶縁体370は、絶縁体324と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体376は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体370が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ300とトランジスタ500とは、バリア層により分離することができ、トランジスタ300からトランジスタ500への水素の拡散を抑制することができる。

0183

絶縁体374、および導電体376上に、配線層を設けてもよい。例えば、図9において、絶縁体380、絶縁体382、および絶縁体384が順に積層して設けられている。また、絶縁体380、絶縁体382、および絶縁体384には、導電体386が形成されている。導電体386は、プラグまたは配線としての機能を有する。なお導電体386は、導電体328、および導電体330と同様の材料を用いて設けることができる。

0184

なお、例えば、絶縁体380は、絶縁体324と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体386は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体380が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ300とトランジスタ500とは、バリア層により分離することができ、トランジスタ300からトランジスタ500への水素の拡散を抑制することができる。

0185

上記において、導電体356を含む配線層、導電体366を含む配線層、導電体376を含む配線層、および導電体386を含む配線層、について説明したが、本実施の形態に係る半導体装置はこれに限られるものではない。導電体356を含む配線層と同様の配線層を3層以下にしてもよいし、導電体356を含む配線層と同様の配線層を5層以上にしてもよい。

0186

絶縁体384上には絶縁体510、絶縁体512、絶縁体514、および絶縁体516が、順に積層して設けられている。絶縁体510、絶縁体512、絶縁体514、および絶縁体516のいずれかは、酸素や水素に対してバリア性のある物質を用いることが好ましい。

0187

例えば、絶縁体510、および絶縁体514には、例えば、基板311、またはトランジスタ300を設ける領域などから、トランジスタ500を設ける領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。したがって、絶縁体324と同様の材料を用いることができる。

0188

水素に対するバリア性を有する膜の一例として、CVD法で形成した窒化シリコンを用いることができる。ここで、トランジスタ500等の酸化物半導体を有する半導体素子に、水素が拡散することで、当該半導体素子の特性が低下する場合がある。したがって、トランジスタ500と、トランジスタ300との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。

0189

また、水素に対するバリア性を有する膜として、例えば、絶縁体510、および絶縁体514には、酸化アルミニウム、酸化ハフニウム酸化タンタルなどの金属酸化物を用いることが好ましい。

0190

特に、酸化アルミニウムは、酸素、およびトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中および作製後において、水素、水分などの不純物のトランジスタ500への混入を防止することができる。また、トランジスタ500を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ500に対する保護膜として用いることに適している。

0191

また、例えば、絶縁体512、および絶縁体516には、絶縁体320と同様の材料を用いることができる。また、比較的誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体512、および絶縁体516として、酸化シリコン膜酸化窒化シリコン膜などを用いることができる。

0192

また、絶縁体510、絶縁体512、絶縁体514、および絶縁体516には、導電体518、およびトランジスタ500を構成する導電体(導電体503)等が埋め込まれている。なお、導電体518は、容量素子600、またはトランジスタ300と接続するプラグ、または配線としての機能を有する。導電体518は、導電体328、および導電体330と同様の材料を用いて設けることができる。

0193

特に、絶縁体510、および絶縁体514と接する領域の導電体518は、酸素、水素、および水に対するバリア性を有する導電体であることが好ましい。当該構成により、トランジスタ300とトランジスタ500とは、酸素、水素、および水に対するバリア性を有する層で、分離することができ、トランジスタ300からトランジスタ500への水素の拡散を抑制することができる。

0194

絶縁体516の上方には、トランジスタ500が設けられている。

0195

図10(A)、(B)に示すように、トランジスタ500は、絶縁体512および絶縁体516に埋め込まれるように配置された導電体503と、絶縁体516と導電体503の上に配置された絶縁体520と、絶縁体520の上に配置された絶縁体522と、絶縁体522の上に配置された絶縁体524と、絶縁体524の上に配置された酸化物530aと、酸化物530aの上に配置された酸化物530bと、酸化物530b上に、互いに離して配置された導電体542a、および導電体542bと、導電体542aおよび導電体542b上に配置され、導電体542aと導電体542bの間に重畳して開口が形成された絶縁体580と、開口の中に配置された導電体560と、酸化物530b、導電体542a、導電体542b、および絶縁体580と、導電体560と、の間に配置された絶縁体550と、酸化物530b、導電体542a、導電体542b、および絶縁体580と、絶縁体550と、の間に配置された酸化物530cと、を有する。

0196

また、図10(A)、(B)に示すように、酸化物530a、酸化物530b、導電体542a、および導電体542bと、絶縁体580の間に絶縁体544が配置されることが好ましい。また、図10(A)、(B)に示すように、導電体560は、絶縁体550の内側に設けられた導電体560aと、導電体560aの内側に埋め込まれるように設けられた導電体560bと、を有することが好ましい。また、図10(A)、(B)に示すように、絶縁体580、導電体560、および絶縁体550の上に絶縁体574が配置されることが好ましい。

0197

なお、以下において、酸化物530a、酸化物530b、および酸化物530cをまとめて酸化物530という場合がある。また、導電体542aおよび導電体542bをまとめて導電体542という場合がある。

0198

なお、トランジスタ500では、チャネルが形成される領域と、その近傍において、酸化物530a、酸化物530b、および酸化物530cの3層を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、酸化物530bの単層、酸化物530bと酸化物530aの2層構造、酸化物530bと酸化物530cの2層構造、または4層以上の積層構造を設ける構成にしてもよい。また、トランジスタ500では、導電体560を2層の積層構造として示しているが、本発明はこれに限られるものではない。例えば、導電体560が、単層構造であってもよいし、3層以上の積層構造であってもよい。また、図9図10(A)(B)に示すトランジスタ500は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。

0199

ここで、導電体560は、トランジスタのゲート電極として機能し、導電体542aおよび導電体542bは、それぞれソース電極またはドレイン電極として機能する。上記のように、導電体560は、絶縁体580の開口、および導電体542aと導電体542bに挟まれた領域に埋め込まれるように形成される。導電体560、導電体542aおよび導電体542bの配置は、絶縁体580の開口に対して、自己整合的に選択される。つまり、トランジスタ500において、ゲート電極を、ソース電極とドレイン電極の間に、自己整合的に配置させることができる。よって、導電体560を位置合わせのマージンを設けることなく形成することができるので、トランジスタ500の占有面積縮小を図ることができる。これにより、半導体装置の微細化、高集積化を図ることができる。

0200

さらに、導電体560が、導電体542aと導電体542bの間の領域に自己整合的に形成されるので、導電体560は、導電体542aまたは導電体542bと重畳する領域を有さない。これにより、導電体560と導電体542aおよび導電体542bとの間に形成される寄生容量を低減することができる。よって、トランジスタ500のスイッチング速度を向上させ、高い周波数特性を有せしめることができる。

0201

導電体560は、第1のゲート(トップゲートともいう)電極として機能する場合がある。また、導電体503は、第2のゲート(ボトムゲートともいう)電極として機能する場合がある。その場合、導電体503に印加する電位を、導電体560に印加する電位と、連動させず、独立して変化させることで、トランジスタ500のVthを制御することができる。特に、導電体503に負の電位を印加することにより、トランジスタ500のVthを0Vより大きくし、オフ電流を低減することが可能となる。したがって、導電体503に負の電位を印加したほうが、印加しない場合よりも、導電体560に印加する電位が0Vのときのドレイン電流を小さくすることができる。

0202

導電体503は、酸化物530、および導電体560と、重なるように配置する。これにより、導電体560、および導電体503に電位を印加した場合、導電体560から生じる電界と、導電体503から生じる電界と、がつながり、酸化物530に形成されるチャネル形成領域を覆うことができる。本明細書等において、第1のゲート電極、および第2のゲート電極の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を、surrounded channel(S−channel)構造とよぶ。

0203

また、本明細書等において、S−channel構造は、ソース電極およびドレイン電極として機能する導電体542aおよび導電体542bに接する酸化物530の側面及び周辺が、チャネル形成領域と同じくI型であるといった特徴を有する。また、導電体542aおよび導電体542bに接する酸化物530の側面及び周辺は、絶縁体544と接しているため、チャネル形成領域と同様にI型となりうる。なお、本明細書等において、I型とは後述する、高純度真性と同様として扱うことができる。また、本明細書等で開示するS−channel構造は、Fin型構造及びプレーナ型構造とは異なる。S−channel構造を採用することで、短チャネル効果に対する耐性を高める、別言すると短チャネル効果が発生し難いトランジスタとすることができる。

0204

また、導電体503は、導電体518と同様の構成であり、絶縁体514および絶縁体516の開口の内壁に接して導電体503aが形成され、さらに内側に導電体503bが形成されている。

0205

絶縁体520、絶縁体522、絶縁体524、および絶縁体550は、ゲート絶縁膜としての機能を有する。

0206

ここで、酸化物530と接する絶縁体524は、化学量論的組成を満たす酸素よりも多くの酸素を含む絶縁体を用いることが好ましい。つまり、絶縁体524には、過剰酸素領域が形成されていることが好ましい。このような過剰酸素を含む絶縁体を酸化物530に接して設けることにより、酸化物530中の酸素欠損を低減し、トランジスタ500の信頼性を向上させることができる。

0207

過剰酸素領域を有する絶縁体として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、TDS(Thermal Desorption Spectroscopy)分析にて、酸素原子に換算しての酸素の脱離量が1.0×1018atoms/cm3以上、好ましくは1.0×1019atoms/cm3以上、さらに好ましくは2.0×1019atoms/cm3以上、または3.0×1020atoms/cm3以上である酸化物膜である。なお、上記TDS分析時における膜の表面温度としては100℃以上700℃以下、または100℃以上400℃以下の範囲が好ましい。

0208

また、絶縁体524が、過剰酸素領域を有する場合、絶縁体522は、酸素(例えば、酸素原子、酸素分子など)の拡散を抑制する機能を有する(上記酸素が透過しにくい)ことが好ましい。

0209

絶縁体522が、酸素や不純物の拡散を抑制する機能を有することで、酸化物530が有する酸素は、絶縁体520側へ拡散することがなく、好ましい。また、導電体503が、絶縁体524や、酸化物530が有する酸素と反応することを抑制することができる。

0210

絶縁体522は、例えば、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウムチタン酸ジルコン酸鉛PZT)、チタン酸ストロンチウム(SrTiO3)または(Ba,Sr)TiO3(BST)などのいわゆるhigh−k材料を含む絶縁体を単層または積層で用いることが好ましい。トランジスタの微細化、および高集積化が進むと、ゲート絶縁膜の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁膜として機能する絶縁体にhigh−k材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。

0211

特に、不純物、および酸素などの拡散を抑制する機能を有する(上記酸素が透過しにくい)絶縁性材料であるアルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を用いるとよい。アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物(ハフニウムアルミネート)などを用いることが好ましい。このような材料を用いて絶縁体522を形成した場合、絶縁体522は、酸化物530からの酸素の放出や、トランジスタ500の周辺部から酸化物530への水素等の不純物の混入を抑制する層として機能する。

0212

または、これらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス酸化ゲルマニウム酸化ニオブ、酸化シリコン、酸化チタン酸化タングステン酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。

0213

また、絶縁体520は、熱的に安定していることが好ましい。例えば、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、好適である。また、high−k材料の絶縁体を酸化シリコン、または酸化窒化シリコンと組み合わせることで、熱的に安定かつ比誘電率の高い積層構造の絶縁体520を得ることができる。

0214

なお、絶縁体520、絶縁体522、および絶縁体524が、2層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。

0215

トランジスタ500は、チャネル形成領域を含む酸化物530に、酸化物半導体として機能する金属酸化物を用いることが好ましい。例えば、酸化物530として、In−M−Zn酸化物(元素Mは、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種)等の金属酸化物を用いるとよい。また、酸化物530として、In−Ga酸化物、In−Zn酸化物を用いてもよい。

0216

酸化物530においてチャネル形成領域として機能する金属酸化物は、バンドギャップが2eV以上、好ましくは2.5eV以上のものを用いることが好ましい。このように、バンドギャップの大きい金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。

0217

酸化物530は、酸化物530b下に酸化物530aを有することで、酸化物530aよりも下方に形成された構造物から、酸化物530bへの不純物の拡散を抑制することができる。また、酸化物530b上に酸化物530cを有することで、酸化物530cよりも上方に形成された構造物から、酸化物530bへの不純物の拡散を抑制することができる。

0218

なお、酸化物530は、各金属原子原子数比が異なる酸化物により、積層構造を有することが好ましい。具体的には、酸化物530aに用いる金属酸化物において、構成元素中の元素Mの原子数比が、酸化物530bに用いる金属酸化物における、構成元素中の元素Mの原子数比より、大きいことが好ましい。また、酸化物530aに用いる金属酸化物において、Inに対する元素Mの原子数比が、酸化物530bに用いる金属酸化物における、Inに対する元素Mの原子数比より大きいことが好ましい。また、酸化物530bに用いる金属酸化物において、元素Mに対するInの原子数比が、酸化物530aに用いる金属酸化物における、元素Mに対するInの原子数比より大きいことが好ましい。また、酸化物530cは、酸化物530aまたは酸化物530bに用いることができる金属酸化物を、用いることができる。

0219

また、酸化物530aおよび酸化物530cの伝導帯下端のエネルギーが、酸化物530bの伝導帯下端のエネルギーより高くなることが好ましい。また、言い換えると、酸化物530aおよび酸化物530cの電子親和力が、酸化物530bの電子親和力より小さいことが好ましい。

0220

ここで、酸化物530a、酸化物530b、および酸化物530cの接合部において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、酸化物530a、酸化物530b、および酸化物530cの接合部における伝導帯下端のエネルギー準位は、連続的に変化または連続接合するともいうことができる。このようにするためには、酸化物530aと酸化物530bとの界面、および酸化物530bと酸化物530cとの界面において形成される混合層欠陥準位密度を低くするとよい。

0221

具体的には、酸化物530aと酸化物530b、酸化物530bと酸化物530cが、酸素以外に共通の元素を有する(主成分とする)ことで、欠陥準位密度が低い混合層を形成することができる。例えば、酸化物530bがIn−Ga−Zn酸化物の場合、酸化物530aおよび酸化物530cとして、In−Ga−Zn酸化物、Ga−Zn酸化物、酸化ガリウムなどを用いるとよい。

0222

このとき、キャリアの主たる経路は酸化物530bとなる。酸化物530a、酸化物530cを上述の構成とすることで、酸化物530aと酸化物530bとの界面、および酸化物530bと酸化物530cとの界面における欠陥準位密度を低くすることができる。そのため、界面散乱によるキャリア伝導への影響が小さくなり、トランジスタ500は高いオン電流を得られる。

0223

酸化物530b上には、ソース電極、およびドレイン電極として機能する導電体542(導電体542a、および導電体542b)が設けられる。導電体542としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブマンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウムイリジウムストロンチウム、ランタンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物などを用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、または、酸素を吸収しても導電性を維持する材料であるため、好ましい。

0224

また、図10(A)に示すように、酸化物530の、導電体542との界面とその近傍には、低抵抗領域として、領域543(領域543a、および領域543b)が形成される場合がある。このとき、領域543aはソース領域またはドレイン領域の一方として機能し、領域543bはソース領域またはドレイン領域の他方として機能する。また、領域543aと領域543bに挟まれる領域にチャネル形成領域が形成される。

0225

酸化物530と接するように上記導電体542を設けることで、領域543の酸素濃度が低減する場合がある。また、領域543に導電体542に含まれる金属と、酸化物530の成分とを含む金属化合物層が形成される場合がある。このような場合、領域543のキャリア密度が増加し、領域543は、低抵抗領域となる。

0226

絶縁体544は、導電体542を覆うように設けられ、導電体542の酸化を抑制する。このとき、絶縁体544は、酸化物530の側面を覆い、絶縁体524と接するように設けられてもよい。

0227

絶縁体544として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、または、マグネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。

0228

特に、絶縁体544として、アルミニウム、またはハフニウムの一方または双方の酸化物を含む絶縁体である、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物(ハフニウムアルミネート)などを用いることが好ましい。特に、ハフニウムアルミネートは、酸化ハフニウム膜よりも、耐熱性が高い。そのため、後の工程での熱処理において、結晶化しにくいため好ましい。なお、導電体542が耐酸化性を有する材料、または、酸素を吸収しても著しく導電性が低下しない場合、絶縁体544は、必須の構成ではない。求めるトランジスタ特性により、適宜設計すればよい。

0229

絶縁体550は、ゲート絶縁膜として機能する。絶縁体550は、酸化物530cの内側(上面および側面)に接して配置することが好ましい。絶縁体550は、加熱により酸素が放出される絶縁体を用いて形成することが好ましい。例えば、TDS分析にて、酸素原子に換算しての酸素の脱離量が1.0×1018atoms/cm3以上、好ましくは1.0×1019atoms/cm3以上、さらに好ましくは2.0×1019atoms/cm3以上、または3.0×1020atoms/cm3以上である酸化物膜である。なお、上記TDS分析時における膜の表面温度としては100℃以上700℃以下の範囲が好ましい。

0230

具体的には、過剰酸素を有する酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンを用いることができる。特に、酸化シリコン、および酸化窒化シリコンは熱に対し安定であるため好ましい。

0231

加熱により酸素が放出される絶縁体を、絶縁体550として、酸化物530cの上面に接して設けることにより、絶縁体550から、酸化物530cを通じて、酸化物530bのチャネル形成領域に効果的に酸素を供給することができる。また、絶縁体524と同様に、絶縁体550中の水または水素などの不純物濃度が低減されていることが好ましい。絶縁体550の膜厚は、1nm以上20nm以下とするのが好ましい。

0232

また、絶縁体550が有する過剰酸素を、効率的に酸化物530へ供給するために、絶縁体550と導電体560との間に金属酸化物を設けてもよい。当該金属酸化物は、絶縁体550から導電体560への酸素拡散を抑制することが好ましい。酸素の拡散を抑制する金属酸化物を設けることで、絶縁体550から導電体560への過剰酸素の拡散が抑制される。つまり、酸化物530へ供給する過剰酸素量の減少を抑制することができる。また、過剰酸素による導電体560の酸化を抑制することができる。当該金属酸化物としては、絶縁体544に用いることができる材料を用いればよい。

0233

第1のゲート電極として機能する導電体560は、図10(A)、(B)では2層構造として示しているが、単層構造でもよいし、3層以上の積層構造であってもよい。

0234

導電体560aは、水素原子、水素分子水分子窒素原子窒素分子酸化窒素分子(N2O、NO、NO2など)、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素(例えば、酸素原子、酸素分子などの少なくとも一つ)の拡散を抑制する機能を有する導電性材料を用いることが好ましい。導電体560aが酸素の拡散を抑制する機能を持つことにより、絶縁体550に含まれる酸素により、導電体560bが酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウム、または酸化ルテニウムなどを用いることが好ましい。

0235

また、導電体560bは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体560bは、配線としても機能するため、導電性が高い導電体を用いることが好ましい。例えば、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、導電体560bは積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層構造としてもよい。

0236

絶縁体580は、絶縁体544を介して、導電体542上に設けられる。絶縁体580は、過剰酸素領域を有することが好ましい。例えば、絶縁体580として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコン、または樹脂などを有することが好ましい。特に、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため好ましい。特に、酸化シリコン、空孔を有する酸化シリコンは、後の工程で、容易に過剰酸素領域を形成することができるため好ましい。

0237

絶縁体580は、過剰酸素領域を有することが好ましい。加熱により酸素が放出される絶縁体580を、酸化物530cと接して設けることで、絶縁体580中の酸素を、酸化物530cを通じて、酸化物530へと効率良く供給することができる。なお、絶縁体580中の水または水素などの不純物濃度が低減されていることが好ましい。

0238

絶縁体580の開口は、導電体542aと導電体542bの間の領域に重畳して形成される。これにより、導電体560は、絶縁体580の開口、および導電体542aと導電体542bに挟まれた領域に、埋め込まれるように形成される。

0239

半導体装置を微細化するに当たり、ゲート長を短くすることが求められるが、導電体560の導電性が下がらないようにする必要がある。そのために導電体560の膜厚を大きくすると、導電体560はアスペクト比が高い形状となりうる。本実施の形態では、導電体560を絶縁体580の開口に埋め込むように設けるため、導電体560をアスペクト比の高い形状にしても、工程中に導電体560を倒壊させることなく、形成することができる。

0240

絶縁体574は、絶縁体580の上面、導電体560の上面、および絶縁体550の上面に接して設けられることが好ましい。絶縁体574をスパッタリング法成膜することで、絶縁体550および絶縁体580へ過剰酸素領域を設けることができる。これにより、当該過剰酸素領域から、酸化物530中に酸素を供給することができる。

0241

例えば、絶縁体574として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、またはマグネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。

0242

特に、酸化アルミニウムはバリア性が高く、0.5nm以上3.0nm以下の薄膜であっても、水素、および窒素の拡散を抑制することができる。したがって、スパッタリング法で成膜した酸化アルミニウムは、酸素供給源であるとともに、水素などの不純物のバリア膜としての機能も有することができる。

0243

また、絶縁体574の上に、層間膜として機能する絶縁体581を設けることが好ましい。絶縁体581は、絶縁体524などと同様に、膜中の水または水素などの不純物濃度が低減されていることが好ましい。

0244

また、絶縁体581、絶縁体574、絶縁体580、および絶縁体544に形成された開口に、導電体540aおよび導電体540bを配置する。導電体540aおよび導電体540bは、導電体560を挟んで対向して設ける。導電体540aおよび導電体540bは、後述する導電体546および導電体548と同様の構成である。

0245

絶縁体581上には、絶縁体582が設けられている。絶縁体582は、酸素や水素に対してバリア性のある物質を用いることが好ましい。したがって、絶縁体582には、絶縁体514と同様の材料を用いることができる。例えば、絶縁体582には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。

0246

特に、酸化アルミニウムは、酸素、およびトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中および作製後において、水素、水分などの不純物のトランジスタ500への混入を防止することができる。また、トランジスタ500を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ500に対する保護膜として用いることに適している。

0247

また、絶縁体582上には、絶縁体586が設けられている。絶縁体586は、絶縁体320と同様の材料を用いることができる。また、比較的誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体586として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。

0248

また、絶縁体520、絶縁体522、絶縁体524、絶縁体544、絶縁体580、絶縁体574、絶縁体581、絶縁体582、および絶縁体586には、導電体546、および導電体548等が埋め込まれている。

0249

導電体546、および導電体548は、容量素子600、トランジスタ500、またはトランジスタ300と接続するプラグ、または配線としての機能を有する。導電体546、および導電体548は、導電体328、および導電体330と同様の材料を用いて設けることができる。

0250

続いて、トランジスタ500の上方には、容量素子600が設けられている。容量素子600は、導電体610と、導電体620、絶縁体630とを有する。

0251

また、導電体546、および導電体548上に、導電体612を設けてもよい。導電体612は、トランジスタ500と接続するプラグ、または配線としての機能を有する。導電体610は、容量素子600の電極としての機能を有する。なお、導電体612、および導電体610は、同時に形成することができる。

0252

導電体612、および導電体610には、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウムから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜窒化タンタル膜窒化チタン膜窒化モリブデン膜、窒化タングステン膜)等を用いることができる。または、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。

0253

図9では、導電体612、および導電体610は単層構造として示しているが、当該構成に限定されず、2層以上の積層構造でもよい。例えば、バリア性を有する導電体と導電性が高い導電体との間に、バリア性を有する導電体、および導電性が高い導電体に対して密着性が高い導電体を形成してもよい。

0254

絶縁体630を介して、導電体610と重畳するように、導電体620を設ける。なお、導電体620は、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、特にタングステンを用いることが好ましい。また、導電体などの他の構造と同時に形成する場合は、低抵抗金属材料であるCu(銅)やAl(アルミニウム)等を用いればよい。

0255

導電体620、および絶縁体630上には、絶縁体650が設けられている。絶縁体650は、絶縁体320と同様の材料を用いて設けることができる。また、絶縁体650は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。

0256

本構造を用いることで、酸化物半導体を有するトランジスタを用いた半導体装置において、電気特性の変動を抑制するとともに、信頼性を向上させることができる。または、オン電流が大きい酸化物半導体を有するトランジスタを提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを提供することができる。または、消費電力が低減された半導体装置を提供することができる。または、酸化物半導体を有するトランジスタを用いた半導体装置において、微細化または高集積化を図ることができる。

0257

<トランジスタの構造例>
なお、本実施の形態に示す半導体装置のトランジスタ500は、上記の構造に限られるものではない。以下、トランジスタ500に用いることができる構造例について説明する。

0258

<トランジスタの構造例1>
図11(A)、(B)および(C)を用いてトランジスタ510Aの構造例を説明する。図11(A)はトランジスタ510Aの上面図である。図11(B)は、図11(A)に一点鎖線L1−L2で示す部位の断面図である。図11(C)は、図11(A)に一点鎖線W1−W2で示す部位の断面図である。なお、図11(A)の上面図では、図の明瞭化のために一部の要素を省いて図示している。

0259

図11(A)、(B)および(C)では、トランジスタ510Aと、層間膜として機能する絶縁体511、絶縁体512、絶縁体514、絶縁体516、絶縁体580、絶縁体582、および絶縁体584を示している。また、トランジスタ510Aと電気的に接続し、コンタクトプラグとして機能する導電体546(導電体546a、および導電体546b)と、配線として機能する導電体503と、を示している。

0260

トランジスタ510Aは、第1のゲート電極として機能する導電体560(導電体560a、および導電体560b)と、第2のゲート電極として機能する導電体505(導電体505a、および導電体505b)と、第1のゲート絶縁膜として機能する絶縁体550と、第2のゲート絶縁膜として機能する絶縁体521、絶縁体522、および絶縁体524と、チャネルが形成される領域を有する酸化物530(酸化物530a、酸化物530b、および酸化物530c)と、ソースまたはドレインの一方として機能する導電体542aと、ソースまたはドレインの他方として機能する導電体542bと、絶縁体574とを有する。

0261

また、図11に示すトランジスタ510Aでは、酸化物530c、絶縁体550、および導電体560が、絶縁体580に設けられた開口部内に、絶縁体574を介して配置される。また、酸化物530c、絶縁体550、および導電体560は、導電体542a、および導電体542bとの間に配置される。

0262

絶縁体511、および絶縁体512は、層間膜として機能する。

0263

層間膜としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛(PZT)、チタン酸ストロンチウム(SrTiO3)または(Ba,Sr)TiO3(BST)などの絶縁体を単層または積層で用いることができる。またはこれらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。

0264

例えば、絶縁体511は、水または水素などの不純物が、基板側からトランジスタ510Aに混入するのを抑制するバリア膜として機能することが好ましい。したがって、絶縁体511は、水素原子、水素分子、水分子、銅原子などの不純物の拡散を抑制する機能を有する(上記不純物が透過しにくい)絶縁性材料を用いることが好ましい。または、酸素(例えば、酸素原子、酸素分子などの少なくとも一つ)の拡散を抑制する機能を有する(上記酸素が透過しにくい)絶縁性材料を用いることが好ましい。また、例えば、絶縁体511として酸化アルミニウムや窒化シリコンなどを用いてもよい。当該構成により、水素、水などの不純物が絶縁体511よりも基板側からトランジスタ510A側に拡散するのを抑制することができる。

0265

例えば、絶縁体512は、絶縁体511よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。

0266

導電体503は、絶縁体512に埋め込まれるように形成される。ここで、導電体503の上面の高さと、絶縁体512の上面の高さは同程度にできる。なお導電体503は、単層とする構成について示しているが、本発明はこれに限られるものではない。例えば、導電体503を2層以上の多層膜構造としてもよい。なお、導電体503は、タングステン、銅、またはアルミニウムを主成分とする導電性が高い導電性材料を用いることが好ましい。

0267

トランジスタ510Aにおいて、導電体560は、第1のゲート(トップゲートともいう)電極として機能する場合がある。また、導電体505は、第2のゲート(ボトムゲートともいう)電極として機能する場合がある。その場合、導電体505に印加する電位を、導電体560に印加する電位と連動させず、独立して変化させることで、トランジスタ510Aのしきい値電圧を制御することができる。特に、導電体505に負の電位を印加することにより、トランジスタ510Aのしきい値電圧を0Vより大きくし、オフ電流を低減することが可能となる。したがって、導電体505に負の電位を印加したほうが、印加しない場合よりも、導電体560に印加する電位が0Vのときのドレイン電流を小さくすることができる。

0268

また、例えば、導電体505と、導電体560とを重畳して設けることで、導電体560、および導電体505に電位を印加した場合、導電体560から生じる電界と、導電体505から生じる電界と、がつながり、酸化物530に形成されるチャネル形成領域を覆うことができる。

0269

つまり、第1のゲート電極としての機能を有する導電体560の電界と、第2のゲート電極としての機能を有する導電体505の電界によって、チャネル形成領域を電気的に取り囲むことができる。すなわち、先に記載のトランジスタ500と同様に、surrounded channel(S−channel)構造である。

0270

絶縁体514、および絶縁体516は、絶縁体511または絶縁体512と同様に、層間膜として機能する。例えば、絶縁体514は、水または水素などの不純物が、基板側からトランジスタ510Aに混入するのを抑制するバリア膜として機能することが好ましい。当該構成により、水素、水などの不純物が絶縁体514よりも基板側からトランジスタ510A側に拡散するのを抑制することができる。また、例えば、絶縁体516は、絶縁体514よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。

0271

第2のゲートとして機能する導電体505は、絶縁体514および絶縁体516の開口の内壁に接して導電体505aが形成され、さらに内側に導電体505bが形成されている。ここで、導電体505aおよび導電体505bの上面の高さと、絶縁体516の上面の高さは同程度にできる。なお、トランジスタ510Aでは、導電体505aおよび導電体505bを積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体505は、単層、または3層以上の積層構造として設ける構成にしてもよい。

0272

ここで、導電体505aは、水素原子、水素分子、水分子、銅原子などの不純物の拡散を抑制する機能を有する(上記不純物が透過しにくい)導電性材料を用いることが好ましい。または、酸素(例えば、酸素原子、酸素分子などの少なくとも一つ)の拡散を抑制する機能を有する(上記酸素が透過しにくい)導電性材料を用いることが好ましい。なお、本明細書において、不純物、または酸素の拡散を抑制する機能とは、上記不純物、または上記酸素のいずれか一つ、または、すべての拡散を抑制する機能とする。

0273

例えば、導電体505aが酸素の拡散を抑制する機能を持つことにより、導電体505bが酸化して導電率が低下することを抑制することができる。

0274

また、導電体505が配線の機能を兼ねる場合、導電体505bは、タングステン、銅、またはアルミニウムを主成分とする、導電性が高い導電性材料を用いることが好ましい。その場合、導電体503は、必ずしも設けなくともよい。なお、導電体505bを単層で図示したが、積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。

0275

絶縁体521、絶縁体522、および絶縁体524は、第2のゲート絶縁膜としての機能を有する。

0276

また、絶縁体522は、バリア性を有することが好ましい。絶縁体522がバリア性を有することで、トランジスタ510Aの周辺部からトランジスタ510Aへの水素等の不純物の混入を抑制する層として機能する。

0277

絶縁体522は、例えば、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物(ハフニウムアルミネート)、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛(PZT)、チタン酸ストロンチウム(SrTiO3)または(Ba,Sr)TiO3(BST)などのいわゆるhigh−k材料を含む絶縁体を単層または積層で用いることが好ましい。トランジスタの微細化、および高集積化が進むと、ゲート絶縁膜の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁膜として機能する絶縁体にhigh−k材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。

0278

また、絶縁体521は、熱的に安定していることが好ましい。例えば、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、好適である。また、high−k材料の絶縁体を酸化シリコン、または酸化窒化シリコンと組み合わせることで、熱的に安定かつ比誘電率の高い積層構造の絶縁体521を得ることができる。

0279

なお、図11には、第2のゲート絶縁膜として、3層の積層構造を示したが、単層、または2層以上の積層構造としてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。

0280

チャネル形成領域として機能する領域を有する酸化物530は、酸化物530aと、酸化物530a上の酸化物530bと、酸化物530b上の酸化物530cと、を有する。酸化物530b下に酸化物530aを有することで、酸化物530aよりも下方に形成された構造物から、酸化物530bへの不純物の拡散を抑制することができる。また、酸化物530b上に酸化物530cを有することで、酸化物530cよりも上方に形成された構造物から、酸化物530bへの不純物の拡散を抑制することができる。酸化物530として、上述した金属酸化物の一種である酸化物半導体を用いることができる。

0281

なお、酸化物530cは、絶縁体580に設けられた開口部内に、絶縁体574を介して設けられることが好ましい。絶縁体574がバリア性を有する場合、絶縁体580からの不純物が酸化物530へと拡散することを抑制することができる。

0282

導電体542は、一方がソース電極として機能し、他方がドレイン電極として機能する。

0283

導電体542aと、導電体542bとは、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンなどの金属、またはこれを主成分とする合金を用いることができる。特に、窒化タンタルなどの金属窒化物膜は、水素または酸素に対するバリア性があり、また、耐酸化性が高いため、好ましい。

0284

また、図11では単層構造を示したが、2層以上の積層構造としてもよい。例えば、窒化タンタル膜とタングステン膜を積層するとよい。また、チタン膜アルミニウム膜を積層してもよい。また、タングステン膜上にアルミニウム膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜上に銅膜を積層する二層構造としてもよい。

0285

また、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。

0286

また、導電体542上に、バリア層を設けてもよい。バリア層は、酸素、または水素に対してバリア性を有する物質を用いることが好ましい。当該構成により、絶縁体574を成膜する際に、導電体542が酸化することを抑制することができる。

0287

バリア層には、例えば、金属酸化物を用いることができる。特に、酸化アルミニウム、酸化ハフニウム、酸化ガリウムなどの、酸素や水素に対してバリア性のある絶縁膜を用いることが好ましい。また、CVD法で形成した窒化シリコンを用いてもよい。

0288

バリア層を有することで、導電体542の材料選択の幅を広げることができる。例えば、導電体542に、タングステンや、アルミニウムなどの耐酸化性が低い一方で導電性が高い材料を用いることができる。また、例えば、成膜、または加工がしやすい導電体を用いることができる。

0289

絶縁体550は、第1のゲート絶縁膜として機能する。絶縁体550は、絶縁体580に設けられた開口部内に、酸化物530c、および絶縁体574を介して設けられることが好ましい。

0290

トランジスタの微細化、および高集積化が進むと、ゲート絶縁膜の薄膜化により、リーク電流などの問題が生じる場合がある。その場合、絶縁体550は、第2のゲート絶縁膜と同様に、積層構造としてもよい。ゲート絶縁膜として機能する絶縁体を、high−k材料と、熱的に安定している材料との積層構造とすることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。また、熱的に安定かつ比誘電率の高い積層構造とすることができる。

0291

第1のゲート電極として機能する導電体560は、導電体560a、および導電体560a上の導電体560bを有する。導電体560aは、導電体505aと同様に、水素原子、水素分子、水分子、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素(例えば、酸素原子、酸素分子などの少なくとも一つ)の拡散を抑制する機能を有する導電性材料を用いることが好ましい。

0292

導電体560aが酸素の拡散を抑制する機能を持つことにより、導電体560bの材料選択性を向上することができる。つまり、導電体560aを有することで、導電体560bの酸化が抑制され、導電率が低下することを防止することができる。

0293

酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウムまたは酸化ルテニウムなどを用いることが好ましい。また、導電体560aとして、酸化物530として用いることができる酸化物半導体を用いることができる。その場合、導電体560bをスパッタリング法で成膜することで、導電体560aの電気抵抗値を低下させて導電体とすることができる。これをOC(Oxide Conductor)電極と呼ぶことができる。

0294

導電体560bは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体560は、配線として機能するため、導電性が高い導電体を用いることが好ましい。例えば、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、導電体560bは積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。

0295

絶縁体580と、トランジスタ510Aとの間に絶縁体574を配置する。絶縁体574は、水または水素などの不純物、および酸素の拡散を抑制する機能を有する絶縁性材料を用いるとよい。例えば、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。また、他にも、例えば、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン酸化ネオジムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いることができる。

0296

絶縁体574を有することで、絶縁体580が有する水、および水素などの不純物が酸化物530c、絶縁体550を介して、酸化物530bに拡散することを抑制することができる。また、絶縁体580が有する過剰酸素により、導電体560が酸化するのを抑制することができる。

0297

絶縁体580、絶縁体582、および絶縁体584は、層間膜として機能する。

0298

絶縁体582は、絶縁体514と同様に、水または水素などの不純物が、外部からトランジスタ510Aに混入するのを抑制するバリア絶縁膜として機能することが好ましい。

0299

また、絶縁体580、および絶縁体584は、絶縁体516と同様に、絶縁体582よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。

0300

また、トランジスタ510Aは、絶縁体580、絶縁体582、および絶縁体584に埋め込まれた導電体546などのプラグや配線を介して、他の構造と電気的に接続してもよい。

0301

また、導電体546の材料としては、導電体505と同様に、金属材料、合金材料、金属窒化物材料、または金属酸化物材料などの導電性材料を、単層または積層して用いることができる。例えば、耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましい。または、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。

0302

例えば、導電体546として、水素、および酸素に対してバリア性を有する導電体である窒化タンタル等と、導電性が高いタングステンとの積層構造を用いることで、配線としての導電性を保持したまま、外部からの不純物の拡散を抑制することができる。

0303

上記構造を有することで、オン電流が大きい酸化物半導体を有するトランジスタを用いた半導体装置を提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを用いた半導体装置を提供することができる。または、電気特性の変動を抑制し、安定した電気特性を有すると共に、信頼性を向上させた半導体装置を提供することができる。

0304

<トランジスタの構造例2>
図12(A)、(B)および(C)を用いてトランジスタ510Bの構造例を説明する。図12(A)はトランジスタ510Bの上面図である。図12(B)は、図12(A)に一点鎖線L1−L2で示す部位の断面図である。図12(C)は、図12(A)に一点鎖線W1−W2で示す部位の断面図である。なお、図12(A)の上面図では、図の明瞭化のために一部の要素を省いて図示している。

0305

トランジスタ510Bはトランジスタ510Aの変形例である。よって、説明の繰り返しを防ぐため、主にトランジスタ510Aと異なる点について説明する。

0306

トランジスタ510Bは、導電体542(導電体542a、および導電体542b)と、酸化物530c、絶縁体550、および導電体560と、が重畳する領域を有する。当該構造とすることで、オン電流が高いトランジスタを提供することができる。また、制御性が高いトランジスタを提供することができる。

0307

第1のゲート電極として機能する導電体560は、導電体560a、および導電体560a上の導電体560bを有する。導電体560aは、導電体505aと同様に、水素原子、水素分子、水分子、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素(例えば、酸素原子、酸素分子などの少なくとも一つ)の拡散を抑制する機能を有する導電性材料を用いることが好ましい。

0308

導電体560aが酸素の拡散を抑制する機能を持つことにより、導電体560bの材料選択性を向上することができる。つまり、導電体560aを有することで、導電体560bの酸化が抑制され、導電率が低下することを防止することができる。

0309

また、導電体560の上面および側面、絶縁体550の側面、および酸化物530cの側面を覆うように、絶縁体574を設けることが好ましい。なお、絶縁体574は、水または水素などの不純物、および酸素の拡散を抑制する機能を有する絶縁性材料を用いるとよい。例えば、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。また、他にも、例えば、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いることができる。

0310

絶縁体574を設けることで、導電体560の酸化を抑制することができる。また、絶縁体574を有することで、絶縁体580が有する水、および水素などの不純物がトランジスタ510Bへ拡散することを抑制することができる。

0311

また、導電体546と、絶縁体580との間に、バリア性を有する絶縁体576(絶縁体576a、および絶縁体576b)を配置してもよい。絶縁体576を設けることで、絶縁体580の酸素が導電体546と反応し、導電体546が酸化することを抑制することができる。

0312

また、バリア性を有する絶縁体576を設けることで、プラグや配線に用いられる導電体の材料選択の幅を広げることができる。例えば、導電体546に、酸素を吸収する性質を持つ一方で、導電性が高い金属材料を用いることで、低消費電力の半導体装置を提供することができる。具体的には、タングステンや、アルミニウムなどの耐酸化性が低い一方で導電性が高い材料を用いることができる。また、例えば、成膜、または加工がしやすい導電体を用いることができる。

0313

<トランジスタの構造例3>
図13(A)、(B)および(C)を用いてトランジスタ510Cの構造例を説明する。図13(A)はトランジスタ510Cの上面図である。図13(B)は、図13(A)に一点鎖線L1−L2で示す部位の断面図である。図13(C)は、図13(A)に一点鎖線W1−W2で示す部位の断面図である。なお、図13(A)の上面図では、図の明瞭化のために一部の要素を省いて図示している。

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 三星電子株式会社の「 サポーターパターンを有する半導体素子」が 公開されました。( 2020/09/24)

    【課題】 本発明の目的は、サポーターパターンと下部電極との接触面積が均一、又は非常に均一な半導体素子の製造方法を提供することにある。【解決手段】 半導体素子の製造方法は、基板上にサポーター層が順次... 詳細

  • 東芝メモリ株式会社の「 半導体装置」が 公開されました。( 2020/09/24)

    【課題】高い電圧が印加される抵抗体の抵抗値の変動が抑制された半導体装置を提供する。【解決手段】半導体装置は、第1の電位に設定された第1導電型の第1半導体層10と、第1半導体層10に積層され、第2の電位... 詳細

  • 昭和電工株式会社の「 エッチング方法及び半導体の製造方法」が 公開されました。( 2020/09/24)

    【課題・解決手段】シリコン窒化物層のエッチング速度とシリコン酸化物層のエッチング速度を同程度に制御することができ、且つ、高アスペクト比のホールであっても高いエッチング速度で良好な形状に形成することがで... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ