図面 (/)

この項目の情報は公開日時点(2020年3月26日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (9)

課題

ハードウェアに依存しない制御を行う第1制御手段とハードウェアに依存する制御を行う第2制御手段とがそれぞれが有するインターフェースによって互いに接続されている情報処理装置において、インターフェース同士の不整合が発生した場合に情報処理装置の機能を完全に停止させる場合と比較して、情報処理装置の機能を利用できるようにする。

解決手段

インターフェース26の第1ピン定義とインターフェース36の第2ピン定義との間に不整合がある場合、第1ピン定義と第2ピン定義とが互いに整合するように第1ピン定義又は第2ピン定義を変更することで、システム制御部12が有する機能とデバイス制御部14が有する機能とが互いに整合させられる。

概要

背景

画像形成装置等の情報処理装置においては、当該情報処理装置に含まれるハードウェアに依存しない汎用性の高い第1制御手段と、当該情報処理装置に含まれるハードウェアに依存する専用性の高い第2制御手段とを設けて、制御手段の役割を第1制御手段と第2制御手段とに分ける場合がある。例えば、第1制御手段と第2制御手段は、それぞれが有するユーザインターフェースによって互いに接続される。

特許文献1には、複数のデバイスが組み合わされて構成されているシステムや装置において、各デバイスのバージョンの間に整合がない場合、システムや装置の稼動禁止する方法が記載されている。

特許文献2には、外部機器インターフェースに接続された場合において、外部機器の機器識別情報に対応したデバイスドライバを有し、インターフェースが制御可能である場合、汎用デバイスドライバをインターフェースに接続された外部機器のデバイスドライバに割り当てる装置が記載されている。

概要

ハードウェアに依存しない制御を行う第1制御手段とハードウェアに依存する制御を行う第2制御手段とがそれぞれが有するインターフェースによって互いに接続されている情報処理装置において、インターフェース同士の不整合が発生した場合に情報処理装置の機能を完全に停止させる場合と比較して、情報処理装置の機能を利用できるようにする。インターフェース26の第1ピン定義とインターフェース36の第2ピン定義との間に不整合がある場合、第1ピン定義と第2ピン定義とが互いに整合するように第1ピン定義又は第2ピン定義を変更することで、システム制御部12が有する機能とデバイス制御部14が有する機能とが互いに整合させられる。

目的

本発明の目的は、ハードウェアに依存しない制御を行う第1制御手段とハードウェアに依存する制御を行う第2制御手段とがそれぞれが有するインターフェースによって互いに接続されている情報処理装置において、インターフェース同士の不整合が発生した場合に情報処理装置の機能を完全に停止させる場合と比較して、情報処理装置の機能を利用できるようにすることにある

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

第1インターフェースを有し、ハードウェアに依存しない制御を行う第1制御手段と、前記第1インターフェースに接続される第2インターフェースを有し、通信路を介して前記第1制御手段に接続され、前記ハードウェアに依存する制御を行う第2制御手段と、前記第1インターフェースの第1ピン定義と前記第2インターフェースの第2ピン定義との間に不整合がある場合、前記第1ピン定義と前記第2ピン定義とが互いに整合するように前記第1ピン定義又は前記第2ピン定義を変更することで、前記第1制御手段が有する機能と前記第2制御手段が有する機能とを互いに整合させる整合手段と、を有することを特徴とする情報処理装置

請求項2

前記整合手段は、前記第1ピン定義と前記第2ピン定義との間に不整合がある場合、前記第1ピン定義又は前記第2ピン定義を変更することで、機能の整合として、前記第1制御手段又は前記第2制御手段のいずれか一方の制御手段に新たに追加された機能であって不整合のピン定義に対応する機能を制限する、ことを特徴とする請求項1に記載の情報処理装置。

請求項3

前記第1ピン定義は、少なくとも前記第1インターフェースのピンに接続された第1レジスタの内容によって定められ、前記第2ピン定義は、少なくとも前記第2インターフェースのピンに接続された第2レジスタの内容によって定められ、前記一方の制御手段において前記新たに追加された機能が割り当てられたレジスタに対応するレジスタが、他方の制御手段に実装されていない場合、前記整合手段は、前記新たに追加された機能を制限する、ことを特徴とする請求項2に記載の情報処理装置。

請求項4

前記整合手段は、前記第1ピン定義と前記第2ピン定義との間に不整合がある場合、前記第1ピン定義又は前記第2ピン定義を変更することで、機能の整合として、前記第1制御手段又は前記第2制御手段のいずれか一方の制御手段に新たに追加された機能であって不整合のピン定義に対応する機能を他方の制御手段に追加する、ことを特徴とする請求項1に記載の情報処理装置。

請求項5

前記第1ピン定義は、少なくとも前記第1インターフェースのピンに接続された第1レジスタの内容によって定められ、前記第2ピン定義は、少なくとも前記第2インターフェースのピンに接続された第2レジスタの内容によって定められ、前記一方の制御手段において前記新たに追加された機能が割り当てられたレジスタに対応するレジスタが、他方の制御手段に実装されている場合、前記整合手段は、前記新たな機能を前記他方の制御手段に追加する、ことを特徴とする請求項4に記載の情報処理装置。

請求項6

前記整合手段は、前記新たな機能を実行するための制御情報を前記一方の制御手段から前記他方の制御手段へ送る、ことを特徴とする請求項5に記載の情報処理装置。

技術分野

0001

本発明は、情報処理装置に関する。

背景技術

0002

画像形成装置等の情報処理装置においては、当該情報処理装置に含まれるハードウェアに依存しない汎用性の高い第1制御手段と、当該情報処理装置に含まれるハードウェアに依存する専用性の高い第2制御手段とを設けて、制御手段の役割を第1制御手段と第2制御手段とに分ける場合がある。例えば、第1制御手段と第2制御手段は、それぞれが有するユーザインターフェースによって互いに接続される。

0003

特許文献1には、複数のデバイスが組み合わされて構成されているシステムや装置において、各デバイスのバージョンの間に整合がない場合、システムや装置の稼動禁止する方法が記載されている。

0004

特許文献2には、外部機器インターフェースに接続された場合において、外部機器の機器識別情報に対応したデバイスドライバを有し、インターフェースが制御可能である場合、汎用デバイスドライバをインターフェースに接続された外部機器のデバイスドライバに割り当てる装置が記載されている。

先行技術

0005

特開2004−287993号公報
特開2014−120057号公報

発明が解決しようとする課題

0006

ところで、第1制御手段又は第2制御手段のいずれか一方の制御手段のバージョンが変更されたり、いずれか一方の制御手段に新たな機能が追加されたりした場合等に、当該一方の制御手段が有するインターフェースの仕様が変更されことがある。この場合、インターフェースの仕様が変更された当該一方の制御手段と他方の制御手段との間でインターフェースの不整合が発生し、その不整合に起因して、第1制御手段と第2制御手段とを含む情報処理装置が機能しないという事態が生じ得る。

0007

本発明の目的は、ハードウェアに依存しない制御を行う第1制御手段とハードウェアに依存する制御を行う第2制御手段とがそれぞれが有するインターフェースによって互いに接続されている情報処理装置において、インターフェース同士の不整合が発生した場合に情報処理装置の機能を完全に停止させる場合と比較して、情報処理装置の機能を利用できるようにすることにある。

課題を解決するための手段

0008

請求項1に記載の発明は、第1インターフェースを有し、ハードウェアに依存しない制御を行う第1制御手段と、前記第1インターフェースに接続される第2インターフェースを有し、通信路を介して前記第1制御手段に接続され、前記ハードウェアに依存する制御を行う第2制御手段と、前記第1インターフェースの第1ピン定義と前記第2インターフェースの第2ピン定義との間に不整合がある場合、前記第1ピン定義と前記第2ピン定義とが互いに整合するように前記第1ピン定義又は前記第2ピン定義を変更することで、前記第1制御手段が有する機能と前記第2制御手段が有する機能とを互いに整合させる整合手段と、を有することを特徴とする情報処理装置である。

0009

請求項2に記載の発明は、前記整合手段は、前記第1ピン定義と前記第2ピン定義との間に不整合がある場合、前記第1ピン定義又は前記第2ピン定義を変更することで、機能の整合として、前記第1制御手段又は前記第2制御手段のいずれか一方の制御手段に新たに追加された機能であって不整合のピン定義に対応する機能を制限する、ことを特徴とする請求項1に記載の情報処理装置である。

0010

請求項3に記載の発明は、前記第1ピン定義は、少なくとも前記第1インターフェースのピンに接続された第1レジスタの内容によって定められ、前記第2ピン定義は、少なくとも前記第2インターフェースのピンに接続された第2レジスタの内容によって定められ、前記一方の制御手段において前記新たに追加された機能が割り当てられたレジスタに対応するレジスタが、他方の制御手段に実装されていない場合、前記整合手段は、前記新たに追加された機能を制限する、ことを特徴とする請求項2に記載の情報処理装置である。

0011

請求項4に記載の発明は、前記整合手段は、前記第1ピン定義と前記第2ピン定義との間に不整合がある場合、前記第1ピン定義又は前記第2ピン定義を変更することで、機能の整合として、前記第1制御手段又は前記第2制御手段のいずれか一方の制御手段に新たに追加された機能であって不整合のピン定義に対応する機能を他方の制御手段に追加する、ことを特徴とする請求項1に記載の情報処理装置である。

0012

請求項5に記載の発明は、前記第1ピン定義は、少なくとも前記第1インターフェースのピンに接続された第1レジスタの内容によって定められ、前記第2ピン定義は、少なくとも前記第2インターフェースのピンに接続された第2レジスタの内容によって定められ、前記一方の制御手段において前記新たに追加された機能が割り当てられたレジスタに対応するレジスタが、他方の制御手段に実装されている場合、前記整合手段は、前記新たな機能を前記他方の制御手段に追加する、ことを特徴とする請求項4に記載の情報処理装置である。

0013

請求項6に記載の発明は、前記整合手段は、前記新たな機能を実行するための制御情報を前記一方の制御手段から前記他方の制御手段へ送る、ことを特徴とする請求項5に記載の情報処理装置である。

発明の効果

0014

請求項1に記載の発明によれば、ハードウェアに依存しない制御を行う第1制御手段とハードウェアに依存する制御を行う第2制御手段とがそれぞれが有するインターフェースによって互いに接続されている情報処理装置において、インターフェース同士の不整合が発生した場合に情報処理装置の機能を停止させる場合と比較して、情報処理装置の機能を利用できる。

0015

請求項2,3に記載の発明によれば、制限された機能を利用することができる。

0016

請求項4,5,6に記載の発明によれば、新たな機能を利用することができる。

図面の簡単な説明

0017

本発明の実施形態に係る画像形成装置を示すブロック図である。
システム制御部及びデバイス制御部のそれぞれのIDテーブルを示す図である。
ピン用のレジスタの設定内容を示す図である。
機能整合処理に関するフローチャートを示す図である。
具体例1を示す図である。
具体例2を示す図である。
具体例3を示す図である。
具体例4を示す図である。

実施例

0018

図1を参照して、本実施形態に係る情報処理装置の一例としての画像形成装置について説明する。図1は、本実施形態に係る画像形成装置の一例を示す。なお、本実施形態に係る情報処理装置は画像形成装置10に限定されるものではなく、例えば、情報機器映像機器音響機器及びその他の機器等のように機器全般が、情報処理装置として用いられてもよい。以下では、情報処理装置の一例として画像形成装置10を例に挙げて説明する。

0019

画像形成装置10は画像形成機能を有する装置である。具体的には、画像形成装置10は、スキャン機能画像読取機能)、プリント機能印刷機能)、コピー機能複写機能)及びファクシミリ機能の中の少なくとも1つの機能を有する装置である。以下、画像形成装置10の構成について詳しく説明する。

0020

画像形成装置10は、機能を有する1又は複数のハードウェアと、システム制御部12と、デバイス制御部14とを含む。システム制御部12は第1制御手段の一例に相当し、デバイス制御部14は第2制御手段の一例に相当する。

0021

システム制御部12とデバイス制御部14は、例えばバス(例えばPCIExpress等の高速バス)等の通信路によって互いに接続されており、各種の情報を互いに送受信する。例えば、処理の実行命令を示すコマンド情報、互いのステータスを示すステータス情報センサ等の検知結果を示す情報等が、システム制御部12とデバイス制御部14との間で送受信されてもよい。なお、互いに送受信される情報のフォーマットは、予め定められた複数のフォーマットから選択されたフォーマットであってもよい。また、システム制御部12とデバイス制御部14は専用線で接続されて、互いに同期するための情報等を送受信してもよい。

0022

情報処理装置の一例としての画像形成装置10は、ハードウェアの一例として、UI部16、通信部18、画像読取装置20、印刷装置22及びファン24等を含む。

0023

UI部16はユーザインターフェースであり、表示部と操作部とを含む。表示部は、例えば液晶ディスプレイELディスプレイ等の表示装置である。操作部は、例えばキーボード等の入力装置である。UI部16は、表示部と操作部とを兼ね備えたユーザインターフェース(例えばタッチパネル操作パネル等)であってもよい。

0024

通信部18は通信インターフェースであり、通信経路を介して、他の装置に情報を送信する機能、及び、他の装置から送信された情報を受信する機能を有する。通信は、無線通信であってもよいし、有線通信であってもよい。

0025

画像読取装置20は例えばスキャナであり、原稿を読み取ることで、当該原稿が表された画像データを生成する装置である。

0026

印刷装置22は例えばプリンタであり、画像データや文書データ等を受けて、画像や文書等を用紙等の記録媒体上に形成する装置である。

0027

ファン24は、画像形成装置10内を冷却するための装置である。

0028

その他、画像形成装置10には、ハードディスクメモリ等の記憶装置等が設けられてもよい。記憶装置には、例えば、各種のデータ(スキャンによって生成された画像データや、印刷される画像データ等)や各種のプログラム等が記憶される。もちろん、これら以外のハードウェアが画像形成装置10に含まれてもよい。

0029

システム制御部12は、インターフェース26と、プログラマブルロジックデバイス動的再構成可能回路)の一例としてのCPLD(Complex Programmable Logic Device)28と、コンフィグレーションメモリ30と、プロセッサの一例としてのCPU(Central Processing Unit)32と、記憶部34とを含む。

0030

インターフェース26は、システム制御部12とデバイス制御部14とを物理的に接続するための部材である。インターフェース26は、複数のピンを有する。後述するように、デバイス制御部14にも、複数のピンを有するインターフェース36が設けられており、インターフェース26とインターフェース36とが互いに接続されることで、システム制御部12とデバイス制御部14とが物理的に接続される。インターフェース26,36は、パラレル接続用のインターフェースであってもよいし、シリアル接続用のインターフェースであってもよい。なお、インターフェース26は第1インターフェースの一例に相当する。

0031

コンフィグレーションメモリ30には、CPLD28上で実現される回路の情報元としてのプログラムファイルコンフィグレーションデータ)が格納される。コンフィグレーションメモリ30に格納されるプログラムファイルに応じて、CPLD28によって実現される回路が動的に変更される。なお、プログラムファイル(コンフィグレーションデータ)が、機能を実現するための制御情報(制御プログラム)の一例に相当する。ある機能を実現するためのプログラムファイルがコンフィグレーションメモリ30に格納されると、CPLD28上にて、当該機能を実現するための回路が構築される。

0032

CPU32は、例えば制御部として機能し、システム制御部12の動作を制御するように構成されている。

0033

記憶部34は、レジスタやメモリやハードディスクドライブ等によって構成される記憶領域である。本実施形態では、インターフェース26に用いられるピン用のレジスタが設けられている。ピン用のレジスタは、インターフェース26を構成する各ピンに接続されており、各ピンの設定内容としての各ピンの実装状態(例えば実装の有無や使用の有無等)を示す情報を格納する。また、記憶部34には、システム制御部12のID等を示すIDテーブル(属性情報)が格納されている。

0034

システム制御部12は、画像形成装置10に含まれる各ハードウェアに依存しない処理を行う機能、つまり、各ハードウェアの種別、各ハードウェアの個体差製品間の差等に依存しない共通部分の制御を行う機能を有する。例えば、システム制御部12は、ハードウェアとしてのUI部16における表示や入力、通信部18による通信、画像データや機器情報の処理、画像処理ユーザ認証処理、メモリの管理(例えばSDカード読み取り等)、等を行う。上記の機能は、例えばCPLD28によって実現される。

0035

例えば、システム制御部12は、処理の実行命令を示すコマンド情報(例えば、プリントジョブコピージョブ等のジョブ)をデバイス制御部14に送る。その実行命令は、ハードウェアに依存しない形式を有する実行命令であり、例えば、ユーザが理解可能な言語で記述された命令である。そのコマンド情報は、デバイス制御部14内に格納される。

0036

デバイス制御部14は、インターフェース36と、プログラマブルロジックデバイス(動的再構成可能回路)の一例としてのCPLD38と、コンフィグレーションメモリ40と、プロセッサの一例としてのCPU42と、記憶部44とを含む。

0037

インターフェース36は、システム制御部12とデバイス制御部14とを物理的に接続するための部材である。インターフェース36は、複数のピンを有する。上述したように、インターフェース26とインターフェース36とが互いに接続されることで、システム制御部12とデバイス制御部14とが物理的に接続される。なお、インターフェース36は第2インターフェースの一例に相当する。

0038

コンフィグレーションメモリ40には、CPLD38上で実現される回路の情報元としてのプログラムファイル(コンフィグレーションデータ)が格納される。コンフィグレーションメモリ40に格納されるプログラムファイルに応じて、CPLD38によって実現される回路が動的に変更される。ある機能を実現するためのプログラムファイルがコンフィグレーションメモリ40に格納されると、CPLD38上にて、当該機能を実現するための回路が構築される。

0039

CPU42は、例えば制御部として機能し、デバイス制御部14の動作を制御するように構成されている。

0040

記憶部44は、レジスタやメモリやハードディスクドライブ等によって構成される記憶領域である。本実施形態では、インターフェース36に用いられるピン用のレジスタが設けられている。ピン用のレジスタは、インターフェース36を構成する各ピンに接続されており、各ピンの設定内容としての各ピンの実装状態(例えば実装の有無や使用の有無等)を示す情報を格納する。また、記憶部44には、デバイス制御部14のID等を示すIDテーブル(属性情報)が格納されている。

0041

デバイス制御部14は、画像形成装置10に含まれる各ハードウェアに依存する処理を行う機能、つまり、各ハードウェアに固有の部分を制御する機能を有する。例えば、デバイス制御部14は、画像読取装置20の制御、印刷装置22の制御、ファン24の制御、ステープラ等の後処理装置の制御、その他、各種センサ等によって得られる情報に基づくモータヒータランプ等の制御、等を行う。上記の機能は、例えばCPLD38によって実現される。

0042

例えば、デバイス制御部14は、システム制御部12から送られてきたコマンド情報が示す実行命令によって指定された処理を実行する。例えば、当該実行命令によってコピーの実行が指定されている場合、デバイス制御部14は、コマンド情報によって指示されたコピーの条件(例えば、解像度、用紙サイズ、部数等)に従って画像読取装置20及び印刷装置22を制御することで、画像読取装置20及び印刷装置22にコピーを実行させる。

0043

本実施形態では、インターフェース26のピン定義(以下、「第1ピン定義」と称する)とインターフェース36のピン定義(以下、「第2ピン定義」と称する)との間に不整合がある場合、第1ピン定義と第2ピン定義とが互いに整合するように、第1ピン定義又は第2ピン定義が変更され、システム制御部12が有する機能とデバイス制御部14が有する機能とが互いに整合させられる。ピン定義の変更及び機能の整合は、システム制御部12のCPU32やCPLD28によって行われてもよいし、デバイス制御部14のCPU42やCPLD38によって行われてもよい。

0044

インターフェース26,36の接続の方式がパラレルである場合、ピン定義は、ハードウェアとしてのピン(物理的なピン)とピン用のレジスタの設定内容との組み合わせによって定められる。接続の方式がパラレルである場合、例えば、インターフェース26,36の間における物理的なピン構成の不整合や、レジスタの設定内容の不整合に起因して、ピン定義の不整合が生じる。

0045

接続の方式がシリアルである場合、ピン定義は、レジスタの設定内容によって定められる。例えば、インターフェース26,36の間におけるレジスタの設定内容の不整合に起因して、ピン定義の不整合が生じる。

0046

以上のように、インターフェース26,36の間で少なくともレジスタの設定内容が異なれば、ピン定義の不整合が生じる。

0047

例えば、ピン用のレジスタの設定内容を変更することで、ピン定義が変更される。また、システム制御部12やデバイス制御部14に新機能が追加されたり、機能が制限されたりすることで、システム制御部12が有する機能とデバイス制御部14が有する機能とが互いに整合させられる。

0048

例えば、システム制御部12又はデバイス制御部14のいずれか一方の制御部に新機能が追加された場合、他方の制御部にも当該新機能を追加することで、両制御部の機能が互い整合させられる。他方の制御部への新機能の追加が不可能な場合、一方の制御部に追加された新機能を制限することで、両制御部の機能が互いに整合させられる。

0049

なお、システム制御部12の役割とデバイス制御部14の役割とが互いに異なることから、システム制御部12とデバイス制御部14との間に開発サイクルの差が生じることが考えられる。その差に対応するために、制御装置をシステム制御部12とデバイス制御部14とに分けて、それぞれの制御部に役割を割り当てることが考えられる。

0050

以下、本実施形態に係る画像形成装置10について更に詳しく説明する。

0051

図2を参照して、システム制御部12及びデバイス制御部14のそれぞれのIDテーブルについて説明する。図2は、各IDテーブルを示す。システム制御部12のIDテーブルにおいては、例えば、システム制御部の世代(バージョン)を示す情報と、システム制御部12のアーキテクチャを示す情報と、システム制御部12を識別するためのIDと、インターフェース26に含まれるピンの追加又は削除を示す情報と、当該ピンを用いて実現される機能を示す情報とが互いに対応付けられている。デバイス制御部14のIDテーブルには、例えば、デバイス制御部14を識別するためのIDが含まれる。その他、各IDテーブルには、CPLDの名称等が含まれてもよい。テーブル中において、機能と当該機能に対応するデバイス制御部14のIDとが、互いに線によって接続されている。IDテーブルを参照することで、制御部同士で対応する機能を特定することができる。

0052

以下、図3を参照して、ピン用のレジスタの設定内容について説明する。図3は、システム制御部12及びデバイス制御部14のそれぞれのレジスタの設定内容を示す。レジスタ46は、システム制御部12のレジスタであり、レジスタ48は、デバイス制御部14のレジスタである。レジスタ46には、インターフェース26を構成する各ピンの設定内容を示す情報が格納されている。レジスタ48には、インターフェース36を構成する各ピンの設定内容を示す情報が格納されている。例えば、「U」(Used)は、ピンが使用中であることを意味しており、「U」を示す情報が格納されているレジスタに対応するピンは使用中である。「R」(Reserve)は、ピンが未使用であることを意味しており、「R」を示す情報が格納されているレジスタに対応するピンは未使用中である。これらの情報は、レジスタ46,48に予め格納されている。

0053

使用中の概念には、物理的なピンがインターフェースに実装されていることが含まれる。また、未使用中の概念には、物理的なピンがインターフェースに実装されているが使用されていないことや、物理的なピンがインターフェースに実装されていないこと等が含まれる。レジスタ46,48中の同じ格納領域には、互いに接続されるピンの設定内容を示す情報が格納される。

0054

レジスタ46の設定内容とレジスタ48の設定内容とを比較することで、インターフェース26,36の間において、設定内容の差異(各ピンの有無の差等)が検出される。テーブル50は、その差異を示すテーブルである。「0」は、レジスタの設定内容に差がないことを示している。「1」、「2」、・・・等は、レジスタの設定内容に差があることを示している。例えば、システム制御部12において使用中のピン(「U」)に対応する(接続する)デバイス制御部14のピンは、未使用(「R」)になっている。このように、システム制御部12のピン用のレジスタとデバイス制御部14のピン用のレジスタとを比較することで、インターフェース26,36の間で互いに対応するピンが使用中であるのか未使用であるのかが特定される。レジスタの比較処理は、システム制御部12のCPU32によって行われてもよいし、デバイス制御部14のCPU42によって行われてもよい。

0055

以下、図4を参照して機能整合処理について説明する。図4は、機能整合処理に関するフローチャートを示す。なお、インターフェース26,36の接続方式としてパラレル方式が用いられるものとする。

0056

まず、システム制御部12のCPU32は、システム制御部12のピン用のレジスタの設定内容と、デバイス制御部14のピン用のレジスタの設定内容とを比較することで、インターフェース26,36のそれぞれのピン定義が互いに同一か否かを判断する(ステップS01)。なお、デバイス制御部14のCPU42が、この判断を行ってもよい。

0057

両方のピン定義が互いに同一である場合(ステップS01,Yes)、処理は終了する。

0058

両方のピン定義が互いに同一ではない場合(ステップS01,No)、処理はステップS02に移行する。例えば、システム制御部12が、新機能を有する別のシステム制御部12に交換された場合に、当該システム制御部12のインターフェース26のピン構成(ピン定義)が変更され、それによって、両方のピン定義が互いに同一にならない事態が生じ得る。デバイス制御部14が別のデバイス制御部14に交換された場合も、同様の事態が生じ得る。以下の説明では、システム制御部12が、新機能を有する別のシステム制御部12に交換されたものとする。

0059

システム制御部12のCPU32は、デバイス制御部14のピン用のレジスタの設定内容を確認し、上記の新機能に対応するピン及びレジスタがデバイス制御部14に実装されているか否かを確認する(ステップS02)。

0060

上記のピン及びレジスタがデバイス制御部14に実装されている場合(ステップS02,Yes)、システム制御部12のCPU32は、上記の新機能をデバイス制御部14に追加する(ステップS03)。具体的には、当該新機能を実現するためのプログラムファイルが、システム制御部12のコンフィグレーションメモリ30に格納されているため、CPU32は、当該プログラムファイルをデバイス制御部14のコンフィグレーションメモリ40に格納する。これにより、デバイス制御部14のCPLD38上では、当該新機能を実現するための回路が構築される。なお、デバイス制御部14のCPU42が、当該プログラムファイルをシステム制御部12のコンフィグレーションメモリ30から取得してコンフィグレーションメモリ40に格納してもよい。

0061

上記のピン及びレジスタがデバイス制御部14に実装されていない場合(ステップS02,No)、システム制御部12のCPU32は、インターフェース26,36のピン定義に基づいて、上記の新機能を制限して使用可能か否かを判断する(ステップS04)。

0062

当該新機能を制限して使用可能な場合(ステップS04,Yes)、CPU32は、当該新機能を制限する(ステップS05)。

0063

当該新機能を制限して使用不可能な場合(ステップS04,No)、CPU32は、当該新機能の使用を不可能に設定する(ステップS06)。

0064

以上のように、インターフェース26,36のそれぞれのピン定義に応じた処理が実行される。

0065

以下、具体例を挙げて機能整合処理について詳しく説明する。以下の具体例1〜4では、インターフェース26,36の接続方式としてパラレル方式が用いられるものとする。

0066

(具体例1)
図5を参照して具体例1について説明する。図5は、レジスタの設定内容及びピンの構成等を示す。具体例1では、システム制御部12が、新機能を有する新たなシステム制御部12に交換されており、デバイス制御部14は交換されていない。つまり、新型のシステム制御部12と旧型のデバイス制御部14とが互いに接続されている。

0067

インターフェース26は、複数のピンを含むピン群52を含む。インターフェース36は、複数のピンを含むピン群54を含む。ピン群52とピン群54とが接続されることで、新型のシステム制御部12と旧型のデバイス制御部14とが物理的に接続される(パラレル接続)。

0068

新型のシステム制御部12のインターフェース26においては、元々存在していたピンが取り除かれている。例えば、旧型のピン群54に含まれるピン54aに対応する(接続する)ピンが、新型のシステム制御部12のインターフェース26から取り除かれている(図中の×印)。なお、ピン54aは、例えば、イーサネット登録商標)の電源制御信号送受に用いられるピンである。

0069

この場合、システム制御部12のピン用のレジスタ46において、取り除かれたピンに対応する格納領域56に、当該ピンが未使用であることを示す「R」を示す情報が予め格納されている。例えば、新型のシステム制御部12の製造過程において、当該情報がレジスタ46に格納される。以下の説明においても同様である。

0070

また、レジスタ46,48において、「U」を示す情報は、当該「U」を示す情報が格納されている格納領域に対応する物理的なピンが、インターフェースに実装されていることを意味する。

0071

ピン54aはインターフェース36に実装されているため、レジスタ48において、ピン54aに対応する格納領域58に、ピン54aが使用中であることを示す「U」を示す情報が予め格納されている。

0072

上記のように、インターフェース26からピン54aに対応するピンが取り除かれているため、その部分にて、インターフェース26,36の間にピン定義に不整合は生じている。この場合、新機能の追加、新機能の制限、又は、新機能の使用不可のいずれかの処理が行われる。

0073

(具体例2)
図6を参照して具体例2について説明する。図6は、レジスタの設定内容及びピンの構成等を示す。具体例2では、システム制御部12が、新機能を有する新たなシステム制御部12に交換されており、デバイス制御部14は交換されていない。つまり、新型のシステム制御部12と旧型のデバイス制御部14とが互いに接続されている。

0074

新型のシステム制御部12のインターフェース26には、ピン52aが新たに追加されている。なお、ピン52aは、例えば、ファン24の憶測回転制御用信号の送受や、LEDの明滅制御信号の送受に用いられるピンである。

0075

この場合、システム制御部12のピン用のレジスタ46において、新たに追加されたピン52aに対応する格納領域56に、当該ピンが使用中であることを示す「U」を示す情報が予め格納されている。

0076

一方、インターフェース36には、ピン52aに対応する(接続する)ピンが実装されていないため、レジスタ48において、当該ピンに対応する格納領域58に、当該ピンが未使用であることを示す「R」を示す情報が予め格納されている。

0077

上記のように、インターフェース26にピン52aが新たに追加されているため、その部分にて、インターフェース26,36の間にピン定義に不整合が生じている。この場合、新機能の追加、新機能の制限、又は、新機能の使用不可のいずれかの処理が実行される。

0078

(具体例3)
図7を参照して具体例3について説明する。図7は、レジスタの設定内容及びピンの構成等を示す。具体例3では、デバイス制御部14が、新機能を有する新たなデバイス制御部14に交換されており、システム制御部12は交換されていない。つまり、旧型のシステム制御部12と新型のデバイス制御部14とが互いに接続されている。

0079

新型のデバイス制御部14のインターフェース36においては、元々存在していたピンが取り除かれている。例えば、旧型のピン群52に含まれるピン52aに対応する(接続する)ピンが、新型のデバイス制御部14のインターフェース36から取り除かれている(図中の×印)。なお、ピン52aは、デバイス制御部14からシステム制御部12への割り込み信号の送受に用いられるピンである。

0080

この場合、デバイス制御部14のピン用のレジスタ48において、取り除かれたピンに対応する格納領域58に、当該ピンが未使用であることを示す「R」を示す情報が予め格納されている。

0081

ピン52aはインターフェース36に実装されているため、レジスタ46において、ピン52aに対応する格納領域56に、ピン52aが使用中であることを示す「U」を示す情報が予め格納されている。

0082

上記のように、インターフェース36からピン52aに対応するピンが取り除かれているため、その部分にて、インターフェース26,36の間にピン定義に不整合は生じている。この場合、新機能の追加、新機能の制限、又は、新機能の使用不可のいずれかの処理が行われる。

0083

(具体例4)
図8を参照して具体例4について説明する。図8は、レジスタの設定内容及びピンの構成等を示す。具体例4では、デバイス制御部14が、新機能を有する新たなデバイス制御部14に交換されており、システム制御部12は交換されていない。つまり、旧型のシステム制御部12と新型のデバイス制御部14とが互いに接続されている。

0084

新型のデバイス制御部14のインターフェース36には、ピン54aが新たに追加されている。なお、ピン54aは、ページメモリ制御信号の送受や、ページメモリのリセット制御信号の送受や、ファン24の高速又は低速回転制御用信号の送受に用いられるピンである。

0085

この場合、デバイス制御部14のピン用のレジスタ48において、新たに追加されたピン54aに対応する格納領域58に、当該ピンが使用中であることを示す「U」を示す情報が予め格納されている。

0086

一方、インターフェース26には、ピン54aに対応する(接続する)ピンが実装されていないため、レジスタ46において、当該ピンに対応する格納領域56に、当該ピンが未使用であることを示す「R」を示す情報が予め格納されている。

0087

上記のように、インターフェース36にピン54aが新たに追加されているため、その部分にて、インターフェース26,36の間にピン定義に不整合が生じている。この場合、新機能の追加、新機能の制限、又は、新機能の使用不可のいずれかの処理が実行される。

0088

以下、デバイス制御部14が、新機能を有するデバイス制御部14に交換された場合の処理について詳しく説明する。新機能として、例えば、静音性の向上に関する機能、電力低減機能、又は、視認性の向上に関する機能が追加された場合について説明する。

0089

(静音性の向上に関する機能)
例えば、新型のデバイス制御部14には、ファン24を高速又は低速で回転させる新機能が追加されており、旧型のデバイス制御部14が、新型のデバイス制御部14に交換されたものとする。当該新機能を実現するためのプログラムファイルは、デバイス制御部14のコンフィグレーションメモリ40に格納されている。これにより、デバイス制御部14のCPLD38上では、当該新機能を実現するための回路が構築される。一方、旧型のシステム制御部12は交換されていない。このような状況は、上記の具体例4に相当する。

0090

また、デバイス制御部14のインターフェース36におけるピン54aが、当該新機能に関する制御信号の送受に用いられるピンとして定義されている。

0091

この場合において、デバイス制御部14のインターフェース36におけるピン54aに対応する(接続する)ピンが、旧型のシステム制御部12のインターフェース26に実装されており、かつ、当該ピンに対応するレジスタが旧型のシステム制御部12に実装されている場合、旧型のシステム制御部12へ当該新機能が追加される。なお、具体例4では、そのようなピンがインターフェース26に実装されていないが、ここでは、当該ピンがインターフェース26に実装されているものとする。例えば、電気的な検出方法によってピンの実装の有無が検知されてもよい。

0092

具体的には、旧型のシステム制御部12のCPU32は、当該新機能を実現するためのプログラムファイルをデバイス制御部14のコンフィグレーションメモリ40から取得し、当該プログラムファイルをシステム制御部12のコンフィグレーションメモリ30に格納する。こうすることで、システム制御部12のCPLD28上では、当該新機能を実現するための回路が構築される。これにより、当該新機能が画像形成装置10によって実行可能となる。また、CPU32は、ピン54aに対応する(接続する)ピンに対応するレジスタ(例えば格納領域56)に、使用中であることを示す「U」を示す情報を格納する。こうすることで、インターフェース26の第1ピン定義とインターフェース36の第2ピン定義とが互いに整合する。なお、CPU32が整合手段の一例として動作する。

0093

ファン24の制御はデバイス制御部14によって行われるが、その制御の実行の指示自体は、システム制御部12からデバイス制御部14に送られる。システム制御部12が、高速又は低速回転制御の実行指示をデバイス制御部14に与えることができるように、システム制御部12にも当該新機能が追加される。システム制御部12に当該新機能が追加されることで、システム制御部12は、当該新機能の実行指示をデバイス制御部14に与え、デバイス制御部14は、当該実行指示に従ってファン24を高速又は低速で回転させることができる。また、ファン24の制御の他にも、処理の実行指示等がシステム制御部12からデバイス制御部14に与えられる場合がある。当該処理を実行するための新機能を有するデバイス制御部14が画像形成装置10に設けられた場合、ファン24の制御に関するプログラムファイルと同様に、当該新機能を実現するためのプログラムファイルが、デバイス制御部14からシステム制御部12に送られてコンフィグレーションメモリ30に格納される。こうすることで、当該新機能が画像形成装置10によって実行可能となる。例えば、ネットワーク経由の印刷指示は、システム制御部12からデバイス制御部14に与えられる。そのため、ネットワーク経由の印刷に関する新機能がデバイス制御部14に追加された場合、画像形成装置10にて当該新機能を実行するためには、当該新機能を実現するためのプログラムファイルをシステム制御部12に格納して、CPLD28上で、当該新機能を実現するための回路を構築する必要がある。

0094

デバイス制御部14のインターフェース36におけるピン54aに対応するピンが、旧型のシステム制御部12のインターフェース26に実装されていない場合や、当該ピンに対応するレジスタが旧型のシステム制御部12に実装されていない場合、新型のデバイス制御部14に追加された新機能が制限される。例えば、CPU32は、当該新機能を実現するためのプログラムファイルをデバイス制御部14から取得しない。また、CPU32は、ピン54aに対応するレジスタ(格納領域58)に、未使用中であることを示す「R」を示す情報を格納する。こうすることで、インターフェース26の第1ピン定義とインターフェース36の第2ピン定義とが互いに整合する。なお、CPU32が整合手段の一例として動作する。

0095

新機能を実現するためのプログラムファイルがシステム制御部12のコンフィグレーションメモリ30に格納されないため、CPLD28上では、当該新機能を実現するための回路は構築されない。この場合、システム制御部12は、ファン24を制御するための信号として、ファン24のオン又はオフを指示する制御信号をデバイス制御部14に送る。これにより、画像形成装置10では、ファン24の動作として、ファン24の高速又は低速の回転が実現されず、ファン24のオン又はオフのみが実現される。

0096

(電力低減機能)
例えば、新型のデバイス制御部14には、ページメモリをセルフリフレッシュさせる新機能が追加されており、旧型のデバイス制御部14が、新型のデバイス制御部14に交換されたものとする。当該新機能を実現するためのプログラムファイルは、デバイス制御部14のコンフィグレーションメモリ40に格納されている。これにより、デバイス制御部14のCPLD38上では、当該新機能を実現するための回路が構築される。一方、旧型のシステム制御部12は交換されていない。このような状況は、上記の具体例4に相当する。

0097

また、デバイス制御部14のインターフェース36におけるピン54aが、当該新機能に関する制御信号の送受に用いられるピンとして定義されている。

0098

この場合において、デバイス制御部14のインターフェース36におけるピン54aに対応する(接続する)ピンが、旧型のシステム制御部12のインターフェース26に実装されており、かつ、当該ピンに対応するレジスタが旧型のシステム制御部12に実装されている場合、旧型のシステム制御部12へ当該新機能が追加される。なお、具体例4では、そのようなピンがインターフェース26に実装されていないが、ここでは、当該ピンがインターフェース26に実装されているものとする。

0099

ファン24の新機能の追加と同様に、新機能を実現するためのプログラムファイルがデバイス制御部14のコンフィグレーションメモリ40からシステム制御部12のコンフィグレーションメモリ30に送られてコンフィグレーションメモリ30に格納される。こうすることで、システム制御部12のCPLD28上では、当該新機能を実現するための回路が構築される。これにより、当該新機能が画像形成装置10によって実行可能となる。また、CPU32は、ピン54aに対応する(接続する)ピンに対応するレジスタ(例えば格納領域56)に、使用中であることを示す「U」を示す情報を格納する。こうすることで、インターフェース26の第1ピン定義とインターフェース36の第2ピン定義とが互いに整合する。

0100

デバイス制御部14のインターフェース36におけるピン54aに対応するピンが、旧型のシステム制御部12のインターフェース26に実装されていない場合や、当該ピンに対応するレジスタが旧型のシステム制御部12に実装されていない場合、新型のデバイス制御部14に追加された新機能が制限される。CPU32は、当該新機能を実現するためのプログラムファイルをデバイス制御部14から取得せず、また、ピン54aに対応するレジスタ(格納領域58)に、未使用中であることを示す「R」を示す情報を格納する。こうすることで、インターフェース26の第1ピン定義とインターフェース36の第2ピン定義とが互いに整合する。この場合、ページメモリのセルフリフレッシュは実行されない。

0101

(視認性の向上に関する機能)
例えば、新型のシステム制御部12には、LEDの明滅を制御する新機能が追加されており、旧型のシステム制御部12が、新型のシステム制御部12に交換されたものとする。当該新機能を実現するためのプログラムファイルは、システム制御部12のコンフィグレーションメモリ30に格納されている。これにより、システム制御部12のCPLD28上では、当該新機能を実現するための回路が構築される。一方、旧型のデバイス制御部14は交換されていない。このような状況は、上記の具体例2に相当する。

0102

また、システム制御部12のインターフェース26におけるピン52aが、当該新機能に関する制御信号の送受に用いられるピンとして定義されている。

0103

この場合において、システム制御部12のインターフェース26におけるピン52aに対応する(接続する)ピンが、旧型のデバイス制御部14のインターフェース36に実装されており、かつ、当該ピンに対応するレジスタが旧型のデバイス制御部14に実装されている場合、旧型のデバイス制御部14へ当該新機能が追加される。なお、具体例2では、そのようなピンがインターフェース36に実装されていないが、ここでは、当該ピンがインターフェース36に実装されているものとする。

0104

具体的には、旧型のデバイス制御部14のCPU42は、当該新機能を実現するためのプログラムファイルをシステム制御部12のコンフィグレーションメモリ30から取得し、当該プログラムファイルをデバイス制御部14のコンフィグレーションメモリ40に格納する。こうすることで、デバイス制御部14のCPLD38上では、当該新機能を実現するための回路が構築される。これにより、当該新機能が画像形成装置10によって実行可能となる。また、CPU42は、ピン52aに対応する(接続する)ピンに対応するレジスタ(例えば格納領域58)に、使用中であることを示す「U」を示す情報を格納する。こうすることで、インターフェース26の第1ピン定義とインターフェース36の第2ピン定義とが互いに整合する。なお、CPU42が整合手段の一例として動作する

0105

システム制御部12のインターフェース26におけるピン52aに対応するピンが、旧型のデバイス制御部14のインターフェース36に実装されていない場合や、当該ピンに対応するレジスタが旧型のデバイス制御部14に実装されていない場合、新型のシステム制御部12に追加された新機能が制限される。例えば、CPU42は、当該新機能を実現するためのプログラムファイルをシステム制御部12から取得しない。また、CPU42は、ピン52aに対応するレジスタ(格納領域56)に、未使用中であることを示す「R」を示す情報を格納する。こうすることで、インターフェース26の第1ピン定義とインターフェース36の第2ピン定義とが互いに整合する。なお、CPU42が整合手段の一例として動作する。

0106

新機能を実現するためのプログラムファイルがデバイス制御部14のコンフィグレーションメモリ40に格納されないため、CPLD38上では、当該新機能を実現するための回路は構築されない。この場合、システム制御部12は、LEDを制御するための信号として、LEDのオン又はオフを指示する制御信号をデバイス制御部14に送る。これにより、画像形成装置10では、LEDの動作として、LEDの明滅制御が実現されず、LEDのオン又はオフのみが実現される。

0107

本実施形態によれば、第1ピン定義と第2ピン定義との間に不整合がある場合に、それらが整合するように第1ピン定義又は第2ピン定義が変更される。また、一方の制御部から他方の制御部への新機能の追加や新機能の制限が行われる。こうすることで、インターフェース26,36同士の不整合が発生した場合に画像形成装置10の機能を完全に停止させる場合と比較して、画像形成装置10の機能を利用することができる。

0108

なお、インターフェース26,36の接続方式がシリアル方式の場合もパラレル方式と同様に、一方の制御部から他方の制御部へのプログラムファイルの供給、及び、レジスタの設定内容の変更によって、新機能の使用が可能となる。

0109

10画像形成装置、12システム制御部、14デバイス制御部、26,36インターフェース、28,38 CPLD、30,40コンフィグレーションメモリ。

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • ブラザー工業株式会社の「 プログラムおよび情報処理装置」が 公開されました。( 2021/05/27)

    【課題】プリンタでの印刷に用いる特性パラメータの設定が可能な情報処理装置のプログラムであって、その設定時のユーザの手間を低減する技術を提供すること。【解決手段】PC1は、候補パラメータ決定アプリ43を... 詳細

  • コニカミノルタ株式会社の「 入力制御装置、画像形成装置及び入力制御方法」が 公開されました。( 2021/05/27)

    【課題】音声入力による機密情報の漏洩を防ぐ。【解決手段】画像形成装置によれば、制御部は、音声入力モードでの動作中に、機密情報の入力を受け付けるための機密情報入力画面を表示部に表示する前に、機密情報を音... 詳細

  • 株式会社沖データの「 媒体搬送装置及び画像形成装置」が 公開されました。( 2021/05/27)

    【課題】媒体をカット位置で精度良くカットすることができるようにする。【解決手段】第1、第2の駆動源と、第1の媒体搬送部材と、第2の媒体搬送部材と、前記第1の駆動源の回転を第1の媒体搬送部材に伝達する回... 詳細

この 技術と関連性が強い技術

関連性が強い 技術一覧

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ