図面 (/)

この項目の情報は公開日時点(2020年3月26日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (20)

課題

画質の低下を防ぐことができる液晶表示装置及びその駆動方法の提案を課題の一とし、周囲が明るい環境でも薄暗い環境でもその環境に合わせて画像表示を認識でき、或いは、外光照明光源とする反射モードと、光源を用いる透過モード両モードでの画像表示を可能とした液晶表示装置を提供する。

解決手段

第1の領域及び第2の領域を有する画素部412と複数の光源407とを有し、第1の領域及び第2の領域は、入力される画像信号電圧に従って透過率が制御される液晶素子と、電圧の保持を制御するトランジスタとを有し、フルカラー画像の表示を行う場合、光源407から、第1の領域に異なる色相を有する光が第1の輪番に従い順次供給されると共に、第2の領域にも異なる色相を有する光が、第1の輪番とは異なる第2の輪番に従い順次供給され、モノクロ画像の表示は画素電極が有する反射領域で外光を反射することで行う。

概要

背景

透過型液晶表示装置の場合、バックライト消費電力液晶表示装置全体の消費電力に
大きく影響を及ぼすため、パネルの内部における光の損失を如何に低減できるかが消費
力削減の重要なポイントとなる。パネルの内部における光の損失は、層間絶縁膜における
光の屈折や、カラーフィルタによる光の吸収などによりもたらされる。特に、カラーフィ
ルタは、色素による光の吸収を利用することで白色光から特定の波長領域の光を取り出す
ため、原理的に光の損失が大きい。実際にバックライトからの光のエネルギーは、カラー
フィルタにより70%以上も吸収される。よって、カラーフィルタは液晶表示装置の低消
電力化を阻む要因の一つといえる。

カラーフィルタによる光の損失の問題を回避するためには、フィールドシーケンシャル
動(FS駆動)が有効である。FS駆動は、異なる色相の光を発する複数の光源を順次点
灯させることでカラーの画像を表示する駆動方法である。FS駆動ではカラーフィルタを
用いる必要がないため、パネルの内部における光の損失を低減することができ、パネルの
透過率を高めることができる。よって、バックライトからの光の利用効率を高めることが
でき、液晶表示装置全体の消費電力を低減させることができる。また、FS駆動では、1
つの画素で各色の表示を行うことができるため、高精細な画像の表示を行うことができる

下記特許文献1には、通常はフィールドシーケンシャル方式でのカラー画像の表示を行い
文字などの画像のときにはモノクロ表示切り換える液晶表示装置について開示されて
いる。

概要

画質の低下を防ぐことができる液晶表示装置及びその駆動方法の提案を課題の一とし、周囲が明るい環境でも薄暗い環境でもその環境に合わせて画像表示を認識でき、或いは、外光照明光源とする反射モードと、光源を用いる透過モード両モードでの画像表示を可能とした液晶表示装置を提供する。第1の領域及び第2の領域を有する画素部412と複数の光源407とを有し、第1の領域及び第2の領域は、入力される画像信号電圧に従って透過率が制御される液晶素子と、電圧の保持を制御するトランジスタとを有し、フルカラー画像の表示を行う場合、光源407から、第1の領域に異なる色相を有する光が第1の輪番に従い順次供給されると共に、第2の領域にも異なる色相を有する光が、第1の輪番とは異なる第2の輪番に従い順次供給され、モノクロ画像の表示は画素電極が有する反射領域で外光を反射することで行う。

目的

本発明は、画質の低下を防ぐことができる液晶表示装置及びその駆動
方法の提案を課題の一つとする

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

画素と、走査線駆動回路と、を有し、前記画素は、トランジスタと、液晶素子と、を有し、前記走査線駆動回路は、前記トランジスタのゲート電気的に接続される液晶表示装置であって、第1の動作を行う機能と、第2の動作を行う機能と、を有し、前記第1の動作では、第1のバックライト点灯状態であり、前記第2の動作では、第2のバックライト点灯状態であり、且つ動画又は静止画が表示され、前記第1の動作によって画像が表示される場合の1フレーム期間よりも、前記第2の動作によって静止画が表示される場合の1フレーム期間は長く、前記第2の動作によって動画が表示される場合の1フレーム期間よりも、前記第2の動作によって静止画が表示される場合の1フレーム期間は長く、前記第2の動作によって静止画が表示される場合の1フレーム期間は、第1の期間と、前記第1の期間の後の第2の期間と、を有し、前記第1の期間において、前記トランジスタを介して前記液晶素子に画像信号が与えられ、前記第1の期間において、前記走査線駆動回路にクロック信号及び電圧が入力され、前記第2の期間において、前記画素に前記画像信号が保持され、前記第2の期間において、前記走査線駆動回路に前記クロック信号及び前記電圧は入力されず、前記トランジスタは、酸化物半導体層を有し、前記酸化物半導体層は、Inと、Gaと、Znと、を有することを特徴とする液晶表示装置。

請求項2

画素と、走査線駆動回路と、を有し、前記画素は、トランジスタと、液晶素子と、を有し、前記走査線駆動回路は、前記トランジスタのゲートと電気的に接続される液晶表示装置であって、第1の動作を行う機能と、第2の動作を行う機能と、を有し、前記第1の動作では、第1のバックライト点灯状態であり、前記第2の動作では、第2のバックライト点灯状態であり、且つ動画又は静止画が表示され、前記第1の動作によって画像が表示される場合の1フレーム期間よりも、前記第2の動作によって静止画が表示される場合の1フレーム期間は長く、前記第2の動作によって動画が表示される場合の1フレーム期間よりも、前記第2の動作によって静止画が表示される場合の1フレーム期間は長く、前記第2の動作によって静止画が表示される場合の1フレーム期間は、第1の期間と、前記第1の期間の後の第2の期間と、を有し、前記第1の期間において、前記トランジスタを介して前記液晶素子に画像信号が与えられ、前記第1の期間において、前記走査線駆動回路にクロック信号及び電圧が入力され、前記第2の期間において、前記画素に前記画像信号が保持され、前記第2の期間において、前記走査線駆動回路に前記クロック信号及び前記電圧は入力されず、前記トランジスタは、ゲート電極と、前記ゲート電極上方のゲート絶縁膜と、前記ゲート絶縁膜上方の酸化物半導体層と、前記酸化物半導体層上方のソース電極と、前記酸化物半導体層上方のドレイン電極と、を有し、前記酸化物半導体層上方、前記ソース電極上方及び前記ドレイン電極上方には、第1の絶縁膜が設けられ、前記第1の絶縁膜上方には、第2の絶縁膜が設けられ、前記酸化物半導体層は、Inと、Gaと、Znと、を有し、前記第1の絶縁膜は、前記酸化物半導体層と接する領域を有し、前記第1の絶縁膜は、酸化珪素膜または酸化窒化珪素膜を有し、前記第2の絶縁膜は、窒化珪素膜窒化酸化珪素膜窒化アルミニウム膜酸化アルミニウム膜、または窒化酸化アルミニウム膜を有することを特徴とする液晶表示装置。

請求項3

画素と、走査線駆動回路と、を有し、前記画素は、トランジスタと、液晶素子と、を有し、前記走査線駆動回路は、前記トランジスタのゲートと電気的に接続される液晶表示装置であって、第1の動作を行う機能と、第2の動作を行う機能と、を有し、前記第1の動作では、第1のバックライト点灯状態であり、前記第2の動作では、第2のバックライト点灯状態であり、且つ動画又は静止画が表示され、前記第1の動作によって画像が表示される場合の1フレーム期間よりも、前記第2の動作によって静止画が表示される場合の1フレーム期間は長く、前記第2の動作によって動画が表示される場合の1フレーム期間よりも、前記第2の動作によって静止画が表示される場合の1フレーム期間は長く、前記第2の動作によって静止画が表示される場合の1フレーム期間は、第1の期間と、前記第1の期間の後の第2の期間と、を有し、前記第1の期間において、前記トランジスタを介して前記液晶素子に画像信号が与えられ、前記第1の期間において、前記走査線駆動回路にクロック信号及び電圧が入力され、前記第2の期間において、前記画素に前記画像信号が保持され、前記第2の期間において、前記走査線駆動回路に前記クロック信号及び前記電圧は入力されず、前記トランジスタは、ゲート電極と、前記ゲート電極上方のゲート絶縁膜と、前記ゲート絶縁膜上方の酸化物半導体層と、前記酸化物半導体層上方のソース電極と、前記酸化物半導体層上方のドレイン電極と、を有し、前記酸化物半導体層上方、前記ソース電極上方及び前記ドレイン電極上方には、第1の絶縁膜が設けられ、前記第1の絶縁膜上方には、第2の絶縁膜が設けられ、前記酸化物半導体層は、Inと、Gaと、Znと、を有し、前記酸化物半導体層は、c軸配向した結晶を有し、前記第1の絶縁膜は、前記酸化物半導体層と接する領域を有し、前記第1の絶縁膜は、酸化珪素膜または酸化窒化珪素膜を有し、前記第2の絶縁膜は、窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、酸化アルミニウム膜、または窒化酸化アルミニウム膜を有することを特徴とする液晶表示装置。

請求項4

画素と、走査線駆動回路と、を有し、前記画素は、トランジスタと、液晶素子と、を有し、前記走査線駆動回路は、前記トランジスタのゲートと電気的に接続される液晶表示装置であって、第1の動作を行う機能と、第2の動作を行う機能と、を有し、前記第1の動作では、第1のバックライト点灯状態であり、前記第2の動作では、第2のバックライト点灯状態であり、且つ動画又は静止画が表示され、前記第1の動作によって画像が表示される場合の1フレーム期間よりも、前記第2の動作によって静止画が表示される場合の1フレーム期間は長く、前記第2の動作によって動画が表示される場合の1フレーム期間よりも、前記第2の動作によって静止画が表示される場合の1フレーム期間は長く、前記第2の動作によって静止画が表示される場合の1フレーム期間は、第1の期間と、前記第1の期間の後の第2の期間と、を有し、前記第1の期間において、前記トランジスタを介して前記液晶素子に画像信号が与えられ、前記第1の期間において、前記走査線駆動回路にクロック信号及び電圧が入力され、前記第2の期間において、前記画素に前記画像信号が保持され、前記第2の期間において、前記走査線駆動回路に前記クロック信号及び前記電圧は入力されず、前記トランジスタは、ゲート電極と、前記ゲート電極上方のゲート絶縁膜と、前記ゲート絶縁膜上方の酸化物半導体層と、前記酸化物半導体層上方のソース電極と、前記酸化物半導体層上方のドレイン電極と、を有し、前記酸化物半導体層上方、前記ソース電極上方及び前記ドレイン電極上方には、第1の絶縁膜が設けられ、前記第1の絶縁膜上方には、第2の絶縁膜が設けられ、前記酸化物半導体層は、Inと、Gaと、Znと、を有し、前記酸化物半導体層は、第1の領域と、前記第1の領域上方の第2の領域と、を有し、前記第2の領域は、前記酸化物半導体層の表面に位置し、且つc軸配向した結晶を有し、前記第2の領域は、前記第1の領域と結晶状態が異なり、前記第1の絶縁膜は、前記酸化物半導体層と接する領域を有し、前記第1の絶縁膜は、酸化珪素膜または酸化窒化珪素膜を有し、前記第2の絶縁膜は、窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、酸化アルミニウム膜、または窒化酸化アルミニウム膜を有することを特徴とする液晶表示装置。

請求項5

画素と、走査線駆動回路と、回路と、を有し、前記画素は、トランジスタと、液晶素子と、を有し、前記走査線駆動回路は、前記トランジスタのゲートと電気的に接続され、前記回路は、環境の明るさを測定する機能を有する液晶表示装置であって、第1の動作を行う機能と、第2の動作を行う機能と、を有し、前記第1の動作では、第1のバックライト点灯状態であり、前記第2の動作では、第2のバックライト点灯状態であり、且つ動画又は静止画が表示され、前記第1の動作によって画像が表示される場合の1フレーム期間よりも、前記第2の動作によって静止画が表示される場合の1フレーム期間は長く、前記第2の動作によって動画が表示される場合の1フレーム期間よりも、前記第2の動作によって静止画が表示される場合の1フレーム期間は長く、前記第2の動作によって静止画が表示される場合の1フレーム期間は、第1の期間と、前記第1の期間の後の第2の期間と、を有し、前記第1の期間において、前記トランジスタを介して前記液晶素子に画像信号が与えられ、前記第1の期間において、前記走査線駆動回路にクロック信号及び電圧が入力され、前記第2の期間において、前記画素に前記画像信号が保持され、前記第2の期間において、前記走査線駆動回路に前記クロック信号及び前記電圧は入力されず、前記トランジスタは、酸化物半導体層を有し、前記酸化物半導体層は、Inと、Gaと、Znと、を有することを特徴とする液晶表示装置。

請求項6

画素と、走査線駆動回路と、回路と、を有し、前記画素は、トランジスタと、液晶素子と、を有し、前記走査線駆動回路は、前記トランジスタのゲートと電気的に接続され、前記回路は、環境の明るさを測定する機能を有する液晶表示装置であって、第1の動作を行う機能と、第2の動作を行う機能と、を有し、前記第1の動作では、第1のバックライト点灯状態であり、前記第2の動作では、第2のバックライト点灯状態であり、且つ動画又は静止画が表示され、前記第1の動作によって画像が表示される場合の1フレーム期間よりも、前記第2の動作によって静止画が表示される場合の1フレーム期間は長く、前記第2の動作によって動画が表示される場合の1フレーム期間よりも、前記第2の動作によって静止画が表示される場合の1フレーム期間は長く、前記第2の動作によって静止画が表示される場合の1フレーム期間は、第1の期間と、前記第1の期間の後の第2の期間と、を有し、前記第1の期間において、前記トランジスタを介して前記液晶素子に画像信号が与えられ、前記第1の期間において、前記走査線駆動回路にクロック信号及び電圧が入力され、前記第2の期間において、前記画素に前記画像信号が保持され、前記第2の期間において、前記走査線駆動回路に前記クロック信号及び前記電圧は入力されず、前記トランジスタは、ゲート電極と、前記ゲート電極上方のゲート絶縁膜と、前記ゲート絶縁膜上方の酸化物半導体層と、前記酸化物半導体層上方のソース電極と、前記酸化物半導体層上方のドレイン電極と、を有し、前記酸化物半導体層上方、前記ソース電極上方及び前記ドレイン電極上方には、第1の絶縁膜が設けられ、前記第1の絶縁膜上方には、第2の絶縁膜が設けられ、前記酸化物半導体層は、Inと、Gaと、Znと、を有し、前記第1の絶縁膜は、前記酸化物半導体層と接する領域を有し、前記第1の絶縁膜は、酸化珪素膜または酸化窒化珪素膜を有し、前記第2の絶縁膜は、窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、酸化アルミニウム膜、または窒化酸化アルミニウム膜を有することを特徴とする液晶表示装置。

請求項7

画素と、走査線駆動回路と、回路と、を有し、前記画素は、トランジスタと、液晶素子と、を有し、前記走査線駆動回路は、前記トランジスタのゲートと電気的に接続され、前記回路は、環境の明るさを測定する機能を有する液晶表示装置であって、第1の動作を行う機能と、第2の動作を行う機能と、を有し、前記第1の動作では、第1のバックライト点灯状態であり、前記第2の動作では、第2のバックライト点灯状態であり、且つ動画又は静止画が表示され、前記第1の動作によって画像が表示される場合の1フレーム期間よりも、前記第2の動作によって静止画が表示される場合の1フレーム期間は長く、前記第2の動作によって動画が表示される場合の1フレーム期間よりも、前記第2の動作によって静止画が表示される場合の1フレーム期間は長く、前記第2の動作によって静止画が表示される場合の1フレーム期間は、第1の期間と、前記第1の期間の後の第2の期間と、を有し、前記第1の期間において、前記トランジスタを介して前記液晶素子に画像信号が与えられ、前記第1の期間において、前記走査線駆動回路にクロック信号及び電圧が入力され、前記第2の期間において、前記画素に前記画像信号が保持され、前記第2の期間において、前記走査線駆動回路に前記クロック信号及び前記電圧は入力されず、前記トランジスタは、ゲート電極と、前記ゲート電極上方のゲート絶縁膜と、前記ゲート絶縁膜上方の酸化物半導体層と、前記酸化物半導体層上方のソース電極と、前記酸化物半導体層上方のドレイン電極と、を有し、前記酸化物半導体層上方、前記ソース電極上方及び前記ドレイン電極上方には、第1の絶縁膜が設けられ、前記第1の絶縁膜上方には、第2の絶縁膜が設けられ、前記酸化物半導体層は、Inと、Gaと、Znと、を有し、前記酸化物半導体層は、c軸配向した結晶を有し、前記第1の絶縁膜は、前記酸化物半導体層と接する領域を有し、前記第1の絶縁膜は、酸化珪素膜または酸化窒化珪素膜を有し、前記第2の絶縁膜は、窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、酸化アルミニウム膜、または窒化酸化アルミニウム膜を有することを特徴とする液晶表示装置。

請求項8

画素と、走査線駆動回路と、回路と、を有し、前記画素は、トランジスタと、液晶素子と、を有し、前記走査線駆動回路は、前記トランジスタのゲートと電気的に接続され、前記回路は、環境の明るさを測定する機能を有する液晶表示装置であって、第1の動作を行う機能と、第2の動作を行う機能と、を有し、前記第1の動作では、第1のバックライト点灯状態であり、前記第2の動作では、第2のバックライト点灯状態であり、且つ動画又は静止画が表示され、前記第1の動作によって画像が表示される場合の1フレーム期間よりも、前記第2の動作によって静止画が表示される場合の1フレーム期間は長く、前記第2の動作によって動画が表示される場合の1フレーム期間よりも、前記第2の動作によって静止画が表示される場合の1フレーム期間は長く、前記第2の動作によって静止画が表示される場合の1フレーム期間は、第1の期間と、前記第1の期間の後の第2の期間と、を有し、前記第1の期間において、前記トランジスタを介して前記液晶素子に画像信号が与えられ、前記第1の期間において、前記走査線駆動回路にクロック信号及び電圧が入力され、前記第2の期間において、前記画素に前記画像信号が保持され、前記第2の期間において、前記走査線駆動回路に前記クロック信号及び前記電圧は入力されず、前記トランジスタは、ゲート電極と、前記ゲート電極上方のゲート絶縁膜と、前記ゲート絶縁膜上方の酸化物半導体層と、前記酸化物半導体層上方のソース電極と、前記酸化物半導体層上方のドレイン電極と、を有し、前記酸化物半導体層上方、前記ソース電極上方及び前記ドレイン電極上方には、第1の絶縁膜が設けられ、前記第1の絶縁膜上方には、第2の絶縁膜が設けられ、前記酸化物半導体層は、Inと、Gaと、Znと、を有し、前記酸化物半導体層は、第1の領域と、前記第1の領域上方の第2の領域と、を有し、前記第2の領域は、前記酸化物半導体層の表面に位置し、且つc軸配向した結晶を有し、前記第2の領域は、前記第1の領域と結晶状態が異なり、前記第1の絶縁膜は、前記酸化物半導体層と接する領域を有し、前記第1の絶縁膜は、酸化珪素膜または酸化窒化珪素膜を有し、前記第2の絶縁膜は、窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、酸化アルミニウム膜、または窒化酸化アルミニウム膜を有することを特徴とする液晶表示装置。

技術分野

背景技術

0002

透過型の液晶表示装置の場合、バックライト消費電力液晶表示装置全体の消費電力に
大きく影響を及ぼすため、パネルの内部における光の損失を如何に低減できるかが消費
力削減の重要なポイントとなる。パネルの内部における光の損失は、層間絶縁膜における
光の屈折や、カラーフィルタによる光の吸収などによりもたらされる。特に、カラーフィ
ルタは、色素による光の吸収を利用することで白色光から特定の波長領域の光を取り出す
ため、原理的に光の損失が大きい。実際にバックライトからの光のエネルギーは、カラー
フィルタにより70%以上も吸収される。よって、カラーフィルタは液晶表示装置の低消
電力化を阻む要因の一つといえる。

0003

カラーフィルタによる光の損失の問題を回避するためには、フィールドシーケンシャル
動(FS駆動)が有効である。FS駆動は、異なる色相の光を発する複数の光源を順次点
灯させることでカラーの画像を表示する駆動方法である。FS駆動ではカラーフィルタを
用いる必要がないため、パネルの内部における光の損失を低減することができ、パネルの
透過率を高めることができる。よって、バックライトからの光の利用効率を高めることが
でき、液晶表示装置全体の消費電力を低減させることができる。また、FS駆動では、1
つの画素で各色の表示を行うことができるため、高精細な画像の表示を行うことができる

0004

下記特許文献1には、通常はフィールドシーケンシャル方式でのカラー画像の表示を行い
文字などの画像のときにはモノクロ表示切り換える液晶表示装置について開示されて
いる。

先行技術

0005

特開2003−248463号公報

発明が解決しようとする課題

0006

しかし、FS駆動には、各色の画像が合成されずに個別に視認される、カラーブレイク
呼ばれる現象が起こりやすい。特に、カラーブレイクは動画を表示する際に顕著に起こり
やすい。

0007

また、上述したように、フィールドシーケンシャル駆動を用いる場合、カラーフィルタを
用いる場合に比べて、液晶表示装置の消費電力を低減させることができる。しかし、携帯
電子機器の普及に伴い液晶表示装置への低消費電力化の要求は厳しさを増しており、更
なる消費電力の低減が求められている。

0008

上述の課題に鑑み、本発明は、画質の低下を防ぐことができる液晶表示装置及びその駆動
方法の提案を課題の一つとする。或いは、本発明は、消費電力の低減を実現することがで
きる液晶表示装置及びその駆動方法の提案を課題の一つとする。

0009

また、液晶表示装置の周囲が明るい環境でも、薄暗い環境でも、その環境に合わせて画像
表示を認識できる液晶表示装置を提供することを課題の一とする。

0010

また、外光照明光源とする反射モードと、バックライトを用いる透過モード両モード
での画像表示を可能とした液晶表示装置を提供することを課題の一とする。

課題を解決するための手段

0011

本発明の一態様に係る液晶表示装置は、バックライトが、異なる色相の光を発する複数の
光源を有する。そして、フルカラー画像の表示を行う場合と、モノクロ画像の表示を行う
場合とで、光源の駆動方法を切り換える。

0012

フルカラー画像の表示を行う場合は、画素部を複数の領域に分割し、領域ごとに上記光源
点灯を制御する。画素部は、透明領域と反射領域有する画素電極を有する。具体的に、
本発明の一態様では、画素部が第1の領域及び第2の領域を少なくとも有し、異なる色相
を有する複数の光が、画素電極の透明領域を介して第1の領域に第1の輪番に従い順次供
給されると共に、第2の領域にも異なる色相を有する複数の光が、第1の輪番とは異なる
第2の輪番に従い、順次供給される。

0013

モノクロ画像の表示を行う場合は、光の供給を停止し、画素電極が有する反射領域で外光
を反射することで画像を表示する。なお、必要に応じて画素部全体、或いは領域ごとに光
の供給を行い、表示画像の視認性を高めることもできる。

0014

さらに、本発明の一態様では、上記モノクロ画像が静止画である場合に、モノクロ画像が
動画である場合よりも、その駆動周波数を低くする。そして、本発明の一態様では、駆動
周波数を低くするために、液晶表示装置の画素部に、液晶素子と、当該液晶素子に与えら
れる電圧の保持を制御するための、オフ電流が極めて小さい絶縁ゲート電界効果型トラン
スタ(以下、単にトランジスタとする)とを設ける。オフ電流の極めて小さいトランジ
スタを用いることで、液晶素子に与えられる電圧が保持される期間を長くすることができ
る。そのため、静止画のように、連続する幾つかのフレーム期間に渡って、画素部に同じ
画像情報を有する画像信号が書き込まれる場合などは、駆動周波数を低くしても、言い換
えると一定期間内における画像信号の書き込み回数を少なくしても、画像の表示を維持す
ることができる。

0015

また、画素電極に液晶層を介して入射する光(以下、外光ともいう)を反射して表示を行
う反射領域と、バックライトからの光を透過して表示を行う透過領域とを設け、透過モー
ドと反射モードの切り換えを行うことのできる液晶表示装置とする。透過モードの場合に
は、バックライトからの光を用いて画像の表示を行い、反射モードの場合は外光を用いて
画像の表示を行う。

0016

また、本発明の一態様では、異なる色相の光を発する複数の光源と、画素部とを有し、画
素部は、透明領域及び反射領域を有する画素電極と、画素電極に電気的に接続されたトラ
ンジスタを有し、画素部を、複数の領域に分割し、光源の点灯を制御して、複数の領域に
それぞれ異なる色相の光を供給し、異なる色相の光に応じたフルカラー表示用の画像信号
を、トランジスタを介して画素電極に加えてフルカラー画像の表示を行う。また、光源を
消灯し、モノクロ表示用の画像信号を、トランジスタを介して画素電極に加え、外光を反
射領域で反射することでモノクロ画像の表示を行う。

0017

上記トランジスタは、シリコン半導体よりもバンドギャップが広く、真性キャリア密度
シリコン半導体よりも低い半導体材料を、チャネル形成領域に含むことを特徴とする。上
述したような特性を有する半導体材料をチャネル形成領域に含むことで、オフ電流が極め
て低いトランジスタを実現することができる。このような半導体材料としては、例えば、
シリコンの約3倍程度の大きなバンドギャップを有する、酸化物半導体が挙げられる。上
記構成を有するトランジスタを、液晶素子に与えられる電圧を保持するためのスイッチン
素子として用いることで、通常のシリコンやゲルマニウムなどの半導体材料で形成され
たトランジスタを用いた場合に比べて、液晶素子からの電荷のリークを防ぐことができる

0018

具体的に、本発明の一態様に係る液晶表示装置は、透明電極及び反射電極を画素電極とし
て有する画素部、及び、画素部への画像信号の入力を制御する駆動回路が設けられたパネ
ルと、画素部に色相の異なる光を供給する複数の光源とを有する。画素部は、入力される
画像信号の電圧に従って透過率が制御される液晶素子と、電圧の保持を制御するトランジ
スタとを有する。そして、トランジスタは、そのチャネル形成領域に、例えば酸化物半導
体などの、バンドギャップがシリコン半導体よりも広く、真性キャリア密度がシリコン半
導体よりも低い半導体材料を含んでいる。

0019

また、具体的に、本発明の一態様に係る液晶表示装置の駆動方法では、フルカラー画像の
表示を行う場合、画素部が第1の領域及び第2の領域を少なくとも有し、第1の領域に、
異なる色相を有する複数の光が、第1の輪番に従い順次供給されると共に、第2の領域に
も異なる色相を有する複数の光が、第1の輪番とは異なる第2の輪番に従い、順次供給さ
れる。画素部の各領域には、供給される光の色相に応じたフルカラー表示用の画像信号が
入力される。また、モノクロ画像の表示を行う場合、画素部には、モノクロ表示用の画像
信号が供給される。モノクロ画像の表示を行う場合は、一定期間内における画像信号の書
込み回数を切り換えることができる。

0020

なお、電子供与体ドナー)となる水分または水素などの不純物が低減された後、酸素
添加により酸素欠損が低減された酸化物半導体(purified OS)は、i型(真
半導体)又はi型に限りなく近い。そのため、上記酸化物半導体を用いたトランジスタ
は、オフ電流が著しく低いという特性を有する。具体的に、上記酸化物半導体は、二次イ
オン質量分析法SIMS:Secondary Ion Mass Spectrom
etry)による水素濃度測定値が、5×1019/cm3以下、好ましくは5×10
18/cm3以下、より好ましくは5×1017/cm3以下、さらに好ましくは1×1
016/cm3以下とする。また、ホール効果測定により測定できる酸化物半導体膜のキ
リア密度は、1×1014/cm3未満、好ましくは1×1012/cm3未満、さら
に好ましくは1×1011/cm3未満とする。また、酸化物半導体のバンドギャップは
、2eV以上、好ましくは2.5eV以上、より好ましくは3eV以上である。不純物濃
度を低減し、さらに酸素欠損を低減することでi型または実質的にi型である酸化物半導
体膜を用いることにより、トランジスタのオフ電流を下げることができる。

0021

なお、異なる色相を有する複数の光源を用いてカラー画像の表示を行う場合、単色の光源
とカラーフィルタを組み合わせる場合とは異なり、上記複数の光源を順次切り換えて発光
させる必要がある。そして、上記光源の切り換えが行われる周波数は、単色の光源を用い
た場合のフレーム周波数よりも高い値に設定する必要がある。例えば、単色の光源を用い
た場合のフレーム周波数を60Hzとすると、赤、緑、青の各色に対応する光源を用いて
FS駆動を行う場合、光源の切り替えを行う周波数は、約3倍の180Hzとなる。よっ
て、駆動回路も上記光源の周波数に合わせて動作させるので、非常に高い周波数で動作を
行うことになる。従って、駆動回路における消費電力が、単色の光源とカラーフィルタを
組み合わせる場合に比べて高くなりやすい。

0022

しかし、本発明の一態様では、画素部にオフ電流の極めて小さいトランジスタを用いるこ
とで、液晶素子に与えられる電圧が保持される期間を長くすることができる。そのため、
静止画を表示する際の駆動周波数を、動画を表示する際の駆動周波数よりも低くすること
ができる。

0023

ここで、酸化物半導体膜中の、水素濃度の分析について触れておく。酸化物半導体膜中及
導電膜中の水素濃度測定は、二次イオン質量分析法(SIMS:Secondary
Ion Mass Spectrometry)で行う。SIMS分析は、その原理上、
試料表面近傍や、材質が異なる膜との積層界面近傍のデータを正確に得ることが困難であ
ることが知られている。そこで、膜中における水素濃度の厚さ方向の分布をSIMSで分
析する場合、対象となる膜が存在する範囲において、値に極端な変動が無く、ほぼ一定の
値が得られる領域における平均値を、水素濃度として採用する。また、測定の対象となる
膜の厚さが小さい場合、隣接する膜内の水素濃度の影響を受けて、ほぼ一定の値が得られ
る領域を見いだせない場合がある。この場合、当該膜が存在する領域における、水素濃度
最大値または最小値を、当該膜中の水素濃度として採用する。さらに、当該膜が存在す
る領域において、最大値を有する山型ピーク、最小値を有する谷型のピークが存在しな
い場合、変曲点の値を水素濃度として採用する。

0024

具体的に、i型または実質的にi型である酸化物半導体膜を活性層として用いたトランジ
スタのオフ電流が低いことは、いろいろな実験により証明できる。例えば、チャネル幅
1×106μmでチャネル長が10μmの素子であっても、ソース電極ドレイン電極間
の電圧(ドレイン電圧)が1Vから10Vの範囲において、オフ電流(ゲート電極とソー
電極間の電圧を0V以下としたときのドレイン電流)が、半導体パラメータアナライザ
測定限界以下、すなわち1×10−13A以下という特性を得ることができる。この場
合、オフ電流をトランジスタのチャネル幅で除した数値に相当するオフ電流密度は、10
0zA/μm以下であることが分かる。また、容量素子とトランジスタとを接続して、容
量素子に流入または容量素子から流出する電荷を当該トランジスタで制御する回路を用い
て、オフ電流密度の測定を行った。当該測定では、トランジスタに上記酸化物半導体膜を
チャネル形成領域に用い、容量素子の単位時間あたりの電荷量の推移から当該トランジス
タのオフ電流密度を測定した。その結果、トランジスタのソース電極とドレイン電極間の
電圧が3Vの場合に、数十yA/μmという、さらに低いオフ電流密度が得られることが
分かった。したがって、本発明の一態様に係る半導体装置では、上記酸化物半導体膜を活
性層として用いたトランジスタのオフ電流密度を、ソース電極とドレイン電極間の電圧に
よっては、100yA/μm以下、好ましくは10yA/μm以下、更に好ましくは1y
A/μm以下にすることができる。従って、上記酸化物半導体膜を活性層として用いたト
ランジスタは、オフ電流が、結晶性を有するシリコンを用いたトランジスタに比べて著し
く低い。

0025

なお、酸化物半導体として、酸化インジウム酸化スズ酸化亜鉛二元系金属の酸化物
であるIn−Zn系酸化物、Sn−Zn系酸化物、Al−Zn系酸化物、Zn−Mg系
化物、Sn−Mg系酸化物、In−Mg系酸化物、In−Ga系酸化物、三元系金属の酸
化物であるIn−Ga−Zn系酸化物(IGZOとも表記する)、In−Al−Zn系酸
化物、In−Sn−Zn系酸化物、Sn−Ga−Zn系酸化物、Al−Ga−Zn系酸化
物、Sn−Al−Zn系酸化物、In−Hf−Zn系酸化物、In−La−Zn系酸化物
、In−Ce−Zn系酸化物、In−Pr−Zn系酸化物、In−Nd−Zn系酸化物、
In−Sm−Zn系酸化物、In−Eu−Zn系酸化物、In−Gd−Zn系酸化物、I
n−Tb−Zn系酸化物、In−Dy−Zn系酸化物、In−Ho−Zn系酸化物、In
−Er−Zn系酸化物、In−Tm−Zn系酸化物、In−Yb−Zn系酸化物、In−
Lu−Zn系酸化物、四元系金属の酸化物であるIn−Sn−Ga−Zn系酸化物、In
−Hf−Ga−Zn系酸化物、In−Al−Ga−Zn系酸化物、In−Sn−Al−Z
n系酸化物、In−Sn−Hf−Zn系酸化物、In−Hf−Al−Zn系酸化物を用い
ることができる。

0026

なお、例えば、In−Ga−Zn系酸化物とは、InとGaとZnを有する酸化物という
意味であり、InとGaとZnの比率は問わない。また、InとGaとZn以外の金属元
素が入っていてもよい。また、酸化物半導体として、InMO3(ZnO)m(m>0)
で表記される材料を用いてもよい。なお、Mは、Ga、Fe、Mn及びCoから選ばれた
一の金属元素または複数の金属元素を示す。また、酸化物半導体として、In2SnO5
(ZnO)n(n>0)で表記される材料を用いてもよい。

発明の効果

0027

本発明の一態様に係る液晶表示装置は、画素部を複数の領域に分割し、領域ごとに異なる
色相の光を順次供給することで、カラー画像の表示を行う。よって、特定の時刻に着目す
ると、隣接する領域に供給される光の色相を、互いに異ならせることができる。よって、
各色の画像が合成されずに個別に視認されるのを防ぐことができ、動画の表示を行う際に
起きやすかったカラーブレイクの発生を防ぐことができる。

0028

本発明の一態様に係る液晶表示装置は、液晶表示装置の周囲が明るい環境でも、薄暗い環
境でも、その環境に合わせて、外光を照明光源とする反射モードと、バックライトを用い
る透過モードの両モードでの画像表示を可能とした液晶表示装置を実現できる。例えば、
動画を表示する場合には透過モードとし、静止画を表示する場合には反射モードとするこ
ともできる。

0029

本発明の一態様に係る液晶表示装置は、画素部にオフ電流の極めて小さいトランジスタを
用いることで、液晶素子に与えられる電圧が保持される期間を長くすることができる。そ
のため、静止画を表示する際の駆動周波数を、動画を表示する際の駆動周波数よりも低く
することができる。そのため、消費電力を低減することができる液晶表示装置を実現する
ことができる。

図面の簡単な説明

0030

液晶表示装置の構成を示すブロック図。
パネルと画素の構成を示す図。
液晶表示装置とバックライトの動作を模式的に示した図。
各領域に供給される光の色相の一例を、模式的に示す
各領域に供給される光の消灯の一例を、模式的に示す図。
走査線駆動回路の構成を示す図。
第xのパルス出力回路20_xを、模式的に示した図。
パルス出力回路の構成と、そのタイミングチャートを示す図。
走査線駆動回路のタイミングチャートを示す図。
走査線駆動回路のタイミングチャートを示す図。
信号線駆動回路の構成を示す図。
信号線に供給される画像信号(DATA)のタイミングの一例を示す図。
選択信号走査のタイミングと、バックライトの点灯のタイミングとを示す図。
選択信号の走査のタイミングと、バックライトの消灯のタイミングとを示す図。
パネルと画素の構成を示す図。
走査線駆動回路の構成を示す図。
走査線駆動回路のタイミングチャートを示す図。
信号線駆動回路の構成を示す図。
パルス出力回路の構成を示す図。
パルス出力回路の構成を示す図。
トランジスタの作製方法を示す断面図。
トランジスタの断面図。
液晶表示装置の作製方法を示す断面図。
液晶表示装置の上面図の一例。
液晶表示装置の上面図及び断面図。
液晶表示装置の構成を示す斜視図。
画素の構成を示す上面図及び断面図。
画素の構成を示す上面図及び断面図。
画素の構成を示す断面図。
トランジスタの構成を説明する図
Vthの定義を示す図。
負バイアス試験結果を示す図。
電子機器の図。

0031

以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び
詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明
は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。

0032

(実施の形態1)
<液晶表示装置の構成例>
図1に示す液晶表示装置400は、複数の画像メモリ401と、画像データ選択回路40
2と、セレクタ403と、CPU404と、コントローラ405と、パネル406と、バ
クライト407と、バックライト制御回路408とを有する。

0033

複数の画像メモリ401には、液晶表示装置400に入力された、フルカラー画像に対応
する画像データ(フルカラー画像データ410)が記憶される。上記フルカラー画像デー
タ410には、複数の色相にそれぞれ対応する画像データが含まれている。複数の各画像
メモリ401には、各色相に対応する画像データがそれぞれ記憶されている。

0034

画像メモリ401は、例えばDRAM(Dynamic Random Access
Memory)、SRAM(Static Random Access Memory
)等の記憶回路を用いることができる。

0035

画像データ選択回路402は、コントローラ405からの命令に従って複数の画像メモリ
401に記憶されている、各色相に対応するフルカラー画像データを読み出し、セレクタ
403に送る。

0036

また、液晶表示装置400には、モノクロ画像に対応する画像データ(モノクロ画像デー
タ411)も入力される。入力されたモノクロ画像データ411は、セレクタ403に入
力される。

0037

なお、異なる色相の色を複数用い、各色の階調により表示される画像をフルカラー画像と
する。また、単一の色相の色を用い、その色の階調により表示される画像をモノクロ画像
とする。

0038

また、本実施の形態では、モノクロ画像データ411が直接セレクタ403に入力される
構成を示しているが、本発明はこの構成に限定されない。フルカラー画像データ410と
同様に、モノクロ画像データ411も、画像メモリ401において一旦記憶し、画像デー
選択回路402において読み出すようにしても良い。この場合、セレクタ403が画像
データ選択回路402に含まれる構成となる。

0039

また、モノクロ画像データ411は、フルカラー画像データ410を液晶表示装置400
において合成することで、作製されていても良い。

0040

CPU404は、フルカラー画像の表示を行う場合と、モノクロ画像の表示を行う場合と
で、セレクタ403とコントローラ405の動作が切り替わるように制御する。

0041

具体的に、フルカラー画像の表示を行う場合、セレクタ403は、CPU404からの命
令に従って、入力されたフルカラー画像データ410を選択し、パネル406に供給する
。また、コントローラ405は、CPU404からの命令に従って、フルカラー画像デー
タ410に同期した駆動信号またはフルカラー画像の表示を行う際に用いられる電源電位
を、パネル406に供給する。

0042

或いは、モノクロ画像の表示を行う場合、セレクタ403は、CPU404からの命令に
従って、入力されたモノクロ画像データ411を選択し、パネル406に供給する。また
、コントローラ405は、CPU404からの命令に従って、モノクロ画像データ411
に同期した駆動信号またはモノクロ画像の表示を行う際に用いられる電源電位を、パネル
406に供給する。

0043

パネル406は、各画素に液晶素子を有する画素部412と、信号線駆動回路413、走
査線駆動回路414などの駆動回路とを有する。セレクタ403からのフルカラー画像デ
ータ410またはモノクロ画像データ411は、信号線駆動回路413に与えられる。ま
た、コントローラ405からの駆動信号または電源電位は、信号線駆動回路413または
走査線駆動回路414に与えられる。

0044

なお、駆動信号には、信号線駆動回路413の動作を制御する信号線駆動回路用スタート
パルス信号SSP)、信号線駆動回路用クロック信号(SCK)、走査線駆動回路41
4の動作を制御する走査線駆動回路用スタートパルス信号(GSP)、走査線駆動回路用
クロック信号(GCK)などが含まれる。

0045

バックライト407には、色相の異なる光を発する複数の光源が配置されている。コン
ローラ405は、バックライト制御回路408を介してバックライト407が有する光源
の駆動を制御する。

0046

なお、フルカラー画像の表示とモノクロ画像の表示の切り替えは、人為的に行うことがで
きる。この場合、入力装置420を液晶表示装置400に設け、入力装置420からの信
号に従って、CPU404が上記切り替えを制御するようにすれば良い。

0047

また、実施の形態で例示される液晶表示装置400は、測光回路421を有していても良
い。測光回路421は当該液晶表示装置400が使用されている環境の明るさを測定する
回路である。そして、測光回路421において検知された明るさに従って、CPU404
がフルカラー画像の表示とモノクロ画像の表示の切り替えを制御しても良い。

0048

例えば、本実施の形態で例示される液晶表示装置400を薄暗い環境で利用する場合、測
光回路421からの信号に従って、CPU404がフルカラー画像の表示を選択し、明る
い環境で利用する場合、測光回路421からの信号に従って、CPU404がモノクロ
像の表示を選択しても良い。なお、測光回路421にあらかじめしきい値を設定し、使用
環境の明るさがしきい値を下回ると、バックライト407が点灯するように設定してもよ
い。

0049

<パネルの構成例>
次いで、本発明の一態様に係る液晶表示装置の、パネルの具体的な構成について、一例を
挙げて説明する。

0050

図2(A)は、液晶表示装置の構成例を示す図である。図2(A)に示す液晶表示装置は
、画素部10と、走査線駆動回路11と、信号線駆動回路12とを有する。本発明の一態
様では、画素部10が複数の領域に分割されている。具体的に、図2(A)では、画素部
10が、3つの領域(領域101乃至領域103)に分割されている場合を例示している
。そして、各領域は、マトリクス状に配設された複数の画素15を有する。

0051

また、画素部10には、走査線駆動回路11によって電位が制御されるm本の走査線GL
と、信号線駆動回路12によって電位が制御されるn本の信号線SLとが設けられている
。そして、m本の走査線GLは、画素部10が有する領域の数に合わせて、複数のグルー
プに分割されている。例えば、図2(A)の場合、画素部10が3つの領域に分割されて
いるので、m本の走査線GLも3つのグループに分割されている。そして、各グループに
属する走査線GLは、当該グループに対応する領域が有する複数の画素15に、接続され
ている。具体的に、各走査線GLは、各領域においてマトリクス状に配設された複数の画
素15のうち、いずれかの行に配設されたn個の画素15に接続される。

0052

また、各信号線SLは、上記領域に係わらず、画素部10においてm行n列に配設された
複数の画素15のうち、いずれかの列に配設されたm個の画素15に接続される。

0053

なお、本明細書において接続とは電気的な接続を意味しており、電流、電圧または電位が
、供給可能、或いは伝送可能な状態に相当する。従って、接続している状態とは、直接接
続している状態を必ずしも指すわけではなく、電流、電圧または電位が、供給可能、或い
は伝送可能であるように、配線抵抗ダイオード、トランジスタなどの回路素子を介し
間接的に接続している状態も、その範疇に含む。

0054

なお、回路図上は独立している構成要素どうしが接続されている場合であっても、実際に
は、例えば配線の一部が電極としても機能する場合など、一の導電膜が、複数の構成要素
の機能を併せ持っている場合もある。本明細書において接続とは、このような、一の導電
膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。

0055

また、トランジスタが有するソース電極とドレイン電極は、トランジスタの極性及び各電
極に与えられる電位の高低差によって、その呼び方が入れ替わる。一般的に、nチャネル
型トランジスタでは、低い電位が与えられる電極がソース電極と呼ばれ、高い電位が与え
られる電極がドレイン電極と呼ばれる。また、pチャネル型トランジスタでは、低い電位
が与えられる電極がドレイン電極と呼ばれ、高い電位が与えられる電極がソース電極と呼
ばれる。本明細書では、ソース電極とドレイン電極のいずれか一方を第1端子、他方を第
2端子とし、トランジスタの接続関係を説明する。

0056

図2(B)は、図2(A)に示す液晶表示装置が有する画素15の回路図の一例を示す図
である。図2(B)に示す画素15は、スイッチング素子として機能するトランジスタ1
6と、トランジスタ16を介して与えられた画像信号の電位に従って、その透過率が制御
される液晶素子18と、容量素子17とを有する。

0057

液晶素子18は、画素電極と、対向電極と、画素電極と対向電極間の電圧が印加される液
晶を含んだ液晶層とを有している。画素電極は液晶層を介して入射する光を反射する領域
(反射領域)と、透光性を有する領域(透過領域)を有している。そして、容量素子17
は、液晶素子18が有する画素電極と対向電極間の電圧を保持する機能を有している。

0058

液晶層に用いられる液晶材料の一例としては、ネマチック液晶コレステリック液晶、ス
メクチック液晶ディスコチック液晶サーモトロピック液晶リオトロピック液晶、低
分子液晶高分子分散型液晶(PDLC)、強誘電液晶、反強誘電液晶、主鎖型液晶、側
鎖型高分子液晶バナナ型液晶などを挙げることができる。

0059

また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つで
あり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直
前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、カイラル剤や紫
外線硬化樹脂を添加して温度範囲を改善する。ブルー相を示す液晶とカイラル剤とを含む
液晶組成物は、応答速度が10μsec.以上100μsec.以下と短く、光学的等方
性であるため配向処理が不要であり、視野角依存性が小さいため好ましい。

0060

また液晶の駆動方法としては、TN(Twisted Nematic)モード、STN
(Super Twisted Nematic)モード、VA(Vertical A
lignment)モード、MVA(Multi−domain Vertical A
lignment)モード、IPS(In−Plane Switching)モード、
OCB(Optically Compensated Birefringence)
モード、ECB(Electrically Controlled Birefrin
gence)モード、FLC(Ferroelectric Liquid Cryst
al)モード、AFLC(AntiFerroelectric Liquid Cry
stal)モード、PDLC(Polymer Dispersed Liquid C
rystal)モード、PNLC(Polymer Network Liquid C
rystal)モード、ゲストホストモードなどを適用することが可能である。

0061

画素15は、必要に応じて、トランジスタ、ダイオード、抵抗素子、容量素子、インダク
タンスなどのその他の回路素子を、さらに有していても良い。

0062

具体的に、図2(B)では、トランジスタ16のゲート電極が走査線GLに接続されてい
る。トランジスタ16は、その第1端子が信号線SLに接続され、その第2端子が液晶素
子18の画素電極に接続されている。容量素子17は、一方の電極が液晶素子18の画素
電極に接続されており、他方の電極が、特定の電位の与えられているノードに接続されて
いる。なお、液晶素子18が有する対向電極にも特定の電位が与えられている。そして、
対向電極に与えられる電位は、容量素子17が有する他方の電極に与えられる電位と共通
であっても良い。

0063

そして、本発明の一態様では、上記スイッチング素子として機能するトランジスタ16の
チャネル形成領域に、シリコン半導体よりもバンドギャップが広く、真性キャリア密度が
シリコン半導体よりも低い半導体を含んでいても良い。上記半導体の一例として、炭化
素(SiC)、窒化ガリウム(GaN)などの化合物半導体、酸化亜鉛(ZnO)などの
金属酸化物でなる酸化物半導体などを適用することができる。この中でも酸化物半導体は
スパッタリング法湿式法印刷法など)により作製可能であり、量産性に優れるとい
った利点がある。また、炭化シリコンプロセス温度は約1500℃、窒化ガリウムのプ
ロセス温度は約1100℃であるが、酸化物半導体の成膜温度は、300℃以上ガラス
移点以下と低く、安価で入手しやすいガラス基板上への成膜が可能である。また、基板
大型化にも対応が可能である。よって、上述したワイドギャップ半導体の中でも、特に酸
化物半導体は量産性が高いというメリットを有する。また、トランジスタの性能(例えば
電界効果移動度)を向上させるために結晶性の酸化物半導体を得ようとする場合でも、4
50℃から800℃の熱処理によって容易に結晶性の酸化物半導体を得ることができる。

0064

以下の説明では、バンドギャップが大きい半導体として、上記のような利点を有する酸化
物半導体を用いる場合を例に挙げている。

0065

なお、特に断りがない限り、本明細書でオフ電流とは、nチャネル型トランジスタにおい
ては、ドレイン電極をソース電極とゲート電極よりも高い電位とした状態において、ゲー
ト電極ソース電極間の電圧が0以下であるときに、ソース電極とドレイン電極の間に流
れる電流のことを意味する。或いは、本明細書でオフ電流とは、pチャネル型トランジス
タにおいては、ドレイン電極をソース電極とゲート電極よりも低い電位とした状態におい
て、ゲート電極とソース電極間の電圧が0以上であるときに、ソース電極とドレイン電極
の間に流れる電流のことを意味する。

0066

また、図2(B)では、画素15において、一のトランジスタ16をスイッチング素子と
して用いている場合について示しているが、本発明はこの構成に限定されない。一のスイ
チング素子として機能する複数のトランジスタを用いていても良い。複数のトランジス
タが一のスイッチング素子として機能する場合、上記複数のトランジスタは並列に接続さ
れていても良いし、直列に接続されていても良いし、直列と並列が組み合わされて接続さ
れていても良い。

0067

本明細書において、トランジスタが直列に接続されている状態とは、例えば、第1のトラ
ンジスタの第1端子と第2端子のいずれか一方のみが、第2のトランジスタの第1端子と
第2端子のいずれか一方のみに接続されている状態を意味する。また、トランジスタが並
列に接続されている状態とは、第1のトランジスタの第1端子が第2のトランジスタの第
1端子に接続され、第1のトランジスタの第2端子が第2のトランジスタの第2端子に接
続されている状態を意味する。

0068

上述したような特性を有する半導体材料をチャネル形成領域に含むことで、オフ電流が極
めて低く、なおかつ高耐圧であるトランジスタ16を実現することができる。そして、上
記構成を有するトランジスタ16をスイッチング素子として用いることで、通常のシリコ
ンやゲルマニウムなどの半導体材料で形成されたトランジスタを用いた場合に比べて、液
晶素子18に蓄積された電荷のリークを防ぐことができる。

0069

オフ電流の極めて小さいトランジスタ16を用いることで、液晶素子18に与えられる電
圧が保持される期間を長く確保することができる。そのため、静止画のように、連続する
幾つかのフレーム期間に渡って、画素部10に同じ画像情報を有する画像信号が書き込ま
れる場合などは、駆動周波数を低くする、言い換えると一定期間内における画素部10へ
の画像信号の書き込み回数を少なくしても、画像の表示を維持することができる。例えば
、上述したようなi型または実質的にi型である酸化物半導体膜を活性層として用いたト
ランジスタ16を用いることで、画像信号の書き込みの間隔を10秒以上、好ましくは3
0秒以上、さらに好ましくは1分以上にすることができる。そして、画像信号が書き込ま
れる間隔を長くすればするほど、より消費電力を低減することができる。

0070

また、複数回の画像信号の書き込みによる画像を視認する際、複数回にわたって切り替わ
る画像を人間の目は視認することとなる。そのため、人間の目には疲労として現れること
もあり得る。本実施の形態で説明したように、画像信号の書き込み回数を削減する構成と
することで、目の疲労を減らすといった効果もある。

0071

また、画像信号の電位をより長い期間に渡って保持することができるため、画像信号の電
位を保持するために、液晶素子18に容量素子17を接続しなくても、表示される画質が
低下するのを防ぐことができる。よって、容量素子17を設けないことによって、或いは
容量素子17のサイズを小さくすることによって、開口率を高めることができるため、液
表示装置の消費電力を低減させることができる。

0072

また、画像信号の電位の極性を、対向電極の電位を基準として反転させる反転駆動を行う
ことで、焼き付きと呼ばれる液晶の劣化を防ぐことができる。しかし、反転駆動を行うと
、画像信号の極性が変化する際に信号線に与えられる電位の変化が大きくなるため、スイ
ッチング素子として機能するトランジスタ16のソース電極とドレイン電極の電位差が大
きくなる。よって、トランジスタ16は、しきい値電圧シフトするなどの特性劣化が生
じやすい。また、液晶素子18に保持されている電圧を維持するために、ソース電極とド
レイン電極の電位差が大きくても、オフ電流が低いことが要求される。本発明の一態様で
は、トランジスタ16に、シリコンまたはゲルマニウムよりもバンドギャップが大きく、
真性キャリア密度が低い酸化物半導体などの半導体を用いているので、トランジスタ16
耐圧性を高め、オフ電流を著しく低くすることができる。よって、通常のシリコンやゲ
ルマニウムなどの半導体材料で形成されたトランジスタを用いた場合に比べて、トランジ
スタ16の劣化を防ぎ、液晶素子18に保持されている電圧を維持することができる。

0073

<パネルとバックライトの動作例>
次いで、パネルの動作の一例について、バックライトの動作とともに説明する。図3は、
液晶表示装置とバックライトの動作を模式的に示した図である。図3に示すように、本発
明の一態様に係る液晶表示装置の動作は、フルカラー画像を表示する期間(フルカラー画
像表示期間301)と、モノクロ画像の動画を表示する期間(モノクロ動画表示期間30
2)と、モノクロ画像の静止画を表示する期間(モノクロ静止画表示期間303)とに大
別される。

0074

フルカラー画像表示期間301では、複数のサブフレーム期間により1フレーム期間が構
成されている。そして、サブフレーム期間ごとに画素部への画像信号の書き込みが行われ
ている。そして、走査線駆動回路や信号線駆動回路などの駆動回路には、画像の表示を行
っている間において、連続して駆動信号が供給されている。よって、フルカラー画像表示
期間301では、駆動回路は動作している状態にある。また、フルカラー画像表示期間3
01では、バックライトにより画素部に供給される光の色相が、サブフレーム期間ごとに
切り換わる。そして、各色相に対応した画像信号を画素部へ順に書き込んでいき、1フレ
ーム期間内に全ての色相に対応した画像信号を書き込むことで1画像が形成される。その
ため、フルカラー画像表示期間301では、1フレーム期間における画素部への画像信号
の書き込み回数は複数回であり、その数はバックライトから供給される光の色相の数によ
り決まる。

0075

モノクロ動画表示期間302では、1フレーム期間ごとに画素部への画像信号の書き込み
が行われている。そして、走査線駆動回路や信号線駆動回路などの駆動回路には、画像の
表示を行っている間において、連続して駆動信号が供給されている。よって、モノクロ動
画表示期間302では、駆動回路は動作している状態にある。また、モノクロ動画表示期
間302では、バックライトを消灯とし、画素電極が有する反射領域で外光を反射するこ
とで画像を表示する。このため、複数の色相に対応した画像信号を画素部へ順に書き込む
必要はなく、1フレーム期間内に、一の色相に対応した画像信号を画素部へ書き込むこと
で、1画像を形成することができる。そのため、モノクロ動画表示期間302では、1フ
レーム期間における画素部への画像信号の書き込み回数を1回とすることができる。

0076

モノクロ静止画表示期間303では、1フレーム期間ごとに画素部への画像信号の書き込
みが行われている。しかし、フルカラー画像表示期間301やモノクロ動画表示期間30
2とは異なり、画素部への画像信号の書き込み時に駆動回路に駆動信号が供給され、書き
込みが終了した後は駆動回路への駆動信号の供給が停止する。よって、モノクロ静止画表
示期間303では、画像信号の書き込み時以外は、駆動回路は非動作の状態にある。また
、モノクロ静止画表示期間303では、バックライトを消灯とし、外光を画素電極が有す
る反射領域で反射することで画像を表示する。このため、複数の色相に対応した画像信号
を画素部へ順に書き込む必要はなく、1フレーム期間内に、一の色相に対応した画像信号
を画素部へ書き込むことで、1画像を形成することができる。そのため、モノクロ静止画
表示期間303では、1フレーム期間における画素部への画像信号の書き込み回数を1回
とすることができる。

0077

なお、モノクロ動画表示期間302では、フリッカ等の画像のちらつきが視認されるのを
防ぐために、1秒間に60フレーム期間以上設けることが望ましい。モノクロ静止画表示
期間303では、1フレーム期間を極端に長く、例えば1分以上とすることができる。1
フレーム期間を長くすることで、駆動回路が非動作の期間を長くすることができるので、
液晶表示装置の消費電力を低減させることができる。また、画像の表示にバックライトを
用いる必要がないため、液晶表示装置の消費電力をさらに低減させることができる。

0078

また、本発明の一態様に係る液晶表示装置は、カラーフィルタを用いる必要がない。よっ
て、カラーフィルタを用いた液晶表示装置に比べて、消費電力を低減することができる。

0079

なお、モノクロ動画表示期間302またはモノクロ静止画表示期間303であっても、必
要に応じて画素部全体、或いは領域ごとにバックライトを点灯させ、表示画像の視認性を
高めることもできる。

0080

なお、フルカラー画像表示期間301では、1フレーム期間において、画素部の各領域に
色相の異なる複数の光を順次供給する。図4に、各領域に供給される光の色相の一例を、
模式的に示す。なお、図4では、図2(A)に示したように、画素部が3つの領域に分割
されている場合を例示している。さらに、図4では、画素部に、バックライトから赤(R
)の光、青(B)の光、緑(G)の光が供給される場合を例示している。

0081

まず、図4(A)に、最初のサブフレーム期間において、領域101に赤(R)の光、領
域102に緑(G)の光、領域103に青(B)の光が、それぞれ供給されている様子を
示す。そして、図4(B)に、次のサブフレーム期間において、領域101に緑(G)の
光、領域102に青(B)の光、領域103に赤(R)の光が、それぞれ供給されている
様子を示す。そして、図4(C)に、さらに次のサブフレーム期間において、領域101
に青(B)の光、領域102に赤(R)の光、領域103に緑(G)の光が、それぞれ供
給されている様子を示す。

0082

そして、上記全てのサブフレーム期間が終了することで、1フレーム期間が終了する。1
フレーム期間において、各領域に供給される光の色相が一巡することで、フルカラーの画
像を表示することができる。なお、各領域に着目すると、領域101では、供給される光
の色相が、赤(R)、緑(G)、青(B)の順に変化している。また、領域102では、
供給される光の色相が、緑(G)、青(B)、赤(R)の順に変化している。また、領域
103では、供給される光の色相が、青(B)、赤(R)、緑(G)の順に変化している
。よって、各領域には、異なる色相を有する複数の光が、互いに異なる輪番に従い順次供
給されていることが分かる。

0083

なお、図4では、各サブフレーム期間において、一の領域に対し一の色相の光だけが供給
されている例を示しているが、本発明の一態様はこの構成に限定されない。例えば、各領
域内において、画像信号の書き込みが終了した部分から順に供給される光の色相を切り換
えていくようにしても良い。この場合、各色相の光が供給される領域と、画素部が分割さ
れることで形成される領域とは必ずしも一致しない。

0084

また、モノクロ動画表示期間302及びモノクロ静止画表示期間303では、光の供給を
停止する。図5(A)は、領域101、領域102、及び領域103に対応するバック
イトを消灯した状態を示している。

0085

また、必要に応じて画素部全体、或いは領域ごとにバックライトを点灯させ、表示画像の
視認性を高めることもできる。図5(B)は、バックライトから領域101に赤(R)の
光、青(B)の光、緑(G)の光が並行して供給されている様子を示す。赤(R)の光、
青(B)の光、緑(G)の光が混ざることで、領域101には白(W)の光が供給される

0086

また、図5(B)では、異なる色相を有する複数の光を混色させることで、一の色相を有
する光を画素部に供給する例を示しているが、一の色相を有する光を画素部に供給しても
良い。図5(C)に、バックライトから領域101に緑(G)の光が供給されている様子
を示す。

0087

<走査線駆動回路11の構成例>
図6は、図2(A)に示す走査線駆動回路11の構成例を示す図である。図6に示す走査
線駆動回路11は、第1のパルス出力回路20_1乃至第mのパルス出力回路20_mを
有している。第1のパルス出力回路20_1乃至第mのパルス出力回路20_mから出力
される選択信号は、それぞれm本の走査線GL(走査線GL1乃至走査線GLm)に供給
される。

0088

また、走査線駆動回路11には、第1の走査線駆動回路用クロック信号(GCK1)乃至
第4の走査線駆動回路用クロック信号(GCK4)と、第1のパルス幅制御信号(PWC
1)乃至第6のパルス幅制御信号(PWC6)と、走査線駆動回路用スタートパルス信号
(GSP)とが、駆動信号として供給されている。

0089

なお、図6では、第1のパルス出力回路20_1乃至第jのパルス出力回路20_j(j
は、m/2未満の4の倍数)が、領域101に配設された走査線GL1乃至走査線GLj
に接続されている場合を例示している。また、図6では、第j+1のパルス出力回路20
_j+1乃至第2jのパルス出力回路20_2jが、領域102に配設された走査線GL
j+1乃至走査線GL2jに接続されている場合を例示している。また、図6では、第2
j+1のパルス出力回路20_2j+1乃至第mのパルス出力回路20_mが領域103
に配設された走査線GL2j+1乃至走査線GLmに接続されている場合を例示している

0090

第1のパルス出力回路20_1乃至第mのパルス出力回路20_mは、第1のパルス出力
回路20_1に入力される走査線駆動回路用スタートパルス信号(GSP)に従って動作
を開始し、パルスが順次シフトした選択信号を出力する。

0091

第1のパルス出力回路20_1乃至第mのパルス出力回路20_mには、同一の構成を有
する回路を適用することができる。第1のパルス出力回路20_1乃至第mのパルス出力
回路20_mの具体的な接続関係について、図7を参照して説明する。

0092

図7は、第xのパルス出力回路20_x(xは、m以下の自然数)を、模式的に示した図
である。第1のパルス出力回路20_1乃至第mのパルス出力回路20_mのそれぞれは
、端子21乃至端子27を有する。なお、端子21乃至端子24及び端子26は入力端子
であり、端子25及び端子27は出力端子である。

0093

まず、端子21について述べる。第1のパルス出力回路20_1の端子21は、走査線駆
回路用スタートパルス信号(GSP)を供給する配線に接続され、第2のパルス出力回
路20_2乃至第mのパルス出力回路20_mの端子21は、前段のパルス出力回路の端
子27に接続される。

0094

次いで、端子22について述べる。第(4a−3)のパルス出力回路20_(4a−3)
(aは、m/4以下の自然数)の端子22は、第1の走査線駆動回路用クロック信号(G
CK1)を供給する配線に接続され、第(4a−2)のパルス出力回路20_(4a−2
)の端子22は、第2の走査線駆動回路用クロック信号(GCK2)を供給する配線に接
続され、第(4a−1)のパルス出力回路20_(4a−1)の端子22は、第3の走査
駆動回路用クロック信号(GCK3)を供給する配線に接続され、第4aのパルス出力
回路20_4aの端子22は、第4の走査線駆動回路用クロック信号(GCK4)を供給
する配線に接続される。

0095

次いで、端子23について述べる。第(4a−3)のパルス出力回路20_(4a−3)
の端子23は、第2の走査線駆動回路用クロック信号(GCK2)を供給する配線に接続
され、第(4a−2)のパルス出力回路20_(4a−2)の端子23は、第3の走査線
駆動回路用クロック信号(GCK3)を供給する配線に接続され、第(4a−1)のパル
出力回路20_(4a−1)の端子23は、第4の走査線駆動回路用クロック信号(G
CK4)を供給する配線に接続され、第4aのパルス出力回路20_4aの端子23は、
第1の走査線駆動回路用クロック信号(GCK1)を供給する配線に接続される。

0096

次いで、端子24について述べる。第(2b−1)のパルス出力回路20_(2b−1)
(bは、j/2以下の自然数)の端子24は、第1のパルス幅制御信号(PWC1)を供
給する配線に接続され、第2bのパルス出力回路20_2bの端子24は、第4のパルス
制御信号(PWC4)を供給する配線に接続され、第(2c−1)のパルス出力回路2
0_(2c−1)(cは、(j/2+1)以上j以下の自然数)の端子24は、第2のパ
ルス幅制御信号(PWC2)を供給する配線に接続され、第2cのパルス出力回路20_
2cの端子24は、第5のパルス幅制御信号(PWC5)を供給する配線に接続され、第
(2d−1)のパルス出力回路20_(2d−1)(dは、(j+1)以上m/2以下の
自然数)の端子24は、第3のパルス幅制御信号(PWC3)を供給する配線に接続され
、第2dのパルス出力回路20_2dの端子24は、第6のパルス幅制御信号(PWC6
)を供給する配線に接続される。

0097

次いで、端子25について述べる。第xのパルス出力回路20_xの端子25は、x行目
に配設された走査線GLxに接続される。

0098

次いで、端子26について述べる。第yのパルス出力回路20_y(yは、m−1以下の
自然数)の端子26は、第(y+1)のパルス出力回路20_(y+1)の端子27に接
続され、第mのパルス出力回路20_mの端子26は、第mのパルス出力回路用ストップ
信号(STP)を供給する配線に接続される。なお、第mのパルス出力回路用ストップ信
号(STP)は、第(m+1)のパルス出力回路20_(m+1)が設けられている場合
に、当該第(m+1)のパルス出力回路20_(m+1)の端子27から出力される信号
に相当する。具体的に、これらの信号は、実際にダミー回路として第(m+1)のパルス
出力回路20_(m+1)を設けること、又は外部から当該信号を直接入力することなど
によって、第mのパルス出力回路20_mに供給することができる。

0099

各パルス出力回路の端子27の接続関係は既出である。そのため、ここでは前述の説明を
援用することとする。

0100

<パルス出力回路の構成例1>
次いで、図8(A)に、図7に示す第xのパルス出力回路20_xの、具体的な構成の一
例を示す。図8(A)に示すパルス出力回路は、トランジスタ31乃至トランジスタ39
を有する。

0101

トランジスタ31は、そのゲート電極が端子21に接続されている。また、トランジスタ
31は、その第1端子が高電源電位(Vdd)の与えられているノードに接続され、その
第2端子がトランジスタ33のゲート電極及びトランジスタ38のゲート電極に接続され
ている。

0102

トランジスタ32は、そのゲート電極がトランジスタ34のゲート電極及びトランジスタ
39のゲート電極に接続されている。トランジスタ32は、その第1端子が低電源電位
Vss)の与えられているノードに接続され、その第2端子がトランジスタ33のゲート
電極及びトランジスタ38のゲート電極に接続されている。

0103

トランジスタ33は、その第1端子が端子22に接続され、その第2端子が端子27に接
続されている。

0104

トランジスタ34は、その第1端子が低電源電位(Vss)の与えられているノードに接
続され、その第2端子が端子27に接続されている。

0105

トランジスタ35は、そのゲート電極が端子21に接続されている。また、トランジスタ
35は、その第1端子が低電源電位(Vss)の与えられているノードに接続され、その
第2端子がトランジスタ34のゲート電極及びトランジスタ39のゲート電極に接続され
ている。

0106

トランジスタ36は、そのゲート電極が端子26に接続されている。また、トランジスタ
36は、その第1端子が高電源電位(Vdd)の与えられているノードに接続され、その
第2端子がトランジスタ34のゲート電極及びトランジスタ39のゲート電極に接続され
ている。なお、トランジスタ36の第1端子が、低電源電位(Vss)よりも高電位であ
り且つ高電源電位(Vdd)よりも低電位である電源電位(Vcc)の与えられているノ
ードに接続される構成とすることもできる。

0107

トランジスタ37は、そのゲート電極が端子23に接続されている。また、トランジスタ
37は、その第1端子が高電源電位(Vdd)の与えられているノードに接続され、その
第2端子がトランジスタ34のゲート電極及びトランジスタ39のゲート電極に接続され
ている。なお、トランジスタ37の第1端子が、電源電位(Vcc)の与えられているノ
ードに接続される構成とすることもできる。

0108

トランジスタ38は、その第1端子が端子24に接続され、その第2端子が端子25に接
続されている。

0109

トランジスタ39は、その第1端子が低電源電位(Vss)の与えられているノードに接
続され、その第2端子が端子25に接続されている。

0110

次いで、図8(B)に、図8(A)に示したパルス出力回路のタイミングチャートの一例
を示す。なお、図8(B)に示す期間t1乃至期間t7は、同じ長さの期間を示している
。そして、上記期間t1乃至期間t7は、第1の走査線駆動回路用クロック信号(GCK
1)乃至第4の走査線駆動回路用クロック信号(GCK4)のパルス幅の1/3にそれぞ
れ相当し、第1のパルス幅制御信号(PWC1)乃至第6のパルス幅制御信号(PWC6
)のパルス幅の1/2にそれぞれ相当する。

0111

図8(A)に示したパルス出力回路は、期間t1及び期間t2において、端子21に入力
される電位がハイレベル、端子22、端子23、端子24及び端子26に入力される電位
ローレベルとなるため、端子25からローレベルの電位、端子27からローレベルの電
位が出力される。

0112

次いで、期間t3において、端子21及び端子24に入力される電位がハイレベル、端子
22、端子23及び端子26に入力される電位がローレベルとなるため、端子25からハ
イレベルの電位、端子27からローレベルの電位が出力される。

0113

次いで、期間t4において、端子22及び端子24に入力される電位がハイレベル、端子
21、端子23及び端子26に入力される電位がローレベルとなるため、端子25からハ
イレベルの電位、端子27からハイレベルの電位が出力される。

0114

次いで、期間t5及び期間t6において、端子22に入力される電位がハイレベル、端子
21、端子23、端子24及び端子26に入力される電位がローレベルとなるため、端子
25からローレベルの電位、端子27からハイレベルの電位が出力される。

0115

次いで、期間t7において、端子23及び端子26に入力される電位がハイレベル、端子
21、端子22及び端子24に入力される電位がローレベルとなるため、端子25からロ
ーレベルの電位、端子27からローレベルの電位が出力される。

0116

次いで、図8(C)に、図8(A)に示したパルス出力回路のタイミングチャートの、別
の一例を示す。なお、図8(C)に示す期間t1乃至期間t7は、同じ長さの期間を示し
ている。そして、上記期間t1乃至期間t7は、第1の走査線駆動回路用クロック信号(
GCK1)乃至第4の走査線駆動回路用クロック信号(GCK4)のパルス幅の1/3に
それぞれ相当し、第1のパルス幅制御信号(PWC1)乃至第6のパルス幅制御信号(P
WC6)のパルス幅の1/3にそれぞれ相当する。

0117

図8(A)に示したパルス出力回路は、期間t1乃至期間t3において、端子21に入力
される電位がハイレベル、端子22、端子23、端子24及び端子26に入力される電位
がローレベルとなるため、端子25からローレベルの電位、端子27からローレベルの電
位が出力される。

0118

次いで、期間t4乃至期間t6において、端子22及び端子24に入力される電位がハイ
レベル、端子21、端子23及び端子26に入力される電位がローレベルとなるため、端
子25からハイレベルの電位、端子27からハイレベルの電位が出力される。

0119

<フルカラー画像表示期間301における走査線駆動回路の動作例>
次いで、図6図7図8(A)を用いて説明した走査線駆動回路11を例に挙げて、図
3において示したフルカラー画像表示期間301における、走査線駆動回路11の動作に
ついて説明する。

0120

図9に、フルカラー画像表示期間301における、走査線駆動回路11のタイミングチャ
ートの一例を示す。図9では、サブフレーム期間SF1、サブフレーム期間SF2、サブ
フレーム期間SF3が、1フレーム期間に設けられている場合を例示している。そして、
サブフレーム期間SF1のタイミングチャートを、図9に代表例として示している。ただ
し、図9では、m=3jの場合を例示している。

0121

図9では、走査線GL1乃至走査線GLjは、領域101の画素に接続され、走査線GL
j+1乃至走査線GL2jは、領域102の画素に接続され、走査線GL2j+1乃至走
査線GL3jは、領域103の画素に接続されている場合のタイミングチャートを例示す
る。

0122

第1の走査線駆動回路用クロック信号(GCK1)は、周期的にハイレベルの電位(高電
源電位(Vdd))とローレベルの電位(低電源電位(Vss))を繰り返す、デューテ
ィー比が1/4の信号である。また、第2の走査線駆動回路用クロック信号(GCK2)
は、第1の走査線駆動回路用クロック信号(GCK1)から1/4周期分位相遅れた信
号であり、第3の走査線駆動回路用クロック信号(GCK3)は、第1の走査線駆動回路
用クロック信号(GCK1)から1/2周期位相が遅れた信号であり、第4の走査線駆動
回路用クロック信号(GCK4)は、第1の走査線駆動回路用クロック信号(GCK1)
から3/4周期位相が遅れた信号である。

0123

第1のパルス幅制御信号(PWC1)は、周期的にハイレベルの電位(高電源電位(Vd
d))とローレベルの電位(低電源電位(Vss))を繰り返す、デューティー比が1/
3の信号である。また、第2のパルス幅制御信号(PWC2)は、第1のパルス幅制御
号(PWC1)から1/6周期位相が遅れた信号であり、第3のパルス幅制御信号(PW
C3)は、第1のパルス幅制御信号(PWC1)から1/3周期位相が遅れた信号であり
、第4のパルス幅制御信号(PWC4)は、第1のパルス幅制御信号(PWC1)から1
/2周期位相が遅れた信号であり、第5のパルス幅制御信号(PWC5)は、第1のパル
ス幅制御信号(PWC1)から2/3周期位相が遅れた信号であり、第6のパルス幅制御
信号(PWC6)は、第1のパルス幅制御信号(PWC1)から5/6周期位相が遅れた
信号である。

0124

そして、図9では、第1の走査線駆動回路用クロック信号(GCK1)乃至第4の走査線
駆動回路用クロック信号(GCK4)のパルス幅と第1のパルス幅制御信号(PWC1)
乃至第6のパルス幅制御信号(PWC6)のパルス幅の比は、3:2とする。

0125

各サブフレーム期間SFは、走査線駆動回路用スタートパルス信号(GSP)のパルスが
有する電位の立ち下がりに従って開始する。走査線駆動回路用スタートパルス信号(GS
P)のパルス幅は、第1の走査線駆動回路用クロック信号(GCK1)乃至第4の走査線
駆動回路用クロック信号(GCK4)と同程度である。そして、走査線駆動回路用スター
トパルス信号(GSP)のパルスが有する電位の立ち下がりと、第1の走査線駆動回路用
クロック信号(GCK1)のパルスが有する電位の立ち上がりが、同期している。また、
走査線駆動回路用スタートパルス信号(GSP)のパルスが有する電位の立ち下がりは、
第1のパルス幅制御信号(PWC1)のパルスが有する電位の立ち上がりから、第1のパ
ルス幅制御信号(PWC1)の1/6周期分遅れたタイミングで出現する。

0126

そして、上記信号により、図8(A)に示したパルス出力回路は、図8(B)に示したタ
イミングチャートに従って動作する。よって、図9に示すように、領域101に対応する
走査線GL1乃至走査線GLjには、パルスの順次シフトした選択信号が与えられる。な
おかつ、走査線GL1乃至走査線GLjに与えられる選択信号のパルスは、パルス幅の2
分の3に相当する期間、位相が遅れるようにシフトしている。なお、走査線GL1乃至走
査線GLjに与えられる選択信号のパルス幅は、第1のパルス幅制御信号(PWC1)乃
至第6のパルス幅制御信号(PWC6)のパルス幅と同程度である。

0127

また、領域101の場合と同様に、領域102に対応する走査線GLj+1乃至走査線G
L2jには、パルスの順次シフトした選択信号が与えられる。なおかつ、走査線GLj+
1乃至走査線GL2jに与えられる選択信号のパルスは、パルス幅の2分の3に相当する
期間、位相が遅れるようにシフトしている。なお、走査線GLj+1乃至走査線GL2j
に与えられる選択信号のパルス幅は、第1のパルス幅制御信号(PWC1)乃至第6のパ
ルス幅制御信号(PWC6)のパルス幅と同程度である。

0128

また、領域101の場合と同様に、領域103に対応する走査線GL2j+1乃至走査線
GL3jには、パルスの順次シフトした選択信号が与えられる。なおかつ、走査線GL2
j+1乃至走査線GL3jに与えられる選択信号のパルスは、パルス幅の2分の3に相当
する期間、位相が遅れるようにシフトしている。なお、走査線GL2j+1乃至走査線G
L3jに与えられる選択信号のパルス幅は、第1のパルス幅制御信号(PWC1)乃至第
6のパルス幅制御信号(PWC6)のパルス幅と同程度である。

0129

そして、走査線GL1、走査線GLj+1、走査線GL2j+1に与えられる選択信号の
パルスは、パルス幅の2分の1に相当する期間、位相が遅れるように順次シフトしている

0130

<モノクロ静止画表示期間303における走査線駆動回路の動作例>
次いで、図6図7図8(A)を用いて説明した走査線駆動回路11を例に挙げて、図
3において示したモノクロ静止画表示期間303における、走査線駆動回路11の動作に
ついて説明する。

0131

図10に、モノクロ静止画表示期間303における、走査線駆動回路11のタイミングチ
ャートの一例を示す。図10では、画像信号の画素への書き込みを行う書き込み期間と、
上記画像信号の保持を行う保持期間とが、1フレーム期間に設けられている場合を例示し
ている。

0132

第1の走査線駆動回路用クロック信号(GCK1)乃至第4の走査線駆動回路用クロック
信号(GCK4)には、図9の場合と同様の信号を用いることができる。

0133

第1のパルス幅制御信号(PWC1)、第4のパルス幅制御信号(PWC4)は、書き込
み期間における最初の1/3の期間において、周期的にハイレベルの電位(高電源電位(
Vdd))とローレベルの電位(低電源電位(Vss))を繰り返す、デューティー比が
1/2の信号であり、なおかつ、それ以外の期間はローレベルの電位を有する信号である
。そして、第4のパルス幅制御信号(PWC4)は、第1のパルス幅制御信号(PWC1
)から1/2周期位相が遅れた信号である。

0134

また、第2のパルス幅制御信号(PWC2)、第5のパルス幅制御信号(PWC5)は、
書き込み期間における真ん中の1/3の期間において、周期的にハイレベルの電位(高電
源電位(Vdd))とローレベルの電位(低電源電位(Vss))を繰り返す、デューテ
ィー比が1/2の信号であり、なおかつ、それ以外の期間はローレベルの電位を有する信
号である。そして、第5のパルス幅制御信号(PWC5)は、第2のパルス幅制御信号(
PWC2)から1/2周期位相が遅れた信号である。

0135

また、第3のパルス幅制御信号(PWC3)、第6のパルス幅制御信号(PWC6)は、
書き込み期間における最後の1/3の期間において、周期的にハイレベルの電位(高電源
電位(Vdd))とローレベルの電位(低電源電位(Vss))を繰り返す、デューティ
ー比が1/2の信号であり、なおかつ、それ以外の期間はローレベルの電位を有する信号
である。そして、第6のパルス幅制御信号(PWC6)は、第3のパルス幅制御信号(P
WC3)から1/2周期位相が遅れた信号である。

0136

そして、図10では、第1の走査線駆動回路用クロック信号(GCK1)乃至第4の走査
線駆動回路用クロック信号(GCK4)のパルス幅と第1のパルス幅制御信号(PWC1
)乃至第6のパルス幅制御信号(PWC6)のパルス幅の比は、1:1とする。

0137

フレーム期間Fは、走査線駆動回路用スタートパルス信号(GSP)のパルスが有する電
位の立ち下がりに従って開始する。走査線駆動回路用スタートパルス信号(GSP)のパ
ルス幅は、第1の走査線駆動回路用クロック信号(GCK1)乃至第4の走査線駆動回路
用クロック信号(GCK4)と同程度である。そして、走査線駆動回路用スタートパルス
信号(GSP)のパルスが有する電位の立ち下がりと、第1の走査線駆動回路用クロック
信号(GCK1)のパルスが有する電位の立ち上がりが、同期している。また、走査線駆
動回路用スタートパルス信号(GSP)のパルスが有する電位の立ち下がりと、第1のパ
ルス幅制御信号(PWC1)のパルスが有する電位の立ち上がりとが、同期している。

0138

そして、上記信号により、図8(A)に示したパルス出力回路は、図8(C)に示したタ
イミングチャートに従って動作する。よって、図10に示すように、領域101に対応す
る走査線GL1乃至走査線GLjには、パルスの順次シフトした選択信号が与えられる。
なおかつ、走査線GL1乃至走査線GLjに与えられる選択信号のパルスは、パルス幅に
相当する期間、位相が遅れるようにシフトしている。なお、走査線GL1乃至走査線GL
jに与えられる選択信号のパルス幅は、第1のパルス幅制御信号(PWC1)乃至第6の
パルス幅制御信号(PWC6)のパルス幅と同程度である。

0139

また、領域101に対応する走査線GL1乃至走査線GLjの全てにパルスの順次シフト
した選択信号が与えられると、次いで、領域102に対応する走査線GLj+1乃至走査
線GL2jにも、パルスの順次シフトした選択信号が与えられる。なおかつ、走査線GL
j+1乃至走査線GL2jに与えられる選択信号のパルスは、パルス幅に相当する期間、
位相が遅れるようにシフトしている。なお、走査線GLj+1乃至走査線GL2jに与え
られる選択信号のパルス幅は、第1のパルス幅制御信号(PWC1)乃至第6のパルス幅
制御信号(PWC6)のパルス幅と同程度である。

0140

また、領域102に対応する走査線GLj+1乃至走査線GL2jの全てにパルスの順次
シフトした選択信号が与えられると、次いで、領域103に対応する走査線GL2j+1
乃至走査線GL3jにも、パルスの順次シフトした選択信号が与えられる。なおかつ、走
査線GL2j+1乃至走査線GL3jに与えられる選択信号のパルスは、パルス幅に相当
する期間、位相が遅れるようにシフトしている。なお、走査線GL2j+1乃至走査線G
L3jに与えられる選択信号のパルス幅は、第1のパルス幅制御信号(PWC1)乃至第
6のパルス幅制御信号(PWC6)のパルス幅と同程度である。

0141

次いで、保持期間では、走査線駆動回路11への駆動信号及び電源電位の供給を停止する
。具体的には、まず、走査線駆動回路用スタートパルス信号(GSP)の供給を停止する
ことで、走査線駆動回路11におけるパルス出力回路からの選択信号の出力を停止し、全
ての走査線におけるパルスによる選択を終了させる。その後、走査線駆動回路11への電
源電位Vddの供給を停止する。なお、入力又は供給の停止とは、例えば信号又は電位が
入力されていた配線を浮遊状態にすること、或いは、信号又は電位が入力されていた配線
に、ローレベルの電位を与えることを意味する。上記方法により、動作を停止する際に、
走査線駆動回路11が誤動作するのを防ぐことができる。さらに、上記構成に加えて、第
1の走査線駆動回路用クロック信号(GCK1)乃至第4の走査線駆動回路用クロック信
号(GCK4)、第1のパルス幅制御信号(PWC1)乃至第6のパルス幅制御信号(P
WC6)の走査線駆動回路11への供給を停止しても良い。

0142

走査線駆動回路11への駆動信号及び電源電位の供給を停止することで、走査線GL1乃
至走査線GLjと、走査線GLj+1乃至走査線GL2jと、走査線GL2j+1乃至走
査線GL3jとには、全てローレベルの電位が与えられる。

0143

なお、モノクロ動画表示期間302については、書き込み期間における走査線駆動回路1
1の動作がモノクロ静止画表示期間303と同じである。

0144

本発明の一態様では、オフ電流の極めて小さいトランジスタを画素に用いることで、液晶
素子に与えられる電圧が保持される期間を長くすることができる。そのため、図10に示
す保持期間を長く確保することができ、図9に示した動作を行う場合よりも、走査線駆動
回路11の駆動周波数を低くすることができる。そのため、消費電力を低減することがで
きる液晶表示装置を実現することができる。

0145

<信号線駆動回路12の構成例>
図11は、図2(A)に示す液晶表示装置が有する信号線駆動回路12の構成例を示す図
である。図11に示す信号線駆動回路12は、第1の出力端子乃至第nの出力端子を有す
シフトレジスタ120と、画像信号(DATA)の信号線SL1乃至信号線SLnへの
供給を制御するスイッチング素子群123とを有する。

0146

具体的に、スイッチング素子群123は、トランジスタ121_1乃至トランジスタ12
1_nを有している。トランジスタ121_1乃至トランジスタ121_nは、その第1
端子が、画像信号(DATA)を供給する配線に接続されており、その第2端子が信号線
SL1乃至信号線SLnのそれぞれに接続されている。トランジスタ121_1乃至トラ
ンジスタ121_nのゲート電極は、第1の出力端子乃至第nの出力端子にそれぞれ接続
されている。

0147

なお、シフトレジスタ120は、信号線駆動回路用スタートパルス信号(SSP)と、信
号線駆動回路用クロック信号(SCK)などの駆動信号に従って動作を行い、パルスが順
次シフトした信号を第1の出力端子乃至第nの出力端子から出力する。上記信号がゲート
電極に入力されることで、トランジスタ121_1乃至トランジスタ121_nは、順次
オンとなる。

0148

図12(A)は、フルカラー画像表示期間301における、信号線に供給される画像信号
(DATA)のタイミングの一例を示す図である。図11に示す信号線駆動回路12では
図12(A)に示すように、2つの走査線に入力される選択信号のパルスが重なってい
る期間において、パルスが先に出現した走査線に対応する画像信号(DATA)がサンプ
リングされて、各信号線に入力される。具体的には、走査線GL1に入力される選択信号
のパルスと、走査線GLj+1に入力される選択信号のパルスとが、パルス幅の1/2に
相当する期間t4において重なっている。なお、走査線GL1と走査線GLj+1とでは
、パルスが先に出現しているのは走査線GL1である。そして、上記パルスが重なってい
る期間において、画像信号(DATA)のうち、走査線GL1に対応する画像信号(da
ta1)がサンプリングされ、信号線SL1乃至信号線SLnに入力される。

0149

同様に、期間t5において、走査線GLj+1に対応する画像信号(dataj+1)が
サンプリングされ、信号線SL1乃至信号線SLnに入力される。期間t6において、走
査線GL2j+1に対応する画像信号(data2j+1)がサンプリングされ、信号線
SL1乃至信号線SLnに入力される。期間t7において、走査線GL2に対応する画像
信号(data2)がサンプリングされ、信号線SL1乃至信号線SLnに入力される。
そして、期間t8以降においても、同様の動作が繰り返されることで、画素部に画像信号
(DATA)が書き込まれる。

0150

すなわち、信号線SL1乃至信号線SLnへの画像信号の入力は、走査線GLs(sは、
j未満の自然数)に接続された画素、次いで、走査線GLj+sに接続された画素、次い
で、走査線GL2j+sに接続された画素、次いで、走査線GLs+1に接続された画素
、という順序で行われる。

0151

図12(B)は、モノクロ動画表示期間302及びモノクロ静止画表示期間303が有す
る書き込み期間における、信号線に供給される画像信号(DATA)のタイミングの一例
を示す図である。図11に示す信号線駆動回路12では、図12(B)に示すように、各
走査線に入力される選択信号のパルスが出現している期間において、当該走査線に対応す
る画像信号(DATA)がサンプリングされて、各信号線に入力される。具体的には、走
査線GL1に入力される選択信号のパルスが出現している期間において、画像信号(DA
TA)のうち、走査線GL1に対応する画像信号(data1)がサンプリングされ、信
号線SL1乃至信号線SLnに入力される。

0152

同様に、以下、走査線GL1以降の全ての各走査線においても同様の動作が繰り返される
ことで、画素部に画像信号(DATA)が書き込まれる。

0153

なお、モノクロ静止画表示期間303が有する保持期間では、シフトレジスタ120への
信号線駆動回路用スタートパルス信号(SSP)の供給と、画像信号(DATA)の、信
号線駆動回路12への供給を停止する。具体的には、まず、信号線駆動回路用スタートパ
ルス信号(SSP)の供給を停止することで、信号線駆動回路12における画像信号のサ
プリングを停止させる。その後、信号線駆動回路12への画像信号の供給と、電源電位
の供給とを停止する。上記方法により、動作を停止する際に、信号線駆動回路12が誤動
作するのを防ぐことができる。さらに、上記構成に加えて、信号線駆動回路12への、信
号線駆動回路用クロック信号(SCK)の供給を停止しても良い。

0154

<液晶表示装置の動作例>
図13は、フルカラー画像表示期間301における、上述した液晶表示装置における選択
信号の走査のタイミングと、バックライトの点灯のタイミングとを示す図である。なお、
図13において縦軸は画素部における行を表し、横軸は時間を表している。

0155

図13に示すように、本実施の形態で示した液晶表示装置では、フルカラー画像表示期間
301において、走査線GL1に対して選択信号を供給した後にj行分先の走査線GLj
+1に対して選択信号を供給するような駆動方法を用いることが可能である。そのため、
同一のサブフレーム期間SFにおいて、走査線GL1に接続されたn個の画素から走査線
GLjに接続されたn個の画素を順次選択し、且つ、走査線GLj+1に接続されたn個
の画素から走査線GL2jに接続されたn個の画素を順次選択し、且つ、走査線GL2j
+1に接続されたn個の画素から走査線GL3jに接続されたn個の画素を順次選択する
ことで、各画素に画像信号を入力することが可能である。

0156

具体的に、図13では、第1のサブフレーム期間SF1において、走査線GL1から走査
線GLjに接続された画素に赤(R)に対応する画像信号を書き込んだ後、当該走査線に
接続された画素に、赤(R)の光を供給する。上記構成により、走査線GL1から走査線
GLjに対応する画素部の領域101において、赤(R)に対応する画像を表示すること
ができる。

0157

また、第1のサブフレーム期間SF1において、走査線GLj+1から走査線GL2jに
接続された画素に緑(G)に対応する画像信号を書き込んだ後、当該走査線に接続された
画素に、緑(G)の光を供給する。上記構成により、走査線GLj+1から走査線GL2
jに対応する画素部の領域102において、緑(G)に対応する画像を表示することがで
きる。

0158

また、第1のサブフレーム期間SF1において、走査線GL2j+1から走査線GL3j
に接続された画素に青(B)に対応する画像信号を書き込んだ後、当該走査線に接続され
た画素に、青(B)の光を供給する。上記構成により、走査線GL2j+1から走査線G
L3jに対応する画素部の領域103において、青(B)に対応する画像を表示すること
ができる。

0159

次いで、第2のサブフレーム期間SF2及び第3のサブフレーム期間SF3においても、
第1のサブフレーム期間SF1と同様の動作を繰り返す。ただし、第2のサブフレーム
間SF2では、走査線GL1から走査線GLjに対応する画素部の領域101において、
青(B)に対応する画像を表示し、走査線GLj+1から走査線GL2jに対応する画素
部の領域102において、赤(R)に対応する画像を表示し、走査線GL2j+1から走
査線GL3jに対応する画素部の領域103において、緑(G)に対応する画像を表示す
る。また、第3のサブフレーム期間SF3では、走査線GL1から走査線GLjに対応す
る画素部の領域101において、緑(G)に対応する画像を表示し、走査線GLj+1か
ら走査線GL2jに対応する画素部の領域102において、青(B)に対応する画像を表
示し、走査線GL2j+1から走査線GL3jに対応する画素部の領域103において、
赤(R)に対応する画像を表示する。

0160

そして、全ての走査線GLにおいて第1のサブフレーム期間SF1乃至第3のサブフレー
ム期間SF3が終了する、すなわち1フレーム期間が終了することで、フルカラーの画像
を画素部に表示することができる。

0161

なお、本発明の一態様では、各領域をさらに分割し、その分割された領域において画像信
号の書き込みが終了した時点で、バックライトの点灯を順次開始するようにしても良い。
例えば、領域101のうち、走査線GL1から走査線GLh(hはj/4以下の自然数と
する)に接続された画素に赤(R)に対応する画像信号を書き込んだ後、走査線GLh+
1から走査線GL2hに接続された画素に赤(R)に対応する画像信号を書き込むのと並
行して、走査線GL1から走査線GLhに接続された画素に赤(R)の光を供給するよう
にしても良い。

0162

また、図14は、モノクロ静止画表示期間303における、上述した液晶表示装置におけ
る選択信号の走査のタイミングと、バックライトの点灯のタイミングとを示す図である。
なお、図14において縦軸は画素部における行を表し、横軸は時間を表している。

0163

図14に示すように、本実施の形態で示した液晶表示装置では、モノクロ静止画表示期間
303において、走査線GL1乃至走査線GL3jに対して順次選択信号を供給する。

0164

具体的に、図14では、例えば、領域101のうち、走査線GL1から走査線GLhに接
続された画素に画像信号を書き込んだ後、バックライトを点灯させずに消灯のままとする

そして、以降の全ての走査線に接続された画素において同様の動作を行うことで、モノ
ロの画像を画素部に表示することができる。その後、駆動回路への駆動信号の供給を停止
し、駆動回路を非動作状態とする。

0165

なお、モノクロ動画表示期間302の場合は、全ての走査線に接続された画素において上
記動作が行われた後、駆動回路を非動作状態とせず再度同じ動作を繰り返し、モノクロの
画像を連続して画素部に表示すれば良い。

0166

なお、本発明の一態様に係る液晶表示装置では、バックライトとして赤(R)、緑(G)
、青(B)の3色に対応する光源を用いる構成について示したが、本発明の液晶表示装置
は、当該構成に限定されない。すなわち、本発明の液晶表示装置では、任意の色を呈する
光源を用いたバックライトを組み合わせて用いることが可能である。例えば、赤(R)、
緑(G)、青(B)、白(W)、若しくは赤(R)、緑(G)、青(B)、黄(Y)の4
色を組み合わせて用いること、又はシアン(C)、マゼンタ(M)、イエロー(Y)の3
色を組み合わせて用いることなどが可能である。

0167

また、白(W)の光を混色により形成するのではなく、白(W)の光を発する光源をさら
にバックライトに設けるようにしても良い。白(W)の光を発する光源は、発光効率が高
いため、当該光源を用いてバックライトを構成することで、消費電力を低減することが可
能である。また、バックライトが補色の関係にある2色の光を発する光源を有する場合(
例えば、青(B)と黄(Y)の2色を有する場合)、当該2色を呈する光を混色すること
で白(W)を呈する光を形成することも可能である。さらに、淡色の赤(R)、緑(G)
、及び青(B)、並びに濃色の赤(R)、緑(G)、及び青(B)の6色を組み合わせて
用いること、又は赤(R)、緑(G)、青(B)、シアン(C)、マゼンタ(M)、イエ
ロー(Y)の6色を組み合わせて用いることなども可能である。

0168

なお、例えば、赤(R)、緑(G)、及び青(B)の光源を用いて表現できる色は、色度
図上のそれぞれの発光色に対応する3点が描く三角形の内側に示される色に限られる。従
って、色度図上の該三角形の外側に発光色が存在する光源を別途加えることで、当該液晶
表示装置において表現できる色域を拡大し、色再現性を豊かにすることができる。

0169

例えば、色度図の中心から、色度図上の青色の光源Bに対応する点に向かって概ね外側に
位置する点で表される深い青色(Deep Blue:DB)や、色度図の中心から赤色
の光源Rに対応する色度図上の点に向かって概ね外側に位置する点で表されるより深い赤
色(Deep Red:DR)を発する光源を、赤(R)、緑(G)、及び青(B)の光
源を有するバックライトに加えて使用することができる。

0170

バックライトの光源としては、冷陰極蛍光ランプよりも消費電力を低減でき、光の強弱
調節できる発光ダイオードLED)を複数用いることが好ましい。バックライトにLE
Dを用いることによって部分的に光の強弱を調節し、コントラストが大きく、色の視認性
の高い画像表示を行うことができる。

0171

また、画素部において1枚の画像を形成する期間の前後に、選択信号の走査及びバックラ
イトユニットの点灯が行われない期間(消灯期間)を設ける構成とすることも可能である

0172

また、バックライトにおける色の点灯順が互いに異なる複数のフレーム期間を設けること
で、カラーブレイクの発生をより抑えることができる。

0173

<パルス出力回路の構成例2>
また、図19(A)に、パルス出力回路の別の構成例を示す。図19(A)に示すパルス
出力回路は、図8(A)に示したパルス出力回路にトランジスタ50を付加した構成を有
する。トランジスタ50は、その第1端子が高電源電位の与えられているノードに接続さ
れ、その第2端子がトランジスタ32のゲート電極、トランジスタ34のゲート電極、及
びトランジスタ39のゲート電極に接続されている。またトランジスタ50は、そのゲー
ト電極がリセット端子(Reset)に接続されている。

0174

なお、当該リセット端子には、画素部においてバックライトの色相の切り替えが一巡した
後の期間において、ハイレベルの電位が入力され、その他の期間においてはローレベルの
電位が入力される。なお、トランジスタ50は、ハイレベルの電位が入力されることでオ
ン状態となるトランジスタである。これにより、バックライトの点灯が行われた後の期間
において、各ノードの電位を初期化することができるので、誤動作を防止することが可能
となる。

0175

なお、当該初期化を行う場合には、画素部に1枚の画像が形成される期間どうしの間に初
期化期間を設ける必要がある。また、画素部に1画像を形成した後にバックライトを消灯
する場合、消灯する期間において当該初期化を行うことが可能である。

0176

また、図19(B)に、パルス出力回路の別の構成例を示す。図19(B)に示すパルス
出力回路は、図8(A)に示したパルス出力回路にトランジスタ51を付加した構成を有
する。トランジスタ51は、その第1端子がトランジスタ31の第2端子及びトランジス
タ32の第2端子に接続され、その第2端子がトランジスタ33のゲート電極及びトラン
ジスタ38のゲート電極に接続されている。また、トランジスタ51は、そのゲート電極
が高電源電位の与えられているノードに接続されている。

0177

なお、トランジスタ51は、図8(B)及び図8(C)に示した期間t1乃至期間t6に
おいて、オフとなる。そのため、トランジスタ51を付加した構成とすることで、期間t
1乃至期間t6において、トランジスタ33のゲート電極及びトランジスタ38のゲート
電極と、トランジスタ31の第2端子及びトランジスタ32の第2端子との接続を遮断
ることが可能となる。これにより、期間t1乃至期間t6に含まれる期間において、当該
パルス出力回路で行われるブートストラップ動作時の負荷を低減することが可能である。

0178

また、図20(A)に、パルス出力回路の別の構成例を示す。図20(A)に示すパルス
出力回路は、図19(B)に示したパルス出力回路にトランジスタ52を付加した構成を
有する。トランジスタ52は、その第1端子がトランジスタ33のゲート電極及びトラン
ジスタ51の第2端子に接続され、その第2端子がトランジスタ38のゲート電極に接続
されている。また、トランジスタ52は、そのゲート電極が、高電源電位の与えられてい
るノードに接続されている。

0179

トランジスタ52を設けることによって、当該パルス出力回路で行われるブートストラッ
プ動作時の負荷を低減することが可能である。特に、当該パルス出力回路がトランジスタ
33のソース電極とゲート電極の容量結合のみによって、トランジスタ33のゲート電極
に接続されているノードの電位を上昇させる場合、当該負荷を低減する効果が大きい。

0180

また、図20(B)に、パルス出力回路の別の構成例を示す。図20(B)に示すパルス
出力回路は、図20(A)に示したパルス出力回路からトランジスタ51を削除し、トラ
ンジスタ53を付加した構成を有する。トランジスタ53は、その第1端子がトランジス
タ31の第2端子、トランジスタ32の第2端子、及びトランジスタ52の第1端子に接
続され、その第2端子がトランジスタ33のゲート電極に接続されている。また、トラン
ジスタ53は、そのゲート電極が高電源電位の与えられているノードに接続されている。

0181

トランジスタ53を設けることによって、当該パルス出力回路で行われるブートストラッ
プ動作時の負荷を低減することが可能である。また、当該パルス出力回路に生じる不正パ
ルスが、トランジスタ33及びトランジスタ38のスイッチングに与える影響を軽減する
ことが可能である。

0182

本実施の形態で示したように、本発明の一態様に係る液晶表示装置は、画素部を複数の領
域に分割し、領域ごとに異なる色相の光を順次供給することで、カラー画像の表示を行う
。よって、特定の時刻に着目すると、隣接する領域に供給される光の色相を、互いに異な
らせることができる。よって、各色の画像が合成されずに個別に視認されるのを防ぐこと
ができ、動画の表示を行う際に起きやすかったカラーブレイクの発生を防ぐことができる

0183

なお、異なる色相を有する複数の光源を用いてカラー画像の表示を行う場合、単色の光源
とカラーフィルタを組み合わせる場合とは異なり、上記複数の光源を順次切り換えて発光
させる必要がある。そして、上記光源の切り換えが行われる周波数は、単色の光源を用い
た場合のフレーム周波数よりも高い値に設定する必要がある。例えば、単色の光源を用い
た場合のフレーム周波数を60Hzとすると、赤、緑、青の各色に対応する光源を用いて
FS駆動を行う場合、光源の切り替えを行う周波数は、約3倍の180Hzとなる。よっ
て、駆動回路も上記光源の周波数に合わせて動作させるので、非常に高い周波数で動作を
行うことになる。従って、駆動回路における消費電力が、単色の光源とカラーフィルタを
組み合わせる場合に比べて高くなりやすい。

0184

しかし、本発明の一態様では、オフ電流の極めて小さいトランジスタを用いることで、液
晶素子に与えられる電圧が保持される期間を長くすることができる。そのため、静止画を
表示する際の駆動周波数を、動画を表示する際の駆動周波数よりも低くすることができる
。そのため、消費電力を低減することができる液晶表示装置を実現することができる。

0185

(実施の形態2)
本実施の形態では、実施の形態1とパネルの構成が異なる、本発明の一態様に係る液晶表
示装置の一例について説明する。
<パネルの構成例>
本発明の一態様に係るパネルの具体的な構成について、一例を挙げて説明する。

0186

図15(A)は、液晶表示装置の構成例を示す図である。図15(A)に示す液晶表示
置は、画素部60と、走査線駆動回路61と、信号線駆動回路62とを有する。本発明の
一態様では、画素部60が複数の領域に分割されている。具体的に、図15(A)では、
画素部60が、3つの領域(領域601〜領域603)に分割されている場合を例示して
いる。そして、各領域は、マトリクス状に配設された複数の画素615を有する。

0187

また、画素部60には、走査線駆動回路61によって電位が制御されるm本の走査線GL
と、信号線駆動回路62によって電位が制御される3×n本の信号線SLとが設けられて
いる。そして、m本の走査線GLは、画素部60が有する領域の数に合わせて、複数のグ
ループに分割されている。例えば、図15(A)の場合、画素部60が3つの領域に分割
されているので、m本の走査線GLも3つのグループに分割されている。そして、各グル
ープに属する走査線GLは、当該グループに対応する領域が有する複数の画素615に、
接続されている。具体的に、各走査線GLは、各領域においてマトリクス状に配設された
複数の画素615のうち、いずれかの行に配設されたn個の画素615に接続される。

0188

また、信号線SLも、画素部60が有する領域の数に合わせて、複数のグループに分割さ
れている。例えば、図15(A)の場合、画素部60が3つの領域に分割されているので
、3×n本の信号線SLも3つのグループに分割されている。そして、各グループに属す
る信号線SLは、当該グループに対応する領域が有する複数の画素615に、接続されて
いる。

0189

具体的に、図15(A)では、3×n本の信号線SLが、n本の信号線SLaと、n本の
信号線SLbと、n本の信号線SLcとで構成されている場合を例示している。そして、
図15(A)では、n本の信号線SLaが、領域601においてマトリクス状に配設され
た複数の画素615のうち、いずれかの列に配設された画素615に接続されている場合
を例示している。また、図15(A)では、n本の信号線SLbが、領域602において
マトリクス状に配設された複数の画素615のうち、いずれかの列に配設された画素61
5に接続されている場合を例示している。また、図15(A)では、n本の信号線SLc
が、領域603においてマトリクス状に配設された複数の画素615のうち、いずれかの
列に配設された画素615に接続されている場合を例示している。

0190

図15(B)、図15(C)、図15(D)は、それぞれ、領域601における画素61
5、領域602における画素615、領域603における画素615の回路図に相当する
。画素615の構成は全ての領域において同じである。具体的には、スイッチング素子と
して機能するトランジスタ616と、トランジスタ616を介して与えられた画像信号の
電位に従って、その透過率が制御される液晶素子618と、液晶素子618が有する画素
電極と対向電極間の電圧を保持する容量素子617とを有する。

0191

ただし、図15(B)に示すように、領域601では、画素615に隣接するように信号
線SLa、信号線SLb、信号線SLcが設けられている。そして、領域601において
画素615は、トランジスタ616のゲート電極が走査線GLに接続されている。トラン
ジスタ616は、その第1端子が信号線SLaに接続され、その第2端子が液晶素子61
8の画素電極に接続されている。容量素子617は、一方の電極が液晶素子618の画素
電極に接続されており、他方の電極が、特定の電位の与えられているノードに接続されて
いる。

0192

また、図15(C)に示すように、領域602では、画素615に隣接するように信号線
SLb、信号線SLcが設けられている。そして、領域602において画素615は、ト
ランジスタ616のゲート電極が走査線GLに接続されている。トランジスタ616は、
その第1端子が信号線SLbに接続され、その第2端子が液晶素子618の画素電極に接
続されている。容量素子617は、一方の電極が液晶素子618の画素電極に接続されて
おり、他方の電極が、特定の電位の与えられているノードに接続されている。

0193

また、図15(D)に示すように、領域603では、画素615に隣接するように信号線
SLcが設けられている。そして、領域603において画素615は、トランジスタ61
6のゲート電極が走査線GLに接続されている。トランジスタ616は、その第1端子が
信号線SLcに接続され、その第2端子が液晶素子618の画素電極に接続されている。
容量素子617は、一方の電極が液晶素子618の画素電極に接続されており、他方の電
極が、特定の電位の与えられているノードに接続されている。

0194

なお、全ての画素615において、液晶素子618が有する対向電極にも特定の電位が与
えられている。そして、対向電極に与えられる電位は、容量素子617が有する他方の電
極に与えられる電位と共通であっても良い。

0195

画素615は、必要に応じて、トランジスタ、ダイオード、抵抗素子、容量素子、インダ
クタンスなどのその他の回路素子を、さらに有していても良い。

0196

そして、本発明の一態様では、上記スイッチング素子として機能するトランジスタ616
のチャネル形成領域に、シリコン半導体よりもバンドギャップが広く、真性キャリア密度
がシリコン半導体よりも低い半導体を含んでいても良い。上述したような特性を有する半
導体材料をチャネル形成領域に含むことで、オフ電流が極めて低く、なおかつ高耐圧であ
るトランジスタ616を実現することができる。そして、上記構成を有するトランジスタ
616をスイッチング素子として用いることで、通常のシリコンやゲルマニウムなどの半
導体材料で形成されたトランジスタを用いた場合に比べて、液晶素子618に蓄積された
電荷のリークを防ぐことができる。

0197

オフ電流の極めて小さいトランジスタ616を用いることで、液晶素子618に与えられ
る電圧が保持される期間を長く確保することができる。そのため、静止画のように、連続
する幾つかのフレーム期間に渡って、画素部60に同じ画像情報を有する画像信号が書き
込まれる場合などは、駆動周波数を低くする、言い換えると一定期間内における画素部6
0への画像信号の書き込み回数を少なくしても、画像の表示を維持することができる。例
えば、上述したような、i型または実質的にi型である酸化物半導体膜を活性層として用
いたトランジスタ616を用いることで、画像信号の書き込みの間隔を10秒以上、好ま
しくは30秒以上、さらに好ましくは1分以上にすることができる。そして、画像信号が
書き込まれる間隔を長くすればするほど、より消費電力を低減することができる。

0198

また、画像信号の電位をより長い期間に渡って保持することができるため、画像信号の電
位を保持するために、液晶素子618に容量素子617を接続しなくても、表示される画
質が低下するのを防ぐことができる。よって、容量素子617を設けずとも、或いは容量
素子617のサイズを小さく抑えても、開口率を高めることができるため、液晶表示装置
の消費電力を低減させることができる。

0199

また、画像信号の電位の極性を、対向電極の電位を基準として反転させる反転駆動を行う
ことで、焼き付きと呼ばれる液晶の劣化を防ぐことができる。しかし、反転駆動を行うと
、画像信号の極性が変化する際に信号線に与えられる電位の変化が大きくなるため、スイ
ッチング素子として機能するトランジスタ616のソース電極とドレイン電極の電位差が
大きくなる。よって、トランジスタ616は、しきい値電圧がシフトするなどの特性劣化
が生じやすい。また、液晶素子618に保持されている電圧を維持するために、ソース
極とドレイン電極の電位差が大きくても、オフ電流が低いことが要求される。本発明の一
態様では、トランジスタ616に、シリコンまたはゲルマニウムよりもバンドギャップが
大きく、真性キャリア密度が低い酸化物半導体などの半導体を用いているので、トランジ
スタ616の耐圧性を高め、オフ電流を著しく低くすることができる。よって、通常のシ
リコンやゲルマニウムなどの半導体材料で形成されたトランジスタを用いた場合に比べて
、トランジスタ616の劣化を防ぎ、液晶素子618に保持されている電圧を維持するこ
とができる。

0200

なお、図15(B)乃至15(D)では、画素615において、一のトランジスタ616
をスイッチング素子として用いている場合について示しているが、本発明はこの構成に限
定されない。一のスイッチング素子として機能する複数のトランジスタを用いていても良
い。複数のトランジスタが一のスイッチング素子として機能する場合、上記複数のトラン
ジスタは並列に接続されていても良いし、直列に接続されていても良いし、直列と並列が
組み合わされて接続されていても良い。

0201

<走査線駆動回路61の構成例>
図16は、図15に示す液晶表示装置が有する、走査線駆動回路61の構成例を示す図で
ある。図16に示す走査線駆動回路61は、j個の出力端子を有するシフトレジスタ61
1乃至613を有する。なお、シフトレジスタ611が有する出力端子のそれぞれは、領
域601に配設されたj本の走査線GLのいずれかに接続され、シフトレジスタ612が
有する出力端子のそれぞれは、領域602に配設されたj本の走査線GLのいずれかに接
続され、シフトレジスタ613が有する出力端子のそれぞれは、領域603に配設された
j本の走査線GLのいずれかに接続される。すなわち、シフトレジスタ611は、領域6
01において選択信号を走査するシフトレジスタであり、シフトレジスタ612は、領域
602において選択信号を走査するシフトレジスタであり、シフトレジスタ613は、領
域603において選択信号を走査するシフトレジスタである。

0202

具体的に、シフトレジスタ611は、走査線駆動回路用スタートパルス信号(GSP)の
パルスが入力されると、上記パルスに従って、走査線GL1乃至走査線GLjに、順次パ
ルスが1/2周期毎にシフトする選択信号を供給する。シフトレジスタ612は、走査線
駆動回路用スタートパルス信号(GSP)のパルスが入力されると、上記パルスに従って
、走査線GLj+1乃至走査線GL2jに、順次パルスが1/2周期毎にシフトする選択
信号を供給する。シフトレジスタ613は、走査線駆動回路用スタートパルス信号(GS
P)のパルスが入力されると、上記パルスに従って、走査線GL2j+1乃至走査線GL
3jに、順次パルスが1/2周期毎にシフトする選択信号を供給する。

0203

上述した走査線駆動回路61の、フルカラー画像表示期間301と、モノクロ静止画表示
期間303の動作例について、図17を参照して説明する。

0204

なお、図17では、走査線駆動回路用クロック信号(GCK)、走査線GL1乃至走査線
GLjに入力される選択信号、走査線GLj+1乃至走査線GL2jに入力される選択信
号、走査線GL2j+1乃至走査線GL3jに入力される選択信号の、タイミングチャー
トを示している。

0205

まず、フルカラー画像表示期間301における走査線駆動回路61の動作について説明す
る。フルカラー画像表示期間301では、走査線駆動回路用スタートパルス信号(GSP
)のパルスに従って、第1のサブフレーム期間SF1が開始する。第1のサブフレーム期
間SF1では、走査線GL1乃至走査線GLjに、順次パルスが1/2周期毎にシフトす
る選択信号が供給される。また、走査線GLj+1乃至走査線GL2jにも、順次パルス
が1/2周期毎にシフトする選択信号が供給される。また、走査線GL2j+1乃至走査
線GL3jにも、順次パルスが1/2周期毎にシフトする選択信号が供給される。

0206

そして、再び走査線駆動回路用スタートパルス信号(GSP)のパルスが走査線駆動回路
61に入力されると、上記パルスに従って、第2のサブフレーム期間SF2が開始する。
第2のサブフレーム期間SF2では、第1のサブフレーム期間SF1と同様に、走査線G
L1乃至走査線GLj、走査線GLj+1乃至走査線GL2j、走査線GL2j+1乃至
走査線GL3jに、順次パルスのシフトした選択信号が入力される。

0207

そして、再び走査線駆動回路用スタートパルス信号(GSP)のパルスが走査線駆動回路
61に入力されると、上記パルスに従って、第3のサブフレーム期間SF3が開始する。
第3のサブフレーム期間SF3では、第1のサブフレーム期間SF1と同様に、走査線G
L1乃至走査線GLj、走査線GLj+1乃至走査線GL2j、走査線GL2j+1乃至
走査線GL3jに、順次パルスのシフトした選択信号が入力される。

0208

第1のサブフレーム期間SF1乃至第3のサブフレーム期間SF3が終了することで1フ
レーム期間が終了し、画素部に画像が表示される。

0209

次いで、モノクロ静止画表示期間303における走査線駆動回路61の動作について説明
する。モノクロ静止画表示期間303では、画像信号の書き込み期間において、フルカラ
ー画像表示期間301における各サブフレーム期間と同様の動作が走査線駆動回路61で
行われる。

0210

次いで、保持期間では、走査線駆動回路61への駆動信号及び電源電位の供給を停止する
。具体的には、まず、走査線駆動回路用スタートパルス信号(GSP)の供給を停止する
ことで、走査線駆動回路61からの選択信号の出力を停止し、全ての走査線GLにおける
パルスによる選択を終了させる。その後、走査線駆動回路61への電源電位の供給を停止
する。上記方法により、走査線駆動回路61の動作を停止する際に、走査線駆動回路61
が誤動作するのを防ぐことができる。さらに、上記構成に加えて、第1の走査線駆動回路
用クロック信号(GCK1)乃至第4の走査線駆動回路用クロック信号GCK4の走査線
駆動回路61への供給を停止しても良い。

0211

走査線駆動回路61への駆動信号または電源電位の供給を停止することで、走査線GL1
乃至走査線GLjと、走査線GLj+1乃至走査線GL2jと、走査線GL2j+1乃至
走査線GL3jとには、全てローレベルの電位が与えられる。

0212

なお、モノクロ動画表示期間302については、書き込み期間における走査線駆動回路6
1の動作がモノクロ静止画表示期間303と同じである。

0213

本発明の一態様では、オフ電流の極めて小さいトランジスタを画素に用いることで、液晶
素子に与えられる電圧が保持される期間を長くすることができる。そのため、モノクロ静
止画表示期間303では、図17に示す保持期間を長く確保することができ、フルカラー
画像表示期間301よりも、走査線駆動回路61の駆動周波数を低くすることができる。
そのため、消費電力を低減することができる液晶表示装置を実現することができる。

0214

<信号線駆動回路62の構成例>
図18は、図15(A)に示す信号線駆動回路62の構成例を示す図である。図18に示
す信号線駆動回路62は、第1の出力端子乃至第nの出力端子を有するシフトレジスタ6
20と、領域601に入力される画像信号(DATA1)、領域602に入力される画像
信号(DATA2)、領域603に入力される画像信号(DATA3)の、信号線SLa
乃至信号線SLcへの供給を制御するスイッチング素子群623とを有する。

0215

具体的に、スイッチング素子群623は、トランジスタ65a1乃至トランジスタ65a
nと、トランジスタ65b1乃至トランジスタ65bnと、トランジスタ65c1乃至ト
ランジスタ65cnとを有している。

0216

トランジスタ65a1乃至トランジスタ65anは、その第1端子が、画像信号(DAT
A1)を供給する配線に接続されており、その第2端子が信号線SLa1乃至信号線SL
anのそれぞれに接続されている。トランジスタ65a1乃至トランジスタ65anのゲ
ート電極は、シフトレジスタ620の第1の出力端子乃至第nの出力端子にそれぞれ接続
されている。

0217

トランジスタ65b1乃至トランジスタ65bnは、その第1端子が、画像信号(DAT
A2)を供給する配線に接続されており、その第2端子が信号線SLb1乃至信号線SL
bnのそれぞれに接続されている。トランジスタ65b1乃至トランジスタ65bnのゲ
ート電極は、シフトレジスタ620の第1の出力端子乃至第nの出力端子にそれぞれ接続
されている。

0218

トランジスタ65c1乃至トランジスタ65cnは、その第1端子が、画像信号(DAT
A3)を供給する配線に接続されており、その第2端子が信号線SLc1乃至信号線SL
cnのそれぞれに接続されている。トランジスタ65c1乃至トランジスタ65cnのゲ
ート電極は、シフトレジスタ620の第1の出力端子乃至第nの出力端子にそれぞれ接続
されている。

0219

なお、シフトレジスタ620は、信号線駆動回路用スタートパルス信号(SSP)と、信
号線駆動回路用クロック信号(SCK)などの駆動信号に従って動作を行い、パルスが順
次シフトした信号を第1の出力端子乃至第nの出力端子から出力する。上記信号がゲート
電極に入力されることで、トランジスタ65a1乃至トランジスタ65anと、トランジ
スタ65b1乃至トランジスタ65bnと、トランジスタ65c1乃至トランジスタ65
cnは、順次オンとなる。そして、信号線SLaに画像信号(DATA1)が入力され、
信号線SLbに画像信号(DATA2)が入力され、信号線SLcに画像信号(DATA
3)が入力され、画像が表示される。

0220

なお、モノクロ静止画表示期間303が有する保持期間では、シフトレジスタ620への
信号線駆動回路用スタートパルス信号(SSP)の供給と、画像信号(DATA1)乃至
画像信号(DATA3)の、信号線駆動回路62への供給を停止する。具体的には、まず
、信号線駆動回路用スタートパルス信号(SSP)の供給を停止することで、信号線駆動
回路62における画像信号のサンプリングを停止させる。その後、信号線駆動回路62へ
の画像信号の供給と、電源電位の供給とを停止する。上記方法により、動作を停止する際
に、信号線駆動回路62が誤動作するのを防ぐことができる。さらに、上記構成に加えて
、信号線駆動回路62への、信号線駆動回路用クロック信号(SCK)の供給を停止して
も良い。

0221

本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。

0222

(実施の形態3)
本実施の形態では、酸化物半導体を用いたトランジスタの作製方法について説明する。

0223

まず、図21(A)に示すように、基板700の絶縁表面上に、絶縁膜701を形成し、
絶縁膜701上にゲート電極702を形成する。

0224

基板700として使用することができる基板は透光性を有していれば良く、その他には特
に大きな制限はないが、少なくとも、後の加熱処理に耐えうる程度の耐熱性を有している
ことが必要となる。例えば、基板700には、フュージョン法フロート法で作製される
ガラス基板、石英基板セラミック基板等を用いることができる。ガラス基板としては、
後の加熱処理の温度が高い場合には、歪み点が730℃以上のものを用いると良い。プラ
スチック等の可撓性を有する合成樹脂からなる基板は、一般的に上記基板と比較して耐熱
温度が低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが
可能である。

0225

絶縁膜701は、後の作製工程における加熱処理の温度に耐えうる材料を用いる。具体的
に、絶縁膜701として、酸化珪素窒化珪素窒化酸化珪素酸化窒化珪素、窒化アル
ミニウム、酸化アルミニウムなどを用いるのが望ましい。

0226

なお、本明細書において酸化窒化物とは、その組成として、窒素よりも酸素の含有量が多
物質であり、また、窒化酸化物とは、その組成として、酸素よりも窒素の含有量が多い
物質を意味する。

0227

ゲート電極702の材料は、モリブデンチタンクロムタンタルタングステン、ネ
ジムスカンジウムマグネシウム等の金属材料、これら金属材料を主成分とする合金
材料を用いた導電膜、或いはこれら金属の窒化物を、単層で又は積層で用いることができ
る。なお、後の工程において行われる加熱処理の温度に耐えうるのであれば、上記金属材
料としてアルミニウム、銅を用いることもできる。アルミニウムまたは銅は、耐熱性や腐
食性の問題を回避するために、高融点金属材料と組み合わせて用いると良い。高融点金属
材料としては、モリブデン、チタン、クロム、タンタル、タングステン、ネオジムスカ
ンジウム等を用いることができる。

0228

例えば、二層積層構造を有するゲート電極702として、アルミニウム膜上にモリブ
ン膜が積層された二層の積層構造、銅膜上にモリブデン膜を積層した二層構造、銅膜上に
窒化チタン膜若しくは窒化タンタル膜を積層した二層構造、または、窒化チタン膜とモリ
ブデン膜とを積層した二層構造とすることが好ましい。3層の積層構造を有するゲート電
極702としては、アルミニウム膜、アルミニウムとシリコンの合金膜、アルミニウムと
チタンの合金膜またはアルミニウムとネオジムの合金膜を中間層とし、タングステン膜
窒化タングステン膜、窒化チタン膜またはチタン膜上下層として積層した構造とするこ
とが好ましい。

0229

また、ゲート電極702に酸化インジウム、酸化インジウム酸化スズ合金、酸化インジウ
ム酸化亜鉛合金、酸化亜鉛、酸化亜鉛アルミニウム、酸窒化亜鉛アルミニウム、または酸
亜鉛ガリウム等の透光性を有する酸化物導電膜を用いることもできる。

0230

ゲート電極702の膜厚は、10nm以上400nm以下、好ましくは100nm以上2
00nm以下とする。本実施の形態では、タングステンターゲットを用いたスパッタ法
より150nmのゲート電極用の導電膜を形成した後、該導電膜をエッチングにより所望
の形状に加工(パターニング)することで、ゲート電極702を形成する。なお、形成さ
れたゲート電極の端部がテーパー形状であると、上に積層するゲート絶縁膜被覆性が向
上するため好ましい。なお、レジストマスクインクジェット法で形成してもよい。レジ
ストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コスト
を低減できる。

0231

次いで、図21(B)に示すように、ゲート電極702上にゲート絶縁膜703を形成し
た後、ゲート絶縁膜703上においてゲート電極702と重なる位置に、島状の酸化物半
導体膜704を形成する。

0232

ゲート絶縁膜703は、プラズマCVD法又はスパッタリング法等を用いて、酸化珪素膜
窒化珪素膜酸化窒化珪素膜窒化酸化珪素膜酸化アルミニウム膜窒化アルミニウ
ム膜、酸化窒化アルミニウム膜、窒化酸化アルミニウム膜、酸化ハフニウム膜または酸化
タンタル膜を単層で又は積層させて形成することができる。ゲート絶縁膜703は、水分
や、水素、酸素などの不純物を極力含まないことが望ましい。スパッタリング法により酸
珪素膜を成膜する場合には、ターゲットとしてシリコンターゲット又は石英ターゲット
を用い、スパッタガスとして酸素又は、酸素及びアルゴン混合ガスを用いる。

0233

不純物を除去することにより高純度化された酸化物半導体(高純度化された酸化物半導体
)は界面準位界面電荷に対して極めて敏感であるため、高純度化された酸化物半導体と
ゲート絶縁膜703との界面は重要である。そのため高純度化された酸化物半導体に接す
るゲート絶縁膜(GI)は、高品質化が要求される。

0234

例えば、μ波(周波数2.45GHz)を用いた高密度プラズマCVDは、緻密で絶縁
圧の高い高品質な絶縁膜を形成できるので好ましい。高純度化された酸化物半導体と高品
質ゲート絶縁膜とが密接することにより、界面準位を低減して界面特性を良好なものとす
ることができるからである。

0235

もちろん、ゲート絶縁膜703として良質な絶縁膜を形成できるものであれば、スパッタ
リング法やプラズマCVD法など他の成膜方法を適用することができる。また、成膜後の
熱処理によって膜質や、酸化物半導体との界面特性が改善される絶縁膜であっても良い。
いずれにしても、ゲート絶縁膜としての膜質が良好であることは勿論のこと、ゲート絶縁
膜と酸化物半導体との界面準位密度を低減し、良好な界面を形成できるものであれば良い

0236

バリア性の高い材料を用いた絶縁膜と、窒素の含有比率が低い酸化珪素膜、酸化窒化珪素
膜などの絶縁膜とを積層させた構造を有するゲート絶縁膜703を形成しても良い。この
場合、酸化珪素膜、酸化窒化珪素膜などの絶縁膜は、バリア性の高い絶縁膜と酸化物半導
体膜の間に形成する。バリア性の高い絶縁膜として、例えば窒化珪素膜、窒化酸化珪素膜
、窒化アルミニウム膜、酸化アルミニウム膜、または窒化酸化アルミニウム膜などが挙げ
られる。バリア性の高い絶縁膜を用いることで、水分または水素などの雰囲気中の不純物
、或いは基板内に含まれるアルカリ金属重金属などの不純物が、酸化物半導体膜内、ゲ
ート絶縁膜703内、或いは、酸化物半導体膜と他の絶縁膜の界面とその近傍に入り込む
のを防ぐことができる。また、酸化物半導体膜に接するように窒素の含有比率が低い酸化
珪素膜、酸化窒化珪素膜などの絶縁膜を形成することで、バリア性の高い絶縁膜が直接酸
化物半導体膜に接するのを防ぐことができる。

0237

例えば、第1のゲート絶縁膜としてスパッタリング法により膜厚50nm以上200nm
以下の窒化珪素膜(SiNy(y>0))を形成し、第1のゲート絶縁膜上に第2のゲー
ト絶縁膜として膜厚5nm以上300nm以下の酸化珪素膜(SiOx(x>0))を積
層して、膜厚100nmのゲート絶縁膜703としても良い。ゲート絶縁膜703の膜厚
は、トランジスタに要求される特性によって適宜設定すればよく350nm乃至400n
m程度でもよい。

0238

本実施の形態では、スパッタ法で形成された膜厚50nmの窒化珪素膜上に、スパッタ法
で形成された膜厚100nmの酸化珪素膜を積層させた構造を有する、ゲート絶縁膜70
3を形成する。

0239

なお、ゲート絶縁膜703は後に形成される酸化物半導体と接する。酸化物半導体は、水
素が含有されると特性に悪影響を及ぼすので、ゲート絶縁膜703は水素、水酸基および
水分が含まれないことが望ましい。ゲート絶縁膜703に水素、水酸基及び水分がなるべ
く含まれないようにするためには、成膜の前処理として、スパッタリング装置予備加熱
室でゲート電極702が形成された基板700を予備加熱し、基板700に吸着した水分
または水素などの不純物を脱離し排気することが好ましい。なお、予備加熱の温度は、1
00℃以上400℃以下、好ましくは150℃以上300℃以下である。なお、予備加熱
室に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略する
こともできる。

0240

ゲート絶縁膜703上に形成した酸化物半導体膜を所望の形状に加工し、島状の酸化物半
導体膜を形成する。上記酸化物半導体膜の膜厚は、2nm以上200nm以下、好ましく
は3nm以上50nm以下、さらに好ましくは3nm以上20nm以下とする。酸化物半
導体膜は、酸化物半導体をターゲットとして用い、スパッタ法により成膜する。また、酸
化物半導体膜は、希ガス(例えばアルゴン)雰囲気下、酸素雰囲気下、又は希ガス(例え
ばアルゴン)及び酸素混合雰囲気下においてスパッタ法により形成することができる。

0241

なお、酸化物半導体膜をスパッタ法により成膜する前に、アルゴンガスを導入してプラズ
マを発生させる逆スパッタを行い、ゲート絶縁膜703の表面に付着している塵埃を除去
することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲
気下で基板側にRF電源を用いて電圧を印加して基板近傍プラズマを形成して表面を改
質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。
また、アルゴン雰囲気に酸素、亜酸化窒素などを加えた雰囲気で行ってもよい。また、ア
ルゴン雰囲気に塩素、四フッ化炭素などを加えた雰囲気で行ってもよい。

0242

酸化物半導体膜には、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化物である
In−Zn系酸化物、Sn−Zn系酸化物、Al−Zn系酸化物、Zn−Mg系酸化物、
Sn−Mg系酸化物、In−Mg系酸化物、In−Ga系酸化物、三元系金属の酸化物で
あるIn−Ga−Zn系酸化物(IGZOとも表記する)、In−Al−Zn系酸化物、
In−Sn−Zn系酸化物、Sn−Ga−Zn系酸化物、Al−Ga−Zn系酸化物、S
n−Al−Zn系酸化物、In−Hf−Zn系酸化物、In−La−Zn系酸化物、In
−Ce−Zn系酸化物、In−Pr−Zn系酸化物、In−Nd−Zn系酸化物、In−
Sm−Zn系酸化物、In−Eu−Zn系酸化物、In−Gd−Zn系酸化物、In−T
b−Zn系酸化物、In−Dy−Zn系酸化物、In−Ho−Zn系酸化物、In−Er
−Zn系酸化物、In−Tm−Zn系酸化物、In−Yb−Zn系酸化物、In−Lu−
Zn系酸化物、四元系金属の酸化物であるIn−Sn−Ga−Zn系酸化物、In−Hf
−Ga−Zn系酸化物、In−Al−Ga−Zn系酸化物、In−Sn−Al−Zn系酸
化物、In−Sn−Hf−Zn系酸化物、In−Hf−Al−Zn系酸化物を用いること
ができる。

0243

酸化物半導体は、好ましくはInを含有する酸化物半導体、さらに好ましくは、In、及
びGaを含有する酸化物半導体である。酸化物半導体膜をi型(真性)とするため、後に
説明する脱水化または脱水素化と、酸化物半導体膜への酸素の供与による酸素欠損の低減
は、有効である。

0244

本実施の形態では、酸化物半導体膜としてIn(インジウム)、Ga(ガリウム)、及び
Zn(亜鉛)を含むターゲットを用いて、スパッタ法により膜厚30nmのIn−Ga−
Zn系酸化物半導体膜を成膜する。

0245

酸化物半導体膜をスパッタリング法で作製するためのターゲットとしては、例えば、組成
比として、In2O3:Ga2O3:ZnO=1:1:1[mol数比]の酸化物ターゲ
ットを用い、In−Ga−Zn−O層を成膜する。また、このターゲットの材料及び組成
に限定されず、例えば、In2O3:Ga2O3:ZnO=1:1:2[mol数比]の
酸化物ターゲットを用いてもよい。

0246

また、酸化物半導体膜としてIn−Zn系酸化物の材料を用いる場合、用いるターゲット
組成比は、原子数比で、In:Zn=50:1から1:2(モル数比換算するとIn
2O3:ZnO=25:1から1:4)、好ましくはIn:Zn=20:1から1:1(
モル数比に換算するとIn2O3:ZnO=10:1から1:2)、さらに好ましくはI
n:Zn=15:1から1.5:1(モル数比に換算するとIn2O3:ZnO=15:
2から3:4)とする。例えば、In−Zn系酸化物半導体層の形成に用いるターゲット
は、原子数比がIn:Zn:O=X:Y:Zのとき、Z>1.5X+Yとする。

0247

また、酸化物ターゲットの相対密度は90%以上100%以下、好ましくは95%以上9
9.9%以下である。相対密度の高いターゲットを用いることにより、成膜した酸化物半
導体膜を緻密な膜とすることができる。

0248

本実施の形態では、減圧状態に保持された処理室内に基板を保持し、処理室内の残留水分
を除去しつつ水素及び水分が除去されたスパッタガスを導入し、上記ターゲットを用いて
基板700上に酸化物半導体膜を成膜する。成膜時に、基板温度を100℃以上600℃
以下、好ましくは200℃以上400℃以下としても良い。基板を加熱しながら成膜する
ことにより、成膜した酸化物半導体膜に含まれる不純物濃度を低減することができる。ま
た、スパッタリングによる損傷が軽減される。処理室内の残留水分を除去するためには、
吸着型真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ
チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ター
ポンプコールドトラップを加えたものであってもよい。クライオポンプを用いて処理
室を排気すると、例えば、水素原子、水(H2O)など水素原子を含む化合物(より好ま
しくは炭素原子を含む化合物も)等が排気されるため、当該処理室で成膜した酸化物半導
体膜に含まれる不純物の濃度を低減できる。

0249

成膜条件の一例としては、基板とターゲットの間との距離を100mm、圧力0.6Pa
直流(DC)電源電力0.5kW、酸素(酸素流量比率100%)雰囲気下の条件が適
用される。なお、パルス直流(DC)電源を用いると、成膜時に発生する塵埃が軽減でき
膜厚分布も均一となるために好ましい。

0250

なお、酸化物半導体膜に水素、水酸基及び水分がなるべく含まれないようにするために、
成膜の前処理として、スパッタリング装置の予備加熱室でゲート絶縁膜703までが形成
された基板700を予備加熱し、基板700に吸着した水分または水素などの不純物を脱
離し排気することが好ましい。なお、予備加熱の温度は、100℃以上400℃以下、好
ましくは150℃以上300℃以下である。また、予備加熱室に設ける排気手段はクライ
オポンプが好ましい。なお、この予備加熱の処理は省略することもできる。また、この予
備加熱は、後に行われる絶縁膜707の成膜前に、導電膜705、導電膜706まで形成
した基板700にも同様に行ってもよい。

0251

なお、島状の酸化物半導体膜704を形成するためのエッチングは、ドライエッチング
ウェットエッチングでもよく、両方を用いてもよい。ドライエッチングに用いるエッチ
ングガスとしては、塩素を含むガス(塩素系ガス、例えば塩素(Cl2)、塩化硼素(B
Cl3)、四塩化珪素(SiCl4)、四塩化炭素(CCl4)など)が好ましい。また
フッ素を含むガス(フッ素系ガス、例えば四弗化炭素(CF4)、六弗化硫黄(SF6
)、三弗化窒素(NF3)、トリフルオロメタン(CHF3)など)、臭化水素(HBr
)、これらのガスにヘリウム(He)やアルゴン(Ar)などの希ガスを添加したガス、
などを用いることができる。

0252

ドライエッチング法としては、平行平板型RIE(Reactive Ion Etch
ing)法や、ICP(Inductively Coupled Plasma:誘導
結合型プラズマ)エッチング法を用いることができる。所望の加工形状にエッチングでき
るように、エッチング条件コイル型の電極に印加される電力量、基板側の電極に印加さ
れる電力量、基板側の電極温度等)を適宜調節する。

0253

ウェットエッチングに用いるエッチング液として、ITO−07N(関東化学社製)を用
いてもよい。

0254

島状の酸化物半導体膜704を形成するためのレジストマスクをインクジェット法で形成
してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しない
ため、製造コストを低減できる。

0255

なお、次工程の導電膜を形成する前に逆スパッタを行い、島状の酸化物半導体膜704及
びゲート絶縁膜703の表面に付着しているレジスト残渣などを除去することが好ましい

0256

なお、スパッタ等で成膜された酸化物半導体膜中には、不純物としての水分または水素(
水酸基を含む)が多量に含まれていることがある。水分または水素はドナー準位を形成し
やすいため、酸化物半導体にとっては不純物である。そこで、本発明の一態様では、酸化
物半導体膜中の水分または水素などの不純物を低減(脱水化または脱水素化)するために
、島状の酸化物半導体膜704に対して、減圧雰囲気下、窒素や希ガスなどの不活性ガス
雰囲気下、酸素ガス雰囲気下、または超乾燥エアCRDS(キャビティリングダウン
ーザー分光法)方式の露点計を用いて測定した場合の水分量が20ppm(露点換算で−
55℃)以下、好ましくは1ppm以下、好ましくは10ppb以下の空気)雰囲気下で
、島状の酸化物半導体膜704に加熱処理を施す。

0257

島状の酸化物半導体膜704に加熱処理を施すことで、島状の酸化物半導体膜704中の
水分または水素を脱離させることができる。具体的には、250℃以上750℃以下、好
ましくは400℃以上基板の歪み点未満の温度で加熱処理を行えば良い。例えば、500
℃、3分間以上6分間以下程度で行えばよい。加熱処理にRTA法を用いれば、短時間に
脱水化または脱水素化が行えるため、ガラス基板の歪点を超える温度でも処理することが
できる。

0258

本実施の形態では、加熱処理装置の一つである電気炉を用いる。

0259

なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱
輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、GRTA(Gas
Rapid Thermal Anneal)装置、LRTA(Lamp Rapid
Thermal Anneal)装置等のRTA(Rapid Thermal An
neal)装置を用いることができる。LRTA装置は、ハロゲンランプメタルライ
ドランプ、キセノンアークランプカーボンアークランプ高圧ナトリウムランプ高圧
水銀ランプなどのランプから発する光(電磁波)の輻射により、被処理物を加熱する装置
である。GRTA装置は、高温のガスを用いて加熱処理を行う装置である。気体には、ア
ルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活
性気体が用いられる。

0260

なお、加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水
分または水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、
またはヘリウム、ネオン、アルゴン等の希ガスの純度を、6N(99.9999%)以上
、好ましくは7N(99.99999%)以上、(即ち不純物濃度を1ppm以下、好ま
しくは0.1ppm以下)とすることが好ましい。

0261

以上の工程により、島状の酸化物半導体膜704中の水素の濃度を低減し、高純度化する
ことができる。それにより酸化物半導体膜の安定化を図ることができる。また、ガラス転
移点以下の加熱処理で、水素に起因するキャリアが少なく、バンドギャップの広い酸化物
半導体膜を形成することができる。このため、大面積基板を用いてトランジスタを作製す
ることができ、量産性を高めることができる上記加熱処理は、酸化物半導体膜の成膜以降
であれば、いつでも行うことができる。

0262

なお、酸化物半導体膜を加熱する場合、酸化物半導体膜の材料や加熱条件にもよるが、そ
の表面に板状結晶が形成されることがある。板状結晶は、酸化物半導体膜の表面に対して
略垂直にc軸配向した単結晶体であることが好ましい。また、単結晶体でなくともチャネ
ル形成領域で各結晶ab面が一致するか、a軸、或いは、b軸が全てにおいて一致し、
かつ、酸化物半導体膜の表面に対して略垂直にc軸配向した多結晶体又は単結晶であるこ
とが好ましい。なお、酸化物半導体膜が形成される層の表面に凹凸がある場合、板状結晶
は多結晶体となる。したがって、酸化物半導体膜が形成される層の表面は、可能な限り平
坦であることが望まれる。具体的には、酸化物半導体膜が形成される層の表面の平均面
さ(Ra)を1nm以下、好ましくは0.3nm以下、より好ましくは0.1nm以下の
とするとよい。Raは原子間力顕微鏡(AFM:Atomic Force Micro
scope)にて評価可能である。

0263

次いで、図21(C)に示すように、ソース電極、ドレイン電極として機能する導電膜7
05、導電膜706と、上記導電膜705、導電膜706、及び島状の酸化物半導体膜7
04上に、絶縁膜707を形成する。

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 株式会社半導体エネルギー研究所の「 発光装置」が 公開されました。( 2020/09/24)

    【課題】トランジスタの閾値電圧のばらつきによる、発光素子の輝度のばらつきを抑制する。また、電界発光層の劣化による、発光素子の輝度の低下を抑制する。【解決手段】発光素子101と、ソースが発光素子のアノー... 詳細

  • 京東方科技集團股ふん有限公司の「 ラッチおよびその駆動方法、ソース駆動回路及び表示装置」が 公開されました。( 2020/09/24)

    【課題・解決手段】ラッチおよびその駆動方法、ソース駆動回路及び表示装置を提供する。当該ラッチは、第1のラッチ回路と第2のラッチ回路とを含み、当該第1のラッチ回路は、第1の制御信号端子、第2の制御信号端... 詳細

  • アイウェイビジョンリミテッドの「 画像投影システム」が 公開されました。( 2020/09/24)

    【課題】 網膜画像投影のためのシステム、及び、方法の開示【解決手段】 本システムは、画像の第1、及び、第2の部分にそれぞれ対応する少なくとも第1、及び、第2の画像部分を、眼の網膜の中心窩、及び、周... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ