図面 (/)

技術 半導体装置の検査装置および半導体装置の検査方法

出願人 三菱電機株式会社
発明者 高山幸一波戸崎浩介
出願日 2018年9月19日 (2年3ヶ月経過) 出願番号 2018-174894
公開日 2020年3月26日 (9ヶ月経過) 公開番号 2020-046300
状態 未査定
技術分野 個々の半導体装置の試験
主要キーワード 保全費用 還流ループ スイッチング試験 Nチャネル 動特性試験 主電極間電圧 直列スイッチ 通電能力
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2020年3月26日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (12)

課題

検査対象半導体装置の損傷を抑制することで、検査装置への影響を抑制した半導体装置の検査装置を提供する。

解決手段

検査対象である半導体装置に主電流を流す電源と、電源と半導体装置との間に接続された負荷と、半導体装置と並列に接続されたバイパススイッチと、を備え、バイパススイッチは、半導体装置をターンオフする前にオンされ、試験直接関係のない主電流を流すように制御される。

概要

背景

従来の半導体装置検査装置では、不良発生時に被検体である半導体装置の損傷を伴う動特性試験が行われる。被検体である半導体装置の損傷を伴う動特性試験には、例えば、スイッチング試験、RBSOA(Reverse Biased Safe Operating Area)試験誘導性アバランシェ試験、負荷短絡試験ゲート電荷測定試験などが挙げられる。

特許文献1には、電源と、インダクタと、ダイオードと、試験対象半導体素子への電流の流入を遮断するための遮断用素子を備えた検査装置が開示されている。遮断用素子は、半導体素子のターンオフに起因して半導体素子に印加される電圧サージ電圧まで上昇した後、安定するタイミングより先に半導体素子への電流の流入の遮断を開始し、そのタイミング以降に遮断を完了することで、半導体素子が損傷した場合でも、半導体素子の損傷の進行を抑制することで、検査装置の損傷を抑制することが図られている。

概要

検査対象の半導体装置の損傷を抑制することで、検査装置への影響を抑制した半導体装置の検査装置を提供する。検査対象である半導体装置に主電流を流す電源と、電源と半導体装置との間に接続された負荷と、半導体装置と並列に接続されたバイパススイッチと、を備え、バイパススイッチは、半導体装置をターンオフする前にオンされ、試験に直接関係のない主電流を流すように制御される。

目的

本発明は上記のような問題を解決するためになされたものであり、検査対象の半導体装置の損傷を抑制することで、検査装置への影響を抑制した半導体装置の検査装置を提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

検査対象である半導体装置主電流を流す電源と、前記電源と前記半導体装置との間に接続された負荷と、前記半導体装置と並列に接続されたバイパススイッチと、を備え、前記バイパススイッチは、前記負荷を用いた前記半導体装置の検査の終了後、前記半導体装置をターンオフする前にオンされ、前記主電流を前記バイパススイッチに流すように制御される、半導体装置の検査装置

請求項2

前記負荷は、前記電源と前記半導体装置との間に接続された負荷抵抗である、請求項1記載の半導体装置の検査装置。

請求項3

前記負荷は、前記電源と前記半導体装置との間に接続されたインダクタである、請求項1記載の半導体装置の検査装置。

請求項4

アノードが前記インダクタの負極側に接続され、カソードが前記インダクタの正極側に接続されたダイオードをさらに備える、請求項3記載の半導体装置の検査装置。

請求項5

検査対象である半導体装置に主電流を流す電源と、前記電源と前記半導体装置との間に接続されたインダクタと、アノードが前記インダクタの負極側に接続され、カソードが前記インダクタの正極側に接続されたダイオードと、前記半導体装置と並列に接続されたバイパススイッチと、前記主電流を流す経路に設けられ、前記主電流を遮断する遮断スイッチと、を備え、前記バイパススイッチと、前記遮断スイッチをオン、オフすることで前記インダクタと前記ダイオードとで形成されるループ経路還流電流を流すように制御され、さらに、前記インダクタを用いた前記半導体装置の検査の終了後、前記半導体装置をターンオフする前にオフされ、前記主電流を遮断するように制御される、半導体装置の検査装置。

請求項6

前記バイパススイッチと並列するように前記半導体装置と直列に接続された直列スイッチをさらに備え、前記直列スイッチをオンすることで前記半導体装置の主電極間電圧印加されるタイミングを制御する、請求項5記載の半導体装置の検査装置。

請求項7

請求項1記載の半導体装置の検査装置を用いた半導体装置の検査方法であって、(a)前記半導体装置をターンオンして、前記負荷を用いた前記半導体装置の検査を行う工程と、(b)前記工程(a)の終了後、前記半導体装置をターンオフする前に前記バイパススイッチをオンして、前記主電流を前記バイパススイッチに流す工程と、を備える、半導体装置の検査方法。

請求項8

前記負荷は、前記電源と前記半導体装置との間に接続された負荷抵抗であって、前記工程(a)は、前記検査として、前記負荷抵抗を用いたゲート電荷測定試験および前記負荷抵抗を用いたスイッチング試験を含む、請求項7記載の半導体装置の検査方法。

請求項9

前記負荷は、前記電源と前記半導体装置との間に接続されたインダクタであって、前記工程(a)は、前記検査として、前記インダクタを用いた誘導負荷によるゲート電荷測定試験および前記インダクタを用いた誘導負荷によるスイッチング試験を含む、請求項7記載の半導体装置の検査方法。

請求項10

アノードが前記インダクタの負極側に接続され、カソードが前記インダクタの正極側に接続されたダイオードをさらに備え前記工程(a)に先立って、前記半導体装置をターンオフする前に前記バイパススイッチを、一旦オンして前記バイパススイッチに前記主電流を流し、その後、前記バイパススイッチをオフすることで、前記インダクタと前記ダイオードとで形成されるループ経路に還流電流を流す工程を備え、前記工程(a)は、前記半導体装置をターンオンすることで、前記ループ経路に流れる前記還流電流を前記半導体装置に流す工程を含む、請求項9記載の半導体装置の検査方法。

請求項11

請求項5記載の半導体装置の検査装置を用いた半導体装置の検査方法であって、(a)前記半導体装置をターンオンして、前記インダクタを用いた前記半導体装置の検査を行う工程と、(b)前記工程(a)の終了後、前記半導体装置をターンオフする前に、前記遮断スイッチをオフして、前記主電流を遮断する工程と、前記工程(a)に先立って、前記半導体装置をターンオンする前に、前記遮断スイッチをオンした状態で前記バイパススイッチを一旦オンして前記バイパススイッチに前記主電流を流し、その後、前記バイパススイッチをオフすることで、前記インダクタと前記ダイオードとで形成されるループ経路に還流電流を流す工程と、を備える、半導体装置の検査方法。

請求項12

請求項5記載の半導体装置の検査装置を用いた半導体装置の検査方法であって、(a)前記半導体装置をターンオンして、前記インダクタを用いた前記半導体装置の検査を行う工程と、(b)前記工程(a)の終了後、前記半導体装置をターンオフする前に、前記遮断スイッチをオフして、前記主電流を遮断する工程と、前記工程(a)に先立って、前記半導体装置をターンオンする前に、前記バイパススイッチをオンにした状態で、前記遮断スイッチを一旦オンして前記バイパススイッチに前記主電流を流し、その後、前記遮断スイッチをオフすることで、前記インダクタと前記ダイオードとで形成されるループ経路に還流電流を流す工程と、を備える、半導体装置の検査方法。

請求項13

請求項6記載の半導体装置の検査装置を用いた半導体装置の検査方法であって、(a)前記半導体装置をターンオンして、前記インダクタを用いた前記半導体装置の検査を行う工程と、(b)前記工程(a)の終了後、前記半導体装置をターンオフする前に、前記遮断スイッチをオフして、前記主電流を遮断する工程と、前記工程(a)に先立って、前記遮断スイッチをオンした後、前記直列スイッチをオンすることで前記半導体装置の主電極間に電圧を印加する工程と、を備える、半導体装置の検査方法。

請求項14

請求項6記載の半導体装置の検査装置を用いた半導体装置の検査方法であって、(a)前記半導体装置をターンオンして、前記インダクタを用いた前記半導体装置の検査を行う工程と、(b)前記工程(a)の終了後、前記半導体装置をターンオフする前に、前記遮断スイッチをオフして、前記主電流を遮断する工程と、前記工程(a)に先立って、前記直列スイッチをオンした後、前記遮断スイッチをオンすることで前記半導体装置の主電極間に電圧を印加する工程と、を備える、半導体装置の検査方法。

技術分野

0001

本発明は半導体装置検査装置に関し、特に、検査対象の半導体装置の損傷を抑制した検査装置に関する。

背景技術

0002

従来の半導体装置の検査装置では、不良発生時に被検体である半導体装置の損傷を伴う動特性試験が行われる。被検体である半導体装置の損傷を伴う動特性試験には、例えば、スイッチング試験、RBSOA(Reverse Biased Safe Operating Area)試験誘導性アバランシェ試験、負荷短絡試験ゲート電荷測定試験などが挙げられる。

0003

特許文献1には、電源と、インダクタと、ダイオードと、試験対象半導体素子への電流の流入を遮断するための遮断用素子を備えた検査装置が開示されている。遮断用素子は、半導体素子のターンオフに起因して半導体素子に印加される電圧サージ電圧まで上昇した後、安定するタイミングより先に半導体素子への電流の流入の遮断を開始し、そのタイミング以降に遮断を完了することで、半導体素子が損傷した場合でも、半導体素子の損傷の進行を抑制することで、検査装置の損傷を抑制することが図られている。

先行技術

0004

特開2015−190923号公報

発明が解決しようとする課題

0005

半導体装置の検査においては、耐量が不足する半導体装置は必ず損傷する。損傷により、半導体装置の耐量が不足する要因探る物理解析および電気特性検査などができなくなるという問題がある。

0006

また、半導体装置が損傷すると、検査治具などの検査装置の損傷を及ぼしてしまう可能性が少なからずある。その結果、半導体装置が損傷するたびに、検査装置への影響を確認し、検査装置の修理および交換が必要になるなどの問題が生じ得る。

0007

本発明は上記のような問題を解決するためになされたものであり、検査対象の半導体装置の損傷を抑制することで、検査装置への影響を抑制した半導体装置の検査装置を提供することを目的とする。

課題を解決するための手段

0008

本発明に係る半導体装置の検査装置は、検査対象である半導体装置に主電流を流す電源と、前記電源と前記半導体装置との間に接続された負荷と、前記半導体装置と並列に接続されたバイパススイッチと、を備え、前記バイパススイッチは、前記負荷を用いた前記半導体装置の検査の終了後、前記半導体装置をターンオフする前にオンされ、前記主電流を前記バイパススイッチに流すように制御される。

発明の効果

0009

本発明に係る半導体装置の検査装置によれば、RBSOA耐量などの耐量が不足する場合であっても、半導体装置のターンオフ動作での損傷を抑制することで、検査装置への影響を抑制した半導体装置の検査装置を得ることができる。

図面の簡単な説明

0010

本発明に係る実施の形態1の半導体装置の検査装置の概略構成を示す回路図である。
本発明に係る実施の形態1の半導体装置の検査装置を用いた検査方法を説明するタイミングチャートである。
本発明に係る実施の形態2の半導体装置の検査装置の概略構成を示す回路図である。
本発明に係る実施の形態2の半導体装置の検査装置を用いた検査方法を説明するタイミングチャートである。
本発明に係る実施の形態2の半導体装置の検査装置を用いた検査方法の変形例を説明するタイミングチャートである。
本発明に係る実施の形態3の半導体装置の検査装置の概略構成を示す回路図である。
本発明に係る実施の形態3の半導体装置の検査装置を用いた検査方法を説明するタイミングチャートである。
本発明に係る実施の形態3の半導体装置の検査装置を用いた検査方法の変形例を説明するタイミングチャートである。
本発明に係る実施の形態4の半導体装置の検査装置の概略構成を示す回路図である。
本発明に係る実施の形態4の半導体装置の検査装置を用いた検査方法を説明するタイミングチャートである。
本発明に係る実施の形態4の半導体装置の検査装置を用いた検査方法の変形例を説明するタイミングチャートである。

実施例

0011

以下、本発明に係る実施形態1〜4について図を用いて説明する。なお、以下の各実施形態においては、互いに同一または均等である部分には同一の符号を付し、重複する説明は省略する。

0012

<実施の形態1>
図1は、本発明に係る実施の形態1の半導体装置の検査装置1(以下、検査装置1)の概略構成を示す回路図である。図1に示すように検査装置1は、電源10、負荷抵抗20、被検体である半導体装置30、バイパススイッチ40およびゲートドライバ50を備えている。

0013

半導体装置30は、ゲートドライバ50のゲート制御電圧に従ってオン/オフ動作を行うスイッチングデバイスであり、例えば、パワーMOSFET(metal oxide semiconductor field effect transistor)、IGBT(insulated gate bipolar transistor)などの電圧駆動型トランジスタが挙げられる。なお、図1は、半導体装置30がドレイン(D)、ソース(S)、ゲート(G)の3端子を有するNチャネル型のパワーMOSFETとして示しており、パワーMOSFETに逆並列に接続されたダイオードは、パワーMOSFETの構造上、ソース(S)−ドレイン(D)間に寄生するダイオードであり、パワーMOSFETおよび寄生ダイオードを半導体装置30と総称する。

0014

なお、半導体装置30は、コレクタ(C)、エミッタ(E)、ゲート(G)の3端子を有するIGBTであっても良く、コレクタ(C)、エミッタ(E)、ベース(B)の3端子を有するバイポーラトランジスタであっても良い。

0015

また、半導体装置30は、チップ状態であっても良く、ダイシング前ウエハ状態であっても良く、検査装置1は、チップテストにもウエハテストにも使用できるものとする。また、半導体装置30はMOSFETおよびIGBTを内蔵した半導体モジュールまたは半導体パッケージであっても良く、検査装置1はモジュールテストにもパッケージテストにも使用できるものとする。

0016

本明細書では、パワーMOSFETのドレイン(D)、IGBTのコレクタ(C)を第1の主電極、パワーMOSFETのドレイン(D)電極とソース(S)電極を主電極と総称し、パワーMOSFETのゲート(G)を制御電極と称することもある。

0017

電源10は、半導体装置30のドレイン−ソース間(DS間、主電極間)に直流電圧、例えば300Vを印加する直流電源装置である。

0018

負荷抵抗20は、例えば1Ωの抵抗値を有し、電源10と半導体装置30との間に接続され、負荷抵抗によるスイッチング試験およびゲート電荷測定試験の負荷として使用される。

0019

バイパススイッチ40は、半導体装置30と並列に接続され、半導体装置30に流れる検査に直接関係のない電流を分流するための、バイパス回路を構成するためのスイッチである。

0020

バイパススイッチ40は、代表的にはパワーMOSFETおよびIGBT等の半導体スイッチングデバイスが挙げられ、半導体装置30よりも、RBSOA耐量などの耐量が大きいことを特徴とし、また、オン抵抗が小さいスイッチであることが望ましい。なお、バイパススイッチ40としては、リレースイッチなどの開閉器であっても良いが、リレースイッチを使用する場合は、半導体装置30よりも、遮断電流能力が大きいことを特徴とし、また、オン抵抗が小さいスイッチであることが望ましい。

0021

ゲートドライバ50は、半導体装置30のゲートを制御する制御信号を出力し、当該制御信号に基づいて半導体装置30をオン/オフ動作させて種々の検査を行う。なお、種々の検査において各種の電流、電圧等を測定し解析する方法は公知の技術を使用することができ、具体的な測定方法および解析方法の説明は省略し、また測定機器の図示も省略する。

0022

図2は、本実施の形態1の検査装置1を用いた検査方法を実施する場合における、バイパススイッチ40の制御信号SW40、半導体装置30のゲートに印加されるゲート−ソース間電圧Vgs、半導体装置30に印加されるドレイン−ソース間電圧Vds、半導体装置30に流れるドレイン電流Idおよび、バイパススイッチ40に流れるバイパス電流Iswを示すタイミングチャートである。

0023

次に、図2を参照して、負荷抵抗によるゲート電荷測定試験を行う場合および負荷抵抗によるスイッチング試験のターンオン試験を非破壊で行う場合について説明する。なお、先に説明したように、負荷抵抗によるスイッチング試験およびゲート電荷測定試験の解析方法については、公知の技術を使用することができるので、説明は省略する。

0024

図2に示すように、タイミングt0においては、半導体装置30とバイパススイッチ40が共にオフ状態にある。すなわち、半導体装置30のゲート−ソース電極間には、ゲートドライバ50により半導体装置30をオフさせる所定の値のゲート−ソース間電圧Vgsが印加されている。

0025

この場合、半導体装置30のドレイン−ソース間にはドレイン−ソース間電圧Vdsとして、負荷抵抗20を介して電源10の出力電圧が印加され、バイパススイッチ40にも電源10の出力電圧が印加されるが、半導体装置30とバイパススイッチ40が共にオフ状態にあるので、半導体装置30およびバイパススイッチ40のそれぞれには、ドレイン電流Idおよびバイパス電流Iswは流れていない。

0026

その後、タイミングt1で、ゲートドライバ50が、半導体装置30のターンオンを開始する。すなわち、ゲートドライバ50は、タイミングt1から半導体装置30のゲート−ソース間電圧Vgsの値を徐々に上昇させ、ターンオン動作を開始してから所定時間経過後に所定の値となる。

0027

タイミングt1で、半導体装置30のターンオン動作が開始されると、次いで半導体装置30に印加されるドレイン−ソース間電圧Vdsが徐々に低下を始め、最終的に半導体装置30の電気特性で決まる飽和電圧(ほぼ0V)までドレイン−ソース間電圧Vdsが下がり、安定する。

0028

また、タイミングt1で半導体装置30のターンオン動作が開始されると、半導体装置30にドレイン電流Idが流れ始める。半導体装置30のゲート−ソース間電圧Vgsに対応したドレイン電流Idが徐々に増加し、最終的に電源10の出力電圧と、負荷抵抗20で概ね決まる電流値となる。

0029

ここで、検査装置1を用いて、負荷抵抗によるゲート電荷測定試験を行う場合および負荷抵抗によるスイッチング試験のターンオン試験を行う場合、ゲートドライバ50により半導体装置30のゲートを制御してターンオン動作させることによって、それぞれの検査に必要なドレイン電流Idを流すことができる。すなわち、図2のタイミングt1からタイミングt2の間における、半導体装置30がターンオンする過程のゲート−ソース間電圧Vgs、ドレイン−ソース間電圧Vds、ドレイン電流Idの波形およびゲート電流Ig(図示せず)などの波形を解析することで、検査を行うことができる。

0030

タイミングt2で、半導体装置30は完全にターンオン動作を完了しており、以降は検査に直接関係のない電流が流れるため、半導体装置30に電流を流す必要はない。従って、タイミングt2で、バイパススイッチ40をオンにして半導体装置30に流れていた電流を、バイパススイッチ40にバイパス電流Iswとして分流させることで、半導体装置30に流れていたドレイン電流Idが減少を始める。

0031

その後、半導体装置30のオン抵抗とバイパススイッチ40のオン抵抗に反比例する電流が、それぞれ半導体装置30とバイパススイッチ40に分流して流れる。

0032

図2では、バイパススイッチ40にハイレベル(H)およびローレベル(L)の制御信号SW40が印加されることによってオン、オフが制御される。図2では、ハイレベルの制御信号SW40が印加されることでバイパススイッチ40がオン制御されることを示している。

0033

タイミングt3において、ゲートドライバ50が半導体装置30のターンオフ動作を開始する。すなわち、ゲートドライバ50は、タイミングt3から半導体装置30のゲート−ソース間電圧Vgsの値を徐々に低下させ、ターンオフ動作を開始してから所定時間経過後に所定の値に達する。

0034

また、タイミングt3で半導体装置30のターンオフ動作が開始されると、次いで半導体装置30に流れるドレイン電流Idがさらに低下し、バイパススイッチ40に流れる電流Iswがさらに増加する。最終的に半導体装置30に流れる電流は0となり、バイパススイッチ40に流れるバイパス電流Iswは、電源10の出力電圧と、負荷抵抗20と、バイパススイッチ40のオン抵抗で概ね決まる電流値となる。

0035

この場合、タイミングt3で半導体装置30のターンオフ動作が開始される際には、既にドレイン電流Idが低下しており、さらに半導体装置30は、オン状態のバイパススイッチ40と並列に接続されているため、ターンオフに起因して発生する電圧、すなわちサージ電圧を抑制すると同時に、電力消費を著しく抑制することができる。これにより、RBSOA耐量などの耐量が不足する半導体装置であっても、ターンオフ動作での損傷を抑制することができる。

0036

タイミングt4では、半導体装置30はターンオフ動作を完了しているが、タイミングt4で、バイパススイッチ40をオフにするローレベルの制御信号が印加されると、バイパススイッチ40に流れていたバイパス電流Iswは減少を始める。同時にバイパススイッチ40に印加される電圧、すなわち半導体装置30のドレイン−ソース間電圧Vdsが上昇を始める。

0037

所定時間経過後、バイパススイッチ40に流れていたバイパス電流は0となり、半導体装置30のドレイン−ソース間には、負荷抵抗20を介して電源10の出力電圧がドレイン−ソース間電圧Vdsとして印加された状態となる。

0038

このように、本実施の形態1の検査装置1を用いて検査を行うことで、半導体装置30の負荷抵抗によるゲート電荷測定試験および負荷抵抗によるスイッチング試験のターンオン試験を適切に行うことができる。

0039

また、半導体装置30のRBSOA耐量などの耐量が不足する場合であっても、半導体装置30のターンオフ動作に起因して発生する電圧を抑制し、同時に電力消費を著しく抑制することにより、RBSOA耐量などの耐量が不足する半導体装置であっても、ターンオフ動作での損傷を抑制することができる。

0040

このため、RBSOA耐量などの耐量が不足する半導体装置30の不具合要因を探る物理解析および電気特性検査などが実施可能となる。

0041

また、検査治具などを含む検査装置1は、半導体装置30が損傷しないため、損傷による影響を受けず、半導体装置30の損傷の影響による検査装置の健全性の確認をする保全の労力が不要となる。

0042

また、半導体装置30の損傷の影響による検査装置の修理および交換などの保全費用が抑制されると共に、半導体装置30の生産性も向上する。

0043

<実施の形態2>
図3は、本発明に係る実施の形態2の半導体装置の検査装置1A(以下、検査装置1A)の概略構成を示す回路図である。図3に示すように検査装置1Aは、電源10、半導体装置30、バイパススイッチ40およびゲートドライバ50を備えている点では実施の形態1の検査装置1と共通するが、検査装置1Aでは、負荷抵抗20の代わりに、誘導負荷としてのインダクタ21を有し、インダクタ21と並列に接続されたダイオード22を有している点で検査装置1と異なっている。

0044

インダクタ21は、電源10と半導体装置30との間に接続されており、誘導負荷試験の負荷として用いられる。ダイオード22は、インダクタ21と並列に接続されており、アノードがインダクタ21の負極側(半導体装置30のドレイン側)に接続され、カソードがインダクタ21の正極側(電源10の正極側)に接続されている。ダイオード22は、インダクタ21とループ経路を形成し、還流電流を流す役割を有している。

0045

本実施の形態2の検査装置1Aは、インダクタ21を用いた誘導負荷によるゲート電荷測定試験を行う場合およびインダクタ21を用いた誘導負荷によるスイッチング試験のターンオン試験に対応したものである。その他、バイパススイッチ40の機能等については実施の形態1の検査装置1と同様であり、説明を省略する。

0046

図4は、本実施の形態2の検査装置1Aを用いた検査方法を実施する場合における、バイパススイッチ40の制御信号SW40、半導体装置30のゲートに印加されるゲート−ソース間電圧Vgs、半導体装置30に印加されるドレイン−ソース間電圧Vds、半導体装置30に流れるドレイン電流Idおよび、バイパススイッチ40に流れるバイパス電流Iswを示すタイミングチャートである。

0047

次に、図4を参照して、インダクタ21を用いた誘導負荷によるゲート電荷測定試験を行う場合およびインダクタ21を用いた誘導負荷によるスイッチング試験のターンオン試験を非破壊で行う場合について説明する。

0048

図4に示すように、実施の形態2の検査装置1Aを用いた検査を行う場合も、半導体装置30をターンオフするタイミングは実施の形態1と同じである。しかし、本実施の形態2では、負荷がインダクタ21を用いた誘導負荷であり、ドレイン電流Idおよびバイパス電流Iswの時間変化において実施の形態1とは異なっている。

0049

すなわち、タイミングt1で半導体装置30のターンオン動作が開始されると、半導体装置30にドレイン電流Idが流れ始める。半導体装置30のゲート−ソース間電圧Vgsに対応したドレイン電流Idが徐々に増加し、電源10の出力電圧と、インダクタ21のインダクタンスと半導体装置30の飽和電圧で概ね決まる電流の傾きで時間とともに電流が増加する。

0050

そして、タイミングt2で、バイパススイッチ40をオンにして半導体装置30に流れていた電流を、バイパススイッチ40にバイパス電流Iswとして分流させることで、半導体装置30に流れていたドレイン電流Idが減少を始める。

0051

その後、半導体装置30のオン抵抗とバイパススイッチ40のオン抵抗に反比例する電流が、それぞれ半導体装置30とバイパススイッチ40に分流して流れる。

0052

タイミングt3において、ゲートドライバ50が半導体装置30のターンオフ動作を開始する。すなわち、ゲートドライバ50は、タイミングt3から半導体装置30のゲート−ソース間電圧Vgsの値を徐々に低下させ、ターンオフ動作を開始してから所定時間経過後に所定の値に達する。

0053

また、タイミングt3で半導体装置30のターンオフ動作が開始されると、次いで半導体装置30に流れるドレイン電流Idがさらに低下し、バイパススイッチ40に流れる電流Iswがさらに増加する。最終的に半導体装置30に流れる電流は0となり、バイパススイッチ40に流れるバイパス電流Iswは、電源10の出力電圧と、インダクタ21のインダクタンスと、タイミングt1からの経過時間で概ね決まる電流値となる。

0054

この場合、タイミングt3で半導体装置30のターンオフ動作が開始される際には、既にドレイン電流Idが低下しており、さらに半導体装置30は、オン状態のバイパススイッチ40と並列に接続されているため、ターンオフに起因して発生する電圧、すなわちサージ電圧を抑制すると同時に、電力消費を著しく抑制することができる。これにより、RBSOA耐量などの耐量が不足する半導体装置であっても、ターンオフ動作での損傷を抑制することができる。

0055

タイミングt4では、半導体装置30はターンオフ動作を完了している。タイミングt4で、バイパススイッチ40をオフにするローレベルの制御信号が印加されると、バイパススイッチ40に流れていたバイパス電流Iswは減少を始める。同時にバイパススイッチ40に印加される電圧、すなわち半導体装置30のドレイン−ソース間電圧Vdsが上昇を始める。

0056

所定時間経過後、バイパススイッチ40に流れていたバイパス電流は0となり、半導体装置30のドレイン−ソース間には、インダクタ21を介して電源10の出力電圧が印加された状態となる。

0057

このように、本実施の形態2の検査装置1Aを用いて検査を行うことで、半導体装置30の誘導負荷によるゲート電荷測定試験および誘導負荷によるスイッチング試験のターンオン試験を適切に行うことができ、また、半導体装置30のRBSOA耐量などの耐量が不足する場合であっても、半導体装置30のターンオフ動作での損傷を抑制することができる。

0058

なお、ダイオード22は、インダクタ21とループ経路を形成し、還流電流を流すもののとして説明したが、還流電流を利用しないのであれば、ダイオード22を設けずとも、インダクタ21のみで誘導負荷による各種の試験は可能である。

0059

<変形例>
次に、図5に示すタイミングチャートを用いて、図3に示す検査装置1Aを用いた検査方法の変形例について説明する。

0060

図5に示すようにタイミングt11まではバイパススイッチ40はオン状態にあり、半導体装置30はオフ状態になっている。すなわち、半導体装置30のゲート−ソース電極間には、ゲートドライバ50により半導体装置30がオフさせる所定の値のゲート−ソース間電圧Vgsが印加されている。この場合、半導体装置30のドレイン−ソース間電圧Vdsは、バイパススイッチ40がオン状態のため、バイパススイッチの電気特性で決定する飽和電圧(ほぼ0V)となっている。また、バイパススイッチ40にはインダクタ21を介してバイパス電流Iswが流れ徐々に増加しているが、半導体装置30にはドレイン電流Idは流れていない。

0061

タイミングt11において、バイパススイッチ40に流れるバイパス電流Iswが所定の値に達すると、バイパススイッチ40をオフにする制御信号SW40を印加して、バイパススイッチ40はオフ動作を開始する。

0062

これによりバイパススイッチ40に印加されていた電圧が半導体装置30のドレイン−ソース間電圧Vdsとして印加され、ドレイン−ソース間電圧Vdsが上昇を始める。所定時間経過後、バイパススイッチ40は完全にオフ状態となり、半導体装置30のドレイン−ソース間には、インダクタ21を介して電源10の出力電圧がドレイン−ソース間電圧Vdsとして印加された状態となる。

0063

同時にバイパススイッチ40に流れていたバイパス電流Iswは減少を始め、インダクタ21とダイオード22で形成されるループ経路に還流電流を流し始める。その後バイパススイッチ40に流れていたバイパス電流Iswは0となり、電流経路は完全にループ経路に切り替わる。この時点までは、半導体装置30には電流は流れていない。従って、検査に直接関係のない電流による無駄な自己発熱は起きていない。

0064

次にタイミングt12において、半導体装置30のターンオンが開始されると、半導体装置30に印加されるドレイン−ソース間電圧Vdsが徐々に低下を始め、最終的に半導体装置30の電気特性で決まる飽和電圧(ほぼ0V)までドレイン−ソース間電圧Vdsが下がる。

0065

また、タイミングt12で半導体装置30のターンオンが開始されると、還流電流の経路が切り替えられて半導体装置30に流れるドレイン電流Idが急峻に大きくなり、その後は、徐々にドレイン電流Idは増加する。

0066

すなわち、インダクタ21とダイオード22で形成されるループ経路に還流電流が流れている状態で、半導体装置30をターンオンさせると、還流電流は、電源10とインダクタ21と半導体装置30で形成される還流ループに流れるように切り替わる。この切り替わりのタイミングで、ダイオード22のカソードからアノードに急峻なリカバリー電流が流れ、半導体装置30に印加されることでドレイン電流Idが急峻に大きくなる。

0067

ここで、検査装置1Aを用いて、誘導負荷におけるゲート電荷測定試験を行う場合および誘導負荷におけるスイッチング試験を行う場合、ゲートドライバ50により半導体装置30のゲートを制御してターンオンが開始されたことによって、それぞれの検査に必要なドレイン電流Idを流すことができる。すなわち、図5のタイミングt12からタイミングt13の間に示す、半導体装置30がターンオンする過程のゲート−ソース間電圧Vgs、ドレイン−ソース間電圧Vds、ドレイン電流Idの波形およびゲート電流Ig(図示せず)などの波形を解析することで、検査を行うことができる。特に、インダクタ21とダイオード22で形成されるループ経路に還流電流を流しておき、それを半導体装置30のターンオンに合わせて半導体装置30に流すことで、急峻なドレイン電流Idを得ることができるので、ターンオン試験に適した条件を与えることができる。

0068

タイミングt13で、半導体装置30は完全にターンオン動作を完了しており、以降は検査に直接関係のない電流が流れるため、半導体装置30に電流を流す必要はない。従って、タイミングt13で、バイパススイッチ40をオンにして半導体装置30に流れていた電流を、バイパススイッチ40にバイパス電流Iswとして分流させることで、半導体装置30に流れていたドレイン電流Idが減少を始める。

0069

その後、半導体装置30のオン抵抗とバイパススイッチ40のオン抵抗に反比例する電流が、それぞれ半導体装置30とバイパススイッチ40に分流して流れる。

0070

タイミングt14において、ゲートドライバ50が半導体装置30のターンオフ動作を開始する。すなわち、ゲートドライバ50は、タイミングt14から半導体装置30のゲート−ソース間電圧Vgsの値を徐々に低下させ、ターンオフ動作を開始してから所定時間経過後に所定の値に達する。

0071

この場合、タイミングt14で半導体装置30のターンオフ動作が開始される際には、既にドレイン電流Idが低下しており、さらに半導体装置30は、オン状態のバイパススイッチ40と並列に接続されているため、ターンオフに起因して発生する電圧、すなわちサージ電圧を抑制すると同時に、電力消費を著しく抑制することができる。これにより、RBSOA耐量などの耐量が不足する半導体装置であっても、ターンオフ動作での損傷を抑制することができる。

0072

タイミングt15では、半導体装置30はターンオフ動作を完了しているが、タイミングt15で、バイパススイッチ40をオフにするローレベルの制御信号が印加されると、バイパススイッチ40に流れていたバイパス電流Iswは減少を始める。同時にバイパススイッチ40に印加される電圧、すなわち半導体装置30のドレイン−ソース間電圧Vdsが上昇を始める。

0073

所定時間経過後、バイパススイッチ40に流れていたバイパス電流は0となり、半導体装置30のドレイン−ソース間には、インダクタ21を介して電源10の出力電圧がドレイン−ソース間電圧Vdsとして印加された状態となる。

0074

このように、本実施の形態2の検査装置1Aを用いた検査方法の変形例を用いることで、半導体装置30の誘導負荷によるゲート電荷測定試験および誘導負荷によるスイッチング試験のターンオン試験を適切に行うことができる。

0075

また、半導体装置30のRBSOA耐量などの耐量が不足する場合であっても、半導体装置30のターンオフ動作に起因して発生する電圧を抑制し、同時に電力消費を著しく抑制することにより、RBSOA耐量などの耐量が不足する半導体装置であっても、ターンオフ動作での損傷を抑制することができる。

0076

また、検査に直接必要のない電流を半導体装置30に流さないため、試験条件および半導体装置30の電気特性に起因する半導体装置30の自己発熱を抑制でき、安定した測定が可能となる。

0077

<実施の形態3>
図6は、本発明に係る実施の形態3の半導体装置の検査装置1B(以下、検査装置1B)の概略構成を示す回路図である。図6に示すように検査装置1Bは、電源10、インダクタ21、ダイオード22、半導体装置30、バイパススイッチ40およびゲートドライバ50を備えている点では実施の形態2の検査装置1Aと共通するが、検査装置1Bでは、試験電流、すなわち半導体装置30の主電流を流す経路に設けられた遮断スイッチ60を有している点で検査装置1Aと異なっている。

0078

遮断スイッチ60は、例えば、電源10の正極とインダクタ21の正極(ダイオード22のカソード)との間に接続されており、検査に直接関係のない電流をスイッチング制御する。遮断スイッチ60は、代表的にはパワーMOSFETおよびIGBT等の半導体スイッチングデバイスが挙げられ、半導体装置30よりも、RBSOA耐量などの耐量が大きく、かつ、通電能力が大きいスイッチであることを特徴とする。なお、遮断スイッチ60としては、リレースイッチなどの開閉器であっても良いが、リレースイッチを使用する場合は、半導体装置30よりも、遮断電流能力が大きく、かつ、通電能力が大きいスイッチであることを特徴とする。

0079

なお、遮断スイッチ60を設ける位置は電源10の正極とインダクタ21の正極との間に限定されず試験電流を流す経路、すなわち、半導体装置30の主電流が流れる経路であれば良い。

0080

本実施の形態3の検査装置1Bは、インダクタ21を用いた誘導負荷によるゲート電荷測定試験を行う場合およびインダクタ21を用いた誘導負荷によるスイッチング試験に対応したものである。その他、バイパススイッチ40の機能等については実施の形態2の検査装置1Aと同様であり、説明を省略する。

0081

図7は、本実施の形態3の検査装置1Bを用いた検査方法を実施する場合における、遮断スイッチ60の制御信号SW60、バイパススイッチ40の制御信号SW40、半導体装置30のゲートに印加されるゲート−ソース間電圧Vgs、半導体装置30に印加されるドレイン−ソース間電圧Vds、半導体装置30に流れるドレイン電流Idおよび、バイパススイッチ40に流れるバイパス電流Iswを示すタイミングチャートである。

0082

次に、図7を参照して、インダクタ21を用いた誘導負荷によるゲート電荷測定試験を行う場合およびインダクタ21を用いた誘導負荷によるスイッチング試験を非破壊で行う場合について説明する。

0083

図7に示すように、実施の形態3の検査装置1Bを用いた検査を行う場合、予め、タイミングt10より前にバイパススイッチ40をオンして、検査に直接関係のない電流をバイパススイッチ40に流して、その後オフすることでインダクタ21に所定のエネルギーを溜めて、インダクタ21とダイオード22で形成されるループ経路に還流電流が流れているようにする。

0084

インダクタ21に所定のエネルギーを溜めて、インダクタ21とダイオード22で構成するループ経路に還流電流を流している状態を作り、その状態で半導体装置30をターンオンさせることで、半導体装置30を含むループ経路に電流の流れを切り替え、所定の試験電流を半導体装置30に流すことで、半導体装置30の試験を行う。

0085

なお、インダクタ21とダイオード22で形成されるループ経路に還流電流が流れているか否かに関わらず、遮断スイッチ60がオン状態で、バイパススイッチ40がオフ状態であると、電源10の出力電圧が半導体装置30のドレイン−ソース間にドレイン−ソース間電圧Vdsとして印加される。

0086

タイミングt10までは、遮断スイッチ60はオン状態にあり、半導体装置30とバイパススイッチ40はオフ状態にある。すなわち、半導体装置30のゲート−ソース電極間には、ゲートドライバ50により半導体装置30をオフさせる所定の値のVgs電圧が印加されている。

0087

この場合、半導体装置30のドレイン−ソース間にはドレイン−ソース間電圧Vdsとして、インダクタ21を介して電源10の出力電圧が印加され、バイパススイッチ40にも電源10の出力電圧が印加されるが、半導体装置30とバイパススイッチ40が共にオフ状態にあるので、半導体装置30およびバイパススイッチ40のそれぞれには、ドレイン電流Idおよびバイパス電流Iswは流れていない。

0088

タイミングt10において、バイパススイッチ40をオンするように制御信号SW40を印加し、バイパススイッチ40のオン動作が開始されると、半導体装置30に印加されるドレイン−ソース間電圧Vdsが徐々に低下を始め、最終的にバイパススイッチ40の電気特性で決まる飽和電圧(ほぼ0V)までドレイン−ソース間電圧Vdsが下がり、安定する。

0089

また、タイミングt10でバイパススイッチ40のオン動作が開始されると、インダクタ21とダイオード22で形成されるループ経路に還流電流が流れている状態から、電源10、遮断スイッチ60、インダクタ21およびバイパススイッチ40で形成される閉回路に還流電流の経路が切り替わる。この切り替わりのタイミングで、ダイオード22のカソードからアノードに急峻なリカバリー電流が流れ、バイパススイッチ40に流れるバイパス電流Iswが急峻に大きくなる。その後、バイパス電流Iswは徐々に増加する。

0090

タイミングt11で、バイパススイッチ40に流れるバイパス電流Iswが所定の値に達すると、バイパススイッチ40をオフにする制御信号SW40を印加して、バイパススイッチ40はオフ動作を開始する。

0091

これによりバイパススイッチ40に印加されていた電圧、すなわち半導体装置30のドレイン−ソース間電圧Vdsが上昇を始める。所定時間経過後、バイパススイッチ40は完全にオフ状態となり、半導体装置30のドレイン−ソース間には、インダクタ21を介して電源10の出力電圧がドレイン−ソース間電圧Vdsとして印加された状態となる。

0092

同時にバイパススイッチ40に流れていたバイパス電流Iswは減少を始め、インダクタ21とダイオード22で形成されるループ経路に還流電流を流し始める。その後バイパススイッチ40に流れていたバイパス電流Iswは0となり、電流経路は完全にループ経路に切り替わる。この時点までは、半導体装置30には電流は流れていない。従って、検査に直接関係のない電流による無駄な自己発熱は起きていない。

0093

次にタイミングt12において、半導体装置30のターンオンが開始されると、半導体装置30に印加されるドレイン−ソース間電圧Vdsが徐々に低下を始め、最終的に半導体装置30の電気特性で決まる飽和電圧(ほぼ0V)までドレイン−ソース間電圧Vdsが下がる。

0094

また、タイミングt12で半導体装置30のターンオンが開始されると、還流電流の経路が切り替えられて半導体装置30に流れるドレイン電流Idが急峻に大きくなり、その後は、徐々にドレイン電流Idは増加する。

0095

ここで、検査装置1Bを用いて、誘導負荷におけるゲート電荷測定試験を行う場合および誘導負荷におけるスイッチング試験を行う場合、ゲートドライバ50により半導体装置30のゲートを制御してターンオンが開始されたことによって、それぞれの検査に必要なドレイン電流Idを流すことができる。すなわち、図7のタイミングt12からタイミングt13の間に示す、半導体装置30がターンオンする過程のゲート−ソース間電圧Vgs、ドレイン−ソース間電圧Vds、ドレイン電流Idの波形およびゲート電流Ig(図示せず)などの波形を解析することで、検査を行うことができる。

0096

特に、インダクタ21とダイオード22で形成されるループ経路に還流電流を流しておき、それを半導体装置30のターンオンに合わせて半導体装置30に流すことで、急峻なドレイン電流Idを得ることができるので、ターンオン試験に適した条件を与えることができる。

0097

タイミングt13において、半導体装置30は完全にターンオン動作を完了しており、以降は検査に直接関係のない電流が流れるため、半導体装置30に電流を流す必要はない。従って、タイミングt13で、遮断スイッチ60をオフにして半導体装置30に流れていた主電流を遮断することで、半導体装置30に流れていたドレイン電流Idが減少を始める。

0098

次に、タイミングt14において、バイパススイッチ40をオン状態にし、タイミングt15において、ゲートドライバ50が、半導体装置30のターンオフ動作を開始する。すなわち、ゲートドライバ50は、タイミングt14から半導体装置30のゲート−ソース間電圧Vgsの値を徐々に低下させ、ターンオフ動作を開始してから所定時間経過後に所定の値に達する。

0099

この場合、遮断スイッチ60はオフ状態であり、半導体装置30の主電極間に検査に直接関係のないドレイン−ソース間電圧Vdsは印加されず、検査に直接関係のないドレイン電流Idが流れることはなく、RBSOA耐量などの耐量が不足する半導体装置30であっても損傷は起きない。

0100

また、検査に直接必要のない電流を半導体装置30に流さないため、試験条件および半導体装置30の電気特性に起因する半導体装置30の自己発熱を抑制でき、安定した測定が可能となる。

0101

このように、試験電流を流す経路に遮断スイッチ60を設け、図7に示す方法で検査を行うことにより、半導体装置30の誘導負荷によるゲート電荷測定試験および誘導負荷によるスイッチング試験を適切に行うことができる。

0102

なお、本実施形態3では、予め、タイミングt10より前にバイパススイッチ40をオンして、検査に直接関係のない電流をバイパススイッチ40に流して、その後オフすることでインダクタ21に所定のエネルギーを溜めて、インダクタ21とダイオード22で形成されるループ経路に還流電流が流れている設定としているが、タイミングt11で初めてループ経路に還流電流が流れるように、バイパススイッチ40はタイミングt10よりも前からオン状態であっても良い。

0103

この状態で半導体装置30をターンオンさせることで、電流の流れを、半導体装置30を含むループ経路に切り替え、所定の試験電流を半導体装置30に流すことで、半導体装置30の試験を行うことができることに変わりはない。なお、半導体装置30をターンオンさせる前であれば、バイパススイッチ40をスイッチング制御するタイミングはどこでも良く、またスイッチング制御の回数は1回で良い。

0104

また、本実施形態3では、タイミングt14において、バイパススイッチ40をオン状態にしているが、検査に直接関係しないためバイパススイッチ40は、オフ状態を継続しても良い。

0105

<変形例>
次に、図8に示すタイミングチャートを用いて、図5に示す検査装置1Bを用いた検査方法の変形例について説明する。

0106

図8に示すように、予め、タイミングt10より前に遮断スイッチ60をオンして、検査に直接関係のない電流をバイパススイッチ40に流して、その後オフすることでインダクタ21に所定のエネルギーを溜めて、インダクタ21とダイオード22で形成されるループ経路に還流電流が流れているようにする。

0107

また、タイミングt10より前は遮断スイッチ60と半導体装置30はオフされている。すなわち、半導体装置30のゲート−ソース電極間には、ゲートドライバ50により半導体装置30をオフさせる所定の値のVgs電圧が印加されている。

0108

この場合、遮断スイッチ60のオン状態、またはオフ状態に関わらず、半導体装置30のドレイン−ソース間電圧Vdsは、バイパススイッチ40はオン状態のため、バイパススイッチ40の電気特性で決定する飽和電圧(ほぼ0V)となっている。また、バイパススイッチ40にはインダクタ21を介してバイパス電流Iswが流れ徐々に増加しているが、半導体装置30にはドレイン電流Idは流れていない。

0109

タイミングt10において、遮断スイッチ60をオンするように制御信号SW60を印加し、遮断スイッチ60のオン動作を開始する。遮断スイッチ60のオン動作が開始されると、インダクタ21とダイオード22で形成されるループ経路に還流電流が流れている状態から、電源10、遮断スイッチ60、インダクタ21およびバイパススイッチ40で形成される閉回路に還流電流の経路が切り替わる。この切り替わりのタイミングで、ダイオード22のカソードからアノードに急峻なリカバリー電流が流れ、バイパススイッチ40に流れるバイパス電流Iswが急峻に大きくなる。その後、バイパス電流Iswは徐々に増加する。

0110

タイミングt11で、バイパススイッチ40に流れるバイパス電流Iswが所定の値に達すると、遮断スイッチ60をオフにする制御信号SW60を印加して、遮断スイッチ60はオフ動作を開始する。遮断スイッチ60をオフ状態にすると、バイパススイッチ40にバイパス電流Iswは流れなくなり、インダクタ21とダイオード22で形成されるループ経路に還流電流が流れる。

0111

タイミングt12において、バイパススイッチ40をオフにする制御信号SW40を印加してバイパススイッチ40をオフ状態にする。この時点までは、半導体装置30には電流は流れていない。従って、検査に直接関係のない電流による無駄な自己発熱は起きていない。また、不要な電圧の印加も起きていない。

0112

タイミングt13において、遮断スイッチ60をオン状態にすることで、半導体装置30のドレイン−ソース間には、インダクタ21を介して電源10の出力電圧がドレイン−ソース間電圧Vdsとして印加された状態となる。

0113

次にタイミングt14において、半導体装置30のターンオンが開始されると、半導体装置30に印加されるドレイン−ソース間電圧Vdsが徐々に低下を始め、最終的に半導体装置30の電気特性で決まる飽和電圧(ほぼ0V)までドレイン−ソース間電圧Vdsが下がる。

0114

また、タイミングt14で半導体装置30のターンオンが開始されると、還流電流の経路が切り替えられて半導体装置30に流れるドレイン電流Idが急峻に大きくなり、その後は、徐々にドレイン電流Idは増加する。

0115

ここで、検査装置1Bを用いて、誘導負荷におけるゲート電荷測定試験を行う場合および誘導負荷におけるスイッチング試験を行う場合、ゲートドライバ50により半導体装置30のゲートを制御してターンオンが開始されたことによって、それぞれの検査に必要なドレイン電流Idを流すことができる。すなわち、図8のタイミングt14からタイミングt15の間に示す、半導体装置30がターンオンする過程のゲート−ソース間電圧Vgs、ドレイン−ソース間電圧Vds、ドレイン電流Idの波形およびゲート電流Ig(図示せず)などの波形を解析することで、検査を行うことができる。特に、インダクタ21とダイオード22で形成されるループ経路に還流電流を流しておき、それを半導体装置30のターンオンに合わせて半導体装置30に流すことで、急峻で所定のドレイン電流Idを得ることができるので、ターンオン試験に適した条件を与えることができる。

0116

タイミングt15において、半導体装置30は完全にターンオン動作を完了しており、以降は検査に直接関係のない電流が流れるため、半導体装置30に電流を流す必要はない。従って、タイミングt15で、遮断スイッチ60をオフにして半導体装置30に流れていた主電流を遮断することで、半導体装置30に流れていたドレイン電流Idが減少を始める。

0117

次に、タイミングt16において、バイパススイッチ40をオン状態にし、タイミングt17において、ゲートドライバ50が、半導体装置30のターンオフ動作を開始する。すなわち、ゲートドライバ50は、タイミングt17から半導体装置30のゲート−ソース間電圧Vgsの値を徐々に低下させ、ターンオフ動作を開始してから所定時間経過後に所定の値に達する。

0118

この場合、遮断スイッチ60はオフ状態であり、半導体装置30の主電極間に検査に直接関係のないドレイン−ソース間電圧Vdsは印加されず、検査に直接関係のないドレイン電流Idが流れることはなく、RBSOA耐量などの耐量が不足する半導体装置30であっても損傷は起きない。

0119

このように、試験電流を流す経路に遮断スイッチ60を設け、図8に示す方法で検査を行うことにより、半導体装置30の誘導負荷によるゲート電荷測定試験および誘導負荷によるスイッチング試験を適切に行うことができる。

0120

なお、本変形例では、予め、タイミングt10より前に遮断スイッチ60をオンしておき、その後オフすることでインダクタ21に所定のエネルギーを溜めて、インダクタ21とダイオード22で形成されるループ経路に還流電流が流れている設定としているが、タイミングt11で初めてループ経路に還流電流が流れるように、遮断スイッチ60はタイミングt10よりも前からオン状態であっても良い。

0121

この状態で半導体装置30をターンオンさせることで、電流の流れを、半導体装置30を含むループ経路に切り替え、所定の試験電流を半導体装置30に流すことで、半導体装置30の試験を行うことができることに変わりはない。なお、半導体装置30をターンオンさせる前であれば、遮断スイッチ60をスイッチング制御するタイミングはどこでも良く、またスイッチング制御の回数は1回で良い。

0122

また、本変形例では、タイミングt16において、バイパススイッチ40をオン状態にしているが、検査に直接関係しないためバイパススイッチ40は、オフ状態を継続しても良い。

0123

<実施の形態4>
図9は、本発明に係る実施の形態4の半導体装置の検査装置1C(以下、検査装置1C)の概略構成を示す回路図である。図9に示すように検査装置1Cは、電源10、遮断スイッチ60、インダクタ21、ダイオード22、半導体装置30、バイパススイッチ40およびゲートドライバ50を備えている点では実施の形態3の検査装置1Bと共通するが、検査装置1Cでは、半導体装置30と直列に接続された直列スイッチ70を有している点で検査装置1Bと異なっている。

0124

直列スイッチ70は、半導体装置30と直列に接続され、バイパススイッチ40と並列に接続されており、半導体装置30の検査に直接関係する電圧、すなわち半導体装置30の主電極間電圧、すなわちドレイン−ソース間電圧Vdsをスイッチング制御するためのスイッチである。

0125

直列スイッチ70は、代表的にはパワーMOSFETおよびIGBT等の半導体スイッチングデバイスが挙げられるが、半導体装置30よりも、オン抵抗が小さく、かつ、通電能力が大きいスイッチであることを特徴とする。なお、直列スイッチ70としては、リレースイッチなどの開閉器であっても良いが、リレースイッチを使用する場合は、半導体装置30よりも、遮断電流能力が大きく、かつ、通電能力が大きいスイッチであることを特徴とする。

0126

本実施の形態4の検査装置1Cは、インダクタ21を用いた誘導負荷によるゲート電荷測定試験を行う場合およびインダクタ21を用いた誘導負荷によるスイッチング試験に対応したものである。その他、バイパススイッチ40および遮断スイッチ60の機能等については実施の形態3の検査装置1Cと同様であり、説明を省略する。

0127

図10は、本実施の形態4の検査装置1Cを用いた検査方法を実施する場合における、遮断スイッチ60の制御信号SW60、バイパススイッチ40の制御信号SW40、直列スイッチ70の制御信号SW70、半導体装置30のゲートに印加されるゲート−ソース間電圧Vgs、半導体装置30に印加されるドレイン−ソース間電圧Vds、半導体装置30に流れるドレイン電流Idおよび、バイパススイッチ40に流れるバイパス電流Iswを示すタイミングチャートである。

0128

次に、図10を参照して、インダクタ21を用いた誘導負荷によるゲート電荷測定試験を行う場合およびインダクタ21を用いた誘導負荷によるスイッチング試験を非破壊で行う場合について説明する。

0129

図10に示すように、タイミングt11より前から遮断スイッチ60およびバイパススイッチ40はオン状態にあり、直列スイッチ70および半導体装置30はオフ状態にある。すなわち、半導体装置30のゲート−ソース電極間には、ゲートドライバ50により半導体装置30をオフさせる所定の値のVgs電圧が印加されている。

0130

この場合、半導体装置30のドレイン−ソース間電圧Vdsは、直列スイッチ70がオフ状態で、バイパススイッチ40はオン状態のため、0Vとなっている。また、検査に直接関係しない電流をバイパススイッチ40にバイパス電流Iswとして流して、インダクタ21に徐々にエネルギーを溜めている。

0131

タイミングt11で、バイパススイッチ40に流れるバイパス電流Iswが所定の値に達すると、バイパススイッチ40をオフにする制御信号SW40を印加して、バイパススイッチ40はオフ動作を開始する。バイパススイッチ40がオフ状態になるとバイパス電流Iswは流れなくなり、インダクタ21とダイオード22で形成されるループ経路に還流電流が流れる。

0132

インダクタ21に所定のエネルギーが溜められ、インダクタ21とダイオード22で形成されるループ経路に還流電流が流れる状態を作り、その状態で半導体装置30をターンオンさせることで、電流の流れを、半導体装置30を含むループ経路に切り替え、所定の試験電流を半導体装置30に流すことで、半導体装置30の試験を行う。

0133

所定時間経過後、バイパススイッチ40は完全にオフ状態となるが、直列スイッチ70はオフ状態を維持しているので、半導体装置30のドレイン−ソース間には不要な電圧の印加は起きていない。

0134

タイミングt12において、直列スイッチ70をオンするように制御信号SW70を印加し、直列スイッチ70のオン動作を開始する。直列スイッチ70のオン動作が開始されると、インダクタ21を介して電源10の出力電圧がドレイン−ソース間電圧Vdsとして印加された状態となる。

0135

このように、遮断スイッチ60および直列スイッチ70がオンしないと、電源10の出力電圧がドレイン−ソース間電圧Vdsとして印加されず、半導体装置30の主電極間電圧の印加のタイミングの制御性を高めることができる。

0136

次にタイミングt13において、半導体装置30のターンオンが開始されると、半導体装置30に印加されるドレイン−ソース間電圧Vdsが徐々に低下を始め、最終的に半導体装置30の電気特性で決まる飽和電圧(ほぼ0V)までドレイン−ソース間電圧Vdsが下がる。

0137

また、タイミングt13で半導体装置30のターンオンが開始されると、還流電流の経路が切り替えられて半導体装置30に流れるドレイン電流Idが急峻に大きくなり、その後は、徐々にドレイン電流Idは増加する。

0138

ここで、検査装置1Cを用いて、誘導負荷におけるゲート電荷測定試験を行う場合および誘導負荷におけるスイッチング試験を行う場合、ゲートドライバ50により半導体装置30のゲートを制御してターンオンが開始されたことによって、それぞれの検査に必要なドレイン電流Idを流すことができる。すなわち、図10のタイミングt13からタイミングt14の間に示す、半導体装置30がターンオンする過程のゲート−ソース間電圧Vgs、ドレイン−ソース間電圧Vds、ドレイン電流Idの波形およびゲート電流Ig(図示せず)などの波形を解析することで、検査を行うことができる。

0139

特に、インダクタ21とダイオード22で形成されるループ経路に還流電流を流しておき、それを半導体装置30のターンオンに合わせて半導体装置30に流すことで、急峻で所定のドレイン電流Idを得ることができるので、ターンオン試験に適した条件を与えることができる。

0140

タイミングt14において、半導体装置30は完全にターンオン動作を完了しており、以降は検査に直接関係のない電流が流れるため、半導体装置30に電流を流す必要はない。従って、タイミングt14で、遮断スイッチ60をオフにして半導体装置30に流れていた主電流を遮断することで、半導体装置30に流れていたドレイン電流Idが減少を始める。

0141

次に、タイミングt15において、バイパススイッチ40をオン状態にし、タイミングt16において、ゲートドライバ50が、半導体装置30のターンオフ動作を開始する。すなわち、ゲートドライバ50は、タイミングt16から半導体装置30のゲート−ソース間電圧Vgsの値を徐々に低下させ、ターンオフ動作を開始してから所定時間経過後に所定の値に達する。

0142

タイミングt14以降で、遮断スイッチ60がオフ状態になると、半導体装置30の主電極間に検査に直接関係のないドレイン−ソース間電圧Vdsは印加されず、検査に直接関係のないドレイン電流Idが流れることはなく、RBSOA耐量などの耐量が不足する半導体装置30であっても損傷は起きない。

0143

このように、半導体装置30と直列に接続された直列スイッチ70を設け、図10に示す方法で検査を行うことにより、半導体装置30の誘導負荷によるゲート電荷測定試験および誘導負荷によるスイッチング試験を適切に行うことができる。

0144

また、本実施形態4では、タイミングt15において、バイパススイッチ40をオン状態にしているが、検査に直接関係しないためバイパススイッチ40は、オフ状態を継続しても良い。

0145

また、本実施形態4では直列スイッチ70は、タイミングt15以降はオン状態としているが、オフ状態としても良い。

0146

<変形例>
次に、図11に示すタイミングチャートを用いて、図9に示す検査装置1Cを用いた検査方法の変形例について説明する。

0147

図11に示すように、タイミングt11より前から遮断スイッチ60およびバイパススイッチ40はオン状態にあり、直列スイッチ70および半導体装置30はオフ状態にある。すなわち、半導体装置30のゲート−ソース電極間には、ゲートドライバ50により半導体装置30をオフさせる所定の値のVgs電圧が印加されている。

0148

この場合、半導体装置30のドレイン−ソース間電圧Vdsは、直列スイッチ70がオフ状態で、バイパススイッチ40はオン状態のため、0Vとなっている。また、検査に直接関係しない電流をバイパススイッチ40にバイパス電流Iswとして流して、インダクタ21に徐々にエネルギーを溜めている。

0149

タイミングt11で、バイパススイッチ40に流れるバイパス電流Iswが所定の値に達すると、遮断スイッチ60をオフにする制御信号SW60を印加して、遮断スイッチ60はオフ動作を開始する。遮断スイッチ60をオフ状態にすると、バイパススイッチ40にバイパス電流Iswは流れなくなり、インダクタ21とダイオード22で形成されるループ経路に還流電流が流れる。

0150

タイミングt12において、バイパススイッチ40をオフにする制御信号SW40を印加してバイパススイッチ40をオフ状態にする。この時点までは、半導体装置30には電流は流れていない。従って、検査に直接関係のない電流による無駄な自己発熱は起きていない。また、不要な電圧の印加も起きていない。

0151

次に、タイミングt13において、直列スイッチ70をオン状態にするが、遮断スイッチ60オフ状態を維持しているため、半導体装置30のドレイン−ソース間には電圧は印加されない。

0152

次にタイミングt14において、直列スイッチ70をオンするように制御信号SW70を印加し、直列スイッチ70のオン動作を開始する。直列スイッチ70のオン動作が開始されると、インダクタ21を介して電源10の出力電圧がドレイン−ソース間電圧Vdsとして印加された状態となる。

0153

このように、遮断スイッチ60および直列スイッチ70がオンしないと、電源10の出力電圧がドレイン−ソース間電圧Vdsとして印加されず、半導体装置30の主電極間電圧の印加のタイミングの制御性を高めることができる。

0154

次にタイミングt15において、半導体装置30のターンオンが開始されると、半導体装置30に印加されるドレイン−ソース間電圧Vdsが徐々に低下を始め、最終的に半導体装置30の電気特性で決まる飽和電圧(ほぼ0V)までドレイン−ソース間電圧Vdsが下がる。

0155

また、タイミングt15で半導体装置30のターンオンが開始されると、還流電流の経路が切り替えられて半導体装置30に流れるドレイン電流Idが急峻に大きくなり、その後は、徐々にドレイン電流Idは増加する。

0156

ここで、検査装置1Cを用いて、誘導負荷におけるゲート電荷測定試験を行う場合および誘導負荷におけるスイッチング試験を行う場合、ゲートドライバ50により半導体装置30のゲートを制御してターンオンが開始されたことによって、それぞれの検査に必要なドレイン電流Idを流すことができる。すなわち、図11のタイミングt15からタイミングt16の間に示す、半導体装置30がターンオンする過程のゲート−ソース間電圧Vgs、ドレイン−ソース間電圧Vds、ドレイン電流Idの波形およびゲート電流Ig(図示せず)などの波形を解析することで、検査を行うことができる。特に、インダクタ21とダイオード22で形成されるループ経路に還流電流を流しておき、それを半導体装置30のターンオンに合わせて半導体装置30に流すことで、急峻で所定のドレイン電流Idを得ることができるので、ターンオン試験に適した条件を与えることができる。

0157

タイミングt16において、半導体装置30は完全にターンオン動作を完了しており、以降は検査に直接関係のない電流が流れるため、半導体装置30に電流を流す必要はない。従って、タイミングt16で、遮断スイッチ60をオフにして半導体装置30に流れていた主電流を遮断することで、半導体装置30に流れていたドレイン電流Idが減少を始める。

0158

タイミングt16以降で、遮断スイッチ60がオフ状態になると、半導体装置30の主電極間に検査に直接関係のないドレイン−ソース間電圧Vdsは印加されず、検査に直接関係のないドレイン電流Idが流れることはなく、RBSOA耐量などの耐量が不足する半導体装置30であっても損傷は起きない。

0159

このように、半導体装置30と直列に接続された直列スイッチ70を設け、図10に示す方法で検査を行うことにより、半導体装置30の誘導負荷によるゲート電荷測定試験および誘導負荷によるスイッチング試験を適切に行うことができる。

0160

なお、本変形例では、タイミングt13において直列スイッチ70をオンにしているが、タイミングt12でバイパススイッチ40をオフするタイミングと同時に直列スイッチ70をオンにしても良い。また、タイミングt12において直列スイッチ70をオンし、タイミングt13においてバイパススイッチ40をオフしても良い。

0161

また、本変形例ではタイミングt17において、バイパススイッチ40をオン状態にしているが、検査に直接関係しないためバイパススイッチ40は、オフ状態を継続しても良い。

0162

また、本変形例では直列スイッチ70は、タイミングt16以降はオン状態であるが、オフ状態としても良い。

0163

また、本変形例では、タイミングt16において遮断スイッチ60をオフ状態にしているが、タイミングt16で遮断スイッチ60をオフするタイミングと同時に直列スイッチ70をオフ状態にしても良い。

0164

また、タイミングt16で直列スイッチ70をオフ状態にし、その後、遮断スイッチ60をオフ状態にしても良い。この場合、バイパススイッチ40をオンするタイミングは、遮断スイッチ60がオフ状態になった後で行う必要がある。

0165

なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形したり、省略したりすることが可能である。

0166

10電源、20負荷抵抗、21インダクタ、22ダイオード、30半導体装置、40バイパススイッチ、60遮断スイッチ、70直列スイッチ。

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ