図面 (/)

技術 半導体装置

出願人 株式会社東芝東芝デバイス&ストレージ株式会社
発明者 唐牛孝之
出願日 2018年9月14日 (2年3ヶ月経過) 出願番号 2018-172629
公開日 2020年3月26日 (9ヶ月経過) 公開番号 2020-046210
状態 未査定
技術分野 電子回路の試験 パルスの操作
主要キーワード モニタノード 矩形波変換回路 機能安全 機能監視 計測開始時刻 システム起動前 充電波形 タイマーカウンタ値
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2020年3月26日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (17)

課題

品質半導体装置を提供する。

解決手段

実施形態の半導体装置は、反転入力端子において第1電圧を受け取るコンパレータCMP_1と、第1時間期間において単調増加または単調減少する大きさの第2電圧であって、前記第1時間期間内の第1タイミングにおいて前記第1電圧と同じ大きさになる第2電圧を、前記コンパレータの非反転入力端子印加するように構成された第1回路20と、前記コンパレータからの出力信号がHレベルとLレベルとで切り替わる第2タイミングが、前記第1タイミングを含む第2時間期間内にあるか否かを判定するように構成された第2回路30とを含む。

概要

背景

機能安全を要求する製品において、内蔵されている監視対象の機能の故障を検出する診断を行うためにコンパレータが利用される。

概要

品質半導体装置を提供する。実施形態の半導体装置は、反転入力端子において第1電圧を受け取るコンパレータCMP_1と、第1時間期間において単調増加または単調減少する大きさの第2電圧であって、前記第1時間期間内の第1タイミングにおいて前記第1電圧と同じ大きさになる第2電圧を、前記コンパレータの非反転入力端子印加するように構成された第1回路20と、前記コンパレータからの出力信号がHレベルとLレベルとで切り替わる第2タイミングが、前記第1タイミングを含む第2時間期間内にあるか否かを判定するように構成された第2回路30とを含む。

目的

特開2013−121185号公報






高品質な半導体装置を提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

第1入力端子において第1電圧を受け取るコンパレータと、第1時間期間において単調増加または単調減少する大きさの第2電圧であって、前記第1時間期間内の第1タイミングにおいて前記第1電圧と同じ大きさになる第2電圧を、前記コンパレータの第2入力端子に印加するように構成された第1回路と、前記コンパレータからの出力信号が第1レベルと第2レベルとで切り替わる第2タイミングが、前記第1タイミングを含む第2時間期間内にあるか否かを判定するように構成された第2回路と、を備える半導体装置

請求項2

前記第2入力端子は、第3回路と選択的に接続され、前記コンパレータからの前記出力信号を受け取り、前記第3回路を制御するシステムに接続された出力端子を有するAND回路をさらに備える、請求項1に記載の半導体装置。

請求項3

前記第1入力端子に印加する電圧を、前記第2タイミングにおいて、前記第1電圧より低い第3電圧に切り替えるように構成された第4回路をさらに備え、前記第2電圧は、前記第1時間期間において単調増加し、前記第1時間期間に続く第3時間期間において単調減少し、前記第3時間期間内の第3タイミングにおいて前記第3電圧と同じ大きさになり、前記第2回路は、前記コンパレータからの前記出力信号が第1レベルと第2レベルとで切り替わる、前記第2タイミングとは異なる第4タイミングが、前記第3タイミングを含む第4時間期間内にあるか否かを判定するように構成される、請求項1又は2に記載の半導体装置。

請求項4

第1入力端子において第4電圧を受け取る第2コンパレータをさらに備え、前記第1回路は、前記第1時間期間において単調増加または単調減少する大きさの第5電圧であって、前記第1時間期間内の前記第1タイミングにおいて前記第4電圧と同じ大きさになる第5電圧を、前記第2コンパレータの第2入力端子に印加するように構成され、前記第2回路は、前記第2コンパレータからの出力信号が第1レベルと第2レベルとで切り替わる第5タイミングが、前記第1タイミングを含む第5時間期間内にあるか否かを判定するように構成される、請求項1乃至3のいずれかに記載の半導体装置。

請求項5

第1入力端子において第1電圧を受け取るコンパレータと、第1時間期間において単調増加または単調減少する大きさの第2電圧を、前記コンパレータの第2入力端子に印加するように構成された第1回路と、前記コンパレータからの出力信号が第1レベルと第2レベルとで切り替わるタイミングに基づいて、前記第1電圧の大きさを判定するように構成された第2回路と、を備える半導体装置。

請求項6

前記第2回路は、クロック信号周期計数に基づいて前記判定を実行する、請求項1乃至5のいずれかに記載の半導体装置。

請求項7

前記第2電圧の波形三角波形である、請求項1乃至6のいずれかに記載の半導体装置。

請求項8

前記第2電圧の波形はCR充電波形である、請求項1乃至6のいずれかに記載の半導体装置。

請求項9

前記第2回路は、前記判定の結果を示す信号を出力するように構成される、請求項1乃至8のいずれかに記載の半導体装置。

技術分野

0001

実施形態は、半導体装置に関する。

背景技術

0002

機能安全を要求する製品において、内蔵されている監視対象の機能の故障を検出する診断を行うためにコンパレータが利用される。

先行技術

0003

特開2013−121185号公報

発明が解決しようとする課題

0004

品質な半導体装置を提供する。

課題を解決するための手段

0005

実施形態の半導体装置は、第1入力端子において第1電圧を受け取るコンパレータと、第1時間期間において単調増加または単調減少する大きさの第2電圧であって、前記第1時間期間内の第1タイミングにおいて前記第1電圧と同じ大きさになる第2電圧を、前記コンパレータの第2入力端子に印加するように構成された第1回路と、前記コンパレータからの出力信号が第1レベルと第2レベルとで切り替わる第2タイミングが、前記第1タイミングを含む第2時間期間内にあるか否かを判定するように構成された第2回路とを含む。

図面の簡単な説明

0006

第1実施形態に係る半導体装置の全体構成の一例を示すブロック図。
第1実施形態に係る半導体装置の回路構成の一例を示す図。
第1実施形態に係る半導体装置の動作において使用される種々の信号の時間変化の一例を示すタイミングチャート
第1実施形態に係る半導体装置の動作において使用される種々の信号の時間変化の一例を示すタイミングチャート。
第1実施形態に係る半導体装置の動作において使用される種々の信号の時間変化の一例を示すタイミングチャート。
第1実施形態に係る半導体装置の動作において使用される種々の信号の時間変化の一例を示すタイミングチャート。
第1実施形態の比較例に係る半導体装置の回路構成の一例を示す図。
第1実施形態の比較例に係る半導体装置の動作において使用される種々の信号の時間変化の一例を示すタイミングチャート。
第1実施形態の比較例に係る半導体装置の動作において使用される種々の信号の時間変化の一例を示すタイミングチャート。
第2実施形態に係る半導体装置の回路構成の一例を示す図。
第3実施形態に係る半導体装置の回路構成の一例を示す図。
第3実施形態に係る半導体装置の動作において使用される種々の信号の時間変化の一例を示すタイミングチャート。
第3実施形態に係る半導体装置の動作において使用される種々の信号の時間変化の一例を示すタイミングチャート。
第4実施形態に係る半導体装置の回路構成の一例を示す図。
第5実施形態に係る半導体装置の回路構成の一例を示す図。
第5実施形態に係る半導体装置の動作において使用される種々の信号の時間変化の一例を示すタイミングチャート。

実施例

0007

以下、図面を参照して実施形態について説明する。なお、以下の説明において、同一の機能および構成を有する構成要素については、共通する参照符号を付す。また、共通する参照符号を有する複数の構成要素を区別する場合、当該共通する参照符号に添え字を付して区別する。なお、複数の構成要素について特に区別を要さない場合、当該複数の構成要素には、共通する参照符号のみが付され、添え字は付さない。

0008

[第1実施形態]
上述した監視対象の機能の診断では、コンパレータを利用して、予め設定された電圧範囲内で監視対象の機能が動作しているか否かが検知される。このために、コンパレータの第1入力端子に監視対象の機能を接続し、当該コンパレータの第2入力端子にしきい値の電圧を印加し、当該コンパレータから出力される、これら2つの入力端子に印加される電圧の比較の結果を示す出力信号をモニタする。このとき、上記第1入力端子に印加される電圧が上記しきい値の電圧より高いまたは低いにもかかわらず、上記出力信号がハイ(H)レベルとロー(L)レベルとの間で切り替わる、「しきい値故障」が生じる可能性がある。

0009

第1実施形態は、コンパレータのこのようなしきい値故障を検出可能な半導体装置に関する。

0010

<1−1>構成
図1は、第1実施形態に係る半導体装置1の全体構成の一例を示すブロック図である。
半導体装置1は、コンパレータを含む検出部10、比較電圧発生部20、および故障診断部30を含む。

0011

検出部10は、上記監視対象の機能を含む駆動回路2に接続される。半導体装置1によると、検出部10を利用して、予め設定された電圧範囲内で駆動回路2内の監視対象の機能が動作しているか否かを検知することが可能であり、これにより、監視対象の機能の故障を検出することが可能である。例えば、検出部10から出力される信号は、故障診断部30を介して、例えば駆動回路2を制御する制御システム3に転送される。

0012

また、検出部10は、比較電圧発生部20から電圧を受け取り可能であり、受け取った電圧を用いて動作可能である。故障診断部30は、検出部10から出力される信号に基づいて、検出部10中のコンパレータのしきい値故障の診断を行う。

0013

図2は、第1実施形態に係る半導体装置1の回路構成の一例を示す図である。図2では、半導体装置1が、検出部10の一例として1以上の検出部10_1,・・・,および10_nを含む場合の例を示している。

0014

先ず、比較電圧発生部20の構成について説明する。

0015

比較電圧発生部20は、電圧発生回路201、バッファアンプAMP1、スイッチSW1_1,・・・,およびSW1_n、ならびに、抵抗R1_1,・・・,およびR1_nを含む。

0016

電圧発生回路201は、三角波形の電圧を発生させて、発生された三角波形の電圧を、出力端子上で出力する。電圧発生回路201の出力端子はノードN1に接続される。三角波形の電圧は、電圧がある時間上昇した後にある時間下降することを繰り返すVT比例波形の電圧である。

0017

バッファアンプAMP1の入力端子はノードN1に接続される。バッファアンプAMP1は、ノードN1を介して上記三角波形の電圧を受け取り、受け取った三角波形の電圧を増幅させて、増幅後の三角波形の電圧を出力端子上で出力する。バッファアンプAMP1の出力端子はノードN2に接続される。

0018

スイッチSW1_1,・・・,およびSW1_nの各スイッチの第1端子はノードN2に接続される。スイッチSW1_1,・・・,およびSW1_nの各スイッチは、検出部10_1,・・・,および10_nの各検出部に1対1に対応付けられている。抵抗R1_1,・・・,およびR1_nの各抵抗も、検出部10_1,・・・,および10_nの各検出部に1対1に対応付けられている。例えば、スイッチSW1_1は、検出部10_1に対応付けられており、抵抗R1_1も、検出部10_1に対応付けられている。

0019

スイッチSW1_1,・・・,およびSW1_nの各スイッチの第2端子は、抵抗R1_1,・・・,およびR1_nのうち、同一の検出部に対応付けられている抵抗の第1端子に接続される。抵抗R1_1,・・・,およびR1_nの各抵抗の第2端子は、検出部10_1,・・・,および10_nのうち対応付けられている検出部に接続される。例えば、スイッチSW1_1の第2端子は抵抗R1_1の第1端子に接続され、抵抗R1_1の第2端子は、検出部10_1中のコンパレータCMP_1の非反転入力端子が接続されるノードN3に接続される。

0020

スイッチSW1_1,・・・,およびSW1_nの各スイッチは、例えばトランジスタであり、各スイッチのゲートに入力される制御信号SelfTest_1,・・・,およびSelfTest_nによりオン状態オフ状態との切り替えが制御される。スイッチSW1_1,・・・,およびSW1_nの各スイッチは、対応付けられている検出部に三角波形の電圧を供給するか否かを選択するスイッチとして機能する。例えば、スイッチSW1_1がオン状態のとき、ノードN2に印加される上記三角波形の電圧が、抵抗R1_1により電圧降下された後に上記ノードN3に印加される。スイッチSW1_1がオフ状態のとき、ノードN2と抵抗R1_1との間が開放しており、ゆえに上記三角波形の電圧は上記ノードN3に印加されない。

0021

スイッチSW1_1,・・・,およびSW1_nの各スイッチのオンおよびオフにより、当該スイッチに対応付けられている検出部が、後述する機能監視モードとコンパレータ診断モードとの間で切り替えられる。

0022

次に、検出部10_1,・・・,および10_nの構成について詳細に説明する。
以下では、検出部10_1を例に挙げて説明を行うが、他の検出部も検出部10_1と同様の構成である。

0023

検出部10_1は、コンパレータCMP_1、抵抗R2_1,R3_1,R4_1,R5_1,およびR6_1、ならびにスイッチSW2_1を含む。

0024

抵抗R2_1の第1端子はモニタノードm1に接続され、抵抗R2_1の第2端子は上記ノードN3に接続される。モニタノードm1は、駆動回路2中の監視対象の機能に選択的に接続される。

0025

抵抗R3_1の第1端子はノードN3に接続され、抵抗R3_1の第2端子は接地される。

0026

抵抗R4_1の第1端子は電圧源VBGに接続され、抵抗R4_1の第2端子はノードN4に接続される。

0027

抵抗R5_1の第1端子はノードN4に接続され、抵抗R5_1の第2端子は接地される。

0028

抵抗R6_1の第1端子はノードN4に接続され、抵抗R6_1の第2端子はスイッチSW2_1の第1端子に接続される。スイッチSW2_1の第2端子は接地され、スイッチSW2_1のゲートはノードN5_1に接続される。スイッチSW2_1は、例えばトランジスタである。

0029

コンパレータCMP_1の非反転入力端子(+)はノードN3に接続され、コンパレータCMP_1の反転入力端子(−)はノードN4に接続され、さらに、コンパレータCMP_1の出力端子はノードN5_1に接続される。例えば、検出部10_1,・・・,および10_nの各検出部の出力端子は異なるノードに接続される。

0030

コンパレータCMP_1は、非反転入力端子に印加される電圧と、反転入力端子に印加される電圧との比較を行い、コンパレータCMP_1の上記出力端子から、当該比較の結果を示す出力信号CompOut1を出力する。例えば、出力信号CompOut1がLレベルであることは、非反転入力端子に印加される電圧が、反転入力端子に印加される電圧より低いことを示す。一方、例えば、出力信号CompOut1がHレベルであることは、非反転入力端子に印加される電圧が、反転入力端子に印加される電圧より高いことを示す。なお、コンパレータCMP_1において上記しきい値故障が生じている場合には、出力信号CompOut1が示す上記大小関係は、必ずしも、非反転入力端子に印加される電圧と反転入力端子に印加される電圧との大小関係に一致しない。

0031

最後に、故障診断部30の構成について説明する。故障診断部30により、上記コンパレータ診断モードにある検出部中のコンパレータについて、上述したしきい値故障の診断が実行可能である。

0032

故障診断部30は、矩形波変換回路301、合否判定回路302、データレジスタ303、ならびに、AND回路AND_1,・・・,およびAND_nを含む。

0033

矩形波変換回路301の入力端子は上記ノードN1に接続され、矩形波変換回路301の出力端子はノードN6に接続される。

0034

合否判定回路302の第1入力端子はノードN6に接続され、合否判定回路302の第2入力端子は、検出部からの出力信号を反映可能なnビット信号線に接続される。当該nビットの信号線では、各1つのビットの信号線が、検出部10_1,・・・,および10_nのうち1つの検出部中のコンパレータからの出力信号を反映する。合否判定回路302の第1出力端子はデータレジスタ303に接続される。合否判定回路302は、タイマーカウンタCTを含む。

0035

AND回路AND_1,・・・,およびAND_nの各AND回路は、検出部10_1,・・・,および10_nの各検出部に1対1に対応付けられている。AND回路AND_1,・・・,およびAND_nの各AND回路の第1入力端子は、検出部10_1,・・・,および10_nのうち対応付けられている検出部に接続される。例えば、AND回路AND_1の第1入力端子は、検出部10_1中のコンパレータCMP_1の出力端子が接続される上記ノードN5_1に接続される。AND回路AND_1,・・・,およびAND_nの各AND回路の第2入力端子にはそれぞれ、制御信号SelfTest_1a,・・・,およびSelfTest_naが入力される。AND回路AND_1,・・・,およびAND_nの各AND回路の出力端子は、例えば制御システム3に接続される。

0036

矩形波変換回路301には、ノードN1を介して、電圧発生回路201により発生される三角波形の電圧が供給される。矩形波変換回路301は、供給される三角波形の電圧を矩形波信号に変換し、変換後の矩形波信号を合否判定回路302に供給する。当該矩形波信号は、例えば、上記三角波形の電圧が最小となる時刻に、HレベルからLレベルに立ち下がり、上記三角波形の電圧が最大となる時刻に、LレベルからHレベルに立ち上がる。以下では、矩形波信号がこのように振る舞う場合を例に挙げて説明するが、矩形波信号が立ち上がるときの上記三角波形の条件と、矩形波信号が立ち下がるときの上記三角波形の条件とを、上述したものと異なるものにしてもよい。上記矩形波信号は、合否判定回路302中のタイマーカウンタCTに供給される。

0037

合否判定回路302中のタイマーカウンタCTは、クロック信号を生成し、クロック信号の周期計数して、計数結果をタイマーカウンタ値として保持する。合否判定回路302はまた、上記nビットの信号線を介して、検出部10_1,・・・、および10_nから出力信号CompOut1,・・・、およびCompOutnを受け取る。合否判定回路302は、タイマーカウンタ値と、出力信号CompOut1,・・・、およびCompOutnとを用いて、検出部10_1,・・・、および10_n中のコンパレータの合否を判定する。当該コンパレータの合否判定では、コンパレータにしきい値故障が生じているか否かの判定が行われる。

0038

また、合否判定回路302は、ラッチされたタイマーカウンタ値をデータレジスタ303に転送し、データレジスタ303は、当該転送されたタイマーカウンタ値を取り込む。

0039

<1−2>動作
次に、半導体装置1の動作について説明する。

0040

検出部10_1,・・・,および10_nの各々は、上述した2つのモードで動作することができる。一方のモードは、機能監視モードであり、他方のモードはコンパレータ診断モードである。以下の説明では、検出部10_1を例に挙げて説明するが、他の検出部についても同様である。

0041

検出部10_1は、機能監視モードでは、対応するモニタノードm1に印加される監視対象の機能が動作している電圧が監視されるように動作する。検出部10_1は、コンパレータ診断モードでは、検出部10_1中のコンパレータCMP_1が診断されるように動作する。検出部10_1のモードは、対応付けられているスイッチSW1_1のオンおよびオフにより切り替えられる。スイッチSW1_1がオフであると、検出部10_1は機能監視モードにある。スイッチSW1_1がオンであると、検出部10_1はコンパレータ診断モードにある。他の検出部についても同様である。

0042

<1−2−1>機能監視モードでの動作
機能監視モードでは、上述したようにスイッチSW1_1がオフ状態である。このため、コンパレータCMP_1の非反転入力端子には、モニタノードm1に印加される監視対象の機能が動作している電圧を、抵抗R2_1と抵抗R3_1とで分圧した電圧Tinが印加される。

0043

また、上述したように、コンパレータCMP_1の出力端子はノードN5_1に接続され、ノードN5_1にはスイッチSW2_1が接続される。したがって、例えば、出力信号CompOut1がLレベルのとき、スイッチSW2_1はオフ状態であり、出力信号CompOut1がHレベルのとき、スイッチSW2_1はオン状態である。

0044

出力信号CompOut1がLレベル、すなわち、スイッチSW2_1がオフ状態のとき、コンパレータCMP_1の反転入力端子には、電圧源VBGにより印加される電圧を抵抗R4_1と抵抗R5_1とで分圧した電圧が印加される。

0045

出力信号CompOut1がHレベル、すなわち、スイッチSW2_1がオン状態のとき、コンパレータCMP_1の反転入力端子には、電圧源VBGにより印加される電圧を、抵抗R4_1と、抵抗R5_1およびR6_1の合成抵抗とで分圧した電圧が印加される。抵抗R5_1およびR6_1の合成抵抗は抵抗R5_1より小さいので、スイッチSW2_1がオフ状態のときと比較して、コンパレータCMP_1の反転入力端子に印加される電圧が低くなる。

0046

以上まとめると、非反転入力端子に印加される電圧が、反転入力端子に印加される電圧より低く、ゆえに出力信号CompOut1がLレベルであるときには、反転入力端子にはより高い電圧(Hレベルしきい値の電圧)が印加されている。一方、非反転入力端子に印加される電圧が、反転入力端子に印加される電圧より高く、ゆえに出力信号CompOut1がHレベルであるときには、反転入力端子にはより低い電圧(Lレベルしきい値の電圧)が印加されている。

0047

したがって、出力信号CompOut1がLレベルからHレベルに立ち上がるのは、上記非反転入力端子に印加される電圧が、Hレベルしきい値の電圧より高くなるときである。一方、出力信号CompOut1がHレベルからLレベルに立ち下がるのは、上記非反転入力端子に印加される電圧が、Lレベルしきい値の電圧より低くなるときである。このため、半導体装置1によると、上記非反転入力端子に印加される電圧がHレベルしきい値の電圧より高くなったりLレベルしきい値の電圧より低くなったりすることを検知することが可能となる。

0048

こうして、機能監視モードでは、出力信号CompOut1により、上記Hレベルしきい値の電圧とLレベルしきい値の電圧とに対応する予め設定された電圧範囲内で監視対象の機能が動作しているか否かを検知することが可能となる。これにより、監視対象の機能が当該電圧範囲内で動作していない故障を検出することが可能となる。

0049

<1−2−2>コンパレータ診断モードでの動作
コンパレータ診断モードでは、上述したようにスイッチSW1_1がオン状態である。このため、コンパレータCMP_1の非反転入力端子には、バッファアンプAMP1によりノードN2に印加される三角波形の電圧と、抵抗R1_1,R2_1,およびR3_1とで決まる電圧Tinが印加される。

0050

タイマーカウンタCTは、矩形波変換回路301から供給される上記矩形波信号がHレベルからLレベルに立ち下がる時刻を第1計測開始時刻として、タイマーカウンタ値に基づいて時間の計測を開始する。その後、タイマーカウンタCTは、電圧Tinが徐々に上昇して出力信号CompOut1がLレベルからHレベルに立ち上がる時刻のタイマーカウンタ値をラッチする。また、タイマーカウンタCTは、例えば、上記矩形波信号がLレベルからHレベルに立ち上がる時刻を第2計測開始時刻として、タイマーカウンタ値に基づいて時間の計測を開始する。その後、タイマーカウンタCTは、電圧Tinが徐々に下降して出力信号CompOut1がHレベルからLレベルに立ち下がる時刻のタイマーカウンタ値をラッチする。

0051

次に、合否判定回路302は、上記ラッチされたタイマーカウンタ値に基づいて上記合否判定を実行する。具体的には、合否判定回路302は、上記第1計測開始時刻を基準にラッチされたタイマーカウンタ値が第1OK範囲内にあるか否かを判定する。第1OK範囲は、電圧Tinが徐々に上昇して上記Hレベルしきい値の電圧と同じ大きさになるタイミングを含む、例えばコンパレータCMP_1がしきい値故障をしていないと判定するのに許容される時間期間に相当する。また、合否判定回路302は、上記第2計測開始時刻を基準にラッチされたタイマーカウンタ値が第2OK範囲内にあるか否かを判定する。第2OK範囲は、電圧Tinが徐々に下降して上記Lレベルしきい値の電圧と同じ大きさになるタイミングを含む、例えばコンパレータCMP_1がしきい値故障をしていないと判定するのに許容される時間期間に相当する。

0052

上記第1計測開始時刻から第1OK範囲の下限および上限までの時間と、上記第2計測開始時刻から第2OK範囲の下限および上限の時間は、例えば、電圧発生回路201により発生される三角波形の電圧と、バッファアンプAMP1の増幅の度合いと、抵抗R1_1,R2_1,およびR3_1と、コンパレータCMP_1の上記Hレベルしきい値の電圧およびLレベルしきい値の電圧とに基づいて、合否判定回路302において予め設定されている。

0053

合否判定回路302は、上記第1計測開始時刻を基準にラッチされたタイマーカウンタ値が第1OK範囲内にあると判定した場合、あるいは、上記第2計測開始時刻を基準にラッチされたタイマーカウンタ値が第2OK範囲内にあると判定した場合、合否判定回路302の第2出力端子から、信号ErrorをLレベルで出力する。一方、合否判定回路302は、上記第1計測開始時刻を基準にラッチされたタイマーカウンタ値が第1OK範囲内にないと判定した場合、あるいは、上記第2計測開始時刻を基準にラッチされたタイマーカウンタ値が第2OK範囲内にないと判定した場合、上記第2出力端子から、信号ErrorをHレベルで出力する。信号ErrorがHレベルであることは、コンパレータCMP_1において実際に比較されているとみなし得る電圧が上述した許容の範囲外であり、コンパレータCMP_1がしきい値故障していると判定されたことを示す。

0054

なお、合否判定回路302における上記第1OK範囲および第2OK範囲の選択は、例えば、検出部に対応付けられているスイッチの制御信号と、上記矩形波信号が立ち下がったか立ち上がったかとに基づくものである。例えば、合否判定回路302は、検出部10_1に対応付けられているスイッチSW1_1の制御信号SelfTest_1がHレベルであることと、上記矩形波信号のHレベルからLレベルへの立ち下がりとを検知することに基づいて、検出部10_1のコンパレータCMP_1のしきい値故障の診断に用いるように設定されている第1OK範囲を選択する。また、合否判定回路302は、制御信号SelfTest_1がHレベルであることと、上記矩形波信号のLレベルからHレベルへの立ち上がりとを検知することに基づいて、検出部10_1のコンパレータCMP_1のしきい値故障の診断に用いるように設定されている第2OK範囲を選択する。

0055

なお、各検出部中のコンパレータ間で、上記Hレベルしきい値の電圧および/またはLレベルしきい値の電圧は異なる値に設定されていてもよい。この場合、各コンパレータについての、当該コンパレータの非反転入力端子への入力電圧が徐々に上昇してHレベルしきい値の電圧と同じ大きさになるタイミングと、当該入力電圧が徐々に下降してLレベルしきい値の電圧と同じ大きさになるタイミングとのうちの少なくとも一方が一致するように、上記抵抗R1_1,・・・,R1_nのうちの各検出部に対応付けられている抵抗の値を設計してもよい。また、各コンパレータについて、上記第1OK範囲および/または第2OK範囲を一致するように設計してもよい。

0056

さらに、合否判定回路302は、上記第1計測開始時刻または第2計測開始時刻を基準にラッチされたタイマーカウンタ値に基づいて、コンパレータCMP_1において実際に比較されているとみなし得る電圧、コンパレータCMP_1において実際に比較されているとみなし得る電圧と上記Hレベルしきい値の電圧またはLレベルしきい値の電圧との差異、コンパレータCMP_1において実際に比較されているとみなし得る電圧と上記第1OK範囲または第2OK範囲との差異を算出するようにしてもよい。

0057

上記のように、タイマーカウンタ値は、データレジスタ303に取り込まれる。このため、(図示していない)通信装置を通じて、コンパレータCMP_1において実際に比較されているとみなし得る電圧をモニタすることも可能になり、半導体装置1の外部の装置において判断を行うことも可能となる。

0058

また、検出部10_1中のコンパレータCMP_1のしきい値故障の診断を行う場合に、制御システム3への通知を行うか否かを制御することが可能である。例えば、制御信号SelfTest_1aがHレベルの場合、AND回路AND_1の出力端子から、コンパレータCMP_1からの出力信号CompOut1と同じ論理レベルで出力信号CompOut_1が出力される。一方、制御信号SelfTest_1aがLレベルの場合、AND回路AND_1の出力端子から、出力信号CompOut_1がLレベルで出力される。

0059

上記の動作を、タイミングチャートを用いながら時間に沿って説明する。
図3Aおよび図3Bは、第1実施形態に係る半導体装置1の動作において使用される種々の信号の時間変化の一例を示すタイミングチャートである。なお、図3Aおよび図3Bに示すタイミングチャートは、スイッチSW1_1をオン状態にして、検出部10_1中のコンパレータCMP_1からの出力信号CompOut1に基づいてコンパレータCMP_1のしきい値故障の診断を行う際のタイミングチャートの一例である。検出部10_1に対応付けられているAND回路AND_1において上記制御信号SelfTest_1aをHレベルで入力することにより、AND回路AND_1の出力端子から、上記出力信号CompOut1と同じ論理レベルで出力信号CompOut_1が、例えば制御システム3に出力されるようにしている。

0060

コンパレータCMP_1の非反転入力端子に印加される電圧Tinは三角波形であり、時刻t11から時刻t14までの間、電圧Tinは単調増加する。矩形波変換回路301から合否判定回路302に供給される矩形波信号は、時刻t11においてHレベルからLレベルに立ち下がり、Lレベルを時刻t14まで維持する。

0061

合否判定回路302において、タイマーカウンタCTが、時刻t11を第1計測開始時刻として、タイマーカウンタ値に基づいて時間の計測を開始する。ここで、時刻t11から時刻t14までの間に、電圧Tinが徐々に上昇して、合否判定回路302に入力されるコンパレータCMP_1からの出力信号CompOut1が、時刻taにおいてLレベルからHレベルに立ち上がる。タイマーカウンタCTは、この時刻taのタイマーカウンタ値をラッチする。

0062

合否判定回路302は、時刻t11を基準にラッチされたタイマーカウンタ値に基づいて上記合否判定を実行する。具体的には、合否判定回路302は、時刻t11を基準にラッチされたタイマーカウンタ値が第1OK範囲内にあるか否かを判定する。第1OK範囲は、電圧Tinが徐々に上昇して上記Hレベルしきい値の電圧と同じ大きさになるタイミングを含む、例えばコンパレータCMP_1がしきい値故障をしていないと判定するのに許容される時刻t12から時刻t13までの時間期間に相当する。時刻t11から時刻t12までの時間、および、時刻t11から時刻t13までの時間が、合否判定回路302において予め設定されている。すなわち、時刻t11からカウントを開始したときの時刻t12およびt13のときにタイマーカウンタ値が有するはずの値が予め合否判定回路302において保持されている。そして、合否判定回路302は、時刻t12およびt13に対応するカウンタ値の間に、時刻taでラッチされたタイマーカウンタ値が収まっているか否かを判定する。

0063

図3Aの例では、時刻t11を基準にラッチされたタイマーカウンタ値が第1OK範囲内にある。したがって、合否判定回路302は、時刻t11を基準にラッチされたタイマーカウンタ値が第1OK範囲内にあるとの判定に応じて、合否判定回路302の第2出力端子から、信号ErrorをLレベルで出力する。

0064

時刻t14から時刻t17までの間、電圧Tinは単調減少する。上記矩形波信号は、時刻t14においてLレベルからHレベルに立ち上がり、Hレベルを時刻t17まで維持する。

0065

合否判定回路302において、タイマーカウンタCTが、時刻t14を第2計測開始時刻として、タイマーカウンタ値に基づいて時間の計測を開始する。ここで、時刻t14から時刻t17までの間に、電圧Tinが徐々に下降して、上記出力信号CompOut1が、時刻tbにおいてHレベルからLレベルに立ち下がる。タイマーカウンタCTは、この時刻tbのタイマーカウンタ値をラッチする。

0066

合否判定回路302は、時刻t14を基準にラッチされたタイマーカウンタ値に基づいて上記合否判定を実行する。具体的には、合否判定回路302は、時刻t14を基準にラッチされたタイマーカウンタ値が第2OK範囲内にあるか否かを判定する。第2OK範囲は、電圧Tinが徐々に下降して上記Lレベルしきい値の電圧と同じ大きさになるタイミングを含む、例えばコンパレータCMP_1がしきい値故障をしていないと判定するのに許容される時刻t15から時刻t16までの時間期間に相当する。時刻t14から時刻t15までの時間、および、時刻t14から時刻t16までの時間が、合否判定回路302において予め設定されている。すなわち、時刻t14からカウントを開始したときの時刻t15およびt16のときにタイマーカウンタ値が有するはずの値が予め合否判定回路302において保持されている。そして、合否判定回路302は、時刻t15およびt16に対応するカウンタ値の間に、時刻tbでラッチされたタイマーカウンタ値が収まっているか否かを判定する。

0067

図3Aの例では、時刻t14を基準にラッチされたタイマーカウンタ値が第2OK範囲内にある。したがって、合否判定回路302は、時刻t14を基準にラッチされたタイマーカウンタ値が第2OK範囲内にあるとの判定に応じて、合否判定回路302の第2出力端子から、信号ErrorをLレベルで出力する。

0068

一方、図3Bの例では、時刻t11を基準にラッチされたタイマーカウンタ値が第1OK範囲内にない。したがって、合否判定回路302は、時刻t11を基準にラッチされたタイマーカウンタ値が第1OK範囲内にないとの判定に応じて、合否判定回路302の第2出力端子から、信号ErrorをHレベルで、上記矩形波信号がLレベルからHレベルに立ち上がる時刻t14まで出力する。

0069

また、図3Bの例では、時刻t14を基準にラッチされたタイマーカウンタ値が第2OK範囲内にない。したがって、合否判定回路302は、時刻t14を基準にラッチされたタイマーカウンタ値が第2OK範囲内にないとの判定に応じて、合否判定回路302の第2出力端子から、信号ErrorをHレベルで、上記矩形波信号がHレベルからLレベルに立ち下がる時刻t17まで出力する。

0070

図4Aおよび図4Bは、第1実施形態に係る半導体装置1の動作において使用される種々の信号の時間変化の別の例を示すタイミングチャートである。なお、図4Aおよび図4Bに示すタイミングチャートは、図3Aおよび図3Bと同様に、スイッチSW1_1をオン状態にして、検出部10_1中のコンパレータCMP_1からの出力信号CompOut1に基づいてコンパレータCMP_1のしきい値故障の診断を行う際のタイミングチャートの一例である。検出部10_1に対応付けられているAND回路AND_1において上記制御信号SelfTest_1aをLレベルで入力することにより、AND回路AND_1からの出力信号CompOut_1を、例えば制御システム3に常にLレベルで出力するようにしている。このような制御は、例えば、半導体装置1を含むシステムが通常動作中、コンパレータによる機能監視が不要なタイミングがある場合に制御システム3に異常通知しないでコンパレータの故障診断を行うために行ってもよい。

0071

制御信号SelfTest1aが常にLレベルであることと、出力信号CompOut_1が常にLレベルであることとを除いて、図4Aに示すタイミングチャートは図3Aに示したタイミングチャートと同一であり、図4Bに示すタイミングチャートは図3Bに示したタイミングチャートと同一である。

0072

<1−3>効果
図5は、第1実施形態の比較例に係る半導体装置4の回路構成の一例を示す図である。
半導体装置4は、コンパレータCMPを含む検出部10、ならびに、診断部40および50を含む。半導体装置4は、診断部40および50を利用してコンパレータの故障を検出可能である。

0073

検出部10は、以下で説明するように、上記で詳細に説明した検出部10_1と同様の構成である。

0074

検出部10は、コンパレータCMP、抵抗R2,R3,R4,R5,およびR6、ならびにスイッチSW2を含む。

0075

抵抗R2の第1端子はモニタノードm0に接続され、抵抗R2の第2端子はノードN7に接続される。モニタノードm0は、監視対象の機能に選択的に接続される。

0076

抵抗R3の第1端子はノードN7に接続され、抵抗R3の第2端子は接地される。

0077

抵抗R4の第1端子は電圧源VBGに接続され、抵抗R4の第2端子はノードN8に接続される。

0078

抵抗R5の第1端子はノードN8に接続され、抵抗R5の第2端子は接地される。

0079

抵抗R6の第1端子はノードN8に接続され、抵抗R6の第2端子はスイッチSW2の第1端子に接続される。スイッチSW2の第2端子は接地され、スイッチSW2のゲートはノードN9に接続される。スイッチSW2は、例えばトランジスタである。

0080

コンパレータCMPの非反転入力端子はノードN7に接続され、コンパレータCMPの反転入力端子はノードN8に接続され、さらに、コンパレータCMPの出力端子はノードN9に接続される。

0081

コンパレータCMPは、非反転入力端子に印加される電圧と、反転入力端子に印加される電圧との比較を行い、コンパレータCMPの上記出力端子から、当該比較の結果を示す出力信号CompOutを出力する。

0082

上記で検出部10_1について詳細に説明したように、コンパレータCMPの反転入力端子に印加される電圧は、Hレベルしきい値の電圧とLレベルしきい値の電圧とのいずれかになり、半導体装置4では、上記非反転入力端子に印加される電圧がHレベルしきい値の電圧より高くなったりLレベルしきい値の電圧より低くなったりすることを検知することが可能となる。

0083

診断部40は、上記非反転入力端子に印加される電圧に影響する回路であり、電圧源V1、抵抗R7およびR8、ならびに、スイッチSW3およびSW4を含む。

0084

電圧源V1は、スイッチSW3の第1端子に接続され、スイッチSW3の第2端子は、抵抗R7の第1端子に接続される。抵抗R7の第2端子は上記ノードN7に接続される。スイッチSW3は例えばトランジスタであり、スイッチSW3のゲートに入力される制御信号T1によりオン状態とオフ状態との間の切り替えが制御される。例えば、制御信号T1がLレベルのときスイッチSW3はオフ状態であり、制御信号T1がHレベルのときスイッチSW3はオン状態である。

0085

抵抗R8の第1端子は上記ノードN7に接続され、抵抗R8の第2端子は、スイッチSW4の第1端子に接続される。スイッチSW4の第2端子は接地される。スイッチSW4は例えばトランジスタであり、スイッチSW4のゲートに入力される制御信号T2によりオン状態とオフ状態との間の切り替えが制御される。例えば、制御信号T2がLレベルのときスイッチSW4はオフ状態であり、制御信号T2がHレベルのときスイッチSW4はオン状態である。

0086

スイッチSW3およびSW4がオフ状態のとき、コンパレータCMPの非反転入力端子には、モニタノードm0に印加される監視対象の機能が動作している電圧を、抵抗R2と抵抗R3とで分圧した電圧Tinが印加される。この場合、上記で検出部10_1について詳細に説明したのと同様に、出力信号CompOutにより、上記Hレベルしきい値の電圧とLレベルしきい値の電圧とに対応する予め設定された範囲内で監視対象の機能が動作しているか否かを検知することが可能となる。これにより、監視対象の機能が当該電圧範囲内で動作していない故障を検出することが可能となる。例えば、このときに印加される電圧Tinが、監視対象の機能が正常動作している場合に上記Lレベルしきい値の電圧より高く上記Hレベルしきい値の電圧より低くなるように、抵抗R2およびR3を設計する。

0087

スイッチSW3がオン状態かつスイッチSW4がオフ状態のとき、コンパレータCMPの非反転入力端子には、電圧源V1により印加される電圧と、抵抗R2,R3,およびR7とで決まる電圧Tinが印加される。例えば、このときに印加される電圧Tinが上記Hレベルしきい値の電圧より高くなるように、電圧源V1および抵抗R7を設計する。

0088

スイッチSW3およびSW4がオン状態のとき、コンパレータCMPの非反転入力端子には、電圧源V1により印加される電圧と、抵抗R2,R3,R7,およびR8とで決まる電圧Tinが印加される。例えば、このときに印加される電圧Tinが上記Lレベルしきい値の電圧より低くなるように、電圧源V1、ならびに、抵抗R7およびR8を設計する。

0089

診断部50は、しきい値合否判定回路501およびトリガ回路502を含む。

0090

しきい値合否判定回路501の第1入力端子は、上記ノードN9に接続される。

0091

トリガ回路502の第1入力端子には、上記制御信号T1が入力され、トリガ回路502の第2入力端子には、上記制御信号T2が入力される。トリガ回路502の出力端子は、しきい値合否判定回路501の第2入力端子に接続される。

0092

しきい値合否判定回路501は、ノードN9を介して、コンパレータCMPからの出力信号CompOutを受け取る。また、しきい値合否判定回路501は、トリガ回路502からの出力信号を受け取る。

0093

診断部40および50を用いて行うコンパレータの故障の診断では、例えば、先ず制御信号T1およびT2をともにLレベルにした状態から、制御信号T2をLレベルに維持したまま制御信号T1をLレベルからHレベルにした際に第1診断を行い、次に、制御信号T1をHレベルに維持したまま制御信号T2をLレベルからHレベルにした際に第2診断を行う。

0094

トリガ回路502は、制御信号T1がLレベルからHレベルに立ち上がった際に、トリガ回路502の出力端子から、制御信号T1の立ち上がりを示す第1トリガ信号を出力する。トリガ回路502は、制御信号T2がLレベルからHレベルに立ち上がった際に、トリガ回路502の出力端子から、制御信号T2の立ち上がりを示す第2トリガ信号を出力する。

0095

上記第1診断において、上述したように制御信号T1をLレベルからHレベルにした際に、トリガ回路502から上記第1トリガ信号が出力される。しきい値合否判定回路501は、当該第1トリガ信号に応じて、コンパレータCMPからの出力信号CompOutに基づくしきい値合否判定を行う。当該しきい値合否判定では、しきい値合否判定回路501は、出力信号CompOutがLレベルからHレベルに立ち上がることを検知するか否かを判定する。しきい値合否判定回路501は、出力信号CompOutのこのようなLレベルとHレベルとでの切り替わりを検知することに応じて、しきい値合否判定の結果として、信号ErrorをLレベルで出力する。一方、しきい値合否判定回路501は、出力信号CompOutがこのようにLレベルとHレベルとで切り替わることを検知しないことに応じて、しきい値合否判定の結果として、信号ErrorをHレベルで出力する。

0096

上記第2診断において、上述したように制御信号T1をHレベルに維持したまま制御信号T2をLレベルからHレベルにした際に、トリガ回路502から上記第2トリガ信号が出力される。しきい値合否判定回路501は、当該第2トリガ信号に応じて、出力信号CompOutに基づくしきい値合否判定を行う。当該しきい値合否判定では、しきい値合否判定回路501は、出力信号CompOutがHレベルからLレベルに立ち下がることを検知するか否かを判定する。しきい値合否判定回路501は、出力信号CompOutのこのようなLレベルとHレベルとでの切り替わりを検知することに応じて、しきい値合否判定の結果として、信号ErrorをLレベルで出力する。一方、しきい値合否判定回路501は、出力信号CompOutがこのようにLレベルとHレベルとで切り替わることを検知しないことに応じて、しきい値合否判定の結果として、信号ErrorをHレベルで出力する。

0097

上記の動作を、タイミングチャートを用いながら時間に沿って説明する。
図6Aおよび図6Bは、第1実施形態の比較例に係る半導体装置4の動作において使用される種々の信号の時間変化の一例を示すタイミングチャートである。

0098

時刻t1から時刻t2までの間、制御信号T1およびT2はLレベルを維持する。このとき、スイッチSW3およびSW4はオフ状態であり、上述したように、コンパレータCMPの非反転入力端子に印加される電圧Tinは、上記Lレベルしきい値の電圧より高く上記Hレベルしきい値の電圧より低い。

0099

時刻t2において、制御信号T2をLレベルに維持したまま、制御信号T1をLレベルからHレベルにする。このとき、スイッチSW3はオン状態かつスイッチSW4はオフ状態であり、上述したように、電圧Tinは、Hレベルしきい値の電圧より高くなる。また、制御信号T1をLレベルからHレベルにしたとき、しきい値合否判定回路501の第2入力端子に、トリガ回路502から出力される第1トリガ信号が入力される。しきい値合否判定回路501は、当該第1トリガ信号に応じて、コンパレータCMPからの出力信号CompOutに基づくしきい値合否判定を行う。

0100

図6Aの例では、しきい値合否判定回路501は、時刻t2において、コンパレータCMPからの出力信号CompOutがLレベルからHレベルに立ち上がることを検知する。しきい値合否判定回路501は、出力信号CompOutのこのようなLレベルとHレベルとでの切り替わりを検知することに応じて、しきい値合否判定の結果として、信号ErrorをLレベルで出力する。

0101

時刻t3において、制御信号T1をHレベルに維持したまま、制御信号T2をLレベルからHレベルにする。このとき、スイッチSW3およびSW4はオン状態であり、上述したように、電圧Tinは、Lレベルしきい値の電圧より低くなる。また、このとき、しきい値合否判定回路501の第2入力端子に、トリガ回路502から出力される第2トリガ信号が入力される。しきい値合否判定回路501は、当該第2トリガ信号に応じて、出力信号CompOutに基づくしきい値合否判定を行う。

0102

図6Aの例では、しきい値合否判定回路501は、時刻t3において、出力信号CompOutがHレベルからLレベルに立ち下がることを検知する。しきい値合否判定回路501は、出力信号CompOutのこのようなLレベルとHレベルとでの切り替わりを検知することに応じて、しきい値合否判定の結果として、信号ErrorをLレベルで出力する。

0103

一方、図6Bの例では、しきい値合否判定回路501は、時刻t2において、出力信号CompOutがLレベルとHレベルとで切り替わることを検知しない。しきい値合否判定回路501は、出力信号CompOutがLレベルとHレベルとで切り替わることを検知しないことに応じて、しきい値合否判定の結果として、信号ErrorをHレベルで出力する。

0104

また、図6Bの例では、しきい値合否判定回路501は、時刻t3において、出力信号CompOutがLレベルとHレベルとで切り替わることを検知しない。しきい値合否判定回路501は、出力信号CompOutがLレベルとHレベルとで切り替わることを検知しないことに応じて、しきい値合否判定の結果として、信号ErrorをHレベルで出力する。

0105

このように、図5に示した半導体装置4は、コンパレータCMPの第1入力端子にしきい値の電圧を印加させる一方で、コンパレータCMPの第2入力端子に印加させる電圧が上記Hレベルしきい値の電圧より高くなるように、あるいは、上記Lレベルしきい値の電圧より低くなるように制御する。半導体装置4は、このように上記第2入力端子に印加させる電圧の制御をしたときに、コンパレータCMPからの出力信号CompOutがLレベルとHレベルとで切り替わることを検知するか否かに基づいて、コンパレータの1/0切り替え動作が正常に行われているか否かを診断可能である。半導体装置4は、出力信号CompOutの上記切り替えを検知しなかった場合、コンパレータCMPの1/0切り替え動作が故障していると判定可能である。

0106

しかし、半導体装置4では、コンパレータCMPの出力が反転するべき条件のときに反転するかしないかの判定しかできない。このため、コンパレータCMPのしきい値の電圧がどうなっているのかを判断することができない。すなわち、半導体装置4でのしきい値故障診断では、コンパレータCMPが設計されたHレベルしきい値および/またはLレベルしきい値を有するか否かの判定しかできない。

0107

これに対して、上記第1実施形態に係る半導体装置1は、コンパレータの第1入力端子にしきい値の電圧を印加させ、当該コンパレータの第2入力端子に三角波形の電圧を印加させる。三角波形の電圧では、電圧が単調増加する時間期間と、電圧が単調減少する時間期間とがあり、任意の時刻を基準にしてその電圧の大きさが定まる。このため、コンパレータは、種々の相違する大きさの電圧を、コンパレータにおいて実際に比較されているとみなし得る電圧と比較し、当該比較の結果を示す出力信号を出力する。

0108

例えば、半導体装置1は、上記出力信号がHレベルとLレベルとで切り替わるタイミングが、コンパレータへの第2入力端子に印加される上記三角波形の電圧が上記しきい値の電圧と同じ大きさになるタイミングを含むOK範囲内にあるか否かを判定する。上記タイミングがOK範囲内にない場合、上記コンパレータにおいて実際に比較されているとみなし得る電圧が、予め設計されたしきい値の電圧と許容範囲を超えて異なっており、ゆえに、半導体装置1は、例えば回路内のリーク電流や回路オープン由来するしきい値故障が生じていると判定可能である。このように、半導体装置1では、しきい値電圧が或る範囲内にあるかどうかに基づくコンパレータのしきい値故障判定を行うことが可能となる。半導体装置1では、検出されたしきい値故障を、半導体装置1が接続される制御システム3に通知すること、および/または、通信装置を通じて外部装置に通知することが可能である。

0109

さらに、上記第1実施形態に係る半導体装置1では、以下に述べるような効果も奏せられる。

0110

一般的に、コンパレータは、上述した機能監視モードにおける場合のように、システム的異常検出を行ったりシステムの動作モード等が移行するための検出を行ったりする、機能監視を行う回路として使用される。システムが通常動作している間には、コンパレータは通常このような動作をしており、ゆえに、コンパレータの故障診断を行うことはできない。このため、コンパレータの故障診断は通常、システムが一回起動して動作する毎に一度だけ、システム全体がリセット中であるシステム起動前に行われる。

0111

ここで、半導体装置1は、制御システム3への信号の伝送経路に設けられたAND回路AND_1,・・・,およびAND_nを含む。例えば、半導体装置1を含むシステムが通常動作中、コンパレータによる機能監視が不要なタイミングがある場合に、AND回路の一方の入力端子に入力される制御信号をLレベルにするように制御する。これにより、半導体装置1においてコンパレータの故障診断を行ったとしても、当該コンパレータからの異常通知等を示す出力信号が制御システム3に伝送されることがない。したがって、システムの通常動作中に、制御システム3の負荷を増大させることなく、半導体装置1によるコンパレータの故障診断を実行することが可能となる。このように、半導体装置1では、システム動作中にもコンパレータの故障診断を実行することが可能となり、当該コンパレータの故障診断は、上述したように制御システムの負荷を増大させることがないため繰り返し実行可能である。このように、半導体装置1では、コンパレータの故障診断の頻度を上げることが可能となり、これにより、例えばシステムの通常動作中にもコンパレータの信頼性を保持し続けることが可能となる。

0112

また、半導体装置1は、上記三角波形の電圧が印加されるノードにスイッチを介して接続された、コンパレータを含む1以上の検出部10_1,・・・,および10_nを含み、さらに、当該1以上の検出部10_1,・・・,および10_nの各々が接続された、上記しきい値故障の診断を行う合否判定回路302を含む。このため、半導体装置1では、上記しきい値故障の診断を行いたいコンパレータを含む検出部に接続されるスイッチのみをオン状態にすることにより、任意のコンパレータのしきい値故障の診断を行うことが可能となる。また、スイッチの制御をシーケンシャルに行うことにより、各コンパレータのしきい値故障の診断をシーケンシャルに実行することが可能となる。

0113

[第2実施形態]
図7は、第2実施形態に係る半導体装置1aの回路構成の一例を示す図である。
半導体装置1aは、コンパレータを含む1以上の検出部10_1,・・・,および10_n、比較電圧発生部20、ならびに故障診断部30aを含む。半導体装置1aも、検出部10_1,・・・,および10_nの各々に含まれるコンパレータのしきい値故障を検出可能である。

0114

比較電圧発生部20の構成は、上記第1実施形態に係る半導体装置1において説明した通りであり、ここではその詳細は省略する。なお、半導体装置1aでは、比較電圧発生部20は、図示されているスイッチSW1_1,・・・,およびSW1_nを含んでいなくてもよい。

0115

検出部10_1,・・・,および10_nの構成も、上記第1実施形態において説明した通りであり、ここではその詳細は省略する。なお、半導体装置1aでは、検出部10_1中のコンパレータCMP_1の出力端子が接続されるノードを、ノードN10_1とする。例えば、半導体装置1aにおいても、検出部10_1,・・・,および10_nの各検出部の出力端子は異なるノードに接続される。

0116

次に、故障診断部30aの構成について説明する。

0117

故障診断部30aは、矩形波変換回路301、合否判定回路302_1,・・・,および302_n、データレジスタ303_1,・・・,および303_n、ならびに、AND回路AND_1,・・・,およびAND_nを含む。

0118

矩形波変換回路301の入力端子はノードN1に接続され、矩形波変換回路301の出力端子はノードN11に接続される。

0119

合否判定回路302_1,・・・,および302_nの各合否判定回路の第1入力端子は、上記ノードN11に接続される。合否判定回路302_1,・・・,および302_nの各合否判定回路は、検出部10_1,・・・,および10_nの各検出部に1対1に対応付けられている。合否判定回路302_1,・・・,および302_nの各合否判定回路の第2入力端子は、検出部10_1,・・・,および10_nのうち対応付けられている検出部中のコンパレータの出力端子に接続される。例えば、合否判定回路302_1の第2入力端子は、検出部10_1中のコンパレータCMP_1の出力端子が接続される上記ノードN10_1に接続される。合否判定回路302_1,・・・,および302_nの各合否判定回路は、データレジスタ303_1,・・・,および303_nの各データレジスタに1対1に対応付けられている。合否判定回路302_1,・・・,および302_nの各合否判定回路の第1出力端子は、データレジスタ303_1,・・・,および303_nのうち対応付けられているデータレジスタに接続される。例えば、合否判定回路302_1の第1出力端子はデータレジスタ303_1に接続される。合否判定回路302_1,・・・,および302_nの各合否判定回路は、タイマーカウンタCTを含む。

0120

AND回路AND_1,・・・,およびAND_nの各AND回路は、検出部10_1,・・・,および10_nの各検出部に1対1に対応付けられている。AND回路AND_1,・・・,およびAND_nの各AND回路の第1入力端子は、検出部10_1,・・・,および10_nのうち対応付けられている検出部に接続される。例えば、AND回路AND_1の第1入力端子は、上記ノードN10_1に接続される。AND回路AND_1,・・・,およびAND_nの各AND回路の第2入力端子にはそれぞれ、制御信号SelfTest_1a,・・・,およびSelfTest_naが入力される。AND回路AND_1,・・・,およびAND_nの各AND回路の出力端子は、例えば制御システム3に接続される。

0121

矩形波変換回路301には、ノードN1を介して、電圧発生回路201により発生された三角波形の電圧が供給される。矩形波変換回路301は、供給される三角波形の電圧を矩形波信号に変換し、変換後の矩形波信号を合否判定回路302_1,・・・,および302_nの各合否判定回路に供給する。当該矩形波信号は、例えば、上記三角波形の電圧が最小となる時刻に、HレベルからLレベルに立ち下がり、上記三角波形の電圧が最大となる時刻に、LレベルからHレベルに立ち上がる。以下では、矩形波信号がこのように振る舞う場合を例に挙げて説明するが、矩形波信号が立ち上がるときの上記三角波形の条件と、矩形波信号が立ち下がるときの上記三角波形の条件とを、上述したものと異なるものにしてもよい。上記矩形波信号は、合否判定回路302_1,・・・,および302_nの各合否判定回路中のタイマーカウンタCTに供給される。

0122

合否判定回路302_1,・・・,および302_nの各合否判定回路中のタイマーカウンタは、上記第1実施形態において合否判定回路302について説明したのと同様に、クロック信号を生成し、クロック信号の周期を計数して、計数結果をタイマーカウンタ値として保持する。合否判定回路302_1,・・・,および302_nの各合否判定回路は、対応付けられている検出部中のコンパレータから出力信号を受け取る。例えば、合否判定回路302_1は、検出部10_1中のコンパレータCMP_1から出力信号CompOut1を受け取る。合否判定回路302_1,・・・,および302_nの各合否判定回路は、上記第1実施形態において合否判定回路302について説明したのと同様に、タイマーカウンタ値と、対応付けられている検出部中のコンパレータからの出力信号とを用いて、対応付けられている検出部中のコンパレータの合否を判定する。例えば、各合否判定回路において、対応付けられている検出部についての上述した第1OK範囲および第2OK範囲が設定されている。

0123

また、合否判定回路302_1,・・・,および302_nの各合否判定回路は、ラッチされたタイマーカウンタ値を、データレジスタ303_1,・・・,および303_nのうち対応付けられているデータレジスタに転送し、データレジスタ303_1,・・・,および303_nの各データレジスタは、上記第1実施形態においてデータレジスタ303について説明したのと同様に、当該転送されたタイマーカウンタ値を取り込む。

0124

さらに、AND回路AND_1,・・・,およびAND_nの各AND回路は、上記第1実施形態において説明したのと同様の処理を行う。

0125

以上、上記第2実施形態に係る半導体装置1aも、上記第1実施形態に係る半導体装置1と同様に、コンパレータの第1入力端子にしきい値の電圧を印加させ、当該コンパレータの第2入力端子に三角波形の電圧を印加させる。したがって、半導体装置1aにおいても、上記第1実施形態において説明したのと同様に、コンパレータのしきい値故障判定を行うことが可能となる。

0126

さらに、半導体装置1aも、上記第1実施形態に係る半導体装置1と同様に、制御システム3への信号の伝送経路に設けられたAND回路AND_1,・・・,およびAND_nを含む。したがって、半導体装置1aにおいても、上記第1実施形態において説明したのと同様に、システム動作中にもコンパレータの故障診断を繰り返し実行することが可能となり、ゆえに、コンパレータの故障診断の頻度を上げることが可能となる。

0127

さらに、半導体装置1aは、上記三角波形の電圧が印加されるノードに接続された、コンパレータを含む1以上の検出部10_1,・・・,および10_nを含み、さらに、検出部10_1,・・・,および10_nの各検出部に1対1に対応付けて接続された、上記しきい値故障の診断を行う合否判定回路302_1,・・・,および302_nを含む。上記三角波形の電圧は検出部10_1,・・・,および10_nのすべてに同時に印加可能であり、合否判定回路302_1,・・・,および302_nの各合否判定回路に、対応付けられている検出部中のコンパレータからの出力信号がそれぞれ供給される。このため、合否判定回路302_1,・・・,および302_nの各合否判定回路は、対応付けられている検出部中のコンパレータのしきい値故障の診断を独立して同時にも実行可能である。

0128

[第3実施形態]
<3−1>構成
図8は、第3実施形態に係る半導体装置1bの回路構成の一例を示す図である。
半導体装置1bは、コンパレータを含む1以上の検出部10_1,・・・,および10_n、比較電圧発生部20b、ならびに故障診断部30bを含む。半導体装置1bも、検出部10_1,・・・,および10_nの各々に含まれるコンパレータのしきい値故障を検出可能である。

0129

先ず、比較電圧発生部20bの構成について説明する。

0130

比較電圧発生部20bは、電圧発生回路201b、バッファアンプAMP2、抵抗R9、キャパシタC1、ならびに、スイッチSW1_1,・・・,およびSW1_nを含む。

0131

電圧発生回路201bは、矩形波信号を発生させて、発生された矩形波信号を、出力端子上で出力する。電圧発生回路201bの出力端子はノードN12に接続される。

0132

バッファアンプAMP2の入力端子はノードN12に接続される。バッファアンプAMP2は、ノードN12を介して上記矩形波信号を受け取り、受け取った矩形波信号を増幅させて、増幅後の矩形波信号を出力端子上で出力する。

0133

抵抗R9の第1端子は、バッファアンプAMP2の出力端子に接続され、抵抗R9の第2端子はノードN13に接続される。キャパシタC1の第1端子はノードN13に接続され、キャパシタC1の第2端子は接地される。電圧発生回路201bから出力される矩形波信号から、バッファアンプAMP2、抵抗R9、およびキャパシタC1によりCR充電波形の電圧が発生され、当該CR充電波形の電圧がノードN13に印加される。当該CR充電波形の電圧では、例えば、電圧発生回路201bから出力される矩形波信号がHレベルのときに電圧が単調増加し、当該矩形波信号がLレベルのときに電圧が単調減少する。以下では、CR充電波形の電圧がこのように振る舞う場合を例に挙げて説明するが、CR充電波形において、電圧が単調増加するときの上記矩形波信号の条件と、電圧が単調減少するときの上記矩形波信号の条件とを、上述したものと異なるものにしてもよい。

0134

スイッチSW1_1,・・・,およびSW1_nの各スイッチの第1端子はノードN13に接続される。スイッチSW1_1,・・・,およびSW1_nの各スイッチは、検出部10_1,・・・,および10_nの各検出部に1対1に対応付けられている。スイッチSW1_1,・・・,およびSW1_nの各スイッチの第2端子は、検出部10_1,・・・,および10_nのうち対応付けられている検出部に接続される。例えば、スイッチSW1_1の第2端子は、検出部10_1中のコンパレータCMP_1の非反転入力端子が接続されるノードN3に接続される。

0135

スイッチSW1_1,・・・,およびSW1_nの各スイッチは、例えばトランジスタであり、各スイッチのゲートに入力される制御信号SelfTest_1,・・・,およびSelfTest_nによりオン状態とオフ状態との切り替えが制御される。スイッチSW1_1,・・・,およびSW1_nの各スイッチは、上記第1実施形態において説明したのと同様に、対応付けられている検出部にCR充電波形の電圧を供給するか否かを選択するスイッチとして機能する。例えば、スイッチSW1_1がオン状態のとき、ノードN13に印加される上記CR充電波形の電圧が上記ノードN3に印加される。スイッチSW1_1がオフ状態のとき、ノードN13と上記ノードN3との間が開放しており、ゆえに上記CR充電波形の電圧は上記ノードN3に印加されない。

0136

上記第1実施形態において説明したのと同様に、スイッチSW1_1,・・・,およびSW1_nの各スイッチのオンおよびオフにより、当該スイッチに対応付けられている検出部が、機能監視モードとコンパレータ診断モードとの間で切り替えられる。

0137

次に、検出部10_1,・・・,および10_nの構成について説明する。

0138

検出部10_1,・・・,および10_nの構成は、上記第1実施形態において説明した通りであり、ここではその詳細は省略する。なお、半導体装置1bでは、上記第1実施形態と同様、検出部10_1中のコンパレータCMP_1の出力端子はノードN5_1に接続される。例えば、半導体装置1bにおいても、検出部10_1,・・・,および10_nの各検出部の出力端子は異なるノードに接続される。

0139

最後に、故障診断部30bの構成について説明する。故障診断部30bにより、上記コンパレータ診断モードにある検出部中のコンパレータについて、上述したしきい値故障の診断が実行可能である。

0140

故障診断部30bは、合否判定回路302、データレジスタ303、ならびに、AND回路AND_1,・・・,およびAND_nを含む。

0141

合否判定回路302の第1入力端子が上記ノードN12に接続される以外は、合否判定回路302、データレジスタ303、ならびに、AND回路AND_1,・・・,およびAND_nの接続関係は、上記第1実施形態において説明したのと同様である。

0142

合否判定回路302には、ノードN12を介して、電圧発生回路201bにより発生される矩形波信号が供給される。合否判定回路302は、この矩形波信号を、第1実施形態において利用していた矩形波変換回路301からの矩形波信号の代わりに用いて、第1実施形態において説明したのと同様の処理を行う。

0143

データレジスタ303、ならびに、AND回路AND_1,・・・,およびAND_nも、第1実施形態において説明したのと同様の処理を行う。

0144

<3−2>動作
次に、半導体装置1bの動作について説明する。

0145

機能監視モードでの動作は、上記第1実施形態において説明したのと同様である。コンパレータ診断モードの動作について、以下の説明では、検出部10_1がコンパレータ診断モードで動作する場合を例に挙げて説明するが、他の検出部についても同様である。

0146

コンパレータ診断モードでは、上述したようにスイッチSW1_1がオン状態である。このため、コンパレータCMP_1の非反転入力端子には、バッファアンプAMP2、抵抗R9、およびキャパシタC1によりノードN13に印加されるCR充電波形の電圧と、抵抗R2_1およびR3_1とで決まる電圧Tinが印加される。

0147

タイマーカウンタCTは、電圧発生回路201bから供給される上記矩形波信号がLレベルからHレベルに立ち上がる時刻を第1計測開始時刻として、タイマーカウンタ値に基づいて時間の計測を開始する。その後、タイマーカウンタCTは、電圧Tinが徐々に上昇して出力信号CompOut1がLレベルからHレベルに立ち上がる時刻のタイマーカウンタ値をラッチする。また、タイマーカウンタCTは、例えば、電圧発生回路201bから供給される上記矩形波信号がHレベルからLレベルに立ち下がる時刻を第2計測開始時刻として、タイマーカウンタ値に基づいて時間の計測を開始する。その後、タイマーカウンタCTは、電圧Tinが徐々に下降して出力信号CompOut1がHレベルからLレベルに立ち下がる時刻のタイマーカウンタ値をラッチする。

0148

次に、合否判定回路302は、上記第1実施形態において説明したのと同様に、上記ラッチされたタイマーカウンタ値に基づいて上記合否判定を実行する。

0149

上記の動作を、タイミングチャートを用いながら時間に沿って説明する。
図9Aおよび図9Bは、第3実施形態に係る半導体装置1bの動作において使用される種々の信号の時間変化の一例を示すタイミングチャートである。なお、図9Aおよび図9Bに示すタイミングチャートは、スイッチSW1_1をオン状態にして、検出部10_1中のコンパレータCMP_1からの出力信号CompOut1に基づいてコンパレータCMP_1のしきい値故障の診断を行う際のタイミングチャートの一例である。検出部10_1に対応付けられているAND回路AND_1において上記制御信号SelfTest_1aをHレベルで入力することにより、AND回路AND_1の出力端子から、上記出力信号CompOut1と同じ論理レベルで出力信号CompOut_1が、例えば制御システム3に出力されるようにしている。

0150

電圧発生回路201bから合否判定回路302に供給される矩形波信号は、時刻t21においてLレベルからHレベルに立ち上がり、Hレベルを時刻t24まで維持する。コンパレータCMP_1の非反転入力端子に印加される電圧TinはCR充電波形であり、時刻t21から時刻t24までの間、電圧Tinは単調増加する。

0151

合否判定回路302において、タイマーカウンタCTが、時刻t21を第1計測開始時刻として、タイマーカウンタ値に基づいて時間の計測を開始する。ここで、時刻t21から時刻t24までの間に、電圧Tinが徐々に上昇して、合否判定回路302に入力されるコンパレータCMP_1からの出力信号CompOut1が、時刻tcにおいてLレベルからHレベルに立ち上がる。タイマーカウンタCTは、この時刻tcのタイマーカウンタ値をラッチする。

0152

合否判定回路302は、時刻t21を基準にラッチされたタイマーカウンタ値に基づいて上記合否判定を実行する。具体的には、合否判定回路302は、時刻t21を基準にラッチされたタイマーカウンタ値が第1OK範囲内にあるか否かを判定する。第1OK範囲は、電圧Tinが徐々に上昇して上記Hレベルしきい値の電圧と同じ大きさになるタイミングを含む、例えばコンパレータCMP_1がしきい値故障をしていないと判定するのに許容される時刻t22から時刻t23までの時間期間に相当する。時刻t21から時刻t22までの時間、および、時刻t21から時刻t23までの時間が、合否判定回路302において予め設定されている。すなわち、時刻t21からカウントを開始したときの時刻t22およびt23のときにタイマーカウンタ値が有するはずの値が予め合否判定回路302において保持されている。そして、合否判定回路302は、時刻t22およびt23に対応するカウンタ値の間に、時刻tcでラッチされたタイマーカウンタ値が収まっているか否かを判定する。

0153

図9Aの例では、時刻t21を基準にラッチされたタイマーカウンタ値が第1OK範囲内にある。したがって、合否判定回路302は、時刻t21を基準にラッチされたタイマーカウンタ値が第1OK範囲内にあるとの判定に応じて、合否判定回路302の第2出力端子から、信号ErrorをLレベルで出力する。

0154

上記矩形波信号は、時刻t24においてHレベルからLレベルに立ち下がり、Lレベルを時刻t27まで維持する。時刻t24から時刻t27までの間、電圧Tinは単調減少する。

0155

合否判定回路302において、タイマーカウンタCTが、時刻t24を第2計測開始時刻として、タイマーカウンタ値に基づいて時間の計測を開始する。ここで、時刻t24から時刻t27までの間に、電圧Tinが徐々に下降して、上記出力信号CompOut1が、時刻tdにおいてHレベルからLレベルに立ち下がる。タイマーカウンタCTは、この時刻tdのタイマーカウンタ値をラッチする。

0156

合否判定回路302は、時刻t24を基準にラッチされたタイマーカウンタ値に基づいて上記合否判定を実行する。具体的には、合否判定回路302は、時刻t24を基準にラッチされたタイマーカウンタ値が第2OK範囲内にあるか否かを判定する。第2OK範囲は、電圧Tinが徐々に下降して上記Lレベルしきい値の電圧と同じ大きさになるタイミングを含む、例えばコンパレータCMP_1がしきい値故障をしていないと判定するのに許容される時刻t25から時刻t26までの時間期間に相当する。時刻t24から時刻t25までの時間、および、時刻t24から時刻t26までの時間が、合否判定回路302において予め設定されている。すなわち、時刻t24からカウントを開始したときの時刻t25およびt26のときにタイマーカウンタ値が有するはずの値が予め合否判定回路302において保持されている。そして、合否判定回路302は、時刻t25およびt26に対応するカウンタ値の間に、時刻tdでラッチされたタイマーカウンタ値が収まっているか否かを判定する。

0157

図9Aの例では、時刻t24を基準にラッチされたタイマーカウンタ値が第2OK範囲内にある。したがって、合否判定回路302は、時刻t24を基準にラッチされたタイマーカウンタ値が第2OK範囲内にあるとの判定に応じて、合否判定回路302の第2出力端子から、信号ErrorをLレベルで出力する。

0158

一方、図9Bの例では、時刻t21を基準にラッチされたタイマーカウンタ値が第1OK範囲内にない。したがって、合否判定回路302は、時刻t21を基準にラッチされたタイマーカウンタ値が第1OK範囲内にないとの判定に応じて、合否判定回路302の第2出力端子から、信号ErrorをHレベルで、上記矩形波信号がHレベルからLレベルに立ち下がる時刻t24まで出力する。

0159

また、図9Bの例では、時刻t24を基準にラッチされたタイマーカウンタ値が第2OK範囲内にない。したがって、合否判定回路302は、時刻t24を基準にラッチされたタイマーカウンタ値が第2OK範囲内にないとの判定に応じて、合否判定回路302の第2出力端子から、信号ErrorをHレベルで、上記矩形波信号がLレベルからHレベルに立ち上がる時刻t27まで出力する。

0160

<3−3>効果
上記第3実施形態に係る半導体装置1bは、コンパレータの第1入力端子にしきい値の電圧を印加させ、当該コンパレータの第2入力端子にCR充電波形の電圧を印加させる。CR充電波形の電圧においても、上記第1実施形態において利用する三角波形の電圧と同様に、電圧が単調増加する時間期間と、電圧が単調減少する時間期間とがあり、任意の時刻を基準にしてその電圧の大きさが定まる。このため、コンパレータは、種々の相違する大きさの電圧を、コンパレータにおいて実際に比較されているとみなし得る電圧と比較し、当該比較の結果を示す出力信号を出力する。

0161

例えば、半導体装置1bは、上記出力信号がHレベルとLレベルとで切り替わるタイミングが、コンパレータへの第2入力端子に印加される上記CR充電波形の電圧が上記しきい値の電圧と同じ大きさになるタイミングを含むOK範囲内にあるか否かを判定する。上記タイミングがOK範囲内にない場合、半導体装置1bは、上記コンパレータにおいて実際に比較されているとみなし得る電圧が、予め設計されたしきい値の電圧と許容範囲を超えて異なっており、ゆえに、しきい値故障が生じていると判定可能である。このように、半導体装置1bにおいても、上記第1実施形態に係る半導体装置1と同様に、しきい値電圧が或る範囲内にあるかどうかに基づくコンパレータのしきい値故障判定を行うことが可能となる。

0162

さらに、半導体装置1bも、上記第1実施形態に係る半導体装置1と同様に、制御システム3への信号の伝送経路に設けられたAND回路AND_1,・・・,およびAND_nを含む。したがって、半導体装置1bにおいても、上記第1実施形態において説明したのと同様に、システム動作中にもコンパレータの故障診断を繰り返し実行することが可能となり、ゆえに、コンパレータの故障診断の頻度を上げることが可能となる。

0163

また、半導体装置1bは、上記CR充電波形の電圧が印加されるノードにスイッチを介して接続された、コンパレータを含む1以上の検出部10_1,・・・,および10_nを含み、さらに、当該1以上の検出部10_1,・・・,および10_nの各々が接続された、上記しきい値故障の診断を行う合否判定回路302を含む。このため、半導体装置1bでは、上記第1実施形態において説明したのと同様に、上記しきい値故障の診断を行いたいコンパレータを含む検出部に接続されるスイッチのみをオン状態にすることにより、任意のコンパレータのしきい値故障の診断を行うことが可能となる。また、上記第1実施形態において説明したのと同様に、スイッチの制御をシーケンシャルに行うことにより、各コンパレータのしきい値故障の診断をシーケンシャルに実行することが可能となる。

0164

[第4実施形態]
図10は、第4実施形態に係る半導体装置1cの回路構成の一例を示す図である。
半導体装置1cは、コンパレータを含む1以上の検出部10_1,・・・,および10_n、比較電圧発生部20b、ならびに故障診断部30cを含む。半導体装置1cも、検出部10_1,・・・,および10_nの各々に含まれるコンパレータのしきい値故障を検出可能である。

0165

比較電圧発生部20bの構成は、電圧発生回路201bの出力端子およびバッファアンプAMP2の入力端子が接続されるノードをノードN14としている以外は、上記第3実施形態において説明したのと同様であり、ここではその詳細は省略する。なお、半導体装置1cでは、比較電圧発生部20bは、図示されているスイッチSW1_1,・・・,およびSW1_nを含んでいなくてもよい。

0166

検出部10_1,・・・,および10_nの構成は、上記第1実施形態において説明した通りであり、ここではその詳細は省略する。なお、半導体装置1cでは、上記第2実施形態と同様に、検出部10_1中のコンパレータCMP_1の出力端子が接続されるノードを、ノードN10_1とする。例えば、半導体装置1cにおいても、検出部10_1,・・・,および10_nの各検出部の出力端子は異なるノードに接続される。

0167

次に、故障診断部30cの構成について説明する。

0168

故障診断部30cは、合否判定回路302_1,・・・,および302_n、データレジスタ303_1,・・・,および303_n、ならびに、AND回路AND_1,・・・,およびAND_nを含む。

0169

合否判定回路302_1,・・・,および302_nの各合否判定回路の第1入力端子が上記ノードN14に接続される以外は、合否判定回路302_1,・・・,および302_n、データレジスタ303_1,・・・,および303_n、ならびに、AND回路AND_1,・・・,およびAND_nの接続関係は、上記第2実施形態において説明したのと同様である。

0170

合否判定回路302_1,・・・,および302_nの各合否判定回路には、ノードN14を介して、電圧発生回路201bにより発生される矩形波信号が供給される。合否判定回路302_1,・・・,および302_nは、この矩形波信号を、第1実施形態において利用していた矩形波変換回路301からの矩形波信号の代わりに用いて、第3実施形態において合否判定回路302について説明したのと同様の処理を行う。

0171

データレジスタ303_1,・・・,および303_nの各データレジスタは、上記第1実施形態においてデータレジスタ303について説明したのと同様の処理を行う。さらに、AND回路AND_1,・・・,およびAND_nの各AND回路も、上記第1実施形態において説明したのと同様の処理を行う。

0172

以上、上記第4実施形態に係る半導体装置1cも、上記第3実施形態に係る半導体装置1bと同様に、コンパレータの第1入力端子にしきい値の電圧を印加させ、当該コンパレータの第2入力端子にCR充電波形の電圧を印加させる。したがって、半導体装置1cにおいても、上記第1実施形態において説明したのと同様に、コンパレータのしきい値故障判定を行うことが可能となる。

0173

さらに、半導体装置1cも、上記第1実施形態に係る半導体装置1と同様に、制御システム3への信号の伝送経路に設けられたAND回路AND_1,・・・,およびAND_nを含む。したがって、半導体装置1cにおいても、上記第1実施形態において説明したのと同様に、システム動作中にもコンパレータの故障診断を繰り返し実行することが可能となり、ゆえに、コンパレータの故障診断の頻度を上げることが可能となる。

0174

さらに、半導体装置1cは、上記CR充電波形の電圧が印加されるノードに接続された、コンパレータを含む1以上の検出部10_1,・・・,および10_nを含み、さらに、検出部10_1,・・・,および10_nの各検出部に1対1に対応付けて接続された、上記しきい値故障の診断を行う合否判定回路302_1,・・・,および302_nを含む。上記CR充電波形の電圧は検出部10_1,・・・,および10_nのすべてに同時に印加可能であり、合否判定回路302_1,・・・,および302_nの各合否判定回路に、対応付けられている検出部中のコンパレータからの出力信号がそれぞれ供給される。このため、合否判定回路302_1,・・・,および302_nの各合否判定回路は、対応付けられている検出部中のコンパレータのしきい値故障の診断を独立して同時にも実行可能である。

0175

[第5実施形態]
<5−1>構成
図11は、第5実施形態に係る半導体装置1dの回路構成の一例を示す図である。

0176

半導体装置1dは、コンパレータを含む1以上の検出部10_1d,・・・,および10_nd、比較電圧発生部20d、ならびに電圧判定部60を含む。半導体装置1dは、検出部10_1d,・・・,および10_ndの各検出部の監視対象の機能が動作している電圧の大きさを判定可能である。

0177

先ず、比較電圧発生部20dの構成について説明する。

0178

比較電圧発生部20dは、電圧発生回路201、バッファアンプAMP1、ならびに、スイッチSW1_1,・・・,およびSW1_nを含む。

0179

スイッチSW1_1,・・・,およびSW1_nの各スイッチは、検出部10_1d,・・・,および10_ndの各検出部に1対1に対応付けられている。スイッチSW1_1,・・・,およびSW1_nの各スイッチの第2端子は、検出部10_1d,・・・,および10_ndのうち対応付けられている検出部に接続される。例えば、スイッチSW1_1の第2端子は、検出部10_1d中のコンパレータCMP_1dの反転入力端子が接続されるノードN16に接続される。このようなスイッチSW1_1,・・・,およびSW1_nの各スイッチの第2端子の接続先以外は、電圧発生回路201、バッファアンプAMP1、ならびに、スイッチSW1_1,・・・,およびSW1_nの接続関係は、上記第1実施形態において説明したのと同様である。

0180

したがって、例えば、スイッチSW1_1がオン状態のとき、バッファアンプAMP1によりノードN2に印加される三角波形の電圧が、上記ノードN16に印加される。

0181

次に、検出部10_1d,・・・,および10_ndの構成について説明する。
以下では、検出部10_1dを例に挙げて説明を行うが、他の検出部も検出部10_1dと同様の構成である。

0182

検出部10_1dは、コンパレータCMP_1d、ならびに、抵抗R2_1d,R3_1d,R4_1d,およびR5_1dを含む。

0183

抵抗R2_1dの第1端子はモニタノードm1dに接続され、抵抗R2_1dの第2端子はノードN15に接続される。モニタノードm1dは、駆動回路2中の監視対象の機能に接続される。

0184

抵抗R3_1dの第1端子はノードN15に接続され、抵抗R3_1dの第2端子は接地される。

0185

抵抗R4_1dの第1端子は電圧源VBGに接続され、抵抗R4_1dの第2端子は上記ノードN16に接続される。

0186

抵抗R5_1dの第1端子は上記ノードN16に接続され、抵抗R5_1dの第2端子は接地される。

0187

コンパレータCMP_1dの非反転入力端子はノードN15に接続され、コンパレータCMP_1dの反転入力端子は上記ノードN16に接続され、さらに、コンパレータCMP_1dの出力端子はノードN17_1に接続される。例えば、検出部10_1d,・・・,および10_ndの各検出部の出力端子は異なるノードに接続される。

0188

コンパレータCMP_1dは、非反転入力端子に印加される電圧と、反転入力端子に印加される電圧との比較を行い、コンパレータCMP_1dの上記出力端子から、当該比較の結果を示す出力信号CompOut1dを出力する。例えば、出力信号CompOut1dがLレベルであることは、非反転入力端子に印加される電圧が、反転入力端子に印加される電圧より低いことを示す。一方、例えば、出力信号CompOut1dがHレベルであることは、非反転入力端子に印加される電圧が、反転入力端子に印加される電圧より高いことを示す。

0189

最後に、電圧判定部60の構成について説明する。電圧判定部60により、上述したように対応付けられているスイッチがオン状態になっている検出部の監視対象の機能について、上述した電圧の判定が実行可能である。

0190

電圧判定部60は、矩形波変換回路301、電圧判定回路602、データレジスタ303、フィルタ604、ならびに、AND回路AND_1d,・・・,およびAND_ndを含む。

0191

矩形波変換回路301の入力端子は、電圧発生回路201の出力端子が接続されるノードN1に接続され、矩形波変換回路301の出力端子はノードN18に接続される。

0192

フィルタ604の入力端子は、検出部からの出力信号を反映可能なnビットの信号線に接続される。当該nビットの信号線では、各1つのビットの信号線が、検出部10_1d,・・・,および10_ndのうち1つの検出部中のコンパレータからの出力信号を反映する。フィルタ604の出力端子は電圧判定回路602の第1入力端子に接続される。

0193

電圧判定回路602の第2入力端子はノードN18に接続される。電圧判定回路602の第1出力端子はデータレジスタ303に接続される。電圧判定回路602は、タイマーカウンタCTを含む。

0194

AND回路AND_1d,・・・,およびAND_ndの各AND回路は、検出部10_1d,・・・,および10_ndの各検出部に1対1に対応付けられている。AND回路AND_1d,・・・,およびAND_ndの各AND回路の第1入力端子は、検出部10_1d,・・・,および10_ndのうち対応付けられている検出部に接続される。例えば、AND回路AND_1dの第1入力端子は、検出部10_1d中のコンパレータCMP_1dの出力端子が接続される上記ノードN17_1に接続される。AND回路AND_1d,・・・,およびAND_ndの各AND回路の第2入力端子にはそれぞれ、制御信号SelfTest_1a,・・・,およびSelfTest_naが反転入力される。例えば、制御信号SelfTest_1a,・・・,およびSelfTest_naは各々、制御信号SelfTest_1,・・・,およびSelfTest_nのうち対応する制御信号と連動可能な信号であってもよい。AND回路AND_1d,・・・,およびAND_ndの各AND回路の出力端子は、例えば制御システム3に接続される。

0195

矩形波変換回路301には、ノードN1を介して、電圧発生回路201により発生される三角波形の電圧が供給される。矩形波変換回路301は、供給される三角波形の電圧を矩形波信号に変換し、変換後の矩形波信号を電圧判定回路602に供給する。当該矩形波信号は、例えば、上記三角波形の電圧が最小となる時刻に、HレベルからLレベルに立ち下がり、上記三角波形の電圧が最大となる時刻に、LレベルからHレベルに立ち上がる。以下では、矩形波信号がこのように振る舞う場合を例に挙げて説明するが、矩形波信号が立ち上がるときの上記三角波形の条件と、矩形波信号が立ち下がるときの上記三角波形の条件とを、上述したものと異なるものにしてもよい。上記矩形波信号は、電圧判定回路602中のタイマーカウンタCTに供給される。

0196

電圧判定回路602中のタイマーカウンタCTは、クロック信号を生成し、クロック信号の周期を計数して、計数結果をタイマーカウンタ値として保持する。電圧判定回路602はまた、フィルタ604を介して、検出部10_1d,・・・、および10_nd中のコンパレータから出力信号CompOut1d,・・・、およびCompOutndを受け取る。電圧判定回路602は、タイマーカウンタ値と、出力信号CompOut1d,・・・、およびCompOutndとを用いて、検出部10_1d,・・・、および10_ndの各検出部の監視対象の機能が動作している電圧を判定する。

0197

また、電圧判定回路602は、例えば、当該判定された電圧の大きさを示すデータをデータレジスタ303に転送し、データレジスタ303は、当該転送されたデータを取り込む。

0198

<5−2>動作
次に、半導体装置1dの動作について説明する。

0199

以下の説明では、検出部10_1dの監視対象の機能が動作している電圧が判定される場合を例に挙げて説明するが、他の検出部についても同様である。

0200

このような場合、上述したようにスイッチSW1_1がオン状態である。このため、コンパレータCMP_1dの反転入力端子には、バッファアンプAMP1によりノードN2に印加される三角波形の電圧と、抵抗R4_1dおよびR5_1dとで決まる電圧Tinが印加される。一方、コンパレータCMP_1dの非反転入力端子には、モニタノードm1dに印加される監視対象の機能が動作している電圧を、抵抗R2_1dと抵抗R3_1dとで分圧した電圧が印加される。

0201

タイマーカウンタCTは、矩形波変換回路301から供給される上記矩形波信号がHレベルからLレベルに立ち下がる時刻を第1計測開始時刻として、タイマーカウンタ値に基づいて時間の計測を開始する。その後、タイマーカウンタCTは、電圧Tinが徐々に上昇して出力信号CompOut1dがHレベルからLレベルに立ち下がる時刻のタイマーカウンタ値をラッチする。また、タイマーカウンタCTは、例えば、上記矩形波信号がLレベルからHレベルに立ち上がる時刻を第2計測開始時刻として、タイマーカウンタ値に基づいて時間の計測を開始する。その後、タイマーカウンタCTは、電圧Tinが徐々に下降して出力信号CompOut1dがLレベルからHレベルに立ち上がる時刻のタイマーカウンタ値をラッチする。

0202

次に、電圧判定回路602は、上記ラッチされたタイマーカウンタ値に基づいて上記電圧判定を実行する。具体的には、電圧判定回路602は、上記第1計測開始時刻または第2計測開始時刻を基準にラッチされたタイマーカウンタ値に基づいて、検出部10_1dの監視対象の機能が動作している電圧の大きさを判定する。

0203

上記のように、当該判定された電圧の大きさを示すデータは、データレジスタ303に取り込まれる。このため、(図示していない)通信装置を通じて、検出部10_1dの監視対象の機能が動作している電圧をモニタすることも可能になり、半導体装置1dの外部の装置において判断を行うことも可能となる。

0204

また、検出部10_1dの監視対象の機能が動作している電圧の大きさの判定を行う場合に、制御システム3への通知を行うか否かを制御することが可能である。例えば、制御信号SelfTest_1aがLレベルの場合、AND回路AND_1dの出力端子から、コンパレータCMP_1dからの出力信号CompOut1dと同じ論理レベルで出力信号CompOut_1dが出力される。一方、制御信号SelfTest_1aがHレベルの場合、AND回路AND_1dの出力端子から、出力信号CompOut_1dがLレベルで出力される。

0205

上記の動作を、タイミングチャートを用いながら時間に沿って説明する。
図12は、第5実施形態に係る半導体装置1dの動作において使用される種々の信号の時間変化の一例を示すタイミングチャートである。なお、図12に示すタイミングチャートは、スイッチSW1_1をオン状態にして、検出部10_1d中のコンパレータCMP_1dからの出力信号CompOut1dに基づいて検出部10_1dの監視対象の機能が動作している電圧の大きさを判定する際のタイミングチャートの一例である。検出部10_1dに対応付けられているAND回路AND_1dにおいて上記制御信号SelfTest_1aをLレベルで入力することにより、AND回路AND_1dの出力端子から、上記出力信号CompOut1dと同じ論理レベルで出力信号CompOut_1dが、例えば制御システム3に出力されるようにしている。

0206

コンパレータCMP_1dの反転入力端子に印加される電圧Tinは三角波形であり、時刻t31から時刻t32までの間、電圧Tinは単調増加する。矩形波変換回路301から電圧判定回路602に供給される矩形波信号は、時刻t31においてHレベルからLレベルに立ち下がり、Lレベルを時刻t32まで維持する。

0207

電圧判定回路602において、タイマーカウンタCTが、時刻t31を第1計測開始時刻として、タイマーカウンタ値に基づいて時間の計測を開始する。ここで、時刻t31から時刻t32までの間に、電圧Tinが徐々に上昇して、電圧判定回路602に入力されるコンパレータCMP_1dからの出力信号CompOut1dが、時刻teにおいてHレベルからLレベルに立ち下がる。タイマーカウンタCTは、この時刻teのタイマーカウンタ値をラッチする。

0208

電圧判定回路602は、時刻t31を基準にラッチされたタイマーカウンタ値に基づいて、検出部10_1dの監視対象の機能が動作している電圧の大きさを判定する。例えば、電圧判定回路602は、当該判定された電圧の大きさを示すデータAを、データレジスタ303に出力する。

0209

時刻t32から時刻t33までの間、電圧Tinは単調減少する。上記矩形波信号は、時刻t32においてLレベルからHレベルに立ち上がり、Hレベルを時刻t33まで維持する。

0210

電圧判定回路602において、タイマーカウンタCTが、時刻t32を第2計測開始時刻として、タイマーカウンタ値に基づいて時間の計測を開始する。ここで、時刻t32から時刻t33までの間に、電圧Tinが徐々に下降して、上記出力信号CompOut1dが、時刻tfにおいてLレベルからHレベルに立ち上がる。タイマーカウンタCTは、この時刻tfのタイマーカウンタ値をラッチする。

0211

電圧判定回路602は、時刻t32を基準にラッチされたタイマーカウンタ値に基づいて、検出部10_1dの監視対象の機能が動作している電圧の大きさを判定する。例えば、電圧判定回路602は、当該判定された電圧の大きさを示すデータBを、データレジスタ303に出力する。

0212

<5−3>効果
上記第5実施形態に係る半導体装置1dは、コンパレータの第1入力端子に三角波形の電圧を印加させ、当該コンパレータの第2入力端子に監視対象の機能が動作している電圧に基づく電圧を印加させる。三角波形の電圧では、電圧が単調増加する時間期間と、電圧が単調減少する時間期間とがあり、任意の時刻を基準にしてその電圧の大きさが定まる。このため、コンパレータは、種々の相違する大きさの電圧を、監視対象の機能が動作している電圧と比較し、当該比較の結果を示す出力信号を出力する。半導体装置1dでは、当該出力信号がHレベルとLレベルとで切り替わるタイミングに基づいて、上記監視対象の機能が動作している電圧の大きさを判定することが可能である。半導体装置1dでは、当該判定された電圧を、半導体装置1dが接続される制御システム3に通知すること、および/または、通信装置を通じて外部装置に通知することが可能である。このため、例えば、半導体装置1dにより、監視対象の機能が動作するように設定された電圧の大きさと実際に動作している電圧の大きさとの差異を算出して、当該差異をシステム全体の動作に反映させることが可能となる。

0213

[他の実施形態]
上記各実施形態において、各半導体装置について、当該半導体装置が含むコンパレータと、当該コンパレータの2つの入力端子それぞれに印加される電圧との具体例を示した。しかしながら、半導体装置は、上記で詳細に説明した構成に限定されるものではない。例えば、コンパレータの入力端子に印加される電圧を、当該コンパレータの入力端子のうち上記で説明したのとは異なる入力端子に印加するように、半導体装置を構成してもよい。このような場合、合否判定回路および電圧判定回路において実行される、信号の論理レベルに基づく各種処理を、発明の要旨を逸脱しない範囲で適宜変更してもよい。このように、例えばコンパレータは、上記で詳細に説明したような2種類の電圧がそれぞれ入力端子に印加され、当該2種類の電圧の比較に基づく出力信号を出力するものである限り、任意の構成が可能である。

0214

また、上記第1実施形態および第2実施形態では、半導体装置が三角波形の電圧を利用する場合の例について説明し、上記第3実施形態および第4実施形態では、半導体装置がCR充電波形の電圧を利用する場合の例について説明した。しかしながら、半導体装置では、三角波形の電圧およびCR充電波形の電圧の代わりに、任意の時間期間において単調増加または単調減少する任意の電圧を用いるようにしてもよい。

0215

上記第5実施形態では、半導体装置において、三角波形の電圧を利用して監視対象の機能が動作している電圧の大きさを判定する場合の構成および動作について説明した。しかしながら、半導体装置は、例えば、上記第3実施形態および第4実施形態等において説明したように、三角波形の電圧の代わりにCR充電波形の電圧等を利用して上述した電圧の判定を行う構成にしてもよい。

0216

さらに、上記第5実施形態では、半導体装置において、1以上の検出部に対して1つの電圧判定回路を接続して当該電圧判定回路により上記1以上の検出部中の任意の検出部の監視対象の機能が動作している電圧の大きさを判定する場合の構成および動作について説明した。しかしながら、半導体装置では、例えば、上記第2実施形態および第4実施形態において説明したように、検出部と電圧判定回路とを1対1に対応付けて用意して、各電圧判定回路が、対応付けられている検出部の監視対象の機能について上述した電圧の判定を行う構成にしてもよい。

0217

本明細書において“接続”とは、電気的に接続されている事を示し、例えば間に別の素子を介することを除外しない。また、上記に示した各装置の回路構成および/または動作は、例として提示したものに過ぎない。例えば、半導体装置および/または検出部の回路構成等について、この発明の要旨を逸脱しない範囲で種々変形して実施可能である。

0218

上記ではいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で種々の省略、置き換え、変更を行うことができる。これら実施形態およびその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

0219

1,1a,1b,1c,1d…半導体装置、10,10_1,・・・,10_n,10_1d,・・・,10_nd…検出部、20,20b,20d…比較電圧発生部、201,201b…電圧発生回路、30,30a,30b,30c…故障診断部、301…矩形波変換回路、302,302_1,・・・,302_n…合否判定回路、303,303_1,・・・,303_n…データレジスタ、40,50…診断部、501…しきい値合否判定回路、502…トリガ回路、60…電圧判定部、602…電圧判定回路、604…フィルタ、AMP1,AMP2…バッファアンプ、CMP_1,CMP,CMP_1d…コンパレータ、AND_1,・・・,AND_n,AND_1d,・・・,AND_nd…AND回路、CT…タイマーカウンタ、SW1_1,・・・,SW1_n,SW2_1,SW2,SW3,SW4…スイッチ、R1_1,・・・,R1_n,R2_1,R3_1,R4_1,R5_1,R6_1,R2,R3,R4,R5,R6,R7,R8,R9,R2_1d,R3_1d,R4_1d,R5_1d…抵抗、C1…キャパシタ、N1,N2,N3,N4,N5_1,・・・,N5_n,N6,N7,N8,N9,N10_1,・・・,N10_n,N11,N12,N13,N14,N15,N16,N17_1,・・・,N17_n,N18…ノード、m1,・・・,mn,m0,m1d,・・・,mnd…モニタノード、VBG,V1…電圧源、2…駆動回路、3…制御システム

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • セイコーエプソン株式会社の「 時間デジタル変換器、及びA/D変換回路」が 公開されました。( 2020/10/29)

    【課題】誤った遷移状態が取得されるおそれを低減可能な時間デジタル変換器を提供すること。【解決手段】内部状態が遷移する状態遷移をトリガー信号に基づいて開始する状態遷移部と、基準信号に同期して、状態遷移部... 詳細

  • セイコーエプソン株式会社の「 時間デジタル変換器、及びA/D変換回路」が 公開されました。( 2020/10/29)

    【課題】構成が複雑になるおそれが低減された時間デジタル変換器を提供すること。【解決手段】基準信号とトリガー信号とが入力され、前記基準信号に対する前記トリガー信号の時間イベントに対応する時間デジタル値を... 詳細

  • キヤノン株式会社の「 情報処理装置」が 公開されました。( 2020/10/29)

    【課題】機能ブロック間でデータの受け渡しを行う構成において、タイミング設計が容易となるように、機能ブロックに対するクロック供給を行う。【解決手段】同期関係にある複数の機能ブロックと、それぞれが、カウン... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ