図面 (/)

技術 自己診断装置、半導体装置及び自己診断方法

出願人 ルネサスエレクトロニクス株式会社
発明者 鑓水宏樹多木良孝
出願日 2018年8月24日 (2年4ヶ月経過) 出願番号 2018-156912
公開日 2020年2月27日 (10ヶ月経過) 公開番号 2020-030714
状態 未査定
技術分野 デジタル計算機の試験診断 電子回路の試験
主要キーワード 車両要件 ソフトウェア負荷 自己診断制御 間欠動作状態 安全度水準 最大スキャン システム動作状態 移行トリガ
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2020年2月27日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (15)

課題

高い故障検出率の達成と十分に短い起動時間を両立すること。

解決手段

自己診断装置100は、フルテストと、前記フルテストを分割した分割テストとを実行するのに必要な情報を記憶するメモリ101と、通常動作モードから低消費電力モード切り換える指示を受けた場合、フルテストを実行する、フルテストの終了後に低消費電力モードに切り替え、低消費電力モードでは、所定の時間間隔で、フルテストを分割した分割テストを順に実行する制御部102と、を備える。

概要

背景

マイクロコンピュータ自己診断処理は、自己診断の対象である複数の機能ブロックについて自己診断の実行順序を予め固定して定義することが一般的である。また、近年、プロセスの微細化により機能ブロック数が増加し、これに伴い、自己診断の実行時間も増加している。

例えば、特許文献1には、マイクロコンピュータのユーザが複数の機能ブロックについて適切な処理単位に分けて設定し、処理単位ごとに個別に自己診断処理の開始条件を設定することにより、多様な要求に対応した自己診断処理の実行スケジュールを設定することが記載されている。

また、特許文献2には、通常モード中に使用している各機能ブロックの動作頻度値を測定し、その動作頻度値の高い順に各機能ブロックのBIST実行の実行順位を決定し、低消費電力モードから通常モードへの復帰時間制限値以内に実行可能な機能ブロックのみの自己診断を行うことにより自己診断時間の増加を抑えることが記載されている。

一方、自動車の制御システムにおいては、鍵を操作すること(Key on)ことにより、各ECU(Electronic Control Unit)の動作が開始し、ECU間通信が開始する。このKey onから通信スタートまでに許容される起動時間は車両要件に応じて定められる。

他方、自動車の電気/電子システムに関する機能安全規格ISO26262にて規定される自動車用安全度水準(ASIL: Automotive Safety Integrity level)のうち高いASILを要求されるシステムでは、高い故障検出率を達成する必要がある。例えば、マイクロコントローラの自己診断としてFieldBISTを実行することが一般的である。

FieldBISTでは、テスト対象となる回路に対してテストパターンを設定し、動作させることでテストが実行される。しかしながら、Field BISTで、より多くの故障を検出して故障検出率を上げるためには多くのテストパターンが必要になりテストパターン数が多いほど実行時間は増加する。

マイクロコントローラ内の回路の故障の中には、ある特定のテストパターンでのみ検出可能な故障も存在する。そして、この特定のテストパターンの数は回路の複雑度に依存する。また、高いASILへ対応するにあたり十分な故障検出率を達成するためには、これら特定のテストパターンでしか検出できない故障も検出する必要がある。

さらに、ボディ系システムのような今まで高いASILを要求されなかったシステムにおいても、高いASILを求められるようになり、FieldBISTによる定期的な自己診断が必要になると考えられる。

概要

高い故障検出率の達成と十分に短い起動時間を両立すること。自己診断装置100は、フルテストと、前記フルテストを分割した分割テストとを実行するのに必要な情報を記憶するメモリ101と、通常動作モードから低消費電力モードに切り換える指示を受けた場合、フルテストを実行する、フルテストの終了後に低消費電力モードに切り替え、低消費電力モードでは、所定の時間間隔で、フルテストを分割した分割テストを順に実行する制御部102と、を備える。

目的

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

ルテストと、前記フルテストを分割した分割テストとを実行するのに必要な情報を記憶するメモリと、通常動作モードから低消費電力モード切り換える指示を受けた場合、フルテストを実行する、前記フルテストの終了後に低消費電力モードに切り替え、低消費電力モードでは、所定の時間間隔で、前記フルテストを分割した分割テストを順に、実行する制御部と、を備える自己診断装置

請求項2

前記自己診断装置は、診断対象回路を動作させる外部からの信号に基づいて、低消費電力モードから通常動作モードに切り替え、診断対象回路を停止させる外部からの信号に基づいて、通常動作モードから低消費電力モードに切り換えるモード制御部を備える請求項1に記載の自己診断装置。

請求項3

前記メモリは、フルテスト及び分割テストのテストパターン初期値及び結果期待値を記憶し、前記自己診断装置は、前記診断対象回路でテストを実行した結果と、結果期待値が異なる場合、前記診断対象回路に故障が発生したと判断する請求項1に記載の自己診断装置。

請求項4

前記自己診断装置は、前記分割テストを実行した履歴を記憶するデータ書き込み用メモリを備え、前記制御部は、前記データ書き込み用メモリを参照して、次に実行する分割テストを決定する請求項1に記載の自己診断装置。

請求項5

前記制御部は、前記診断対象回路をIP(Intellectual Property)単位で分割した機能ブロック別での分割テストを実行する請求項1に記載の自己診断装置。

請求項6

前記制御部は、診断対象回路をIP単位で分割した機能ブロック別に分割テストするテストパターンを生成し、前記メモリは、IP単位で分割した機能ブロック別に分割テストするテストパターンを記憶する請求項5に記載の自己診断装置。

請求項7

前記制御部は、リシードされたシードに基づいて分割テストのテストパターンを生成し、前記テストパターンでテストを行う請求項1に記載の自己診断装置。

請求項8

前記制御部は、未検出故障に対するテストパターンを作成する自動テストパターン生成器と、自動テストパターン生成器により生成された各テストパターンに対応するシードを生成するシード変換部を備え、前記制御部は、シード変換部により生成されたシードに基づいて分割テストのテストパターンを生成し、前記テストパターンでテストを行う請求項7に記載の自己診断装置。

請求項9

前記制御部は、前記診断対象回路に対して、前記フルテスト及び前記分割テストを実行する診断回路を備える請求項1に記載の自己診断装置。

請求項10

フルテストと、前記フルテストを分割した(複数の)分割テストとを記憶するメモリと、通常動作モードから低消費電力モードに切り換える指示を受けた場合フルテストを実行し、前記フルテストの終了後に低消費電力モードに切り替え、低消費電力モードでは、所定の時間間隔で、前記フルテストを分割した分割テストを順に実行する制御回路と、を備える半導体装置

請求項11

前記半導体装置は、診断対象回路を動作させる外部からの信号に基づいて、低消費電力モードから通常動作モードに切り替え、診断対象回路を停止させる外部からの信号に基づいて、通常動作モードから低消費電力モードに切り換えるモード制御部を備える請求項10に記載の半導体装置。

請求項12

前記メモリは、フルテスト及び分割テストのテストパターン、初期値及び結果期待値を記憶し、前記半導体装置は、前記診断対象回路でテストを実行した結果と、結果期待値が異なる場合、前記診断対象回路に故障が発生したと判断する請求項10に記載の半導体装置。

請求項13

前記半導体装置は、前記分割テストを実行した履歴を記憶するデータ書き込み用メモリを備え、前記制御回路は、前記データ書き込み用メモリを参照して、次に実行する分割テストを決定する請求項10に記載の半導体装置。

請求項14

前記制御回路は、診断対象回路をIP(Intellectual Property)単位で分割した機能ブロック別に分割テストするテストパターンを生成し、前記メモリは、IP単位で分割した機能ブロック別に分割テストするテストパターンを記憶する請求項10に記載の半導体装置。

請求項15

前記制御回路は、未検出故障に対するテストパターンを作成する自動テストパターン生成器と、自動テストパターン生成器により生成された各テストパターンに対応するシードを生成するシード変換器を備え、前記制御回路は、シード変換器により生成されたシードに基づいて分割テストのテストパターンを生成し、前記テストパターンでテストを行う請求項10に記載の半導体装置。

請求項16

前記制御回路は、前記診断対象回路に対して、前記フルテスト及び前記分割テストを実行する診断回路を備える請求項10に記載の半導体装置。

請求項17

通常動作モードから低消費電力モードに切り換える指示を受けた場合、フルテストを実行し、前記フルテストの終了後に低消費電力モードに切り替え、前記低消費電力モードでは、所定の時間間隔で、前記フルテストを分割した分割テストを順に実行する自己診断方法

請求項18

前記診断対象回路をIP(Intellectual Property)単位で分割した機能ブロック別にテストする請求項17に記載の自己診断方法。

請求項19

リシードされたシードに基づいて分割テストのテストパターンを生成し、前記テストパターンでテストを行う請求項17に記載の自己診断方法。

技術分野

0001

本発明は自己診断装置半導体装置及び自己診断方法に関する。

背景技術

0002

マイクロコンピュータ自己診断処理は、自己診断の対象である複数の機能ブロックについて自己診断の実行順序を予め固定して定義することが一般的である。また、近年、プロセスの微細化により機能ブロック数が増加し、これに伴い、自己診断の実行時間も増加している。

0003

例えば、特許文献1には、マイクロコンピュータのユーザが複数の機能ブロックについて適切な処理単位に分けて設定し、処理単位ごとに個別に自己診断処理の開始条件を設定することにより、多様な要求に対応した自己診断処理の実行スケジュールを設定することが記載されている。

0004

また、特許文献2には、通常モード中に使用している各機能ブロックの動作頻度値を測定し、その動作頻度値の高い順に各機能ブロックのBIST実行の実行順位を決定し、低消費電力モードから通常モードへの復帰時間制限値以内に実行可能な機能ブロックのみの自己診断を行うことにより自己診断時間の増加を抑えることが記載されている。

0005

一方、自動車の制御システムにおいては、鍵を操作すること(Key on)ことにより、各ECU(Electronic Control Unit)の動作が開始し、ECU間通信が開始する。このKey onから通信スタートまでに許容される起動時間は車両要件に応じて定められる。

0006

他方、自動車の電気/電子システムに関する機能安全規格ISO26262にて規定される自動車用安全度水準(ASIL: Automotive Safety Integrity level)のうち高いASILを要求されるシステムでは、高い故障検出率を達成する必要がある。例えば、マイクロコントローラの自己診断としてFieldBISTを実行することが一般的である。

0007

FieldBISTでは、テスト対象となる回路に対してテストパターンを設定し、動作させることでテストが実行される。しかしながら、Field BISTで、より多くの故障を検出して故障検出率を上げるためには多くのテストパターンが必要になりテストパターン数が多いほど実行時間は増加する。

0008

マイクロコントローラ内の回路の故障の中には、ある特定のテストパターンでのみ検出可能な故障も存在する。そして、この特定のテストパターンの数は回路の複雑度に依存する。また、高いASILへ対応するにあたり十分な故障検出率を達成するためには、これら特定のテストパターンでしか検出できない故障も検出する必要がある。

0009

さらに、ボディ系システムのような今まで高いASILを要求されなかったシステムにおいても、高いASILを求められるようになり、FieldBISTによる定期的な自己診断が必要になると考えられる。

先行技術

0010

特開2015−176402号公報
特開2012−252373号公報

発明が解決しようとする課題

0011

しかしながら、特許文献1のように機能ブロックを分割しても、回路数は減少するが、例えばFFR(Fanout Free Region)で示されるような回路の複雑度が変わることはないため、必要となるテストパターン数が減少することはない。したがって、実行時間を短縮することはできない。

0012

また、特許文献2も機能ブロック分割の観点で自己診断の効率化を目的としており、実行時間そのものの短縮について述べられていない。

0013

このように、高い故障検出率の達成と十分に短い起動時間を両立できないという問題があった。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

課題を解決するための手段

0014

一実施の形態によれば、自己診断装置は、通常動作モードから低消費電力モードに切り換える指示を受けた場合、フルテストを実行する、前記フルテストの終了後に低消費電力モードに切り替え、低消費電力モードでは、所定の時間間隔で、前記フルテストを分割した分割テストを順に、実行するものである。

発明の効果

0015

前記一実施の形態によれば、高い故障検出率の達成と十分に短い起動時間を両立できる。

図面の簡単な説明

0016

実施の形態の概要に係る自己診断装置の構成を示すブロック図である。
実施の形態1にかかる自己診断装置の一例を示すブロック図である。
実施の形態1の自己診断制御部と診断対象回路スキャンチェーンの構成を示すブロック図である。
実施の形態1の自己診断手法の詳細を示すタイミングチャートである。
実施の形態1にかかる自己診断装置100の動作の一例を示すフローチャートである。
実施の形態1にかかる自己診断装置100の動作の一例を示すフローチャートである。
実施の形態2にかかる自己診断装置の診断対象回路の概略構成を示すブロック図である。
実施の形態2にかかる自己診断装置のNVMに記憶されるテストの概略構成を示すブロック図である。
実施の形態2の自己診断手法の概略を示すタイミングチャートである。
実施の形態3の自己診断制御部の概略構成を示すブロック図である。
実施の形態4にかかる自己診断装置の一例を示すブロック図である。
実施の形態4の自己診断手法の詳細を示すタイミングチャートである。
実施の形態4にかかる自己診断装置100の動作の一例を示すフローチャートである。
実施の形態4にかかる自己診断装置100の動作の一例を示すフローチャートである。

実施例

0017

説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。また、様々な処理を行う機能ブロックとして図面に記載される各要素は、ハードウェア的には、CPU、メモリ、その他の回路で構成することができ、ソフトウェア的には、メモリにロードされたプログラムなどによって実現される。したがって、これらの機能ブロックがハードウェアのみ、ソフトウェアのみ、またはそれらの組合せによっていろいろな形で実現できることは当業者には理解されるところであり、いずれかに限定されるものではない。なお、各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。

0018

また、上述したプログラムは、様々なタイプの非一時的なコンピュータ可読媒体(non−transitory computer readable medium)を用いて格納され、コンピュータに供給することができる。非一時的なコンピュータ可読媒体は、様々なタイプの実体のある記録媒体(tangible storage medium)を含む。非一時的なコンピュータ可読媒体の例は、磁気記録媒体(例えばフレキシブルディスク磁気テープハードディスクドライブ)、光磁気記録媒体(例えば光磁気ディスク)、CD−ROM(Read Only Memory)CD−R、CD−R/W、半導体メモリ(例えば、マスクROMPROM(Programmable ROM)、EPROM(Erasable PROM)、フラッシュROM、RAM(Random Access Memory))を含む。また、プログラムは、様々なタイプの一時的なコンピュータ可読媒体(transitory computer readable medium)によってコンピュータに供給されてもよい。一時的なコンピュータ可読媒体の例は、電気信号光信号、及び電磁波を含む。一時的なコンピュータ可読媒体は、電線及び光ファイバ等の有線通信路、又は無線通信路を介して、プログラムをコンピュータに供給できる。

0019

(実施形態の概要)
図1は、実施の形態の概要にかかる自己診断装置の構成を示すブロック図である。図1において、自己診断装置100は、メモリ101と、制御部102を備える。また、自己診断装置100は、診断対象回路103を備えても良い。また、診断対象回路103は、自己診断装置100の外部に備えられても良い。また、メモリ101は制御部102と接続されていても良い。

0020

メモリ101は、フルテストと、前記フルテストを分割した(複数の)分割テストとを実行するに必要な情報を記憶する。
制御部102は、通常動作モードから低消費電力モードに切り換える指示を受けた場合、フルテストを実行する。そして、制御部102は、フルテストの終了後に低消費電力モードに切り替える。また、制御部102は、低消費電力モードでは、所定の時間間隔で、分割テストを順に、実行する。

0021

このように、実施形態の概要に係る自己診断装置によれば、通常動作モードから低消費電力モードに切り換える指示を受けた場合、フルテストを実行し、フルテストの終了後に低消費電力モードに切り替え、低消費電力モードでは、所定の時間間隔で、前記フルテストを分割した分割テストを順に、実行することにより、高い故障検出率の達成と十分に短い起動時間を両立できる。

0022

なお、自己診断装置100は、半導体装置として実装してもよい。例えば、自己診断装置100は、メモリ101および制御部102を電子回路として半導体基板に実装することにより、半導体装置とすることができる。更に診断対象回路103をメモリ101および制御部102と同じ半導体基板に実装することにより、BIST(Built-In Self-Test)を実行可能な半導体装置とすることができる。また、自己診断装置100はマイクロコントローラであってもよい。

0023

(実施の形態1)
実施の形態1の自己診断装置を適用するシステムでは、動作状態が少なくともシステム動作状態間欠動作状態の2つの状態のいずれかとなる。システム動作状態においてマイクロコントローラは通常動作モードでユーザプログラムを実行しており、システム動作状態終了後は間欠動作状態となる。間欠動作状態中はマイクロコントローラは低消費電力モードへ移行しており、定期的に通常動作モードへウェイクアップし必要な処理(ウェイク動作)を行う。

0024

自己診断としてFieldBISTが実行される。Field BISTはn個のテストパターンを実行することにより十分な故障検出率を確保できるものとし、n個のパターン全て実行するフルテストとn個のうちから数パターンのみを実行することで実行時間を短縮した分割テスト(1〜m)に分類する。

0025

フルテストはシステム動作状態から間欠動作状態への移行時の実行。間欠動作状態中はウェイク動作ごとに分割テストを順番に実行する。

0026

FieldBISTではテストパターン生成のために擬似乱数パターン発生回路を使用するのが一般的であり、擬似乱数パターンを発生させるための初期値を予め準備する必要がある。また、テスト結果のデータを圧縮したシグネチャを取得することも一般的であり、回路に故障が無い場合のシグネチャの期待値(テスト結果期待値)も予め準備しておく必要がある。よって予め準備したフルテストと分割テスト用にそれぞれ入力初期値とテスト結果期待値を不揮発性メモリへ格納する。

0027

マイクロコントローラにはFieldBISTの実行を制御する自己診断制御部122があり、NVM111に格納された入力初期値を受け取り、またField BIST実行の指示となるトリガを受け取ってField BISTを実行する。

0028

図2は、実施の形態1にかかる自己診断装置の一例を示すブロック図である。図2において、自己診断装置100は、メモリ101と、制御部102と、診断対象回路103とを備える。メモリ101は、NVM111と、データ書き込み用NVM112を備える。制御部102は、モード制御部121と、自己診断制御部122を備える。診断対象回路103は、CPU131(Central Processing Unit)と、RAM132と、周辺回路133と、バス134と、割り込み制御部135を備える。なお、RAM132が省略された構成であってもよい。

0029

また、自己診断装置100は、時間監視機構106と、Key on判定機構107と、Key off判定機構108とを備えても良い。なお、時間監視機構106、Key on判定機構107、及びKey off判定機構108は、自己診断装置100の外部に備えられても良い。

0030

NVM111は、テストの入力初期値、及びテスト結果期待値を記憶するメモリである。例えば、NVM111は、不揮発性メモリ(Non-Volatile Memory)で構成されることが好適である。具体的には、NVM111は、フルテスト及びm個の分割テスト1〜m、及びそれぞれのテストに対応する入力初期値とテスト結果期待値を記憶する。入力初期値及びテスト結果期待値は、フルテスト及び各分割テストそれぞれに1セットずつ準備される。

0031

データ書き込み用NVM112は、分割テストの実行履歴を格納するメモリである。なお、データ書き込み用NVM112をテスト結果を記憶するメモリに使用してもよい。例えば、データ書き込み用NVM112は、不揮発性メモリで構成されることが好適である。また、データ書き込み用NVM112は、分割テストの実行履歴も記録する。NVM111とデータ書き込み用NVM112は単一のNVMで構成されていても良い。

0032

モード制御部121は、モード遷移の要求を受け、自己診断装置100の通常動作モード、低消費電力モードの遷移を制御する。例えば、モード制御部121は、割り込み制御部135からのモード遷移の要求を受け低消費電力モードから通常動作モードへ遷移させる制御を行う。また、モード制御部121は、バス134を介してCPU131からの要求を受け通常動作モードから低消費電力モードへ遷移させる制御を行う。また、モード制御部121は、CPU131に代わって、割り込み制御部135からどのトリガを受けモード遷移を行ったかをフラグから識別しても良い。

0033

自己診断制御部122はFieldBISTの実行を制御する機構である。自己診断制御部122は、入力初期値を受け、入力初期値に基づいてテストパターンを生成する。そして、自己診断制御部122は、生成されたテストパターンを診断対象回路103へ印加する。

0034

CPU131は、テストの結果として得られたシグネチャと予め準備していたテスト結果期待値とを照合することで故障の有無を判別する。そして、故障が無い場合はシグネチャとテスト結果期待値は一致する。

0035

CPU131は、プログラムと呼ばれる命令列を順に読み込んで解釈・実行する処理装置である。CPU131は、バス134を介してNVM111や自己診断制御部122にアクセス可能である。そして、各テスト実行に指示を出す際にはCPU131がNVM111から入力初期値を読み出し、自己診断制御部122へ渡す。

0036

RAM132は、格納されたデータに任意の順序アクセスできる(ランダムアクセス)メモリである。例えば、RAM132は、CPU131で実行されるプログラム及び処理されるデータを記憶する。

0037

周辺回路133は、診断対象回路103と外部からの信号との接続を司る機能である。例えば、周辺回路133は、入出力回路インターフェース回路を含む。具体的には、周辺回路133は、外部から間欠動作状態終了トリガ、システム動作状態終了トリガを受け付け、これらのトリガに基づく割り込み要求を割り込み制御部135に出力する。

0038

バス134は、診断対象回路103内の信号のやり取りを行う共通の経路である。例えば、バス134は、アドレスバスデータバスコントロールバスを含む。

0039

割り込み制御部135は、自己診断装置100の外部から入力される割り込み信号を受け付けるコントローラである。具体的には、割り込み制御部135は、時間監視機構106からのウェイクアップトリガあるいは周辺回路133からの割り込み要求を受け付けると、CPU131への割り込みの要求を出力し、モード制御部121へモード遷移の要求を出力する。

0040

時間監視機構106は、間欠動作状態中にウェイクアップのタイミングを生成する回路である。時間監視機構106は、ウェイクアップトリガを生成する。

0041

Key on判定機構107は、車両の走行状態への移行を認識する回路である。Key on判定機構107は、間欠動作状態終了トリガを生成する。

0042

Key off判定機構108は、車両の動作停止状態への移行を認識する回路である。Key off判定機構108は、システム動作状態終了トリガを生成する。

0043

なお、本実施の形態ではKey on判定機構、Key off判定機構からのトリガは周辺回路133で受け付けているが、割り込み制御部135が受け付ける構成や、モード制御部121へ直接入力される構成としてもよい。

0044

また、Key On判定機構とKey off判定機構は分かれている構成としているが、車両のKey on/offを認識する1つの機構により間欠動作状態終了トリガとシステム動作状態終了トリガが生成されるようにしてもよい。更に、自己診断装置100の入力端子をまとめても良い。

0045

また、上記説明では、ウェイクアップトリガは自己診断装置100外部の時間監視機構により生成されているが、低消費電力モード中に動作可能な機能を用いて自己診断装置100内部でトリガを生成する構成でも良い。あるいは周辺回路133で受け付けるようにしてもよい。

0046

次に、テストの詳細について説明する。FieldBISTはスキャンインキャプチャスキャンアウトを行うスキャンテストであることが知られており、自己診断制御部122が制御する。自己診断制御部122が持つ擬似乱数パターン発生回路としては、図3で示すようにLFSR(Linear Feedback Shift Register)が用いられるのが一般的である。図3、実施の形態1の自己診断制御部と診断対象回路のスキャンチェーンの構成を示すブロック図である。

0047

診断対象回路103は、回路内にFF(フリップフロップ)がつながれたスキャンチェーン201−1〜201−xが構成されている。図3において、スキャンチェーンの本数をx本、スキャンチェーンの最大長をLとする。またスキャンチェーンからの出力されたテスト応答を圧縮しシグネチャを生成する回路としてはMISR(Multiple Input Shift Register)が一般的である。

0048

図3ではLFSR211のビット数とスキャンチェーン数は同じxとしているが、xより少ないビット数(yビット)のLFSRを用いてフェーズシフタと呼ばれる回路を含める構成としてもよい。フェーズシフタはy個の入力からx個の出力にするとともに、各スキャンチェーン201−1〜201−xへ入力されるパターンの乱数性を下げるよう調整する回路であってもよい。この場合、乱数性が下がることで各FFのデータの変化を抑え消費電力量低減に寄与する効果を奏する。

0049

LFSR211をLサイクル動作させ、スキャンインを行い、全てのFFに値を格納した状態が1つのテストパターンとなる。その後、キャプチャ、スキャンアウトと実行し、MISR212へ値を入力させテスト結果を圧縮する。スキャンアウトと次のテストパターンのスキャンインは同時に実行するのが一般的である。スキャンテストをn個のテストパターン分を実行するとフルテストとなり、最後のnパターン目のスキャンアウト後のMISR212の値がフルテストのシグネチャとなる。

0050

例えば、n個のテストパターン中、最初のj個のテストパターンを分割テスト1とした場合、j個目のテストパターンによるスキャンアウトが完了した時点のMISR212の値が分割テスト1のシグネチャとなる。この時点でのLFSR211の値とMISR212の値は、それぞれ分割テスト2でのLFSR211とMISR212の初期値となる。以降、同様に分割テスト2〜mまでのシグネチャ及び分割テスト3〜mまでのLFSR211とMISR212の初期値を求めることができる。なお分割テスト1のLFSR211とMISR212の初期値はフルテストにおける初期値と同一である。

0051

この2つの初期値及びパターン数jがNVM111へ予め格納する分割テスト向けの入力初期値となる。またフルテストではjがnとなるだけで同様である。なおパターン数を示すパラメータは結果として同等の意味を持つパラメータの組み合わせ(例えば、最大スキャンチェーン段数と総テスト時間)であっても良い。

0052

また、上述の説明では各分割テストにおいてMISR212の初期値を準備しているが、MISR212を特定の値に初期化することでMISR212の初期値を省くようにしてもよい。この場合、シグネチャも変わるためテスト結果期待値もこの特定の値にあわせて変えることとなる。ただし入力するテストパターンは同じであるため、MISR212の初期値を準備する場合と、MISR212を特定の値に初期化する場合とで、故障検出率は変わらない。

0053

次に、自己診断装置100におけるテストのタイミングについて説明する。図4は、実施の形態1の自己診断手法の概略を示すタイミングチャートである。具体的には、図4では、想定するシステムにおけるフルテスト及び分割テストの実施タイミングを示す。

0054

図4において、401の期間で、自己診断装置100は、システム動作状態において通常動作モードでユーザプログラムを実行する。そして、システム動作状態終了トリガを受け付けるとフルテストを実行する期間402に移行し、フルテストを実行した後低消費電力モードに移行する。

0055

低消費電力モードでは、間欠動作状態となり(403の期間)、通常動作モードへのウェイクアップトリガを受けウェイク動作を所定の時間間隔で実施する。ウェイク動作において、あらかじめ決まっている必要な処理のみを行った後、再度低消費電力モードへ移行する。具体的には、431の期間で低消費電力モードとなり、432の期間でウェイク動作を実行し、433の期間で分割テスト1が実行される。

0056

低消費電力モード(434,439の期間)、ウェイク動作(435、437、440の期間)及び分割テスト(436、438、441の期間)を繰り返す。442の期間で間欠動作状態終了トリガを受けるとシステム動作状態へ移行する。この低消費電力モードは一部機能だけを残し、残りの機能への電源供給クロック供給を停止するなどした、自己診断装置100の消費電流を低減させるモードである。

0057

例えば、自己診断装置100を自動車に搭載した場合、各動作状態及び各動作状態の移行は、以下のようになる。

0058

一般的には自動車が走行している状態がシステム動作状態に該当する。そして、車両が止まりKey offになるタイミングで、Key off判定機構がシステム動作状態終了トリガを発生させ、その後駐車/停車している状態が間欠動作状態と考えられる。また車両がKey onになるタイミングでKey on判定機構が間欠動作状態終了トリガを発生させると、システム動作状態へ移行する。

0059

外部機構(例えば、時間監視機構106、Key on判定機構107、Key off判定機構108)からウェイクアップトリガが割り込み制御部135へ入力される。また、間欠動作状態終了トリガ、システム動作状態終了トリガは、周辺回路133を経由して、割り込み制御部135へ入力される。この結果、CPU131への割り込み及びモード制御部121へモード遷移要求信号が出力される。

0060

次に、自己診断装置100の処理手順について説明する。図5は、実施の形態1にかかる自己診断装置100の動作の一例を示すフローチャートである。図5では、システム動作状態時にフルテスト実行する際の処理の流れを示す。

0061

まず、ステップS501において、システム動作状態終了トリガが、通常動作モードでCPU131がユーザプログラムを実行しているシステム動作状態にて受け付けられる。システム動作状態終了トリガを受け付けていない場合、ユーザプログラムの実行を続ける。システム動作状態終了トリガを受け付けた場合、ステップS502に進む。

0062

ステップS502において、CPU131がシステム動作状態終了トリガを受け付けるとフルテストの入力期待値をNVM111から読み出し、ステップS503に進む。

0063

ステップS503において、CPU131が、読み出した入力期待値とフルテストの実行指示を自己診断制御部122へ入力し、ステップS504に進む。

0064

ステップS504において、自己診断制御部122がフルテストを実行し、ステップS505に進む。

0065

ステップS505において、CPU131は故障検出の有無を確認する。故障が検出された場合、ステップS506に進む。故障が検出されなかった場合、ステップS507に進む。

0066

ステップS506において、異常発生時の処置を行う。具体的には、システムの遮断エラー履歴の記録などシステムにとって最適な異常発生時の処置を行う。

0067

ステップS507において、CPU131は、モード制御部121に対して低消費電力モードへの遷移指示を出し間欠動作状態(低消費電力モード)へ移行する。

0068

以上の処理手順により、システム動作状態から間欠動作状態(低消費電力モード)へ移行する場合に、フルテストが実行される。

0069

次に低消費電力モードにおける間欠動作について説明する。図6は、実施の形態1にかかる自己診断装置100の動作の一例を示すフローチャートである。図6では、ウェイク動作時に分割テストを実行する際の処理の流れを示す。

0070

ウェイクアップトリガは低消費電力モード中に入力され、間欠動作状態終了トリガは低消費電力モードあるいはウェイク動作中に入力される。

0071

低消費電力モードにおいてはCPU131が動作していないことが一般的であるため、低消費電力モードで動作可能な割り込み制御部135や周辺回路133がトリガを受け取りモード制御部121に対してモード遷移要求を出力する。モード制御部121は低消費電力モード中にトリガを受け付けるとCPU131を動作させる。
ウェイク動作中は自己診断装置100が通常動作モードであり、この時に間欠動作終了トリガが入力されると周辺機能割り込み制御機能を経由しCPU131が認識しシステム動作状態へ移行する。

0072

低消費電力モード中にトリガを受け付けた場合、CPU131は図6に示すフローチャートの処理を実行する。

0073

まず、ステップS601において、モード制御部121はウェイクアップトリガあるいは間欠動作状態終了トリガによる割り込み制御部135からのモード遷移トリガを受け付け通常動作モードへ遷移させ、その後CPU131はモード制御部121が持つ識別機能により起動した要因がどちらなのかを判別する。CPU131は、モード制御部121が持つフラグ等の識別機能にて起動した要因がウェイクアップトリガなのか間欠動作状態終了トリガなのかを判別する。ウェイクアップトリガである場合、ステップS603に進む。ウェイクアップトリガではない場合、ステップS602に進む。

0074

ステップS602において、システム動作状態でのユーザプログラムが実行される。

0075

ステップS603において、各ECUのアプリケーションから規定される所定の処理が実行され、ステップS604に進む。

0076

ステップS604において、実行する分割テストを特定する。例えばCPU131が残した分割テストの履歴を算用することにより、次に実行するべき分割テストを特定する。

0077

ステップ605において、CPU131が分割テストの入力期待値をNVM111から読み出し、ステップS606に進む。

0078

ステップS606において、CPU131が、読み出した入力期待値と分割テストの実行指示を自己診断制御部122へ入力し、ステップS607に進む。

0079

ステップS607において、自己診断制御部122が分割テストを実行し、ステップS608に進む。

0080

ステップS608において、CPU131は故障検出の有無を確認する。故障が検出された場合、ステップS609に進む。故障が検出されなかった場合、ステップS610に進む。

0081

ステップS609において、異常発生時の処置を行う。具体的には、システムの遮断やエラー履歴の記録などシステムにとって最適な異常発生時の処置を行う。

0082

ステップS610において、分割テストの実行履歴をデータ書き込み用NVM112に格納し、ステップS611に進む。

0083

ステップS611において、モード制御部121は、モード制御部121に対して低消費電力モードへの遷移指示を出し間欠動作状態(低消費電力モード)へ移行する。

0084

なお、本実施の形態では分割テストは1からmまで順番に実行するとしているが、実行順は自由に選択できる。また1度のウェイク動作で1つの分割テストを実行するとしているが、1度のウェイク動作で複数の分割テストを実行してもよい。

0085

また、上述の例ではCPU131にて自己診断制御部122へのデータ転送を行っているが、例えばDMA(Direct Memory Access)などの転送機構にてデータ転送するようにしてもよい。この場合、CPU131による入力初期値のデータ転送が不要となりソフトウェア負荷を減らすことができる。

0086

このように、実施の形態1の自己診断装置によれば、通常動作モードから低消費電力モードに切り換える指示を受けた場合、フルテストを実行し、フルテストの終了後に低消費電力モードに切り替え、低消費電力モードでは、所定の時間間隔で、前記フルテストを分割した分割テストを順に、実行することにより、高い故障検出率の達成と十分に短い起動時間を両立できる。

0087

具体的には、実施の形態1の自己診断装置は、低消費電力モードに切り換えてから経過した期間が短い時は、先に実行したフルテストからも経過した期間が短く、フルテストの結果により安全性が担保できる。

0088

そして、実施の形態1の自己診断装置は、低消費電力モードに切り換えてから経過した期間が長い時は、分割テストを一通り実行し終えているので、分割テストを全て実行した結果により安全性が担保できる。

0089

上述したように、低消費電力モードに切り換えてから経過した期間の長短にかかわらず、安全性が担保できているので、低消費電力モードから通常動作モードに切り換えるときに、フルテストを実行する必要がなく、短い起動時間で通常動作モードに切り換えることができる。

0090

例えば、実施の形態1の自己診断装置を自動車に搭載した場合、まず、フルテストをシステム動作状態終了時に実施することで、Key on後の十分短い起動時間に対する要求は満たすことができる。

0091

一方、間欠動作においては以下の点を考慮する必要がある。
間欠動作状態の時間、つまり車両が駐車/停車している時間は車両の使用状況に依るため特定することはできない。一般的にシステム動作状態へ復帰した際には、自己診断装置100の回路に故障が無いことの確認(安全性担保)が求められるため、前回いつ実行したかわからないフルテストのみでは安全性担保は期待できない。

0092

この点について、分割テストが間欠動作状態中に定期的に実行されていることでシステム動作状態復帰時の安全性を担保することができる。仮に、分割テストのみでは、分割テスト1からmまで全てが実行されていない状態でシステム動作状態へ復帰した場合、十分な自己診断が行われていないため同じく安全性担保が期待できないことになってしまうが、通常動作モードから低消費電力モードに切り換える際にフルテストを実行することで安全性担保が可能となる。(分割テストが1からmまで実行されていないということは前回フルテストが実行されてから十分短い時間しか経っていないということである。)

0093

機能安全への対応においては、回路に故障が無いことを確認してから次の確認までに求められる最小時間が定められるのが一般的である。本実施の形態ではこの最小時間の要求を満たしつつ、十分高い故障検出率の達成も可能となる。

0094

また、間欠動作状態は前述の通り車両が駐車/停車しているため、電力消費量の低減が求められる。実施の形態1の自己診断装置は、間欠動作状態ではフルテストではなく、テストパターンを分割した分割テストを実行することにより、テストを実行する時間を短縮している。このため、消費電力量を低減することができる。

0095

また、図4ではウェイク動作ごとに分割テストを実行する例を示しているが、CPU131にて分割テストの実行有無を指定するので、実行頻度を下げることでさらに消費電力量を抑えることもできる。

0096

(実施の形態2)
実施の形態2では、診断対象回路内の機能ブロックの重要度に応じて各機能ブロックに対して実行する分割テスト数を変えてテストを行う。

0097

図7は、実施の形態2にかかる自己診断装置の診断対象回路の概略構成を示すブロック図である。図7において、診断対象回路103は、機能ブロック701−1〜701−jを備える。図7において、機能ブロック701−1はCPUである。また、機能ブロック701−2はタイマAである。また、機能ブロック701−3はタイマBである。図7では、診断対象回路103を複数の機能ブロック701−1〜701−jに分割して診断する。例えば、この機能分割は、自己診断装置100内の各機能IP(Intellectual Property)単位としてもよい。

0098

そして、機能ブロック701−1〜701−j用のテストは、それぞれm個に分割される。図8は、実施の形態2にかかる自己診断装置のNVMに記憶されるテストの概略構成を示すブロック図である。図8に示すように、NVM111には全ての機能ブロックに対して全ての分割テスト+フルテストの入力初期値、テスト結果期待値が格納される。

0099

また、機能ブロックによって回路の複雑度が異なる場合、あるいは機能ブロックに対して達成するべき故障検出率が予め判明している場合が考えられる。この場合、全ての機能ブロックに対して、必ずしもm個の分割テストを準備する必要はなく、必要な数の分割テストのみ予め準備するようにしてもよい。

0100

そして、自己診断制御部122へのテスト実行指示とNVM111内のデータ受け渡しは実施の形態1と同様にCPU131にて制御される。

0101

次に、自己診断装置100におけるテストのタイミングについて説明する。図9は、実施の形態2の自己診断手法の概略を示すタイミングチャートである。具体的には、図9では、想定するシステムにおけるフルテスト及び分割テストの実施タイミングを示す。

0102

図9において、901の期間で、自己診断装置100は、システム動作状態において通常動作モードでユーザプログラムを実行する。そして、システム動作状態終了トリガを受け付けるとフルテストを実行する期間902に移行し、フルテストを実行した後低消費電力モードに移行する。

0103

低消費電力モードでは、間欠動作状態となり(903の期間)、通常動作モードへのウェイクアップトリガを受けウェイク動作を所定の時間間隔で実施する。ウェイク動作において、あらかじめ決まっている必要な処理のみを行った後、再度低消費電力モードへ移行する。具体的には、931の期間で低消費電力モードとなり、932の期間でウェイク動作を実行し、933の期間で分割テスト11が実行される。

0104

低消費電力モード(936、941、944の期間)、ウェイク動作(934、937、939、942、945の期間)及び分割テスト(935、938、940、943、946の期間)を繰り返す。

0105

分割テストは、
期間935では分割テスト1mが実行される。また、期間938では分割テスト21が実行される。また、期間940では分割テスト2mが実行される。また、期間943では分割テスト31が実行される。さらに期間946では分割テスト41が実行される。

0106

そして、947の期間で間欠動作状態終了トリガを受けるとシステム動作状態へ移行する。

0107

以上のように、実施の形態2の自己診断装置は、機能ブロックの重要度に応じて各機能ブロックに対して実行する分割テスト数を変えてテストを行う。例えば、システムとして重要な機能を担うCPU701−1(機能ブロック1)及びタイマA701−2(機能ブロック2)に対しては高い故障検出率を達成するために全てのテストパターン(分割テスト1〜m)を実行する。システムとして重要でないタイマB701−3(機能ブロック3)に関しては分割テスト1のみを実行する。また、使用しない機能ブロックに関しては分割テストを実行しない設定としてもよい。

0108

このように実施の形態2にかかる自己診断装置によれば、診断対象回路をIP単位で分割した機能ブロック別にテストすることにより、過剰なFieldBIST実行を削減することができ、消費電力量を削減することができる。

0109

例えば、システムで重要な機能においては十分なテストパターンを割り当てることで機能安全観点で求められる故障検出率を達成し、重要でない機能においては必要最低限のテストパターンのみを割り当てることにより、過剰なFieldBIST実行を削減することができ、トータルでの消費電力量を削減することができる。

0110

また、診断対象回路をIP単位で分割した機能ブロック別にテストすることにより、消費電力量、実行時間、そして故障検出率のバランスを調整するように設定ができるためシステム要件に応じた柔軟な自己診断をすることができる。

0111

また、CPU131から実行する分割テストの入力初期値を自己診断制御部122に渡し実行する分割テストを選択するため、各機能に対してどの程度分割テストを実行するのか、システム要件に応じた柔軟な設定が可能となる。

0112

(実施の形態3)
実施の形態3では、テストパターン生成にリシード技術を適用する例について説明する。リシード技術は乱数の出方を制御する技術であり、リシード技術を用いて特定のテストパターンでのみ検出可能な故障を効率よく検出できることが知られている。

0113

定数の分割テストはフルテストのサブセットとし、目標とする故障検出率を達成するようリシードを適用し、生成されたパターンを同様に分割する。なお、複数回のリシードを行っても良い。

0114

リシードのためのLFSRへの入力値の生成は、例えば自動テストパターン生成器として知られるATPG(automatic test pattern generator)を用いる。事前(自己診断装置100がシステムに組み込まれる以前、マイクロコントローラであれば出荷以前)にリシード用ATPGで求めたLFSRの初期値をNVM11へ格納する。

0115

図10は、実施の形態3の変形例の自己診断制御部の概略構成を示すブロック図である。図10に示す実施例3の変形例のようにATPG1001、及びシード変換部1002が自己診断制御部122の内部に設けてられても良い。

0116

このように実施の形態3の自己診断装置によれば、リシード技術により特定のテストパターンでのみ検出可能な故障を効率よく検出できるため、目標とする故障検出率を達成するのに必要なパターン数が削減でき、消費電力量を削減することができる。

0117

(実施の形態4)
実施の形態4では、テスト実行の指示をCPUに代えてハードウェアにて制御する例について説明する。図11は、実施の形態4にかかる自己診断装置の一例を示すブロック図である。図11において、自己診断制御部122は、診断回路1101を備える

0118

実施の形態4に係る自己診断装置の特徴は、モード制御部121が自己診断制御部122にテスト実行の指示を出す点にある。より具体的にはモード制御部121が自己診制御断部122内の診断回路1101にテスト実行の指示を出す。
診断回路1101は予めCPU131からどのテストを実行するかの指示と入力初期値を受け取り、これらを保持する。モード制御部からのテスト実行指示を受けると保持している情報に従い、自己診断制御部122がテストを実行する。

0119

CPU131は予めどのテストを実行するか自己診断制御部122に指示を出す。またCPU131は該当する入力初期値をNVM111から読み出し、自己診断制御部122へ入力しておく。

0120

そして、実施の形態1と同様に、間欠動作状態中に割り込み制御部135がウェイクアップトリガあるいは間欠動作状態終了トリガによる周辺回路133からの割り込み要求を受け付けモード制御部121へモード遷移トリガを入力する。モード制御部121はモード遷移トリガを受けた際に自己診断制御部122へテスト実行の指示を出す機能を有する。モード制御部121はモード遷移トリガを受け通常動作モードへウェイクアップさせると共に自己診断制御部122に対して分割テスト実行の指示を出す。自己診断制御部122はモード制御部121からテスト実行指示を受け取ると、予めCPU131により指示されたテストを実行する。

0121

次に、自己診断装置100におけるテストのタイミングについて説明する。図12は、実施の形態4の自己診断手法の詳細を示すタイミングチャートである。図12において、1201の期間で、自己診断装置100は、システム動作状態において通常動作モードでユーザプログラムを実行する。そして、システム動作状態終了トリガを受け付けるとフルテストを実行する期間1202に移行し、フルテストを実行した後低消費電力モードに移行する。

0122

低消費電力モードでは、間欠動作状態となり(1203の期間)、通常動作モードへのウェイクアップトリガを受けウェイク動作を所定の時間間隔で実施する。ウェイクアップ時に予めCPU131で指定された分割テストk(k=1〜m)が実行される。そして、ウェイク動作において、各ECUのアプリケーションから規定される所定の処理を行った後、再度低消費電力モードへ移行する。具体的には、1231の期間で低消費電力モードのなった後、1232のウェイクアップ時に分割テストkが実行される。分割テストkが実行された後、1233の期間でウェイク動作が実行さる。ウェイク動作が実行荒れた後、1234の期間で低消費電力モードとなる。

0123

低消費電力モード(1234の期間)、分割テスト(1235の期間)及びウェイク動作(1236の期間)を繰り返す。1237の期間で間欠動作状態終了トリガを受けるとシステム動作状態へ移行する。

0124

次に、自己診断装置100の処理手順について説明する。図13は、実施の形態4にかかる自己診断装置100の動作の一例を示すフローチャートである。図13では、通常動作モード時に、次回低消費電力モードから通常動作状態へ移行した際に実行する分割テストを設定する際の処理の流れを示す。

0125

ステップS1301において、実行する分割テストを特定し、ステップS1302に進む。例えばCPU131が残した分割テストの履歴を算用することにより、次に実行するべき分割テストを特定する。

0126

ステップ1302において、CPU131が分割テストの入力期待値をNVM111から読み出し、自己診断制御部122へ入力する。

0127

以上の処理手順により、システム動作状態中に分割テストの準備が実行される。

0128

次に低消費電力モードにおける間欠動作について説明する。図14は、実施の形態4にかかる自己診断装置100の動作の一例を示すフローチャートである。図14では、ウェイク動作時に分割テストを実行する際の処理の流れを示す。

0129

ウェイクアップトリガは低消費電力モード中に入力され、間欠動作状態終了トリガは低消費電力モードあるいはウェイク動作中に入力される。

0130

低消費電力モードにおいてはCPU131が動作していないことが一般的であるため、低消費電力モードで動作可能な割り込み制御部135や周辺回路133がトリガを受け取りモード制御部121に対してモード遷移要求を出力する。モード制御部121は低消費電力モード中にトリガを受け付けるとCPU131を動作させる。

0131

低消費電力モード中にトリガを受け付けた場合、自己診断制御部122は図14に示すフローチャートの処理を実行する。

0132

まず、ステップS1401において、モード制御部121はウェイクアップトリガあるいは間欠動作状態終了トリガによる通常動作モードへの移行トリガを受け付け、ステップS1402に進む。

0133

ステップS1402において、所定の分割テストが実行され、ステップS1403に進む。

0134

ステップS1403において、CPU131は故障検出の有無を確認する。故障が検出された場合、ステップS1404に進む。故障が検出されなかった場合、ステップS1405に進む。

0135

ステップS1404において、異常発生時の処置を行う。具体的には、システムの遮断やエラー履歴の記録などシステムにとって最適な異常発生時の処置を行う。

0136

ステップS1405において、CPU131は、モード制御部121が持つフラグ等の識別機能にて起動した要因がウェイクアップトリガなのか間欠動作状態終了トリガなのかを判別する。ウェイクアップトリガである場合、ステップS1407に進む。ウェイクアップトリガではない場合、ステップS1406に進む。S1406においてシステム動作状態でのユーザプログラムが実行される。

0137

ステップS1407において、分割テストの実行履歴をデータ書き込み用NVM112に格納し、ステップS1408に進む。

0138

ステップS1408において、図13で示す次回実行する分割テストの設定を行い、ステップS1409に移行する。S1409ではウェイク動作として必要な処理を実行する。

0139

このように実施の形態4の自己診断装置によれば、ウェイクアップごとにCPU131の動作前に自己診断を行うことができる。例えば、特に重要な機能ブロックなどに対してウェイクアップごとに直前に自己診断を行うことができる。また、残りの機能ブロックは実施の形態1、2のようにウェイクアップ終了時に自己診断するよう実施の形態を組み合わせてもよい。

0140

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。

0141

例えば、実施の形態1〜4のいずれか、または実施の形態1〜4の少なくとも2つを組み合わせたものを、メモリ101と、制御部102と、診断対象回路103を備える半導体装置としてもよい。また、診断対象回路103は、内部構成を一つの半導体チップにまとめたワンチップマイクロプロセッサでもよい。また、診断対象回路103はASIC(Application Specific IntegratedCircuit)等の論理回路であってもよい。

0142

100自己診断装置
101メモリ
102 制御部
103診断対象回路
106時間監視機構
107判定機構
108 判定機構
111 NVM
112データ書き込み用NVM112
121モード制御部
122自己診断制御部
131 CPU
132 RAM
133周辺回路
134バス
135割り込み制御部
701−1〜701−j機能ブロック
1001 診断回路

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • アズビル株式会社の「 診断装置、二重化システム及び診断方法」が 公開されました。( 2020/10/29)

    【課題】フラッシュメモリの寿命となる時期が想定よりも早いか否かを診断する。【解決手段】 診断装置10は、フラッシュメモリ22における後天性不良ブロック数を取得する取得部32と、取得部32で取得された... 詳細

  • ローム株式会社の「 監視装置」が 公開されました。( 2020/10/29)

    【課題】故障検出率の高い監視装置を提供する。【解決手段】監視装置100は、監視対象(例えばDIN1〜DIN4)の異常検出を行う監視部(例えばコンパレータ152〜159)と、監視部が正常であるか否かを診... 詳細

  • 中華精測科技股ふん有限公司の「 ウェハ検出組立体及びその電気接続モジュール」が 公開されました。( 2020/10/29)

    【課題】本発明は、ウェハ検出組立体及びその電気接続モジュールを提供する。【解決手段】電気接続モジュール3,5は2つのプレートを電気的に接続するために2つのプレートに挟まれる。電気接続モジュール3,5は... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ