図面 (/)

技術 遊技機

出願人 株式会社藤商事
発明者 摩庭健策成田曜漢
出願日 2018年8月8日 (2年4ヶ月経過) 出願番号 2018-149730
公開日 2020年2月13日 (10ヶ月経過) 公開番号 2020-022692
状態 未査定
技術分野 スロットマシン、カードゲーム、盤上ゲーム
主要キーワード 上下列 F端子 導入姿勢 最大モード 上下二列 N端子 二相モータ 外部リセット端子
関連する未来課題
重要な関連分野

この項目の情報は公開日時点(2020年2月13日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (17)

課題

より改善されたランプ演出が可能な構成を有する遊技機を提供する。

解決手段

ランプ演出を制御するコンピュータ回路EPRは、所定のランプドライバDRの所定複数出力端子から、同一論理ベルの駆動データが出力されるよう制御する一方、所定複数の出力端子が互いに接続されることで、同一論理レベルの駆動データによって所定の演出ランプが駆動される。

概要

背景

スロットマシンなどの回胴遊技機では、遊技者メダル投入口にメダル投入してスタートレバーを操作すると、これに応じて、回転リールの回転が開始される。そして、遊技者がストップタンを押して回転リールを停止させたとき、有効な停止ライン(以下、有効ラインという)に図柄が揃うと、その図柄に応じた配当メダルが払い出されるようになっている。

但し、実際には、各ゲームの当否状態は、遊技者が停止操作を開始するまでに、主制御部における内部抽選処理によって予め決定されており、この抽選処理によって内部当選した図柄を、遊技者が有効ライン上に揃えることで配当メダルが払出される。

当選図柄のうち特に価値が高いのが、ビッグボーナス(BB)図柄の組合せである。このBB役に内部当選して、遊技者がBB図柄を有効ライン上に揃えると、ビッグボーナスゲームが開始され、その後は、小役図柄当選確率が格段に高く維持されることで、大量の配当メダル数が期待できるようになっている。

概要

より改善されたランプ演出が可能な構成を有する遊技機を提供する。ランプ演出を制御するコンピュータ回路EPRは、所定のランプドライバDRの所定複数出力端子から、同一論理ベルの駆動データが出力されるよう制御する一方、所定複数の出力端子が互いに接続されることで、同一論理レベルの駆動データによって所定の演出ランプが駆動される。

目的

本発明は、上記の問題点に鑑みてなされたものであって、より改善されたランプ演出が可能な構成を有する遊技機を提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

所定のスイッチ信号に基づいた抽選処理を実行する主制御手段と、主制御手段からの指示に基づいてランプ演出を含んだ演出動作を実行する演出制御手段と、を有して構成される遊技機であって、前記ランプ演出は、演出制御手段を構成するコンピュータ回路が、演出ランプ駆動制御するランプドライバ内蔵レジスタに対して、一群シリアルデータを、適宜なタイミングで伝送することで実現され、前記コンピュータ回路は、所定のランプドライバの所定複数出力端子から、同一論理ベルの駆動データが出力されるよう制御する一方、前記所定複数の出力端子が互いに接続されて伝送される駆動データに基づいて、所定の演出ランプが駆動されるよう構成されていることを特徴とする遊技機。

請求項2

前記ランプドライバの動作モードには、前記出力端子への流入電流が、外付け抵抗抵抗値で規定されるオープンモードと、前記出力端子への流入電流が、内蔵レジスタへの設定値に基づいて設定可能な定電流モードと、が含まれている請求項1に記載の遊技機。

請求項3

所定のランプドライバの複数の出力端子は、その一部の出力端子が、前記定電流モードで機能し、残りの出力端子が、前記オープンモードで機能している請求項2に記載の遊技機。

請求項4

前記所定複数の出力端子に流入する総電流値同一値電流が、特定一個の演出ランプ、又は直列接続された複数の演出ランプに流れている請求項1〜3の何れかに記載の遊技機。

請求項5

前記所定複数の出力端子に流入する総電流値を分配した電流が、特定一個の演出ランプ、又は直列接続された複数の演出ランプに流れている請求項1〜3の何れかに記載の遊技機。

請求項6

前記演出ランプは、白色ランプと、白色ランプの間に配置された赤色ランプと、である請求項1に記載のスロットマシン

請求項7

前記白色ランプは、整列配置される複数個であり、前記赤色ランプの個数は、前記白色ランプより少数であって、前記白色ランプの間に配置されている請求項6に記載の遊技機。

請求項8

前記演出ランプは、表示画面が透過可能な表示装置の後側に位置するように配置され、前記表示画面に向けて発光している請求項6又は7に記載の遊技機。

請求項9

前記ドライバが出力する前記駆動データの論理レベルは、PWM制御デューティ比に基づき決定され、前記コンピュータ回路が前記デューティ比を適宜に設定することで、演出ランプの発光状態が変化するよう構成されている請求項1〜8の何れかに記載の遊技機。

請求項10

前記ランプドライバは、給電電圧を降下させて基準レベル内部電源電圧を生成する電源回路が内蔵されており、前記ランプドライバから出力される前記内部電源電圧に基づいて、前記動作モードが設定可能に構成されている請求項1〜9の何れかに記載の遊技機。

請求項11

前記ランプドライバから出力される前記内部電源電圧に外部素子が接続され、前記外部素子の電圧に基づいて、前記ランプドライバの電源リセット動作が実現されるよう構成されている請求項10に記載の遊技機。

請求項12

前記ランプドライバは、外付けされた抵抗値に基づいて、定電流モードにおける最大電流値が規定され、前記ランプドライバの内蔵レジスタへの設定値に基づいて、定電流モードにおける定電流値が、最大電流値を上回らない範囲で、規定されるよう構成されている請求項1〜11の何れかに記載の遊技機。

技術分野

0001

本発明は、コンピュータ装置を内蔵する電子遊技機に関し、特に、回胴遊技機弾球遊技機に好適に適用される。

背景技術

0002

スロットマシンなどの回胴遊技機では、遊技者メダル投入口にメダル投入してスタートレバーを操作すると、これに応じて、回転リールの回転が開始される。そして、遊技者がストップタンを押して回転リールを停止させたとき、有効な停止ライン(以下、有効ラインという)に図柄が揃うと、その図柄に応じた配当メダルが払い出されるようになっている。

0003

但し、実際には、各ゲームの当否状態は、遊技者が停止操作を開始するまでに、主制御部における内部抽選処理によって予め決定されており、この抽選処理によって内部当選した図柄を、遊技者が有効ライン上に揃えることで配当メダルが払出される。

0004

当選図柄のうち特に価値が高いのが、ビッグボーナス(BB)図柄の組合せである。このBB役に内部当選して、遊技者がBB図柄を有効ライン上に揃えると、ビッグボーナスゲームが開始され、その後は、小役図柄当選確率が格段に高く維持されることで、大量の配当メダル数が期待できるようになっている。

先行技術

0005

特開2017−184932号公報
特開2016−150261号公報
特開2016−150260号公報
特開2016−106018号公報

発明が解決しようとする課題

0006

この種の遊技機では、一般に、画像演出音声演出、及びランプ演出が同期して実行されるが、これらの遊技動作豊富化したい要請が強い。ここで、遊技者にアピールしやすい画像演出については、出願人も各種の提案をしているが(特許文献1〜特許文献4)、ランプ演出はやや画一化されており、ランプ個数輝度を上げることで迫力を増す必要がある。

0007

しかし、無闇にランプの個数を増やすと、その分だけ配線が煩雑化し、制御負担も増加することになる。また、発光輝度を上げると、その分だけ電力消費が増加して、ドライバ回路内部発熱限界を超えるおそれがある。

0008

本発明は、上記の問題点に鑑みてなされたものであって、より改善されたランプ演出が可能な構成を有する遊技機を提供することを目的とする。

課題を解決するための手段

0009

上記の目的を達成するため、本発明は、所定のスイッチ信号に基づいた抽選処理を実行する主制御手段と、主制御手段からの指示に基づいてランプ演出を含んだ演出動作を実行する演出制御手段と、を有して構成される遊技機であって、前記ランプ演出は、演出制御手段を構成するコンピュータ回路が、演出ランプ駆動制御するランプドライバ内蔵レジスタに対して、一群シリアルデータを、適宜なタイミングで伝送することで実現され、前記コンピュータ回路は、所定のランプドライバの所定複数出力端子から、同一論理ベルの駆動データが出力されるよう制御する一方、前記所定複数の出力端子が互いに接続されて伝送される駆動データに基づいて、所定の演出ランプが駆動されるよう構成されている。

0010

前記ランプドライバの動作モードには、前記出力端子への流入電流が、外付け抵抗抵抗値で規定されるオープンモードと、前記出力端子への流入電流が、内蔵レジスタへの設定値に基づいて設定可能な定電流モードと、が含まれているのが好ましい。ここで、所定のランプドライバの複数の出力端子は、その一部の出力端子が、前記定電流モードで機能し、残りの出力端子が、前記オープンモードで機能しているのが更に好適である。

0011

前記所定複数の出力端子に流入する総電流値同一値電流が、特定一個の演出ランプ、又は直列接続された複数の演出ランプに流れているのが好適であり、また、前記所定複数の出力端子に流入する総電流値を分配した電流が、特定一個の演出ランプ、又は直列接続された複数の演出ランプに流れているのも好適である。

0012

前記演出ランプは、白色ランプと、白色ランプの間に配置された赤色ランプと、である構成も好ましい。ここで前記白色ランプは、整列配置される複数個であり、前記赤色ランプの個数は、前記白色ランプより少数であって、前記白色ランプの間に配置されているのが好適である。

0013

また、前記演出ランプは、表示画面が透過可能な表示装置の後側に位置するように配置され、前記表示画面に向けて発光しているのが好ましい。何れにしても、前記ドライバが出力する前記駆動データの論理レベルは、PWM制御デューティ比に基づき決定され、前記コンピュータ回路が前記デューティ比を適宜に設定することで、演出ランプの発光状態が変化するよう構成されているのが好ましい。

0014

また、前記ランプドライバは、給電電圧を降下させて基準レベル内部電源電圧を生成する電源回路が内蔵されており、前記ランプドライバから出力される前記内部電源電圧に基づいて、前記動作モードが設定可能に構成されているのが好適であり、前記ランプドライバから出力される前記内部電源電圧に外部素子が接続され、前記外部素子の電圧に基づいて、前記ランプドライバの電源リセット動作が実現されるよう構成されていると更に好適である。

0015

上記の各構成において、前記ランプドライバは、外付けされた抵抗値に基づいて、定電流モードにおける最大電流値が規定され、前記ランプドライバの内蔵レジスタへの設定値に基づいて、定電流モードにおける定電流値が、最大電流値を上回らない範囲で、規定されるよう構成されているのが好ましい。

発明の効果

0016

上記した本発明によれば、ドライバ回路の内部発熱が限界を超えないので、より改善されたランプ演出を実現することができる。

図面の簡単な説明

0017

実施例に係るスロットマシンの正面図である。
図1のスロットマシンの右側面図(a)と平面図(b)である。
スロットマシンの前面パネルを背面から図示した図面である。
スロットマシンの本体ケースの内部正面図である。
図1のスロットマシンの回路構成を示すブロック図である。
主制御基板の回路構成を示すブロック図である。
LED基板の回路構成とランプドライバの内部構成を示すブロック図である。
ランプドライバの内部構成と使用方法を説明する図面である。
ランプドライバの別の使用方法を説明する図面である。
バックライト基板の回路構成を示すブロック図である。
バックライト基板の別の回路構成を示すブロック図である。
透過型LCDの構成と、バックライト部を説明する図面である。
透過型LCDを駆動する回路構成を説明する図面である。
主制御部の制御動作を説明するフローチャートである。
演出制御部の制御動作を説明するフローチャートである。
演出制御部のランプ制御動作を説明するフローチャートである。

実施例

0018

以下、実施例に基づいて本発明を更に詳細に説明する。図1図4は、実施例に係るスロットマシンSLを図示したものである。本スロットマシンSLは、矩形箱状の本体ケース1と、各種の遊技部材を装着した前面パネル2とが、ヒンジ3を介して連結され、前面パネル2が本体ケース1に対して開閉可能に構成されている(図2)。そして、図1は前面パネル2の正面図、図2はスロットマシンSLの右側面図(a)と平面図(b)、図3は前面パネル2の背面図、図4は本体ケース1の内部正面図を示している。

0019

図4に示す通り、本体ケース1の略中央には、3つの回転リール4a〜4cを備える図柄回転ユニット4が配置され、その下側に、メダル払出装置5が配置されている。各回転リール4a〜4cには、BB図柄、RB図柄、各種のフルーツ図柄、及びリプレイ図柄などが描かれている。メダル払出装置5には、メダルを貯留するメダルホッパー5aと、払出モータMと、メダル払出制御基板MEと、払出中継基板PAYと、払出センサ(不図示)などが設けられている。ここで、メダルは、払出モータMの回転に基づいて、払出口5bから図面手前に向けて導出される。なお、限界量を越えて貯留されたメダルは、オーバーフロー部5cを通して、補助タンク6に落下するよう構成されている。

0020

上記のメダル払出装置5に隣接して電源基板62A,62Bが配置され、また、図柄回転ユニット4の上部に主制御基板50が配置され、主制御基板50に隣接して回胴設定基板SETが配置されている。なお、図柄回転ユニット4の内部には、回胴LEドライブ基板DR1と回胴中継基板IM2とが設けられ、図柄回転ユニット4に隣接して外部集中端子板OTが配置されている。

0021

図1に示すように、前面パネル2の上部には表示装置(LCDユニット)7が配置されている。そして、この表示装置7に、各種のキャラクタが表示されることで遊技動作を効果的に盛り上げている。また、表示装置7の下部には、回転リール4a〜4cに対応する3つの表示窓8a〜8cが配置されている。表示窓8a〜8cを通して、各回転リール4a〜4cの回転方向に、各々3個程度の図柄が見えるようになっており、合計9個の図柄の水平方向の三本と、対角線方向の二本が仮想的な停止ラインとなる。

0022

このような表示窓8aの左側には、遊技状態を示すLED群9が設けられ、その下方には、遊技成果として払出されるメダル数を表示する払出表示部10や、クレジット状態のメダル数を表示する貯留数表示部11が設けられている。

0023

払出表示部10は、7セグメントLEDを2個連設して構成されており、払出メダル数を特定すると共に、何らかの異常事態の発生時には、異常内容を表示するエラー表示器としても機能している。

0024

前面パネル2の垂直方向中央には、メダルを投入するメダル投入口12が設けられ、これに隣接して、メダル投入口12に詰まったメダルを返却させるための返却ボタン13が設けられている。また、クレジット状態のメダルを払出すクレジット精算ボタン14と、メダル投入口12へのメダル投入に代えてクレジット状態のメダルを擬似的に一枚投入する投入ボタン15と、クレジット状態のメダルを擬似的に三枚投入するマックス投入ボタン16とが設けられている。

0025

これらの遊技部材の下方には、回転リール4a〜4cの回転を開始させるスタートレバー17と、回転中の回転リール4a〜4cを停止させるためのストップボタン18a〜18cが設けられている。

0026

本実施例では、スタートレバー17が操作されることに起因して、内部抽選処理が実行され、BB図柄や小役図柄への内部当選状態か否かが決定される。そして、通常は、3つの回転リール4a〜4cが、正方向に正常回転を開始するが、内部当選状態を予告する予告演出として、回転リール4a〜4cの全部又は一部が、変則的に回転した上で正常回転を開始する場合もある。なお、予告演出とは、内部抽選処理の抽選結果を不確定報知する演出を意味する。

0027

このような予告演出時には、表示装置7における画像演出や、LEDランプなどを点滅させるランプ演出や、スピーカを駆動する音声演出の全部又は一部が適宜に選択されて実行される。

0028

図1に示す通り、前面パネル2の下方には、メダルを蓄える横長の受け皿19と、払出装置5の払出口5bに連通するメダル導出口20とが設けられている。また、メダル導出口20の左右には、低音用の左右の下側スピーカSPbL,SPbRが配置され、表示装置7の左右にも、上側スピーカSPtL,SPtRが配置されている。ここで、下側スピーカSPbL,SPbRは、重低音を強調した大型スピーカであり、モノラル音背景音楽BGM)などを左右同一音量で出力している。

0029

一方、上側スピーカSPtL,SPtRは、必要時に、ステレオ音楽曲や、演出音を出力している。ここで、楽曲には、ステレオ音として出力される背景音が含まれる。また、演出音による予告演出には、上側スピーカSPtL,SPtRについて、一方のスピーカだけの音声出力、水平方向の音声移動、左右方向の音声往復移動などの動作が含まれる。

0030

図3に示すように、前面パネル2の裏側には、メダル投入口12に投入されたメダルの選別を行うメダル選別装置21と、メダル選別装置21により不適正と判別されたメダルをメダル導出口20に案内する返却通路22とが設けられている。また、前面パネル2の裏側上部には、演出制御基板60、及び、演出インタフェイス基板61などを収容する基板ケース23が配置されている。そして、メダル選別装置21の上部には、図1に示す各種の遊技部材と主制御基板50との間の信号を中継する遊技中継基板IM1が設けられている。

0031

図5(a)は、実施例に係るスロットマシンSLの回路構成を示すブロック図である。図示の通り、このスロットマシンSLは、回転リール4a〜4cを含む各種の遊技部材の動作を制御する主制御基板50と、主制御基板50から受けた制御コマンドCMDに基づいて各種の演出動作を実現する演出制御基板60と、商用電源(100V)を受けて直流電圧(5V,12V,18V,24V,36V)に変換して装置各部に供給する電源基板62(62A,62B)と、を中心に構成されている。

0032

図5(a)の下部中央に示す通り、本実施例の電源基板62は、商用電源(100V)を直接受ける第1電源基板62Aと、第1電源基板62Aから交流24Vと直流24Vを受けて、電源リセット信号RES及び電断信号ABN1,ABN2を出力する第2電源基板62Bと、に区分されている。

0033

ここで、電源リセット信号RESは、交流電源の投入時に、主制御基板50と演出インタフェイス基板61を含む装置各部に伝送される。一方、電断信号ABN1,ABN2は、交流電源の遮断時に同期して出力され、電断信号ABN1は、主制御基板50に伝送され、電断信号ABN2は、演出インタフェイス基板61に伝送される。

0034

図5(a)の上部中央に示す通り、演出インタフェイス基板61は、適宜な中継基板を経由して、電源基板62A,61Bから各種レベルの直流電圧(5VB,12VB,18V,36V)と、電源リセット信号RESと、電断信号ABN2と、を受けている(図5図7)。

0035

また、演出インタフェイス基板61は、適宜な中継基板を経由して、主制御基板50から制御コマンドCMDとストローブ信号STBとを受けている。そして、演出インタフェイス基板61が受けた各種の制御信号(CMD,STB,ABN2)は、直流電圧(5VB,3.3V)と共に、演出制御基板60に転送される。

0036

なお、直流電圧3.3Vは、第2電源基板62Bから受ける直流電圧5VBに基づいて、演出インタフェイス基板61のコンバータ回路DC/DCにおいて生成され、演出インタフェイス基板61では、音声プロセッサDPRと音声メモリSDROMの電源電圧となる。

0037

ところで、図5(a)の上部中央に破線で示す通り、演出制御基板60と、演出インタフェイス基板61とは、コネクタ連結によって一体化されている。そして、演出制御基板60のコンピュータ回路GEPRは、表示装置7における画像演出と、スピーカSPt,SPbによる音声演出と、LEDランプなどによるランプ演出を統括的に制御している。

0038

すなわち、演出制御基板60には、汎用ワンチップマイコンで実現される制御プロセッサ(コンピュータ回路)GEPRと、制御プロセッサGEPRの制御に基づいて表示装置7における画像演出を実現する画像プロセッサVDP(Video Display Processor )と、コンピュータ回路GEPRのプログラム暴走時に、異常リセット信号ERSTを出力するウォッチドッグタイマWDTと、制御プロセッサGEPRの制御プログラムを記憶する制御メモリPROMと、画像プロセッサVDPの画像基礎データを記憶する画像メモリCGROMと、が搭載されている。

0039

一方、演出インタフェイス基板61には、制御プロセッサGEPRの制御に基づいて音声演出を実現する音声プロセッサ(音声合成回路)SDPRと、音声プロセッサSDPRの音源データを記憶する音声メモリSDROMと、音声プロセッサSDPRが出力する音声信号増幅して出力する第1と第2のデジタルアンプAMP1,AMP2と、直流電圧3.3V及び電源リセット信号RESを受けて音声メモリSDROM、画像プロセッサVDP、及び制御プロセッサGEPRを電源リセットする第1リセット回路RST1と、直流電圧3.3V及び異常リセット信号ERSTを受けて音声プロセッサSDPRを異常リセットする第2リセット回路RST2と、直流電圧をレベル変換させるコンバータ回路DC/DCと、が搭載されている。

0040

図示の通り、第1デジタルアンプAMP1は、上側スピーカSPtL,SPtRを駆動し、第2デジタルアンプAMP2は、下側スピーカSPbL,SPbRを駆動している。また、演出インタフェイス基板61には、LED基板25や回胴バックライト基板26が接続されており、各基板25,26には、LED群を駆動するランプドライバDR(図7(b)参照)が配置されている。LED基板25には、複数個のランプドライバDRが配置され、ランプ演出用の多数のLED用ランプを駆動している。

0041

一方、バックライト基板26にはランプドライバDRが一個配置され、3列の回転リール4a〜4cの内側から、回転方向3個の図柄を鮮やかに照明する高輝度バックライト用ランプLPを駆動している。なお、LEDランプ及びランプドライバDRは、演出インタフェイス基板61から受ける直流12Vに基づいて動作している。

0042

図5(b)は、3列の回転リール4a〜4cに対応する3個の回胴バックライト部BL1〜BL3を略記したものである。各バックライト部BLiは、放射状に広がる3個のランプボックスBXを連結して構成され、各ランプボックスBXの底部には、LEDランプLPが、例えば3個配置されている。また、ランプボックスBXの内面は、鏡面状に加工されており、LEDランプからの放射光鏡面反射して、回転方向3個の図柄の裏側に、集光されるようになっている。LEDランプLPとして、高輝度の白色LEDランプが使用されている。

0043

ところで、先に説明した通り、演出制御基板60と、演出インタフェイス基板61とは、コネクタ連結によって一体化されており、演出制御基板60の制御プロセッサGEPRは、主制御基板50から受ける制御コマンドCMDに基づいて、画像演出、音声演出、及びランプ演出を統括的に制御して、同期的に進行する演出動作を実現している。具体的には、制御プロセッサGEPRは、制御メモリPROMの制御プログラムに基づいて動作して、画像プロセッサVDPにコマンドリスト発行して画像演出を制御し、音声プロセッサSDPRに音声コマンドを発行して音声演出を制御している。

0044

また、制御プロセッサGEPRには、内蔵CPUの他に、複数チャンネルシリアルポートSIO(Serial Input/ Output Port )と、複数のパラレルポートPIO(Parallel Input/ Output Port )とが内蔵されている。シリアルポートSIOには、シリアル同期方式で動作するシリアル出力ポートSoが含まれており、第1出力ポートSo1が、LED基板25のランプドライバDRに接続され、第2出力ポートSo2が、バックライト基板26のランプドライバDRに接続されている。

0045

そして、各出力ポートSo1,So2は、ランプドライバDRに対して、クロック信号SPCKに同期して、ランプ駆動データSPOをシリアル伝送している。なお、本明細書において、ランプ駆動データSPOとは、ランプドライバDRの動作内容を規定する各種の設定データ図8(a)参照)だけでなく、後述するランプドライバDRのスレーブアドレスレジスタアドレスアドレス情報を含んだ概念であり、広義解釈される必要がある。

0046

次に、パラレルポートPIOには、動作許可信号OE(Output Enable )を出力するパラレル出力ポートPoが含まれており、図7(a)の実施例では、ランプドライバDRのSDEN端子に動作許可信号OEを供給している。図8(b)(c)に示す通り、ランプ駆動データSPOのシリアル伝送の動作開始先行して、パラレル出力ポートPoは、動作許可信号OEをアクティブ(H)レベルに変化させ、シリアル伝送の動作終了後に、動作許可信号OEを非アクティブ(L)レベルに復帰させている。

0047

なお、パラレルポートPIOには、主制御基板50から発行される制御コマンドCMDを受けるパラレル入力ポートPiと、画像プロセッサVDPにディプレイリストを発行するパラレル出力ポートP1と、音声プロセッサSDPRに音声コマンドを発行するパラレル出力ポートP2も含まれている(図13参照)。

0048

続いて、主制御基板50について説明すると、主制御基板50は、遊技中継基板IM1を通して、スロットマシンの各種遊技部材に接続されている。具体的には、スタートレバー17の始動スイッチ、ストップボタン18a〜18cの停止スイッチ、投入ボタン15,16の投入スイッチ清算ボタン14の清算スイッチ、前面パネル2の開閉を認識するドアセンサ上流側センサS0を構成するレバー検知センサメダル通過センサS1,S2を構成するフォトインタラプタPH1,PH2、不正メダルの通過を阻止するブロッカーをON/OFF制御するブロッカーソレノイドSL、及び、各種LED素子9〜11などに接続されている。

0049

本実施例のメダル選別装置21は、上流側センサS0(レバー検知センサ)と、メダル通過センサS1,S2(フォトインタラプタPH1,PH2)と、ブロッカーソレノイドSLと、を内蔵して構成されており、メダル投入口12に近接して最上流位置に上流側センサS0が配置され、ブロッカーを経由して、その下流位置に一対のメダル通過センサS1,S2が近接して配置されている。

0050

上流側センサS0は、具体的には、メダル表面で押圧されて揺動するレバーLVと、レバーLVの揺動に対応してON/OFF動作するフォトインタラプタPHと、を有して構成されている。そして、上流側センサS0は、メダル表面がレバーLVを押圧するメダル通過時にはON状態となり、メダルの通過後にOFF状態に復帰するよう構成されている。

0051

ブロッカーは、上記した上流側センサS0の下流位置に配置され、ブロッカーソレノイドSLの通電時にはメダルの通過を許可する導入姿勢となり、非通電時には、メダルの通過を拒否する返却姿勢となる。

0052

図5に示す通り、主制御基板50は、回胴中継基板IM2を経由して、回転リール4a〜4cを回転させる3つのステッピングモータ、及び、回転リール4a〜4cの基準位置を検出するためのインデックスセンサに接続されている。そして、ステッピングモータを駆動又は停止させることによって、回転リール4a〜4cの回転動作と、目的位置での停止動作を実現している。

0053

また、主制御基板50は、払出中継基板PAYを通してメダル払出装置5にも接続されている。メダル払出装置5には、メダル払出制御基板MEと、メダル満杯センサと、メダル払出センサと、払出モータMとが設けられており、メダル払出制御基板MEは、主制御基板50からの制御コマンドに基づいて払出モータMを回転させて、所定量のメダルを払出している。

0054

メダル満杯センサは、補助収納庫にメダルが満杯状態になったオーバーフロー異常を検出し、メダル払出センサは、払出メダル枚数不足する不足異常や、遊技機による払出動作を伴わない異常払出を検出している。その他、主制御基板50は、外部集中端子板OTと、回胴設定基板SETにも接続されている。外部集中端子板OTは、例えばホールコンピュータHCに接続されており、主制御基板50は、外部集中端子板OTを通して、メダルの投入枚数やメダルの払出枚数などを出力している。

0055

また、回胴設定基板SETは、係員設定キーで設定した設定値を示す設定キー信号などを出力している。ここで、設定値とは、当該遊技機で実行される抽選処理の当選確率などを、設定1から設定6まで6段階で規定するもので、遊技ホール営業戦略に基づいて適宜に設定される。例えば、最高ランクに設定された遊技機は、メダル払出枚数期待値最高レベルであるため、遊技者にとって最も有利である。

0056

図6は、主制御基板50の回路構成を図示したものである。図示の通り、主制御基板50は、ワンチップマイコン64と、8bitパラレルデータ入出力するI/Oポート回路65と、ハードウェア的に乱数値を生成するカウンタ回路66と、演出制御基板60などの外部基板とのインタフェイス回路とを中心に構成されている。ここで、ワンチップマイコン64は、Z80相当品CPUコア64a、ROM、RAMなどの他に、CTC(Counter/TimerCircuit )64bや、割込みコントローラ64cなどを内蔵している。

0057

CTC64bは、8bitのカウンタタイマ集積した回路であり、Z80システムに、周期的割り込みや一定周期パルス出力作成機能ビットレートジェネレータ)や時間計測の機能を付与するものである。そこで、本実施例では、CTC64bを利用して、Z80CPU64aに1.5mSの時間間隔τタイマ割込みを生じさせている。

0058

インタフェイス回路としては、電源回路とのインタフェイス回路67、遊技中継基板IM1とのインタフェイス回路68と、回胴モータ駆動回路69と、演出制御基板60とのインタフェイス回路70などが設けられている。そして、電源遮断時(電断時)には、インタフェイス回路67を通して、Z80CPU64aに電圧降下割込みをかけている。

0059

インタフェイス回路70は、演出制御基板60に制御コマンドを出力するための8ビットパラレルポートであり、回胴モータ駆動回路69は、回転リール4a〜4cのステッピングモータの駆動信号を生成する回路である。回転リール4a〜4cを回転させる3つのステッピングモータは、各々、2組の駆動巻線を有する二相モータであって、1相励磁2相励磁とを繰り返す1−2相励磁によって駆動されている。

0060

図6に示す通り、主制御基板50のインタフェイス回路68は、遊技中継基板IM1を経由してメダル選別装置21が接続されている。そして、上流側センサS0のセンサ信号S0は、入力回路IN0に入力され、メダル通過センサS1とメダル通過センサS2のセンサ信号S1,S2は、入力回路IN1、IN2に入力されている。また、ブロッカーソレノイドSLの通電状態は、出力回路によって制御されている。

0061

続いて、図7に基づいて、LED基板25やバックライト基板26について説明する。先ず、LED基板25には、図7(b)に示すランプドライバDRが、複数個、搭載されている。そして、複数のランプドライバDRは、図7(a)や図9(a)に示すカスケード接続形式並列接続されている。一方、LED基板26は、回転リール4a〜4cの内部に配置された回胴バックライトBL1〜BL3(図5(b)参照)を高輝度で点灯させるため、図10図11に示すように、ランプドライバDRが一個配置されている。

0062

LED基板25とバックライト基板26に搭載されたランプドライバDRは、何れも、図7(b)に示す同一の回路構成であり、そのクロック端子SCLKとシリアル端子DATAには、シリアル出力ポートSo1/So2からクロック信号SPCKとランプ駆動データSPOとが供給されている。また、図7(a)の実施例では、ランプドライバDRの制御端子SDENには、パラレル出力ポートPoから動作許可信号OEが供給されている。

0063

また、実施例のランプドライバDRは、動作モード設定端子UTSETに受ける電圧レベル(H/L/M)に基づいて、オープンドレインモードか、定電流モードか、又は、混在モードかで動作して、内蔵された電流導入回路OUTを経由して、RGB三色のLEDランプを、最高、各8個(合計24個)駆動できるよう構成されている。

0064

ここで、オープンドレインモードとは、電流導入回路OUTが、外部抵抗RL(図7(c))に規定された電流値でLEDランプを駆動する動作モードであり、一方、定電流モードとは、外部抵抗RLの値に拘らず、電流導入回路OUTが、所定の定電流値CSTでLEDランプを駆動する動作モードである。また、混在モードとは、電流導入回路OUTの一部がオープンドレインモードで機能し、電流導入回路OUTの残りが定電流モードで機能する動作モードである。

0065

オープンドレインモードや混在モードは、例えば、所定のLEDランプだけを高輝度で発光させたいような場合に好適に使用される。図7(b)に関して後述するように、オープンドレインモードでは、出力トランジスタがON/OFFスイッチング動作するので、定電流モードで動作する場合より、内部電力損失が少なく、相対的に大電流を流すことができる。

0066

一方、定電流モードは、出力トランジスタの一部がリニア動作するので、やや内部電力損質が大きいが、例えば、隣接するLED群を同一輝度で発光させたいような場合に好適に使用される。すなわち、オープンドレインモードで動作する場合には、外付け抵抗(電流制限抵抗)の抵抗値のばらつきで発光強度が一定化しないが、定電流モードでは、その問題が生じないので発光強度を一定化する場合に好適である。なお、隣接するLED群の輝度が異なると遊技者に違和感を与え、極端な場合にはチラつきを生じさせる。

0067

図7(b)に示す通り、ランプドライバDRは、合計24個の出力端子(LEDR,LEDG_1-8,LEDB_1-8)と、各ドライバに固有のスレーブアドレスを規定する5ビットアドレス端子(A0〜A4)と、クロック信号SPCを受けるクロック端子SCLKと、ランプ駆動データSPOを受けるシリアル端子SDATAと、動作許可信号OEを受ける制御端子SDENと、動作モード設定端子OUTSETと、電流設定端子RT1と、リセット端子RESETと、を有して構成されている。

0068

図7(a)に示す通り、クロック端子SCLKとシリアル端子SDATAと制御端子SDENは、全てのランプドライバDR1〜DRnに共通的に供給されている。また、図7(a)には、32個のランプドライバDRiのアドレス端子(A0〜A4)に、00000b〜11111bのアドレス信号が供給されており、32個のランプドライバDRiのスレーブアドレスが、0〜31である実施例が示されている。したがって、この構成では、RGB各色のLEDランプが、各々、256個(=32×8)配置できることになる。

0069

また、ランプドライバDRは、24個(RGB各色が8個)のLEDランプについて、各々、発光輝度をPWM制御(Brightness Control)できるよう構成されており、PWM制御のデューティ比を各8ビットで規定可能な24個を含め、合計で30個の内蔵レジスタR00〜R29が内蔵されている。各内蔵レジスタR00〜R29には、発光輝度を規定するPWM制御のデューティ比など、8ビット長の設定データが設定される必要があり、各内蔵レジスタには、8ビット長のレジスタアドレス(00h〜1Dh)が付与されている。

0070

したがって、ランプドライバDRが合計24個のLEDランプの発光輝度をPWM制御するには、そのランプドライバDRのスレーブアドレスを特定した状態で、合計30個の内蔵レジスタ(R00〜R29)に、必要な設定データを伝送する必要がある。なお、本実施例では、内蔵レジスタへの設定データに、ランプをON/OFF制御するビットデータは含まれておらず、内蔵レジスタの個数を抑制すると共に、内蔵レジスタへの設定動作を簡素化している。したがって、ランプの消灯動作は、発光輝度のPWM制御において、デューティ比=0とすることで実現される。

0071

図7(c)は、ランプドライバDRの内部回路の特徴部分を図示したものであり、外部からSVCC端子に受ける給電電圧(12V)を降圧して、BGR(Band Gap Reference)に基づいた、正確な内部電源電圧VREF(5V)を生成する電源回路PCと、動作モード設定端子OUTSETに受ける電圧レベル(H/L/M)に基づいて、2ビット長の内部制御信号(D1,D0)を生成する動作制御回路TLと、リセット端子RESETに受ける電圧に基づいて、内部回路を電源リセットするリセット回路Power On Resetと、電流設定端子RT1に受ける電圧に基づいて、定電流モードにおける定電流値CSTを規定する電流設定回路(I−REG+D/A)と、一例として、定電流モードで動作する場合の電流導入回路OUTと、が示されている。

0072

なお、ランプドライバDRがオープンドレインモードで動作する場合には、図示の電流導入回路OUTにおいて、トランジスタQ1〜Q8が、一定の抵抗素子(抵抗値r≒10Ω)として機能するよう内部接続が変更される。但し、図7(c)は、定電流モードにおける回路構成を示しており、図示の電流導入回路OUTは、8個のLEDランプLPを定電流値CSTで、定電流駆動している。なお、各LEDランプLPは、全て同一規格であり、抵抗値が同一の外付け抵抗RLを経由して、給電電圧12Vに接続されている。

0073

そして、定電流モードでは、ランプドライバDR内部での電圧降下Voと、LEDランプLPの順方向電圧降下VFと、直列接続されるLEDランプの必要個数と、に基づいて外付け抵抗RLの抵抗値が決定される。具体的には、ランプ個数Nに対して、12−N×VF−RL×I=Voを満足する必要があり、この条件式において、Iは、LEDランプLPの駆動電流値である。例えば、駆動電流I(定電流値CST)=20mAにおいて、VF=2V程度である場合には、仮にVo=1V程度であるとして、外付け抵抗RLの抵抗値[kΩ]は、(11−N×2)/20と決定される。

0074

但し、定電流モードにおいて、外付け抵抗RLの抵抗値は、特段確定的なものではない。すなわち、定電流モードにおいて、外付け抵抗RLは、ランプドライバDR内部の電圧降下Voを吸収する用途で配置されるに過ぎないので、外付け抵抗RLの抵抗値に逆対応して、ランプドライバDR内部の電圧降下Voが変化するだけである。

0075

一方、オープンドレインモードでは、外付け抵抗RLは、電流制限抵抗として機能して、LEDランプLPの駆動電流Iに対応して確定的に規定され、具体的には、RL×I=12−VF×N−r×Iの関係が成立する。ここで、rは、トランジスタQ1〜Q8を抵抗素子として機能させた場合の内部抵抗値(≒10Ω)である。

0076

以上を踏まえて、ランプドライバDRの内部回路を説明すると、先ず、電源回路PCは、電圧降下用のPchトランジスタQ13と、コンパレータCM1と、比較基準電圧Vrと、分圧抵抗R1,R2と、で構成されている。コンパレータCM1は、トランジスタQ13の出力電圧Voの分圧値と、BGR(Band Gap Reference)に基づく比較基準電圧Vrとを比較している。

0077

そして、コンパレータCM1が、抵抗R2の両端電圧(=Vo×R2/(R1+R2))を比較電圧Vrに一致させることで、出力電圧Voを、Vo=Vr×(R1+R2)/R2に規定している。出力電圧Voは、この実施例では、5Vに設定されており、この5Vは、内部電源電圧VREFに他ならない。

0078

このように、本実施例のランプドライバDRは、給電電圧12Vを降下させて、正確な内部電源電圧VREF(=5V)を生成する電源回路PCを内蔵するので、LED基板25やバックライト基板26に、ランプドライバDRの電源電圧5Vを給電する必要がない簡易性があり、また、ランプドライバDRの内部電力損失を最小化しつつ高輝度のランプ演出を実現することができる。

0079

なお、ランプドライバDRの内部回路の電源電圧VREFを、給電電圧12Vに一致させることもできるが、それでは、ランプドライバDRの内部電力消費の増加に対応する構成が別途必要となる。一方、LED基板25やバックライト基板26への給電電圧を5Vにすることはできるが、LEDランプの順方向電圧降下は、2〜3Vであるので、複数のLEDランプを直列接続することができず、結果的に、ランプ演出や回胴バックライト部の輝度が減少することになる。

0080

以上の点は、さて措き、比較基準電圧Vrは、半導体ICたるランプドライバDRの構成材料シリコン)のバンドギャップ電圧に基づく電圧であり、外部温度や電源電圧の変動に対して安定して一定値を維持するので、出力電圧Voを正確に5Vに維持することができる。そして、この出力電圧Vo(=5V)は、内部電源電圧VREFとして、ランプドライバDRの内部回路に供給されると共に、外部VREF端子にも出力されて、以下に説明する設定動作や、電源リセット動作を実現している。

0081

リセット回路Power On Resetは、抵抗比が10対1程度のバイアス抵抗R5,R6と、バイアス抵抗R6とグランド間に配置された過電圧保護ダイオードD10と、バイアス抵抗R5,R6の接続点の電圧を受けるシュミットトリガタイプのバッファBFと、を有して構成されている。

0082

そして、ダイオードD10のカソード端子及びバイアス抵抗R6に接続されたリセット端子RESETは、外部VREF端子に直結されると共に、コンデンサCreを経由してグランドに接続されている。なお、リセット端子RESETの外部VREF端子への直結は必須ではなく、また、抵抗を経由してリセット端子RESETと外部リセット端子RESETとを接続しても良い。但し、長期の電源リセット時間は全く不要であり、極めて短時間で足りる。

0083

何れにしても、本実施例では、リセット端子RESETが、上記のように外部接続されるので、電源投入時に、バッファBFの出力がLレベルとなり、その後、コンデンサCreが所定レベルまで充電されるまでの短時間だけ、Lレベルを維持するので、この内部リセット信号が、ランプドライバDRの内部回路を確実に電源リセットすることになる。

0084

この電源リセットによって、ランプドライバDRの内蔵レジスタR00〜R29は、全て00Hに初期設定され、この値が、動作開始時のデフォルト値となる(図8(c)参照)。なお、図8に示す内蔵レジスタR00〜R29(レジスタ番号00h〜1dh)への設定値において、ビット値00000000は、電源リセット後のデフォルト値を示している。

0085

ところで、従来の装置では、リセット端子RESETに対して、所定時間毎にリセット信号を繰り返し供給していた(図7(b)破線参照)。しかし、本実施例では、ランプドライバDRに対するリセット動作は、電源リセット時に限られる。そのため、ノイズなどの影響で内蔵レジスタR00〜R29の設定値がビット化けする可能性もあるが、これを解消する独特制御手法を採ることで、リセット信号線の配線を不要にし、且つ、リセット信号の繰返し伝送の煩雑さを解消している(この点は後述する)。

0086

次に、動作制御回路CTLは、内部電源電圧VREFを分圧する分圧抵抗R8〜R11と、分圧抵抗R8,R9の接続点の電圧を受けるPchトランジスタQ11と、分圧抵抗R10,R11の接続点の電圧を受けるNchトランジスタQ12と、保護抵抗R12と、過電圧保護ダイオードD11,D12と、を有して構成されている。

0087

そして、トランジスタQ11とトランジスタQ12のドレイン端子の電圧が、2ビット長の内部制御信号D1,D0となっており、この内部制御信号D1,D0が、電流導入回路OUTの動作モードを規定している。

0088

なお、分圧抵抗R8とR19の抵抗比は10対1程度、分圧抵抗R10とR11の抵抗比は1対10程度である。そして、内部電源電圧VREFは、外部VREF端子に接続され、分圧抵抗R9,R10の接続点は、動作設定端子OUTSETに接続されている。

0089

動作制御回路CTLは、上記の通りに構成されているので、動作設定端子OUTSETが外部VREF端子に接続されて、Hレベルとなる場合には、トランジスタQ11がOFF状態、トランジスタQ11がON状態となり、内部制御信号D1,D0は、L,Lレベルとなる。そして、この場合には、電流導入回路OUTが、オープンドレインモードで機能する。

0090

また、動作設定端子OUTSETがグランドに接続されて、Lレベルとなる場合には、トランジスタQ11がON状態、トランジスタQ11がOFF状態となり、内部制御信号D1,D0は、H,Hレベルとなり、電流導入回路OUTが、定電流モードで機能する。

0091

一方、図の破線で示すように、動作設定端子OUTSETと外部VREF端子に抵抗Rtが接続され、動作設定端子OUTSETとグランドの間に、抵抗Rtが接続された場合には、動作設定端子OUTSETの電位は、VREF/2のMレベルとなる。この場合には、二つのトランジスタQ11,Q12が共にON状態となるので、内部制御信号D1,D0は、H,Lレベルとなり、電流導入回路OUTが、混在モードで機能する。

0092

特に限定されないが、混在モードでは、例えば、LED1〜LED6(R/G/B)の電流導入回路OUTが定電流モードで機能する一方、LED7〜LED8(R/G/B)の電流導入回路OUTは、定電流モードで機能するよう構成されている。

0093

電流設定回路(I−REG+D/A)は、定電流モードで機能する電流導入回路OUTついて、定電流値CSTを規定する部分であり、外付けの設定抵抗RT7の電流を検出して定電流モードの最大電流値を特定する第1回路I−REGと、第1回路I−REGのデジタル出力と内蔵レジスタR00〜R01の設定値とを受ける抵抗ラダー回路Ladと、を有して構成されている。

0094

ここで、抵抗ラダー回路Ladは、Rタイプの8個のLED、Gタイプの8個のLED、及び、Bタイプの8個のLEDに対応して3組設けられている。そして、各組の抵抗ラダー回路Ladは、内蔵レジスタ(R00〜R01)への設定値(3ビット)に基づいて、抵抗値が8種類の何れかである電流規定抵抗R4を生成している。

0095

本実施例では、各組の抵抗ラダー回路Ladが、各々、電流規定抵抗R4を設定するので、Rタイプの8個のLED、Gタイプの8個のLED、及び、Bタイプの8個のLEDが、各々、3ビット8階調の何れかのレベルに設定可能となっている。

0096

すなわち、本実施例では、設定抵抗RT7と3ビットの設定値に基づいて定電流値CSTが規定され、各タイプ(R/G/B)8個のLEDランプの駆動電流が、3ビット8階調何れかの定電流値CSTとなるので、24個のLEDランプに対するPWM制御のデューティ比を適宜に相違させることで、極めて複雑で高度なランプ演出が可能となる。

0097

一方、PWM制御のデューティ比を共通化することで、各タイプ(R/G/B)のLED各8個を、最適な同一輝度で発光させることもできる。何れにしても、PWM制御のデューティ比は、出力回路OUTを構成するトランジスタQ1o〜Q8oのON/OFF動作時間比を意味するので、LEDランプに流れる駆動電流の平均値(LEDランプの発光輝度)を規定することになる。

0098

図7(c)の上部右側には、定電流モードで機能する電流導入回路OUTのうち、一例として、R/G/B何れか一タイプのLED8個を駆動する部分が記載されている。図示の通り、電流導入回路OUTは、電流設定回路(I−REG+D/A)の設定値に基づいた定電流値CSTを生成する定電流源IGと、定電流源IGの定電流値CSTをコピーするカレントミラー回路CMとが記載されている。

0099

定電流源IGは、ツェナーダイオードZDと、電流制限抵抗R3と、コンパレータCM2と、PchトランジスタQ14と、電流規定抵抗R4と、で構成されている。そして、電流規定抵抗R4の両端電圧は、ツェナーダイオードZDの降伏電圧Vzに一致するので、トランジスタQ14のドレイン電流は、常に定電流値CST=Vz/R4となる。

0100

次に、カレントミラー回路CMは、定電流値CST=Vz/R4が流れるNchトランジスタQ0と、トランジスタQ0とミラー接続されたNchトランジスタQ1〜Q8と、所定デューティ比のPWM制御に基づきON/OFF動作して、トランジスタQ1〜Q8の電流を通電制御するNchトランジスタQ1o〜Q8oと、を有して構成されている。

0101

カレントミラー回路CMは、上記の通りに構成されているので、トランジスタQ0に流れる定電流値CST=Vz/R4が、全てのトランジスタQ1〜Q8にコピー可能となり、仮に、PWM制御のデューティ比τを共通化した場合には、トランジスタQ1o〜Q8oのON/OFF時間が一致するので、平均電流が一致する8個のLEDランプL1〜L8が同一輝度で発光することになる。

0102

図8(a)は、ランプドライバDRの内蔵レジスタR00〜R29の機能を説明する図面である。図示の通り、レジスタR00〜R02の下位3ビットは、定電流モードにおける定電流値CSTを規定する設定値であり、8階調の定電流値の設定が可能となる。なお、内蔵レジスタR00の上位3ビットは、PWM制御における制御時間の動作周期を規定する設定値である。

0103

内蔵レジスタR03〜R05の24ビットは、24個の出力端子(LEDR_1-8,LEDG_1-8,LEDB_1-8)の各出力信号について、発光輝度のPWM制御におけるデューティ比を、固定値100%とするか、任意設定するかを規定する設定値である。なお、本実施例では、デューティ比を任意設定することで、LEDランプの輝度を制御している。

0104

残り24個の内蔵レジスタR06〜R29は、本実施例のように、24個の出力端子(LEDR_1-8,LEDG_1-8,LEDB_1-8)の各出力信号について、発光輝度のPWM制御におけるデューティ比を任意設定する場合に、その任意値を規定するレジスタである。

0105

24個の出力端子(LEDR_1-8,LEDG_1-8,LEDB_1-8)の各出力信号は、内蔵レジスタR06〜R29への各8ビットの設定値に基づいて、各々、0〜255/256のデューティ比に任意設定可能であり、デューティ比=0の消灯状態から、デューティ比=99.6%の高輝度状態まで制御可能になっている。

0106

なお、図7(c)に関して説明した定電流モードでは、LEDランプの流れる電流は、所定のデューティ比τに基づいて、定電流値CSTか、ゼロかにPWM制御されるので、平均電流が、CST×τ/100が増減することで、発光輝度が変化することになる。先に説明した通り、デューティ比=0は、消灯状態である。

0107

以上の通り、本実施例では、一のランプドライバDRが駆動するLEDランプの個数N(≦24)に対応して、24個の内蔵レジスタR06〜R29の中の必要なN個について、所定時間(例えば1/30S)毎に、適宜なデューティ比τ(0〜99.6%)を設定することで、LEDランプの発光制御を実現している。一方、内蔵レジスタR00〜R06については、一旦、設定した設定値が変更されることはないが、所定時間毎に、同一値を繰り返し設定している。これは、ノイズなどの影響で、設定値がビット化けしても、その異常を素早く解消させるためである。

0108

このように、本実施例では、変更する必要のない設定値についても、所定時間毎に繰り返し再設定するので、従来の構成のように、所定時間毎にリセット信号RESETを繰り返し供給する必要が無くなり、また、リセット信号線の配線を不要にして機器構成の簡略化を実現している。

0109

以上説明したランプドライバDRの内部構成と回路動作に基づき、バックライト基板26に搭載されたランプドドライバDRは、遊技機の機種(必要な発光強度)に応じて、定電流モードかオープンドレインモードで機能させている。一方、LED基板25に搭載されたランプドライバDRは、その殆どを定電流モードで機能させ、一部だけ混在モードで機能させている。

0110

混在モードで機能するLED基板25のランプドライバDRには、定電流モードの出力端子と、オープンドレインモードの出力端子とが混在するが、オープンドレインモードの出力端子に接続されたLEDランプについては、必要時に、これを仕様上の最大電流で駆動することで、鮮やかに発光するインパクトのある予告演出や報知動作を実現している。

0111

一方、LED基板25において、定電流モードで機能する多数のランプドライバDRの出力端子に接続されるLEDランプについては、R(red)/G(green) /B(blue )タイプのランプを適宜に配置すると共に、タイプ毎に発光特性が異なるLEDランプを、各々、最適な定電流値で駆動することで、バランスのとれた三原色で発光させている。

0112

なお、特に限定されないが、PWM制御のデューティ比τは、原則として、点灯時=100%、消灯時=0%に設定することで駆動制御の簡易化を図っている。一方、所定のLEDランプについては、デューティ比τを緩やかに変化させることで、蛍の発光など、高度なランプ演出を実現している。

0113

図8(b)は、ランプドライバDRの所定の内蔵レジスタに、8ビット長の設定データを書込む場合の動作手順を示すタイムチャートであり、シリアル出力ポートSo1/So2の動作を示している。

0114

図示の通り、制御端子SDENに供給する動作許可信号OEをアクティブ(H)レベルに維持した状態で、クロック端子SCLKに供給するクロック信号SPCKに同期して、広義のランプ駆動データSPOとして、スレーブアドレスをシリアル伝送し、その後、内蔵レジスタを特定するレジスタアドレスを、広義のランプ駆動データSPOとして、シリアル伝送する必要がある。先に説明した通り、本明細書において、ランプ駆動データSPOは、広義又は狭義に解釈される必要がある。

0115

以上の動作の後、特定された内蔵レジスタに設定すべき設定データ(狭義のランプ駆動データ)をシリアル伝送することになる。このランプドライバDRでは、制御端子SDENがアクティブレベルである状態で、24個目のクロック信号SPCKの立ち上がりエッジで、それ以前に特定されている内蔵レジスタに、3番目に伝送された設定データが書込まれるよう構成されている。なお、この動作態様は、制御端子SDENへの信号を必要とするので、便宜上、本明細書では、3線伝送方式と称する。

0116

以上、特定の内蔵レジスタに、単一8ビットの設定データを設定する場合を説明したが、全ての内蔵レジスタ(R00〜R29)に設定データを設定する場合、つまり、一のランプドライバDRが24個のLEDランプを駆動する場合は、シリアル出力ポートSo1/So2の動作は、図8(c)の通りとなる。すなわち、制御端子SDENに供給する動作許可信号OEをアクティブレベルに設定した状態で、最初にスレーブアドレスをシリアル伝送し、その後、先頭のレジスタアドレス(00h)をシリアル伝送した上で、その内蔵レジスタへの設定データをシリアル送信する。

0117

これらの動作によって、先頭の内蔵レジスタ(R00)への設定動作は完了するが、その後もシリアル伝送を継続すると、スレーブアドレスが内部動作よってインクリメントされ、その後、シリアル伝送された設定データが8ビットに達する毎に、各内蔵レジスタ(R01〜R29)に、設定データが設定されることになる。

0118

実施例のランプドライバDRは、上記の通りに動作するので、1個のランプドライバDRに設定データを書込むには、合計で、256個のクロック信号SPCKを伝送すべきことになる。なお、この256個は、伝送データ(駆動データSPO)のビット数と同じであり、スレーブアドレス8ビット分と、レジスタアドレス8ビット分と、30個の内蔵レジスタに対する30×8ビット分の総数である。

0119

以上、3線伝送方式について使用したが、ランプドライバDRの制御端子SDENを使用しない2線伝送方式を採用するのも好適である(図9(a)参照)。図9(a)に示す2線伝送方式では、制御端子SDENを使用しないので、LED基板25やバックライト基板26と、演出インタフェイス基板61との配線が簡素化され、また、パラレル出力ポートPoから動作許可信号OEを出力する必要がなくなる。

0120

2線伝送方式では、伝送されるシリアルビット列が、図9(b)に示すビット態様のスタート条件を満たすと、各ランプドライバDRiがアクティブ状態となる。但し、スタート条件(9ビット)、スレーブアドレス(8ビット)、レジスタアドレス(8ビット)、設定データ(8ビット)の区切り毎にBLANK ビットを出力する必要がある。そして、BLANK ビットの立ち上がりエッジで、各ビット列がランプドライバDRiに把握され、30個の内蔵レジスタの何れかにに設定データが取得される。

0121

この2線伝送方式の動作態様でも、先頭の内蔵レジスタのレジスタアドレスを送信した後は、レジスタアドレスが内部動作によって自動的にインクリメントされるので、一個のランプドライバDRの全ての内蔵レジスタ(30個)に設定データを設定するには、10+9+9+9×30=298ビットのシリアルデータの送信が必要となる。このように2線伝送方式の場合には、1個のランプドライバDRへの送信データ数が、スタートビット(9ビット)と、BLANK ビットの分だけ増加するが、複数のランプドライバに対して、一気にシリアルデータの伝送を終えることができる利点がある。

0122

すなわち、3線伝送方式の場合には、1個のランプドライバDRへの256ビットのシリアル伝送毎に、動作許可信号OEを出力し直す必要があるが、2線伝送方式では、N個のランプドライバDR1〜DRnに対して、合計298×Nビットのデータを一気に出力することができるので、ホストCPU50の制御負担が軽減される。

0123

図9(c)は、シリアル出力ポートSo1/So2において、例えば、32個のランプドライバDR1〜DR32を駆動する場合を図示しており、合計9536ビットのデータがランプ駆動データSDATA(SPO)として、シリアル伝送される状態を示している。

0124

図10は、バックライト基板26と、回胴LED(バックライト部BL)との関係を図示したものであり、3列の回転リール4a〜4cに対応して設けられたバックライト部BL1〜バックライト部BL3のうち、バックライト部BL1について記載している。図5(b)に関して説明した通り、バックライト部BL1〜バックライト部BL3は、回転方向3個の図柄(上・中・下)を照明するべく、回転リール4a〜4cの内側から図柄に向けて発光している。

0125

図10及び図5(b)に図示の通り、バックライト部BL1は、3個のランプボックスBXを連結して構成されるが、この実施例では、ランプボックスBXの底部に、3個の白色LEDランプが配置されている。そして、図示のランプドライバDRは、定電流モードで動作しており、PWM制御のON動作時には、9個の出力端子(LEDR1,LEDG1,LEDB1,LEDR2,LEDG2,LEDB2,LEDR3,LEDG3,LEDB3)に、各々、40mAの駆動電流が流入するよう、ランプドライバDRの内蔵レジスタRijが設定されている。

0126

図10に示す通り、第1ランプLP1は、抵抗r1に直列接続され、第2ランプLP2と第3ランプLP3は、抵抗r2に直列接続され、これら直列接続回路並列に接続されて、同一規格のLEDランプLP1〜LP3に、同一の駆動電流20mAが流れるよう構成されている。

0127

そして、本実施例では、20mA×r2=20mA×r1+VFに設定されている。ここで、LEDランプLPiの順方向電圧降下VFが、駆動電流20mAにおいて、仮に、2Vであれば、r2=r1+2/20mAの関係式と、ランプドライバDRの内部電圧降下Voと、に基づいて、抵抗値r1,r2を設定することができる。すなわち、例えば、内部電圧降下Vo=1.4Vとする場合には、20mA×r2+4=20mA×r1+2=10.6より、r1=430Ω、r2=330Ωとなる。

0128

以上、設計例を具体的に説明したが、LEDランプLPiや抵抗素子r1,r2の特性のバラつきに基づき、3個のLEDランプが正確に同一輝度で発光するとは限らない。しかし、バックライト部は、図5(b)に示す通り、回転リール4a〜4cの裏側に配置されて、内側から図柄を照明するに過ぎないので、LEDランプ毎の発光強度のバラつきは、全く問題にならない。

0129

但し、遊技機の機種によっては、LEDランプの発光強度をもっと増やしたい場合も多い。図11は、そのような場合の構成例を図示したものであり、回胴バックライトBLを構成するランプボックスBXの底部に、高輝度の白色LEDランプLPが配置されている。特に限定されないが、この実施例では、各ランプボックスBXの底部に6個のLEDランプLPが配置され、一のバックライト部BLiに、合計18個のLEDランプLPが配置されている。

0130

ここで、各LEDランプLPは、駆動電流80mAにおける発光光度が、例えば11cd(Candela )程度であり、単純計算すると一のランプボックスBXで66cdとなる。なお、LEDランプLPの順方向電圧降下VFは3V程度であり、また、逆方向過電圧クランプする保護素子PTが並列接続されている。

0131

図11は、バックライト部BL1のLEDランプの接続状態を図示したものであり、上・中・下の3個のランプボックスBX〜BXの底部には、合計18個のLEDランプLPが配置されている。図示の通り、3個のLEDランプLP〜LPを直列接続して一単位となるランプブロックが互いに並列接続されて、二単位のランプブロックが、一のランプボックスBXに配置されている。

0132

そして、一のランプボックスBXに配置された二単位のランプブロックは、1本の伝送線LNiを経由して、バックライト基板26の接続コネクタCNに接続されている。したがって、上・中・下の3個のランプボックスBX〜BXは、12Vの電源ラインと3本の伝送線LN1〜LN3の合計4本の配線で、バックライト基板26に接続されることになる。

0133

この実施例では、ランプドライバDRがオープンドレインモードで機能しており、一の出力端子に流入する電流は、外付け抵抗(電流制限抵抗)Reの抵抗値に基づいて50mAに設定されている。すなわち、オープンドレインモードにおいて、ON動作時のランプドライバDRの内部電圧降下Voは、0.5V程度であるので、給電電圧12Vに対応してRe/2×Io=12−0.5−3×VFの関係式から駆動電流Ioに対応する抵抗値Reを決定することができる。

0134

このように、本実施例では、各伝送線LN1〜LN3(バックライト部全体で9本)に、各々100mAを流す必要がある。そこで、この駆動電流を無理なく流通させるため、ランプドライバDRの18個の出力端子(LEDR3〜LEDR8,LEDG3〜LEDG8,LEDB3〜LEDB8)を利用している。そして、隣接する2つの出力端子を互いに接続(多重結線)した上で、接続コネクタCNに接続している。そのため、各伝送線LNiの電流は、相当大きいものの(100mA)、各出力端子への流入電流が50mAに抑制されて、ランプドライバDRの内部回路に過大な負担をかけることがない。

0135

すなわち、ランプドライバDRの内部回路が、過熱状態などによって、異常動作するおそれが無い。また、二単位のランプブロック(LEDランプ6個)に対して、1本の伝送線LNiによって各50mAの駆動電流を供給することができる。なお、複数の出力端子を互いに多重結線する場合には、各出力端子の論理レベルが、常に同一になるよう、内蔵レジスタRijの設定値を維持することは言うまでもない。

0136

例えば、図11に示す多重結線において、ノイズなどの影響で、一方の出力端子がLレベルで、他方の出力端子がHレベルになってしまうと、Lレベルの出力端子に100mAの電流が流入することになり、この状態が長引くと内部回路の破損のおそれがある。但し、本実施例では、同一の設定値であっても、内蔵レジスタRijへの設定動作を短い時間周期(1/30秒)で繰り返すので、上記の問題は事実上生じない。

0137

以上、表示装置(LCDユニット)7と、回転リール4a〜4cとを完全に分離して配置するスロットマシンについて説明したが、カラーフィルターを無くした透過型LCDを使用する構成を採ることもできる。図12(a)(b)は、透過型LCDを説明する図面であり、カラーフィールドシーケンシャル方式で、カラー表示を実現する表示装置7を示している。ここで、カラーフィールドシーケンシャル方式とは、赤色(R)、緑色(G)、青色(B)の3色のLCDバックライト光を、高速切り替え、これに同期して表示画像を高速に切り替える方式を意味する。

0138

図12(b)の概略断面図に示す通り、この表示装置は、偏光膜を設けた表裏二枚ガラス基板の間の液晶が、透明導電膜ITOへの制御電圧に基づいて制御される一方、これに同期して、RGB3色のLCDバックライト光(RGB光)が、切換えられることでカラー表示を実現している。なお、RGB光は、表示装置7の上方から照射され、透明導光板(不図示)を経由して、表示装置7の背面から前面に向け照射される(図12(b)参照)。

0139

そして、この実施例では、表示装置7(透過型LCD)の奥側に回転リール4a〜4cを配置し、回転リールの前面部分のLCDを、必要に応じて透過状態に制御している(図12(f)参照)。そして、遊技者が停止操作をするタイミングでは、透過型LCD7の下方位置であって、回転リール4a〜4cの前面部分を透過状態に制御する一方で、その上側で演出動画などを表示している(図12(a)参照)。

0140

その後、遊技者が停止操作を終えた後は、回転リール4a〜4cの前面部分も含め、透過型LCD7の全画面を使用して演出動画を再生することで、大画面の画像演出を実現している。

0141

しかし、遊技者が、透過型LCD7を通して回転リール4a〜4cを見る場合には、LCD背面部分での回胴バックライト光反射や、LCD内部での回胴バックライト光の減衰によって、鮮やかさが、やや損なわれることになる。ここで、回胴バックライト光の輝度を高めることはできるが、その対策では、消費電力の無駄が生じるという問題がある。更にまた、この対策では、回胴バックライト光を強める分だけ、LCD背面部分での反射光も強くなり、このLCD背面反射光が、回転リールの表面で再反射されてLCDを透過することで、ゴースト画像のような違和感のあるノイズ画像が表示されるおそれがあった。

0142

そこで、本発明者は、上記の点を踏まえて、回胴バックライトの構成について種々実験と検討を繰り返した。その結果、人間の視感度光エネルギーに対して目が感じる明るさの程度)は、波長に対して均一ではなく、550nm付近を中心に釣鐘状の特性を示すこと(図12(e)参照)。したがって、必ずしも、回胴バックライト光の強度を強める必要はなく、波長域450〜495nmの青色(B)や、波長域620〜750nmの赤色(R)を補充すれば良いと思い至った。

0143

次に、青色及び赤色を補強するか、或いは、青色/又は赤色の一方を補強することが考えられるが、LCD背面反射光を考慮すると、屈折率がN0(空気≒1)と、N1である二物質の界面での反射率Rは、垂直入射光に対して、屈折率N0,N1に依存し(式1)、また、屈折率には波長依存性があるので、赤色を補強するのが好適であると思い至った。 R=(N1−N0)2/(N1+N0)2・・・(式1)

0144

すなわち、ガラスプラスチックの屈折率N1は、1.5前後であるが、何れも波長に対して屈折率N1が降下する波長依存性があり(図12(c)参照)、赤色に対する反射率は、青色に対する反射率より低いので、赤色を補強する方が有利であると思われる。

0145

しかも、光エネルギーEは、プランク定数hと、光速度cに対して、E=hc/λの関係があり、波長λに反比例するので、青色(450〜495nm)を補強するより、赤色(620〜750nm)を補強した方が、消費エネルギー(消費電力)の面からも有利と解される。

0146

そこで、本実施例では、回胴バックライト部BL1〜BL3について、ランプボックス底部の回路基板BDに配置するLEDランプに赤色LEDランプを加えた整列配置とした。すなわち、各ランプボックスBXの回路基板BDには、3個の高輝度白色LEDランプLPwを上下二列に配置する一方、上下二列の間に、上下列に平行して赤色LEDランプLPrを2個中央に配置した。その結果、それほど消費電力を増加させることなく、バックライト部の機能を高めることができた。また、白色に赤色が混じることで、回転リール4a〜4cの図柄がより鮮やかに照明される効果も確認された。

0147

白色LEDランプLPwは、図11の場合と同一素子を使用しており、駆動電流80mAにおける発光光度が、例えば11cd(Candela )程度であり、順方向電圧降下VFは、3V程度である。また、逆方向過電圧をクランプする保護素子PTが並列接続されている。そして、電流制限抵抗r1を適宜に設定することで(r1=45Ω)、白色LEDランプLPwの駆動電流を70mAに設定している。したがって、単純計算すれば、一のランプボックスBXにおける白色の発光輝度は、図11の構成の場合と同程度(66cd)となる。

0148

なお、図12(d)は白色ランプLPwの分光特性を示しており、青色LEDの周り赤色蛍光体緑色蛍光体を配置し、青色LEDによる発光を赤色蛍光体と緑色蛍光体に照射することで、演色性の高い白色を実現している。

0149

一方、赤色LEDランプLPrは、駆動電流20mAにおける発光光度が、例えば220mcd程度であり、順方向電圧降下VFは、2V程度である。そして、電流制限抵抗r2を適宜に設定することで(r2=280Ω)、赤色LEDランプLPrの駆動電流を30mAに設定している。したがって、単純計算すれば、一のランプボックスBXにおける赤色の発光輝度は、440mcd程度となる。

0150

このように、白色と赤色の発光輝度は、大きく異なるが、先に説明した通り、僅かに赤色を白色に付加するだけで、回転リール4a〜4cの図柄がより鮮やかに照明される。また、透過型LCDの通過光が、少なからず増加したと体感された。なお、赤色を付加するために増加する消費電力は、ランプボックスBX一個当たり、せいぜい360mW程度であり、特段、問題にはならない。

0151

次に、ランプドライバDRは、図12(h)の回路構成において、オープンドレインモードで機能しており、隣接する2つの出力端子を互いに接続した上で、ランプボックスBXに配置された8個のLEDランプを駆動している。先に説明した通り、白色LEDランプは70mAで駆動され、赤色LEDランプは、30mAで駆動されており、全体で170mAとなるが、この170mAを、2つの出力端子で分担するので、各出力端子への流入電流が85mAに抑制され、ランプドライバDRの内部回路に過大な負担をかけることがない。なお、実施例のランプドライバDRにおいて、流入電流の最大定格は100mA程度であり、15%の電流余裕(margin)がある。

0152

なお、図12(h)の回胴バックライト部は、透過型LCD(表示装置)7で使用されるので、回転リール4a〜4cを隠蔽すべきタイミング、つまり、表示装置7が全画面表示されるタイミングでは、消灯状態となる。そして、消灯時には、PWM制御におけるデューティ比が0%となり、それ以外は、100%となる。

0153

図13は、演出制御基板60に配置された制御プロセッサGEPR、及び、画像プロセッサVDPと、透過型LCDで構成された表示装置7と、バックライト基板26に配置されたランプドライバDRとの接続関係を図示したものである。先に説明した通り、ランプドライバDRは、ランプボックスBXごとに、図12(h)の回路構成を有するバックライト部BL1〜BL3を、オープンドレインモードで駆動制御している。

0154

そして、ランプボックスBXが9個存在することに対応して(図12(g)参照)、ランプドライバDRは、全体として、6×9個の白色LEDランプLPwと、2×9個の赤色LEDランプを駆動している。なお、これらのバックライト部BL1〜BL3は、透過型LCDで構成された表示装置7の奥側の回転リール領域に配置される。

0155

この実施例では、画像プロセッサVDPは、1/30秒毎に間欠的に動作しており、表示装置7の一画面(フレーム)分の表示内容を特定するディスプレイリストを制御プロセッサGEPRから受けて、一画面分の画像データをフレームバッファFBに生成している。そして、生成した画像データは、次の動作タイミングで、水平/垂直同期信号HSYC/VSYCと共に表示装置7に出力している。

0156

表示装置7に出力される画像データによって、演出領域と回転リール領域を加えた表示画面全体演出画像が描画される場合と、演出領域に限り、演出画像が描画される場合とがある。回転リール4a〜4cが回転している場合は、後者の動作状態となり、回転リール領域は、回転リール4a〜4cを透過する状態に制御される。

0157

以上、演出制御部22の回路構成や回路動作を中心に説明したので、続いて、図14に基づいて、主制御基板50のCPUコア(以下、主制御部50と称す)の制御動作を説明し、図15図16に基づいて、透過型LCDを画像制御する演出制御基板60のCPU(以下、演出制御部60と称す)の制御動作を説明する。

0158

先ず、主制御部50の処理は、電源投入後に無限ループ状に実行されるメイン処理図14(a))と、1mS毎に繰り返し起動されるタイマ割込み処理図14(a))と、に区分される。そして、メダル投入時(ST4)、乱数値に基づく内部抽選後(ST6)、回胴開始時(ST7)、回胴停止時(ST8)、入賞判定時(ST9)、及び、メダル払出時(ST10)には、各動作内容や動作結果を特定する制御コマンドCMDが作成される。

0159

作成される制御コマンドは、カッコ書きして示す処理タイミング(STi)において、投入コマンド(ST4)、遊技開始コマンド(ST6)、回転開始コマンド(ST7)、停止受付コマンド停止結果コマンド(ST8)、入賞コマンド(ST9)、及び、払出コマンド(ST10)である。そして、生成された制御コマンドCMDは、タイマ割込み処理のコマンド出力処理(ST22)で演出制御部60に伝送される。なお、遊技開始コマンドは、内部抽選処理(ST6)の抽選結果を特定しており、停止結果コマンドには、3番目の回転リールが停止したこと(回転リールの最終停止)を特定している。

0160

演出制御部60は、主制御部50から受ける制御コマンドに基づいて、図15(a)に示す手順で、画像演出、音声演出、及びランプ演出を実行する。図示の通り、演出制御部60の動作は、1/30秒毎に間欠的に繰り返されるが、コマンド解析処理(ST33)では、図15(b)に示す通り、制御コマンドCMDの種別が判定され、遊技開始コマンドを受けた場合には(ST41:Yes)、透過型LCDで構成された表示装置7を縮小モードに設定し(MD=1)、これから始めるべき画像演出、音声演出、及びランプ演出を特定する(ST42)。この画像演出その他は、内部抽選処理(ST6)の抽選結果に対応したものであり、当否結果を不確定に予告する予告演出である。

0161

次に、回転リールの最終停止を特定する停止結果コマンドを受けた場合には(ST43:Yes)、透過型LCDで構成された表示装置7を最大モードに戻し(MD=0)、これから始めるべき画像演出、音声演出、及びランプ演出を特定する(ST44)。このタイミングでは、回転リール4a〜4cの停止態様が確定しているので、この停止態様に対応した画像演出その他が開始される。

0162

上記の処理を含むコマンド解析処理(ST33)に続いて実行されるシナリオ進行処理(ST34)では、演出動作(画像演出、音声演出、及びランプ演出)が新規に特定された場合も含め、新規に開始された、或いは、実行中の演出シナリオが、演出進行に対応して更新される(ST34)。

0163

続いて、画像プロセッサVDPにディスプレイリストを発行するVDP制御処理が実行される(ST35)。図15(c)に示す通り、VDP制御処理では、先ず、表示モードMDが判定され(ST50)、画面全体を使用する最大モード(MD=0)であれば、シナリオ進行処理(ST34)で更新された演出シナリオに基づき、フレームバッファFBに演出画像を描画するディスプレイリストを作成する(ST51)。ここで、フレームバッファFB(Frame Buffer)とは、画像プロセッサVDPに内蔵されたワーク領域であって、表示装置7に出力すべき画像データを書込む記憶領域を意味する。

0164

一方、画面下部を使用しない縮小モード(MD=1)であれば、全体としてやや小さい演出画像であって、画面下部を透明化する演出画像を、フレームバッファFBに演出画像を描画するディスプレイリストを作成する(ST51)。そして、何れかの処理(ST51/ST52)で作成されたディスプレイリストが、画像プロセッサVDPに発行される(ST53)。

0165

画像プロセッサVDPは、演出制御部60と同期して、1/30秒毎に間欠的に動作するが、ディスプレイリストを受けた画像プロセッサVDPは、ディスプレイリストに指示された通りに演出画像の画像データを構築して、フレームバッファFBに書込む。図15(d)と図15(e)は、透過型LCDが縮小モード(MD=1)で機能する場合と、最大モード(MD=0)で機能する場合を図示している。縮小モード(MD=1)では、表示領域の下部が透明化されており、バックライト部BL1〜BL3の照明に基づき、回転リール4a〜4cが、透過型LCDを透過して鮮やかに出現する。

0166

以上のようなVDP制御処理(ST35)が終われば、次に、LED基板25やバックライト基板26に搭載されたランプドライバDRに、ランプ駆動データをシリアル伝送するランプ制御動作(ST36)を実行する。図16(a)に示す通り、ランプ制御処理は、ランプ演出を進行させるか否か(つまり、LEDランプLPの点灯状態を変更させるか否かに拘らず、必ず、1/30秒毎に繰り返し実行される。そのため、ランプドライバDRの内蔵レジスタRijの設定値が、ノイズなどの影響でビット化けすることがあっても、その異常は、1/30後には回復されるので、事実上、問題にならない。

0167

以上を踏まえて説明すると、最初に、伝送すべき一連の駆動データを特定するため、図18(b)に示すランプ駆動テーブルTBLの参照位置を特定する(ST61)。ランプ駆動テーブルTBLには、各ランプドライバDR1〜DRn(図7(a)参照)に関し、図8(c)に例示した一連のデータを記載されている。例えば、24個のLEDランプを駆動するランプドライバDRについては、ランプ駆動テーブルTBLの該当区画に、スレーブアドレス+先頭レジスタアドレス+30個の設定データ(=合計32バイト)が記憶されている。

0168

一方、24個未満M個のLEDランプを駆動するランプドライバDRについては、ランプ駆動テーブルTBLの該当区画に、スレーブアドレス+先頭レジスタアドレス+M個の設定データ(=合計2+Mバイト)が記憶されている。なお、作図都合上、図11の回路例では、端子番号の小さい出力端子(LEDR1,LEDG1,LEDB1,LEDR2,LEDG2,LEDB2 )を使用しないよう図示しているが、実際には、端子番号の小さい出力端子から使用を開始し、端子番号の大きい出力端子(・・・LEDR8,LEDG8,LEDB8)を不使用とすることで、レジスタ番号が00hから開始される一連の設定データ(2+Mバイト)としている。

0169

なお、図8に示すランプドライバDRを使用する場合には、駆動するLEDランプの個数に拘らず、内蔵レジスタR00〜R05の設定データは固定値である。また、隣接する一対の出力端子を多重結線する図11の構成を採る場合には、一対の出力端子に対応する一対の内蔵レジスタRi,Rjに対する設定値が共通することは先に説明した通りである。

0170

何れにしても、ランプ駆動テーブルTBLの参照位置(該当区画の先頭)を特定した後(ST61)、動作許可信号OEをHレベルに設定し(ST62)、ランプ駆動テーブルTBLの該当区画に記憶されている必要個数の一連のランプ駆動データを、シリアル出力ポートSo1からシリアル伝送する(ST63)。

0171

そして、一のランプドライバDRに対して、全てのシリアル伝送が終われば、動作許可信号OEをLレベルに戻し(ST64)、次の一のランプドライバDRに対して、同様の処理を繰り返す(ST61〜ST64)。先に説明した通り、常に固定値である内蔵レジスタR00〜R05の設定データについても、1/30秒毎に、繰り返しシリアル伝送することで、RESET信号を伝送しない構成において、設定データや伝送データのビット化けに対応するノイズ対策としている。

0172

以上のようにして、LED基板25に対するシリアル伝送処理が終われば、次に、バックライト基板26に対して、ランプ駆動データをシリアル伝送する。具体的には、動作許可信号OEをHレベルに設定した後(ST67)、透過型LCDの表示モードMDを判定する。

0173

そして、表示モード(縮小/最大)に応じたランプ駆動データを、シリアル出力ポートSo2から、バックライト基板26のランプドライバDRにシリアル伝送し、(ST51,ST52)、全てのシリアル伝送が終われば動作許可信号OEをLレベルに戻す(ST70)。

0174

具体的に確認すると、図13に示す実施例では、ランプドライバDRに対して、スレーブアドレス(00001h)+先頭レジスタアドレス(00h)+端子番号の小さい18個に対応する18個の設定データ(=合計20バイト)が伝送される。

0175

そして、最大モードの場合には、全てのLEDランプを消灯させるべく、18個の内蔵レジスタR06〜R23に対して、デューティ比=0%の設定データが伝送される。一方、縮小モードの場合には、全てのLEDランプを点灯させるべく、18個の内蔵レジスタR06〜R23に対して、デューティ比=100%の設定データが伝送される。

0176

以上、図18では、動作許可信号OEを必要とする3線伝送方式について説明したが、図9に示す2線伝送方式を採ることもでき、この場合には、ステップST62,ST64,ST65の処理が不要となり、LED基板25に搭載されている複数のランプドライバDR1〜DRnに対して、シリアル伝送処理を一気に実行することができる。また、バックライト基板26に対するシリアル伝送においても、ステップST67,ST70の処理が不要である。

0177

以上、本発明の実施例について詳細に説明したが、具体的な記載内容は特に本発明を限定しない。例えば、オープンドレインモードや混在モードを使用して、所定のLEDランプだけを高輝度で発光させたいような場合には、図11図13に示す多重結線を経て一のLEDランプを駆動するのも好適である。

0178

すなわち、図9(c)に示す通り、LED基板25に搭載されたランプドライバDRについて、複数の出力端子を互いに多重結線した上で、特定一個又は直列複数のLEDランプLPを駆動しても良い。図示例では、特定のLEDランプLPの駆動電流を100mAとしているが、ランプドライバDRの二つの出力端子への流入値は、各々50mAに過ぎず、仮に流入電流の最大定格が100mAであっても十分な電流余裕(margin)が確保される。

0179

なお、上記の説明では、全てスロットマシンを例にしたが、各実施例は、弾球遊技機など、他の遊技機にも本発明は好適に適用可能である。

0180

50 主制御手段
60演出制御手段
GEPR制御プロセッサ
DR ランプドライバ

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

該当するデータがありません

関連する公募課題

該当するデータがありません

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

  • 株式会社大都技研の「 遊技台」が 公開されました。( 2020/10/29)

    【課題】有利状態の終盤の報知に特徴を有する遊技台を提供する。【解決手段】有利状態であってエンディング演出の実行が開始される前の第一の状態において第一の図柄組み合わせが表示された場合に、第一の特典に関す... 詳細

  • 株式会社大都技研の「 遊技台」が 公開されました。( 2020/10/29)

    【課題】有利状態の終盤の報知に特徴を有する遊技台を提供する。【解決手段】有利状態であってエンディング演出の実行が開始される前の第一の状態において第一の図柄組み合わせが表示された場合に、第一の特典に関す... 詳細

  • 山佐株式会社の「 遊技機」が 公開されました。( 2020/10/29)

    【課題】可能な限り区間状態が有利区間であることを条件として特典付与のための報知が行われるようにして公平性の担保と興趣の低下の防止とを図りつつ、可能な限り設定変更の有無の見破りを防止ことができる遊技機を... 詳細

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

該当するデータがありません

この 技術と関連する公募課題

該当するデータがありません

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ