図面 (/)

この項目の情報は公開日時点(2019年12月12日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (20)

課題

トランジスタしきい値電圧のばらつき及び移動度のばらつきの影響を低減できる半導体装置駆動方法を提供することを課題とする。

解決手段

チャネル型導電型を有するトランジスタと、トランジスタのゲートと第1の端子との電気的な接続を制御するためのスイッチと、トランジスタのゲートと第2の端子との間に電気的に接続された容量素子と、表示素子と、を有する半導体装置の駆動方法であって、容量素子に、トランジスタのしきい値電圧に応じた電圧及び映像信号電圧の和を保持する第1の期間と、スイッチを導通状態とすることにより、映像信号電圧及びしきい値電圧の和に応じて容量素子に保持された電荷を、トランジスタを介して放電する第2の期間と、第2の期間の後に、トランジスタを介して、表示素子に電流を供給する第3の期間と、を有する。

概要

背景

近年、液晶ディスプレイ(LCD)などのフラットパネルディスプレイが広く普及してき
ている。しかしながら、LCDには、視野角が狭い、色度範囲が狭い、応答速度が遅い、
などの様々な欠点を有している。そこで、それらの欠点を克服したディスプレイとして、
有機EL(エレクトロルミネッセンス有機発光ダイオード、オーレッドなどとも言う)
ディスプレイの研究が活発に行われている(特許文献1)。

しかしながら、有機ELディスプレイには、有機EL素子に流れる電流を制御するための
トランジスタ電流特性が、画素毎にばらついてしまう、という問題点があった。有機E
素子に流れる電流(すなわち、トランジスタを流れる電流)がばらつけば、有機EL素
子の輝度もばらつき、ムラのある表示画面となってしまう。そこで、トランジスタのしき
値電圧バラツキ補正する方法が検討されている(特許文献2乃至6)。

しかし、トランジスタのしきい値電圧のバラツキを補正しても、トランジスタの移動度
ばらつけば、有機EL素子に流れる電流もばらついてしまい、画像ムラを生じてしまう。
そこで、トランジスタのしきい値電圧だけでなく、移動度のバラツキも補正する方法が検
討されている(特許文献7乃至8)。

概要

トランジスタのしきい値電圧のばらつき及び移動度のばらつきの影響を低減できる半導体装置駆動方法を提供することを課題とする。nチャネル型導電型を有するトランジスタと、トランジスタのゲートと第1の端子との電気的な接続を制御するためのスイッチと、トランジスタのゲートと第2の端子との間に電気的に接続された容量素子と、表示素子と、を有する半導体装置の駆動方法であって、容量素子に、トランジスタのしきい値電圧に応じた電圧及び映像信号電圧の和を保持する第1の期間と、スイッチを導通状態とすることにより、映像信号電圧及びしきい値電圧の和に応じて容量素子に保持された電荷を、トランジスタを介して放電する第2の期間と、第2の期間の後に、トランジスタを介して、表示素子に電流を供給する第3の期間と、を有する。

目的

本発明の一態様は、トランジスタのしきい値電圧のばらつきの影響を低減するこ
とを課題とする

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

トランジスタと、第1のスイッチと、第2のスイッチと、容量素子と、表示素子と、を有し、前記第1のスイッチの第1の端子は、前記トランジスタのゲート電気的に接続され、前記第1のスイッチの第2の端子は、ソース信号線と電気的に接続され、前記第2のスイッチの第1の端子は、前記トランジスタのソース及びドレインの一方と電気的に接続され、前記容量素子の第1の端子は、前記トランジスタのゲートと電気的に接続され、前記容量素子の第2の端子は、前記トランジスタのソース及びドレインの一方と電気的に接続され、前記トランジスタのソース及びドレインの一方は、前記表示素子と電気的に接続され、前記トランジスタは、第1の領域乃至第4の領域、及びチャネル領域を有する半導体層を有し、前記第1の領域と前記第2の領域との間に前記チャネル領域が配置され、前記第3の領域と前記チャネル領域との間に前記第1の領域が配置され、前記第4の領域と前記チャネル領域との間に前記第2の領域が配置され、前記半導体層上に、第1の絶縁膜を有し、前記第1の絶縁膜上の、前記チャネル領域と重なる領域に設けられた第1の導電層を有し、前記第1の導電層上に、第2の絶縁膜を有し、前記第2の絶縁膜上に、第2の導電層を有し、前記第2の導電層は、前記第2の絶縁膜の第1の開口部を介して前記第3の領域又は前記第4の領域と接する領域を有し、前記第2の導電層上に、有機材料を有する第3の絶縁膜を有し、前記第3の絶縁膜上に、第3の導電層を有し、前記第3の導電層は、前記第3の絶縁膜の第2の開口部を介して、前記第2の導電層と接する領域を有し、前記第2の開口部は、前記第1の開口部と重ならない領域を有し、前記第2の絶縁膜は、前記第1の導電層の側面に接する領域を有し、前記第1の絶縁膜乃至第2の絶縁膜の各々は、酸化珪素を有し、前記半導体層は、酸化物半導体を有し、前記第1の導電層は、モリブデン又はチタンを含む第1の層と、前記第1の層上に配置された、銅を含む第2の層と有し、前記第2の導電層は、モリブデン又はチタンを含む第3の層と、前記第3の層上に配置された、銅を含む第4の層とを有し、前記第3の導電層は、インジウム錫酸化物又はインジウム亜鉛酸化物を有する、半導体装置

請求項2

トランジスタと、第1のスイッチと、第2のスイッチと、容量素子と、表示素子と、を有し、前記第1のスイッチの第1の端子は、前記トランジスタのゲートと電気的に接続され、前記第1のスイッチの第2の端子は、ソース信号線と電気的に接続され、前記第2のスイッチの第1の端子は、前記トランジスタのソース及びドレインの一方と電気的に接続され、前記容量素子の第1の端子は、前記トランジスタのゲートと電気的に接続され、前記容量素子の第2の端子は、前記トランジスタのソース及びドレインの一方と電気的に接続され、前記トランジスタのソース及びドレインの一方は、前記表示素子と電気的に接続され、前記トランジスタは、第1の領域乃至第4の領域、及びチャネル領域を有する半導体層を有し、前記第1の領域と前記第2の領域との間に前記チャネル領域が配置され、前記第3の領域と前記チャネル領域との間に前記第1の領域が配置され、前記第4の領域と前記チャネル領域との間に前記第2の領域が配置され、前記半導体層上に、第1の絶縁膜を有し、前記第1の絶縁膜上の、前記チャネル領域と重なる領域に設けられた第1の導電層を有し、前記第1の導電層上に、第2の絶縁膜を有し、前記第2の絶縁膜上に、第2の導電層を有し、前記第2の導電層は、前記第2の絶縁膜の第1の開口部を介して前記第3の領域又は前記第4の領域と接する領域を有し、前記第2の導電層上に、有機材料を有する第3の絶縁膜を有し、前記第3の絶縁膜上に、第3の導電層を有し、前記第3の導電層は、前記第3の絶縁膜の第2の開口部を介して、前記第2の導電層と接する領域を有し、前記第2の開口部は、前記第1の開口部と重ならない領域を有し、前記第2の絶縁膜は、前記第1の導電層の側面に接する領域を有し、前記第1の絶縁膜乃至第2の絶縁膜の各々は、酸化珪素を有し、前記半導体層は、ナノクリスタルを有し、前記第1の導電層は、モリブデン又はチタンを含む第1の層と、前記第1の層上に配置された、銅を含む第2の層と有し、前記第2の導電層は、モリブデン又はチタンを含む第3の層と、前記第3の層上に配置された、銅を含む第4の層とを有し、前記第3の導電層は、インジウム錫酸化物又はインジウム亜鉛酸化物を有する、半導体装置。

請求項3

トランジスタと、第1のスイッチと、第2のスイッチと、容量素子と、表示素子と、を有し、前記第1のスイッチの第1の端子は、前記トランジスタのゲートと電気的に接続され、前記第1のスイッチの第2の端子は、ソース信号線と電気的に接続され、前記第2のスイッチの第1の端子は、前記トランジスタのソース及びドレインの一方と電気的に接続され、前記容量素子の第1の端子は、前記トランジスタのゲートと電気的に接続され、前記容量素子の第2の端子は、前記トランジスタのソース及びドレインの一方と電気的に接続され、前記トランジスタのソース及びドレインの一方は、前記表示素子と電気的に接続され、前記トランジスタは、第1の領域乃至第4の領域、及びチャネル領域を有する半導体層を有し、前記第1の領域と前記第2の領域との間に前記チャネル領域が配置され、前記第3の領域と前記チャネル領域との間に前記第1の領域が配置され、前記第4の領域と前記チャネル領域との間に前記第2の領域が配置され、前記半導体層上に、第1の絶縁膜を有し、前記第1の絶縁膜上の、前記チャネル領域と重なる領域に設けられた第1の導電層を有し、前記第1の導電層上に、第2の絶縁膜を有し、前記第2の絶縁膜上に、第2の導電層を有し、前記第2の導電層は、前記第2の絶縁膜の第1の開口部を介して前記第3の領域又は前記第4の領域と接する領域を有し、前記第2の導電層上に、有機材料を有する第3の絶縁膜を有し、前記第3の絶縁膜上に、第3の導電層を有し、前記第3の導電層は、前記第3の絶縁膜の第2の開口部を介して、前記第2の導電層と接する領域を有し、前記第2の開口部は、前記第1の開口部と重ならない領域を有し、前記第2の絶縁膜は、前記第1の導電層の側面に接する領域を有し、前記第1の絶縁膜乃至第2の絶縁膜の各々は、酸化珪素を有し、前記半導体層は、酸化物半導体を有し、前記第1の導電層は、モリブデン又はチタンを含む第1の層と、前記第1の層上に配置された、銅を含む第2の層と有し、前記第2の導電層は、モリブデン又はチタンを含む第3の層と、前記第3の層上に配置された、銅を含む第4の層とを有し、前記第3の導電層は、インジウム錫酸化物又はインジウム亜鉛酸化物を有し、前記容量素子は、第4の導電層乃至第6の導電層を有し、前記第5の導電層は前記第6の導電層と重なる領域を有し、前記第4の導電層は前記第6の導電層と重なる領域を有する、半導体装置。

請求項4

トランジスタと、第1のスイッチと、第2のスイッチと、容量素子と、表示素子と、を有し、前記第1のスイッチの第1の端子は、前記トランジスタのゲートと電気的に接続され、前記第1のスイッチの第2の端子は、ソース信号線と電気的に接続され、前記第2のスイッチの第1の端子は、前記トランジスタのソース及びドレインの一方と電気的に接続され、前記容量素子の第1の端子は、前記トランジスタのゲートと電気的に接続され、前記容量素子の第2の端子は、前記トランジスタのソース及びドレインの一方と電気的に接続され、前記トランジスタのソース及びドレインの一方は、前記表示素子と電気的に接続され、前記トランジスタは、第1の領域乃至第4の領域、及びチャネル領域を有する半導体層を有し、前記第1の領域と前記第2の領域との間に前記チャネル領域が配置され、前記第3の領域と前記チャネル領域との間に前記第1の領域が配置され、前記第4の領域と前記チャネル領域との間に前記第2の領域が配置され、前記半導体層上に、第1の絶縁膜を有し、前記第1の絶縁膜上の、前記チャネル領域と重なる領域に設けられた第1の導電層を有し、前記第1の導電層上に、第2の絶縁膜を有し、前記第2の絶縁膜上に、第2の導電層を有し、前記第2の導電層は、前記第2の絶縁膜の第1の開口部を介して前記第3の領域又は前記第4の領域と接する領域を有し、前記第2の導電層上に、有機材料を有する第3の絶縁膜を有し、前記第3の絶縁膜上に、第3の導電層を有し、前記第3の導電層は、前記第3の絶縁膜の第2の開口部を介して、前記第2の導電層と接する領域を有し、前記第2の開口部は、前記第1の開口部と重ならない領域を有し、前記第2の絶縁膜は、前記第1の導電層の側面に接する領域を有し、前記第1の絶縁膜乃至第2の絶縁膜の各々は、酸化珪素を有し、前記半導体層は、ナノクリスタルを有し、前記第1の導電層は、モリブデン又はチタンを含む第1の層と、前記第1の層上に配置された、銅を含む第2の層と有し、前記第2の導電層は、モリブデン又はチタンを含む第3の層と、前記第3の層上に配置された、銅を含む第4の層とを有し、前記第3の導電層は、インジウム錫酸化物又はインジウム亜鉛酸化物を有し、前記容量素子は、第4の導電層乃至第6の導電層を有し、前記第5の導電層は前記第6の導電層と重なる領域を有し、前記第4の導電層は前記第6の導電層と重なる領域を有する、半導体装置。

技術分野

0001

本発明は、半導体装置表示装置、若しくは発光装置、又はそれらの駆動方法に関する。

背景技術

0002

近年、液晶ディスプレイ(LCD)などのフラットパネルディスプレイが広く普及してき
ている。しかしながら、LCDには、視野角が狭い、色度範囲が狭い、応答速度が遅い、
などの様々な欠点を有している。そこで、それらの欠点を克服したディスプレイとして、
有機EL(エレクトロルミネッセンス有機発光ダイオード、オーレッドなどとも言う)
ディスプレイの研究が活発に行われている(特許文献1)。

0003

しかしながら、有機ELディスプレイには、有機EL素子に流れる電流を制御するための
トランジスタ電流特性が、画素毎にばらついてしまう、という問題点があった。有機E
素子に流れる電流(すなわち、トランジスタを流れる電流)がばらつけば、有機EL素
子の輝度もばらつき、ムラのある表示画面となってしまう。そこで、トランジスタのしき
値電圧バラツキ補正する方法が検討されている(特許文献2乃至6)。

0004

しかし、トランジスタのしきい値電圧のバラツキを補正しても、トランジスタの移動度
ばらつけば、有機EL素子に流れる電流もばらついてしまい、画像ムラを生じてしまう。
そこで、トランジスタのしきい値電圧だけでなく、移動度のバラツキも補正する方法が検
討されている(特許文献7乃至8)。

先行技術

0005

特開2003−216110号公報
特開2003−202833号公報
特開2005−31630号公報
特開2005−345722号公報
特開2007−148129号公報
国際公開第2006/060902号パンフレット
特開2007−148128号公報([0098]段落)
特開2007−310311号公報([0026]段落)

発明が解決しようとする課題

0006

特許文献7乃至8で開示された技術においては、映像信号ビデオ信号)を画素に入力し
ながら、トランジスタの移動度のばらつきの補正を行っており、問題が生じる。

0007

例えば、映像信号を入力しながら移動度のばらつきの補正を行うため、その間は、別の画
素に映像信号を入力することが出来ない。通常、画素数フレーム周波数または画面サイ
ズなどが決まれば、各画素に映像信号を入力する期間(いわゆる、1ゲート選択期間また
は1水平期間)の最大値も決まる。よって、1ゲート選択期間中に、移動度のバラツキの
補正を行う期間が増えることにより、他の処理(映像信号の入力やしきい値電圧の取得な
ど)の期間が減ってしまう。そのため画素では、1ゲート選択期間中に、様々な処理を行
わなければならないこととなる。結果として、処理期間が足りず、正確な処理を行えない
、または、移動度のバラツキの補正の期間を十分に確保することができないために移動度
の補正が不十分となってしまう。

0008

さらに、画素数やフレーム周波数が高くなる、または画面サイズが大きくなると、1画素
当たりの1ゲート選択期間がますます短くなる。そのため、画素への映像信号の入力のた
めの時間や、移動度のばらつきの補正のための時間などが十分に確保できなくなってしま
う。

0009

あるいは、映像信号を入力しながら移動度のばらつきの補正を行う場合、移動度のばらつ
きの補正は、映像信号の波形なまりの影響を受けやすい。そのため、映像信号の波形の
なまりが大きい場合と小さい場合とでは、移動度の補正の程度にばらつきが生じてしまい
、正確な補正が出来ない。

0010

あるいは、画素に映像信号を入力しながら移動度のばらつきの補正を行う場合、点順次駆
動を行うことが困難である場合が多い。点順次駆動では、ある行の画素に映像信号を入力
する場合、その行の全ての画素に同時に映像信号を入力するのではなく、1画素ずつ順に
映像信号を入力していく。したがって、映像信号を入力している期間の長さは、画素毎に
異なってくる。よって、映像信号を入力しながら移動度のばらつきの補正を行う場合、画
素毎に移動度のばらつきの補正期間が異なってきてしまうため、補正量も画素毎に異なっ
てしまい、正常に補正を行うことが出来ない。したがって、映像信号を入力しながら移動
度のばらつきの補正を行う場合は、点順次駆動ではなく、その行の全ての画素に同時に信
号を入力する線順次駆動を行う必要がある。

0011

さらに、線順次駆動を行う場合、点順次駆動を行う場合と比べて、ソース信号線駆動回路
ビデオ信号線駆動回路ソースドライバーデータドライバーとも言う)の構成が複雑
になる。例えば、線順次駆動でのソース信号線駆動回路は、DAコンバータアナログ
ファラッチ回路などの回路が必要となる場合が多い。しかし、アナログバッファは、
オペアンプソースフォロワ回路などで構成される場合が多く、トランジスタの電流特性
のばらつきの影響を受けやすい。したがって、TFT(薄膜トランジスタ)を用いて回路
を構成する場合、トランジスタの電流特性のばらつきを補正する回路が必要となり、回路
規模が大きくなってしまったり、消費電力が大きくなってしまったりする。そのため、
画素部分のトランジスタとしてTFTが用いられている場合には、画素部分と信号線駆動
回路とを同一基板上に形成することが困難となる可能性がある。そのため、信号線駆動回
路を画素部分とは別の手段を用いて作成する必要があり、コストが高くなってしまう可能
性がある。さらに、画素部分と信号線駆動回路とを、COGチップオングラス)ま
たはTABテープオートメイテド・ボンディング)などを用いて接続する必要があり
接触不良などを起こしてしまったり、信頼性を損ねてしまったりする。

0012

そこで、本発明の一態様は、トランジスタのしきい値電圧のばらつきの影響を低減するこ
とを課題とする。または、本発明の一態様は、トランジスタの移動度のばらつきの影響を
低減することを課題とする。または、本発明の一態様は、トランジスタの電流特性のばら
つきの影響を低減することを課題とする。または、本発明の一態様は、映像信号の入力期
間を長く確保することを課題とする。または、本発明の一態様は、しきい値電圧のばらつ
きの影響を低減するための補正期間を長く確保することを課題とする。または、本発明の
一態様は、移動度のばらつきの影響を低減するための補正期間を長く確保することを課題
とする。または、本発明の一態様は、映像信号の波形のなまりの影響を受けにくくするこ
とを課題とする。または、本発明の一態様は、線順次駆動だけでなく、点順次駆動を用い
ることも出来ることを課題とする。または、本発明の一態様は、画素と駆動回路とを同じ
基板上に形成することを課題とする。または、本発明の一態様は、消費電力を低くするこ
とを課題とする。または、本発明の一態様は、製造コストを低くすることを課題とする。
または、本発明の一態様は、配線の接続部分の接触不良を起こす可能性を低減することを
課題とする。なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお
、本発明の一態様は、上記の課題の全てを解決する必要はないものとする。

課題を解決するための手段

0013

本発明の一態様は、nチャネル型導電型を有するトランジスタと、トランジスタのゲー
トとトランジスタの第1の端子との導通状態を制御するためのスイッチと、トランジスタ
ゲートとトランジスタの第2の端子との間に電気的に接続された容量素子と、表示素子
と、を有する半導体装置の駆動方法であって、容量素子に、トランジスタのしきい値電圧
に応じた電圧及び映像信号電圧の和を保持する第1の期間と、スイッチを導通状態とする
ことにより、映像信号電圧及びしきい値電圧の和に応じて容量素子に保持された電荷を、
トランジスタを介して放電する第2の期間と、第2の期間の後に、トランジスタを介して
、表示素子に電流を供給する第3の期間と、を有する半導体装置の駆動方法である。

0014

本発明の一態様は、nチャネル型の導電型を有するトランジスタと、トランジスタのゲー
トとトランジスタの第1の端子との導通状態を制御するためのスイッチと、トランジスタ
のゲートとトランジスタの第2の端子との間に電気的に接続された容量素子と、表示素子
と、を有する半導体装置の駆動方法であって、容量素子に、トランジスタのしきい値電圧
に応じた電圧を保持する第1の期間と、容量素子に、トランジスタのしきい値電圧に応じ
た電圧及び映像信号電圧の和を保持する第2の期間と、スイッチを導通状態とすることに
より、映像信号電圧及びしきい値電圧の和に応じて容量素子に保持された電荷を、トラン
スタを介して放電する第3の期間と、第3の期間の後に、トランジスタを介して、表示
素子に電流を供給する第4の期間と、を有する半導体装置の駆動方法である。

0015

本発明の一態様は、nチャネル型の導電型を有するトランジスタと、トランジスタのゲー
トとトランジスタの第1の端子との導通状態を制御するためのスイッチと、トランジスタ
のゲートとトランジスタの第2の端子との間に電気的に接続された容量素子と、表示素子
と、を有する半導体装置の駆動方法であって、容量素子に保持された電圧を初期化するた
めの第1の期間と、容量素子に、トランジスタのしきい値電圧に応じた電圧を保持する第
2の期間と、容量素子に、トランジスタのしきい値電圧に応じた電圧及び映像信号電圧の
和を保持する第3の期間と、スイッチを導通状態とすることにより、映像信号電圧及びし
きい値電圧の和に応じて容量素子に保持された電荷を、トランジスタを介して放電する第
4の期間と、第4の期間の後に、トランジスタを介して、表示素子に電流を供給する第4
の期間と、を有する半導体装置の駆動方法である。

0016

なお、スイッチは、様々な形態のものを用いることができる。例としては、電気的スイッ
チや機械的なスイッチなどがある。つまり、電流の流れを制御できるものであればよく、
特定のものに限定されない。例えば、スイッチとして、トランジスタ(例えば、バイポ
ラトランジスタMOSトランジスタなど)、ダイオード(例えば、PNダイオード、P
INダイオード、ショットキーダイオードMIM(Metal Insulator
Metal)ダイオード、MIS(Metal Insulator Semicond
uctor)ダイオード、ダイオード接続のトランジスタなど)などを用いることが出来
る。または、これらを組み合わせた論理回路をスイッチとして用いることが出来る。

0017

機械的なスイッチの例としては、デジタルマイクロミラーデバイスDMD)のように、
MEMS(マイクロエレクトロメカニカル・システム)技術を用いたスイッチがある
。そのスイッチは、機械的に動かすことが出来る電極を有し、その電極が動くことによっ
て、導通と非導通とを制御して動作する。

0018

なお、Nチャネル型トランジスタとPチャネル型トランジスタの両方を用いて、CMOS
型のスイッチをスイッチとして用いてもよい。

0019

なお、AとBとが接続されている、と明示的に記載する場合は、AとBとが電気的に接続
されている場合と、AとBとが機能的に接続されている場合と、AとBとが直接接続され
ている場合とを含むものとする。ここで、A、Bは、対象物(例えば、装置、素子、回路
、配線、電極、端子、導電膜、層、など)であるとする。したがって、所定の接続関係
例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関
係以外のものも含むものとする。

0020

例えば、AとBとが電気的に接続されている場合として、AとBとの電気的な接続を可能
とする素子(例えば、スイッチ、トランジスタ、容量素子、インダクタ抵抗素子、ダイ
オードなど)が、AとBとの間に1個以上接続されていてもよい。あるいは、AとBとが
機能的に接続されている場合として、AとBとの機能的な接続を可能とする回路(例えば
、論理回路(インバータNAND回路NOR回路など)、信号変換回路DA変換
路、AD変換回路ガンマ補正回路など)、電位レベル変換回路電源回路昇圧回路
降圧回路など)、信号の電位レベルを変えるレベルシフタ回路など)、電圧源電流源
切り替え回路増幅回路信号振幅または電流量などを大きく出来る回路、オペアンプ、
差動増幅回路、ソースフォロワ回路、バッファ回路など)、信号生成回路記憶回路、制
御回路など)が、AとBとの間に1個以上接続されていてもよい。例えば、AとBとの間
に別の回路を挟んでいても、Aから出力された信号がBへ伝達される場合は、AとBとは
機能的に接続されているものとする。

0021

なお、AとBとが電気的に接続されている、と明示的に記載する場合は、AとBとが電気
的に接続されている場合(つまり、AとBとの間に別の素子や別の回路を挟んで接続され
ている場合)と、AとBとが機能的に接続されている場合(つまり、AとBとの間に別の
回路を挟んで機能的に接続されている場合)と、AとBとが直接接続されている場合(つ
まり、AとBとの間に別の素子や別の回路を挟まずに接続されている場合)とを含むもの
とする。つまり、電気的に接続されている、と明示的に記載する場合は、単に、接続され
ている、とのみ明示的に記載されている場合と同じであるとする。

0022

なお、表示素子、表示素子を有する装置である表示装置、発光素子、発光素子を有する装
置である発光装置は、様々な形態を用いたり、様々な素子を有することが出来る。例えば
、表示素子、表示装置、発光素子または発光装置は、EL(エレクトロルミネッセンス)
素子(有機物及び無機物を含むEL素子、有機EL素子、無機EL素子)、LED(白色
LED、赤色LED、緑色LED、青色LEDなど)、トランジスタ(電流に応じて発光
するトランジスタ)、電子放出素子液晶素子電子インク電気泳動素子グレーティ
グライトバルブ(GLV)、プラズマディスプレイパネル(PDP)、デジタルマイク
ミラーデバイス(DMD)、圧電セラミックディスプレイ、カーボンナノチューブ、な
ど、電気磁気的作用により、コントラスト、輝度、反射率透過率などが変化する表示媒
体を有することができる。なお、EL素子を用いた表示装置としてはELディスプレイ
電子放出素子を用いた表示装置としてはフィールドエミッションディスプレイ(FED)
やSED方式平面型ディスプレイ(SED:Surface−conduction E
lectron−emitter Disply)など、液晶素子を用いた表示装置とし
ては液晶ディスプレイ(透過型液晶ディスプレイ半透過型液晶ディスプレイ反射型
晶ディスプレイ、直視型液晶ディスプレイ投射型液晶ディスプレイ)、電子インクや電
泳動素子を用いた表示装置としては電子ペーパーがある。

0023

なお、液晶素子とは、液晶光学的変調作用によって光の透過または非透過を制御する素
子であり、一対の電極、及び液晶により構成される。なお、液晶の光学的変調作用は、液
晶にかかる電界(横方向の電界、縦方向の電界又は斜め方向の電界を含む)によって制御
される。なお、液晶素子としては、ネマチック液晶コレステリック液晶スメクチック
液晶、ディスコチック液晶サーモトロピック液晶リオトロピック液晶低分子液晶
高分子液晶高分子分散型液晶(PDLC)、強誘電液晶、反強誘電液晶、主鎖型液晶、
側鎖型高分子液晶プラズマアドレス液晶(PALC)、バナナ型液晶などを挙げること
ができる。また、液晶の駆動方式としては、TN(Twisted Nematic)モ
ード、STN(Super Twisted Nematic)モード、IPS(In−
Plane−Switching)モード、FFS(Fringe Field Swi
tching)モード、MVA(Multi−domain Vertical Ali
gnment)モード、PVA(Patterned Vertical Alignm
ent)モード、ASV(Advanced Super View)モード、ASM
Axially Symmetric aligned Micro−cell)モード
、OCB(Optically Compensated Birefringence
)モード、ECB(Electrically Controlled Birefri
ngence)モード、FLC(Ferroelectric Liquid Crys
tal)モード、AFLC(AntiFerroelectric Liquid Cr
ystal)モード、PDLC(Polymer Dispersed Liquid
Crystal)モード、ゲストホストモードブルー相(Blue Phase)モー
ドなどを用いることができる。ただし、これに限定されず、液晶素子及びその駆動方法と
して様々なものを用いることができる。

0024

なお、トランジスタとして、様々な形態のトランジスタを用いることが出来る。よって、
用いるトランジスタの種類に限定はない。例えば、非晶質シリコン多結晶シリコン、微
結晶(マイクロクリスタルナノクリスタルセミアモルファスとも言う)シリコンなど
に代表される非単結晶半導体膜を有する薄膜トランジスタ(TFT)などを用いることが
出来る。

0025

なお、多結晶シリコンを製造するときに、触媒ニッケルなど)を用いることにより、結
晶性をさらに向上させ、電気特性のよいトランジスタを製造することが可能となる。なお
微結晶シリコンを製造するときに、触媒(ニッケルなど)を用いることにより、結晶性
をさらに向上させ、電気特性のよいトランジスタを製造することが可能となる。ただし、
触媒(ニッケルなど)を用いずに、多結晶シリコンや微結晶シリコンを製造することは可
能である。

0026

なお、シリコンの結晶性を、多結晶または微結晶などへと向上させることは、パネル
体で行うことが望ましいが、それに限定されない。パネルの一部の領域のみにおいて、シ
リコンの結晶性を向上させてもよい。

0027

または、半導体基板SOI基板などを用いてトランジスタを形成することが出来る。

0028

または、ZnO、a−InGaZnO、SiGe、GaAs、IZO、ITO、SnO
、TiO、AlZnSnO(AZTO)などの化合物半導体または酸化物半導体を有する
トランジスタや、さらに、これらの化合物半導体または酸化物半導体を薄膜化した薄膜ト
ランジスタなどを用いることが出来る。なお、これらの化合物半導体または酸化物半導体
を、トランジスタのチャネル部分に用いるだけでなく、それ以外の用途で用いることも出
来る。例えば、これらの化合物半導体または酸化物半導体を抵抗素子、画素電極透光性
を有する電極として用いることができる。さらに、それらをトランジスタと同時に成膜
は形成できるため、コストを低減できる。

0029

または、インクジェット印刷法を用いて形成したトランジスタなどを用いることが出
来る。

0030

または、有機半導体やカーボンナノチューブを有するトランジスタ等を用いることがで
きる。これらにより、曲げることが可能な基板上にトランジスタを形成することが出来る
。このような基板を用いた半導体装置は、衝撃に強くすることができる。

0031

さらに、様々な構造のトランジスタを用いることができる。例えば、MOS型トランジ
スタ、接合型トランジスタバイポーラトランジスタなどをトランジスタとして用いるこ
とが出来る。

0032

なお、MOS型トランジスタ、バイポーラトランジスタなどを1つの基板に混在させて
形成してもよい。

0033

その他、様々なトランジスタを用いることができる。

0034

なお、トランジスタは、様々な基板を用いて形成することが出来る。基板の種類は、特
定のものに限定されることはない。その基板としては、例えば、単結晶基板(例えばシリ
コン基板)、SOI基板、ガラス基板石英基板プラスチック基板金属基板、ステン
レススチル基板、ステンレス・スチル・ホイルを有する基板、タングステン基板、タン
グステン・ホイルを有する基板、可撓性基板などを用いることが出来る。ガラス基板の一
例としては、バリウムホウケイ酸ガラスアルミノホウケイ酸ガラスなどがある。可撓性
基板の一例としては、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレ
ト(PEN)、ポリエーテルサルフォン(PES)に代表されるプラスチック、又はアク
リル等の可撓性を有する合成樹脂などがある。他にも、貼り合わせフィルムポリプロピ
レンポリエステルビニルポリフッ化ビニル、塩化ビニルなど)、繊維状な材料を含
む紙、基材フィルム(ポリエステル、ポリアミドポリイミド無機蒸着フィルム紙類
等)などがある。または、ある基板を用いてトランジスタを形成し、その後、別の基板に
トランジスタを転置し、別の基板上にトランジスタを配置してもよい。トランジスタが転
置される基板としては、単結晶基板、SOI基板、ガラス基板、石英基板、プラスチック
基板、紙基板セロファン基板、石材基板、木材基板、布基板(天然繊維、綿、
合成繊維ナイロンポリウレタン、ポリエステル)若しくは再生繊維アセテート
キュプラレーヨン再生ポリエステル)などを含む)、皮革基板、ゴム基板ステンレ
ス・スチル基板、ステンレス・スチル・ホイルを有する基板などを用いることができる。
あるいは、人などの動物の皮膚(表皮真皮)又は皮下組織を基板として用いてもよい。
または、ある基板を用いてトランジスタを形成し、その基板を研磨して薄くしてもよい。
研磨される基板としては、単結晶基板、SOI基板、ガラス基板、石英基板、プラスチッ
ク基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板などを用い
ることができる。これらの基板を用いることにより、特性のよいトランジスタの形成、消
電力の小さいトランジスタの形成、壊れにくい装置の製造、耐熱性の付与、軽量化、又
薄型化を図ることができる。

0035

なお、トランジスタの構成は、様々な形態をとることができ、特定の構成に限定されな
い。例えば、ゲート電極が2個以上のマルチゲート構造を適用することができる。

0036

別の例として、チャネルの上下にゲート電極が配置されている構造を適用することができ
る。なお、チャネルの上下にゲート電極が配置される構成にすることにより、複数のトラ
ンジスタが並列に接続されたような構成となる。

0037

チャネル領域の上にゲート電極が配置されている構造、チャネル領域の下にゲート電極
が配置されている構造、正スタガ構造、逆スタガ構造、チャネル領域を複数の領域に分け
た構造、チャネル領域を並列に接続した構造、またはチャネル領域が直列に接続する構成
も適用できる。さらに、チャネル領域(もしくはその一部)にソース電極ドレイン電極
が重なっている構造も適用できる。

0038

なお、トランジスタは、様々なタイプを用いることができ、様々な基板を用いて形成さ
せることができる。したがって、所定の機能を実現させるために必要な回路の全てが、同
一の基板に形成することも可能である。例えば、所定の機能を実現させるために必要な回
路の全てが、ガラス基板、プラスチック基板、単結晶基板、またはSOI基板などの様々
な基板を用いて形成することも可能である。あるいは、所定の機能を実現させるために必
要な回路の一部が、ある基板に形成され、所定の機能を実現させるために必要な回路の別
の一部が、別の基板に形成されていることも可能である。つまり、所定の機能を実現させ
るために必要な回路の全てが同じ基板を用いて形成されていなくてもよい。例えば、所定
の機能を実現させるために必要な回路の一部は、ガラス基板上にトランジスタにより形成
され、所定の機能を実現させるために必要な回路の別の一部は、単結晶基板に形成され、
単結晶基板を用いて形成されたトランジスタで構成されたICチップをCOG(Chip
On Glass)でガラス基板に接続して、ガラス基板上にそのICチップを配置す
ることも可能である。あるいは、そのICチップをTAB(Tape Automate
d Bonding)やプリント基板を用いてガラス基板と接続することも可能である。

0039

なお、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端
子を有する素子であり、ドレイン領域とソース領域の間にチャネル領域を有しており、ド
レイン領域とチャネル領域とソース領域とを介して電流を流すことが出来る。ここで、ソ
ースとドレインとは、トランジスタの構造や動作条件等によって変わるため、いずれがソ
ースまたはドレインであるかを限定することが困難である。そこで、ソース及びドレイン
として機能する領域を、ソースもしくはドレインと呼ばない場合がある。その場合、一例
としては、それぞれを第1端子、第2端子と表記する場合がある。あるいは、それぞれを
第1電極、第2電極と表記する場合がある。あるいは、第1領域、第2領域と表記する場
合がある。

0040

なお、トランジスタは、ベースエミッタコレクタとを含む少なくとも三つの端子を
有する素子であってもよい。この場合も同様に、エミッタとコレクタとを、第1端子、第
2端子などと表記する場合がある。

0041

なお、Aの上にBが形成されている、あるいは、A上にBが形成されている、と明示的
に記載する場合は、Aの上にBが直接接して形成されていることに限定されない。直接接
してはいない場合、つまり、AとBと間に別の対象物が介在する場合も含むものとする。
ここで、A、Bは、対象物(例えば、装置、素子、回路、配線、電極、端子、導電膜、層
、など)であるとする。

0042

従って例えば、層Aの上に(もしくは層A上に)、層Bが形成されている、と明示的に
記載されている場合は、層Aの上に直接接して層Bが形成されている場合と、層Aの上に
直接接して別の層(例えば層Cや層Dなど)が形成されていて、その上に直接接して層B
が形成されている場合とを含むものとする。なお、別の層(例えば層Cや層Dなど)は、
単層でもよいし、複層でもよい。

0043

さらに、Aの上方にBが形成されている、と明示的に記載されている場合についても同
様であり、Aの上にBが直接接していることに限定されず、AとBとの間に別の対象物が
介在する場合も含むものとする。従って例えば、層Aの上方に、層Bが形成されている、
という場合は、層Aの上に直接接して層Bが形成されている場合と、層Aの上に直接接し
て別の層(例えば層Cや層Dなど)が形成されていて、その上に直接接して層Bが形成さ
れている場合とを含むものとする。なお、別の層(例えば層Cや層Dなど)は、単層でも
よいし、複層でもよい。

0044

なお、Aの上にBが形成されている、A上にBが形成されている、又はAの上方にBが形
成されている、と明示的に記載する場合、斜め上にBが形成される場合も含むこととする

0045

なお、Aの下にBが、あるいは、Aの下方にBが、の場合についても、同様である。

0046

なお、明示的に単数として記載されているものについては、単数であることが望ましい
。ただし、これに限定されず、複数であることも可能である。同様に、明示的に複数とし
て記載されているものについては、複数であることが望ましい。ただし、これに限定され
ず、単数であることも可能である。

0047

なお、図において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合
がある。よって、必ずしもそのスケールに限定されない。

0048

なお、図は、理想的な例を模式的に示したものであり、図に示す形状又は値などに限定さ
れない。例えば、製造技術による形状のばらつき、誤差による形状のばらつき、ノイズ
よる信号、電圧、若しくは電流のばらつき、又は、タイミングのずれによる信号、電圧、
若しくは電流のばらつきなどを含むことが可能である。

0049

なお、専門用語は、特定の実施の形態、又は実施例などを述べる目的で用いられる場合が
多い。ただし、発明の一態様は、専門用語によって、限定して解釈されるものではない。

0050

なお、定義されていない文言(専門用語又は学術用語などの科学技術文言を含む)は、通
常の当業者が理解する一般的な意味と同等の意味として用いることが可能である。辞書
により定義されている文言は、関連技術の背景矛盾がないような意味に解釈されること
が好ましい。

0051

なお、第1、第2、第3などの語句は、様々な要素、部材、領域、層、区域を他のものと
区別して記述するために用いられる。よって、第1、第2、第3などの語句は、要素、部
材、領域、層、区域などの数を限定するものではない。さらに、例えば、「第1の」を「
第2の」又は「第3の」などと置き換えることが可能である。

0052

なお、「上に」、「上方に」、「下に」、「下方に」、「横に」、「右に」、「左に」、
「斜めに」、「奥に」、「手前に」、「内に」、「外に」、又は「中に」などの空間的配
置を示す語句は、ある要素又は特徴と、他の要素又は特徴との関連を、図によって簡単に
示すために用いられる場合が多い。ただし、これに限定されず、これらの空間的配置を示
す語句は、図に描く方向に加えて、他の方向を含むことが可能である。例えば、Aの上に
B、と明示的に示される場合は、BがAの上にあることに限定されない。図中のデバイス
反転、又は180°回転することが可能なので、BがAの下にあることを含むことが可
能である。このように、「上に」という語句は、「上に」の方向に加え、「下に」の方向
を含むことが可能である。ただし、これに限定されず、図中のデバイスは様々な方向に回
転することが可能なので、「上に」という語句は、「上に」、及び「下に」の方向に加え
、「横に」、「右に」、「左に」、「斜めに」、「奥に」、「手前に」、「内に」、「外
に」、又は「中に」などの他の方向を含むことが可能である。つまり、状況に応じて適切
に解釈することが可能である。

発明の効果

0053

本発明の一態様は、トランジスタのしきい値電圧のばらつきの影響を低減することが出来
る。または、本発明の一態様は、トランジスタの移動度のばらつきの影響を低減すること
が出来る。または、本発明の一態様は、トランジスタの電流特性のばらつきの影響を低減
することが出来る。または、本発明の一態様は、映像信号の入力期間を長く確保すること
が出来る。または、本発明の一態様は、しきい値電圧のばらつきの影響を低減するための
補正期間を長く確保することが出来る。または、本発明の一態様は、移動度のばらつきの
影響を低減するための補正期間を長く確保することが出来る。または、本発明の一態様は
、映像信号の波形のなまりの影響を受けにくくすることが出来る。または、本発明の一態
様は、線順次駆動だけでなく、点順次駆動を用いることが出来る。または、本発明の一態
様は、画素と駆動回路とを同じ基板上に形成することが出来る。または、本発明の一態様
は、消費電力を低くすることが出来る。または、本発明の一態様は、コストを低くするこ
とが出来る。または、本発明の一態様は、配線の接続部分の接触不良を低減することが出
来る。

図面の簡単な説明

0054

実施の形態で示す回路または駆動方法を説明する図。
実施の形態で示す回路または駆動方法を説明する図。
実施の形態で示す動作を説明する図。
実施の形態で示す回路または駆動方法を説明する図。
実施の形態で示す回路または駆動方法を説明する図。
実施の形態で示す回路または駆動方法を説明する図。
実施の形態で示す回路または駆動方法を説明する図。
実施の形態で示す回路または駆動方法を説明する図。
実施の形態で示す回路または駆動方法を説明する図。
実施の形態で示す回路または駆動方法を説明する図。
実施の形態で示す回路または駆動方法を説明する図。
実施の形態で示す回路または駆動方法を説明する図。
実施の形態で示す回路または駆動方法を説明する図。
実施の形態で示す回路または駆動方法を説明する図。
実施の形態で示す回路または駆動方法を説明する図。
実施の形態で示す回路または駆動方法を説明する図。
実施の形態で示す回路または駆動方法を説明する図。
実施の形態で示す回路または駆動方法を説明する図。
実施の形態で示す回路または駆動方法を説明する図。
実施の形態で示す駆動方法を説明する断面図。
実施の形態で示すブロック図を説明する断面図。
実施の形態で示すブロック図を説明する断面図。
実施の形態で示すトランジスタを説明する断面図。
実施の形態で示すトランジスタを説明する断面図。
実施の形態で示す回路または駆動方法を説明する図。
実施の形態で示す電子機器を説明する図。
実施の形態で示す電子機器を説明する図。

実施例

0055

以下、本発明の実施の形態について図面を参照しながら説明する。但し、実施の形態は多
くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくそ
の形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って本実
施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する構成にお
いて、同様のものを指す符号は異なる図面間で共通の符号を用いて示し、同一部分又は同
様な機能を有する部分の詳細な説明は省略する。

0056

なお、ある一つの実施の形態の中で述べる内容(一部の内容でもよい)は、その実施の形
態で述べる別の内容(一部の内容でもよい)、及び/又は、一つ若しくは複数の別の実施
の形態で述べる内容(一部の内容でもよい)に対して、適用、組み合わせ、又は置き換え
などを行うことが出来る。

0057

なお、実施の形態の中で述べる内容とは、各々の実施の形態において、様々な図を用いて
述べる内容、又は明細書に記載される文章を用いて述べる内容のことである。

0058

なお、ある一つの実施の形態において述べる図(一部でもよい)は、その図の別の部分、
その実施の形態において述べる別の図(一部でもよい)、及び/又は、一つ若しくは複数
の別の実施の形態において述べる図(一部でもよい)に対して、組み合わせることにより
、さらに多くの図を構成させることが出来る。

0059

なお、ある一つの実施の形態において述べる図または文章において、その一部分を取り出
して、発明の一態様を構成することは可能である。したがって、ある部分を述べる図また
は文章が記載されている場合、その一部分の図または文章を取り出した内容も、発明の一
態様として開示されているものであり、発明の一態様を構成することが可能であるものと
する。そのため、例えば、能動素子(トランジスタ、ダイオードなど)、配線、受動素子
(容量素子、抵抗素子など)、導電層絶縁層半導体層有機材料無機材料部品
基板、モジュール、装置、固体液体気体動作方法、製造方法などが単数又は複数記
載された図面(断面図、平面図、回路図、ブロック図、フローチャート、工程図、斜視図
立面図、配置図、タイミングチャート、構造図、模式図、グラフ、表、光路図、ベクト
ル図、状態図、波形図、写真化学式など)または文章において、その一部分を取り出し
て、発明の一態様を構成することが可能であるものとする。一例としては、N個(Nは整
数)の回路素子(トランジスタ、容量素子等)を有して構成される回路図から、M個(M
整数で、M<N)の回路素子(トランジスタ、容量素子等)を抜き出して、発明の一態
様を構成することは可能である。別の一例としては、N個(Nは整数)の層を有して構成
される断面図から、M個(Mは整数で、M<N)の層を抜き出して、発明の一態様を構成
することは可能である。別の一例としては、N個(Nは整数)の要素を有して構成される
フローチャートから、M個(Mは整数で、M<N)の要素を抜き出して、発明の一態様を
構成することは可能である。

0060

(実施の形態1)
図1に、トランジスタの移動度などの電流特性のばらつきを補正する場合の駆動方法、駆
動タイミングおよび、その時の回路構成について、その一例を示す。なお、本実施の形態
においては、トランジスタの導電型がnチャネル型の例について説明を行う。

0061

図1(A)に、トランジスタ101の移動度などの電流特性のばらつきを補正している期
間における回路構成を示す。なお図1(A)に示す回路構成は、トランジスタ101の移
動度などの電流特性のばらつきを補正するために、トランジスタのゲートに保持されてい
る電荷を放電するための回路構成であり、実際には配線間に設けられる複数のスイッチの
オンまたはオフを制御することで当該回路構成の接続関係を実現するものである。なお図
中、実線は素子間の導通状態をあらわし、点線は、素子間の非導通状態をあらわすものと
する。

0062

図1(A)において、トランジスタ101のソースまたはドレインの一方(以下、第1の
端子という)は、容量素子102の第1の端子(または第1の電極ともいう)及びトラン
ジスタ101のゲートと導通状態にある。トランジスタ101のソースまたはドレインの
他方(以下、第2の端子という)は、容量素子102の第2の端子(または第2の電極と
もいう)及びトランジスタ101のゲートと導通状態にある。容量素子102の第1の端
子(または第1の電極)は、トランジスタ101のゲート及びトランジスタ101の第1
の端子と導通状態にある。

0063

表示素子105の第1の端子(または第1の電極)は、トランジスタ101の第2の端子
及び容量素子102の第2の端子と、非導通状態にある。トランジスタ101の第2の端
子及び容量素子102の第2の端子以外の端子、配線または電極と、表示素子105の第
1の端子(または第1の電極)とは、非導通状態にあることが望ましい。表示素子105
の第2の端子(または第2の電極)は、配線106と導通状態にあることが望ましい。

0064

なお、表示素子105の第1端子とトランジスタ101の第2端子とが非導通状態となら
ずに、その代わりとして、配線106の電位が高くなっており、表示素子105が逆バイ
アス状態になっていることにより、表示素子105に電流がほとんど流れない状態として
もよい。

0065

配線104は、トランジスタ101の第1の端子と、非導通状態にある。さらに、配線1
04は、容量素子102の第1の端子(または第1の電極)と、非導通状態にある。なお
、配線104は、図1(A)に示すように、トランジスタ101の第1の端子と容量素子
102の第1の端子(または第1の電極)以外の端子、配線または電極とも、非導通状態
にあることが望ましい。

0066

なお、配線104を介して、トランジスタ101または容量素子102に、映像信号また
は所定の電圧などを供給される場合がある。よって、配線104は、ソース信号線映像
信号線、または、ビデオ信号線などと呼ばれる場合がある。

0067

なお、図1(A)の様な接続構成になる前に、つまり、トランジスタ101の移動度など
の電流特性のばらつきの補正を行う前に、容量素子102には、トランジスタ101のし
きい値電圧に応じた電圧が保持されていることが望ましい。そして、映像信号(ビデオ
号)が配線104を介して容量素子102に入力されていることが望ましい。したがって
、容量素子102には、トランジスタ101のしきい値電圧に応じた電圧および映像信号
電圧の和の電圧が保持されていることが望ましい。よって、図1(A)の前の状態におい
ては、つまり、トランジスタ101の移動度などの電流特性のばらつきの補正を行う前に
は、配線104は、トランジスタ101のドレイン、ソース、ゲート、容量素子102の
第1の端子、第2の端子などのうちの少なくとも一つと導通状態にあり、既に映像信号の
入力動作が行われていることが望ましい。

0068

なお、容量素子102によって、トランジスタ101のしきい値電圧に応じた電圧および
映像信号電圧の和の電圧が保持されていることが望ましい。容量素子102には、トラン
ジスタ101のしきい値電圧に応じた電圧は保持されておらず、映像信号電圧のみが保持
されていることも可能である。

0069

なお、容量素子102によって電圧が保持されている場合、スイッチングノイズなどによ
り、わずかに電圧が変動する可能性がある。ただし、実動作に影響を与えない範囲であれ
ば、多少ずれていても問題はない。したがって、例えば、トランジスタ101のしきい値
電圧に応じた電圧および映像信号電圧の和の電圧が容量素子102に入力された場合、実
際に容量素子102に保持されている電圧は、その入力された電圧とは、完全には一致せ
ず、ノイズなどの影響により、わずかに、異なっている場合がある。ただし、実動作に影
響を与えない範囲であれば、多少ずれていても問題はない。

0070

次に、図1(B)に、トランジスタ101を介して、表示素子105に電流が供給されて
いる期間における回路構成について示す。なお図1(B)に示す回路構成は、トランジス
タ101より表示素子105に電流を供給するための回路構成であり、実際には配線間に
設けられる複数のスイッチのオンまたはオフを制御することで当該回路構成の接続関係を
実現するものである。

0071

トランジスタ101の第1の端子は、配線103と導通状態にある。トランジスタ101
の第2の端子は、表示素子105の第1の端子及び容量素子102の第2の端子と導通状
態にある。トランジスタ101の第1の端子は、トランジスタ101のゲートと非導通状
態にある。容量素子102の第1の端子は、トランジスタ101のゲートと導通状態にあ
る。容量素子102の第2の端子は、トランジスタ101の第2の端子及び表示素子10
5の第1の端子と導通状態にある。表示素子105の第2の端子は、配線106と導通状
態にある。

0072

配線104は、トランジスタ101の第1の端子と、非導通状態にある。さらに、配線1
04は、容量素子102の第1の端子と、非導通状態にある。なお、配線104は、図1
(B)に示すように、トランジスタ101の第1の端子と容量素子102の第1の端子以
外の端子、配線または電極とも、非導通状態にあることが望ましい。

0073

つまり、トランジスタ101の移動度などの電流特性のばらつきを補正している期間(図
1(A))から、トランジスタ101を介して、表示素子105に電流が供給されている
期間(図1(B))へ移行するときには、少なくとも、トランジスタ101の第1の端子
とトランジスタ101のゲートとの導通状態と、トランジスタ101の第2の端子と表示
素子105の第1の端子との導通状態とが変化することとなるが、これに限定されず、他
の部分の導通状態が変化することもできる。そして、上述のように導通状態を制御できる
ように、スイッチ、トランジスタまたはダイオードなど素子を配置することが望ましい。
そして、当該素子を用いて導通状態を制御し、図1(A)、図1(B)の接続状況を実現
するような回路構成を実現することが出来る。よって、図1(A)、図1(B)のような
接続状況を実現できるならば、スイッチ、トランジスタまたはダイオードなどの素子を自
由に配置することができ、その個数または接続構造も限定されない。

0074

一例としては、図2(A)に示すように、スイッチ201の第1の端子をトランジスタ1
01のゲート及び容量素子102の第1の端子と電気的に接続し、スイッチ201の第2
の端子をトランジスタ101の第1の端子と電気的に接続する。そして、スイッチ202
の第1の端子をトランジスタ101の第2の端子及び容量素子102の第2の端子と電気
的に接続し、スイッチ202の第2の端子を表示素子105の第1の端子と電気的に接続
する。そして、スイッチ203の第1の端子を配線103と電気的に接続し、スイッチ2
03の第2の端子をスイッチ201の第2の端子及びトランジスタ101の第1の端子と
電気的に接続する。そして、スイッチ204の第1の端子をスイッチ201の第1の端子
、トランジスタ101のゲート、及び容量素子102の第1の端子と電気的に接続し、ス
イッチ204の第2の端子を配線104と電気的に接続する。このように、4つのスイッ
チを配置することにより、図1(A)、図1(B)の接続状況を実現するような回路構成
を実現することが出来る。

0075

図2(A)とは別の例を、図2(B)、図2(C)、図2(D)に示す。図2(B)では
図2(A)に新たにスイッチ205を設け、配線206との接続を制御することで、ト
ランジスタ101の第2の端子の電位を制御する構成について示している。図2(C)で
は、図2(A)に新たにスイッチ207を設け、配線208との接続を制御することで、
トランジスタ101のゲートの電位を制御する構成について示している。図2(D)では
図2(B)に新たにスイッチ207を設け、配線208との接続を制御することで、ト
ランジスタ101のゲートの電位及びトランジスタ101の第2の端子の電位を制御する
構成について示している。そして例えば、配線206または配線208の電位を変化させ
ることにより、図1(A)または図1(B)と同様な動作を実現することが出来る。そし
て、さらにスイッチやトランジスタなどが必要な場合は、適宜、配置される。

0076

なお、AはBと導通状態にある、と記載しているが、その場合、AとBとの間には、様々
な素子が接続されていることは可能である。例えば、抵抗素子、容量素子、トランジスタ
、ダイオードなどがAとBとの間に、直列接続、または並列接続で接続されていることは
可能である。同様に、AはBと非導通状態にある、と記載しているが、その場合、AとB
との間には、様々な素子が接続されていることは可能である。AとBとが、非導通になっ
てさえすればよいため、それ以外の部分では、様々な素子が接続されていることは可能で
ある。例えば、抵抗素子、容量素子、トランジスタ、ダイオードなどの素子が直列接続、
または並列接続で接続されていることは可能である。

0077

次に、動作方法について述べる。ここでは、図2(A)の回路を用いて述べるが、それ以
外の回路についても、同様な動作方法を用いることが出来る。

0078

まず、図6(A)に示すように、初期化を行う。これは、トランジスタ101のゲート、
または、ドレイン(またはソース)の電位を、所定の電位に設定する動作である。これに
より、トランジスタ101がオンするような状態にすることが出来る。または、容量素子
102に、所定の電圧が供給される。そのため、容量素子102には、電荷が保持される
こととなる。スイッチ201、スイッチ202、及びスイッチ203は導通状態にあり、
オンになっている。スイッチ204については、非導通状態であり、オフになっているこ
とが望ましい。ただし、これに限定されない。ただし、表示素子105に電流が流れない
ことが望ましいため、それを実現できるような状態にあることが望ましい。したがって、
少なくとも、スイッチ201、スイッチ202、スイッチ203の少なくともいずれか一
つが非導通状態であり、オフになっていることが望ましい。

0079

なお図6(A)乃至(E)中、点線矢印は、電荷の動きについてわかりやすくするために
可視化して示したものである。ただしこれに限定されず、所定の駆動を行うような、電位
関係等であれば問題ない。

0080

次に、図6(B)に示すように、トランジスタ101のしきい値電圧の取得を行う。スイ
ッチ201、スイッチ203は、導通状態にあり、オンになっている。スイッチ202、
スイッチ204は、非導通状態であり、オフになっていることが望ましい。このとき、容
量素子102には、図6(A)の期間において蓄積された電荷があるため、その電荷が放
電されていく。そのため、トランジスタ101のゲートの電位は、図6(A)の期間にお
いて蓄積された電荷による電位から、トランジスタ101のしきい値電圧(正の値)を足
し合わせた電位に近づいていく。つまり、トランジスタ101のしきい値電圧の絶対値の
分だけ高い電位に近づいていく。このとき、トランジスタ101のゲートとソースの間の
電圧は、トランジスタ101のしきい値電圧に近づいていく。これらの動作により、容量
素子102の両端の電極間で、しきい値電圧の取得を行うことが出来る。

0081

なお、この期間において、容量素子102の電荷を放電する場合、その期間に違いがでて
も、大きな問題はない。なぜなら、ある程度の時間が経過すれば、ほぼ完全に放電されて
しまうため、期間に長さが違っても、動作に与える影響は小さいからである。したがって
、この動作は、線順次ではなく、点順次を用いて駆動させることが出来る。したがって、
駆動回路の構成が簡単な構成で実現できる。そのため、図2(A)に示すような回路を1
つの画素としたとき、その画素がマトリクス状に配置された画素部と、画素部に信号を供
給する駆動回路部とについて、両者を同じ種類のトランジスタを用いて構成すること、ま
たは同じ基板上に形成することが可能となる。ただしこれに限定されず、線順次駆動を用
いたり、画素部と駆動回路部とを別々の基板上に形成することも可能である。

0082

次に、図6(C)に示すように、映像信号の入力を行う。スイッチ202、スイッチ20
4は、導通状態にあり、オンになっている。スイッチ201、スイッチ203は、非導通
状態であり、オフになっていることが望ましい。そして、配線104より、映像信号が供
給される。このとき、容量素子102には、図6(B)の期間において蓄積された電荷が
あるため、その電荷に更に蓄積されていく。そのため、トランジスタ101のゲートの電
位は、配線104より供給される映像信号から、トランジスタ101のしきい値電圧(正
の値)を足し合わせた電位に近づいていく。つまり、配線104より供給される映像信号
よりも、トランジスタ101のしきい値電圧の絶対値の分だけ高い電位に近づいていく。
図6(B)、図6(C)の動作により、映像信号の入力と、しきい値電圧の取得とを行う
ことが出来る。

0083

また図25(A)、(B)に示すように表示素子105と電気的に並列に容量素子250
1を配置する構成としてもよい。すなわち、図25(A)、(B)に示すように、容量素
子2501の第1端子を表示素子105の第1端子に接続し、容量素子2501の第2端
子を表示素子105の第2端子に接続する。なお、図25(A)は、トランジスタ101
の移動度などの電流特性のばらつきを補正している期間での、各配線及び各素子間の導通
状態、非導通状態について、図1(A)と同様に示した図であり、図25(B)は、トラ
ンジスタ101を介して、表示素子105に電流が供給されている期間での、各配線及び
各素子間の導通状態、非導通状態について、図1(B)と同様に示した図である。図25
(A)、(B)の回路構成とすることにより、しきい値電圧と映像信号電圧を足した電圧
に近くすることができる。

0084

次に、図6(D)に示すように、トランジスタ101の移動度などの電流特性のばらつき
を補正する。これは、図1(A)などの期間に相当する。そして、スイッチ201は、導
通状態にあり、オンになっている。スイッチ202、スイッチ203、スイッチ204は
、非導通状態であり、オフになっていることが望ましい。このような状態にすることによ
り、容量素子102に蓄積された電荷が、トランジスタ101を介して放電されていく。
このようにして、トランジスタ101を介してわずかに放電させることにより、トランジ
スタ101の電流のばらつきの影響を低減することが出来る。

0085

次に、図6(E)に示すように、トランジスタ101を介して、表示素子105に電流を
供給する。これは、図1(B)などの期間に相当する。そして、スイッチ202、スイッ
チ203は、導通状態にあり、オンになっている。スイッチ201、スイッチ204は、
非導通状態であり、オフになっていることが望ましい。このとき、トランジスタ101の
ゲートとソースの間の電圧は、しきい値電圧に応じた電圧と映像信号電圧との和の電圧か
ら、トランジスタ101の電流特性に応じた電圧が差し引かれた電圧となっている。した
がって、トランジスタ101の電流特性のばらつきの影響を低減することができ、表示素
子105には、適切な大きさの電流を供給することが出来る。

0086

図6(A)乃至(E)に示すように、トランジスタ101の移動度などの電流特性のばら
つきを補正している期間(図1(A))において、トランジスタ101の移動度などの電
流特性のばらつきが低減されるため、表示素子105に電流が供給されている期間(図1
(B))において、表示素子105に供給される電流のばらつきも低減される。その結果
、表示素子105の表示状態のばらつきも低減され、表示品位の高い表示を行うことが出
来る。

0087

なお、表示素子105に電流が供給されている期間(図1(B))は、トランジスタ10
1の移動度などの電流特性のばらつきを補正している期間(図1(A))の直後に出現
せることが望ましい。なぜなら、表示素子105に電流が供給されている期間(図1(B
))において取得したトランジスタ101のゲート電位(容量素子102に保持された電
荷)を利用して、表示素子105に電流が供給されている期間(図1(B))において、
処理を行うからである。しかしながら、トランジスタ101の移動度などの電流特性のば
らつきを補正している期間(図1(A))の直後に表示素子105に電流が供給されてい
る期間(図1(B))を出現させることに限定されない。トランジスタ101の移動度な
どの電流特性のばらつきを補正している期間(図1(A))において、容量素子102の
電荷量が変化し、そして、期間終了時に決定した容量素子102の電荷量が、表示素子1
05に電流が供給されている期間(図1(B))において、大きく変化していない場合な
どは、トランジスタ101の移動度などの電流特性のばらつきを補正している期間(図1
(A))と、表示素子105に電流が供給されている期間(図1(B))との間に、別の
処理が行われる期間が設けられていても良い。

0088

したがって、トランジスタ101の移動度などの電流特性のばらつきを補正している期間
が終了した時点での容量素子102に保持された電荷と、表示素子105に電流が供給さ
れている期間が開始した時点での容量素子102に保持された電荷とは、概ね同じ量であ
ることが望ましい。ただし、ノイズなどの影響により、わずかに双方の電荷量が異なって
いる場合もある。具体的は、双方の電荷量の差は、10%以内が望ましく、より望ましく
は、3%以内が望ましい。電荷量の差が3%以内であれば、その差が反映される表示素子
を人間の眼で見たときに、その差を視認できないため、より望ましい。

0089

そこで、トランジスタ101の移動度などの電流特性のばらつきを補正している期間(図
1(A))において、電圧電流特性がどのような状態に変化するかを図3(A)に示す。
容量素子102に保存されていた電荷が、トランジスタ101の移動度などの電流特性の
ばらつきを補正している期間(図1(A))において、トランジスタ101のソースとド
レインの間を介して、放電されていく。その結果、容量素子102に保持されていた電荷
量が減少していき、容量素子102に保持された電圧も減少していく。したがって、トラ
ンジスタ101のゲートとソースの間の電圧の絶対値も減少していく。容量素子102に
保存されている電荷は、トランジスタ101を介して放電されていくため、電荷の放電量
は、トランジスタ101の電流特性に依存する。つまり、トランジスタ101の移動度が
高ければ、より多くの電荷が放電される。または、トランジスタ101のチャネル幅Wと
チャネル長Lの比(W/L)が大きければ、より多くの電荷が放電される。または、トラ
ンジスタ101のゲートとソースの間の電圧の絶対値が大きければ(つまり、容量素子1
02で保持される電圧の絶対値が大きければ)、より多くの電荷が放電される。または、
トランジスタ101のソース領域、ドレイン領域での寄生抵抗が小さければ、より多くの
電荷が放電される。または、トランジスタ101のLDD領域での抵抗が小さければ、よ
り多くの電荷が放電される。または、トランジスタ101と電気的に接続されているコン
タクトホールでのコンタクト抵抗が小さければ、より多くの電荷が放電される。

0090

そのため、放電前、つまり、トランジスタ101の移動度などの電流特性のばらつきを補
正している期間(図1(A))に入る前の期間における電圧電流特性のグラフは、トラン
ジスタ101の移動度などの電流特性のばらつきを補正している期間(図1(A))にお
いて、容量素子102に保存されている電荷の一部が放電された結果、傾きが小さな曲線
のグラフに変化する。そして、例えば、放電前と放電後の電圧電流特性のグラフの差は、
トランジスタ101の移動度が大きい方が大きくなる。したがって、トランジスタ101
の移動度が高い場合(つまり、グラフの傾きが大きい場合)は、放電後には、傾きの変化
量が大きくなり、トランジスタ101の移動度が低い場合(つまり、グラフの傾きが小さ
い場合)は、放電後には、傾きの変化量が小さくなる。その結果、放電後では、トランジ
スタ101の移動度が高い場合と低い場合とで、電圧電流特性のグラフの差が小さくなり
、移動度のばらつきの影響が低減することができる。さらに、トランジスタ101のゲー
トとソースの間の電圧の絶対値が大きければ(つまり、容量素子102で保持される電圧
の絶対値が大きければ)、より多くの電荷が放電され、トランジスタ101のゲートとソ
ースの間の電圧の絶対値が小さければ(つまり、容量素子102で保持される電圧の絶対
値が小さければ)、放電される電荷量が少なくなるため、より適切に、移動度のばらつき
を低減することが出来る。

0091

なお、図3(A)のグラフは、すでにしきい値電圧のばらつきの影響を低減した後の場合
のグラフである。したがって、図3(B)に示すように、トランジスタ101の移動度の
ばらつきを補正している期間(図1(A))に入る前には、しきい値電圧のばらつきの影
響が低減されている。しきい値電圧のばらつきを低減するために、電圧電流特性のグラフ
をしきい値電圧の分だけ平行移動させる。つまり、トランジスタのゲートとソースの間の
電圧には、映像信号電圧としきい値電圧との和が供給される。その結果、しきい値電圧の
ばらつきの影響は低減される。しきい値電圧のばらつきを低減したあと、図3(A)のグ
ラフに示すように、移動度のばらつきを低減することにより、トランジスタ101の電流
特性のばらつきを大幅に低減させることが出来る。

0092

なお、ばらつきを補正できるトランジスタ101の電流特性は、トランジスタ101の移
動度だけでなく、しきい値電圧、ソースまたはドレイン部分での寄生抵抗、LDD領域で
の抵抗、トランジスタ101と電気的に接続されているコンタクトホールでのコンタクト
抵抗などもあげられる。これらの電流特性も、トランジスタ101を介して電荷が放電さ
れることから、移動度の場合と同様、ばらつきを低減することが出来る。

0093

従って、放電前、つまり、トランジスタ101の移動度などの電流特性のばらつきを補正
している期間(図1(A))に入る前の期間における容量素子102の電荷量は、トラン
ジスタ101の移動度などの電流特性のばらつきを補正している期間(図1(A))の終
了時点における容量素子102の電荷量よりも多い。なぜなら、トランジスタ101の移
動度などの電流特性のばらつきを補正している期間(図1(A))では、容量素子102
の電荷が放電されるため、容量素子102に保存されている電荷が少なくなっていくから
である。

0094

なお、容量素子102に保持されている電荷は、一部が放電されれば、すぐに放電を停止
することが望ましい。仮に、完全に放電してしまったら、つまり、電流が流れなくなるま
で放電させてしまうと、映像信号の情報がほとんど無くなってしまう。したがって、完全
に放電される前に、放電を停止することが望ましい。つまり、トランジスタ101に電流
が流れている間に、放電を停止することが望ましい。

0095

したがって、1ゲート選択期間(または1水平期間、1フレーム期間を画素の行数割り
算した値など)と、トランジスタ101の移動度などの電流特性のばらつきを補正してい
る期間(図1(A))との長さを比較すると、1ゲート選択期間(または1水平期間、1
フレーム期間を画素の行数で割り算した値など)の方が長いことが望ましい。なぜなら、
1ゲート選択期間よりも長く放電を行うと、放電しすぎてしまう可能性があるからである
。ただし、これに限定されない。

0096

または、画素に映像信号を入力している期間と、トランジスタ101の移動度などの電流
特性のばらつきを補正している期間(図1(A))との長さを比較すると、画素に映像信
号を入力している期間の方が長いことが望ましい。なぜなら、画素に映像信号を入力して
いる期間よりも長く放電を行うと、放電しすぎてしまう可能性があるからである。ただし
、これに限定されない。

0097

または、トランジスタのしきい値電圧を取得している期間と、トランジスタ101の移動
度などの電流特性のばらつきを補正している期間(図1(A))との長さを比較すると、
トランジスタのしきい値電圧を取得している期間の方が長いことが望ましい。なぜなら、
トランジスタのしきい値電圧を取得している期間よりも長く放電を行うと、放電しすぎて
しまう可能性があるからである。ただし、これに限定されない。

0098

なお、トランジスタ101の移動度などの電流特性のばらつきを補正している期間(図1
(A))において、容量素子102に保持されている電荷を放電する期間の長さは、例え
ば、トランジスタ101の移動度のばらつき量、容量素子102の大きさ、トランジスタ
101のW/Lなどに応じて、決定することが望ましい。

0099

例えば、図1図2に示す回路が複数ある場合について考える。例としては、第1の色を
表示するための第1の画素と、第2の色を表示するための第2の画素とを有しており、各
々の画素はトランジスタ101に相当するトランジスタとして、第1の画素は、トランジ
スタ101Aを、第2の画素はトランジスタ101Bとを有しているとする。同様に、容
量素子102に相当する容量素子として、第1の画素は、容量素子102Aを、第2の画
素は容量素子102Bとを有しているとする。

0100

そして、トランジスタ101AのW/Lが、トランジスタ101BのW/Lよりも大きい
場合は、容量素子102Aの容量値の方が、容量素子102Bの容量値よりも大きいこと
が望ましい。なぜなら、トランジスタ101Aの方が多くの電荷を放電するため、容量素
子102Aの電圧も、より大きく変化してしまう。そこで、それを調整するために、容量
素子102Aの容量値が大きいことが望ましい。または、トランジスタ101Aのチャ
ル幅Wが、トランジスタ101Bのチャネル幅Wよりも大きい場合は、容量素子102A
の容量値の方が、容量素子102Bの容量値よりも大きいことが望ましい。または、トラ
ンジスタ101Aのチャネル長Lが、トランジスタ101Bのチャネル長Lよりも小さい
場合は、容量素子102Aの容量値の方が、容量素子102Bの容量値よりも大きいこと
が望ましい。ただし、これに限定されない。

0101

なお、容量素子102に保持されている電荷の放電量を制御するために、追加して容量素
子を配置することが可能である。例えば、図25(A)、(B)にて説明したように表示
素子105と電気的に並列に容量素子2501を追加する構成としてもよい。またはトラ
ンジスタ101の第1端子と第2端子との間に電気的に並列に容量素子2502を追加す
る構成としてもよい。図25(C)、(D)にトランジスタ101の第1端子と第2端子
との間に電気的に並列に容量素子2502を追加した回路構成について示す。なお、図2
5(C)は、トランジスタ101の移動度などの電流特性のばらつきを補正している期間
での、各配線及び各素子間の導通状態、非導通状態について、図1(A)と同様に示した
図であり、図25(D)は、トランジスタ101を介して、表示素子105に電流が供給
されている期間での、各配線及び各素子間の導通状態、非導通状態について、図1(B)
と同様に示した図である。なお、図25(A)乃至(D)における追加した容量素子の容
量値の大きさは画素毎に異なっていてもよい。

0102

なお、回路の接続構造は、図1(A)、図1(B)に限定されない。一例として、図1
A)では、トランジスタ101の第1の端子及び容量素子102の第1の端子が配線10
3と非導通状態、トランジスタ101の第2の端子と表示素子105の第1の端子が非導
通状態、としたがこれに限定されない。また一例として、図1(B)では、一定の電位を
供給する機能を有している配線103がトランジスタ101の第1の端子と導通状態、ト
ランジスタ101の第2の端子と表示素子の第1の端子が導通状態、にあればよい。そこ
で他の回路の接続構成としては、例えば、トランジスタ101の第1の端子が配線103
に接続されている場合の例を、図1(C)、図1(D)に示す。また、トランジスタ10
1の第1の端子が、トランジスタ101の移動度などの電流特性のばらつきを補正してい
る期間に、回路素子107を介して配線103に接続されている場合の例を、図1(E)
図1(F)に示す。また、トランジスタ101の第1の端子が、トランジスタ101の
移動度などの電流特性のばらつきを補正している期間及び表示素子105に電流が供給さ
れている期間に、回路素子107を介して配線103に接続されている場合の例を、図4
(A)、図4(B)に示す。また、トランジスタ101の移動度などの電流特性のばらつ
きを補正している期間に、一定の電位を供給する機能を有している配線108がトランジ
スタ101の第2の端子と導通状態となるように接続されている場合の例を、図4(C)
図4(D)に示す。また、トランジスタ101の第2の端子が、トランジスタ101の
移動度などの電流特性のばらつきを補正している期間及び表示素子105に電流が供給さ
れている期間に、回路素子109を介して配線108に接続されている場合の例を、図4
(E)、図4(F)に示す。また、トランジスタ101の第2の端子が、トランジスタ1
01の移動度などの電流特性のばらつきを補正している期間に、表示素子105を介して
配線106に接続されている場合の例を、図5(A)、図5(B)に示す。また、トラン
ジスタ101の移動度などの電流特性のばらつきを補正している期間に、トランジスタ1
01の第1の端子が配線103に接続され、トランジスタ101の第2の端子が表示素子
105を介して配線106に接続されている場合の例を、図5(C)、図5(D)に示す

0103

なお、図1(C)乃至図1(F)においても、図2(A)乃至図2(D)と同様に、スイ
ッチを配置することができる。

0104

なお、回路素子107及び回路素子109としては、容量素子、抵抗素子、ダイオード素
子、スイッチ等の電気素子を組み合わせて所望の電気的な接続状態とすることのできる素
子を用いることが可能である。

0105

なお、図1(C)図1(D)の動作について、具体的には、図6(A)乃至図6(E)と
同様に、初期化等の動作を経て実現することができる。

0106

なお、図1(C)図1(D)の動作について、図9(A)乃至図9(E)に示している。
具体的な動作については、図6(A)乃至図6(E)と同様に、初期化等の動作を経て実
現することができる。

0107

なお図4(C)、図4(D)に示す構成は、上記図2(B)の回路構成により実現するこ
とができる。

0108

なお、図1(A)乃至図1(F)、図2(A)乃至図2(D)、図4(A)乃至図4(F
)などにおいて、容量素子102を単独での表記によって説明している。なお、直列接続
、または、並列接続によって、複数の容量素子が配置されることができる。

0109

なお、図1乃至図5などにおいて、トランジスタ101がnチャネル型の場合について述
べている。なおpチャネル型を用いることが可能である。一例として、トランジスタ10
1がpチャネル型の場合について、図25(E)、(F)に示す。なお、図25(E)は
、トランジスタ101の移動度などの電流特性のばらつきを補正している期間での、各配
線及び各素子間の導通状態、非導通状態について、図1(A)と同様に示した図であり、
図25(F)は、トランジスタ101を介して、表示素子105に電流が供給されている
期間での、各配線及び各素子間の導通状態、非導通状態について、図1(B)と同様に示
した図である。図25(E)、(F)に示すように、トランジスタ101としてpチャネ
ル型を用いる際には、表示素子105としてEL素子を用いる場合、nチャネル型のトラ
ンジスタを用いた場合とは逆向きに接続をすることが望ましい。

0110

なお、トランジスタ101は、表示素子105に流れる電流の大きさを制御し、表示素子
105を駆動する能力を有している場合が多い。

0111

なお、配線103は、表示素子105に電力を供給する能力を有している場合が多い。あ
るいは、配線103は、トランジスタ101に流れる電流を供給する能力を有している場
合が多い。

0112

なお、トランジスタ101のしきい値電圧に応じた電圧とは、トランジスタ101のしき
い値電圧と同じ大きさの電圧、または、トランジスタ101のしきい値電圧に近い大きさ
を有する電圧のことを言う。例えば、トランジスタ101のしきい値電圧が大きい場合は
、しきい値電圧に応じた電圧も大きく、トランジスタ101のしきい値電圧が小さい場合
は、しきい値電圧に応じた電圧も小さい。このように、しきい値電圧に応じて大きさが決
まっているような電圧のことを、しきい値電圧に応じた電圧と呼ぶ。したがって、ノイズ
などの影響により、僅かに異なっているような電圧も、しきい値電圧に応じた電圧と呼ぶ
事が出来る。

0113

なお、表示素子105は、輝度、明るさ、反射率、透過率などを変化させるような機能を
有する素子のことを言う。したがって、表示素子105の例としては、液晶素子、発光素
子、有機EL素子、電気泳動素子などを用いることが出来る。なお本実施の形態における
説明、及び付随する図面においては、有機EL素子等の発光素子を想定して説明を行うも
のとする。

0114

なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に
対して、適宜、組み合わせ、又は置き換えなどを自由に行うことができる。

0115

(実施の形態2)
次に、本実施の形態では、実施の形態1で述べた回路および駆動方法の応用例について示
す。

0116

図7(A)に、図1(A)、図1(B)の具体例について示す。スイッチ201の第1の
端子をトランジスタ101のゲート及び容量素子102の第1の端子と電気的に接続し、
スイッチ201の第2の端子をトランジスタ101の第1の端子と電気的に接続する。そ
して、スイッチ202の第1の端子をトランジスタ101の第2の端子及び容量素子10
2の第2の端子と電気的に接続し、スイッチ202の第2の端子を表示素子105の第1
の端子と電気的に接続する。そして、スイッチ203の第1の端子を配線103と電気的
に接続し、スイッチ203の第2の端子をスイッチ201の第1の端子、トランジスタ1
01のゲート、及び容量素子102の第1の端子と電気的に接続する。そして、スイッチ
204の第1の端子をスイッチ201の第1の端子、スイッチ203の第2の端子、トラ
ンジスタ101のゲート、及び容量素子102の第1の端子と電気的に接続し、スイッチ
204の第2の端子を配線104と電気的に接続する。このように、4つのスイッチを配
置することにより、図1(A)、図1(B)(または、図4(C)、図4(D))の接続
状況を実現するような回路構成を実現することが出来る。

0117

図7(A)とは別の例を、図7(B)、図7(C)、図7(D)に示す。図7(B)では
図7(A)に新たにスイッチ205を設け、配線206との接続を制御することで、ト
ランジスタ101の第2の端子の電位を制御する構成について示している。図7(C)で
は、図7(A)に新たにスイッチ207を設け、配線208との接続を制御することで、
トランジスタ101のゲートの電位を制御する構成について示している。図7(D)では
図7(B)に新たにスイッチ207を設け、配線208との接続を制御することで、ト
ランジスタ101のゲートの電位及びトランジスタ101の第2の端子の電位を制御する
構成について示している。そして例えば、配線206または配線208の電位を変化させ
ることにより、図1(A)または図1(B)(若しくは、図4(C)または図4(D))
と同様な動作を実現することが出来る。そして、さらにスイッチやトランジスタなどが必
要な場合は、適宜、配置される。

0118

なお、図7(A)乃至図7(D)では、実施の形態1で述べた構成についての例の一部を
示したが、それ以外の例についても、同様に構成することが出来る。

0119

次に、動作方法について述べる。ここでは、図7(A)の回路を用いて述べるが、それ以
外の回路についても、同様な動作方法を用いることが出来る。

0120

まず、図8(A)に示すように、初期化を行う。これは、トランジスタ101のゲート、
または、ドレイン(またはソース)の電位を、所定の電位に設定する動作である。これに
より、トランジスタ101がオンするような状態にすることが出来る。または、容量素子
102に、所定の電圧が供給される。そのため、容量素子102には、電荷が保持される
こととなる。スイッチ201、スイッチ202、及びスイッチ203は導通状態にあり、
オンになっている。スイッチ204については、非導通状態であり、オフになっているこ
とが望ましい。ただし、これに限定されない。ただし、表示素子105に電流が流れない
ことが望ましいため、それを実現できるような状態にあることが望ましい。したがって、
少なくとも、スイッチ201、スイッチ202、スイッチ203の少なくともいずれか一
つが非導通状態であり、オフになっていることが望ましい。

0121

なお図8(A)乃至(E)中、点線矢印は、電荷の動きについてわかりやすくするために
可視化して示したものである。ただしこれに限定されず、所定の駆動を行うような、電位
関係等であれば問題ない。

0122

次に、図8(B)に示すように、トランジスタ101のしきい値電圧の取得を行う。スイ
ッチ201、スイッチ203は、導通状態にあり、オンになっている。スイッチ202、
スイッチ204は、非導通状態であり、オフになっていることが望ましい。このとき、容
量素子102には、図8(A)の期間において蓄積された電荷があるため、その電荷が放
電されていく。そのため、トランジスタ101のゲートの電位は、図8(A)の期間にお
いて蓄積された電荷による電位から、トランジスタ101のしきい値電圧(正の値)を足
し合わせた電位に近づいていく。つまり、トランジスタ101のしきい値電圧の絶対値の
分だけ高い電位に近づいていく。このとき、トランジスタ101のゲートとソースの間の
電圧は、トランジスタ101のしきい値電圧に近づいていく。これらの動作により、容量
素子102の両端の電極間で、しきい値電圧の取得を行うことが出来る。

0123

なお、この期間において、容量素子102の電荷を放電する場合、その期間に違いがでて
も、大きな問題はない。なぜなら、ある程度の時間が経過すれば、ほぼ完全に放電されて
しまうため、期間に長さが違っても、動作に与える影響は小さいからである。したがって
、この動作は、線順次ではなく、点順次を用いて駆動させることが出来る。したがって、
駆動回路の構成が簡単な構成で実現できる。そのため、図7(A)に示すような回路を1
つの画素としたとき、その画素がマトリクス状に配置された画素部と、画素部に信号を供
給する駆動回路部とについて、両者を同じ種類のトランジスタを用いて構成すること、ま
たは同じ基板上に形成することが可能となる。ただしこれに限定されず、線順次駆動を用
いたり、画素部と駆動回路部とを別々の基板上に形成することも可能である。

0124

次に、図8(C)に示すように、映像信号の入力を行う。スイッチ202、スイッチ20
4は、導通状態にあり、オンになっている。スイッチ201、スイッチ203は、非導通
状態であり、オフになっていることが望ましい。そして、配線104より、映像信号が供
給される。このとき、容量素子102には、図8(B)の期間において蓄積された電荷が
あるため、その電荷に更に蓄積されていく。そのため、トランジスタ101のゲートの電
位は、配線104より供給される映像信号から、トランジスタ101のしきい値電圧(正
の値)を足し合わせた電位に近づいていく。つまり、配線104より供給される映像信号
よりも、トランジスタ101のしきい値電圧の絶対値の分だけ高い電位に近づいていく。
図8(B)、図8(C)の動作により、映像信号の入力と、しきい値電圧の取得とを行う
ことが出来る。

0125

次に、図8(D)に示すように、トランジスタ101の移動度などの電流特性のばらつき
を補正する。これは、図1(A)、図4(C)などの期間に相当する。そして、スイッチ
201は、導通状態にあり、オンになっている。スイッチ202、スイッチ203、スイ
ッチ204は、非導通状態であり、オフになっていることが望ましい。このような状態に
することにより、容量素子102に蓄積された電荷が、トランジスタ101を介して放電
されていく。このようにして、トランジスタ101を介してわずかに放電させることによ
り、トランジスタ101の電流のばらつきの影響を低減することが出来る。

0126

次に、図8(E)に示すように、トランジスタ101を介して、表示素子105に電流を
供給する。これは、図1(B)、図4(D)などの期間に相当する。そして、スイッチ2
02、スイッチ203は、導通状態にあり、オンになっている。スイッチ201、スイッ
チ204は、非導通状態であり、オフになっていることが望ましい。このとき、トランジ
スタ101のゲートとソースの間の電圧は、しきい値電圧に応じた電圧と映像信号電圧と
の和の電圧から、トランジスタ101の電流特性に応じた電圧が差し引かれた電圧となっ
ている。したがって、トランジスタ101の電流特性のばらつきの影響を低減することが
でき、表示素子105には、適切な大きさの電流を供給することが出来る。

0127

図8(A)乃至(E)に示すように、トランジスタ101の移動度などの電流特性のばら
つきを補正している期間(図1(A))において、トランジスタ101の移動度などの電
流特性のばらつきが低減されるため、表示素子105に電流が供給されている期間(図1
(B)、図4(D))において、表示素子105に供給される電流のばらつきも低減され
る。その結果、表示素子105の表示状態のばらつきも低減され、表示品位の高い表示を
行うことが出来る。

0128

なお、図7(B)の回路構成の場合は、図8(A)に示す初期化の期間において、トラン
ジスタ101の第2の端子の電位を制御することが可能である。そして、スイッチ201
、スイッチ203、及びスイッチ205は、導通状態であり、オンになっていることが望
ましい。スイッチ202及びスイッチ204については、非導通状態であり、オフになっ
ていることが望ましい。なお、図8(B)以降については、同様に動作させればよい。

0129

なお、図7(C)の回路構成の場合は、図8(A)に示す初期化の期間において、トラン
ジスタ101のゲートの電位を制御することが可能である。そして、スイッチ201、ス
イッチ202、及びスイッチ207は、導通状態であり、オンになっていることが望まし
い。スイッチ203及びスイッチ204については、非導通状態であり、オフになってい
ることが望ましい。なお、図8(B)以降については、同様に動作させればよい。

0130

なお、図7(D)の回路構成の場合は、図8(A)に示す初期化の期間において、トラン
ジスタ101のゲート及び/または第2の端子の電位を制御することが可能である。そし
て、スイッチ201、スイッチ205、及びスイッチ207は、導通状態であり、オンに
なっていることが望ましい。スイッチ202、スイッチ203、及びスイッチ204につ
いては、非導通状態であり、オフになっていることが望ましい。なお、図8(B)以降に
ついては、同様に動作させればよい。

0131

なお、図8(A)乃至図8(E)において、各動作への切り替わり時において、その動作
の間に、別の動作や別の期間が設けられていることも可能である。例えば、図8(C)に
示すような状態を、図8(A)と図8(B)の間に設けても良い。このような期間を設け
ても、支障がないため、問題はない。

0132

なお、図1(C)図1(D)の動作について、図10(A)乃至図10(E)に示してい
る。具体的な動作については、図8(A)乃至図8(E)と同様に、初期化等の動作を経
て実現することができる。

0133

なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に
対して、適宜、組み合わせ、又は置き換えなどを自由に行うことができる。

0134

(実施の形態3)
次に、本実施の形態では、実施の形態1で述べた回路および駆動方法の応用例について示
す。

0135

図11(A)に、図1(C)、図1(D)の具体例について示す。スイッチ301の第1
の端子を配線103と電気的に接続し、スイッチ301の第2の端子をトランジスタ10
1のゲート及び容量素子102の第1の端子と電気的に接続する。そして、スイッチ20
2の第1の端子をトランジスタ101の第2の端子及び容量素子102の第2の端子と電
気的に接続し、スイッチ202の第2の端子を表示素子105の第1の端子と電気的に接
続する。そして、スイッチ303の第1の端子を配線103と電気的に接続し、スイッチ
303の第2の端子をトランジスタ101の第1の端子と電気的に接続する。そして、ス
イッチ204の第1の端子をスイッチ301の第2の端子、トランジスタ101のゲート
、及び容量素子102の第1の端子と電気的に接続し、スイッチ204の第2の端子を配
線104と電気的に接続する。このように、4つのスイッチを配置することにより、図1
(C)、図1(D)の接続状況を実現するような回路構成を実現することが出来る。

0136

図11(A)とは別の例を、図11(B)、図11(C)、図11(D)に示す。図11
(B)では、図11(A)に新たにスイッチ305を設け、配線306との接続を制御す
ることで、トランジスタ101の第2の端子の電位を制御する構成について示している。
図11(C)では、図11(A)に新たにスイッチ307を設け、配線308との接続を
制御することで、トランジスタ101のゲートの電位を制御する構成について示している
図11(D)では、図11(B)に新たにスイッチ307を設け、配線308との接続
を制御することで、トランジスタ101のゲートの電位及びトランジスタ101の第2の
端子の電位を制御する構成について示している。そして例えば、配線306または配線3
08の電位を変化させることにより、図1(C)または図1(D)と同様な動作を実現す
ることが出来る。そして、さらにスイッチやトランジスタなどが必要な場合は、適宜、配
置される。

0137

なお、図11(A)乃至図11(D)では、実施の形態1で述べた構成についての例の一
部を示したが、それ以外の例についても、同様に構成することが出来る。

0138

次に、動作方法について述べる。ここでは、図11(A)の回路を用いて述べるが、それ
以外の回路についても、同様な動作方法を用いることが出来る。

0139

まず、図12(A)に示すように、初期化を行う。これは、トランジスタ101のゲート
、または、ドレイン(またはソース)の電位を、所定の電位に設定する動作である。これ
により、トランジスタ101がオンするような状態にすることが出来る。または、容量素
子102に、所定の電圧が供給される。そのため、容量素子102には、電荷が保持され
ることとなる。スイッチ301、スイッチ202、及びスイッチ303は導通状態にあり
、オンになっている。スイッチ204については、非導通状態であり、オフになっている
ことが望ましい。ただし、これに限定されない。ただし、表示素子105に電流が流れな
いことが望ましいため、それを実現できるような状態にあることが望ましい。したがって
、少なくとも、スイッチ301、スイッチ202、スイッチ303の少なくともいずれか
一つが非導通状態であり、オフになっていることが望ましい。

0140

なお図12(A)乃至(E)中、点線矢印は、電荷の動きについてわかりやすくするため
に可視化して示したものである。ただしこれに限定されず、所定の駆動を行うような、電
位関係等であれば問題ない。

0141

次に、図12(B)に示すように、トランジスタ101のしきい値電圧の取得を行う。ス
イッチ301、スイッチ303は、導通状態にあり、オンになっている。スイッチ202
、スイッチ204は、非導通状態であり、オフになっていることが望ましい。このとき、
容量素子102には、図12(A)の期間において蓄積された電荷があるため、その電荷
が放電されていく。そのため、トランジスタ101のゲートの電位は、図12(A)の期
間において蓄積された電荷による電位から、トランジスタ101のしきい値電圧(正の値
)を足し合わせた電位に近づいていく。つまり、トランジスタ101のしきい値電圧の絶
対値の分だけ高い電位に近づいていく。このとき、トランジスタ101のゲートとソース
の間の電圧は、トランジスタ101のしきい値電圧に近づいていく。これらの動作により
、容量素子102の両端の電極間で、しきい値電圧の取得を行うことが出来る。

0142

なお、この期間において、容量素子102の電荷を放電する場合、その期間に違いがでて
も、大きな問題はない。なぜなら、ある程度の時間が経過すれば、ほぼ完全に放電されて
しまうため、期間に長さが違っても、動作に与える影響は小さいからである。したがって
、この動作は、線順次ではなく、点順次を用いて駆動させることが出来る。したがって、
駆動回路の構成が簡単な構成で実現できる。そのため、図11(A)に示すような回路を
1つの画素としたとき、その画素がマトリクス状に配置された画素部と、画素部に信号を
供給する駆動回路部とについて、両者を同じ種類のトランジスタを用いて構成すること、
または同じ基板上に形成することが可能となる。ただしこれに限定されず、線順次駆動を
用いたり、画素部と駆動回路部とを別々の基板上に形成することも可能である。

0143

次に、図12(C)に示すように、映像信号の入力を行う。スイッチ202、スイッチ2
04は、導通状態にあり、オンになっている。スイッチ301、スイッチ303は、非導
通状態であり、オフになっていることが望ましい。そして、配線104より、映像信号が
供給される。このとき、容量素子102には、図12(B)の期間において蓄積された電
荷があるため、その電荷に更に蓄積されていく。そのため、トランジスタ101のゲート
の電位は、配線104より供給される映像信号から、トランジスタ101のしきい値電圧
(正の値)を足し合わせた電位に近づいていく。つまり、配線104より供給される映像
信号よりも、トランジスタ101のしきい値電圧の絶対値の分だけ高い電位に近づいてい
く。図12(B)、図12(C)の動作により、映像信号の入力と、しきい値電圧の取得
とを行うことが出来る。

0144

次に、図12(D)に示すように、トランジスタ101の移動度などの電流特性のばらつ
きを補正する。これは、図1(C)などの期間に相当する。そして、スイッチ301、ス
イッチ303は、導通状態にあり、オンになっている。スイッチ202、スイッチ204
は、非導通状態であり、オフになっていることが望ましい。このような状態にすることに
より、容量素子102に蓄積された電荷が、トランジスタ101を介して放電されていく
。このようにして、トランジスタ101を介してわずかに放電させることにより、トラン
ジスタ101の電流のばらつきの影響を低減することが出来る。

0145

次に、図12(E)に示すように、トランジスタ101を介して、表示素子105に電流
を供給する。これは、図1(D)などの期間に相当する。そして、スイッチ202、スイ
ッチ303は、導通状態にあり、オンになっている。スイッチ301、スイッチ204は
、非導通状態であり、オフになっていることが望ましい。このとき、トランジスタ101
のゲートとソースの間の電圧は、しきい値電圧に応じた電圧と映像信号電圧との和の電圧
から、トランジスタ101の電流特性に応じた電圧が差し引かれた電圧となっている。し
たがって、トランジスタ101の電流特性のばらつきの影響を低減することができ、表示
素子105には、適切な大きさの電流を供給することが出来る。

0146

図12(A)乃至(E)に示すように、トランジスタ101の移動度などの電流特性のば
らつきを補正している期間(図1(C))において、トランジスタ101の移動度などの
電流特性のばらつきが低減されるため、表示素子105に電流が供給されている期間(図
1(D))において、表示素子105に供給される電流のばらつきも低減される。その結
果、表示素子105の表示状態のばらつきも低減され、表示品位の高い表示を行うことが
出来る。

0147

なお、図11(B)の回路構成の場合は、図12(A)に示す初期化の期間において、ト
ランジスタ101の第2の端子の電位を制御することが可能である。そして、スイッチ3
01、スイッチ303、及びスイッチ305は、導通状態であり、オンになっていること
が望ましい。スイッチ202及びスイッチ204については、非導通状態であり、オフに
なっていることが望ましい。なお、図12(B)以降については、同様に動作させればよ
い。

0148

なお、図11(C)の回路構成の場合は、図12(A)に示す初期化の期間において、ト
ランジスタ101のゲートの電位を制御することが可能である。そして、スイッチ202
、スイッチ303、及びスイッチ307は、導通状態であり、オンになっていることが望
ましい。スイッチ301及びスイッチ204については、非導通状態であり、オフになっ
ていることが望ましい。なお、図12(B)以降については、同様に動作させればよい。

0149

なお、図11(D)の回路構成の場合は、図12(A)に示す初期化の期間において、ト
ランジスタ101のゲート及び/または第2の端子の電位を制御することが可能である。
そして、スイッチ303、スイッチ305、及びスイッチ307は、導通状態であり、オ
ンになっていることが望ましい。スイッチ202、スイッチ203、及びスイッチ204
については、非導通状態であり、オフになっていることが望ましい。なお、図12(B)
以降については、同様に動作させればよい。

0150

なお、図12(A)乃至図12(E)において、各動作への切り替わり時において、その
動作の間に、別の動作や別の期間が設けられていることも可能である。例えば、図12
C)に示すような状態を、図12(A)と図12(B)の間に設けても良い。このような
期間を設けても、支障がないため、問題はない。

0151

なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に
対して、適宜、組み合わせ、又は置き換えなどを自由に行うことができる。

0152

(実施の形態4)
次に、本実施の形態では、実施の形態1で述べた回路および駆動方法の応用例について示
す。

0153

図13(A)に、図5(A)、図5(B)の具体例について示す。スイッチ401の第1
の端子をトランジスタ101のゲート及び容量素子102の第1の端子と電気的に接続し
、スイッチ401の第2の端子をトランジスタ101の第1の端子及びスイッチ403の
第2の端子と電気的に接続する。そして、スイッチ403の第1の端子を配線103と電
気的に接続し、スイッチ403の第2の端子をトランジスタ101の第1の端子、及びス
イッチ401の第2の端子と電気的に接続する。そして、スイッチ204の第1の端子を
スイッチ401の第1の端子、トランジスタ101のゲート、及び容量素子102の第1
の端子と電気的に接続し、スイッチ204の第2の端子を配線104と電気的に接続する
。このように、4つのスイッチを配置することにより、図5(A)、図5(B)の接続状
況を実現するような回路構成を実現することが出来る。

0154

図13(A)とは別の例を、図13(B)、図13(C)、図13(D)に示す。図13
(B)では、図13(A)に新たにスイッチ405を設け、配線406との接続を制御す
ることで、トランジスタ101の第2の端子の電位を制御する構成について示している。
図13(C)では、図13(A)に新たにスイッチ407を設け、配線408との接続を
制御することで、トランジスタ101のゲートの電位を制御する構成について示している
図13(D)では、図13(B)に新たにスイッチ407を設け、配線408との接続
を制御することで、トランジスタ101のゲートの電位及びトランジスタ101の第2の
端子の電位を制御する構成について示している。そして例えば、配線406または配線4
08の電位を変化させることにより、図5(A)または図5(B)と同様な動作を実現す
ることが出来る。そして、さらにスイッチやトランジスタなどが必要な場合は、適宜、配
置される。

0155

なお、図13(A)乃至図13(D)では、実施の形態1で述べた構成についての例の一
部を示したが、それ以外の例についても、同様に構成することが出来る。

0156

次に、動作方法について述べる。ここでは、図13(A)の回路を用いて述べるが、それ
以外の回路についても、同様な動作方法を用いることが出来る。

0157

まず、図14(A)に示すように、初期化を行う。これは、トランジスタ101のゲート
、または、ドレイン(またはソース)の電位を、所定の電位に設定する動作である。これ
により、トランジスタ101がオンするような状態にすることが出来る。または、容量素
子102に、所定の電圧が供給される。そのため、容量素子102には、電荷が保持され
ることとなる。スイッチ401、及びスイッチ403は導通状態にあり、オンになってい
る。スイッチ204については、非導通状態であり、オフになっていることが望ましい。
また図14(A)の初期化の期間において、配線103の電位は他の配線より低い電位と
することが望ましい。ただし、これに限定されない。ただし、表示素子105に電流が流
れないことが望ましいため、それを実現できるような状態にあることが望ましい。したが
って、少なくとも、発光素子に印加される電圧が逆バイアスになっていることが望ましい

0158

なお図14(A)乃至(E)中、点線矢印は、電荷の動きについてわかりやすくするため
に可視化して示したものである。ただしこれに限定されず、所定の駆動を行うような、電
位関係等であれば問題ない。

0159

次に、図14(B)に示すように、トランジスタ101のしきい値電圧の取得を行う。ス
イッチ401、スイッチ403は、導通状態にあり、オンになっている。スイッチ204
は、非導通状態であり、オフになっていることが望ましい。また図14(B)のトランジ
スタ101のしきい値電圧取得の期間において、配線103の電位は初期化の期間の電位
よりも高くすることが望ましい。このとき、容量素子102には、図14(A)の期間に
おいて蓄積された電荷があるため、その電荷が放電されていく。そのため、トランジスタ
101のゲートの電位は、図14(A)の期間において蓄積された電荷による電位から、
トランジスタ101のしきい値電圧(正の値)を足し合わせた電位に近づいていく。つま
り、トランジスタ101のしきい値電圧の絶対値の分だけ高い電位に近づいていく。この
とき、トランジスタ101のゲートとソースの間の電圧は、トランジスタ101のしきい
値電圧に近づいていく。これらの動作により、容量素子102の両端の電極間で、しきい
値電圧の取得を行うことが出来る。

0160

なお、この期間において、容量素子102の電荷を放電する場合、その期間に違いがでて
も、大きな問題はない。なぜなら、ある程度の時間が経過すれば、ほぼ完全に放電されて
しまうため、期間に長さが違っても、動作に与える影響は小さいからである。したがって
、この動作は、線順次ではなく、点順次を用いて駆動させることが出来る。したがって、
駆動回路の構成が簡単な構成で実現できる。そのため、図13(A)に示すような回路を
1つの画素としたとき、その画素がマトリクス状に配置された画素部と、画素部に信号を
供給する駆動回路部とについて、両者を同じ種類のトランジスタを用いて構成すること、
または同じ基板上に形成することが可能となる。ただしこれに限定されず、線順次駆動を
用いたり、画素部と駆動回路部とを別々の基板上に形成することも可能である。

0161

次に、図14(C)に示すように、映像信号の入力を行う。スイッチ204は、導通状態
にあり、オンになっている。スイッチ401、スイッチ403は、非導通状態であり、オ
フになっていることが望ましい。また図14(C)の映像信号入力の期間において、配線
103の電位は他の配線に入力される電位よりも高くすることが望ましい。そして、配線
104より、映像信号が供給される。このとき、容量素子102には、図14(B)の期
間において蓄積された電荷があるため、その電荷に更に蓄積されていく。そのため、トラ
ンジスタ101のゲートの電位は、配線104より供給される映像信号から、トランジス
タ101のしきい値電圧(正の値)を足し合わせた電位に近づいていく。つまり、配線1
04より供給される映像信号よりも、トランジスタ101のしきい値電圧の絶対値の分だ
け高い電位に近づいていく。図14(B)、図14(C)の動作により、映像信号の入力
と、しきい値電圧の取得とを行うことが出来る。

0162

次に、図14(D)に示すように、トランジスタ101の移動度などの電流特性のばらつ
きを補正する。これは、図5(A)などの期間に相当する。そして、スイッチ401、ス
イッチ403は、導通状態にあり、オンになっている。スイッチ204は、非導通状態で
あり、オフになっていることが望ましい。また図14(D)のトランジスタ101の移動
度などの電流特性のばらつきを補正する期間において、配線103の電位は他の配線に入
力される電位よりも高くすることが望ましい。このような状態にすることにより、容量素
子102に蓄積された電荷が、トランジスタ101を介して放電されていく。このように
して、トランジスタ101を介してわずかに放電させることにより、トランジスタ101
の電流のばらつきの影響を低減することが出来る。

0163

次に、図14(E)に示すように、トランジスタ101を介して、表示素子105に電流
を供給する。これは、図5(B)などの期間に相当する。そして、スイッチ403は、導
通状態にあり、オンになっている。スイッチ401、スイッチ204は、非導通状態であ
り、オフになっていることが望ましい。また図14(E)のトランジスタ101を介して
、表示素子105に電流を供給する期間において、配線103の電位は他の配線に入力さ
れる電位よりも高くすることが望ましい。このとき、トランジスタ101のゲートとソー
スの間の電圧は、しきい値電圧に応じた電圧と映像信号電圧との和の電圧から、トランジ
スタ101の電流特性に応じた電圧が差し引かれた電圧となっている。したがって、トラ
ンジスタ101の電流特性のばらつきの影響を低減することができ、表示素子105には
、適切な大きさの電流を供給することが出来る。

0164

図14(A)乃至(E)に示すように、トランジスタ101の移動度などの電流特性のば
らつきを補正している期間(図5(A))において、トランジスタ101の移動度などの
電流特性のばらつきが低減されるため、表示素子105に電流が供給されている期間(図
5(B))において、表示素子105に供給される電流のばらつきも低減される。その結
果、表示素子105の表示状態のばらつきも低減され、表示品位の高い表示を行うことが
出来る。

0165

なお、図13(B)の回路構成の場合は、図14(A)に示す初期化の期間において、ト
ランジスタ101の第2の端子の電位を制御することが可能である。そして、スイッチ4
01、スイッチ403、及びスイッチ405は、導通状態であり、オンになっていること
が望ましい。スイッチ204については、非導通状態であり、オフになっていることが望
ましい。なお、図14(B)以降については、同様に動作させればよい。

0166

なお、図13(C)の回路構成の場合は、図14(A)に示す初期化の期間において、ト
ランジスタ101のゲートの電位を制御することが可能である。そして、スイッチ403
及びスイッチ407は、導通状態であり、オンになっていることが望ましい。スイッチ4
01及びスイッチ204については、非導通状態であり、オフになっていることが望まし
い。なお、図14(B)以降については、同様に動作させればよい。

0167

なお、図13(D)の回路構成の場合は、図14(A)に示す初期化の期間において、ト
ランジスタ101のゲート及び/または第2の端子の電位を制御することが可能である。
そして、スイッチ403、スイッチ405、及びスイッチ407は、導通状態であり、オ
ンになっていることが望ましい。スイッチ401、及びスイッチ204については、非導
通状態であり、オフになっていることが望ましい。なお、図14(B)以降については、
同様に動作させればよい。

0168

なお、図14(A)乃至図14(E)において、各動作への切り替わり時において、その
動作の間に、別の動作や別の期間が設けられていることも可能である。例えば、図14
C)に示すような状態を、図14(A)と図14(B)の間に設けても良い。このような
期間を設けても、支障がないため、問題はない。

0169

なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に
対して、適宜、組み合わせ、又は置き換えなどを自由に行うことができる。

0170

(実施の形態5)
次に、本実施の形態では、実施の形態1で述べた回路および駆動方法の応用例について示
す。

0171

図15(A)に、図5(A)、図5(B)の、実施の形態4とは別の具体例について示す
。スイッチ501の第1の端子をトランジスタ101のゲート、容量素子102の第1の
端子、及びスイッチ503の第2の端子と電気的に接続し、スイッチ501の第2の端子
をトランジスタ101の第1の端子と電気的に接続する。そして、スイッチ503の第1
の端子を配線103と電気的に接続し、スイッチ503の第2の端子をトランジスタ10
1のゲート、容量素子102の第1の端子、及びスイッチ501の第1の端子と電気的に
接続する。そして、スイッチ204の第1の端子をスイッチ501の第1の端子、トラン
ジスタ101のゲート、及び容量素子102の第1の端子と電気的に接続し、スイッチ2
04の第2の端子を配線104と電気的に接続する。このように、4つのスイッチを配置
することにより、図5(A)、図5(B)の接続状況を実現するような回路構成を実現す
ることが出来る。

0172

図15(A)とは別の例を、図15(B)、図15(C)、図15(D)に示す。図15
(B)では、図15(A)に新たにスイッチ505を設け、配線506との接続を制御す
ることで、トランジスタ101の第2の端子の電位を制御する構成について示している。
図15(C)では、図15(A)に新たにスイッチ507を設け、配線508との接続を
制御することで、トランジスタ101のゲートの電位を制御する構成について示している
図15(D)では、図15(B)に新たにスイッチ507を設け、配線508との接続
を制御することで、トランジスタ101のゲートの電位及びトランジスタ101の第2の
端子の電位を制御する構成について示している。そして例えば、配線506または配線5
08の電位を変化させることにより、図5(A)または図5(B)と同様な動作を実現す
ることが出来る。そして、さらにスイッチやトランジスタなどが必要な場合は、適宜、配
置される。

0173

なお、図15(A)乃至図15(D)では、実施の形態1で述べた構成についての例の一
部を示したが、それ以外の例についても、同様に構成することが出来る。

0174

次に、動作方法について述べる。ここでは、図15(A)の回路を用いて述べるが、それ
以外の回路についても、同様な動作方法を用いることが出来る。

0175

まず、図16(A)に示すように、初期化を行う。これは、トランジスタ101のゲート
、または、ドレイン(またはソース)の電位を、所定の電位に設定する動作である。これ
により、トランジスタ101がオンするような状態にすることが出来る。または、容量素
子102に、所定の電圧が供給される。そのため、容量素子102には、電荷が保持され
ることとなる。スイッチ501、及びスイッチ503は導通状態にあり、オンになってい
る。スイッチ204については、非導通状態であり、オフになっていることが望ましい。
また図16(A)の初期化の期間において、配線103の電位は他の配線より低い電位と
することが望ましい。ただし、これに限定されない。ただし、表示素子105に電流が流
れないことが望ましいため、それを実現できるような状態にあることが望ましい。したが
って、少なくとも、発光素子に印加される電圧が逆バイアスになっていることが望ましい

0176

なお図16(A)乃至(E)中、点線矢印は、電荷の動きについてわかりやすくするため
に可視化して示したものである。ただしこれに限定されず、所定の駆動を行うような、電
位関係等であれば問題ない。

0177

次に、図16(B)に示すように、トランジスタ101のしきい値電圧の取得を行う。ス
イッチ501、スイッチ503は、導通状態にあり、オンになっている。スイッチ204
は、非導通状態であり、オフになっていることが望ましい。また図16(B)のトランジ
スタ101のしきい値電圧取得の期間において、配線103の電位は初期化の期間の電位
よりも高くすることが望ましい。このとき、容量素子102には、図16(A)の期間に
おいて蓄積された電荷があるため、その電荷が放電されていく。そのため、トランジスタ
101のゲートの電位は、図16(A)の期間において蓄積された電荷による電位から、
トランジスタ101のしきい値電圧(正の値)を足し合わせた電位に近づいていく。つま
り、トランジスタ101のしきい値電圧の絶対値の分だけ高い電位に近づいていく。この
とき、トランジスタ101のゲートとソースの間の電圧は、トランジスタ101のしきい
値電圧に近づいていく。これらの動作により、容量素子102の両端の電極間で、しきい
値電圧の取得を行うことが出来る。

0178

なお、この期間において、容量素子102の電荷を放電する場合、その期間に違いがでて
も、大きな問題はない。なぜなら、ある程度の時間が経過すれば、ほぼ完全に放電されて
しまうため、期間に長さが違っても、動作に与える影響は小さいからである。したがって
、この動作は、線順次ではなく、点順次を用いて駆動させることが出来る。したがって、
駆動回路の構成が簡単な構成で実現できる。そのため、図15(A)に示すような回路を
1つの画素としたとき、その画素がマトリクス状に配置された画素部と、画素部に信号を
供給する駆動回路部とについて、両者を同じ種類のトランジスタを用いて構成すること、
または同じ基板上に形成することが可能となる。ただしこれに限定されず、線順次駆動を
用いたり、画素部と駆動回路部とを別々の基板上に形成することも可能である。

0179

次に、図16(C)に示すように、映像信号の入力を行う。スイッチ204は、導通状態
にあり、オンになっている。スイッチ501、スイッチ503は、非導通状態であり、オ
フになっていることが望ましい。また図16(C)の映像信号入力の期間において、配線
103の電位は他の配線に入力される電位よりも高くすることが望ましい。そして、配線
104より、映像信号が供給される。このとき、容量素子102には、図16(B)の期
間において蓄積された電荷があるため、その電荷に更に蓄積されていく。そのため、トラ
ンジスタ101のゲートの電位は、配線104より供給される映像信号から、トランジス
タ101のしきい値電圧(正の値)を足し合わせた電位に近づいていく。つまり、配線1
04より供給される映像信号よりも、トランジスタ101のしきい値電圧の絶対値の分だ
け高い電位に近づいていく。図16(B)、図16(C)の動作により、映像信号の入力
と、しきい値電圧の取得とを行うことが出来る。

0180

次に、図16(D)に示すように、トランジスタ101の移動度などの電流特性のばらつ
きを補正する。これは、図5(A)などの期間に相当する。そして、スイッチ501、ス
イッチ503は、導通状態にあり、オンになっている。スイッチ204は、非導通状態で
あり、オフになっていることが望ましい。また図16(D)のトランジスタ101の移動
度などの電流特性のばらつきを補正する期間において、配線103の電位は他の配線に入
力される電位よりも高くすることが望ましい。このような状態にすることにより、容量素
子102に蓄積された電荷が、トランジスタ101を介して放電されていく。このように
して、トランジスタ101を介してわずかに放電させることにより、トランジスタ101
の電流のばらつきの影響を低減することが出来る。

0181

次に、図16(E)に示すように、トランジスタ101を介して、表示素子105に電流
を供給する。これは、図5(B)などの期間に相当する。そして、スイッチ501、スイ
ッチ503は、導通状態にあり、オンになっている。スイッチ204は、非導通状態であ
り、オフになっていることが望ましい。また図16(E)のトランジスタ101を介して
、表示素子105に電流を供給する期間において、配線103の電位は他の配線に入力さ
れる電位よりも高くすることが望ましい。このとき、トランジスタ101のゲートとソー
スの間の電圧は、しきい値電圧に応じた電圧と映像信号電圧との和の電圧から、トランジ
スタ101の電流特性に応じた電圧が差し引かれた電圧となっている。したがって、トラ
ンジスタ101の電流特性のばらつきの影響を低減することができ、表示素子105には
、適切な大きさの電流を供給することが出来る。

0182

図16(A)乃至(E)に示すように、トランジスタ101の移動度などの電流特性のば
らつきを補正している期間(図5(A))において、トランジスタ101の移動度などの
電流特性のばらつきが低減されるため、表示素子105に電流が供給されている期間(図
5(B))において、表示素子105に供給される電流のばらつきも低減される。その結
果、表示素子105の表示状態のばらつきも低減され、表示品位の高い表示を行うことが
出来る。

0183

なお、図15(B)の回路構成の場合は、図16(A)に示す初期化の期間において、ト
ランジスタ101の第2の端子の電位を制御することが可能である。そして、スイッチ5
01、スイッチ503、及びスイッチ505は、導通状態であり、オンになっていること
が望ましい。スイッチ204については、非導通状態であり、オフになっていることが望
ましい。なお、図16(B)以降については、同様に動作させればよい。

0184

なお、図15(C)の回路構成の場合は、図16(A)に示す初期化の期間において、ト
ランジスタ101のゲートの電位を制御することが可能である。そして、スイッチ501
、スイッチ503、及びスイッチ507は、導通状態であり、オンになっていることが望
ましい。スイッチ204については、非導通状態であり、オフになっていることが望まし
い。なお、図16(B)以降については、同様に動作させればよい。

0185

なお、図15(D)の回路構成の場合は、図16(A)に示す初期化の期間において、ト
ランジスタ101のゲート及び/または第2の端子の電位を制御することが可能である。
そして、スイッチ501、スイッチ503、スイッチ505、及びスイッチ407は、導
通状態であり、オンになっていることが望ましい。スイッチ204については、非導通状
態であり、オフになっていることが望ましい。なお、図16(B)以降については、同様
に動作させればよい。

0186

なお、図16(A)乃至図16(E)において、各動作への切り替わり時において、その
動作の間に、別の動作や別の期間が設けられていることも可能である。例えば、図16
C)に示すような状態を、図16(A)と図16(B)の間に設けても良い。このような
期間を設けても、支障がないため、問題はない。

0187

なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に
対して、適宜、組み合わせ、又は置き換えなどを自由に行うことができる。

0188

(実施の形態6)
次に、本実施の形態では、実施の形態1で述べた回路および駆動方法の応用例について示
す。

0189

図17(A)に、図5(C)、図5(D)の具体例について示す。スイッチ601の第1
の端子を配線103と電気的に接続し、スイッチ601の第2の端子をトランジスタ10
1のゲート及び容量素子102の第1の端子と電気的に接続する。そして、スイッチ60
3の第1の端子を配線103と電気的に接続し、スイッチ603の第2の端子をトランジ
スタ101の第1の端子と電気的に接続する。そして、スイッチ204の第1の端子をス
イッチ601の第1の端子、トランジスタ101のゲート、及び容量素子102の第1の
端子と電気的に接続し、スイッチ204の第2の端子を配線104と電気的に接続する。
このように、4つのスイッチを配置することにより、図5(C)、図5(D)の接続状況
を実現するような回路構成を実現することが出来る。

0190

図17(A)とは別の例を、図17(B)、図17(C)、図17(D)に示す。図17
(B)では、図17(A)に新たにスイッチ605を設け、配線606との接続を制御す
ることで、トランジスタ101の第2の端子の電位を制御する構成について示している。
図17(C)では、図17(A)に新たにスイッチ607を設け、配線608との接続を
制御することで、トランジスタ101のゲートの電位を制御する構成について示している
図17(D)では、図17(B)に新たにスイッチ607を設け、配線608との接続
を制御することで、トランジスタ101のゲートの電位及びトランジスタ101の第2の
端子の電位を制御する構成について示している。そして例えば、配線606または配線6
08の電位を変化させることにより、図5(C)または図5(D)と同様な動作を実現す
ることが出来る。そして、さらにスイッチやトランジスタなどが必要な場合は、適宜、配
置される。

0191

なお、図17(A)乃至図17(D)では、実施の形態1で述べた構成についての例の一
部を示したが、それ以外の例についても、同様に構成することが出来る。

0192

次に、動作方法について述べる。ここでは、図17(A)の回路を用いて述べるが、それ
以外の回路についても、同様な動作方法を用いることが出来る。

0193

まず、図18(A)に示すように、初期化を行う。これは、トランジスタ101のゲート
、または、ドレイン(またはソース)の電位を、所定の電位に設定する動作である。これ
により、トランジスタ101がオンするような状態にすることが出来る。または、容量素
子102に、所定の電圧が供給される。そのため、容量素子102には、電荷が保持され
ることとなる。スイッチ601、及びスイッチ603は導通状態にあり、オンになってい
る。スイッチ204については、非導通状態であり、オフになっていることが望ましい。
また図18(A)の初期化の期間において、配線103の電位は他の配線より低い電位と
することが望ましい。ただし、これに限定されない。ただし、表示素子105に電流が流
れないことが望ましいため、それを実現できるような状態にあることが望ましい。したが
って、少なくとも、発光素子に印加される電圧が逆バイアスになっていることが望ましい

0194

なお図18(A)乃至(E)中、点線矢印は、電荷の動きについてわかりやすくするため
に可視化して示したものである。ただしこれに限定されず、所定の駆動を行うような、電
位関係等であれば問題ない。

0195

次に、図18(B)に示すように、トランジスタ101のしきい値電圧の取得を行う。ス
イッチ601、スイッチ603は、導通状態にあり、オンになっている。スイッチ204
は、非導通状態であり、オフになっていることが望ましい。また図18(B)のトランジ
スタ101のしきい値電圧取得の期間において、配線103の電位は初期化の期間の電位
よりも高くすることが望ましい。このとき、容量素子102には、図18(A)の期間に
おいて蓄積された電荷があるため、その電荷が放電されていく。そのため、トランジスタ
101のゲートの電位は、図18(A)の期間において蓄積された電荷による電位から、
トランジスタ101のしきい値電圧(正の値)を足し合わせた電位に近づいていく。つま
り、トランジスタ101のしきい値電圧の絶対値の分だけ高い電位に近づいていく。この
とき、トランジスタ101のゲートとソースの間の電圧は、トランジスタ101のしきい
値電圧に近づいていく。これらの動作により、容量素子102の両端の電極間で、しきい
値電圧の取得を行うことが出来る。

0196

なお、この期間において、容量素子102の電荷を放電する場合、その期間に違いがでて
も、大きな問題はない。なぜなら、ある程度の時間が経過すれば、ほぼ完全に放電されて
しまうため、期間に長さが違っても、動作に与える影響は小さいからである。したがって
、この動作は、線順次ではなく、点順次を用いて駆動させることが出来る。したがって、
駆動回路の構成が簡単な構成で実現できる。そのため、図17(A)に示すような回路を
1つの画素としたとき、その画素がマトリクス状に配置された画素部と、画素部に信号を
供給する駆動回路部とについて、両者を同じ種類のトランジスタを用いて構成すること、
または同じ基板上に形成することが可能となる。ただしこれに限定されず、線順次駆動を
用いたり、画素部と駆動回路部とを別々の基板上に形成することも可能である。

0197

次に、図18(C)に示すように、映像信号の入力を行う。スイッチ204は、導通状態
にあり、オンになっている。スイッチ601、スイッチ603は、非導通状態であり、オ
フになっていることが望ましい。また図18(C)の映像信号入力の期間において、配線
103の電位は他の配線に入力される電位よりも高くすることが望ましい。そして、配線
104より、映像信号が供給される。このとき、容量素子102には、図18(B)の期
間において蓄積された電荷があるため、その電荷に更に蓄積されていく。そのため、トラ
ンジスタ101のゲートの電位は、配線104より供給される映像信号から、トランジス
タ101のしきい値電圧(正の値)を足し合わせた電位に近づいていく。つまり、配線1
04より供給される映像信号よりも、トランジスタ101のしきい値電圧の絶対値の分だ
け高い電位に近づいていく。図18(B)、図18(C)の動作により、映像信号の入力
と、しきい値電圧の取得とを行うことが出来る。

0198

次に、図18(D)に示すように、トランジスタ101の移動度などの電流特性のばらつ
きを補正する。これは、図5(C)などの期間に相当する。そして、スイッチ601、ス
イッチ603は、導通状態にあり、オンになっている。スイッチ204は、非導通状態で
あり、オフになっていることが望ましい。また図18(D)のトランジスタ101の移動
度などの電流特性のばらつきを補正する期間において、配線103の電位は他の配線に入
力される電位よりも高くすることが望ましい。このような状態にすることにより、容量素
子102に蓄積された電荷が、トランジスタ101を介して放電されていく。このように
して、トランジスタ101を介してわずかに放電させることにより、トランジスタ101
の電流のばらつきの影響を低減することが出来る。

0199

次に、図18(E)に示すように、トランジスタ101を介して、表示素子105に電流
を供給する。これは、図5(D)などの期間に相当する。そして、スイッチ601、スイ
ッチ603は、導通状態にあり、オンになっている。スイッチ204は、非導通状態であ
り、オフになっていることが望ましい。また図18(E)のトランジスタ101を介して
、表示素子105に電流を供給する期間において、配線103の電位は他の配線に入力さ
れる電位よりも高くすることが望ましい。このとき、トランジスタ101のゲートとソー
スの間の電圧は、しきい値電圧に応じた電圧と映像信号電圧との和の電圧から、トランジ
スタ101の電流特性に応じた電圧が差し引かれた電圧となっている。したがって、トラ
ンジスタ101の電流特性のばらつきの影響を低減することができ、表示素子105には
、適切な大きさの電流を供給することが出来る。

0200

図18(A)乃至(E)に示すように、トランジスタ101の移動度などの電流特性のば
らつきを補正している期間(図5(C))において、トランジスタ101の移動度などの
電流特性のばらつきが低減されるため、表示素子105に電流が供給されている期間(図
5(D))において、表示素子105に供給される電流のばらつきも低減される。その結
果、表示素子105の表示状態のばらつきも低減され、表示品位の高い表示を行うことが
出来る。

0201

なお、図17(B)の回路構成の場合は、図18(A)に示す初期化の期間において、ト
ランジスタ101の第2の端子の電位を制御することが可能である。そして、スイッチ6
01、スイッチ603、及びスイッチ605は、導通状態であり、オンになっていること
が望ましい。スイッチ204については、非導通状態であり、オフになっていることが望
ましい。なお、図18(B)以降については、同様に動作させればよい。

0202

なお、図17(C)の回路構成の場合は、図18(A)に示す初期化の期間において、ト
ランジスタ101のゲートの電位を制御することが可能である。そして、スイッチ601
、スイッチ603、及びスイッチ607は、導通状態であり、オンになっていることが望
ましい。スイッチ204については、非導通状態であり、オフになっていることが望まし
い。なお、図18(B)以降については、同様に動作させればよい。

0203

なお、図17(D)の回路構成の場合は、図18(A)に示す初期化の期間において、ト
ランジスタ101のゲート及び/または第2の端子の電位を制御することが可能である。
そして、スイッチ601、スイッチ603、スイッチ605、及びスイッチ607は、導
通状態であり、オンになっていることが望ましい。スイッチ204については、非導通状
態であり、オフになっていることが望ましい。なお、図18(B)以降については、同様
に動作させればよい。

0204

なお、図18(A)乃至図18(E)において、各動作への切り替わり時において、その
動作の間に、別の動作や別の期間が設けられていることも可能である。例えば、図18
C)に示すような状態を、図18(A)と図18(B)の間に設けても良い。このような
期間を設けても、支障がないため、問題はない。

0205

なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に
対して、適宜、組み合わせ、又は置き換えなどを自由に行うことができる。

0206

(実施の形態7)
本実施の形態では、実施の形態1乃至実施の形態6で述べた回路について、具体例を示す

0207

例として、図2(A)に示す回路が1つの画素を構成し、その画素がマトリクス状に配置
されている場合の例について、図19に示す。なお、図19では、スイッチは、nチャネ
ル型のトランジスタを用いて実現している。ただし、これに限定されず、別の極性のトラ
ンジスタを用いたり、両方の極性のトランジスタを用いたり、ダイオードまたはダイオ
ド接続されたトランジスタなどを用いたりすることも可能である。

0208

図2(A)に示す回路は、1つ分の画素である画素1200Mを構成している。画素12
00Mと同様な構成の画素が、画素1200N、画素1200P、画素1200Qとして
、マトリクス状に配置されている。各画素では、上下、左右の配置に応じて、同じ配線に
接続されている場合がある。

0209

次に、図2(A)の各要素と、画素1200Mにおける各要素との対応を、以下に示す。
配線104は、配線104Mに対応し、配線103は、配線103Mに対応し、スイッチ
201は、トランジスタ201Mに対応し、スイッチ202は、トランジスタ202Mに
対応し、トランジスタ101は、トランジスタ101Mに対応し、スイッチ203は、ト
ランジスタ203Mに対応し、スイッチ204は、トランジスタ204Mに対応し、容量
素子102は容量素子102Mに対応し、表示素子105は、発光素子105Mに対応し
、配線106は、配線106Mに対応する。

0210

トランジスタ201Mのゲートは、配線1204Mと接続されている。トランジスタ20
2Mのゲートは、配線1203Mと接続されている。トランジスタ203Mのゲートは、
配線1202Mと接続されている。トランジスタ204Mのゲートは、配線1201Mと
接続されている。

0211

なお、各々のトランジスタのゲートに接続されている配線は、別の画素の配線または同じ
画素の別の配線に接続されていることが可能である。

0212

なお、配線106Mは、配線106P、配線106N、配線106Qと接続されることが
可能である。

0213

図19と同様に、様々な回路を構成することが可能である。

0214

なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に
対して、適宜、組み合わせ、又は置き換えなどを自由に行うことができる。

0215

(実施の形態8)
次に、表示装置の別の構成例およびその駆動方法について説明する。本実施の形態におい
ては、表示装置の外部から入力される画像(入力画像)の動きを補間する画像を、複数の
入力画像を基にして表示装置の内部で生成し、当該生成された画像(生成画像)と、入力
画像とを順次表示させる方法について説明する。なお、生成画像を、入力画像の動きを補
間するような画像とすることで、動画の動きを滑らかにすることができ、さらに、ホール
ド駆動による残像等によって動画の品質が低下する問題を改善できる。ここで、動画の補
間について、以下に説明する。動画の表示は、理想的には、個々の画素の輝度をリアル
イムに制御することで実現されるものであるが、画素のリアルタイム個別制御は、制御回
路の数が膨大なものとなる問題、配線スペースの問題、および入力画像のデータ量が膨大
なものとなる問題等が存在し、実現が困難である。したがって、表示装置による動画の表
示は、複数の静止画を一定の周期で順次表示することで、表示が動画に見えるようにして
行なわれている。この周期(本実施の形態においては入力画像信号周期と呼び、Tinと
表す)は規格化されており、例として、NTSC規格では1/60秒、PAL規格では1
/50秒である。この程度の周期でも、インパルス型表示装置であるCRTにおいては動
画表示に問題は起こらなかった。しかし、ホールド型表示装置においては、これらの規格
に準じた動画をそのまま表示すると、ホールド型であることに起因する残像等により表示
が不鮮明となる不具合(ホールドぼけ:hold blur)が発生してしまう。ホール
ドぼけは、人間の目の追従による無意識的な動きの補間と、ホールド型の表示との不一致
(discrepancy)で認識されるものであるので、従来の規格よりも入力画像信
号周期を短くする(画素のリアルタイム個別制御に近づける)ことで低減させることがで
きるが、入力画像信号周期を短くすることは規格の変更を伴い、さらに、データ量も増大
することになるので、困難である。しかしながら、規格化された入力画像信号を基にして
、入力画像の動きを補間するような画像を表示装置内部で生成し、当該生成画像によって
入力画像を補間して表示することで、規格の変更またはデータ量の増大なしに、ホールド
ぼけを低減できる。このように、入力画像信号を基にして表示装置内部で画像信号を生成
し、入力画像の動きを補間することを、動画の補間と呼ぶこととする。

0216

本実施の形態における動画の補間方法によって、動画ぼけを低減させることができる。本
実施の形態における動画の補間方法は、画像生成方法画像表示方法に分けることができ
る。そして、特定のパターンの動きについては別の画像生成方法および/または画像表示
方法を用いることで、効果的に動画ぼけを低減させることができる。図20(A)および
(B)は、本実施の形態における動画の補間方法の一例を説明するための模式図である。
図20(A)および(B)において、横軸は時間であり、横方向の位置によって、それぞ
れの画像が扱われるタイミングを表している。「入力」と記された部分は、入力画像信号
が入力されるタイミングを表している。ここでは、時間的に隣接する2つの画像として、
画像5121および画像5122に着目している。入力画像は、周期Tinの間隔で入力
される。なお、周期Tin1つ分の長さを、1フレームもしくは1フレーム期間と記すこ
とがある。「生成」と記された部分は、入力画像信号から新しく画像が生成されるタイミ
ングを表している。ここでは、画像5121および画像5122を基にして生成される生
成画像である、画像5123に着目している。「表示」と記された部分は、表示装置に画
像が表示されるタイミングを表している。なお、着目している画像以外の画像については
破線で記しているのみであるが、着目している画像と同様に扱うことによって、本実施の
形態における動画の補間方法の一例を実現できる。

0217

本実施の形態における動画の補間方法の一例は、図20(A)に示されるように、時間的
に隣接した2つの入力画像を基にして生成された生成画像を、当該2つの入力画像が表示
されるタイミングの間隙に表示させることで、動画の補間を行うことができる。このとき
表示画像表示周期は、入力画像の入力周期の1/2とされることが好ましい。ただし
、これに限定されず、様々な表示周期とすることができる。例えば、表示周期を入力周期
の1/2より短くすることで、動画をより滑らかに表示できる。または、表示周期を入力
周期の1/2より長くすることで、消費電力を低減できる。なお、ここでは、時間的に隣
接した2つの入力画像を基にして画像を生成しているが、基にする入力画像は2つに限定
されず、様々な数を用いることができる。例えば、時間的に隣接した3つ(3つ以上でも
良い)の入力画像を基にして画像を生成すれば、2つの入力画像を基にする場合よりも、
精度の良い生成画像を得ることができる。なお、画像5121の表示タイミングを、画像
5122の入力タイミングと同時刻、すなわち入力タイミングに対する表示タイミングを
フレーム遅れとしているが、本実施の形態における動画の補間方法における表示タイミ
ングはこれに限定されず、様々な表示タイミングを用いることができる。例えば、入力タ
イミングに対する表示タイミングを1フレーム以上遅らせることができる。こうすること
で、生成画像である画像5123の表示タイミングを遅くすることができるので、画像5
123の生成にかかる時間に余裕を持たせることができ、消費電力および製造コストの低
減につながる。なお、入力タイミングに対する表示タイミングをあまりに遅くすると、入
力画像を保持しておく期間が長くなり、保持にかかるメモリ容量が増大してしまうので、
入力タイミングに対する表示タイミングは、1フレーム遅れから2フレーム遅れ程度が好
ましい。

0218

ここで、画像5121および画像5122を基にして生成される画像5123の、具体的
生成方法の一例について説明する。動画を補間するためには入力画像の動きを検出する
必要があるが、本実施の形態においては、入力画像の動きの検出のために、ブロックマ
チング法と呼ばれる方法を用いることができる。ただし、これに限定されず、様々な方法
(画像データの差分をとる方法、フーリエ変換を利用する方法等)を用いることができる
ブロックマッチング法においては、まず、入力画像1枚分の画像データ(ここでは画像
5121の画像データ)を、データ記憶手段(半導体メモリ、RAM等の記憶回路等)に
記憶させる。そして、次のフレームにおける画像(ここでは画像5122)を、複数の領
域に分割する。なお、分割された領域は、図20(A)のように、同じ形状の矩形とする
ことができるが、これに限定されず、様々なもの(画像によって形状または大きさを変え
る等)とすることができる。その後、分割された領域毎に、データ記憶手段に記憶させた
前のフレームの画像データ(ここでは画像5121の画像データ)とデータの比較を行い
、画像データが似ている領域を探索する。図20(A)の例においては、画像5122に
おける領域5124とデータが似ている領域を画像5121の中から探索し、領域512
6が探索されたものとしている。なお、画像5121の中を探索するとき、探索範囲は限
定されることが好ましい。図20(A)の例においては、探索範囲として、領域5124
面積の4倍程度の大きさである、領域5125を設定している。なお、探索範囲をこれ
より大きくすることで、動きの速い動画においても検出精度を高くすることができる。た
だし、あまりに広く探索を行なうと探索時間が膨大なものとなってしまい、動きの検出の
実現が困難となるため、領域5125は、領域5124の面積の2倍から6倍程度の大き
さであることが好ましい。その後、探索された領域5126と、画像5122における領
域5124との位置の違いを、動きベクトル5127として求める。動きベクトル512
7は領域5124における画像データの1フレーム期間の動きを表すものである。そして
、動きの中間状態を表す画像を生成するため、動きベクトルの向きはそのままで大きさを
変えた画像生成ベクトル5128を作り、画像5121における領域5126に含まれ
る画像データを、画像生成用ベクトル5128に従って移動させることで、画像5123
における領域5129内の画像データを形成させる。これらの一連の処理を、画像512
2における全ての領域について行なうことで、画像5123が生成されることができる。
そして、入力画像5121、生成画像5123、入力画像5122を順次表示することで
、動画を補間することができる。なお、画像中の物体5130は、画像5121および画
像5123において位置が異なっている(つまり動いている)が、生成された画像512
3は、画像5121および画像5122における物体の中間点となっている。このような
画像を表示することで、動画の動きを滑らかにすることができ、残像等による動画の不鮮
明さを改善できる。

0219

なお、画像生成用ベクトル5128の大きさは、画像5123の表示タイミングに従って
決められることができる。図20(A)の例においては、画像5123の表示タイミング
は画像5121および画像5122の表示タイミングの中間点(1/2)としているため
、画像生成用ベクトル5128の大きさは動きベクトル5127の1/2としているが、
他にも、例えば、表示タイミングが1/3の時点であれば、大きさを1/3とし、表示タ
イミングが2/3の時点であれば、大きさを2/3とすることができる。

0220

なお、このように、様々な動きベクトルを持った複数の領域をそれぞれ動かして新しい画
像を作る場合は、移動先の領域内に他の領域が既に移動している部分(重複)や、どこの
領域からも移動されてこない部分(空白)が生じることもある。これらの部分については
、データを補正することができる。重複部分の補正方法としては、例えば、重複データ
平均をとる方法、動きベクトルの方向等で優先度をつけておき、優先度の高いデータを生
成画像内のデータとする方法、色(または明るさ)はどちらかを優先させるが明るさ(ま
たは色)は平均をとる方法、等を用いることができる。空白部分の補正方法としては、画
像5121または画像5122の当該位置における画像データをそのまま生成画像内のデ
ータとする方法、画像5121または画像5122の当該位置における画像データの平均
をとる方法、等を用いることができる。そして、生成された画像5123を、画像生成用
ベクトル5128の大きさに従ったタイミングで表示させることで、動画の動きを滑らか
にすることができ、さらに、ホールド駆動による残像等によって動画の品質が低下する問
題を改善できる。

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ