図面 (/)

この項目の情報は公開日時点(2019年12月5日)のものです。
また、この項目は機械的に抽出しているため、正しく解析できていない場合があります

図面 (17)

課題

残像が表示されるのを防ぐことができる発光装置の提供。

解決手段

n行m列(n、mは2以上の整数)に配列された複数の画素に、画像情報を有する第1信号と、画素を初期化する第2信号が供給され、それぞれの画素は、第1信号の入力を制御する第1トランジスタと、第2信号の入力を制御する第2トランジスタが含まれている。第k行(kは1以上n以下の整数)の画素における第1トランジスタと、第k+1行の画素における第2トランジスタが、同時にオンすることで、画素の初期化と画像表示を効率良く行う。

概要

背景

発光素子を用いた発光装置視認性が高く、薄型化に最適であると共に、視野角にも制限
が無いため、CRT(cathode ray tube)や液晶表示装置に替わる表示
装置として注目されている。発光素子を用いたアクティブマトリクス型表示装置は、具
体的に提案されている構成がメーカーによって異なるが、通常、少なくとも発光素子と、
画素への画像信号の入力を制御するトランジスタスイッチング用トランジスタ)と、当
該発光素子に供給する電流値を制御するトランジスタ(駆動用トランジスタ)とが、各画
素に設けられている。

また、近年、ポリシリコン微結晶シリコンによって得られる高い移動度と、アモルファ
スシリコンによって得られる均一な素子特性とを兼ね備えた新たな半導体として、酸化物
半導体に注目が集まっている。酸化物半導体は、ガラス基板などの歪み点の低い基板上に
おいても成膜が可能であり、また、第5世代(一辺が1000mmを超える)以上の大型
基板にも対応可能である。そして、シリコンゲルマニウムなどの従来から用いられてき
た半導体の代わりに、上記酸化物半導体が画素のトランジスタに用いられた発光装置が、
実用化されつつある。

下記の特許文献1には、活性層に酸化物半導体を含有しているTFTが、有機EL素子
駆動するTFTに用いられている例が記載されている。また、下記の特許文献2には、薄
膜トランジスタの活性層が酸化物半導体で形成されている、有機電界発光表示装置につい
て記載されている。

概要

残像が表示されるのを防ぐことができる発光装置の提供。n行m列(n、mは2以上の整数)に配列された複数の画素に、画像情報を有する第1信号と、画素を初期化する第2信号が供給され、それぞれの画素は、第1信号の入力を制御する第1トランジスタと、第2信号の入力を制御する第2トランジスタが含まれている。第k行(kは1以上n以下の整数)の画素における第1トランジスタと、第k+1行の画素における第2トランジスタが、同時にオンすることで、画素の初期化と画像表示を効率良く行う。

目的

本発明の一態様は、新規半導体装置などを提供する

効果

実績

技術文献被引用数
0件
牽制数
0件

この技術が所属する分野

(分野番号表示ON)※整理標準化データをもとに当社作成

ライセンス契約や譲渡などの可能性がある特許掲載中! 開放特許随時追加・更新中 詳しくはこちら

請求項1

発光素子と、容量素子と、第1乃至第3のトランジスタと、を有し、前記発光素子の第1の電極は、前記容量素子の一方の電極と、前記第2のトランジスタのソース及びドレインの一方と、前記第3のトランジスタのソース及びドレインの一方と、に電気的に接続され、前記第3のトランジスタのソース及びドレインの他方は、第1の配線と電気的に接続され、前記第3のトランジスタのゲートは、前記容量素子の他方の電極と、前記第1のトランジスタのソース及びドレインの一方と電気的に接続され、前記第1のトランジスタのソース及びドレインの他方は、第2の配線と電気的に接続され、前記第3のトランジスタの半導体層の下方に設けられ、前記第3のトランジスタの半導体層と重なる領域を有する第1の導電層を有し、前記第1の導電層は、前記第3のトランジスタの半導体層の上面と接する領域を有する第2の導電層と重なる領域と、前記第1のトランジスタの半導体層の上面と接する領域を有する第3の導電層と重なる領域と、を有し、前記発光素子の第1の電極は、前記第2の導電層を介して、前記第3のトランジスタの半導体層と電気的に接続され、平面視において、前記第1の導電層と前記第2の導電層とが重なる領域の面積は、前記第1の導電層と前記第3の導電層とが重なる領域の面積よりも大きく、前記容量素子は、前記第1の導電層と前記第2の導電層とが重なる領域に、設けられている、表示装置

請求項2

請求項1において、前記第3のトランジスタの半導体層、前記第2のトランジスタの半導体層、及び前記第3のトランジスタの半導体層の各々は、In、Ga、及びZnを有する、表示装置。

技術分野

0001

本発明は、物、方法、又は製造方法に関する。又は、本発明は、プロセス、マシン、マニ
ファクチャ、又は組成物コンポジションオブマター)に関する。また、本発明の
一態様は、半導体装置表示装置発光装置蓄電装置記憶装置、それらの駆動方法
はそれらの製造方法に関する。特に、本発明の一態様は、酸化物半導体を含む半導体装置
、表示装置、又は発光装置に関する。

0002

なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指す。表示装置、電気光学装置半導体回路及び電子機器は、半導体装置を有する
場合がある。

背景技術

0003

発光素子を用いた発光装置は視認性が高く、薄型化に最適であると共に、視野角にも制限
が無いため、CRT(cathode ray tube)や液晶表示装置に替わる表示
装置として注目されている。発光素子を用いたアクティブマトリクス型の表示装置は、具
体的に提案されている構成がメーカーによって異なるが、通常、少なくとも発光素子と、
画素への画像信号の入力を制御するトランジスタスイッチング用トランジスタ)と、当
該発光素子に供給する電流値を制御するトランジスタ(駆動用トランジスタ)とが、各画
素に設けられている。

0004

また、近年、ポリシリコン微結晶シリコンによって得られる高い移動度と、アモルファ
スシリコンによって得られる均一な素子特性とを兼ね備えた新たな半導体として、酸化物
半導体に注目が集まっている。酸化物半導体は、ガラス基板などの歪み点の低い基板上に
おいても成膜が可能であり、また、第5世代(一辺が1000mmを超える)以上の大型
基板にも対応可能である。そして、シリコンゲルマニウムなどの従来から用いられてき
た半導体の代わりに、上記酸化物半導体が画素のトランジスタに用いられた発光装置が、
実用化されつつある。

0005

下記の特許文献1には、活性層に酸化物半導体を含有しているTFTが、有機EL素子
駆動するTFTに用いられている例が記載されている。また、下記の特許文献2には、薄
膜トランジスタの活性層が酸化物半導体で形成されている、有機電界発光表示装置につい
て記載されている。

先行技術

0006

特開2009−031750号公報
特開2011−100092号公報

発明が解決しようとする課題

0007

ところで、酸化物半導体を用いたトランジスタは、オフ電流が著しく小さいという特性を
有する。上記特性を有するトランジスタを発光装置の画素に用いることで、一度、入力さ
れた画像情報を画素に保持し続けることができ、静止画像を表示し続ける限りにおいて、
画像情報の書き換え頻度を減らし、表示装置の省電力化を図ることができる。しかし、上
記発光装置では、長時間に渡って画像情報を保持し続けると、その後に、異なる画像情報
を画素に入力しても、完全に画像情報を書き換えることができず、書き換え前の画像情報
が画素に残ってしまい、残像として表示されてしまう場合がある。

0008

上述したような技術的背景のもと、本発明の一態様は、新規な半導体装置などを提供する
こと、または、残像が表示されるのを防ぐことができる発光装置を提供すること、または
、残像が表示されるのを防ぐことができる発光装置の駆動方法を提供することを、課題の
一とする。

0009

また、本発明の一態様は、走査周波数が高くても画像情報の表示が可能な発光装置を提供
すること、または、走査周波数が高くても画像情報の表示が可能な発光装置の駆動方法を
提供することを、課題の一とする。

0010

なお、複数の課題の記載は、互いの課題の存在を妨げるものではない。なお、本発明の一
態様は、これらの課題の全て解決する必要はない。また、列記した以外の課題が、明細書
、図面、請求項などの記載から、自ずと明らかとなるものであり、これらの課題も、本発
明の一形態の課題となり得る。

課題を解決するための手段

0011

本発明の一態様は、第1トランジスタと、第2トランジスタと、第3トランジスタと、第
4トランジスタと、第5トランジスタと、第6トランジスタと、第1発光素子と、第2発
光素子と、第1配線と、第2配線と、第3配線と、第4配線と、第5配線と、を有する発
光装置であって、第1トランジスタのゲートは、第2配線に接続され、第1トランジスタ
ソース及びドレインの一方は、第4配線に接続され、第1トランジスタのソース及びド
レインの他方は、第3トランジスタのゲートに接続され、第2トランジスタのゲートは、
第1配線に接続され、第2トランジスタのソース及びドレインの一方は、第5配線に接続
され、第2トランジスタのソース及びドレインの他方は、第3トランジスタのゲートに接
続され、第3トランジスタのソース及びドレインの一方は、第1発光素子の第1端子に接
続され、第3トランジスタのソース及びドレインの他方は、第1電位が与えられ、第1発
光素子の第2端子は第2電位が与えられ、第4トランジスタのゲートは、第3配線に接続
され、第4トランジスタのソース及びドレインの一方は、第4配線に接続され、第4トラ
ンジスタのソース及びドレインの他方は、第6トランジスタのゲートに接続され、第5ト
ランジスタのゲートは、第2配線に接続され、第5トランジスタのソース及びドレインの
一方は、第5配線に接続され、第5トランジスタのソース及びドレインの他方は、第6ト
ランジスタのゲートに接続され、第6トランジスタのソース及びドレインの一方は、第2
発光素子の第1端子に接続され、第6トランジスタのソース及びドレインの他方は、第1
電位が与えられ、第2発光素子の第2端子は第2電位が与えられ、第4配線は画像情報を
含む信号が与えられ、第5配線は第3電位が与えられる。

0012

本発明の一態様は、第1トランジスタと、第2トランジスタと、第3トランジスタと、第
4トランジスタと、第5トランジスタと、第6トランジスタと、第1発光素子と、第2発
光素子と、第1配線と、第2配線と、第3配線と、第4配線と、第5配線と、を有する発
光装置であって、第1トランジスタのゲートは、第2配線に接続され、第1トランジスタ
のソース及びドレインの一方は、第4配線に接続され、第1トランジスタのソース及びド
レインの他方は、第3トランジスタのゲートに接続され、第2トランジスタのゲートは、
第1配線に接続され、第2トランジスタのソース及びドレインの一方は、第5配線に接続
され、第2トランジスタのソース及びドレインの他方は、第3トランジスタのゲートに接
続され、第3トランジスタのソース及びドレインの一方は、第1発光素子の第1端子に接
続され、第3トランジスタのソース及びドレインの他方は、第1電位が与えられ、第1発
光素子の第2端子は第2電位が与えられ、第4トランジスタのゲートは、第3配線に接続
され、第4トランジスタのソース及びドレインの一方は、第4配線に接続され、第4トラ
ンジスタのソース及びドレインの他方は、第6トランジスタのゲートに接続され、第5ト
ランジスタのゲートは、第2配線に接続され、第5トランジスタのソース及びドレインの
一方は、第5配線に接続され、第5トランジスタのソース及びドレインの他方は、第6ト
ランジスタのゲートに接続され、第6トランジスタのソース及びドレインの一方は、第2
発光素子の第1端子に接続され、第6トランジスタのソース及びドレインの他方は、第1
電位が与えられ、第2発光素子の第2端子は第2電位が与えられ、第4配線は画像情報を
含む信号が与えられ、第5配線は第2電位が与えられる。

0013

本発明の一態様は、第1トランジスタと、第2トランジスタと、第3トランジスタと、第
4トランジスタと、第5トランジスタと、第6トランジスタと、第1容量素子と、第2容
素子と、第1発光素子と、第2発光素子と、第1配線と、第2配線と、第3配線と、第
4配線と、を有する発光装置であって、第1トランジスタのゲートは、第2配線に接続さ
れ、第1トランジスタのソース及びドレインの一方は、第4配線に接続され、第1トラン
ジスタのソース及びドレインの他方は、第3トランジスタのゲートに接続され、第2トラ
ンジスタのゲートは、第1配線に接続され、第2トランジスタのソース及びドレインの一
方は、第3トランジスタのソース及びドレインの一方に接続され、第2トランジスタのソ
ース及びドレインの他方は、第3トランジスタのゲートに接続され、第3トランジスタの
ソース及びドレインの一方は、第1発光素子の第1端子に接続され、第3トランジスタの
ソース及びドレインの他方は、第1電位が与えられ、第1容量素子の第1端子は、第3ト
ランジスタのゲートに接続され、第1容量素子の第2端子は、第3トランジスタのソース
及びドレインの一方に接続され、第1発光素子の第2端子は第2電位が与えられ、第4ト
ランジスタのゲートは、第3配線に接続され、第4トランジスタのソース及びドレインの
一方は、第4配線に接続され、第4トランジスタのソース及びドレインの他方は、第6ト
ランジスタのゲートに接続され、第5トランジスタのゲートは、第2配線に接続され、第
5トランジスタのソース及びドレインの一方は、第6トランジスタのソース及びドレイン
の一方に接続され、第5トランジスタのソース及びドレインの他方は、第6トランジスタ
のゲートに接続され、第6トランジスタのソース及びドレインの一方は、第2発光素子の
第1端子に接続され、第6トランジスタのソース及びドレインの他方は、第1電位が与え
られ、第2容量素子の第1端子は、第6トランジスタのゲートに接続され、第2容量素子
の第2端子は、第6トランジスタのソース及びドレインの一方に接続され、第2発光素子
の第2端子は第2電位が与えられ、第4配線は画像情報を含む信号が与えられる。

0014

本発明の一態様は、第1トランジスタと、第2トランジスタと、第3トランジスタと、第
4トランジスタと、第5トランジスタと、第6トランジスタと、第1発光素子と、第2発
光素子と、第1配線と、第2配線と、第3配線と、第4配線と、第5配線と、を有する発
光装置であって、第1トランジスタのゲートは、第2配線に接続され、第1トランジスタ
のソース及びドレインの一方は、第4配線に接続され、第1トランジスタのソース及びド
レインの他方は、第3トランジスタのゲートに接続され、第2トランジスタのゲートは、
第1配線に接続され、第2トランジスタのソース及びドレインの一方は、第5配線に接続
され、第2トランジスタのソース及びドレインの他方は、第3トランジスタのゲートに接
続され、第3トランジスタのソース及びドレインの一方は、第1発光素子の第1端子に接
続され、第3トランジスタのソース及びドレインの他方は、第1電位が与えられ、第1発
光素子の第2端子は第2電位が与えられ、第4トランジスタのゲートは、第3配線に接続
され、第4トランジスタのソース及びドレインの一方は、第4配線に接続され、第4トラ
ンジスタのソース及びドレインの他方は、第6トランジスタのゲートに接続され、第5ト
ランジスタのゲートは、第2配線に接続され、第5トランジスタのソース及びドレインの
一方は、第5配線に接続され、第5トランジスタのソース及びドレインの他方は、第6ト
ランジスタのゲートに接続され、第6トランジスタのソース及びドレインの一方は、第2
発光素子の第1端子に接続され、第6トランジスタのソース及びドレインの他方は、第1
電位が与えられ、第2発光素子の第2端子は第2電位が与えられ、第4配線は画像情報を
含む第1信号が与えられ、第1信号が第4配線に与えられるよりも、第1配線が選択され
る期間だけ早いタイミングで、第5配線に前記第1信号が与えられる。

0015

上記態様において、第1乃至第6トランジスタはチャネル形成領域に酸化物半導体を含む
ことが好ましい。

0016

上記態様において、酸化物半導体は、インジウム亜鉛、M(MはGa、Sn、Hf、A
lまたはZr)を含むことが好ましい。

0017

本発明の一態様は、上記態様に記載の発光装置と、マイクロホンと、操作キーと、を有す
る電子機器である。

0018

なお、本明細書において接続とは電気的な接続を意味しており、電流電圧または電位が
、供給可能、或いは伝送可能な状態にすることができるような回路構成に相当する。従っ
て、接続している回路構成とは、直接接続している回路構成を必ずしも指すわけではなく
、電流、電圧または電位が、供給可能、或いは伝送可能であるように、抵抗ダイオード
、トランジスタ、インダクタ、容量素子などの回路素子を介して間接的に接続している回
路構成も、その範疇に含む。よって、画素101は、必要に応じて、トランジスタ、ダイ
オード、抵抗、容量素子、インダクタなどの、その他の回路素子を、さらに有していても
良い。

0019

また、回路図上は独立している構成要素どうしが接続されている場合であっても、実際に
は、例えば配線の一部が電極としても機能する場合など、一の導電膜が、複数の構成要素
の機能を併せ持っている場合もある。本明細書において接続とは、このような、一の導電
膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。

0020

また、トランジスタのソース端子とは、活性層の一部であるソース領域、或いは活性層に
接続されたソース電極を意味する。同様に、トランジスタのドレイン端子とは、活性層の
一部であるドレイン領域、或いは活性層に接続されたドレイン電極を意味する。

0021

また、トランジスタが有するソース端子とドレイン端子は、トランジスタのチャネル型
びソース端子とドレイン端子に与えられる電位の高低によって、その呼び方が入れ替わる
。一般的に、nチャネル型のトランジスタでは、ソース端子とドレイン端子のうち、低い
電位が与えられる方がソース端子と呼ばれ、高い電位が与えられる方がドレイン端子と呼
ばれる。また、pチャネル型のトランジスタでは、ソース端子とドレイン端子のうち、低
い電位が与えられる方がドレイン端子と呼ばれ、高い電位が与えられる方がソース端子と
呼ばれる。本明細書では、便宜上、ソース端子とドレイン端子とが固定されているものと
仮定して、トランジスタの接続関係を説明する場合があるが、実際には上記電位の関係に
従ってソース端子とドレイン端子の呼び方が入れ替わる。

発明の効果

0022

本発明の一態様により、新規な半導体装置などを提供すること、または、残像が表示され
るのを防ぐことができる発光装置を提供すること、または、残像が表示されるのを防ぐこ
とができる発光装置の駆動方法を提供することが可能になる。

0023

または、本発明の一態様により、走査周波数が高くても画像情報の表示が可能な発光装置
を提供すること、または、走査周波数が高くても画像情報の表示が可能な発光装置の駆動
方法を提供することが可能になる。

0024

なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一
態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、
図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項な
どの記載から、これら以外の効果を抽出することが可能である。

図面の簡単な説明

0025

発光装置の構成と、画素の構成を示す図。
画素の動作を示す図。
画素部の回路図。
画素部のタイミングチャート
画素部の回路図。
画素部の回路図。
画素部の回路図。
画素部の回路図。
画素部のタイミングチャート。
発光装置の構成を示す図。
画素の断面図。
画素の上面図。
トランジスタの断面図。
発光装置の斜視図。
電子機器の図。
トランジスタの上面図及び断面図。

実施例

0026

以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び
詳細を様々に変更し得ること、当業者であれば容易に理解される。したがって、本発明は
以下に示す実施の形態の記載内容に限定して解釈されるものではない。

0027

また、以下に説明する実施の形態において、同一部分又は同様の機能を有する部分には同
一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。

0028

また、同じ符号を用いる場合、特に、その中でも区別する必要があるときには、符号に”
(n)”、”(m、n)”等の識別用の符号を付記して記載する場合がある。

0029

(実施の形態1)
本発明の一態様に係る発光装置の構成を、図1(A)に一例としてブロック図で示す。な
お、ブロック図では、構成要素を機能ごとに分類し、互いに独立したブロックとして示し
ているが、実際の構成要素は機能ごとに完全に切り分けることが難しく、一つの構成要素
が複数の機能に係わることもあり得る。

0030

図1(A)に示す発光装置100は、画素101を複数有する画素部102と、信号線
動回路(ソースドライバー)124と、走査線駆動回路ゲートドライバー)125と、
を有するパネル103と、コントローラ104と、電源回路105と、を少なくとも有す
る。画素101は、発光素子と、当該発光素子の動作を制御するトランジスタとをそれぞ
れ有する。

0031

コントローラ104は、画像情報を有する信号Sig0が入力されると、パネル103の
仕様に合わせて信号Sig0に信号処理を施し、信号Sig1として、パネル103に供
給する機能を有する。また、コントローラ104は、画像情報を有さない信号Sig2を
生成し、パネル103に供給する機能を有する。

0032

電源回路105は、発光装置100に入力された電圧Vpから、パネル103、コントロ
ーラ104、発光装置100内のその他の各種回路に供給する電圧を生成する機能を有す
る。また、電源回路105は、電圧VDDを、画素部102が有する複数の画素101の
それぞれに供給する機能を有する。具体的に、図1(A)では、電圧VDDが、接地電位
などの固定の電位Vcomと電位Velの電位差として複数の画素101のそれぞれに供
給されている。コントローラ104は、電源回路105が複数の画素101への電圧VD
Dの供給を行うか否かを、選択する機能を有する。

0033

なお、電源回路105は、パネル103が有する各種回路への電圧の供給を制御する機能
を有していても良い。

0034

走査線駆動回路125は、画素部102が有する複数の画素101を、行ごとに選択する
機能を有する。

0035

信号線駆動回路124は、コントローラ104から与えられた信号Sig1または信号S
ig2を、走査線駆動回路125によって選択された行の画素101に供給する機能を有
する。

0036

ここでは、信号Sig2は,画像情報を含まない一定の電位とする。この場合、この電位
は、信号線駆動回路124で生成してもよいし、電源回路105で生成してもよい。また
、信号Sig2は、電位Vcom又は電位Velが与えられてもよい。

0037

次いで、図1(B)に、画素101の具体的な構成の一例を示す。図1(B)に示す画素
101は、発光素子EL1と、トランジスタM1と、トランジスタM2と、トランジスタ
M3とを少なくとも有する。

0038

発光素子EL1は、電流または電圧によって輝度が制御される素子をその範疇に含んでい
る。例えば、OLED(有機発光ダイオード)などを、発光素子EL1として用いること
ができる。OLEDは、EL層と、陽極と、陰極とを少なくとも有している。EL層は陽
極と陰極の間に設けられた単層または複数の層で構成されており、これらの層の中に、発
光性物質を含む発光層を少なくとも含んでいる。EL層は、陰極を基準としたときの、
陰極と陽極間の電位差が、発光素子EL1の閾値電圧Vthe以上になったときに供給さ
れる電流により、エレクトロルミネッセンスが得られる。エレクトロルミネッセンスには
一重項励起状態から基底状態に戻る際の発光蛍光)と三重項励起状態から基底状態に
戻る際の発光(リン光)とが含まれる。

0039

トランジスタM3は、電位Vcomと電位Velの電位差に相当する電源電圧の、発光素
子EL1への供給を制御する機能を有する。すなわち、上記電源電圧は、トランジスタM
3を介して発光素子EL1に供給される。

0040

トランジスタM1は、コントローラ104によりパネル103に与えられた信号Sig1
の、トランジスタM3のゲート電極への入力を、制御する機能を有する。

0041

トランジスタM2は、コントローラ104によりパネル103に与えられた信号Sig2
の、トランジスタM3のゲート電極への入力を、制御する機能を有する。

0042

具体的に、画素101において、トランジスタM3が有するソース端子とドレイン端子は
、いずれか一方が、電位Velの与えられる配線ANLに接続され、他方が、発光素子E
L1の陽極と陰極のいずれか一方に接続されている。また、発光素子EL1の陽極と陰極
のいずれか他方は、電位Vcomが与えられる端子CTLに接続されている。そして、ト
ランジスタM1が有するソース端子とドレイン端子は、いずれか一方が、信号Sig1の
電位が与えられる配線SL1に接続され、他方が、トランジスタM3のゲート電極に接続
されている。トランジスタM1が有するゲート電極には、トランジスタM1のオンまたは
オフを選択するための信号が入力される。さらに、トランジスタM2が有するソース端子
とドレイン端子は、いずれか一方が、信号Sig2の電位が与えられる配線SL2に接続
され、他方が、トランジスタM3のゲート電極に接続されている。トランジスタM2が有
するゲート電極には、トランジスタM2のオンまたはオフを選択するための信号が入力さ
れる。

0043

そして、本発明の一態様では、画素部102に画像の表示を行う通常の動作状態において
、配線SL1に画像情報を有する信号Sig1が与えられる。また、配線SL2に画像情
報を有さない信号Sig2が与えられる。

0044

図2を用いて、図1(B)に示す画素101の動作の一例について説明する。図2(A)
乃至図2(D)には、画素101の動作を模式的に示す。なお、図2(A)乃至図2(D
)では、トランジスタM3のゲート電圧を保持するための容量素子C1が画素101に設
けられている場合を例示しているが、トランジスタM3のゲート電極(G)と活性層の間
に形成されるゲート容量や、ゲート電極の寄生容量が十分大きい場合、必ずしも容量素子
C1を画素101に設ける必要はない。また、図2(A)乃至図2(D)では、トランジ
スタM1およびトランジスタM2をスイッチとして図示している。また、図2(A)乃至
図2(D)では、トランジスタM3のドレイン端子(D)が配線ANLに接続され、同ソ
ース端子(S)が発光素子EL1に接続されている例を示している。

0045

図2(A)に、画素101に画像情報を有する信号Sig1を入力する場合の、画素10
1の動作を模式的に示す。図2(A)では、オンのトランジスタM1を介して、信号Si
g1の電位が、配線SL1からトランジスタM3のゲート電極に与えられる。容量素子C
1には、上記電位に従って電荷蓄積される。そして、端子CTLと配線ANLの間に電
源電圧が与えられている場合、トランジスタM3のドレイン電流の値が、信号Sig1の
電位に従って定まり、上記ドレイン電流の値に従って発光素子EL1の輝度が定まる。

0046

図2(B)に、画素101に信号Sig1を保持する場合の、画素101の動作を模式的
に示す。図2(B)では、トランジスタM1がオフすることで、配線SL1とトランジス
タM3のゲート電極とが電気的に切り離される。よって、容量素子C1では、蓄積された
電荷が保持され、トランジスタM3のゲート電極の電位も保持される。そして、端子CT
Lと配線ANLの間に電源電圧が与えられている場合、信号Sig1の電位に従って定め
られたトランジスタM3のドレイン電流の値と発光素子EL1の輝度は、トランジスタM
1がオフした後も維持される。

0047

トランジスタM1のオフ電流が著しく小さい場合、トランジスタM1を介して容量素子C
1に保持されている電荷がリークするのを防ぐことができる。この場合、トランジスタM
1がオフすることで画素101への信号Sig1の入力が終了した後、トランジスタM3
のゲート電極の電位が変動しにくく、そのため、発光素子EL1の輝度が変化するのを、
防ぐことができる。

0048

ただし、トランジスタM1のオフ電流が著しく小さい場合、容量素子C1に蓄積された電
荷が保持され続け、その後に、図2(A)と異なる画像情報をもつ信号Sig1を入力し
ても、容量素子C1に保持された電荷を完全に置き換えることができず、直前の画像情報
が、画素部102に残像として表示されてしまうことがある。例えば、図2(C)は、ト
ランジスタM3をオフさせて、発光素子EL1を非発光とする信号Sig1を画素101
に与えた場合の動作を模式的に示している。信号Sig1を入力しても、容量素子C1に
保持され続けた電荷を完全に消去することができず、トランジスタM3はオンしたままの
状態を維持し、発光素子EL1に電流が供給され続け、画素部102には残像が表示され
てしまう。

0049

そこで、本発明の一態様では、画素101へ信号Sig1が供給される直前の状態におい
て、画像情報を有さない信号Sig2を画素101へ入力し、トランジスタM3のゲート
電極の電位を初期化する。

0050

図2(D)に、画素101に画像情報を有さない信号Sig2を入力する場合の、画素1
01の動作を模式的に示す。図2(D)では、オンのトランジスタM2を介して、信号S
ig2の電位が、配線SL2からトランジスタM3のゲート電極に与えられる。トランジ
スタM3がnチャネル型である場合、信号Sig2の電位は、トランジスタM3のゲート
電圧が、閾値電圧と同じかそれよりも低くなるような高さとする。トランジスタM3がp
チャネル型である場合、信号Sig2の電位は、トランジスタM3のゲート電圧が、閾値
電圧と同じかそれよりも高くなるよう高さとする。

0051

よって、容量素子C1に、信号Sig1の電位に従って電荷が蓄積されていた場合、信号
Sig2の電位が画素101に入力されることで、当該電荷は放出される。そして、トラ
ンジスタM3はオフになり、発光素子EL1は発光しない。

0052

その後、再び画素101に信号Sig1が入力され、信号Sig1の電位に応じて発光素
子EL1の輝度が定まる。このとき、画素101は信号Sig2によって事前に初期化さ
れているため、残像が画素部102に表示されることはない。

0053

なお、図1(B)では、トランジスタM1乃至M3がシングルゲート構造である場合を例
示しているが、これらトランジスタは、電気的に接続された複数のゲート電極を有するこ
とで、チャネル形成領域を複数有する、マルチゲート構造であっても良い。

0054

次いで、画素部102の構成の一例について説明する。図3に、画素部102の具体的な
回路図の一例を示す。

0055

図3に示すように、画素部102は、複数の配線GLと,複数の配線SL1と、複数の配
線SL2と、配線ANLと、複数の画素101と、を有している。一例として、画素部1
02は、画素101を縦にn行、横にm列(n、mは2以上の整数)配置させた構成とす
る。なお、画素部102は、図3の上の画素101から順に、第1行、第2行乃至第n行
と数え、図3の左の画素から順に、第1列、第2列乃至第m列と数えることにする。配線
GLは、上から順にGL(0),GL(1)、GL(2)乃至GL(n)と符号を与えら
れている。また、配線SL1は左から順にSL1(1)、SL1(2)乃至SL1(m)
と符号を与えられ、同様に、配線SL2は左から順にSL2(1)、SL2(2)乃至S
L2(m)と符号を与えられている。また、それぞれの画素101は、端子CTLに電気
的に接続されている。

0056

図1(A)に示した発光装置100の場合、複数の配線SL1は、信号線駆動回路124
に接続されており、複数の配線GLは、走査線駆動回路125に接続されており、配線A
NL及び端子CTLは、電源回路105に接続されている。そして、各画素101は、複
数の配線SL1の1つと、複数の配線GLの2つと、複数の配線SL2の1つと、配線A
NLに、接続されている。全ての画素101は、端子CTLに接続されている。

0057

第k行(kは1以上の整数)の画素101において、トランジスタM1のゲート電極は配
線GL(k)と接続されている。すなわち、トランジスタM1は配線GL(k)が選択さ
れた場合にオンになり、配線SL1からトランジスタM1を介して第k行の画素101に
信号Sig1が入力される。

0058

また、第k+1行の画素101において、トランジスタM2のゲート電極は、1つ上の行
に存在する配線GL(k)と接続されている。すなわち、トランジスタM2は配線GL(
k)が選択された場合にオンになり、配線SL2からトランジスタM2を介して第k+1
行の画素101に信号Sig2が入力され、画素101が初期化される。

0059

画像情報を有する信号Sig1が画素101に入力された場合、信号Sig1の電位に従
って、発光素子EL1の発光状態が定まる。具体的には、信号Sig1の電位に従ってト
ランジスタM3がオンになっている場合、発光素子EL1は電流が供給されて発光の状態
となる。また、信号Sig1または信号Sig2の電位に従って、トランジスタM3がオ
フになっている場合、発光素子EL1への電流の供給は行われず、発光素子EL1は非発
光の状態となる。

0060

図4に示すタイミングチャートを用いて、画素部102の動作について説明を行う。図4
は、図3に示す複数の配線GL(GL(0)乃至GL(n))に供給される電位と、図3
に示す配線SL1に供給される信号Sig1と、図3に示す配線SL2に供給される信号
Sig2のタイミングチャートを例示している。図4は、1フレーム期間におけるタイミ
ングチャートを表し、1フレーム期間は期間p0から期間pnまでのn+1の期間に分割
されている。なお、図4に示すタイミングチャートは、図3に示す画素部102に含まれ
るトランジスタがnチャネル型である場合を例示するものである。

0061

信号Sig2は期間p0から期間pnを通して、一定の電位に維持されている。

0062

まず、期間p0において、配線GL(0)が選択されることで、第1行の画素101に信
号Sig2が入力され、当該画素が初期化される。

0063

次に、期間p1において、配線GL(0)が非選択となり(ローレベルの電位が与えられ
)、配線GL(1)が選択される。配線GL(1)が選択されると、第1行の画素101
に信号Sig1が入力される。また、同時に第2行の画素101に信号Sig2が与えら
れ、当該画素が初期化される。

0064

次に、期間p2において、配線GL(1)が非選択となり、第1行の画素101は、次の
信号が入力されるまで期間p1の状態が維持される。配線GL(2)が選択されると、第
2行の画素101に信号Sig1が入力される。また、同時に第3行の画素101に信号
Sig2が与えられ、当該画素が初期化される。

0065

上記の動作を配線GL(n)が選択されるまで行うことで、信号Sig2による初期化と
信号Sig1の入力が、第1行の画素101から第n行の画素101まで順に行われ、画
素部102に画像を表示することができる。

0066

上記のように、信号Sig2が画素に入力されるタイミングを、1つ上の行に配置させた
配線GLの選択と同期させることで、発光装置100の走査周波数を高周波に設定した場
合でも、信号Sig2の画素101への入力を、遅延することなく行うことができる。

0067

図5は、図3の回路図において、各素子と配線の接続関係を変更せず、配線ANLを画素
部102の水平方向に配置した場合の回路図である。

0068

なお、図3又は図5の回路図において、配線SL2は、例えば、端子CTLと接続されて
いてもよい(図6参照)。

0069

または、図3又は図5の回路図において、例えば、配線SL2を設けずに、トランジスタ
M2が有するソース端子とドレイン端子は、いずれか一方が、端子CTLに接続され、他
方が、トランジスタM3のゲート電極に接続されていてもよい(図7参照)。

0070

または、図3又は図5の回路図において、例えば、配線SL2を設けずに、トランジスタ
M2が有するソース端子とドレイン端子は、いずれか一方が、トランジスタM3のソース
に接続され、他方が、トランジスタM3のゲート電極に接続されていてもよい(図8参照
)。このようにすることで、トランジスタM2がオンすることで、容量素子C1が短絡
態になり、画素101が初期化される。

0071

なお、本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。

0072

(実施の形態2)
本実施の形態では、本発明の一態様について、図9を用いて説明を行う。本発明の一態様
は、例えば倍速駆動など、高い走査周波数で信号Sig1の入力を行った場合に有効であ
る。走査周波数が高くなると、信号Sig1の入力に与えられた期間が短くなり、画素に
Sig1に対する電位を十分に書き込めない場合があるが、本発明の一態様では上記の問
題を解決することができる。

0073

本発明の一態様を示すタイミングチャートを図9に示す。図9は、実施の形態1において
、信号Sig1が配線SL1に与えられるよりも、配線GLが選択される期間だけ早いタ
イミングで、信号Sig1と同じ信号を、信号Sig2として配線SL2に入力した場合
のタイミングチャートを示している。信号Sig1と信号Sig2のデータは、分割され
た期間ごとに信号S1,S2、S3乃至Snと呼称することにする。

0074

図9の期間p0において、配線GL(0)が選択された状態で、信号Sig2として信号
S1を配線SL2に与えると、第1行の画素101に信号S1が入力される。期間p0で
は、第1行の画素101のトランジスタM3のゲート電極は信号S1によりプリチャージ
された状態になる。

0075

次に期間p1において、配線GL(1)が選択された状態で、信号Sig1として信号S
1が、トランジスタM1を介して第1行の画素101に再び入力される。すなわち、信号
S1は、期間p0から期間p1までの2つの期間に渡って第1行の画素101へ入力され
る。また、期間p1では、信号Sig2による第2行の画素101のトランジスタM3の
ゲート電極のプリチャージが、同時に行われる。

0076

例えば、倍速駆動によって信号Sig1の入力に与えられた期間が半分になったとしても
、信号Sig2からの入力が補われるため、合計した信号S1の入力期間は半分にならず
、信号S1の入力は問題なく行われる。

0077

上記動作を、配線GL(n)が選択されるまで行うことで、倍速駆動でも信号S1から信
号Snまでのデータを、画素部102に問題なく入力することができる。

0078

なお、本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。

0079

(実施の形態3)
本実施の形態では、図1(A)に示した発光装置100の、より詳細な構成の一例につい
て説明する。

0080

図10に、本発明の一態様に係る発光装置の構成を、一例としてブロック図で示す。図1
0に示す発光装置100は、図1(A)の場合と同様に、画素101を複数有する画素部
102と、信号線駆動回路(ソースドライバー)124と、走査線駆動回路(ゲートドラ
イバー)125と、を有するパネル103と、コントローラ104と、電源回路105と
、を有する。さらに、図10に示す発光装置100は、入力装置120と、CPU121
と、画像処理回路122と、画像メモリ123とを有する。

0081

入力装置120は、発光装置100が有するCPU121に、情報や命令を与える機能を
有する。例えば、入力装置120から、画素部102を動作状態から非動作状態移行
せるための命令、或いは、画素部102を非動作状態から動作状態に移行させるための命
令を、CPU121に与えることができる。入力装置120として、キーボード、ポイン
ティングデバイスタッチパネルなどを用いることができる。

0082

CPU121は、入力装置120から入力された命令をデコードし、発光装置100が有
する各種回路の動作を統括的に制御することで、当該命令を実行する機能を有する。

0083

例えば、入力装置120から、画素部102を動作状態から非動作状態に移行させる命令
が送られてきた場合、CPU121は、電源回路105から画素部102への電源電圧の
供給を停止させるように、コントローラ104に命令を出す。

0084

或いは、入力装置120から、画素部102を非動作状態から動作状態に移行させる命令
が送られてきた場合、CPU121は、電源回路105から画素部102への電源電圧の
供給を再開させるように、コントローラ104に命令を出す。

0085

画像メモリ123は、発光装置100に入力された画像データ126を、記憶する機能を
有する。なお、図10では、画像メモリ123を1つだけ発光装置100に設ける場合を
例示しているが、複数の画像メモリ123が発光装置100に設けられていても良い。例
えば、赤、青、緑などの色相にそれぞれ対応する3つの画像データ126により、画素部
102にフルカラーの画像が表示される場合、各画像データ126に対応した画像メモリ
123を、それぞれ設けるようにしても良い。

0086

画像メモリ123には、例えばDRAM(Dynamic Random Access
Memory)、SRAM(Static Random Access Memor
y)等の記憶回路を用いることができる。或いは、画像メモリ123に、VRAM(Vi
deo RAM)を用いても良い。

0087

画像処理回路122は、コントローラ104からの命令に従い、画像データ126の画像
メモリ123への書き込みと、画像データ126の画像メモリ123からの読み出しを行
い、画像データ126から信号Sig1を生成する機能を有する。

0088

なお、コントローラ104は、信号線駆動回路124や走査線駆動回路125などの駆動
に用いられる各種の駆動信号を、パネル103に供給する機能を有する。駆動信号には、
信号線駆動回路124の動作を制御するスタートパルス信号SSP、クロック信号CK
ラッチ信号LP、走査線駆動回路125の動作を制御するスタートパルス信号GSP、
クロック信号GCKなどが含まれる。

0089

なお、本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。

0090

(実施の形態4)
本実施の形態では、上記実施の形態で示した発光装置、及びトランジスタの断面構造及び
レイアウトを、図を用いて説明する。

0091

〈発光装置の断面構造〉
図11に、本発明の一態様に係る発光装置の、画素部の断面構造を一例として示す。なお
図11では、図3に示す画素101が有する、トランジスタM3、容量素子C1、及び
発光素子EL1の、断面構造を例示している。

0092

具体的に、図11に示す発光装置は、基板400上にトランジスタM3と、容量素子C1
とを有する。トランジスタM3は、ゲートとして機能する導電膜401と、導電膜401
上の絶縁膜402と、絶縁膜402を間に挟んで導電膜401と重なる半導体膜403と
、半導体膜403に電気的に接続されたソースまたはドレインとして機能する導電膜40
4及び導電膜405とを有する。

0093

容量素子C1は、電極として機能する導電膜401と、導電膜401上の絶縁膜402と
、絶縁膜402を間に挟んで導電膜401と重なり、なおかつ電極として機能する導電膜
404とを有する。

0094

絶縁膜402としては、酸化アルミニウム酸化マグネシウム酸化珪素酸化窒化珪素
窒化酸化珪素窒化珪素酸化ガリウム酸化ゲルマニウム酸化イットリウム酸化
ジルコニウム酸化ランタン酸化ネオジム酸化ハフニウム及び酸化タンタル一種
上含む絶縁膜を、単層で、または積層させて用いればよい。なお、本明細書中において、
酸化窒化物は、その組成として、窒素よりも酸素含有量が多い材料を指し、窒化酸化物
は、その組成として、酸素よりも窒素の含有量が多い材料を指す。

0095

また、半導体膜403、導電膜404、及び導電膜405上には絶縁膜411が設けられ
ている。半導体膜403として酸化物半導体を用いる場合、絶縁膜411は、半導体膜4
03に酸素を供給させることが可能な材料を用いることが望ましい。上記材料を絶縁膜4
11に用いることで、絶縁膜411に含まれる酸素を半導体膜403に移動させることが
可能であり、半導体膜403の酸素欠損量を低減することができる。絶縁膜411に含ま
れる酸素の半導体膜403への移動は、絶縁膜411を形成した後に、加熱処理を行うこ
とで効率的に行うことができる。

0096

絶縁膜411上には絶縁膜420が設けられており、絶縁膜420上には導電膜424が
設けられている。導電膜424は、絶縁膜411及び絶縁膜420に設けられた開口部に
おいて、導電膜404に接続されている。

0097

絶縁膜420及び導電膜424上には絶縁膜425が設けられている。絶縁膜425は、
導電膜424と重なる位置に開口部を有する。また、絶縁膜425上において、絶縁膜4
25の開口部とは異なる位置に、絶縁膜426が設けられている。そして、絶縁膜425
及び絶縁膜426上には、EL層427及び導電膜428が、順に積層するように設けら
れている。EL層427が、導電膜424の上面及び導電膜428の下面と接する部分が
、発光素子EL1として機能する。そして、導電膜424及び導電膜428は、一方が陽
極、他方が陰極として機能する。

0098

また、発光装置は、発光素子EL1を間に挟んで基板400と対峙する、基板430を有
する。基板430上、すなわち、基板430の発光素子EL1に近い側の面上には、光を
遮蔽する機能を有する遮蔽膜431が設けられている。そして、遮蔽膜431は、発光素
子EL1と重なる領域に開口部を有している。発光素子EL1に重なる開口部において、
基板430上には特定の波長範囲可視光を透過する着色層432が設けられている。

0099

なお、絶縁膜426は、発光素子EL1と基板430との距離を調整するものであり、場
合によっては省略してもよい。

0100

また、本実施の形態では、発光素子EL1の光を素子基板とは反対の側から取り出すトッ
エミッション構造を示したが、発光素子EL1の光を素子基板側から取り出すボトム
ミッション構造、または、発光素子EL1の光を素子基板側からと、素子基板とは反対の
側からと、取り出すデュアルエミッション構造も本発明の一態様となりうる。

0101

〈画素のレイアウト〉
次いで、図5に示した画素101のレイアウトの一例について説明する。図12に、図5
に示した画素101の上面図を、一例として示す。なお、図12では、画素101のレイ
アウトを明確にするために、各種の絶縁膜と、発光素子EL1(導電膜424、EL層4
27及び導電膜428を含む)とを省略している。

0102

図12は、上下に配置された画素101a及び画素101bのレイアウトを示している。

0103

画素101aにおいて、トランジスタM1は、ゲートとしての機能を有する導電膜501
と、半導体膜511と、半導体膜511に電気的に接続され、ソースまたはドレインとし
ての機能を有する導電膜521及び導電膜524とを有する。導電膜501は配線GLと
しての機能を有する。

0104

画素101aにおいて、トランジスタM2は、ゲートとしての機能を有する導電膜502
と、半導体膜512と、半導体膜512に電気的に接続され、ソースまたはドレインとし
ての機能を有する導電膜522及び導電膜524とを有する。導電膜502は導電膜52
3を介して、一つ上の画素の配線GL(図示せず)に、電気的に接続されている。

0105

画素101aにおいて、トランジスタM3は、ゲートとしての機能を有する導電膜503
と、半導体膜513と、半導体膜513に電気的に接続され、ソースまたはドレインとし
ての機能を有する導電膜525及び導電膜526とを有する。導電膜526は導電膜50
4に電気的に接続されている。

0106

画素101aにおいて、容量素子C1は、導電膜503と、導電膜525と、導電膜50
3と導電膜525の間に設けられた絶縁膜(図示せず)とを有する。導電膜503は導電
膜524に電気的に接続されている。

0107

画素101aにおいて、導電膜504は配線ANLとしての機能を有する。

0108

画素101aにおいて、導電膜501は導電膜527に電気的に接続されている。

0109

画素101bにおいて、トランジスタM1は、ゲートとしての機能を有する導電膜505
と、半導体膜514と、半導体膜514に電気的に接続され、ソースまたはドレインとし
ての機能を有する導電膜521及び導電膜528とを有する。導電膜505は配線GLと
しての機能を有する。

0110

画素101bにおいて、トランジスタM2は、ゲートとしての機能を有する導電膜506
と、半導体膜515と、半導体膜515に電気的に接続され、ソースまたはドレインとし
ての機能を有する導電膜522及び導電膜528とを有する。導電膜506は導電膜52
7を介して、画素101aの導電膜501に、電気的に接続されている。

0111

画素101bにおいて、トランジスタM3は、ゲートとしての機能を有する導電膜507
と、半導体膜516と、半導体膜516に電気的に接続され、ソースまたはドレインとし
ての機能を有する導電膜529及び導電膜530とを有する。導電膜530は導電膜50
8に電気的に接続されている。

0112

画素101bにおいて、容量素子C1は、導電膜507と、導電膜529と、導電膜50
7と導電膜529の間に設けられた絶縁膜(図示せず)とを有する。導電膜507は導電
膜528に電気的に接続されている。

0113

画素101bにおいて、導電膜508は配線ANLとしての機能を有する。

0114

画素101bにおいて、導電膜505は、導電膜531を介して、一つ下の画素に含まれ
るトランジスタM2のゲートに電気的に接続される。

0115

導電膜501乃至508は、同一の工程で作製することができる。

0116

半導体膜511乃至516は、同一の工程で作製することができる。

0117

導電膜521乃至531は、同一の工程で作製することができる。

0118

導電膜521は、配線SL1としての機能を有する。

0119

導電膜522は、配線SL2としての機能を有する。

0120

図12は、導電膜523、527、531を介して、上下に存在する画素同士を電気的に
接続しているが、導電膜523、527、531の代わりに、例えば図11の導電膜42
4と同じ工程で作製される導電膜を介して、画素同士を電気的に接続してもよい。

0121

〈トランジスタの構造〉
次いで、酸化物半導体膜にチャネル形成領域を有するトランジスタ70の構成を、例とし
て示す。

0122

図13(A)に示すトランジスタ70は、ゲートとして機能する導電膜80と、導電膜8
0上の絶縁膜81と、絶縁膜81を間に挟んで導電膜80と重なる酸化物半導体膜82と
、酸化物半導体膜82に接続された、ソース及びドレインとして機能する導電膜83及び
導電膜84とを有する。また、図13(A)に示すトランジスタ70は、酸化物半導体膜
82、導電膜83及び導電膜84上に、順に積層された絶縁膜85乃至絶縁膜87を有す
る。

0123

なお、図13(A)では、酸化物半導体膜82、導電膜83及び導電膜84上に、順に積
層された絶縁膜85乃至絶縁膜87が設けられている場合を例示しているが、酸化物半導
体膜82、導電膜83及び導電膜84上に設けられる絶縁膜は、一層又は二層であっても
良いし、3以上の複数層であっても良い。

0124

絶縁膜86は、化学量論的組成以上の酸素が含まれており、加熱により上記酸素の一部を
酸化物半導体膜82に供給する機能を有する絶縁膜であることが望ましい。また、絶縁膜
86は、欠陥が少ないことが好ましく、代表的には、シリコンのダングリングボンドに由
来するESRスペクトル(g値が2.01近傍に現れる非対称のESRスペクトル)のス
ピン密度が1×1018spins/cm3以下であることが好ましい。ただし、絶縁
膜86を酸化物半導体膜82上に直接設けると、絶縁膜86の形成時に酸化物半導体膜8
2にダメージが与えられる場合、図13(A)に示すように、絶縁膜85を酸化物半導体
膜82と絶縁膜86の間に設けると良い。絶縁膜85は、その形成時に酸化物半導体膜8
2に与えるダメージが絶縁膜86の場合よりも小さく、なおかつ、酸素を透過する機能を
有する絶縁膜であることが望ましい。ただし、酸化物半導体膜82に与えられるダメージ
を小さく抑えつつ、酸化物半導体膜82上に絶縁膜86を直接形成することができるので
あれば、絶縁膜85は必ずしも設けなくとも良い。

0125

絶縁膜85は、欠陥が少ないことが好ましく、代表的には、ESR測定により得られる、
シリコンのダングリングボンドに由来するg=2.001近傍のスピンの密度が3×10
17spins/cm3以下であることが好ましい。これは、絶縁膜85に含まれる欠陥
密度が多いと、当該欠陥に酸素が結合してしまい、絶縁膜85における酸素の透過量が減
少してしまうためである。

0126

また、絶縁膜85と酸化物半導体膜82との界面に欠陥が少ないことが好ましく、代表的
には、磁場の向きを膜面に対して平行に印加したESR測定により、酸化物半導体膜82
に用いられる酸化物半導体中酸素欠損に由来するg値が1.89以上1.96以下であ
るスピンの密度が1×1017spins/cm3以下、更には検出下限以下であること
が好ましい。

0127

また、絶縁膜87は、酸素、水素、水の拡散を防ぐブロッキング効果を有することが、望
ましい。或いは、絶縁膜87は、水素、水の拡散を防ぐブロッキング効果を有することが
、望ましい。

0128

絶縁膜は、密度が高くて緻密である程、また未結合手が少なく化学的に安定である程、よ
り高いブロッキング効果を示す。酸素、水素、水の拡散を防ぐブロッキング効果を示す絶
縁膜は、例えば、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガ
リウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウ
ム等を用いて、形成することができる。水素、水の拡散を防ぐブロッキング効果を示す絶
縁膜は、例えば、窒化シリコン窒化酸化シリコン等を用いることができる。

0129

絶縁膜87が水、水素などの拡散を防ぐブロッキング効果を有する場合、パネル内の樹脂
や、パネルの外部に存在する水、水素などの不純物が、酸化物半導体膜82に侵入するの
を防ぐことができる。酸化物半導体膜82に酸化物半導体を用いる場合、酸化物半導体に
侵入した水または水素の一部は電子供与体ドナー)となるため、上記ブロッキング効果
を有する絶縁膜87を用いることで、トランジスタ70の閾値電圧がドナーの生成により
シフトするのを防ぐことができる。

0130

また、酸化物半導体膜82に酸化物半導体を用いる場合、絶縁膜87が酸素の拡散を防ぐ
ブロッキング効果を有することで、酸化物半導体からの酸素が外部に拡散するのを防ぐこ
とができる。よって、酸化物半導体中において、ドナーとなる酸素欠損が低減されるので
、トランジスタ70の閾値電圧がドナーの生成によりシフトするのを防ぐことができる。

0131

なお、図13(A)では、酸化物半導体膜82が、3層の積層された酸化物半導体膜で構
成されている場合を、例示している。具体的に、図13(A)に示すトランジスタ70で
は、酸化物半導体膜82として、酸化物半導体膜82a乃至酸化物半導体膜82cが、絶
縁膜81側から順に積層されている。トランジスタ70の酸化物半導体膜82は、積層さ
れた複数の酸化物半導体膜で構成されているとは限らず、単膜の酸化物半導体膜で構成さ
れていても良い。

0132

そして、酸化物半導体膜82a及び酸化物半導体膜82cは、酸化物半導体膜82bを構
成する金属元素の少なくとも1つを、その構成要素に含み、伝導帯下端エネルギーが酸
化物半導体膜82bよりも0.05eV以上、0.07eV以上、0.1eV以上又は0
.15eV以上、かつ2eV以下、1eV以下、0.5eV以下又は0.4eV以下、真
空準位に近い酸化物膜である。さらに、酸化物半導体膜82bは、少なくともインジウム
を含むと、キャリア移動度が高くなるため好ましい。

0133

また、図13(B)に示すように、トランジスタ70は、酸化物半導体膜82cが導電膜
83及び導電膜84の上層で絶縁膜85と重畳するように設けられている構成を、有して
いてもよい。

0134

なお、電子供与体(ドナー)となる水分または水素などの不純物が低減され、なおかつ酸
欠損が低減されることにより高純度化された酸化物半導体(purified Oxi
de Semiconductor)は、キャリア発生源が少ないため、i型(真性半導
体)又はi型に限りなく近くすることができる。そのため、高純度化された酸化物半導体
膜にチャネル形成領域を有するトランジスタは、オフ電流が著しく小さく、信頼性が高い
。そして、当該酸化物半導体膜にチャネル形成領域が形成されるトランジスタは、閾値電
圧がプラスとなる電気的特性ノーマリーオフ特性ともいう。)になりやすい。

0135

具体的に、高純度化された酸化物半導体膜にチャネル形成領域を有するトランジスタのオ
フ電流が小さいことは、いろいろな実験により証明できる。例えば、チャネル幅が1×1
06μmでチャネル長が10μmの素子であっても、ソース電極とドレイン電極間の電圧
ドレイン電圧)が1Vから10Vの範囲において、オフ電流が、半導体パラメータアナ
ライザ測定限界以下、すなわち1×10−13A以下という特性を得ることができる。
この場合、トランジスタのチャネル幅で規格化したオフ電流は、100zA/μm以下で
あることが分かる。また、容量素子とトランジスタとを接続して、容量素子に流入または
容量素子から流出する電荷を当該トランジスタで制御する回路を用いて、オフ電流の測定
を行った。当該測定では、高純度化された酸化物半導体膜を上記トランジスタのチャネル
形成領域に用い、容量素子の単位時間あたりの電荷量の推移から当該トランジスタのオフ
電流を測定した。その結果、トランジスタのソース電極とドレイン電極間の電圧が3Vの
場合に、数十yA/μmという、さらに小さいオフ電流が得られることが分かった。従っ
て、高純度化された酸化物半導体膜をチャネル形成領域に用いたトランジスタは、オフ電
流が、結晶性を有するシリコンを用いたトランジスタに比べて著しく小さい。

0136

なお、半導体膜として酸化物半導体膜を用いる場合、酸化物半導体としては、少なくとも
インジウム(In)あるいは亜鉛(Zn)を含むことが好ましい。また、該酸化物半導体
膜を用いたトランジスタの電気的特性のばらつきを減らすためのスタビライザーとして、
それらに加えてガリウム(Ga)を有することが好ましい。また、スタビライザーとして
スズ(Sn)を有することが好ましい。また、スタビライザーとしてハフニウム(Hf)
を有することが好ましい。また、スタビライザーとしてアルミニウム(Al)を有するこ
とが好ましい。また、スタビライザーとしてジルコニウム(Zr)を含むことが好ましい

0137

酸化物半導体の中でもIn−Ga−Zn系酸化物、In−Sn−Zn系酸化物などは、炭
化シリコン、窒化ガリウム、または酸化ガリウムとは異なり、スパッタリング法湿式法
により電気的特性の優れたトランジスタを作製することが可能であり、量産性に優れると
いった利点がある。また、炭化シリコン、窒化ガリウム、または酸化ガリウムとは異なり
、上記In−Ga−Zn系酸化物は、ガラス基板上に、電気的特性の優れたトランジスタ
を作製することが可能である。また、基板の大型化にも対応が可能である。

0138

また、他のスタビライザーとして、ランタノイドである、ランタン(La)、セリウム
Ce)、プラセオジム(Pr)、ネオジム(Nd)、サマリウム(Sm)、ユウロピウム
(Eu)、ガドリニウム(Gd)、テルビウム(Tb)、ジスプロシウム(Dy)、ホル
ミウム(Ho)、エルビウム(Er)、ツリウム(Tm)、イッテルビウム(Yb)、ル
テチウム(Lu)のいずれか一種または複数種を含んでいてもよい。

0139

例えば、酸化物半導体として、酸化インジウム、酸化ガリウム、酸化スズ酸化亜鉛、I
n−Zn系酸化物、Sn−Zn系酸化物、Al−Zn系酸化物、Zn−Mg系酸化物、S
n−Mg系酸化物、In−Mg系酸化物、In−Ga系酸化物、In−Ga−Zn系酸化
物(IGZOとも表記する)、In−Al−Zn系酸化物、In−Sn−Zn系酸化物、
Sn−Ga−Zn系酸化物、Al−Ga−Zn系酸化物、Sn−Al−Zn系酸化物、I
n−Hf−Zn系酸化物、In−La−Zn系酸化物、In−Pr−Zn系酸化物、In
−Nd−Zn系酸化物、In−Ce−Zn系酸化物、In−Sm−Zn系酸化物、In−
Eu−Zn系酸化物、In−Gd−Zn系酸化物、In−Tb−Zn系酸化物、In−D
y−Zn系酸化物、In−Ho−Zn系酸化物、In−Er−Zn系酸化物、In−Tm
−Zn系酸化物、In−Yb−Zn系酸化物、In−Lu−Zn系酸化物、In−Sn−
Ga−Zn系酸化物、In−Hf−Ga−Zn系酸化物、In−Al−Ga−Zn系酸化
物、In−Sn−Al−Zn系酸化物、In−Sn−Hf−Zn系酸化物、In−Hf−
Al−Zn系酸化物を用いることができる。

0140

なお、例えば、In−Ga−Zn系酸化物とは、InとGaとZnを含む酸化物という意
味であり、InとGaとZnの比率は問わない。また、InとGaとZn以外の金属元素
を含んでいてもよい。In−Ga−Zn系酸化物は、無電界時の抵抗が十分に高くオフ電
流を十分に小さくすることが可能であり、また、移動度も高い。

0141

例えば、In−Sn−Zn系酸化物では比較的容易に高い移動度が得られる。しかしなが
ら、In−Ga−Zn系酸化物でも、バルク内欠陥密度を低減することにより移動度を上
げることができる。

0142

酸化物半導体は、CVD(Chemical Vapor Deposition)法(
MOCVD(Metal Organic Chemical Vapor Depos
ition)法、ALD(Atomic Layer Deposition)法、熱C
VD法またはPECVD(Plasma Enhanced Chemical Vap
or Deposition)法を含むがこれに限定されない)、MBE(Molecu
lar Beam Epitaxy)法またはPLD(Pulsed Laser De
position)法を用いて成膜することも可能である。特に、MOCVD法、ALD
法または熱CVD法を用いると、プラズマを使わないため酸化物半導体にダメージを与え
にくく、トランジスタのオフ状態リーク電流を低く抑えることができる。

0143

MOVCD法やALD法などの熱CVD法を用いて、In−Ga−Zn系酸化物を成膜す
る場合には、トリメチルインジウムトリメチルガリウム、及びジメチル亜鉛を用いる。
なお、トリメチルインジウムの化学式は、In(CH3)3である。また、トリメチル
リウムの化学式は、Ga(CH3)3である。また、ジメチル亜鉛の化学式は、Zn(C
H3)2である。また、これらの組み合わせに限定されず、トリメチルガリウムに代えて
トリエチルガリウム(化学式Ga(C2H5)3)を用いることもでき、ジメチル亜鉛に
代えてジエチル亜鉛(化学式Zn(C2H5)2)を用いることもできる。

0144

以下では、酸化物半導体膜の構造について説明する。

0145

酸化物半導体膜は、単結晶酸化物半導体膜と非単結晶酸化物半導体膜とに大別される。非
単結晶酸化物半導体膜とは、非晶質酸化物半導体膜微結晶酸化物半導体膜、多結晶酸化
物半導体膜、CAAC−OS膜などをいう。

0146

非晶質酸化物半導体膜は、膜中における原子配列不規則であり、結晶成分を有さない酸
化物半導体膜である。微小領域においても結晶部を有さず、膜全体が完全な非晶質構造
酸化物半導体膜が典型である。

0147

微結晶酸化物半導体膜は、例えば、1nm以上10nm未満の大きさの微結晶(ナノ結晶
ともいう。)を含む。従って、微結晶酸化物半導体膜は、非晶質酸化物半導体膜よりも原
子配列の規則性が高い。そのため、微結晶酸化物半導体膜は、非晶質酸化物半導体膜より
欠陥準位密度が低いという特徴がある。

0148

CAAC−OS膜は、複数の結晶部を有する酸化物半導体膜の一つであり、ほとんどの結
晶部は、一辺が100nm未満の立方体内に収まる大きさである。従って、CAAC−O
S膜に含まれる結晶部は、一辺が10nm未満、5nm未満または3nm未満の立方体内
に収まる大きさの場合も含まれる。CAAC−OS膜は、微結晶酸化物半導体膜よりも欠
陥準位密度が低いという特徴がある。CAAC−OS膜を透過型電子顕微鏡TEM:T
ransmission Electron Microscope)によって観察する
と、結晶部同士の明確な境界、即ち結晶粒界グレインバウンダリーともいう。)を確認
することができない。そのため、CAAC−OS膜は、結晶粒界に起因する電子移動度
低下が起こりにくいといえる。

0149

CAAC−OS膜を、試料面と概略平行な方向からTEMによって観察(断面TEM観察
)すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子
の各層は、CAAC−OS膜の膜を形成する面(被形成面ともいう。)または上面の凹凸
を反映した形状であり、CAAC−OS膜の被形成面または上面と平行に配列する。

0150

本明細書において、「平行」とは、二つの直線が−10°以上10°以下の角度で配置さ
れている状態をいう。従って、−5°以上5°以下の場合も含まれる。また、「垂直」と
は、二つの直線が80°以上100°以下の角度で配置されている状態をいう。従って、
85°以上95°以下の場合も含まれる。

0151

一方、CAAC−OS膜を、試料面と概略垂直な方向からTEMによって観察(平面TE
M観察)すると、結晶部において、金属原子が三角形状または六角形状に配列しているこ
とを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られな
い。

0152

断面TEM観察および平面TEM観察より、CAAC−OS膜の結晶部は配向性を有して
いることがわかる。

0153

CAAC−OS膜に対し、X線回折(XRD:X−Ray Diffraction)装
置を用いて構造解析を行うと、例えばInGaZnO4の結晶を有するCAAC−OS膜
のout−of−plane法による解析では、回折角(2θ)が31°近傍にピーク
現れる場合がある。このピークは、InGaZnO4の結晶の(009)面に帰属される
ことから、CAAC−OS膜の結晶がc軸配向性を有し、c軸が被形成面または上面に概
略垂直な方向を向いていることが確認できる。

0154

一方、CAAC−OS膜に対し、c軸に概略垂直な方向からX線を入射させるin−pl
ane法による解析では、2θが56°近傍にピークが現れる場合がある。このピークは
、InGaZnO4の結晶の(110)面に帰属される。InGaZnO4の単結晶酸化
物半導体膜であれば、2θを56°近傍に固定し、試料面の法線ベクトルを軸(φ軸)と
して試料を回転させながら分析(φスキャン)を行うと、(110)面と等価な結晶面に
帰属されるピークが6本観察される。これに対し、CAAC−OS膜の場合は、2θを5
6°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。

0155

以上のことから、CAAC−OS膜では、異なる結晶部間ではa軸およびb軸の配向は不
規則であるが、c軸配向性を有し、かつc軸が被形成面または上面の法線ベクトルに平行
な方向を向いていることがわかる。従って、前述の断面TEM観察で確認された層状に配
列した金属原子の各層は、結晶のab面に平行な面である。

0156

なお、結晶部は、CAAC−OS膜を成膜した際、または加熱処理などの結晶化処理を行
った際に形成される。上述したように、結晶のc軸は、CAAC−OS膜の被形成面また
は上面の法線ベクトルに平行な方向に配向する。従って、例えば、CAAC−OS膜の形
状をエッチングなどによって変化させた場合、結晶のc軸がCAAC−OS膜の被形成面
または上面の法線ベクトルと平行にならないこともある。

0157

また、CAAC−OS膜中の結晶化度が均一でなくてもよい。例えば、CAAC−OS膜
の結晶部が、CAAC−OS膜の上面近傍からの結晶成長によって形成される場合、上面
近傍の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、CAA
C−OS膜に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部分
的に結晶化度の異なる領域が形成されることもある。

0158

なお、InGaZnO4の結晶を有するCAAC−OS膜のout−of−plane法
による解析では、2θが31°近傍のピークの他に、2θが36°近傍にもピークが現れ
る場合がある。2θが36°近傍のピークは、CAAC−OS膜中の一部に、c軸配向性
を有さない結晶が含まれることを示している。CAAC−OS膜は、2θが31°近傍に
ピークを示し、2θが36°近傍にピークを示さないことが好ましい。

0159

CAAC−OS膜を用いたトランジスタは、可視光や紫外光照射による電気的特性の変
動が小さい。よって、当該トランジスタは、信頼性が高い。

0160

また、CAAC−OS膜を用いたトランジスタは、基板の曲げによる変形など、外力に対
する耐性がPoly−Siトランジスタまたは単結晶Siトランジスタより強く、例えば
プラスチックなど柔軟性の高い基板に適している。

0161

なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、微結晶酸化物半導体膜、CA
AC−OS膜のうち、二種以上を有する積層膜であってもよい。

0162

また、CAAC−OS膜をスパッタリング法で成膜するために、以下の条件を適用するこ
とが好ましい。

0163

成膜時の不純物混入を低減することで、不純物によって結晶状態崩れることを抑制でき
る。例えば、処理室内に存在する不純物濃度(水素、水、二酸化炭素、及び窒素など)を
低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点
−80℃以下、好ましくは−100℃以下である成膜ガスを用いる。

0164

また、成膜時の基板加熱温度を高めることで、基板到達後にスパッタリング粒子マイ
レーションが起こる。具体的には、基板加熱温度を100℃以上740℃以下、好ましく
は200℃以上500℃以下として成膜する。成膜時の基板加熱温度を高めることで、平
板状又はペレット状のスパッタリング粒子が基板に到達した場合、基板上でマイグレー
ョンが起こり、スパッタリング粒子の平らな面が基板に付着する。

0165

また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージ
を軽減すると好ましい。成膜ガス中の酸素割合は、30体積%以上、好ましくは100体
積%とする。

0166

ターゲットの一例として、In−Ga−Zn系酸化物ターゲットについて以下に示す。

0167

InOX粉末、GaOY粉末及びZnOZ粉末を所定のmol数比で混合し、加圧処理
、1000℃以上1500℃以下の温度で加熱処理をすることで多結晶であるIn−Ga
−Zn系酸化物ターゲットとする。なお、X、Y及びZは任意の正数である。ここで、所
定のmol数比は、例えば、InOX粉末、GaOY粉末及びZnOZ粉末が、2:2:
1、8:4:3、3:1:1、1:1:1、4:2:3、1:4:4または3:1:2で
ある。なお、粉末の種類、及びその混合するmol数比は、作製するターゲットによって
適宜変更すればよい。

0168

なお、アルカリ金属は酸化物半導体を構成する元素ではないため、不純物である。アル
土類金属も、酸化物半導体を構成する元素ではない場合において、不純物となる。特に
、アルカリ金属のうちNaは、酸化物半導体膜に接する絶縁膜が酸化物である場合、当該
絶縁膜中に拡散してNa+となる。また、Naは、酸化物半導体膜内において、酸化物半
導体を構成する金属と酸素の結合を分断する、或いは、その結合中に割り込む。その結果
、例えば、閾値電圧がマイナス方向にシフトすることによるノーマリオン化、移動度の低
下等の、トランジスタの電気的特性の劣化が起こり、加えて、特性のばらつきも生じる。
具体的に、二次イオン質量分析法によるNa濃度の測定値は、5×1016/cm3以下
、好ましくは1×1016/cm3以下、更に好ましくは1×1015/cm3以下とす
るとよい。同様に、Li濃度の測定値は、5×1015/cm3以下、好ましくは1×1
015/cm3以下とするとよい。同様に、K濃度の測定値は、5×1015/cm3以
下、好ましくは1×1015/cm3以下とするとよい。

0169

また、インジウムを含む金属酸化物が用いられている場合に、酸素との結合エネルギー
インジウムよりも大きいシリコンや炭素が、インジウムと酸素の結合を切断し、酸素欠損
を形成することがある。そのため、シリコンや炭素が酸化物半導体膜に混入していると、
アルカリ金属やアルカリ土類金属の場合と同様に、トランジスタの電気的特性の劣化が起
こりやすい。よって、酸化物半導体膜中におけるシリコンや炭素の濃度は低いことが望ま
しい。具体的に、二次イオン質量分析法によるC濃度の測定値、またはSi濃度の測定値
は、1×1018/cm3以下とするとよい。上記構成により、トランジスタの電気的特
性の劣化を防ぐことができ、半導体装置の信頼性を高めることができる。

0170

また、ソース電極及びドレイン電極に用いられる導電性材料によっては、ソース電極及び
ドレイン電極中の金属が、酸化物半導体膜から酸素を引き抜くことがある。この場合、酸
化物半導体膜のうち、ソース電極及びドレイン電極に接する領域が、酸素欠損の形成によ
りn型化される。

0171

n型化された領域は、ソース領域またはドレイン領域として機能するため、酸化物半導体
膜とソース電極及びドレイン電極との間におけるコンタクト抵抗下げることができる。
よって、n型化された領域が形成されることで、トランジスタの移動度及びオン電流を高
めることができ、それにより、トランジスタを用いた半導体装置の高速動作を実現するこ
とができる。

0172

なお、ソース電極及びドレイン電極中の金属による酸素の引き抜きは、ソース電極及びド
レイン電極をスパッタリング法などにより形成する際に起こりうるし、ソース電極及びド
レイン電極を形成した後に行われる加熱処理によっても起こりうる。

0173

また、n型化される領域は、酸素と結合し易い導電性材料をソース電極及びドレイン電極
に用いることで、より形成されやすくなる。上記導電性材料としては、例えば、Al、C
r、Cu、Ta、Ti、Mo、Wなどが挙げられる。

0174

また、酸化物半導体膜は、単数金属酸化物膜で構成されているとは限らず、積層された
複数の金属酸化物膜で構成されていても良い。例えば、第1乃至第3の金属酸化物膜が順
に積層されている半導体膜の場合、第1の金属酸化物膜及び第3の金属酸化物膜は、第2
の金属酸化物膜を構成する金属元素の少なくとも1つを、その構成要素に含み、伝導帯下
端のエネルギーが第2の金属酸化物膜よりも0.05eV以上、0.07eV以上、0.
1eV以上または0.15eV以上、かつ2eV以下、1eV以下、0.5eV以下また
は0.4eV以下、真空準位に近い酸化物膜である。さらに、第2の金属酸化物膜は、少
なくともインジウムを含むと、キャリア移動度が高くなるため好ましい。

0175

上記構成の半導体膜をトランジスタが有する場合、ゲート電極に電圧を印加することで、
半導体膜に電界が加わると、半導体膜のうち、伝導帯下端のエネルギーが小さい第2の金
属酸化物膜にチャネル形成領域が形成される。即ち、第2の金属酸化物膜とゲート絶縁膜
との間に第3の金属酸化物膜が設けられていることによって、ゲート絶縁膜と離隔してい
る第2の金属酸化物膜に、チャネル形成領域を形成することができる。

0176

また、第3の金属酸化物膜は、第2の金属酸化物膜を構成する金属元素の少なくとも1つ
をその構成要素に含むため、第2の金属酸化物膜と第3の金属酸化物膜の界面では、界面
散乱が起こりにくい。従って、当該界面においてキャリア動き阻害されにくいため、
トランジスタの電界効果移動度が高くなる。

0177

また、第2の金属酸化物膜と第1の金属酸化物膜の界面に界面準位が形成されると、界面
近傍の領域にもチャネル形成領域が形成されるために、トランジスタの閾値電圧が変動し
てしまう。しかし、第1の金属酸化物膜は、第2の金属酸化物膜を構成する金属元素の少
なくとも1つをその構成要素に含むため、第2の金属酸化物膜と第1の金属酸化物膜の界
面には、界面準位が形成されにくい。よって、上記構成により、トランジスタの閾値電圧
等の電気的特性のばらつきを、低減することができる。

0178

また、金属酸化物膜間に不純物が存在することによって、各膜の界面にキャリアの流れを
阻害する界面準位が形成されることがないよう、複数の酸化物半導体膜を積層させること
が望ましい。積層された金属酸化物膜の膜間に不純物が存在していると、金属酸化物膜間
における伝導帯下端のエネルギーの連続性が失われ、界面近傍において、キャリアがトラ
ップされるか、あるいは再結合により消滅してしまうからである。膜間における不純物を
低減させることで、主成分である一の金属を少なくとも共に有する複数の金属酸化物膜を
、単に積層させるよりも、連続接合(ここでは特に伝導帯下端のエネルギーが各膜の間で
連続的に変化するU字型井戸構造を有している状態)が形成されやすくなる。

0179

連続接合を形成するためには、ロードロック室を備えたマルチチャンバー方式の成膜装置
スパッタリング装置)を用いて各膜を大気に触れさせることなく連続して積層すること
が必要となる。スパッタリング装置における各チャンバーは、酸化物半導体にとって不純
物となる水等を可能な限り除去すべくクライオポンプのような吸着式真空排気ポンプ
用いて高真空排気(5×10−7Pa以上、1×10−4Pa以下)することが好ましい
。または、ターボ分子ポンプコールドトラップを組み合わせて排気系からチャンバー内
気体が逆流しないようにしておくことが好ましい。

0180

高純度の真性な酸化物半導体を得るためには、各チャンバー内を高真空排気するのみなら
ず、スパッタリングに用いるガスの高純度化も重要である。上記ガスとして用いる酸素ガ
スやアルゴンガスの露点を、−40℃以下、好ましくは−80℃以下、より好ましくは−
100℃以下とし、使用するガスの高純度化を図ることで、酸化物半導体膜に水分等が取
り込まれることを可能な限り防ぐことができる。具体的に、第2の金属酸化物膜がIn−
M−Zn酸化物(Mは、Ga、Y、Zr、La、Ce、またはNd)の場合、第2の金属
酸化物膜を成膜するために用いるターゲットにおいて、金属元素の原子数比をIn:M:
Zn=x1:y1:z1とすると、x1/y1は、1/3以上6以下、さらには1以上6
以下であって、z1/y1は、1/3以上6以下、さらには1以上6以下であることが好
ましい。なお、z1/y1を1以上6以下とすることで、第2の金属酸化物膜としてCA
AC−OS膜が形成されやすくなる。ターゲットの金属元素の原子数比の代表例としては
、In:M:Zn=1:1:1、In:M:Zn=3:1:2等がある。

0181

具体的に、第1の金属酸化物膜、第3の金属酸化物膜がIn−M−Zn酸化物(Mは、G
a、Y、Zr、La、Ce、またはNd)の場合、第1の金属酸化物膜、第3の金属酸化
物膜を成膜するために用いるターゲットにおいて、金属元素の原子数比をIn:M:Zn
=x2:y2:z2とすると、x2/y2<x1/y1であって、z2/y2は、1/3
以上6以下、さらには1以上6以下であることが好ましい。なお、z2/y2を1以上6
以下とすることで、第1の金属酸化物膜、第3の金属酸化物膜としてCAAC−OS膜が
形成されやすくなる。ターゲットの金属元素の原子数比の代表例としては、In:M:Z
n=1:3:2、In:M:Zn=1:3:4、In:M:Zn=1:3:6、In:M
:Zn=1:3:8等がある。

0182

なお、第1の金属酸化物膜及び第3の金属酸化物膜の厚さは、3nm以上100nm以下
、好ましくは3nm以上50nm以下とする。また、第2の金属酸化物膜の厚さは、3n
m以上200nm以下、好ましくは3nm以上100nm以下であり、さらに好ましくは
3nm以上50nm以下である。

0183

層構造の半導体膜において、第1の金属酸化物膜乃至第3の金属酸化物膜は、非晶質ま
たは結晶質の両方の形態を取りうる。ただし、チャネル形成領域が形成される第2の金属
酸化物膜が結晶質であることにより、トランジスタに安定した電気的特性を付与すること
ができるため、第2の金属酸化物膜は結晶質であることが好ましい。

0184

なお、チャネル形成領域とは、トランジスタの半導体膜のうち、ゲート電極と重なり、か
つソース電極とドレイン電極に挟まれる領域を意味する。また、チャネル領域とは、チャ
ネル形成領域において、電流が主として流れる領域をいう。

0185

例えば、第1の金属酸化物膜及び第3の金属酸化物膜として、スパッタリング法により形
成したIn−Ga−Zn系酸化物膜を用いる場合、第1の金属酸化物膜及び第3の金属酸
化物膜の成膜には、In−Ga−Zn系酸化物(In:Ga:Zn=1:3:2[原子数
比])であるターゲットを用いることができる。成膜条件は、例えば、成膜ガスとしてア
ルゴンガスを30sccm、酸素ガスを15sccm用い、圧力0.4Paとし、基板温
度を200℃とし、DC電力0.5kWとすればよい。

0186

また、第2の金属酸化物膜をCAAC−OS膜とする場合、第2の金属酸化物膜の成膜に
は、In−Ga−Zn系酸化物(In:Ga:Zn=1:1:1[原子数比])であり、
多結晶のIn−Ga−Zn系酸化物を含むターゲットを用いることが好ましい。成膜条件
は、例えば、成膜ガスとしてアルゴンガスを30sccm、酸素ガスを15sccm用い
、圧力を0.4Paとし、基板の温度300℃とし、DC電力0.5kWとすることがで
きる。

0187

なお、トランジスタは、半導体膜の端部が傾斜している構造を有していても良いし、半導
体膜の端部が丸みを帯びる構造を有していても良い。

0188

また、複数の積層された金属酸化物膜を有する半導体膜をトランジスタに用いる場合にお
いても、ソース電極及びドレイン電極に接する領域が、n型化されていても良い。上記構
成により、トランジスタの移動度及びオン電流を高め、トランジスタを用いた半導体装置
の高速動作を実現することができる。さらに、複数の積層された金属酸化物膜を有する半
導体膜をトランジスタに用いる場合、n型化される領域は、チャネル形成領域となる第2
の金属酸化物膜にまで達していることが、トランジスタの移動度及びオン電流を高め、半
導体装置のさらなる高速動作を実現する上で、より好ましい。

0189

本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。

0190

(実施の形態5)
図14は、本発明の一態様に係る発光装置の斜視図の一例である。

0191

図14に示す発光装置は、パネル1601と、コントローラ、電源回路、画像処理回路、
画像メモリ、CPUなどが設けられた回路基板1602と、接続部1603とを有してい
る。パネル1601は、画素が複数設けられた画素部1604と、複数の画素を行ごとに
選択する走査線駆動回路1605と、選択された行内の画素への信号Sig1または信号
Sig2の入力を制御する信号線駆動回路1606とを有する。

0192

回路基板1602から、接続部1603を介して、各種信号と、電源の電位とが、パネル
1601に入力される。接続部1603には、FPC(Flexible Printe
Circuit)などを用いることができる。また、接続部1603にCOFテープ
を用いる場合、回路基板1602内の一部の回路、或いはパネル1601が有する走査線
駆動回路1605や信号線駆動回路1606の一部などを別途用意したチップに形成して
おき、COF(Chip On Film)法を用いて当該チップをCOFテープに接続
しておいても良い。

0193

本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。

0194

(実施の形態6)
本発明の一態様に係る発光装置は、表示装置、ノート型パーソナルコンピュータ、記録媒
体を備えた画像再生装置(代表的にはDVD:Digital Versatile D
isc等の記録媒体再生し、その画像を表示しうるディスプレイを有する装置)に用い
ることができる。その他に、本発明の一態様に係る発光装置を用いることができる電子機
器として、携帯電話携帯型ゲーム機携帯情報端末電子書籍端末ビデオカメラ、デ
タルスチルカメラなどのカメラゴーグル型ディスプレイ(ヘッドマウントディスプレ
イ)、ナビゲーションシステム音響再生装置カーオーディオデジタルオーディオ
レイヤー等)、複写機ファクシミリプリンタープリンター複合機現金自動預け
払い機ATM)、自動販売機などが挙げられる。これら電子機器の具体例を図15
示す。

0195

図15(A)は表示装置であり、筐体5001、表示部5002、支持台5003等を有
する。本発明の一態様に係る発光装置は、表示部5002に用いることができる。なお、
表示装置には、パーソナルコンピュータ用、TV放送受信用広告表示用などの全ての情
表示用表示装置が含まれる。

0196

図15(B)は携帯情報端末であり、筐体5101、表示部5102、操作キー5103
等を有する。本発明の一態様に係る発光装置は、表示部5102に用いることができる。

0197

図15(C)は表示装置であり、曲面を有する筐体5701、表示部5702等を有する
。本発明の一態様に係る発光装置に可撓性を有する基板を用いることで、曲面を有する筐
体5701に支持された表示部5702に、当該発光装置を用いることができ、フレキ
ブルかつ軽くて使い勝手の良い表示装置を提供することができる。

0198

図15(D)は携帯型ゲーム機であり、筐体5301、筐体5302、表示部5303、
表示部5304、マイクロホン5305、スピーカー5306、操作キー5307、スタ
イラス5308等を有する。本発明の一態様に係る発光装置は、表示部5303または表
示部5304に用いることができる。表示部5303または表示部5304に本発明の一
態様に係る発光装置を用いることで、ユーザー使用感に優れ、品質の低下が起こりにく
い携帯型ゲーム機を提供することができる。なお、図15(D)に示した携帯型ゲーム機
は、2つの表示部5303と表示部5304とを有しているが、携帯型ゲーム機が有する
表示部の数は、これに限定されない。

0199

図15(E)は電子書籍端末であり、筐体5601、表示部5602等を有する。本発明
の一態様に係る発光装置は、表示部5602に用いることができる。そして、可撓性を有
する基板を用いることで、発光装置に可撓性を持たせることができるので、フレキシブル
かつ軽くて使い勝手の良い電子書籍端末を提供することができる。

0200

図15(F)は携帯電話であり、筐体5901に、表示部5902、マイク5907、ス
ピーカー5904、カメラ5903、外部接続部5906、操作用のボタン5905が設
けられている。表示部5902に、本発明の一態様に係る発光装置を用いることできる。
また、本発明の一態様に係る発光装置を、可撓性を有する基板に形成した場合、図15
F)に示すような曲面を有する表示部5902に当該発光装置を適用することが可能であ
る。

0201

本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。

0202

(実施の形態7)
本実施の形態では、実施の形態1及び実施の形態2に示すトランジスタM1乃至M3に用
いることが可能なトランジスタの一例について、図16を用いて説明を行う。

0203

図16(A)はトランジスタ300の上面図であり、図16(B)は、図16(A)の一
鎖線X1−X2間の断面図であり、図16(C)は、図16(A)の一点鎖線Y1−Y
2間の断面図である。また、図16(B)は、トランジスタ300のチャネル長方向の断
面図であり、図16(C)は、トランジスタ300のチャネル幅方向の断面図である。な
お、図16(A)では、明瞭化のため、構成要素の一部を省略して図示している。

0204

トランジスタ300は、基板362上に形成された導電膜361と、基板362及び導電
膜361上の絶縁膜364と、絶縁膜364上の酸化物半導体膜366と、酸化物半導体
膜366に接する導電膜370a、導電膜370b及び絶縁膜372と、絶縁膜372を
介して酸化物半導体膜366と重なる導電膜374とを有する。なお、トランジスタ30
0上に絶縁膜376が設けられている。

0205

トランジスタ300において、導電膜374は第1のゲート電極としての機能を有し、導
電膜361は第2のゲート電極としての機能を有する。また、絶縁膜372は第1のゲー
ト絶縁膜としての機能を有し、絶縁膜364は第2のゲート絶縁膜としての機能を有する

0206

トランジスタ300において、導電膜370aはソース電極及びドレイン電極の一方とし
ての機能を有し、導電膜370bはソース電極及びドレイン電極の他方としての機能を有
する。

0207

図16(C)に示すように、導電膜374は、絶縁膜372及び絶縁膜364に設けられ
た開口389を介して、導電膜361に接続されている。トランジスタ300は、第1の
ゲート電極と第2のゲート電極に、同じ電位が印加されるので、オン電流の増加、初期特
バラつきの低減、−GBT(minus Gate Bias Temperatur
e)ストレス試験の劣化の抑制、及び異なるドレイン電圧におけるオン電流の立ち上がり
電圧の変動の抑制が可能である。

0208

また、トランジスタ300は、導電膜374と導電膜361を接続せずに、それぞれに異
なる電位を与えてもよい。このようにすることで、トランジスタ300のしきい値電圧
制御することができる。なお、場合に応じて、導電膜361は省略してもよい。

0209

酸化物半導体膜366において、導電膜370a、導電膜370b及び導電膜374と重
ならない領域には、酸素欠損を形成する元素を有する。以下、酸素欠損を形成する元素を
不純物元素として説明する。不純物元素の代表例としては、水素、希ガス元素等がある
。希ガス元素の代表例としては、ヘリウムネオンアルゴンクリプトン及びキセノン
がある。さらに、不純物元素としホウ素、炭素、窒素、フッ素、アルミニウム、シリコン
リン塩素等が酸化物半導体膜366に含まれてもよい。

0210

また、絶縁膜376は水素を含む膜であり、代表的には窒化物絶縁膜がある。絶縁膜37
6が酸化物半導体膜366に接することで、絶縁膜376に含まれる水素が酸化物半導体
膜366に拡散する。この結果、酸化物半導体膜366が絶縁膜376と接する領域にお
いて、水素が多く含まれる。

0211

不純物元素として、希ガス元素が酸化物半導体膜に添加されると、酸化物半導体膜中の金
属元素及び酸素の結合が切断され、酸素欠損が形成される。酸化物半導体膜に含まれる酸
素欠損と水素の相互作用により、酸化物半導体膜は導電率が高くなる。具体的には、酸化
物半導体膜に含まれる酸素欠損に水素が入ることで、キャリア(電子)が生成される。こ
の結果、導電率が高くなる。

0212

基板362に適用可能な基板としては、例えば、ガラス基板、石英基板、プラスチック基
板、金属基板ステンレススチル基板、ステンレス・スチル・ホイルを有する基板、タ
ングステン基板、タングステン・ホイルを有する基板、可撓性基板、貼り合わせフィルム
、繊維状の材料を含む紙、又は基材フィルムなどが挙げられる。ガラス基板の一例として
は、バリウムホウケイ酸ガラスアルミノホウケイ酸ガラス、又はソーダライムガラス
どがある。可撓性基板の一例としては、ポリエチレンテレフタレート(PET)、ポリ
レンナフタレート(PEN)、ポリエーテルサルフォン(PES)に代表されるプラス
チック、又はアクリル等の可撓性を有する合成樹脂などがある。貼り合わせフィルムには
ポリプロピレンポリエステル、ポリフッ化ビニルポリ塩化ビニル等からなるフィル
ム、または無機蒸着フィルムなどを用いることもできる。基材フィルムの一例としては、
ポリエステル、ポリアミドポリイミドアラミドエポキシ、無機蒸着フィルム、又は
紙類などがある。

0213

また、基板362は、単なる支持体に限らず、他のトランジスタやキャパシタなどの素子
が形成された基板であってもよい。

0214

導電膜361及び導電膜374に用いる材料としては、アルミニウム、クロム、銅、タン
タル、チタンモリブデン、タングステンから選ばれた金属元素、または上述した金属元
素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いて形成することが
できる。また、導電膜361及び導電膜374に用いる材料は、単層構造でも、二層以上
積層構造としてもよい。例えば、アルミニウム膜上にチタン膜を積層する二層構造、窒
化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層す
る二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二
層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン
膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタルタングステ
ン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた一または複数を組み合わ
せた合金膜、もしくは窒化膜を用いてもよい。また、導電膜361及び導電膜374に用
いる材料としては、例えば、スパッタリング法を用いて形成することができる。

0215

また、導電膜361及び導電膜374に用いることのできる導電膜としては、インジウム
を含む酸化物を用いればよい。例えば、酸化タングステンを含むインジウム酸化物、酸化
タングステンを含むインジウム亜鉛酸化物酸化チタンを含むインジウム酸化物、酸化チ
タンを含むインジウム錫酸化物、インジウム錫酸化物(以下、ITOと示す。)、インジ
ウム亜鉛酸化物酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性
材料を用いることができる。

0216

導電膜370a及び導電膜370bに用いることのできる材料としては、アルミニウム、
チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタ
ル、またはタングステンからなる単体金属、またはこれを主成分とする合金を単層構造ま
たは積層構造として用いることができる。とくに、アルミニウム、クロム、銅、タンタル
、チタン、モリブデン、タングステンの中から選択される一以上の元素を含むと好ましい
。例えば、アルミニウム膜上にチタン膜を積層する二層構造、タングステン膜上にチタン
膜を積層する二層構造、銅−マグネシウムアルミニウム合金膜上に銅膜を積層する二層
構造、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアル
ミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する
三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブ
デン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜また
は窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または
酸化亜鉛を含む透明導電材料を用いてもよい。また、導電膜は、例えば、スパッタリング
法を用いて形成することができる。

0217

酸化物半導体膜366の詳細は、図13の酸化物半導体膜82の記載を参照すればよい。

0218

絶縁膜364は、酸化物絶縁膜又は窒化物絶縁膜を単層又は積層して形成することができ
る。なお、酸化物半導体膜366との界面特性を向上させるため、絶縁膜364において
少なくとも酸化物半導体膜366と接する領域は酸化物絶縁膜で形成することが好ましい
。また、絶縁膜364として加熱により酸素を放出する酸化物絶縁膜を用いることで、加
熱処理により絶縁膜364に含まれる酸素を、酸化物半導体膜366に移動させることが
可能である。

0219

絶縁膜364の厚さは、50nm以上、又は100nm以上3000nm以下、又は20
0nm以上1000nm以下とすることができる。絶縁膜364を厚くすることで、絶縁
膜364の酸素放出量を増加させることができると共に、絶縁膜364と酸化物半導体膜
366との界面における界面準位、並びに酸化物半導体膜366のチャネル形成領域に含
まれる酸素欠損を低減することが可能である。

0220

絶縁膜364として、例えば酸化シリコン酸化窒化シリコン、窒化酸化シリコン、窒化
シリコン、酸化アルミニウム、酸化ハフニウム又は酸化ガリウムなどを用いればよく、単
層又は積層で設けることができる。

0221

絶縁膜372は、酸化物絶縁膜又は窒化物絶縁膜を単層又は積層して形成することができ
る。なお、酸化物半導体膜366との界面特性を向上させるため、絶縁膜372において
少なくとも酸化物半導体膜366と接する領域は酸化物絶縁膜を用いて形成することが好
ましい。絶縁膜372として、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコ
ン、窒化シリコン、酸化アルミニウム、酸化ハフニウム又は酸化ガリウムなどを用いれば
よく、単層又は積層で設けることができる。

0222

また、絶縁膜372として、酸素、水素、水等のブロッキング効果を有する絶縁膜を設け
ることで、酸化物半導体膜366からの酸素の外部への拡散と、外部から酸化物半導体膜
366への水素、水等の侵入を防ぐことができる。酸素、水素、水等のブロッキング効果
を有する絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸
化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化
ハフニウム等がある。

0223

また、絶縁膜372として、ハフニウムシリケート(HfSiOx)、窒素が添加された
ハフニウムシリケート(HfSixOyNz)、窒素が添加されたハフニウムアルミネー
ト(HfAlxOyNz)、酸化ハフニウム、酸化イットリウムなどのhigh−k材料
を用いることでトランジスタのゲートリークを低減できる。

0224

また、絶縁膜372として、加熱により酸素を放出する酸化物絶縁膜を用いることで、加
熱処理により絶縁膜372に含まれる酸素を、酸化物半導体膜366に移動させることが
可能である。

0225

絶縁膜372の厚さは、5nm以上400nm以下、又は5nm以上300nm以下、又
は10nm以上250nm以下とすることができる。

0226

本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。

0227

C1容量素子
M1トランジスタ
M2 トランジスタ
M3 トランジスタ
p0 期間
p1 期間
p2 期間
S1 信号
Sig0 信号
Sig1 信号
Sig2 信号
SL1配線
SL2 配線
70 トランジスタ
80導電膜
81絶縁膜
82酸化物半導体膜
82a 酸化物半導体膜
82b 酸化物半導体膜
82c 酸化物半導体膜
83 導電膜
84 導電膜
85 絶縁膜
86 絶縁膜
87 絶縁膜
100発光装置
101画素
101a 画素
101b 画素
102 画素部
103パネル
104コントローラ
105電源回路
120入力装置
121 CPU
122画像処理回路
123画像メモリ
124信号線駆動回路
125走査線駆動回路
126 画像データ
300 トランジスタ
361 導電膜
362基板
364 絶縁膜
366 酸化物半導体膜
370a 導電膜
370b 導電膜
372 絶縁膜
374 導電膜
376 絶縁膜
389 開口
400 基板
401 導電膜
402 絶縁膜
403半導体膜
404 導電膜
405 導電膜
411 絶縁膜
420 絶縁膜
424 導電膜
425 絶縁膜
426 絶縁膜
427EL層
428 導電膜
430 基板
431遮蔽膜
432着色層
501 導電膜
502 導電膜
503 導電膜
504 導電膜
505 導電膜
506 導電膜
507 導電膜
508 導電膜
511 半導体膜
512 半導体膜
513 半導体膜
514 半導体膜
515 半導体膜
516 半導体膜
521 導電膜
522 導電膜
523 導電膜
524 導電膜
525 導電膜
526 導電膜
527 導電膜
528 導電膜
529 導電膜
530 導電膜
531 導電膜
1601 パネル
1602回路基板
1603 接続部
1604 画素部
1605 走査線駆動回路
1606 信号線駆動回路
5001筐体
5002 表示部
5003支持台
5101 筐体
5102 表示部
5103操作キー
5301 筐体
5302 筐体
5303 表示部
5304 表示部
5305マイクロホン
5306スピーカー
5307 操作キー
5308スタイラス
5601 筐体
5602 表示部
5701 筐体
5702 表示部
5901 筐体
5902 表示部
5903カメラ
5904 スピーカー
5905 ボタン
5906外部接続部
5907マイク

ページトップへ

この技術を出願した法人

この技術を発明した人物

ページトップへ

関連する挑戦したい社会課題

関連する公募課題

ページトップへ

技術視点だけで見ていませんか?

この技術の活用可能性がある分野

分野別動向を把握したい方- 事業化視点で見る -

(分野番号表示ON)※整理標準化データをもとに当社作成

ページトップへ

おススメ サービス

おススメ astavisionコンテンツ

新着 最近 公開された関連が強い技術

この 技術と関連性が強い人物

関連性が強い人物一覧

この 技術と関連する社会課題

関連する挑戦したい社会課題一覧

この 技術と関連する公募課題

関連する公募課題一覧

astavision 新着記事

サイト情報について

本サービスは、国が公開している情報(公開特許公報、特許整理標準化データ等)を元に構成されています。出典元のデータには一部間違いやノイズがあり、情報の正確さについては保証致しかねます。また一時的に、各データの収録範囲や更新周期によって、一部の情報が正しく表示されないことがございます。当サイトの情報を元にした諸問題、不利益等について当方は何ら責任を負いかねることを予めご承知おきのほど宜しくお願い申し上げます。

主たる情報の出典

特許情報…特許整理標準化データ(XML編)、公開特許公報、特許公報、審決公報、Patent Map Guidance System データ